Mr. Smith とインピーダンスマッチングの話【第 32 話】 低雑音増幅器(LNA)のインピーダンスマッチング(その 7・LNA の設計(後編))
濱田 倫一
第 31 話では NF マッチとパワーマッチ(S11 に対する共役整合)の中間を狙った整合回路を設計したものの、単方向利得 GTU がデバイスの最大安定利得 MSG を超えてしまい、発振リスクが生じてしまいました。第 32 話は発振リスク解消の為の入力整合回路の再設計からスタートします。

1. 入力整合回路の再々設計
図 1 は第 31 話の図 8 の再掲です。左側のチャートで、デバイスから見た信号源インピーダンスが G1≧6.4dB の等利得円よりも S11*に近づくと右側のチャートに示すように S22’が 1 以上になる事が判明しました。この領域では後段の反射係数が大きいと発振する可能性が生じます。負荷インピーダンスがピタリ 50Ωなら問題は生じないのですが、実用性を考慮して今回は入力整合回路を信号源インピーダンスをG1=6.4dB の等利得円の外側に変換する設計にすることとします。

図 1 BFU725F の信号源インピーダンスと出力インピーダンスの関係

第 31 話では入力 VSWR を下げるため、図 1 の左側のチャートに示すように、信号源インピーダンスを極力 S11*に近づけましたが、この結果デバイスの出力インピーダンスは右側のチャートの 1 番マーカの位置となりました。入力の VSWR を大きくすることは本意ではないので、出力反射係数が 1 以下になるギリギリのところに信号源インピーダンスを持って行く方針とし、左のチャートの赤い太線で示したように G1=6.4dB の等利得円の外側ギリギリを狙って入力整合回路を設計することにします。結果を図 2 に示します。

図 2 再々設計した入力整合回路

これで概ね、狙い通りの信号源インピーダンスになっていると考えます。次にこの増幅器の入力インピーダンスを確認します。入力インピーダンスはデバイス S11 をスタート点として、入力整合回路を入力端子に向かって計算することで確認します。

図 3 入力 VSWR の確認

図 3 に示すように、入力端子の VSWR は 6.1 となってしまいました。ΓOPT に整合させたときの VSWR>10 よりはマシという状況ですが、今回はこの設計に止める事とします。
なかなか八方美人の設計結果が得られませんでしたが、ここから先の選択肢は概ね以下のうちのどれかになります。
(1) ア ン テ ナ な ど の よ う に 信 号 源 イ ン ピ ー ダ ン ス が 実 態 の あ る 値 で 、 か つ
VSWR=6.1 であっても動作不安定にならない場合→入力整合回路は今回の設計を採用する。(回路コスト、設計難易度共に小さくなる)(2) 回路の入力インピーダンスを極力 50Ωとすることが要求される場合→入力にアイソレータを挿入、アイソレータの挿入損失分だけ NF は劣化するため、入力整合回路を一番最初の設計(NF マッチ→第 28 話の図 8)とする。
(3) NF も入力 VSWR ももっと改善したい場合→中和回路を設けて S12 を改善し、その状態で取得した S パラメータを使用して再設計する。

2. 出力インピーダンスの確認
改めて入力の整合回路が決まったので、この時のデバイスの出力インピーダンス S22'がスミスチャートの内側に収まっている事を確認します。
S22'は第 17 話の(式 2-4)(→図 4 に再掲)を用いて算出できます。結果を図 4 に示します。

図 4 出力インピーダンスの確認

図 4 は、Mr.Smith※1 で計算した 400MHz,420MHz,440MHz の 3 周波数のΓST(図 2の 5 番マーカの値)と、各周波数の S パラメータを用い、Microsoft® Excel®で計算した結果を再度 Mr.Smith にプロットしたものです。400MHz の値が微妙にスミスチャートの外側領域に飛び出していますが、S22’は概ね狙ったところにいると判断します。

3.利得の確認と出力回路の設計
第 31 話で決めた整合設計方針では、出力はインピーダンスマッチングを行わずに 50Ω負荷で終端するのですが、図 4 に示す出力インピーダンスのままでは VSWR≒14であり、第 24 話～第 25 話で解説した「段間のインピーダンスが定まらない」問題が発生します。後段回路の事を考慮すると非常に使いにくいので、第 25 話で解説したアッテネータを挿入して緩衝する方法を採用します。
設計結果を図 5 に示します。

図 5 出力回路の設計と利得の確認

入力整合回路の再々設計の結果、G1 は約 6.4dB です(図 2)。出力側は整合をとらず、トランジスタの負荷インピーダンスを 50Ωとしたので G2=0dB です。従ってデバイス出力端での単方向利得 GTU はとなり、第 31 話で計算した MSG(図 6)を少し超えるレベルとなります。プロの立場で設計再現性、環境安定性、ならびに経年安定性を考慮するなら、もう少し利得を下げて使いたいところですが、ここではデバイス性能をできるだけ引き出す事として、この結果を採用します。
出力に 3dB のアッテネータが挿入されるので、出力端子における利得は 26.4dB、VSWR は 2.6 となります。トランジスタとアッテネータを接続するための結合キャパシタ CC は、リアクタンスが設計誤差の要因になるので、キャパシタンスが大きい方が良いのですが、徒にキャパシタンスを大きくすると自己共振周波数が動作周波数にかかってくる可能性があるので、420MHz で|XC|≦1Ωを目安に 470pF としました。

図 6 BFU725F の MSG/MAG/K (第 31 話の図 7 から再掲。計算方法は第 19 話参照)

4. 直流設計
最後に直流設計を行って回路を完成させます。BUF725F はバイポーラトランジスタ
なので、何らかフィードバック型のバイアス回路を採用しないと熱暴走のリスクがあります。高周波増幅器では共通端子に素子を挿入すると不安定になりやすい(第 18話の図 8 を参照)傾向があるので、電源電圧 VCC を今回採用した動作点 VCE=2V よりも高い電圧に設定して、電圧帰還型のバイアス回路を適用します。電圧帰還型バイアス回路では、VCE に対して VCC が高いほど強い帰還がかかり熱安定性が良くなります。しかし徒に電圧を高くすると、電源電圧利用率の大幅な低下(＝効率低下)を招き、またゼロバイアスになった時にコレクタ－エミッタ間をブレークダウンさせるリスクも発生するため、トランジスタの VCEO(MAX)以下の電圧とすべきです。
メーカのデータシート(図 7)によると、BUF725F の VCEO(MAX)は 2.8V です。
VCE=2Vで使用するのであれば、VCC≧3V、できれば 5V くらいで使用したいところですが、バイアス回路がオープンになった瞬間にブレークダウンしてしまうリスクがあるので、今回は VCC=2.5V とし、緩いフィードバック(動作点は温度で変動するが熱暴走は防ぐ)で使用することにします。

図 7 BUF725F の VCEO(MAX) (赤線で示した項、NXP 社データシートから抜粋)

また直流電流増幅率は動作点の IC=5mA においては約 320 と読み取れます(図 8)ので、これらの条件で電圧帰還型の直流バイアス回路を設計します。

図 8 BUF725F の IC vs. hFE 特性 (NXP 社データシートから抜粋)

設計結果を図 9 に示します。CC,Cp,RFC の値は目安です。RFC は自己共振周波数が800MHz 程度、直流抵抗 1Ω以下の条件で Coilcraft 社の製品を調べて選定しましたが、負荷抵抗 50Ωに対するインダクタンスとしては不足気味で、できるだけ大きい値とすることが望ましいと考えます。
Cp の選択基準はコレクタの直流等価抵抗、RFCのリアクタンスなどを勘案して、CC と同程度の値で良いと考えます。実際にはトランジスタの動作帯域が広いので、帯域外の特性に配慮しながら帯域外のインピーダンスがあまり上昇しないよう、複数の容量のキャパシタを接続することも考慮する必要があるかもしれません。

図 9 LNA の全体回路

今回の設計では、入力の VSWR をこれ以上悪くしたくないという考えで、トランジスタの出力インピーダンスがほぼ全反射(やや負性抵抗)の条件で動作させています。
このため実際に試作すると、コレクタ側の反射の影響で発振する可能性が残ります。
試作した回路が発振傾向を示す場合は、コレクタに直列抵抗を挿入するなどの発振止めが必要になる可能性があります。

5. 第 32 話のまとめ
ようやく低雑音増幅器の解説を終えることができました。いざ解説を始めると、細かい話がいっぱいあって、何処まで判りやすくお伝えできたか少々不安に思っていますが、以上で増幅回路の整合設計について一通りのお話ができたと考えています。
今回の設計例のように、増幅器などにおいては、入出力に「整合回路」が存在するにも関わらず、意外と共役整合させていないというのが実態です。増幅回路の設計においては、このような「トランスインピーダンス(インピーダンス変換)」回路も含めて「整合回路」と呼ばれており、駆け出しのエンジニアを翻弄させていると思います。
第 31 話のまとめとダブりますが、低雑音増幅器の設計手順を要約すると以下の通りです。
(1) Stability circle を作成し、入出力のマッチングコンセプトを決める。
(2) 入力整合回路のゴールとなる信号源インピーダンスを決めて整合回路を設計する。
(3) 設計結果を基に入力 VSWR を評価する。
(4) 単方向利得 GTU を評価し MSG を超えていないか確認する。同様にトランジスタの出力インピーダンス S22’も負性抵抗領域に入っていないか確認する。
(5) コレクタに装荷させるインピーダンスを決めて(今回は 50Ωでした)、負荷インピーダンスをその値に変換する。
(6) 設計結果を基に出力 VSWR を評価し、必要に応じてアッテネータによるインピーダンスの確定を図る。
(7) 直流バイアス回路を設計する。
なお(7)は本来なら、動作点を決めた段階で最初に実施する手順です。この手順でバイアス回路と整合回路の組み合わせ方を確立し、その上で整合回路を設計する事になります。今回は NF マッチを解説するのが主目的でしたので後付けの解説になってしまいました。

最後に、LNA の話を締めくくるに際し雑音指数の英語表記について少し触れておきます。日本語の教科書・専門書では「NF：雑音指数」と表記されるのですが、英文の教科書、専門書では NF は Noise Factor と Noise Figure の 2 種類があり、下記の通り使い分けされています。

つまり Noise Factor が真数値で Noise Figure が dB 値を示します。両者を区別するため、真数値 NoiseFactor の記号を F と表記する場合もあるようです。日本の文献
では、あまり両者を区別していないので、真数の F に該当するのか、dB 値の NF に該当するのかは読み手が判断する必要があるので注意が必要です。(本稿でも区別していません)
次回からは増幅器を離れ、アンテナのインピーダンスを中心にお話します。
※1 Mr.Smith ver4.1 のダウンロードはこちらからhttps://www.vector.co.jp/soft/winnt/business/se521255.html※2 本連載に掲載した設計例は、あくまで設計の考え方を示すものであり、実際に製作して性能を検証したものではありません。掲載した設計結果を、読者の方が二次利用されて発生する如何なる結果に対しても、筆者、ならびに月刊 FB News 編集部は一切の責任を負いません。