Proceedings of the 19th Annual Meeting of Particle Accelerator Society of Japan
October 18 - 21, 2022, Online (Kyushu University)

PASJ2022 FRP040

KEK-PF 高速パルスキッカーのための試作 SiC-MOSFET
スイッチングモジュールの性能評価
DEVELOPMENT OF A FAST PULSED POWER SUPPLY USING SiC-MOSFETSFOR KEK-PF篠原智史#, A), 満田史織 A), 内藤大地 A), 奥田貴史 B), 中村孝 B)
Satoshi Shinohara#, A), Chikaori MitsudaA), Daichi NaitoA)
Takafumi OkudaB), Takashi NakamuraB)
A)High energy accelerator research organization (KEK)B)
NexFi TechnologyAbstract
We are developing a pulsed power supply using Silicon Carbide (SiC) MOSFETs for a fast kicker system in KEK-PF.
In the kicker system, the pulsed power supply is required to generate a high-precision short pulse with high power andhigh repetition rate. To achieve the requirements, we have newly started the development of a solid-state switchingmodule using SiC-MOSFETs. We developed a prototype power supply with a 14 kV switching module consisting of 16
SiC-MOSFETs in series. The developed power supply could deliver half-sine pulses with stable operation in which thevariation satisfied the required values. In this paper, we report the performance of the prototype pulsed power supplyusing SiC-MOSFETs.

1.

はじめにべる。また開発の第一段階として試作した SiCMOSFET 半導体パルス電源の印加電圧特性や出力安定性等の評価結果について報告する。

放射光源加速器 KEK-PF 2.5 GeV リングの運転モードの一つにハイブリッド運転と呼ぶマルチバンチトレインと時間的に孤立させた大電荷シングルバンチ（孤立バンチ）を同時に蓄積する運転モードがあり、そのモードでは孤立バンチの放射光もユーザーへと提供している。孤立バンチ放射光は時間分解実験など瞬間的に大電荷を必要とする実験で使用されるが、KEK-PF リングの周長が 187 m のため、620 ns 周期(1.6 MHz) と比較的短い周期で放射光が提供され続けてしまい長い応答時間測定には制約がかかる。そこで KEK-PF ではカムシャフトバンチシステム [1, 2]
により孤立バンチ放射光をユーザーへオンデマンドに提供できるシステムの導入を検討している。このシステムでは適切なチューンの元でベータトロン振動の励起と振動のキャンセルを一つのキッカーで行う。振動を与えた時にのみ放射光軸とビームライン
Figure 1: Schematic view of camshaft bunch system.
があうようにしておくことで特定の孤立バンチ放射光を提供する (Fig. 1)。システムの実現には孤立バンチを数周回ごとに制御する高速キッカーとそれを 2. 半導体パルス電源開発概要駆動するパルス電源が必要である。ただし、KEK- 2.1 パルス電源開発要求
PF リングの周長が短いことや孤立バンチ前後の空き本研究の目的は、KEK-PF における高速キッカーバケット時間間隔、必要な蹴り角を考慮すると、大システムのためのパルス電源開発である。Table 1 に電流短パルスを高繰り返しで出力する電源が必要でパルス電源への開発要求値を示す。ハイブリッド運ある。そこで KEK-PF では低損失で高速、長寿命な転時のフィリングパターンは Fig. 2 のようであり、
SiC-MOSFET 半導体スイッチに注目し、加速器で一マルチバンチと孤立大電荷バンチは前後 90 バケット、般に使用されてきたサイラトロンや IGBT 半導体ス
時間にして 180 ns の間隔を空けて運用している。
イッチにかわるパルス電源の開発を進めている。
孤立バンチにのみ蹴り角を与えるにはパルス電源の
本稿では、まず高速パルスキッカーのために必要出力幅はこの空き間隔よりも狭い必要があるため、なパルス電源の要求値やパルス生成方法について述
開発要求値は 100 ns 幅としている。パルスの繰り返____________________________________________#sshino@post.kek.jp- 1010 -Proceedings of the 19th Annual Meeting of Particle Accelerator Society of Japan
October 18 - 21, 2022, Online (Kyushu University)

PASJ2022 FRP040

𝑓 = 2𝜋√𝐿𝐶(2)である。振幅はスイッチオフ状態でコンデンサに蓄えられたエネルギーがインダクタンス負荷へ流入するので、
1 '
1𝐶𝑉%& = 𝐿𝐼!"#$(3)22であり、ここから𝐶(4)
𝐼!"#$ = 3 𝑉%&
𝐿
し数は 2 周毎 (800 kHz) に制御する必要があるため、 である。LC 共振で生成した正弦波はダイオードに開発要求値は 1 MHz である。キッカーには渦電流の よって整流され、ダイオード順方向に流れる正弦半効果を抑えた新開発の空芯型コイル [3, 4] を使用す 波となる。適切なタイミングでスイッチを再びオフる 予 定 で 、 そ の コ イ ル に 必 要 な 電 流 値 は 状態にすることで、再びコンデンサへの充電が始ま500 (< ±1%) A である。また出力波形は次節で述べる り、定常状態へと至る。このスイッチング動作を繰
が正弦半波となり、時間依存のある形となる。その り返すことで、ダイオード順方向に流れる正弦半波ため出力タイミングのばらつき（タイミングジッ パルス電流を繰り返し生成する。そのパルス幅 𝑤ター）が大きいとビームを蹴るタイミングで電流値 はダイオードにより整流するため Eq. 2 で示した周期がばらついてしまう。必要な電流安定度 (1%) を得 の半分であり、るためにはタイミングジッターが 300 ps を切る必要がある。定格電圧は、キッカーインダクタンス値と𝑤 = 𝜋√𝐿𝐶(5)ピーク電流、パルス幅から計算でき、15 kV である。
パルス電源の設置場所はリング近傍である必要があ である。出力波形と Eq. (4), (5)の関係を Fig. 4 に示る。これは負荷­パルス電源間の距離が長くなるに す。以上は理想的な場合であるが、現実には回路はつれインピーダンスが増大し負荷へ効率良く短パル 浮遊成分をもつ。インダクタンス成分はキッカーのスを出力できなくなるためである。このリング近傍 インダクタンス値 (𝐿$()$"* ) の他に回路の寄生成分に設置という要求のため放射線耐性や省スペースと (𝐿+,*#- ) が存在するため、いったことが要求される。
𝐿 = 𝐿$()$"* + 𝐿+,*#(6)Table 1: Requirements of the Pulse Power Supply
Figure 2: Filling pattern of the hybrid mode in KEK-PF.

Pulse width

100 ns (< 360 ns)

Repetition cycle

1 MHz (> 800 kHz)Peak current

500 A (< ±1%)

Timing jitter< 300 psOperation voltage

15 kVである。Equation (4), (5)から分かる通り、大電流かつ短い幅のパルス電流を効率よく出力するには 𝐿は小さい必要がある。そのため、回路の寄生インダクタンス成分を極力抑えるような回路設計となっていなければならない。

2.2 パルス電流生成方法
今回開発するパルス電源の回路方式はインダクタンス負荷と共振コンデンサを用いた回路を採用している。簡略化した回路図を Fig. 3 に示し、その動作について説明する。まずスイッチ (SW) オフ状態では高圧 DC 電源から抵抗（充電抵抗）を介し時定数RC でコンデンサへ充電され定常状態へと至る。その後、スイッチがオン状態になるとコンデンサに蓄積された電荷がインダクタンス負荷とダイオード、スイッチを有する回路部へ流入し始める。この時、インダクタンス負荷 L とコンデンサ C で LC 共振を起こし、その波形は理想的には（回路の寄生成分を無視すると）正弦波となり、𝐼(𝑡) = 𝐼!"#$ sin(𝜔𝑡)
周期 𝑓(= 1⁄𝜔) は、(1)Figure 3: Schematic view of the circuit for generating apulse.

Figure 4: Generation of half-sine pulsed current with LC
resonance circuit and rectifier.

- 1011 -Proceedings of the 19th Annual Meeting of Particle Accelerator Society of Japan
October 18 - 21, 2022, Online (Kyushu University)

PASJ2022 FRP040のダイオードを 10 直列 3 並列で使用することによ
パルス電源開発にあたり、まずは電源構成要素の り全体で 12 kV 耐圧とした。充放電用コンデンサは耐圧確保を目指している。スイッチ部に用いる SiC- 容量が 4 nF、4 kV 耐圧のフィルムコンデンサを 2 直MOSFET 半導体は高繰り返しスイッチングが可能で 列とし全体で 2 nF、8 kV 耐圧としている。コンデンある一方、素子あたりの耐圧は 1 kV 程度であり 1 素 サの容量はパルス幅が開発最低目標である 360 ns を子では目標の耐圧を達成できない。そのため高耐圧 切るよう Eq. (5)から定めた。試作パルス電源の定格スイッチの開発には素子の多直列接続の下でのス 電圧 8 kV はこのコンデンサで決まっている。インイッチング技術を確立することが必要である。ス ダクタンス負荷 (dummy load) にはキッカー負荷イッチ部以外の回路要素（付帯回路）でも耐圧を得 (1 𝜇H) を模擬した巻線コイルを接続した。銅線によようとすると回路構成要素が大きくなっていくが、 る手巻きコイルであり、インダクタンス値は実測でその場合回路寄生インダクダンスが増加してしまう。 1.1 𝜇Hであった。
回路寄生インダクタンスを抑えつつ耐圧を得る技術 回路設計では定格以外にも浮遊インダクタンスを低減させるよう考慮した。コンデンサ基板やダイオーの確立が必要である。
我々のグループでは、まずは Fig. 3 に示したよう ド基板はリターン電流を基板裏面に通す工夫がしてな回路構成からなるパルス電源を SiC-MOSFET ス あり、寄生インダクタンスを減らすようにしている。
イッチングモジュールを用いて組み上げ、耐圧化技 その結果それぞれのインダクタンス成分は数十 nH術獲得に向けた研究を進めた。次章で組み上げたパ と小さく抑えることができている。モジュール間の接続は高圧シリコンケーブル (20 kV 耐圧) によってルス電源とその性能について述べる。
行った。シリコンケーブルは柔軟なため捻線構造にするのが容易であり、リターン経路を捻線にするこ
3. 試作機の開発と性能評価試験とで寄生インダクタンスの低減が可能である。
パルス電源の開発においてはスイッチ部をネクスファイ・テクノロジー社 [5]が行い、その他付帯回路の開発とパルス電源の構築を KEK が行う。以下で試作したパルス電源とその性能評価について述べる。
2.3

半導体パルス電源開発に向けて3.1 試作機製作
開発した試作パルス電源の試験時様子を Fig. 5 に示す。まず全体構成について述べると、回路構成はFig. 3 を踏襲しており、スイッチオフ時に高圧 DC 電源から抵抗を介してコンデンサへ充電、スイッチオン時の LC 共振波形をダイオードによって整流する。
Figure. 5 の Test circuit には充放電用のコンデンサと整流用ダイオードが搭載されており、DC 電源、抵抗、負荷 (dummy load) 、スイッチングモジュール(SWM) と接続することでパルス電源としている。 Figure 5: Test system of the prototype SiC-MOSFET
コンデンサ、ダイオードなど各構成要素はモジュー switching module with LC resonance circuit and rectifier.
ル化しており、デバッグや将来的な定格のアップグレードを容易にしている。試作パルス電源の定格はFig. 6 に示す領域であり、定格電圧は 8 kV、繰り返し数は 200 kHz である。定格は次に述べる各構成要
素ごとの定格により領域が決まる。
各構成要素について、使用スイッチングモジュー
ルは 1.2 kV 耐圧の SiC-MOSFET を 16 直列に接続（並列数は 1）し、一つのモジュールとしている。
MOSFET のオン/オフに必要なゲート信号は一度光信号に変換することで絶縁しており、またそれに必要な電力も無線電力伝送によって絶縁しつつ供給している。モジュールの大きさは12 × 12 × 14 𝑐𝑚. と小型ながらモジュールとしての耐圧は 14 kV と高耐圧 Figure 6: Rated voltage and repetition rate of the prototypeであり、200 kHz でのスイッチングが可能なものと system.
なっている。付帯回路部については、整流用ダイ
オードは逆回復時間が 15 ns と小さいものを選定し 3.2 電圧印加試験セットアップ
パルス電源出力電流の電圧印加特性を調べるためた (DSEP15-12CR)。これは開発の電源では電流とその dI/dt が大きく、逆回復時間が長いものを使用して 評価システムを構築した。出力が Eq. (4)で示したよ
しまうと整流の機能を果たさなくなるためである。 うな印加電圧に比例した関係で理解できるか調査す
使用ダイオード 1 素子の耐圧は 1.2 kV であり、こ るためである。本節ではまず構築した評価システム- 1012 -Proceedings of the 19th Annual Meeting of Particle Accelerator Society of JapanOctober 18 - 21, 2022, Online (Kyushu University)PASJ2022 FRP040

セットアップの概要を述べ、評価結果については次節より述べる。
Figure 7 に試験セットアップの概要図を示す。付帯回路とスイッチングモジュール、インダクタンス
負荷はそれぞれ高圧シリコンケーブルで接続している。パルス電流波形は CT (ピアソン社製, MODEL110) を用いて測定している。解析の際に使用したオ
シロスコープはテクトロニクス社製の MSO64 で、80 ps サンプリング時に 12 ビットの垂直分解能で測定が可能である。スイッチングモジュールのオン/オ
フに必要なゲート信号はパルスジェネレータ(DG645) で供給している。またゲート信号と同期した信号を DG645 の別チャンネルからオシロスコープへ入力し測定時のトリガーとした。DG645 のタイミ
ングジッターは 25 ps 未満と小さく、パルス電源出力波形のタイミングジッター測定へ与える影響を抑えている。

ため改善が必要である。付帯回路を分解して調査した結果、ケーブルのインダクタンスが主であった。
そこで、ケーブル長を極力短くし、並列数を増やすと浮遊インダクタンスを 0.5 𝜇H 程度まで軽減できたため、今後その手法を導入し改善していく予定である。また、別の課題として Fig. 8 からも分かる通り、正弦半波後段にリンギングノイズが観測された。
これはダイオードの逆回復電流が SiC-MOSFET など回路の寄生容量と模擬負荷を含むインダクタンス成分と振動を起こし発生しているものと思われる。ス
イッチオフ状態において dV/dt の変化を引き起こす
ノイズはスイッチの誤点弧など故障の要因となり得るため、ノイズ発生の抑制や収束を早めるなどの対策が今後必要である。
8 kV 5 Hz

ピーク電流: 217.5 A
ゲート

幅 270 ns

CT波形

Figure 8: Waveform of the load current measured with theCT and the gate signal from a pulse generator. In themeasurement, the supplied voltage is 8 kV, and theswitching repetition cycle is 5 Hz.
Figure 7: Schematic view of the test system of the
prototype SiC-MOSFET switching module with LC
resonance circuit and rectifier.

3.3

パルス電流出力と電圧印加特性

Figure 8 は定格電圧である 8 kV を印加したときの出 力 波 形 で あ る 。 8 kV 印 加 時 で ピ ー ク 電 流 は
217.5 A、パルス幅 270 ns の正弦半波出力に成功した。立ち上がり 10%-90%の時間は 84.6 ns であり、大電流であっても問題なく立ち上がっている。Figure 9はピーク電流値の印加電圧特性を示している。各点は印加電圧ごとに 100 波形取得し、得られたピーク電流分布の平均値をプロットしている。電流分布の幅（電流安定度）もエラーとしてプロットしているが、現状では非常に小さく抑えられている。この電流安定度については 3.3 節で別途述べる。結果、Fig. 9 に示すようにピーク電流値は 217.5 A まで電圧に比例しており、想定通りの出力を得た。一方で課題としては、パルス幅が予想より長く、Eq. (4), (5)の関係から回路の浮遊インダクタンスが大きいと思われる点である。パルス幅から計算した結果浮遊インダクタンス値を 2 𝜇H と見積もった。これはキッカーの想定インダクタンス 1 𝜇H よりも 2 倍大きい

Figure 9: Peak current as a function of supplied voltage.
The switching repetition cycle was 5 Hz.
3.4

パルス電流出力安定性

Figure 10 (a)に印加電圧ごとの出力安定性を示す。
安定度の定義は印加電圧ごとに取得した 100 波形のピーク電流値分布の分散 (𝜎/"#+ ) と Fig. 9 で求めたピーク電流の平均値 (𝐼!"#$ ) から、𝜎/"#+ ∕ 𝐼!"#$ によって求めている。Figure 10 (a)に示す通り、波高安
定度は開発目標の安定度 1%を大きく上回っていることが分かり、8 kV 印加時では安定度は 0.13%である。この測定で得られた安定性については使用オシ- 1013 -Proceedings of the 19th Annual Meeting of Particle Accelerator Society of Japan
October 18 - 21, 2022, Online (Kyushu University)

PASJ2022 FRP040(a) Peak current stability(b) Timing jitter

Figure 10: Peak current stability (a) and timing jitter (b) as a function of supplied voltage. The switching repetition
cycle was 5 Hz in each measurement. The red line represents the requirement of the pulsed power supply.
ロスコープのノイズによって制限されていることが生かし高安定性を維持しつつ付帯回路の定格アップ分かっている。測定時におけるオシロスコープ設定 グレードを目指す。また配線方法を工夫することででのノイズレベル (𝜎01(+" ) は取得波形のペデスタル 浮遊インダクタンスを低減、回路方式もリンギング分 布 を 見 る こ と で 求 め る こ と が で き 、 𝜎01(+" は ノイズ抑制のための RC 回路を追加することで課題0.34 A である。Figure 10 (a)の測定結果はこのノイズ を解決する。高繰り返しに伴う発熱の問題についてが支配的であるため、ピーク電流の増加に伴い安定 も考察を進めている。例えば充放電コンデンサには性 (𝜎/"#+ ∕ 𝐼!"#$ ) が向上しているように見えている。 RMS 電流の裕度が非常に高い真空コンデンサの導入測定器に由来しない実際の出力安定性 (𝜎*"#2 ) は を検討している。また充放電に伴う抵抗での発熱は𝜎/"#+ = 𝜎*"#2 ⊕ 𝜎01(+" であるため、測定結果から得ら 共振回路にエネルギー回生経路を導入することで軽れた安定性 (0.13%) よりも低いことが見込まれる。 減できないか検討している。加速器リング内にパル真の値を求めるにはより高分解能な測定器が必要だ ス電源を設置し、放射線やビームノイズの影響を調が、いずれにせよ開発要求 1% を満たす安定性を 査する試験も行う予定である。
持った電源構築に成功している。
試作機で得た知見をもとに、2022 年度には ピー
Figure 10 (b)は出力波形のタイミングジッターを示 ク 500 A、100 kHz 繰り返し、150 ns パルス幅出力がしている。タイミングジッターの定義はピーク電流 可能な電源の構築を進めており、2024 年度末までにの 50%点を最初に越えるオシロスコープのサンプリ SiC-MOSFET スイッチングモジュールを用いた開発ングポイントを求め、その分布の分散から求めてい 目標を満たすパルス電源の構築を目指す。
る。出力波形の dI/dt が大きくなるにつれオシロスコープのノイズの影響が減少していきジッターは見 謝辞
かけ上改善してく。8 kV 印加時には 152 ps と開発目
本研究は JST A-Step 産学共同本格型 (体系的課標 300 ps を切るタイミングジッターを達成した。
題番号: JPMJTR201A) に基づき行った研究である。
以上で述べた通り、電圧や繰り返し定格は未だ開発目標以下ではあるが、大電流短パルスで高安定出 参考文献
力なパルス電源の構築に成功している。

4.

まとめと今後KEK-PF では孤立バンチを制御する高速パルス
キッカーシステムのための半導体高速パルス電源の開 発 を 進 め て お り 、 開 発 要 求 は ピ ー ク 500 A(< 1%)、ジッター 300 ps 以下、15 kV 耐圧、1 MHz
繰り返し、100 ns パルス幅と極めて高い電源が求められている。我々のグループでは SiC-MOSFET 半導体を用いた LC 共振方式のパルス電源開発を行っており、本稿ではパルス電源の試作一号機の開発と性能評価について報告した。試作したパルス電源は定格目標にまだ達してはいないが、極めて高い安定度を持った正弦半波のパルス出力に成功した。一方で回路浮遊インダクタンスを減らす、またリンギングノイズを解消するといった課題も見いだした。今後
は、付帯回路がモジュール化してあることの特徴を[1] C.Sun et.al., “Pseudo-Single-Bunch with Adjustable
Frequency: A New Operation Mode for Synchrotron LightSources”, Phys. Rev. Lett. 109, 264801 (2012).
[2] C.Sun et.al., “Characterization of pseudosingle bunch kickand-cancel operational mode”, Phys. Rev. ST Accel. Beams
18, 120702 (2015).
[3] C. Mitsuda et al., “Development of the Ceramic Chamber
Integrated Pulsed Magnet Fitting for a Narrow Gap”, in Proc.
6th Int. Particle Accelerator Conf. (IPAC’15), Richmond,VA, USA, May 2015, pp. 2879-2882; doi:10.18429/JACoWIPAC2015-WEPMA049[4] Y. Lu et al., “New development of Ceramics Chamber withintegrated Pulsed Magnet for pulsed multipole injection at
KEK-PF”, Proceedings of the 18th Annual Meeting ofParticle Accelerator Society of Japan, August 9 - 12, 2021,
QST-Takasaki Online, Japan. p39.
[5] NexFi Technology Inc.; https://www.nexfi-tech.com- 1014 -