静電気学会誌，45, 2（2021）81-82

J. Inst. Electrostat. Jpn.

ノ ー ト

除電過程における半導体装置の誤動作
岡野 誠＊, 1（2020年12月3日受付；2021年1月13日受理）

Malfunction of Semiconductor Devices in Static Elimination Process＊, 1Makoto OKANO（Received December 3, 2020; Accepted January 13, 2021）
Corona discharge air ionizers have been used widely during quality control inspections to neutralize the static electricity on
semiconductor devices. However, the air ionizers may work as a noise source, because ions created by the air ionizers generate
electric field noise in the work area. The malfunctions in a CMOS inverter were investigated in a minienvironment in which
the corona discharge air ionizer was operated. The air ionizer was operated with an emitter voltage of 12 -20 kVPP andfrequency of 5-20 Hz. The malfunctions in the CMOS inverter were confirmed when the air ionizer was operated at highvoltage and/or low frequency.

1．はじめに電子デバイスや電子機器の検査工程において，製品に静電気が発生すると，静電気に基づく電界が製品に対してノイズとして作用する．このノイズによって検査中の製品に誤動作が発生すると，良品である製品が不良品と判定されて，製品の製造歩留まりが低下することがある．この問
題の対策として，AC コロナ放電型イオナイザが広く利用されている ．しかし，これらのイオナイザの放電電極や
1）イオナイザが発生したイオンは 30 kVPP/m 程度の高電界を発生することがあるため ，この電界がノイズとして作用2）して電子製品に誤動作を発生させることが懸念される．
そこで，検査工程を模擬したミニエンバイロメントの内にイオナイザとプリント基板上に実装した LSI を設置
し，イオナイザの動作電圧や動作周波数が LSI の誤動作

図 1 LSI の誤動作測定用の実験装置
Fig.1 Experimental setup for investigating a malfunction of thelogic LSI.に及ぼす効果について検討した．

2．実験装置と実験方法
図 1 に示すようなミニエンバイロメントを作成し，この上部にイオナイザ，下部に作業テーブルとしてステンレス製の網を設けた．ミニエンバイロメントの上部と下部に送風用のファンを設け，実験環境の風速を 0.3 m/sに保持した．

キーワード：論理 LSI，誤動作，イオナイザ，CMOS インバータ，電界ノイズ＊
応用電機株式会社 熊本事業部（〒861-1201 熊本県菊池市泗水町吉富 100-29）
Department of development, OYO ELECTRIC Co., Ltd.,
100-29 Yoshitomi Shisui-machi, Kikuchi, Kumamoto, 8611201, Japan1mokano@oyoe.jp

図 2 プリント基板に実装した LSI
Fig.2 LSI mounted on PCB.

コロナ放電型イオナイザは，高電圧発生部，エミッタ，グランドリングで構成されている．高電圧発生部で 5 ～20 Hz，12 ～20 kVPP の矩形波高電圧パルスを発生させ，イオナイザのエミッタに印加した．図 2 に示すように論理 LSI（ TC74HC04AP ）を実装したプリント基板（ PCB ）を作業テーブル上に設置して実験を行った．LSI に内蔵された CMOS インバータの入力端子は，最も誤動作を82（44）

静電気学会誌 第45巻 第 2 号（2021）

図 3 エミッタ電圧 VE と CMOS インバータの出力電圧の波形（ f = 5 Hz ）Fig.3 Waveforms of the output voltage of the CMOS inverter and the emitter voltage（ f = 5 Hz ）．

図 4 エミッタ電圧と最低出力電圧との関係
Fig.4 Relationship between the lowest output voltage and the emitter voltage.

発生しやすい状態，すなわちフローティングとし，出力のように誤動作は VE が高い場合，f が低い場合に発生端子電圧 VO をオシロスコープで観察して誤動作を調べしていることが分かる．

た．なお，CMOS の電源電圧 VDD は 3.0 V とした．また，

AC コロナ放電型イオナイザを使用する際，VE を高電実験はイオナイザのイオンバランスを調整し，除電時間圧で使用すること，f を低周波で使用することで除電速を 60 秒として行った．

度を高速化できるが ，このような動作条件でイオナイ2）

ザを使用すると，LSI 中の CMOS インバータに誤動作が3．結果と考察発生する可能性が高くなることが明らかになった．

エミッタ電圧 VE を変化させた際の CMOS インバータの出力電圧波形を図 3 に示す．除電終了後のインバータ

4．まとめの入力電圧 VI は 0 V であるから，出力電圧 VO の期待値

イオナイザの動作電圧が高い状態，動作周波数が低いは 3.0 V である ．電圧 VE が 14 kV の場合，VO は 3.0 V状態でイオナイザを使用すると論理 LSI の出力信号は反一定である．しかし，VE が 16 kV の場合，VE が正から転した．すなわち，LSI の検査工程において，イオナイ負に反転する直前に VO が低下する現象が認められる．

ザを高電圧や低周波で使用すると LSI に誤動作が発生す

VE が 18 kV の場合，この現象が顕著に現れ，VO は 0 Vる可能性が高くなることが明らかになった．

3）に達している．ここで，出力電圧 VO が低下したときの最低値を最低出力電圧 VOL と定義すると，VOL と VE との参考文献

関係は図 4 となる．図 4（a）に示す f = 5 Hz の場合，VE

1） 静電気学会編：新版静電気ハンドブック，p. 383，オーム社

が高くなると VOL は低下し，VE が 18 kV 以上では VOL は（1998）

0 V になっている．すなわち，この領域では CMOS イン2） M. Okano, T. Ikehata, T. Terashige: Effects of Operating

バータが完全に誤動作していることが分かる．周波数 f

Frequency on Electric Field and Neutralizing Current Density

が 10 Hz，20 Hz の場合を図 4（b）（，c）に示す．f = 10 Hzof a Corona Discharge Air Ionizer. IJPEST, 12,（2019）120

では，VE が 20 kV において誤動作が発生している．f =3） M.S. Sze: Semiconductor devices, p492, John Wiley & Sons,

20 Hz では，誤動作は発生していないことが分かる．こNew York（1985）