2016 年 2 月 4 日
平成 27 年度 情報・通信工学科 コンピュータサイエンスコース 卒研発表会

FPGA を用いた縦置き３画面タイルドディスプレイシステムの高画質化
情報・通信工学科 学籍番号:1211133 成見研究室 難波宗介

はじめに

1

イルドディスプレイシステムの構築と汎用入力対応の縦置き３画面タイルドディスプレイシステムの構築を近年，ディスプレイの薄型化や通信技術の向上によ目的としていた．画像の３分割・ベゼル補正・回転・拡り様々な画像や映像広告を表示するデジタルサイネー大を実現し，HD サイズ（横 1280 ｘ縦 720 ピクセル）ジが多く見られるようになった．デジタルサイネージの入力のみに対応していた．DDR メモリへのアクセには非常に大型のディスプレイを用いることが多いが，ス速度が遅いことが原因で表示に乱れが発生すること，設備の維持管理費や大型ディスプレイの価格が高額で拡大処理簡略のために画像の右隅・下隅を切り捨ててあるために容易に設置することはできない．この問題の２倍拡大しか実現できていないことが課題として挙を解決する技術としてタイルドディスプレイが挙げらげられていた．

れる．タイルドディスプレイとは，複数のディスプレ

本研究では２倍拡大の任意実数倍率拡大への拡張とイをタイル状に並べることで大画面での映像表示を可DDR メモリアクセスの高速化を目指した．

能にする技術である．
本研究室ではタイルドディスプレイシステムの開発

システムの概要4を行ってきた．縦置き３画面のタイルドディスプレイ
システムでは，汎用入力に対応しているが，画質に問本システムでは ZYBO[2] という FPGA ボードを使題があった．本研究では画質を改善した縦置き３画面用する．映像入出力の仕様は既存システムと同じく HDタイルドディスプレイシステムの開発を目的とする．

サイズの HDMI 信号を入力とし，３本の HD サイズのHDMI 信号を出力とした．既存システムと本システム

タイルドディスプレイの実現方法

2のブロック図を図 1・図 2 に示す．
本システムでは HDMI デコーダ，画像 3 分割・ベゼ

タイルドディスプレイの実現方法には PC クラスタ

ル補正部，書き込み用 AXI コントローラ，読み出し用を利用する方法，高級 GPU を利用する方法，タイルドAXI コントローラ，任意実数倍率拡大部，HDMI エンコーダを FPGA で実装した．HDMI デコーダと HDMI

ディスプレイ専用ディスプレイを利用する方法，FPGAを利用する方法があり，それぞれ表 1 のような特徴があエンコーダについては既存システムのソースコードをる．今回は汎用入力を重視して FPGA を使用している．

流用した．

4.1

関連技術・既存研究3
3.1

DDR メモリアクセス用 AXI コントローラ

FPGA には Block RAM が多数搭載されているが、容量に制限があり、入力された画像を保持しておくた

縦置き３画面タイルドディスプレイシステム

既存研究として，同研究室の堀田による研究 [1] が挙ボードFPGAげられる．この研究では FPGA を用いての 3D 対応タ

メモリコントローラ
FPGA

表 1: タイルドディスプレイシステムの比較
システム

高解像度

画面間の同期

汎用入力コストPC クラスタ
高級 GPU専用ディスプレイ⃝⃝△×⃝⃝××⃝△××FPGA△⃝⃝⃝

DDR3メモリ

AMBAインターコネクト
AXI コントローラ

HDMI

HDMI入力デコーダ

画像３分割・ベゼル補正

２倍拡大

HDMI

エンコーダ３基

HDMI出力図 1: 既存システムのブロック図

1

ボード

FPGA

メモリコントローラ
FPGA

クロックで AMBA インターコネクトを占有しており，DDR3メモリ占有率は約 77% となった．既存システムでの占有率はAMBAインターコネクト

書き込み用

HDMI

デコーダ

HDMI入力の水平同期信号までの間約 5500 クロックのうち約 4200

書き込み・読み出しに専用のコントローラを作成

90% 以上だったため，占有率を 13% 以上削減するこ

読み出し用

AXI コントローラ

AXI コントローラ

画像３分割・ベゼル補正

任意実数倍率拡大とができた．
HDMI

エンコーダ３基

HDMI出力5.2２倍拡大を任意実数倍率拡大に拡張

任意実数倍率拡大

既存システムでは元画像の右隅・下隅が見切れてしまっていたが，本システムでは元画像の全体を表示す

図 2: 本システムのブロック図ることができた．

5.3

めには DDR メモリに保存しなければならない．メモ

映像の乱れリを利用するためには AMBA インターコネクトという既存システムで発生していたノイズは軽減されたが，通信路を経由してメモリコントローラにアクセスする新たに縞状のノイズも発生するようになってしまった．

必要があり，AMBA インターコネクト上では AXI プロトコルという通信規約に従わなければならない．
メモリへの書き込み・読み出しの独立化

4.1.1

6

おわりに

6.1

まとめDDR メモリコントローラには High Performance AXI

既存システムにおける２倍拡大を任意実数倍率拡大

ポートが４個存在する．既存システムではこの HP AXIに拡張することで入力画像の右隅と下隅が表示されなポートを１個しか使用していなかったが，本システムい問題を解決した．またノイズ軽減のために DDR メモ

では２個使用し，それぞれ書き込み・読み出し専用にリアクセスモジュールの高速化と再デザインを行った．

することで書き込み・読み出し要求を同時に発行できるようにした．

4.2

6.2

今後の課題としては以下が挙げられる．

任意実数倍率拡大• ビット削減による画質低下
ピクセルパッキングによるビット削減前の 24 ビットでは約 1678 万色を表現することができるが，削DDR メモリ内のフレームには横 720 ×縦 426 個のピクセルしか無く、これを横 1280 ×縦 720 個にマッピングする必要がある．横方向への拡大倍率を r横 と減後の 21 ビットでは約 210 万色しか表現できず，したとき，拡大後の位置 x拡大後 に対応する拡大前の位画質が大きく損なわれてしまう．ビット削減時に置 x拡大前 は床関数用いた以下の式で計算することができる．

ディザリング（画像全体の量子化誤差の最小化）⌊⌋
1
x拡大前 = x拡大後 ∗r横を行う手法の開発が必須である．

• 画像拡大時の補間手法

同様に縦方向への拡大倍率を r縦 としたとき，拡大後の本システムでは最近傍法に近い補間処理による拡

位置 y拡大後 に対応する拡大前の位置 y拡大前 は床関数用大を行っているが，拡大後の画像があまり滑らかいた以下の式で計算することができる．
⌋⌊
1y拡大前 = y拡大後 ∗r縦にならずギザギザして見えてしまう．より滑らかに拡大するためには線形補間や二次補間のような補間法を実装する必要がある．

既存システムでは２倍拡大に FIFO を使用していた• 映像の乱れ縞状のノイズが発生するようになった．Block RAM
周辺回路の見直しや最適化が必要である．

ので，そのままでは任意実数倍率拡大を実装することが難しかった．そこで本システムでは FIFO の代わりに Block RAM を使用することで任意実数倍率拡大を実装しやすくした．

5評価

5.1

AMBA インターコネクトの占有率

今後の課題

参考文献
[1] 堀田将也： FPGA を用いた 3D タイルドディスプレイ
システムの開発, 電気通信大学 情報理工学研究科 情報・通信工学 専攻, 成見研究室 修士論文, 2015.
[2] ZYBO Zynq-7000 Development Board
http://digilentinc.com/Products/Detail.cfm?
NavPath=2,400,1198&Prod=ZYBO

メモリへの書き込み・読み出しにおける AMBA イン
ターコネクトの占有率を調べた．水平同期信号から次2