追加インダクタを必要としない
SRM 向け駆動回路の昇圧キャパシタ設計法
学生員

大滝 悟史＊

学生員

加藤大貴

正員

渡辺大貴

上級会員

伊東淳一

(長岡技術科学大学)
Boost Capacitor Design Method of Drive Circuit for SRM without Additional Inductor
Satoshi Ohtaki＊, Student Member, Hirotaka Kato, Student Member, Hiroki Watanabe, Member,
Jun-ichi Itoh, Senior-member (Nagaoka University of Technology)
This paper proposes a boost capacitor design method of a drive circuit for switched reluctance motors (SRMs). The
proposed circuit consists of a small capacitor and an asymmetric half-bridge converter. This paper focuses on the boost
capacitor of the proposed circuit. The boost capacitor is designed to minimize capacitance and controlled to the desired
voltage. The proposed design method achieves boost operation at all operating points. In addition, the capacitor voltage
ripple matches design value with an error rate of -13.5% by the experimental results. The validity of the proposed
design method is verified.
キーワード：昇圧形駆動回路，スイッチトリラクタンスモータ，瞬時電流制御，ラジアル力リプル低減

Keywords：Boost type drive circuit, Switched reluctance motor, Instantaneous current control, Radial force ripple reduction

1.

タ電圧を昇圧する。キャパシタの配置構成については，電はじめに源にキャパシタを直列接続する構成 (5)-(6) と並列接続する構近年，電動モビリティの製造コスト削減およびシステム成(7) に大別される。直接接続する構成では電源電圧とキャ全体の体積小型化に向けて，機電一体設計が注目されていパシタ電圧の加算値をモータに印加できる。しかし，キャる (1)-(2) 。 機 電 一 体 用 モ ー タ と し て 永 久 磁 石 同 期 電 動 機

パシタ電圧の制御法はパルス電流駆動を前提としているた(PMSM) が 多 く 採 用 さ れ て いる が (2) ， 著 者 ら はSwitched

め，前述したリプル低減波形を適用できない。一方，並列Reluctance Motor(SRM)に着目した。SRM は永久磁石が不要

接続する構成ではパルス電流駆動以外の電流波形も適用でで製造コストが安価である。加えて，回転子が堅牢でありきるが，力行運転のみ動作可能で回生運転ができない。

高速運転に適していることから (3) ，機電一体向けモータと

本論文では，著者らが文献(8)にて提案したリプル低減波して期待されている。

形が適用可能かつ回生運転可能な昇圧形駆動回路におい高パワー密度化に伴い SRM を高速領域で駆動する場合，て，昇圧キャパシタの設計手法を提案する。文献(8)ではシ

速度起電力の増加に伴い電流指令への追従性が悪化する。

ミュレーションにて動作確認を行っているが，本論文では特に，トルクリプルやラジアル力リプルを低減可能な電流実機を用いて提案する設計手法の妥当性を検証する。実験

指令を適用し駆動する手法(4) ではパルス電流駆動と比較し結果から，高速域において昇圧動作により電流指令に追従てさらに高い di/dt への追従性が要求される。モータ駆動時することを確認した。加えて，昇圧キャパシタの電圧リプの di/dt は駆動回路の電源電圧に依存するため，電流指令へルが設計値に対して-13.5%で一致することを確認したための追従性を上げるためには昇圧機構の追加が必要となる。

報告する。

しかし，従来のブーストインダクタを用いた昇圧機構を適2. 提案昇圧キャパシタ設計手法

用すると体積が大型化する問題がある。
上記問題を解決するためにブーストインダクタの代わり〈2･1〉 昇圧駆動回路の動作原理にキャパシタを用いた回路構成が検討されている(5)-(7) 。回

図 1 に文献(8)にて提案した SRM 向け昇圧形駆動回路の回路構成としてはインダクタの代わりにキャパシタを追加路構成を示す。提案回路は一相につき，キャパシタを用いし，モータに流入する瞬時エネルギーを利用してキャパシた昇圧機構部と非対称 H ブリッジコンバータから構成され1る。本回路は電流ヒステリシス制御の適用を前提としておVoltage boost function
Asymmetrical half-bridge inverter

り，昇圧機構部の Sdc と Sc を切り替えることで電源電圧 Edcと昇圧キャパシタ電圧 Vc をモータに印加できる。一方で，Sdc

電流ヒステリシス制御とは独立して Vc の電圧を一定に保つよう制御する。詳細は 2.2 節にて解説する。

LuScEdc図 2 に提案回路の動作モードを示す。本回路では電流ヒSRM

S1LvVcステリシス制御にて印加する電圧を昇圧が必要なタイミン

Lw

S2グで切り替える。ヒステリシス制御は指令値と検出値を比U-phase
V-phaseW-phase較してスイッチの ON と OFF を決定するが，図 2(a)モード
1 と(b)モード 2 を ON と OFF のパターンに割り当てること

Boost capacitor Cbst

でモータに±Edc を印加できる。同様に，図 2(c)モード 3 とFig.1 Configuration of proposed circuit.

(d)モード 4 を割り当てることで±Vc を印加できる。
〈2･2〉 昇圧キャパシタの電圧制御方式ix

提案する昇圧回路では，電気角一周期でキャパシタ電圧Sdc

Vc が変動しないよう制御する必要がある。そこで昇圧キャSdc

Sc

S1Edc

パシタの電荷量に着目した電圧制御方式を提案する。前述

Lx

S1LxEdc

Vc

S2(a) Mode1 (Applying +Edc)

充放電により Vc が変動する。このとき昇圧キャパシタの電Sc

Edc

Edc

Vc

した±Vc をモータに印加する期間では，昇圧キャパシタのS2(b) Mode2 (Applying -Edc)
ixix

荷量 Qc は相電流 ix(e)を用いて(1)式で表される。

Sdc

ic ( e ) = ix ( e ), Mode32
V1
Qc ( e ) = c =i()dcee ic ( e ) = −ix ( e ), Mode4 ····· (1)Cbst e 0
i ( ) = 0,Otherc eSdc

Sc

S1

Lx
Vc

Vc

ScEdc

Edc

Vc

Vc

S2

Lx

S1S2(c) Mode3 (Applying +Vc)(d) Mode4 (Applying -Vc)
Fig.2 Operation mode of proposed circuit.

ここで，Cbst は昇圧キャパシタの静電容量，e は電気角周波数，e は電気角，ic は昇圧キャパシタ電流である。一方
で，電気角一周期で昇圧キャパシタの平均電圧を一定に保Start
Input
Vc , e

つためには(2)式を満たす必要がある。

Qc (0,2 ) = 0ix

Qc(e) = Vc/Cbst

Noon_boost e off_boost························································· (2)本制御ではヒステリシス制御において昇圧が必要な期間でYes±Vc を印加するだけでなく，それ以外の期間においても(2)Qc*0NoYes

式を満たすように制御を行う必要がある。
図 3 に昇圧キャパシタの電圧制御フローを示す。本制御

Qc* < Qc

では電圧検出のサンプリングごとに図 3 のフローが実行さYes

れ，昇圧機構のスイッチングパターンが決定される。実装

Sc: ON

Sc: OFFNo

Qc* < QcNo

Yes
Sc: ON

Sc: ON

Sc: OFF上，(2)式の計算には検出した Vc と Cbst を用いている。図 3
Output: Sc and Sdc(Sdc conducts complementary to Sc)

より，昇圧が必要な期間では±Vc を印加できるスイッチングパターンを選択し，それ以外の期間では(2)式を満たすよEndうに判定する。なお，Sdc と Sc は相補的に動作する。

3.

Fig.3 Determination flowchart of switching pattern

昇圧キャパシタの容量設計

for capacitor voltage control.
式により表される。

図 4 に昇圧キャパシタの設計フローを示す。本論文では

N
 M
m
 FT (i, e ) =    KTm  i   sin(n e ) n = 0  m = 0


NM



m
 FR (i, e ) =    K Rm  i   cos(n e ) n = 0  m = 0NMV * (i, e ) = e     KVm  i m   sin(n e ) 
n = 0  m = 0

ラジアル力リプルを低減する電流指令を適用し，回生運転を含めた全動作点で適用する。その条件下において昇圧動作ができ，かつ昇圧キャパシタの容量が最小となるよう設計する。
はじめに所望の動作点においてラジアル力リプル低減波形を適用したときの電圧指令を取得する。文献(4)の FEM象とする SRM のラジアル力 Fr (i, e)，トルク F (i, e)，電圧················· (3)
ここで，KTm ， KRm ， KVm は近似により求められる係数，

指令 V (i, e)は(3)式に示すようにフーリエ級数および多項i(e)はモータ相電流である。本論文では N=10, M=10 とし解析結果を基に近似したモータモデルにより計算する。対2

た。i(e)の定義式を(4)式に示す。

Start

Li(e ) =  il sin(l  e )Operating point (N, T) set to zerol =0·············································· (4)ここで，il は相電流の高調波振幅であり，L=3 とする。(3)Input(N, T)

式の F (i, e)を制約条件とし，Fr (i, e)を評価関数として所I*and V*are generated by Eq.(3),(4)Qc_diff is calculated by Eq.(5)望のリプル値以下となるよう(4)式の i(e)を最適化する。この手順で 1 つの動作点における V (i, e)が導出される。

Qc_diff>Qc_diff_max

次に，導出した V (i, e)をもとに昇圧キャパシタの電荷No

Yes
Qc_diff_max = Qc_diff量の変動幅を計算する。昇圧キャパシタの電荷量 Qc の変動量 Qc_diff は(5)式より導出する。

*Vc_min>Vc_max

Qc_diff = max Qc (0, 2 ) − min Qc (0, 2 )  ····················· (5)No

T=T+DT

N=N+DNYes*
Vc_min = Vc_max

全動作点において電荷量のリプルが最大となるケースでキャパシタ容量を設計するため，Qc_diff がリプル電荷量の最大値 Qc_diff_max を上回る場合は値を更新する。同様に昇圧キャ

T = T maxV (i,  )において電気

Yes

パシタの電圧を決定する。導出したe

角一周期での最大電圧 Vc*を(6)式より計算する。

N = Nmax

Vc = max  V  ···················································· (6)
*NoNo

*

Yes
Cbst is calculated by Eq.(7)

全動作点において要求される電圧指令が最大になるケース

Endで電圧指令を設計するため，Vc* が要求昇圧電圧の最大値

Fig.4 Design flow chart of boost-up capacitor.

V*c_max を上回る場合は値を更新する。その後，全動作点において同様に計算して Qc_diff_maxと V*c_max を決定する。

Table 1. Moter parameter of SRM.

最後に，昇圧キャパシタの容量 Cbst を決定する。キャパ

Rated power
Base speed(1.0p.u.), Max. speed
Max. torque(1.0p.u.)
DC link voltage
Poles
Resistance

シタ電圧のリプル量を大きく許容すれば容量を小さくすることは可能だが，実際にはスイッチング素子の耐圧 Vdeviceとのトレードオフが発生する。そこで，リプルの許容幅をV*c_max と Vdevice に制限することで電圧リプルを最大まで許容

1.1kW
2400, 3600rpm
4.38Nm150V
Stator:18, Rotor:120.66W

しつつキャパシタの容量を最小化できる。よって Cbst は(7)がある。これはキャパシタ電圧の検出誤差の影響により，式により決定する。

電圧制御が 270V と判定して保持したためだと考えられる。また，電圧制御により電気角一周期でキャパシタ電圧

Cbst =

Qc_diff _ max
Vdevice − Vc*_ max

変動の抑制効果が確認できる。

············································· (7)

図 6 にトルク 1.0p.u., 速度 1.0p.u.における回生運転時の本論文では電源電圧 Edc=150 V に対して Vc_max*を 270 V，動作波形を示す。この条件は Qc_diff が Qc_diff_max と一致する

Vdevice を 310 V に設定しており，Qc_diff_max =193 C であるた動作点であり，キャパシタ電圧のリプルが全動作点で最大め，Cbst は(5)式より 50 F とした。となる。図 6(b)に示すキャパシタ電圧のリプルが 34.6 V であることから設計値と比較して-13.5%で一致した。

4. 実機検証

以上より，提案する昇圧キャパシタ設計手法の妥当性および実機での昇圧動作を確認することができた。

表 1 に SRM のモータパラメータを示す。本論文では，相数 3，ステータスロット数 18，ロータポール数 12(3 相-5. まとめ

18S/12P 型)の SRM を用いる。
図 5 にトルク 1.0p.u, 速度 1.0p.u.における力行運転時の動

本論文では追加インダクタを必要としない SRM 向け昇圧作波形を示す。ヒステリシス電流制御の閾値は 0.5A とし駆動回路の昇圧キャパシタの設計法を提案した。回生運転た。図 5(a)では電源電圧の制約から高い di/dt を持つ電流指を含む全動作領域で昇圧動作を実現しつつ，昇圧キャパシ令に追従できていない。図 5(b)では昇圧が必要な範囲でキタの容量が最小となるよう設計した。実験結果より，本回ャパシタ電圧を印加しているため，電流指令に追従できて路による昇圧動作によって，高速域における指令電流と実いる。キャパシタ電圧波形より，昇圧範囲で発生する電圧電流が一致した。また，昇圧キャパシタの電圧リプルが設リプルが 310 V を超えないことが分かる。一方で電圧リプ計と-13.5%で一致することを確認した。

ルの下限値が 266 V であり，設計値と比較して 4 V の誤差

今後はより昇圧機構の素子数削減と昇圧キャパシタ容量のさらなる小型化について検討する。
3文( 5 ) Y. Kido, N. Hoshi, A. Chiba, S. Ogasawara, M. Takemoto: “Novel Switched
Reluctance Motor drive Circuit with Voltage Boost Function without
Additional Reactor”, Proceedings of the 2011 14th European Conference onPower Electronics and Applications (EPE2011), pp.1-10 (2011)( 6 ) R. Sugai, T. Kurishima, H. Goto, H. Funato, J. Haruna: “Optimal Design
Proposal for Capacitance in Operating Area Expandable SR Motor Drive
Circuit”. IEEJ Journal of Industry Applications, Vol.12, No.4, pp.711718(2022)( 7 ) 石川裕記，内藤治夫: 「昇圧形駆動回路によるスイッチドリラクタ
ンスモータのトルク脈動抑制」，IEEJ Trans. on Industry Applications，Vol.137, No.10 pp.791-798(2017)( 8 ) 大滝悟史，加藤大貴，渡辺大貴，伊東淳一: 「追加インダクタを必要としない昇圧機能を有する SRM 駆動回路の動作検証」, 半導体電力変換/モータドライブ合同研究会, SPC-24-020/MD-24-020, (2024)

献(１) 川副洋介他：「用途指向形次世代モータの高性能化技術動向 -機電一体による小型・軽量・高効率化に関する最新技術動向-」，2021 年
電気学会産業応用部門大会講演論文集，No.3-S12-3, pp99-104(2021)( 2 ) W. Lee, S. Li, D. Han, B. Sarlioglu, T. A. Minav, and M. Pieteola: “A Reviewof Integrated Motor Drive and Wide-Bandgap Power Electronics for HighPerformance Electro-Hydrostatic Actuators”, IEEE Trans. on
Transportation Electrification, Vol.4, No.3 pp.684-693(2018)( 3 ) 見城尚志：「SR モータ」
，日本工業新聞社(2012)( 4 ) J. Furqani, M. Kawa, K. Kiyota, and A. Chiba: “Current Waveform for
Noise Reduction of a Switched Reluctance Motor under MagneticallySaturated Condition”, IEEE Trans. Industrial Application, Vol.54, No.1
pp.213-222(2018)

300

300

300

Phase voltage [V]Phase voltage [V]

300

150

150

00-150201515101055000-150-300

25

Current error occurs
Real current
Commandboost area

boost area
20

Phase current [A]Phase current [A]

200-300
25-30025

150-150-150-300
25150

20

Real current
Command15151010Current error occurs

550.4ms/div

0.4ms/div00(a) Waveforms without boost function(a)Waveforms without boost function

400400300

300

Phase voltage [V]Phase voltage [V]

300

150

150

00-15010000-100-200-300-400
25-400-300
25-3002520201515Real current
Command

10105

510

10

55320

Capacitor voltage [V]Capacitor voltage [V]285

Designed voltage ripple is 40 V

310

280

280

310

300

275

300

290

266 V

290

34.6 V280
270

265

265

260

1500260

1503200

00285
300

270

20Current error is suppressd

Current error is suppressd

275
250
270

Real current
Command20Phase current [A]25

Phase current [A]200-200-150

Capacitor voltage [V]200boost area one electric cycle 0.4ms/div

280

270

260

260

boost areaone electric cycle

0.4ms/div(b) Waveforms with boost function
Fig.6 Operating waveform during regenerating
at 1.0 torque and 1.0 speed.

(b) Waveforms with boost function
Fig.5 Operating waveform during motoringat 1.0 torque and 1.0 speed.

4