KEKB 入射器におけるタイミング配信システム監視用 TDC の開発	 
DEVELOPMENT OF TDC MODULE FOR MONITORING A TIMING DISTRIBUTIONSYSTEM AT THE KEKB INJECTOR LINAC諏訪田剛#, A) , B), 宮原房史 A), 庄子正剛 C) , 池野正弘 C) , 田中真伸 C)
Tsuyoshi Suwada#, A), B), Fusashi Miyahara A), Masayoshi Shoji C), Masahiro Ikeno C), Manobu Tanaka C)
A)Accelerator Laboratory, High Energy Accelerator Research Organization (KEK),B)
Department of Accelerator Science, Graduate University for Advanced Studies (SOKENDAI),Oho, Tsukuba, Ibaraki 305-0801, JapanC)
Institute of Particle and Nuclear Studies, High Energy Accelerator Research Organization (KEK),
1-1 Oho, Tsukuba, Ibaraki 305-0801, JapanAbstract
A new Field-Programmable Gate Array (FPGA)-based Time-to-Digital Converter (TDC) with a wide dynamic rangeof more than 20 ms has been developed to monitor the trigger timing signals in the timing distribution system of theKEKB injector linac towards the Super KEK B-factory project (SuperKEKB). Various pulse devices, high-power
klystrons, pulse magnets, electron gun, and beam monitors, etc. are working well in the injector linac operation. Thesepulse devices are driven by feeding not only regular but also any irregular (or event-driven) timing pulses. The numberof the timing and control parameters is more than one hundred. The timing signals are distributed to the pulse devices
along the linac beam line with optical fibers based on the parameters to be set pulse-by-pulse in the event-based timing
and control system within 20 ms (or 50 Hz). The 16-ch VME-based TDC has been implemented on a Xilinx Spartan-6
FPGA equipped on board with a time resolution of 1 ns. The time resolution was achieved by applying so-called 4×
Oversampling technique, and the precision was obtained to be less than 0.5 ns within a dynamic range of 2 ms. The
various nonlinear effects were improved by implementing an external clock with a built-in temperature compensatedcrystal oscillator and with a high-precision and low jitter. Although the event-based timing system is successfullyworking, we have no sufficient systems to monitor the timing signals with higher reliability. This is a reason why wedeveloped the new TDCs with high precision. In this report, the details of the basic design, developments, and obtained
experimental results are reported.

1.

はじめにKEKB 入射器ではイベントシステムと呼ばれるタイミング配信システムを利用して電子銃、RF 励振系、パルス電磁石、ビームモニター等の各種パルスデバイスに対しタイミング信号を配信している. 本
システムは、VME64x 上で動作する市販のシステムであるが、ソフトウエアの変更により複雑なタイミング信号の配信スキームを柔軟に組み込むことができる. 現在、本システムは安定して稼働しており、次期計画 SuperKEKB[1]に向けた入射器増強と高度化に対応して新たな開発が進行中である[2].
KEKB 運転当時(2010 年 6 月 30 日停止)、入射器の役割 は安定した電子及び陽電子ビームを４つの異なる下流のリング(KEKB LER 3GeV, HER 8GeV, PF2.5GeV, PF-AR 3GeV)へ供給することにあった[3]. 当
時、PF 及び PF-AR へは１日２回の定時入射が行われ、KEKB へは約 90 分ごとに随時入射が行われていた. 各リングで行われる実験効率を向上させるためにトップアップ入射の必要性が議論され、2004 年6 月にその実現に向けた開発が始まった[4,5]. 2009
年 4 月 PF-AR を省く３リング同時トップアップ入射____________________________________________#tsuyoshi.suwada@kek.jp

が初めて実現した[6]. 本システムの開発は、このトップアップ入射に向けて始まり、３リング同時
ト ッ プ ア ッ プ 入 射 の 実 現 に 大 き く 貢 献 し た [7].
SuperKEKB に向けては PF-AR 及び陽電子用ダンピングリングを含む５リング同時トップアップ入射を実現すべくさらなる開発が進行中である[8,9].
本論で報告する TDC の開発は、このような複雑なタイミング配信システムの高精度な監視を目的としている. これまで TDC は、市販品を含めて高分解能を目指して高エネルギー実験や原子核実験用に開発されてはいるが、加速器のタイミング配信監視用としては、ダイナミックレンジが狭くそのままでは応用することは難しい. しかし、近年の高速 FPGAの登場が広ダイナミックレンジを有する安価な TDCを可能にした.

2.

入射器におけるタイミング配信システ
ムの概要

本システムの中核は MRF 社[10]が提供するイベントシステムである. このシステムは、元々放射光加速器のタイミング配信システムとして開発されたもので、現在では信頼性も向上し世界の加速器業界で広範に利用されている. 本システムの技術的な詳細

は[7]を参照してほしい. ここではその動作原理を簡 れ、点火タイミングに対する条件は 20±1ms である.
単に説明し、入射器への応用を述べることにする.
これは、モジュレータの適切な充電時間と充分な電イベントシステムは、近年の FPGA とシリアル通 圧安定性を確保するために必要な条件である. 従っ
信の高速化により初めて実用可能となった. VME64x て、この仕様から最大 2ms の遅延時間を監視する必バス上(CPU MVME5500, OS VxWorks-5.5)で動作す 要がある. 一方、ビーム位置モニターに対するトリるイベントジェネレータ(EVG230)が入射器中央に１ ガータイミングは、1ns 程度の時間精度が要求され台置かれる. 一方、イベントレシーバ(EVR230RF)は る. この仕様が TDC に要求される時間分解能となる.
入射器ビームラインに沿って 18 カ所に分散配置さ その他のパルスデバイスに対する遅延時間は最大れる. １台の EVG の下に複数の EVR がスター状に 1ms 程度である. 従って TDC への要求仕様として、ぶら下がり、EVG からは光分配器を通して専用の光 ダイナミックレンジ 20ms、時間分解能 1ns、精度1ns(rms、時間レンジ 2ms 以下)を目標とし開発を進ファイバーにより EVR と接続される.
EVG には入射器の加速周波数 2856MHz の 25 分周 めることにした.
である 114.24MHz を外部クロックとして入力し、タ3.2 基本設計イミングを RF に同期させる. EVG からはイベント
時間分解能 1ns を実現するには 1GHz クロックをが 2.3Gb/s のビットレートで EVR に送信される. 同用いてフリップフロップによる同期カウンターで遅時にこのクロックにより EVG と EVR が同期する.	 
イベントとは、イベントフレームと呼ばれるデー 延時間計測を行えばよい. しかしながら、最新のタ構造を意味し 16 ビットの情報を意味する. 外部ク FPGA といえども 1GHz クロックを直接動作させる
ロックに同期した 8 ビットがイベントコードに、残 ことは難しい. これを回避する幾つかの優れた方法
り 8 ビットに分散型同期バスとデータバッファー [12]が 提 唱 さ れ て い る が 、 ４ 倍 過 サ ン プ リ ン グ 法(最大 2kB)がクロック毎に交互に割り当てられる.	 	  (4×Oversampling technique)は、クロック周波数が低イベントコードにはビームの種類や入射先のリン くとも時間分解能を高められる方法の１つである.
図 1 に４倍過サンプリング法の原理を示す.
グごとに定義したビームモードが記録されており、EVR はビームモードに応じてあらかじめ決められた遅延時間で EVG のクロックに同期したタイミング
Start pulse
信号（NIM 又は TTL）が各種パルスデバイスに送信
Stop pulse
T
される[11].	 SuperKEKB	 運転ではイベントコードによるビームモードの識別に加え、データバッファー
CLK1 (q=0)に各クライストロンの RF 位相情報などを付与し、CLK2 (q=//2)
柔軟で時間精度の高い入射器制御を行う予定である.	 
CLK3 (q=/)
本システムのタイミングジッターは、短時間(10分)であれば 10ps(1σ)以下の同期精度を達成している.
CLK4 (q=3//2)
長時間のドリフトや温度特性等の性能評価は現在進Counter
0 1 2 3 4 5
N行中である.
CLKT0

3.

タイミング配信システム監視用 TDC

3.1

要求仕様

本 TDC の開発は、KEK 素粒子原子核研究所のエレクトロニクスシステムグループ(旧回路室)の協力を得て実現した. これまで、回路室では高エネル
ギー実験用に様々な高分解能 TDC の開発が進められて来たが、本用途にはダイナミックレンジが小さいという欠点がある. 要求仕様は、高エネルギー実験用途とは異なり高精度な時間分解能を要求しない代わりにダイナミックレンジが大きいことにある.
入射器のタイミング配信は、商用電源周波数である 50Hz が基本となる. 従って計測すべき最大遅延時 間 は 20ms で あ る . 近 年 の 高 速 FPGA で は 、500MHz を越える動作周波数が可能である. 高速化
により従来のような複雑なハードウエアによらなくともソフトウエアでナノ秒の時間分解能を有する回路を FPGA 上に実現することが可能になっている.
各種パルスデバイスへのタイミング信号に対する要求仕様によるとクライストロンモジュレータとビーム位置モニターに対するタイミング監視が重要である. モジュレータは、50Hz を基本として点火さ6T1

T

6T2

Figure 1: Schematic timing diagram in 4×Oversamplingtechnique of the FPGA-based TDC.
スタートとストップパルス間の遅延時間 T の計測は、クロック周期 TCLK でフリップフロップ同期回路を動作させ周期数をカウンターで計測すればよい. ここ
で、クロックが１つだと時間分解能は TCLK が限界を与え、その限界値はΔT1+ΔT2 ≤ 2TCLK である.	  本 TDC における４倍過サンプリング法では、基本クロック(250MHz, 周期 TCLK)を４つ用意し(CLK1,CLK2, CLK3, CLK4)、各クロックの位相を 90 度づつずらしておく(φ=0, π/2, π, 3π/2). ４つの基本クロックの立上がりで、スタートとストップパルスを同期検出すれば 1ns の時間分解能(T0=TCLK/4)を得ることができる. これは、基本クロックを４定倍した 1GHzクロックによる同期サンプリングと等価であることを示す.
しかしながら、基本クロックのジッター低減や各クロック間の位相調整を FPGA 上に高精度に実現する必要がある. このために、安定度の高いクロック

? FPGA )å(Ɲ Phase-Locked Loop (PLL)?Ǘ#§ǤLsWL?ÈĶ#9î;īŔ?Ğ
ũ# ;.
Ù 2 (Ǭů< TDC ?ŽƩ 1 ()ßķ
ń?1%4;.

Figure 2: New VME/FPGA-based TDC module.
Table 1: Basic specifications of VME/FPGA-based TDCmoduleßķbokvTİǭ«ưƠ [ns]UC\iWLruQ [s] ĈǓ;8 (ķ TDC $*ŘāƪÝ)Ȃ
íîā?5 åǤLsWL?ũ%(8:İǭƳřƏāçû(ĢÔ%?Ʊ<# .

4.

&

4.1

ǛĂİǭŴƛšĐ

ķ TDC )ǛĂİǭřî(*SRS ž) Digital
Delay Generator (Model DG645, rubidium time base)[16]?ũ #šĐƹ?Ƨ . DG645 ) rms QWTv
* 10ps/s $ ;. ¤ôÕ)CguZPRXj*50Hz ?ßķÌŕħ%;)$UC\iWLruQ%#* 20ms $¡«$ ;TDC ơ)šĐƹ
?Ƨ /ĳçǛĂİǭ 800ms 1$)řî?Ƨ
. Ù 3 (ǛĂİǭ)ƶî(ò;řîƖĻ?Ž. ƜǏ*ǛĂİǭ)ƶî(TSet)%řî%)÷
("T=<T>& TSet)) Ƙ ò  ? Ž  .   $  ř î  *5000 ÖüÜ(<T>)$ ;.
(a)14.3 (32bit)¦ǗRTvZ¤´

1ch/ NIM [50%]RZWfÆ¤´

16ch/ NIM [50%]hqVRZWfħ4VME ³Ǒ2Ã^WZtvLğƙÃFPGAÝ) EPSON TG-5501CA(50MHz, ƸÌŕ
ħíîā±1ppm, TCXO) [15]?ũ.

XILINX Spartan-6XC6SLX75§Ǥ CLK250 MHz

åǤ CLKEPSON TG-5501CA(50MHz, TCXO)(b) Ù 2 9>;8 (ķ TDC )ßķŃǙ*Ƣ
#¼ƒ$ FPGAåǤLsWL(CLK)% VME CuTeEvR~ŃĖǤÐ$ ;. FPGA )}(¥#)ŇƠNv[º<# ;)$ßĺy$*ǥƛ?ǔ
%9$' .
ķ TDC )šč?z(1%4;.
(1) ¦ǗRTvZ¤´ȅch (òRZWfÆ¤´*ĳçħ 16ch(32 cWZ)$ ;. ¦ǗRTvZÆ)İǭǭǳ5ƳřÃƠ.
(2) æauVµǘ(òďhqVRZWfÃƠ.
(3) SiTCP[13]? FPGA §(Nv[º;%$VME/CPU  ĥ Ǵ  # 5 ^ W Z t v L Ǘ (Ethernet)?Ǘ#YvTÂĊ6ƷĩÃƠ.
(4) FPGA * XILINX Spartan-6 (XC6SLX75, DCM250MHz)[14]?ġǐåǤLsWL*Řāƪ

Figure 3: Variations in the time difference of themeasured delay time to the setting delay time, (a) the time

range of 800 ms and the solid line shows a guide to theeye only, (b) the time range of 20 ms and the solid line
represents a linear fit to the experimental data.
図 3(a)の結果から、TSet=20ms を越えると非直線性の効果が顕著になり始め、TSet=20ms では設置値からの差は|ΔT|=2.6ns である. また、TSet=800ms ではその差は|ΔT|=110ns である. 従って、TSet=20ms 以下ではナノ秒の精度が達成可能である. 図 3(b)は、図 3(a)を拡大したもので TSet=20ms までの測定データを示す. 図中の実線は最小自乗法による直線フィットを示す. この時間領域を微細に見ると TSet=2ms を越える 当 た り か ら 非 直 線 性 が 始 ま り 、 TSet=2ms で は|ΔT|=0.5ns である. また、1ns の精度が得られる限界は TSet=7.5ms である.
図 4 に|ΔT|を TSet で除した測定値の精度の遅延時間依存性を示す. 図中の曲線は冪関数によるフィットを示す.

Figure 4: Variations in the time precision of the TDC as afunction of the setting delay time. The solid line indicatesa power-law fit to the experimental data.

c = Frc(T / T0 )(1)

σ T = T0 c(1− c)(2)

測定値 T に対し平均値<T>を用いて計算した結果が
図 5(a)に示す実線である. 計算値は測定値の誤差(rms)をよく再現しおり、この時間領域でのσT の最大値はσTmax = 0.5ns である. これは量子化誤差の最大値
LSB=0.5 に対応する.
INL も主に量子化誤差に起因し、通常、測定値と直線フィットとの差の最大値で表される. 図 5(b)は最小自乗法による直線フィットからの差をプロットしたものである. 最大誤差は、TSet=20ns においてΔT=0.39ns が得られた. これは量子化誤差 LSB~0.4に対応する. このように測定精度と INL に基づく誤差は量子化誤差で説明でき問題無い程度に抑制されていることがわかる.
(a)

(b)

TSet=2ms を越える当たりから精度は飽和に達し|ΔT|/TSet=1.3×10-7 である. これは~0.1ppm という精度に相当する. 実は、試作１号機では±50ppm クラスの標準的な外部クロックを用いたが精度としては3.5×10-6 が限界であった. 試作２号機では１号機に比べ１桁安定度が高く温度補償型の外部クロック(保証値±1ppm)を用いたところ実力値として精度が１桁向上した. 従って TSet=2ms を越える時間領域での非直線性は外部クロックの安定限界を示すと考えてよい.
この結果は、本 TDC の要求精度を充分に満足する.
4.2

測定精度と積分非直線性

図 5(a), (b)に遅延時間測定の測定精度と積分非直線性(INL)の測定結果をそれぞれ示す. 測定精度に対する主な誤差要因は量子化誤差に起因する誤差である. 遅延時間 T として周期 T0 で除算した値の小数点部を c とすると量子化誤差に起因する遅延時間測定の自乗平均平方根誤差(rms, σT)は以下の式で与えられる[12].

Figure 5: Variations in (a) the precision and (b) integral
nonlinearity of the TDC as a function of the setting delaytime.
4.3

温度特性

本 TDC を恒温槽に入れ、温度 5~35oC の範囲内で5oC ごとに変化させながら遅延時間の温度特性を取得した. その結果を図 6 に示す.
図 6(a)に幾つかの遅延時間設定値をパラメータとして平均値Δ<T>に対する温度依存性を示した. ここ
で、Δ<T>は温度 25oC(室温)における平均値を基準としてその差を表している. 温度依存性は、単調な関数で表すことができず、特徴的な変化を示している.
この変化は温度補償型外部クロックの温度補償パターンであろうと考えられる. この結果、温度依存性は問題ない程度に抑制されていることがわかる.
(a)

空調のオン•オフ制御により±0.5oC 以内に安定化されている. 従って、温度変化に伴う誤差は最大でもTSet=20ms で~0.2ns と予想される. 本誤差は量子化誤差に比べても小さく、問題ない程度に抑制することが可能である.

5.

まとめ

入射器のタイミング配信システムは、順調に稼働しているが、これまで満足のゆくタイミング監視システムがなかった. 高速 FPGA を搭載する TDC を新たに開発し特性評価を行った結果、本システムの要求仕様を充分満足することを確認した. 今後は、量産体制に移行しシステム全体の構築を行う予定である.

謝辞
本研究にあたり、KEK 加速器研究施設の一宮亮博
士には、外部クロックの選定に貴重な助言を頂きました. 三菱電機システムサービス(株)の草野史郎氏には、Ethernet によるデータ取得プログラムの作製を し て 頂 き ま し た . ま た 、 Bee Beans Technologies(株)の石綿将邦氏には FPGA コードについて御説明を頂きました. ここに感謝を申し上げます.

参考文献
(b)

Figure 6: Variations in (a) the difference of the measureddelay time to the setting delay time as a function oftemperature and in (b) the differential coefficient totemperature as a function of the setting delay time. Here,in (a), the data are shown as the differential from thereference data measured at 25oC. The solid lines indicate(a) a guide to the eye only, and (b) a 2nd-orderpolynomial fit to the experimental data.
図 6(b)に温度 25oC(室温)における温度微係数(CT)の遅延時間に対する変化を示した. 微係数の大きさ
は TSet=20ms で~0.2ns/ oC 程度と問題無い程度に抑制されている. クライストロンギャラリーの温度は、[1] Y. Ohnishi, et al., Prog. Theor. Exp. Phys. (2013) 03A011.
[2] K. Furukawa, et al., Proceedings of the ICALEPCS2013, San
Francisco, CA, USA, pp. 1497-1500.
[3] M. Akemoto, et al., Prog. Theor. Exp. Phys. (2013) 03A002.
[4] 佐藤政則,	 日本加速器学会誌	  第 3 巻 2 号 2006, p.
171.	 
[5] 佐藤政則,	 日本加速器学会誌	 第 5 巻 2 号	 2008, p.
144.	 
[6] N. Iida, et al., Proceedings of the PAC’2009, Vancouver, BC,
Canada, pp. 2769-2771.
[7] K. Furukawa, et al., Proceedings of the 6th PASJ, JAEA,
Tokai, Aug. 5-7, 2009, p. 511.
[8] H. Kaji, et al., Proceedings of the 10th PASJ, Nagoya
University, Nagoya, Aug. 3-5, 2013, p. 207.
[9] H. Kaji, et al., Proceedings of the ICALEPCS2013, SanFrancisco, CA, USA, pp. 1453-1456.
[10] Micro-Research Finland Oy, http://www.mrf.fi/.
[11] S. Kusano, et al., Proceedings of the 6th PASJ, JAEA,Tokai, Aug. 5-7, 2009, p. 472.
[12] A. Balla, et al., Nucl. Instr. and Meth. A 739 (2014) pp. 7582.
[13] T. Uchida and M. Tanaka, Proceedings of 2006 IEEE Nucl.
Sci. Sym. Conf. Rec. 3, pp. 1411-1414.
[14] Xilinx Inc., http://www.xilinx.com/.
[15] SEIKO EPSON Corp, http://www.epson.com/.
[16] Stanford Research Systems, http://www.thinksrs.com/.