VOL. J100-C NO. 10
OCTOBER 2017
本PDFの扱いは、電子情報通信学会著作権規定に従うこと。
なお、本PDFは研究教育目的（非営利）に限り、著者が第三者に直接配布することができる。著者以外からの配布は禁じられている。

招待論文
多段チャージトランスファを用いた電源電圧・温度ばらつきにロバストな微小容量変化検出回路
パック ジフン† a)

高宮真†

桜井貴康†

Small Capacitance Diﬀerence Detection Circuits Robust to Voltage andTemperature Variations Using Multi-stage Charge Transfer
Jeehoon PARK†a) , Makoto TAKAMIYA† , and Takayasu SAKURAI†

あらまし IoT 端末において端子に直接プローブを当てられデータを盗聴・改ざんされる問題を回避するた
めには端子の静電容量を監視し，プローブで接触したときの微小な静電容量の変化を検出することが有効である．本研究では電源電圧と温度ばらつきにロバストな多段チャージトランスファ回路を用い，従来の 1 段のみのチャージトランスファの分解能の限界である 4.6 pF を克服し 11.7 fF という高分解能で静電容量変化の検出が可能であることを実証した．
キーワード

容量デジタルコンバータ，チャージトランスファ，多段チャージトランスファ

近し図 1 のように端子にプローブを当て端末内のデー

1. ま え が きタを盗聴，改ざんする攻撃を行うことが容易と考えら

近年の半導体技術の飛躍的な発展を原動力としたトリリオンセンサは現実になりつつあり，膨大に増れる．このことから IoT 端末は自身に対する攻撃を感知し対策する機能をもたなければならない．

えたセンサ端末はモノのインターネット (Internet ofIoT 端末の端子に対する物理的プロービング攻撃へ

Things 以下 IoT) の普及に繋がった．IoT 端末は様々の対策として，端子の静電容量を監視しプローブが当な場所に設置され，あらゆる種類のデータを収集・処てられたとき生じる図 2 のような微小な容量変化を検理し安全で快適な社会の実現に貢献すると期待を集め出することが有効である．そこで本研究では IoT 端末ている．の端子容量を監視しその微小変化を検出する回路を提その IoT 端末を運用する際，注意しなければならな案する．具体的には IoT 端末の端子容量を 10 pF，攻い要素がセキュリティである．IoT 端末で処理される撃者のプローブの容量を 100 fF と想定し，端子の容量情報は個人情報など第三者に知られてはならない情報が 100 fF/10 pF=1%以上変化したときそれを検出すを含むこともあり，場合によっては消費電力などからることを目標仕様とした．

端末内の暗号を解析される恐れすらあるためそれらの提案する容量変化検出回路の概要を図 3 に示す．

情報を保護する機能は不可欠である [1]．ところが IoT
端末は人目に触れない場所，あるいは頻繁に確認することのない場所に設置されることが多く，その上，運用する場合には多くの数を同時に用いることになる．
そのためユーザが全ての IoT 端末を常に監視することは現実的に不可能で，悪意をもった第三者が端末に接†東京大学，東京都
The University of Tokyo, 4–6–1 Komaba, Meguro-ku, Tokyo,
153–8505 Japana) E-mail: parkj@iis.u-tokyo.ac.jp502

電子情報通信学会論文誌

図 1 IoT 端末に対するプロービング攻撃
Fig. 1 Physical attack on IoT nodes.

c 一般社団法人電子情報通信学会 2017
C Vol. J100–C No. 10 pp. 502–509 招待論文／多段チャージトランスファを用いた電源電圧・温度ばらつきにロバストな微小容量変化検出回路

低消費エネルギー，高分解能，そしてばらつき耐性である．

IoT 端末は小型の電池やエネルギーハーベスティン
グで動作することが多いため，容量検出に消費される電力，エネルギーは低くなければならない．それぞれ
数 μW，数 nJ 以下であることが好ましい．
次に分解能条件が存在する．本研究の目標仕様はFig. 2図 2 容量検出による攻撃の感知
Attack detection by capacitance change detection.

100 fF 以上の変化を検出することだが，分解能が 100 fFである場合 50 fF の量子化誤差が生じるため攻撃によるものではない容量変化を攻撃として誤判断しかねな
い．回路の誤動作を避けるために，目標分解能を 12 fF以下に設定した．
最後に電源電圧と温度ばらつきに対する耐性が挙げられる．IoT 端末が設置される環境は温度管理されておらず回路の動作温度も一定とは限らない上，集積Fig. 3

図 3 容量変化検出回路の概要
Concept of capacitance diﬀerence detection
circuit.

回路においては常に ±10% の電源の変動の恐れがあるため本研究に用いられる CDC は電源電圧と温度のばらつきに依存しないばらつき耐性をもたなければならない．具体的には，本研究が想定する電源電圧のIoT 端末の電源投入時に容量デジタルコンバータ

変化範囲 ±10%及び温度の変化範囲 0◦ C〜80◦ C にお(以下 CDC) が監視すべき端子の容量をデジタルデーいて，電圧特性及び温度特性が 100 fF 変化の量子化タに変換しメモリに保存する．そして端末がスタンバ誤差である 50 fF 未満の依存性をもつこと，すなわちイ状態からアクティブ状態になるごとに CDC が端子10000 ppm/V 及び 62.5 ppm/◦ C 未満を目標とする．の容量を測定し，メモリに保存されている初期容量値と比較し，それらの差分から容量が変化したか否かを判断する．

2. 2 従来研究の課題
CDC については多くの研究がされており，2.1 で述べた消費電力の条件 [2]〜[4] と分解能の条件 [3]〜[5]

この容量変化検出回路の要となる部分は CDC であを満たす先行例も多い．しかし温度依存性 [2] や電源り，CDC が満たすべき条件と従来の CDC のもつ課電圧依存性を考慮している研究は著者の知る限り 1 件

題について 2. で述べる．3. では従来の CDC の課題

しかなく，その 1 件では別途のキャリブレーション回であるばらつき問題を克服した電源電圧と温度ばらつ路を用いて温度特性を調整しているため複雑な制御がきにロバストな回路を提案する．そして 4. では 3. の必要になる．そこで，本研究では電源電圧と温度ばら回路の分解能のもつ限界とその原因に触れた後，任意つきにロバストな CDC を提案する．の分解能を実現できる提案手法である多段チャージトランスファについて述べ，5. では試作回路の測定結果を述べる．6. は結論とまとめとする．

3. チャージトランスファを用いたばらつきにロバストな CDC
本章ではばらつきにロバストな CDC を提案し，そ2. CDC への要求仕様と従来研究の課題れに用いられるチャージトランスファ構造について詳

本章では提案する微小容量変化検出回路に用いられ述した上で，提案する CDC のもつ限界について述

る CDC への要求仕様を挙げ，従来の CDC がもつ課題を明らかにする．

2. 1 CDC への要求仕様

べる．

3. 1 提案する CDC の概要
図 4 に提案する CDC の全体回路図を示す．測定対

本研究で提案する微小容量変化検出回路は IoT 端末

象の端子容量 Cx の大きさに応じて，カウンタ出力上に集積される物であり，それに組み込まれる CDCOut が変化することにより CDC の機能を実現する．

は幾つかの条件を満たさなければならない．それは

図 4 中の「チャージトランスファ」は端子容量 Cx の503

電子情報通信学会論文誌 2017/10 Vol. J100–C No. 10

図 4 ばらつきにロバストな CDC
Fig. 4 CDC circuits robust to variations.
図 6 チャージトランスファ
Fig. 6 Charge transfer.

図 5 各部電圧の振る舞い
Fig. 5 Behavior of each voltage.

大きさに応じて，出力電圧 Vx の変化速度が変わる回路である．コンパレータの出力 Vcomp は図 5 のように

Vx が Vref を超えたときに反転し，カウンタは Vcompが反転するまでクロック数 N を数える．Vcomp が反転したらそのときのクロック数 Ninv が Out としてデジタル回路に渡され，カウンタはリセットされる．端子が攻撃を受け端子容量 Cx が増加した場合 Vx の傾きが変化し，Vcomp が反転するまでのクロック数が増える．

3. 2 チャージトランスファの動作
この節では前節で述べたチャージトランスファの動作について詳述する．チャージトランスファは図 6 のように複数のスイッチとポンプ容量 Cpump ，そして被検出容量 (本研究では端子容量) Cx で構成された回路であり，図 7 はチャージトランスファの各スイッチを制御する信号及び各部の電圧の時間変化のタイミングチャートである．
チャージトランスファは動作開始時に Vx = 0 である必要性があるため，スイッチ Sreset は動作開始までオンになり Cx の電荷をリセットする．
動作が開始されると Sreset がオフになり Cx は電荷

図 7 チャージトランスファのタイミングチャート
Fig. 7 Timing chart of charge transfer.

いた電荷が Cx に分配され Vx が上昇する．両容量の電位差がなくなったら S2 をオフにし，再び S1 をオンにして Cpump を VDD に充電する段階に戻る．この一連の動作を繰り返すことにより図 7 のように Vx が階段状に上昇する．このとき Vx はリセット後のクロック信号の入力回数 N を用い式 (1) のように表現できる．

Vx = VDD 1 −Cx
Cx + Cpump

N

(1)

3. 3 温度・電圧ばらつきに対する耐性
図 4 の CDC はチャージトランスファの出力 Vx が参照電圧 Vref を超えコンパレータの出力が反転する
瞬間の N である Ninv を出力する．Ninv は式 (1) の左辺を Vref に置き換えることで求まり式 (2) のように

Vref ，VDD 及び各容量の関数になる．
log VDDVDD−VrefNinv =Cpump
log 1 + Cx(2)を蓄えられる状態になる．その状態でまず S1 がオン

そこで Vref を kVDD (k < 1) に設定すると Ninv はになり Cpump を VDD まで充電する．その後 S1 をオ式 (3) のように Cpump と Cx の比のみに依存した関数

フにし，次に S2 をオンにすると Cpump に蓄えられてになる．

504

招待論文／多段チャージトランスファを用いた電源電圧・温度ばらつきにロバストな微小容量変化検出回路

1log 1−kNinv =
Cpumplog 1 + Cx

さにする必要があり，本研究ではポンプ容量の下限を(3)

容量は抵抗やトランジスタと比べ低い温度特性をもつ上に，Ninv は容量比によって決まるため，温度ばらつきに対してロバストである．また，Ninv が VDD によらないため，提案の CDC は電源電圧ばらつきに対してもロバストである．

4. 多段チャージトランスファによる分解能向上本章では前章で提案した CDC の構造では目標としている分解能を実現できないことについて述べ，それを克服するための手法である多段チャージトランスファを説明する．

4. 1 目標分解能実現の困難
本研究で目標としている分解能は 12 fF でありこの分解能を達成できる条件は式 (3) に以下のパラメータを代入することで求まる．参照電圧の VDD に対する係数 k は最も簡単に設計できるように 12 に設定した．
それを代入した (3) の式と，右辺の Cx を Cx + 12 fFに，左辺の Ninv を Ninv + 1 にした式 (3) を連立して解けばポンプ容量 Cpump が 8.32 fF となる．しかし，Cpump にはトランジスタの寄生容量の影響で下限が100 fF と仮定した．100 fF 以上の容量のみを用いてCpump = 8.32 fF のチャージトランスファと同じ分解能を得るために考案した手法が図 9 の多段チャージト
ランスファである．多段チャージトランスファは複数段のポンプ容量を用い，多数の容量を経由して被検出容量 Cx を充電するようにしたチャージトランスファである．奇数段目と偶数段目のスイッチを交互に開閉することによって電源に近い容量 Cpump1 から遠い方の容量 Cx に電荷が転送されていく．
以下で多段チャージトランスファの等価回路を議論する．多段チャージトランスファを解析するために図10 のように多段チャージトランスファの途中の容量三つにのみに着目する．便宜上リセットスイッチは省略されており，容量の名前は電源に近い方から順に

Cm−1 ，Cm ，Cm+1 とする．スイッチ Sm−1 と Sm は
図 7 の φ1 と φ2 のいずれかによって制御されている．
クロック周波数は f であるため，周期 Δt = f1 ごとにずれている
一度開閉し，そのタイミングが互いに Δt2とする．スイッチ Sm−1 が一度閉じてから開いた直後である時刻 t における電圧 Vm [t] = Vm+1 [t] である．
後，Sm−1 が一度閉じてまた開いた後にここから Δt
2は Cm−1 と Cm の間で電荷の分配が行われ，式 (4) の関係が成り立つ．

どれだけ小さい容量を実装しても容量の両端のスイッΔtΔt
Vm−1 t += Vm t +22

チのトランジスタに起因する寄生容量 Cpara が図 8 の=存在し 8.32 fF は実装することができない．なぜなら，ように Cpump と並列接続になり，加算されるからであCm−1 Vm−1 [t] + Cm Vm [t]Cm−1 + Cm(4)

る．今回用いた 250 nm CMOS プロセスでは寄生容量 Cpara は 10 fF のオーダーをもつが，Cpump のオーダーがそれ以下になると，Cpara の値が支配的になる
ため 8.32 fF の Cpump を実装することは不可能でる．

4. 2 多段チャージトランスファ
スイッチの寄生容量を完全になくすことはできな
いため，Cpump は寄生容量の影響を受けにくい大きそこからまた Δtが経ち，Sm が一度動作した後2Cm+1 に流れ込んだ電荷量 ΔQm+1 を考える．時刻t + Δt における Vm+1 [t + Δt] = Vm+1 [t] + ΔVm+1とすると ΔQm+1 は式 (5) のように求まる．

ΔQm+1 = −ΔQm
Δt= Cm Vm t +− Cm Vm [t + Δt]2

Cm−1 (Vm−1 [t] − Vm+1 [t])= Cm− ΔVm+1Cm−1 + Cm
(5)

図 8 ポンプ容量に対する寄生容量の影響
Fig. 8 Inﬂuence of parasitic capacitance on pump capacitance.

この電荷量を時間 Δt で割るとその間の平均電流 Iˆとなり，平均電流は両端の電圧差と等価抵抗 R̂ を用いて式 (6) のように表すことができる．
505

電子情報通信学会論文誌 2017/10 Vol. J100–C No. 10

図 9 提案する多段チャージトランスファ
Fig. 9 Proposed multi-stage charge transfer.

図 10 多段チャージトランスファの一部
Fig. 10 A part of multi-stage charge transfer.

ΔQm+1
Vm−1 [t] − Vm+1 [t]Iˆ ==ΔtR̂

図 11 15 段チャージトランスファの等価 RC 回路
Fig. 11 Equivalent RC circuit to15-stage chargetransfer.

(6)

本研究のターゲットは Cpump = 8.32 fF で Cx =10 pF の チャー ジ ト ラ ン ス ファと 同 等 な 動 き を す
る 回 路 で あ り，電 圧 の 変 化 は 緩 慢 で ΔVm+1 は1VDD の 1000程度のオーダーになると考えられる ．そ れ に 比 べ ，ポ ン プ 容 量 の オ ー ダ ー は 100 fF
程 度 で あ り，Cm−1 (Vm−1 [t]−Vm+1 [t])Cm−1 +Cm

1は VDD の 10

程 度 の オ ー ダ ー で あ る た め 1%程 度 の 誤 差 で
Cm−1 (Vm−1 [t]−Vm+1 [t])Cm−1 +Cm

 ΔVm+1 が成り立つ．このことを踏まえた上で式 (5) を式 (6) に代入し R̂ を求めると式 (7) で求められる．その過程で Δt = f1 であることを用いた．

R̂ =1 Cm−1 + Cm
f Cm−1 Cm

図 1215 段チャージトランスファ(図 9) と等価 RC 回路(図 11) 及び等価 1 段チャージトランスファ(図 6)の比較
Fig. 12 Comparison between 15-stage charge transfer (Fig. 9), equivalent RC circuit (Fig. 11),and equivalent 1-stage charge transfer(Fig. 6).

(7)

Cm−1 = Cm = Cm+1 = C の場合は R̂ = f2c とな制御した場合で，RC 回路は図 11 のように等価抵抗

R̂ = f2C = 20 MΩ を八つ直列で用いた RC 回路であり電圧源を両端にもつスイッチトキャパシタの 2 倍のる．図 12 に計算結果を示す．どちらも Cx = 10 pF，抵抗に近似できることが分かる．

VDD = 2.5 V と設定し Vx を比較した．また，それが以 上 の こ と を 検 証 す る た め に 多 段 チャー ジ ト ラ

どのような 1 段のチャージトランスファに相当するかンスファと等価 RC 回路の数値解析を行った．多段を示すため図 6 において Cpump = f1R̂ = 6.25 fF**とチャー ジ ト ラ ン ス ファの 方 は 図 9 の 回 路 に お い て

n = 15，Cpump1 = Cpump2 = · · · Cpump15 = 100 fFとした 15 段チャージトランスファを 1 MHz の信号で506

し他のパラメータは 15 段チャージトランスファと同じにした場合の Vx も加えた．
系の電圧変化が急激な時間 = 0 付近において 15 段

招待論文／多段チャージトランスファを用いた電源電圧・温度ばらつきにロバストな微小容量変化検出回路

チャージトランスファの電圧波形がわずかな誤差を見には消費電力を抑えるため同期式コンパレータを採用せるものの，時間が長くなるにつれ二つの電圧波形はしており，Vx が安定している状態で比較を行うためほぼ完全に一致し，2000 μs における相対誤差は互いに奇数番目のスイッチと同じクロックで制御を行う．に 0.1%程度である．

コンパレータに VT ばらつきを抑制するための特別な以上の結果から多段チャージトランスファを用いる

設計は施していないが，片方の出力端にのみバッファことで，任意の小さい Cpump をもつ 1 段のチャージが接続されることによってオフセットが大幅にずれるトランスファと同等の動きを実現することができ，分ことを防ぐため，使われない出力端にもダミーのバッ解能を向上させられることが実証された．

ファを接続させている．

4. 3 多段チャージトランスファの最適設計条件

参照電圧 Vref は前述のとおり最もシンプルな構成

多段チャージトランスファにおいて下限のあるポンで実現できる 12 VDD に決めており，定常電流をなるべプ容量を n 個用いて最も効率良く小さい Cpump を実く小さくするためにサブスレッショルド領域で動作す現する方法は，下限の大きさ (本研究では 100 fF) のるダイオードで構成される分圧回路を用いた．また，容量のみを用いることである．なぜならそれは上限の8 pF の容量 Cref でノイズによる Vref の変動を抑える．

ある抵抗 n 個を用い最も大きい抵抗を作る場合に置き換えることができ，その場合用いられる最大の抵抗を直列に接続することが最善だからである．

5. 提案回路の実測結果
図 13 の多段チャージトランスファ容量変化検出回

4. 4 多段チャージトランスファを用いた提案 CDC路の試作チップを製造し測定した結果を述べる．試作

4.2 で詳述した多段チャージトランスファを用いチップは 0.25 μm CMOS プロセスによって製造された CDC を図 13 に示しており，これは図 4 におけるた．図 14 は試作したチップ写真であり，チップ面積枠線の内部に相当する．多段チャージトランスファは 710 μm×772 μm となった．の パ ラ メ ー タ 4.2 で 数 値 解 析 を 行った 回 路 と 同 様

5. 1 測 定 条 件

Cpump1 = Cpump2 = · · · Cpump15 = 100 fF の 15 段

試作チップは電源電圧を 2.5 V，制御クロック周波に決めた．等価的な Cpump = 6.25 fF となり寄生容量数は 1 MHz に設定し測定を行った．測定誤差を把握すが付くことを考慮し目標仕様の 8.32 fF より小さく設るためにコンパレータの出力が反転するまでのスイッ計した．
参照電圧 Vref と Vx を比較するためのコンパレータ

チ開閉回数 Ninv は 1000 回の繰り返し測定を行い，その平均値を求めた．その結果，測定 Ninv の標準偏差は 0.3 未満であり，十分小さかった．

5. 2 提案 CDC の電圧ばらつき耐性
最初に提案した CDC の電圧ばらつきに対する耐性を測定した．IoT 端末上における電源電圧の変動幅である VDD ± 10% の範囲，すなわち 2.25 V〜2.75 V の図 13 多段チャージトランスファCDC
Fig. 13 CDC with multi-stage charge transfer.

図 14 試作のチップの写真
Fig. 14 Chip micrograph of test chip.

507

電子情報通信学会論文誌 2017/10 Vol. J100–C No. 10

Table 1

Fig. 15

図 15 試作チップの電圧依存性の測定
Measured voltage dependence of test chip

表 1 回路各部の消費電力の測定
Measured power consumption of each part.の変化がクロック差 8.5 カウントで表れ，分解能は11.7 fF であり，目標仕様を達成した．
5. 5 消費電力及びエネルギー
試作回路の消費電力の測定結果を表 1 にまとめる．
回路全体の消費電力は 3.89 μW であり，そのうち74%をチャージトランスファが，そして残り 26%をコンパレータが消費しており参照電圧生成回路は他と比べほぼ電力を消費していない．また，1 回の検出ごとに消費されるエネルギーは 3.56 nJ である．
Fig. 16

図 16 試作回路の温度依存性の測定
Measured temperature dependence of TEG.

6. む す び
本研究では IoT 端末の端子に直接プローブを当て範囲において 0.05 V 刻みでコンパレータの出力が判るような物理的な攻撃に対し，端子容量を監視しその定するときのクロックカウント数 Ninv の測定を行っ1%の変化を検出する回路を提案し，そこに必要はばらた．その結果を図 15 に示す．温度は 27◦ C に一定につきにロバストな CDC の検討を行った．最初に従来の CDC は IoT 端末上で運用するにはばらつきに対す維持した．

2.25〜2.75 V の電圧範囲において −0.4〜0.2 カウン耐性が低く，新しい CDC の提案が必要であることをトの Ninv の差が生じ，1404 ppm/V の電圧特性が見述べた．次にチャージトランスファ構造の用いた CDCられ，目標仕様を達成できた．の原理を解説し，チャージトランスファが電圧と温度

5. 3 提案 CDC の温度ばらつき耐性◦◦

ばらつきに対しロバストであることを解説した．そし端末が 0 C から 80 C までの範囲で動作すると想定て単純な 1 段のチャージトランスファのもつ分解能のし，その範囲内で 20◦ C ごとに Ninv の測定を結果が限界を克服するための手法である多段チャージトラン

図 16 である．電源電圧は 2.5 V に維持した．測定結スファを提案し，大きさ C の容量で構成される n 段の◦果では，0〜80 C の範囲でカウントは −0.1〜1.1 変化◦の 1 段のチャー
チャージトランスファが Cpump = Cn

し 17.6 ppm/ C の温度特性をもち目標仕様を達成でジトランスファに近似できることを示した上で，多段きた．

チャージトランスファを用いた CDC の概要を述べた．

5. 4 提案 CDC の分解能の測定提案した CDC の分解能を確かめるため，10 pF の

4. では多段チャージトランスファを用いた容量変化検出回路を試作しその測定を行った．試作回路のCx が 1%変化したときの Ninv の変化の測定を行った．

測定結果では 2.25〜2.75 V の電源電圧範囲において今回試作したチップでは被検出容量 Cx にあらかじめ1404 ppm/V の電圧特性を，0〜80◦ C の温度範囲にお100 fF 容量を並列につなげた回路を用意し，レーザー

いて 17.6 ppm/◦ C の温度依存性をもつことが分かっで 100 fF の容量をトリミングする前後での Ninv を測た．表 2 の従来研究と比べ，別途のキャリブレーショ定し容量変化検出能力を検証した．

ンを用いない場合では最高のばらつき耐性を示してお測定の結果，Cx = 10 pF のときの Ninv = 876.8，

り，100 fF の検出に必要なばらつき耐性の目標を達成

Cx = 10.1 pF のときの Ninv = 885.3 となり，100 fFした．分解能は目標仕様の 12 fF を達成し，多段チャー508

招待論文／多段チャージトランスファを用いた電源電圧・温度ばらつきにロバストな微小容量変化検出回路

Table 2表 2 従来研究との比較
Comparison with conventional research.のスイッチの数 16 を 2 で割った数 8 が抵抗の数になる．

•

1 段のチャージトランスファを図 10 に当てはめた場合 Cm−1 が電流源であるため Cm−1 = ∞ となる．その場合等価抵抗 R̂ は f2Ĉ ではなく f1Ĉ である．

•

0.25 μm プロセスを用いた場合の面積に規格化している．
（平成 29 年 2 月 10 日受付，5 月 2 日再受付，
9 月 12 日公開）

パック

ジフン

（学生員）

2017 年，東京大学大学院工学系研究科電気系工学専攻修士課程を修了．現在，韓ジトランスファが 1 段の限界を超え分解能の向上を実現できることを示した．消費電力と 1 回の検出ごとの国電子通信研究所にて 5G 通信の研究に従事．

消費エネルギーは 3.89 μW と 3.56 nJ であり，IoT 端末上で十分運用できるほどの低消費電力を達成できた．
文[1]献D. Fujimoto, N. Miura, M. Nagata, Y. Hayashi, N.

高宮

Homma, Y. Hori, T. Katashita, K. Sakiyama, T.
Le, J. Bringer, P. Bazargan-Sabet, and J. Danger,

真（正員）2000 年，東京大学大学院工学系研究科電子工学専攻博士課程修了．同年 NEC 入社．2005 年より東京大学にて LSI 設計の“On-chip power noise measurements of cryptographic
VLSI circuits and interpretation for side-channelanalysis,” Proc. International Symposium on Elec-研究に従事．ISSCC 及び VLSI 回路シンポジウムのプログラム委員．

tromagnetic Compatibility 2013, pp.411–414, Sept.
2013.
[2]

W. Jung, S. Jeong, S. Oh, D. Sylvester, and D.
Blaauw, “A 0.7pF-to-10nF fully digital capacitance-

桜井 貴康

to-digital converter using iterative delay-chain dis-

1981 年，東京大学電子工学専攻博士課程

charge,” ISSCC Dig. Tech. Papers, pp.484–485, Feb.

を修了し，同年 (株) 東芝入社．1988 年から 1990 年まで U.C. Berkeley にて LSICAD の研究，その後 (株) 東芝への帰任を

2015.
[3]

H. Ha, D. Sylvester, D. Blaauw, and J. Sim, “A160nW 63.9fJ/conversion-step capacitance-to-digital

Chae, and M.A.P. Pertijs, “A 1.2-V 8.3-nJ CMOS hu-経て，1996 年よりは東京大学生産技術研究所にて LSI 設計の研究に従事．現在 VLSI
シンポジウム Executive 委員長，IEEE A-SSCC Steering 委
員長．IEEE，日本応用物理学会会員．IEICE フェロー，IEEE

midity sensor for RFID applications,” JSSC, vol.48,

フェロー．

converter for ultra-low-power wireless sensor nodes,”ISSCC Dig. Tech. Papers, pp.220–221, Feb. 2014.
[4]（正員：フェロー）Z. Tan, R. Daamen, A. Humbert, Y.V. Ponomare, Y.

no.10, pp.2469–2477, Aug. 2013.
[5]

S. Oh, W. Jung, K. Yang, D. Blaauw, and D.
Sylvester, “15.4b incremental sigma-delta capacitance-to-digital converter with zoom-in 9b asynchronous SAR,” IEEE Symp. VLSI Circuit, pp.222–223, July 2014.

付録

一部内容の補足•

4.2 における抵抗近似ではスイッチ二つごとに一つの抵抗とみなすため，15 段チャージトランスファ
509