4-149

平成 27 年電気学会全国大会

スイッチングアシスト回路を用いた
PWM インバータのスイッチング損失改善法
村田 宗洋＊，野口 季彦 (静岡大学)
Switching Loss Reduction of PWM Inverter Using Switching Assist Circuit
Munehiro Murata, Toshihiko Noguchi (Shizuoka University)

1.

はじめに

Dc1

Lc1

Dc2

ZD1

id1

ilc1

高周波電力変換機器では全体の損失におけるスイッチンC1

グ損の割合が大きくなる。特にインバータなどの電力変換

Ed1

Sc1

S1

vgsc1

vgs1器では，デッドタイム期間中にスイッチング素子の寄生出力容量を完全に充放電できない場合もあるため，スイッチング素子がターンオンする際に直流バスが短絡されて大電Main Switching
DeviceAuxiliary Switch

流がスイッチング素子を通り大きな損失が発生する。筆者

vds1

D1

図 1 スイッチングアシスト回路
Fig. 1. Switching assist circuit fed by gate drive power supply.

らはスイッチングアシスト回路を提案し，寄生出力容量を高速に充電することで，ターンオン損失を低減できることを実験的に確認してきた(1)。本稿では PWM インバータに提id1案回路を適用し，負荷電流の大きさと極性による補助回路E1の制御条件を加味して実機検証を行なったので報告する。

2.

回路構成と動作原理

S1

図 1 にスイッチングアシスト回路を，

図 2 にハーフブリッジインバータの主素子 S1 と S2 に本回E2路を設けた主回路を示す。C1 と C2 は主素子の寄生出力容量を表している。入力電圧 E1 および E2 を 70 V，S1 およ

Auxiliarycircuit

vds1
D1vL
Load

＜2・1＞回路構成

C1

Auxiliarycircuitvgs1

iLC2S2
D2

vds2vgs2

び S2 には ST 製 Y60NM60（Coss = 2000 pF），
補助素子 Sc1 には ST 製 P12NM60，補助ダイオード Dc1 には infineon 製

図 2 補助回路付きハーフブリッジインバータ
Fig. 2. Proposed half-bridge inverter with auxiliary circuit.

IDH12S60C，補助ダイオード Dc2 には infineon 製 D06S60，の経路でリカバリ電流が流れて損失を増大させる。そこで，ツ ェ ナ ー ダ イ オ ー ド ZD1 に は ON Semiconductor 製

提案回路では主素子をオフする直前まで補助インダクタに1N5349BG を 3 並列，補助インダクタ Lc1 には 4.5 μH のも

Ed1→Dc1→Lc1→Sc1→Ed1 の経路で電流を流してエネルギのを用いた。下アームの補助回路は上アームのものと同一ーを蓄えておき，主素子をオフした直後に Sc1 をオフするである。

ことで蓄えたエネルギーを Lc1 から C1 に転送し，C1 を高従来回路では S1 がオフしてから S2速充電する。提案手法により短絡電流を抑制し，ターンオがオンするまでのデッドタイム期間において，iL が正の向ン損失を低減することで高速かつ高効率なスイッチングをきならば C1 は充電されターンオフは完了する。しかし，iL実現する。このとき，iL の極性が正ならば Lc1 に蓄えたエが小さく十分に C1 が充電されないまま S2 がオンすると，ネルギーを全て出力容量に転送することができる。しかし，直流バスが短絡されて E1→C1→S2→E2→E1 の経路で大電iL の値が大きければ補助回路がなくてもデッドタイム期間流が流れ，S2 において大きなターンオン損失が発生する。

中にターンオフが完了するので，補助回路を不用意に動作

vgs2 が閾値を越えた瞬間のオン抵抗の値は大きく損失の要させれば効率を悪化させるだけである。そこで，iL が出力因となる。一方，iL が負の向きであれば，ボディダイオー容量を完全に充電できる場合には補助回路を動作させない

ド D1 がオンし，出力容量は一切充電されない。デッドタイようにする。一方，iL の極性が負である場合は iL により ilc1ム期間が終了して S2 がオンすると C1 を充電する電流が流が保持され，(1)で表されるエネルギーPt のみを転送可能でれるとともに，D1 に逆電圧がかかり E1→D1→S2→E2→E1ある。

＜2・2＞動作原理

2015/3/24～26 東京-246( 第 4 分冊 )©2015 IEE Japan

4-149平成 27 年電気学会全国大会(a) Conventional circuit.
(b) Proposed circuit.
図 3 変調率 0.2 のときの実験結果
Fig. 3. Experimental waveforms at MI = 0.2.

(a) Conventional circuit.
(b) Proposed circuit.
図 5 変調率 0.9 のときの実験結果
Fig. 5. Experimental waveforms at MI = 0.9.
100Efficiency (%)

806040Conventional circuit
Proposed circuit

2000306090120150

Load power (W)

図 6 負荷電力―効率特性
Fig. 6. Load power-efficiency characteristic.

(a) Conventional circuit.
(b) Proposed circuit.
図 4 変調率 0.2 のときの実験結果拡大図
Fig. 4. Expanded experimental waveforms at MI = 0.2.には 4 A 以上，負の場合には 3 A 以上のときに動作しないように設定した。また，負荷電力と補助回路の損失も含む

1Pt  Lc1(ilc12  iL 2 )2効率の関係を図 6 に示す。同図からわかるように，従来回(1)路より提案回路の方が高効率であり，14 W 出力時において

即ち，補助回路が出力できる電流よりも iL が大きい場合には，エネルギーが全く転送できず補助回路の効果を得ることができない。そこで，iL の極性が負の場合かつ Pt < 0 という条件下では補助回路を動作させない。

3.

効率は 33.5 %から 48.3 %と 14.8 pt 改善した。これは提案回路を適用することにより，短絡電流を抑制しターンオン損失を大幅に低減できたためである。なお，従来回路が軽負荷時に低効率であるのは，短絡電流によるスイッチング損が支配的であるためである。

実機検証

4.

提案した補助回路の有効性を確認するために PWM インバータを用いて実機検証を行った。従来回路および提案回路でスイッチング周波数を 100 kHz，基本波周波数を 1 kHz，デッドタイムを 250 ns，負荷素子パラメータを 8 Ω－1 mH，Lc1 にエネルギーを蓄える時間を 2 μs として，変調率が 0.2の場合の動作波形を図 3，図 4 に，変調率が 0.9 の場合の動作波形を図 5 に示す。図 3，図 4 において id1 を比較すると，従来回路ではデッドタイム期間中にターンオフを完了しな

まとめ

本稿ではスイッチングアシスト回路を用いた MOSFET の高速スイッチング法を PWM インバータに適用して実機検証を行った。その結果，寄生出力容量を通じた短絡電流を抑制し，ターンオン損失を低減できることを確認した。本稿で提案したスイッチングアシスト回路を用いる手法は
MOSFET の 寄 生 出 力 容 量 が 大 き い 場 合 だ け で な く ，MOSFET を並列接続した場合にも有効である。

いため電源を短絡する大電流が流れるが，提案回路では補文助回路を動作させることにより寄生出力容量の高速充電が可能で，短絡電流を抑制できている。また，図 5 より iL の大きさと極性によって補助回路の動作を間欠させていることが確認できる。このとき，提案補助回路は iL が正の場合

2015/3/24～26 東京

献村田・野口：電力技術・電力系統技術・半導体電力変換合同研究会
資料，PE-14-042，PSE-14-042，SPC-14-077（平 26）(２) 餅川・小山：東芝レビュー2006 vol. 61，No. 11，pp. 32-35（平 18）(１)-247( 第 4 分冊 )©2015 IEE Japan