4-086

平成 24 年電気学会全国大会

負荷短絡補助回路を用いた MOSFET インバータのスイッチング損低減法
水野知博＊，野口 季彦（静岡大学）

Switching Loss Reduction of MOSFET Inverter Using Auxiliary Circuit Shorting Load
Tomohiro Mizuno, Toshihiko Noguchi (Shizuoka University)

１．まえがきMOSFET インバータのスイッチング損を低減するためには，ターンオン時間およびターンオフ時間を短縮することが求められる。MOSFET のターンオン時間はゲート入力容量を高速に充電することにより短縮することができる(1)。しかし，ターンオフ時間はドレイン－ソース容量を充電する

図 1 補助回路付きハーフブリッジインバータ
Fig. 1. Half-bridge inverter with auxiliary circuit.

時間によって決定されるため，ドライブ回路側での制御は困難である。そこで，本稿ではハーフブリッジインバータにおいて，簡単な補助回路を用いることによりターンオフ

on
S1 offonS2 offonS3 offonS4 off

時間を短縮し，スイッチング損を低減する手法について実機検証を行ったので報告する(2)。

２．回路構成と動作原理＜2・1＞回路構成

図 1 に負荷と並列に双方向スイッチ

Mode123 45

図 2 スイッチングパターン
Fig. 2. Switching pattern.

を付加した負荷短絡補助回路付きハーフブリッジインバー
タを示す。電源電圧 E1 および E2 を 100 V，主素子 S1 および S2 には ST 製 STY60NM60，補助素子 S3 および S4 にはMITSUBISHI 製 FK30SM-5，負荷には負荷力率 0.85 の誘導性負荷を用いた。C1 および C2 は主素子のドレイン－ソース容量を表している。主素子と比べ補助素子のドレイン－ソース容量は小さいため，図 1 では示していない。
＜2・2＞動作原理

スイッチングパターンを図 2 に示す。

Mode1 では E1-S1-Load の経路で電流が流れる。Mode1 では
図 3 従来回路の出力波形
Fig. 3. Output waveforms of conventional circuit.

S4 に電流が流れていないため，いつ S4 をオフしてもよい。
Mode2 では E1-C1-Load の経路で電流が流れ，C1 を充電すると同時に，C2-Load-E2 の経路で電流が流れ，直前の Mode1で C2 に蓄えられていた電荷は放電される。このときの充放電の時間は，ドレイン－ソース容量と負荷の時定数によって決定され，軽負荷時において増加する。Mode3 では S3 をオンすることにより E1-C1-D4-S3 の経路で電流を流すこと
により C1 を高速に充電すると同時に，C2-D4-S3-E2 の経路で電流を流すことにより C2 に蓄えられていた電荷は高速

図 4 提案回路の出力波形
Fig. 4. Output waveforms of proposed circuit.に放電され，電源に回収される。Mode4 では S2 をオンする
ことにより C2 に残留していた電荷は消費されると同時に，E1-C1-S2-E2 の経路で電流が流れ，C1 が高速に充電される。の経路で電流が流れる。S2 をオフし，S1 をオンする際も同

その後，負荷に流れていた電流は Load-E2-D2 の経路で還流様である。この負荷短絡補助回路はソフトスイッチングをし，Mode5 では Mode4 の還流モードが終了して，E2-Load-S2目的とするものではなく，ハードスイッチングの dv/dt を高めて効率を改善しようとするものである(3)。

2012/3/21～23-149広島( 第 4 分冊 )©2012 IEE Japan

4-086

平成 24 年電気学会全国大会

図 7 負荷－効率特性
Fig. 7. Output power – efficiency characteristic.

図 5 従来回路の運転波形
Fig. 5. Operation waveforms of conventional circuit.

図 8 デッドタイム－効率特性
Fig. 8. Dead time – efficiency characteristic.
は高速に主素子のドレイン－ソース容量が充放電され，タ

図 6 提案回路の運転波形
Fig. 6. Operation waveforms of proposed circuit.

ーンオン損失が低減できるためである。負荷 55 W 以上の重負荷時においては，従来回路と提案回路では効率差はほとんどみられない。これは，重負荷時においては従来回路で３．実験結果提案回路の有効性を確認するために，実機検証を行った。

も主素子のドレイン－ソース容量が高速に充放電できるた

動作周波数 100 kHz，デューティサイクル 50 %，S1 と S2めである。また，14 W 出力時における S1 と S2 のデッドタのデッドタイムを 250 ns，S1 および S2 と S3 および S4 のイムと効率の関係を図 8 に示す。デッドタイムが長くなる

デッドタイムを 160 ns とした条件にて，従来回路および提と従来回路でもデッドタイム期間中に主素子のドレイン－案回路の 28 W 出力時出力波形を図 3 および図 4 に示す。ま

ソース容量の充放電が行えるため，ターンオン損失が減少た，S1 と S2 のデッドタイム中の運転波形を図 5 および図 6し，効率は上がる。しかし，100 kHz のような高周波駆動でに示す。これらの図から読み取れるように，従来回路ではの軽負荷時の場合，デッドタイム期間中に主素子のドレイS1 をオフしてから負荷電圧が下がり始めず，S2 をオンしたン－ソース容量の充放電が行えないため，MOSFET のスイ直後に負荷電圧が下がり始めているのに対し，提案回路でッチング損を低減するためには本稿で提案するような手法

は S2 をオンする直前に負荷電圧が下がり始めていることが有効となる。デッドタイムが 200 ns のとき，効率は 8 ポがわかる。これは，S2 をオンする直前に S3 をオンするこイント改善できる。とにより，C1 の高速充電を行うと同時に，C2 に蓄えられ４．まとめていた電荷が高速放電されるためである。提案回路では，本稿では，ハーフブリッジインバータを例に挙げ，補助回路を用いることにより主素子のドレイン－ソース容MOSFET のスイッチング損低減法を提案し，実機検証によ量に蓄えられていた電荷を電源に回収することが可能であり運転特性を検証した。その結果，軽負荷時に最大 8 ポイるため，主素子のターンオン損失は低減する。28 W 出力時ントの高効率化を達成できることを確認した。

において効率は 4 ポイント改善できる。また，負荷を変化させたときの効率特性を図 7 に示す。負荷 55 W 以下の軽負荷時において従来回路に比べ提案回路のほうが高効率であることがわかる。これは，従来回路ではデッドタイム期間中に主素子のドレイン－ソース容量の充放電を行うことができず，ターンオン損失が増加するのに対し，提案回路で2012/3/21～23

文 献(1) 野口・矢島・小松：電学論 D，Vol. 129，No. 1，pp. 46-52 (2009)(2) 水野・野口：平 23 電学産応，1-109（2011）(3) R. W. De Doncker and J. P. Lyons : Conf. Rec. of IEEE-IAS
Annual Meeting, Vol. 2, pp. 1228-1235 (1990)-150広島( 第 4 分冊 )©2012 IEE Japan