筑波大学大学院博士前期課程

数理物質科学研究科修士論文

ニュートリノ崩壊光探索のための超伝導トンネル接合光検出器
及び極低温増幅器の開発研究

先﨑 蓮
物理学専攻

2016 年2月

筑波大学大学院博士前期課程

数理物質科学研究科修士論文

ニュートリノ崩壊光探索のための超伝導トンネル接合光検出器
及び極低温増幅器の開発研究

先﨑 蓮
物理学専攻

指導教員

原

和彦

印

概要
振動実験によりニュートリノに質量があるということが証明された．しかしながら，その質量の小ささと検出の困難さから，ニュートリノは標準模型の素粒子の中で唯一その絶対質量が求まっていない．そこで，本研究グループはニュートリノ崩壊という現象を利用し，ニュートリノの絶対質量を求めることを考えている．
ニュートリノは重い質量固有状態から軽い質量固有状態へ光子を伴い崩壊する．この光子のエネルギーを精度良く測定することで，振動実験の結果と合わせて，ニュートリノの絶対質量を求めることが出来る．この崩壊寿命は比較的短い寿命を与える計算モデル (LR 対象模型) でも 1017
年と非常に長く，崩壊光の観測には大量のニュートリノ源が必要となる．そこで，宇宙初期に大量に生成されたと予言される宇宙背景ニュートリノの崩壊光を観測することを考える．
予想される崩壊光のエネルギーは 24meV であり，観測にはこのエネルギーに対し１光子計測が可能な光検出器が要求される．本研究グループでは，この検出器としてニオブとアルミニウムを用いた超伝導トンネル接合 (Nb/Al-STJ) 光検出器の開発研究を行ってきた．現状，検出器雑音となるリーク電流については要求の 400pA 以下を達成している．しかしながら，冷凍機外への信号読み出し系での雑音のため目的とする１光子検出には至っていない．
そこで，低温での動作が報告された FD-SOI(Fully Depleted-Silicon On Insulator)-MOSFET
を用いて極低温前置増幅器を作製し，検出器直近で信号を増幅し冷凍機外へ読み出すことを考えている．とりわけ，FD-SOI プロセスで作製した回路基板上に直接 Nb/Al-STJ 検出器を形成した増幅器一体型 (SOI-STJ) 光検出器の開発研究を行ってきた．
極低温増幅器には，300mK での低温動作，冷凍機の冷却能力以下の低消費電力，後段の高い冷凍機配線容量負荷でも STJ 検出器の信号を伝達可能な性能が求められる．
今回，これまでの開発研究を踏まえ，新たな回路の設計を行った．現状，極低温下のシミュレー
ションモデルは存在しないため，増幅回路の設計は室温条件での回路シミュレーションを元に行った．また，実際に極低温下で利得や周波数特性等，増幅回路の基本特性の測定・評価を行い，室温時と同等の性能が得られるかを確認した．

目次
第 1 章 ニュートリノ崩壊光探索
1.1 ニュートリノ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.1.1 ニュートリノの発見 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.1.2 ニュートリノ振動 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.1.3 ニュートリノ質量 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.2 ニュートリノ崩壊 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.2.1 崩壊光のエネルギー . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.2.2 崩壊寿命 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.3 宇宙背景ニュートリノ崩壊光探索 . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.3.1 宇宙背景ニュートリノ . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.3.2 崩壊光のエネルギースペクトル . . . . . . . . . . . . . . . . . . . . . . . .
1.3.3 崩壊光探索実験 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

1
1
1
1
3
4
4
5
6
6
6
8

第2章
2.1
2.2
2.3

超伝導トンネル接合素子
超伝導 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
ジョセフソン接合素子 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
超伝導トンネル接合光検出器 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.3.1 構造 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.3.2 検出原理 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.3.3 エネルギー分解能 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.3.4 リーク電流 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.3.5 電流電圧特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Nb/Al-STJ 検出器の研究開発 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.4.1 Nb/Al-STJ 検出器 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.4.2 リーク電流への要請 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.4.3 開発の現状 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

10
10
11
12
13
13
14
14
15
16
16
18
19

第 3 章 極低温増幅器
3.1 MOSFET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.1.1 構造 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.1.2 動作原理 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.1.3 電流電圧特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.1.4 トランスコンダクタンス . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.1.5 小信号等価回路 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.1.6 CMOS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.2 FD-SOI-MOSFET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.2.1 構造 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.2.2 浮遊帯効果 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.2.3 低温特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.3 アナログ CMOS 回路 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.3.1 ソース接地増幅段 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.3.2 ソースフォロワ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

20
20
21
21
22
24
24
26
26
26
27
28
29
29
31

2.4

3.4

FD-SOI-MOSFET を用いた極低温増幅器の開発研究 . . . . . . . . . . . . . . . . 33
3.4.1 SOI 増幅回路一体型 STJ 検出器 . . . . . . . . . . . . . . . . . . . . . . . . 33
3.4.2 極低温増幅器の開発現状 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

第4章
4.1
4.2
4.3

極低温増幅器の設計
極低温増幅器への要請 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
設計 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
光応答シミュレーション . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.3.1 STJ 検出器の回路モデル . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.3.2 光応答シミュレーション結果 . . . . . . . . . . . . . . . . . . . . . . . . .

第5章
5.1
5.2
5.3

極低温増幅器の性能評価
48
測定素子 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
測定環境 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
バッファ段の性能評価 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
5.3.1 直流電圧特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
5.3.2 消費電力 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
5.3.3 周波数特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
増幅段の性能評価 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
5.4.1 入出力端子の待機電圧 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
5.4.2 消費電力 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
5.4.3 利得のバイアス依存性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
5.4.4 周波数特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
増幅段・バッファ段一体型回路の性能評価 . . . . . . . . . . . . . . . . . . . . . . 84
5.5.1 待機電圧 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
5.5.2 利得のバイアス依存性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90
5.5.3 周波数特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95
5.5.4 パルス応答 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101
5.5.5 パルス波高分布 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108

5.4

5.5

第 6 章 結論

41
41
42
44
45
46

125

付 録 A 増幅段・バッファ段一体型回路の再測定
127
A.1 利得のバイアス依存性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127
A.2 周波数特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128
謝辞

131

参考文献

132

図目次
1.1
1.2
1.3
1.4
1.5

ニュートリノの質量階層 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
ニュートリノ崩壊のファインマン図 . . . . . . . . . . . . . . . . . . . . . . . . . .
ニュートリノ崩壊におけるカイラリティ固有状態 . . . . . . . . . . . . . . . . . .
宇宙背景ニュートリノの崩壊光スペクトル . . . . . . . . . . . . . . . . . . . . . .
崩壊光探索実験の概念図 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3
4
5
7
8

2.1
2.2
2.3
2.4
2.5
2.6
2.7
2.8
2.9

超伝導体中の電子のエネルギー準位 . . . . . . . . . . . . . . . . . . . . . . . . . .
ジョセフソン接合 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
STJ 検出器の構造 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
STJ 検出器の動作原理 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
STJ 検出器のリーク電流の温度依存性 . . . . . . . . . . . . . . . . . . . . . . . .
STJ 検出器の電流電圧特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Nb/Al-STJ 検出器の構造 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
バックトンネリング現象 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
CAVITY 製 Nb/Al-STJ 検出器のリーク電流温度依存性 [9] . . . . . . . . . . . . .

10
11
13
13
14
15
16
17
19

3.1 MOSFET の構造 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.2 MOSFET の動作原理 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.3 MOSFET のドレイン-ソース間電流-ドレイン-ソース間電圧特性 . . . . . . . . . .
3.4 MOSFET のドレイン-ソース間電流-ゲート-ソース間電圧特性 . . . . . . . . . . .
3.5 ピンチオフ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.6 MOSFET の小信号等価回路 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.7 Bulk-CMOS の構造 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.8 SOI-CMOS の構造 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.9 浮遊帯効果 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.10 FD-SOI-MOSFET の極低温での電流電圧特性 . . . . . . . . . . . . . . . . . . . .
3.11 ソース接地増幅回路 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.12 ソース接地増幅回路の入出力特性 . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.13 ソース接地増幅回路の小信号等価回路 . . . . . . . . . . . . . . . . . . . . . . . . .
3.14 ソースフォロワ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.15 ソースフォロワの入出力特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.16 ソースフォロワの小信号等価回路 . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.17 SOI 増幅回路一体型 STJ 検出器 . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.18 SOI-STJ1 のデザイン [13] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.19 Nb/Al-STJ 検出器形成後の FD-SOI-MOSFET 電流電圧特性 [13] . . . . . . . . .
3.20 SOI-STJ1 基板上に形成した Nb/Al-STJ 検出器 電流電圧特性 [13] . . . . . . . . .
3.21 SOI-STJ1 基板上に形成した Nb/Al-STJ 検出器 光応答信号 [13] . . . . . . . . . .
3.22 SOI-STJ2 のデザイン [13] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.23 SOI-STJ2 による sine 信号の増幅 [13] . . . . . . . . . . . . . . . . . . . . . . . . .
3.24 SOI-STJ3 のデザイン [13] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.25 SOI-STJ3 回路基板上に形成した Nb/Al-STJ 検出器の電流電圧特性 [7] . . . . . .
3.26 SOI-STJ3 回路基板の表面状態 [7] . . . . . . . . . . . . . . . . . . . . . . . . . . .

21
21
22
22
24
25
26
26
27
28
29
30
30
31
31
32
33
34
35
35
36
36
37
38
39
39

SOI-STJ4 パターン A 回路図 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
SOI-STJ4 パターン B 回路図 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
SOI-STJ4 レイアウト . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
STJ 検出器の回路モデル . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
STJ 回路モデルの電流電圧特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . .
光応答シミュレーション回路 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
光応答シミュレーション結果 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

42
42
44
45
45
46
47

5.1 測定に用いた素子 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.2 測定時の素子の様子 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.3 3 He 減圧冷凍機 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.4 SOI-STJ4 パターン B バッファ段 直流電圧 測定回路 . . . . . . . . . . . . . . . .
5.5 SOI-STJ4 B バッファ段 直流電圧特性 (室温時) . . . . . . . . . . . . . . . . . . .
5.6 SOI-STJ4 B バッファ段 直流電圧特性 (冷凍機配線時) . . . . . . . . . . . . . . .
5.7 SOI-STJ4 パターン B バッファ段 直流電圧特性 (3K) . . . . . . . . . . . . . . . .
5.8 SOI-STJ4 B バッファ段 消費電力 (室温時) . . . . . . . . . . . . . . . . . . . . . .
5.9 SOI-STJ4 B バッファ段 消費電力 (冷凍機配線時) . . . . . . . . . . . . . . . . . .
5.10 SOI-STJ4 B バッファ段 消費電力 (3K) . . . . . . . . . . . . . . . . . . . . . . . .
5.11 SOI-STJ4 B バッファ段 周波数特性 測定回路 . . . . . . . . . . . . . . . . . . . .
5.12 SOI-STJ4 B バッファ段 入力信号 (青) と出力信号 (赤) (室温時, fin = 100Hz,V 4 = 0.60V, V 5 = 0.50V) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.13 SOI-STJ4 B バッファ段 周波数特性 (室温時，V 4 = 0.60V) . . . . . . . . . . . .
5.14 SOI-STJ4 B バッファ段 入力信号 (青) と出力信号 (赤) (冷凍機配線時, fin = 100Hz,V 4 = 0.60V, V 5 = 0.50V) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.15 SOI-STJ4 B バッファ段 周波数特性 (冷凍機配線時, V 4 = 0.60V) . . . . . . . . .
5.16 SOI-STJ4 B バッファ段 周波数特性 (冷凍機配線時, V 4 = 0.80V) . . . . . . . . .
5.17 SOI-STJ4 B バッファ段 周波数特性 (冷凍機配線時, V 4 = 1.00V) . . . . . . . . .
5.18 SOI-STJ4 B バッファ段 入力信号 (青) と出力信号 (赤) (3K, fin = 100Hz, V 4 =1.40V, V 5 = 1.00V) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.19 SOI-STJ4 B バッファ段 周波数特性 (3K, V 4 = 0.70V) . . . . . . . . . . . . . . .
5.20 SOI-STJ4 B バッファ段 周波数特性 (3K, V 4 = 1.00V) . . . . . . . . . . . . . . .
5.21 SOI-STJ4 B バッファ段 周波数特性 (3K, V 4 = 1.20V) . . . . . . . . . . . . . . .
5.22 SOI-STJ4 B バッファ段 周波数特性 (3K, V 4 = 1.40V) . . . . . . . . . . . . . . .
5.23 SOI-STJ4 B バッファ段 周波数特性 (3K, V 4 = 1.60V) . . . . . . . . . . . . . . .
5.24 SOI-STJ4 B 増幅段 入出力端子電圧 測定回路 . . . . . . . . . . . . . . . . . . . .
5.25 SOI-STJ4 B 増幅段 入力端子電圧測定 プローブ用バッファ段 直流電圧特性 . . . .
5.26 SOI-STJ4 B 増幅段 入力端子電圧測定 バッファ段出力 (室温) . . . . . . . . . . .
5.27 SOI-STJ4 B 増幅段 出力端子電圧測定 バッファ段出力 (室温) . . . . . . . . . . .
5.28 SOI-STJ4 B 増幅段 入力端子電圧 (室温) . . . . . . . . . . . . . . . . . . . . . . .
5.29 SOI-STJ4 B 増幅段 出力端子電圧 (室温) . . . . . . . . . . . . . . . . . . . . . . .
5.30 SOI-STJ4 B 増幅段 入力端子電圧測定 プローブ用バッファ段 直流電圧特性 . . . .
5.31 SOI-STJ4 B 増幅段 入力端子電圧測定 バッファ段出力 (3K) . . . . . . . . . . . .
5.32 SOI-STJ4 B 増幅段 出力端子電圧測定 バッファ段出力 (3K) . . . . . . . . . . . .

49
49
50
52
53
54
54
56
56
57
58

4.1
4.2
4.3
4.4
4.5
4.6
4.7

59
59
60
61
61
62
63
63
64
64
65
65
66
67
68
68
69
69
70
71
71

5.33 SOI-STJ4 B 増幅段 入力端子電圧測定 (3K) . . . . . . . . . . . . . . . . . . . . .
5.34 SOI-STJ4 B 増幅段 出力端子電圧測定 (3K) . . . . . . . . . . . . . . . . . . . . .
5.35 SOI-STJ4 B 増幅段 消費電力 (室温) . . . . . . . . . . . . . . . . . . . . . . . . .
5.36 SOI-STJ4 B 増幅段 消費電力 (3K) . . . . . . . . . . . . . . . . . . . . . . . . . .
5.37 SOI-STJ4 B 増幅段 利得 測定回路 . . . . . . . . . . . . . . . . . . . . . . . . . .
5.38 SOI-STJ4 B 増幅段 入力信号 (青) と出力信号 (赤) (室温, fin = 100Hz, V 2 = 0.15V,
V 3 = 1.20V) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.39 SOI-STJ4 B 増幅段 利得のバイアス電圧依存性 (室温) . . . . . . . . . . . . . . .
5.40 SOI-STJ4 B 増幅段 入力信号 (青) と出力信号 (赤) (冷凍機配線時, fin = 100Hz,V 2 = 0.15V, V 3 = 1.20V) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.41 SOI-STJ4 B 増幅段 利得のバイアス電圧依存性 . . . . . . . . . . . . . . . . . . .
5.42 SOI-STJ4 B 増幅段 入力信号 (青) と出力信号 (赤) (3K, fin = 100Hz, V 2 = 0.40V,
V 3 = 1.55V) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.43 SOI-STJ4 B 増幅段 利得のバイアス電圧依存性 (3K) . . . . . . . . . . . . . . . .
5.44 SOI-STJ4 B 周波数依存性 (室温) . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.45 SOI-STJ4 B 増幅段 周波数依存性 (冷凍機内室温) . . . . . . . . . . . . . . . . . .
5.46 SOI-STJ4 B 増幅段 周波数特性 (3K) . . . . . . . . . . . . . . . . . . . . . . . . .
5.47 SOI-STJ4 A 待機電圧 測定回路 . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.48 SOI-STJ4 A 出力端子電圧 (室温) . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.49 SOI-STJ4 A 増幅段出力端子電圧 (室温) . . . . . . . . . . . . . . . . . . . . . . .
5.50 SOI-STJ4 バッファ段 直流電圧特性 (冷凍機配線時，V 5 = 0.50V) . . . . . . . . .
5.51 SOI-STJ4 A 出力端子電圧 (冷凍機配線時) . . . . . . . . . . . . . . . . . . . . . .
5.52 SOI-STJ4 A 増幅段出力端子電圧 (冷凍機配線時) . . . . . . . . . . . . . . . . . .
5.53 SOI-STJ4 A 増幅段 出入力特性 (3K) . . . . . . . . . . . . . . . . . . . . . . . . .
5.54 SOI-STJ4 バッファ段 直流電圧特性 (3K，V 5 = 0.70V) . . . . . . . . . . . . . . .
5.55 SOI-STJ4 A 増幅段出力端子電圧 (3K) . . . . . . . . . . . . . . . . . . . . . . . .
5.56 SOI-STJ4 A 増幅率 測定回路 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.57 SOI-STJ4 A 入力信号 (青) と出力信号 (赤) (室温, fin = 100Hz,V 2 = 0.15V,
V 3 = 1.20V) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.58 SOI-STJ4 A 利得のバイアス電圧依存性 (室温) . . . . . . . . . . . . . . . . . . .
5.59 SOI-STJ4 A 入力信号 (青) と出力信号 (赤) (冷凍機配線時, fin = 100Hz, V 2 =0.15V, V 3 = 1.20V) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.60 SOI-STJ4 A 利得のバイアス電圧依存性 (冷凍機配線時) . . . . . . . . . . . . . . .
5.61 SOI-STJ4 A 入力信号 (青) と出力信号 (赤) (3K, fin = 100Hz, V 2 = 0.15V,
V 3 = 1.20V) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.62 SOI-STJ4 A 利得のバイアス電圧依存性 (3K) . . . . . . . . . . . . . . . . . . . .
5.63 SOI-STJ4 A 周波数特性 (室温, V dd = 1.80V) . . . . . . . . . . . . . . . . . . . .
5.64 SOI-STJ4 A 周波数特性 (室温, V dd = 1.60V) . . . . . . . . . . . . . . . . . . . .
5.65 SOI-STJ4 A 周波数特性 (室温, V dd = 1.40V) . . . . . . . . . . . . . . . . . . . .
5.66 SOI-STJ4 A 周波数特性 (室温, V dd = 1.80V) . . . . . . . . . . . . . . . . . . . .
5.67 SOI-STJ4 A 周波数特性 (室温, V dd = 1.40V) . . . . . . . . . . . . . . . . . . . .
5.68 SOI-STJ4 A 周波数特性 (3K, V dd = 1.80V) . . . . . . . . . . . . . . . . . . . . .
5.69 SOI-STJ4 A 周波数特性 (3K, V dd = 1.50V) . . . . . . . . . . . . . . . . . . . . .

72
72
73
74
75
76
77
78
78
79
80
81
82
83
84
85
86
86
87
87
88
89
89
90
91
92
92
93
94
94
96
96
97
97
98
99
99

5.70 SOI-STJ4 A 周波数特性 (3K, V dd = 1.10V) . . . . . . . . . . . . . . . . . . . . . 100
5.71 SOI-STJ4 A 周波数特性 (3K, V dd = 0.90V) . . . . . . . . . . . . . . . . . . . . . 100
5.72 SOI-STJ4 A パルス応答 測定回路 . . . . . . . . . . . . . . . . . . . . . . . . . . . 101
5.73 SOI-STJ4 A パルス応答 入力矩形波 (緑)，入力模擬信号 (青) と出力信号 (赤) (室温)102
5.74 SOI-STJ4 A パルス応答 入力矩形波 (緑)，入力信号 (青) と出力信号 (赤) (冷凍機配線時) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
5.75 SOI-STJ4 A パルス応答 入力矩形波 (緑)，入力信号 (青) と出力信号 (赤)(3K, V DD2 = 1.10V, V 5 = 0.00V) . . . . . . . . . . . . . . . . . . . . . . . . . . 104
5.76 SOI-STJ4 A パルス応答 入力矩形波 (緑)，入力信号 (青) と出力信号 (赤) (3K,
V DD2 = 1.10V, V 5 = 0.10V) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
5.77 SOI-STJ4 A パルス応答 入力矩形波 (緑)，入力信号 (青) と出力信号 (赤) (3K,
V DD2 = 1.10V, V 5 = 0.30V) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
5.78 SOI-STJ4 A パルス応答 入力矩形波 (緑)，入力信号 (青) と出力信号 (赤) (300mK,
V DD2 = 1.10V, V 5 = 0.00V) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
5.79 SOI-STJ4 A パルス応答 入力矩形波 (緑)，入力信号 (青) と出力信号 (赤) (300mK,
V DD2 = 1.10V, V 5 = 0.10V) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
5.80 SOI-STJ4 A パルス応答 入力矩形波 (緑)，入力信号 (青) と出力信号 (赤) (300mK,
V DD2 = 1.10V, V 5 = 0.20V) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107
5.81 SOI-STJ4 A パルス応答 入力矩形波 (緑)，入力信号 (青) と出力信号 (赤) (300mK,
V DD2 = 1.10V, V 5 = 0.30V) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107
5.82 SOI-STJ4 A 信号雑音比の積分時間依存性 (室温) . . . . . . . . . . . . . . . . . . 109
5.83 SOI-STJ4 A 波高分布 (室温時) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110
5.84 SOI-STJ4 A 信号雑音比の積分時間依存性 (冷凍機配線時) . . . . . . . . . . . . . 111
5.85 SOI-STJ4 A 波高分布 (冷凍機配線時) . . . . . . . . . . . . . . . . . . . . . . . . 112
5.86 SOI-STJ4 A 信号雑音比の積分時間依存性 (3K，V 5 = 0.00V) . . . . . . . . . . . 114
5.87 SOI-STJ4 A 信号雑音比の積分時間依存性 (3K，V 5 = 0.10V) . . . . . . . . . . . 114
5.88 SOI-STJ4 A 信号雑音比の積分時間依存性 (3K，V 5 = 0.30V) . . . . . . . . . . . 115
5.89 SOI-STJ4 A 波高分布 (3K，V 5 = 0.00V) . . . . . . . . . . . . . . . . . . . . . . 116
5.90 SOI-STJ4 A 波高分布 (3K，V 5 = 0.10V) . . . . . . . . . . . . . . . . . . . . . . 117
5.91 SOI-STJ4 A 波高分布 (3K，V 5 = 0.30V) . . . . . . . . . . . . . . . . . . . . . . 118
5.92 SOI-STJ4 A 信号雑音比の積分時間依存性 (300mK，V 5 = 0.00V) . . . . . . . . . 119
5.93 SOI-STJ4 A 信号雑音比の積分時間依存性 (300mK，V 5 = 0.10V) . . . . . . . . . 119
5.94 SOI-STJ4 A 信号雑音比の積分時間依存性 (300mK，V 5 = 0.20V) . . . . . . . . . 120
5.95 SOI-STJ4 A 信号雑音比の積分時間依存性 (300mK，V 5 = 0.30V) . . . . . . . . . 120
5.96 SOI-STJ4 A 波高分布 (300mK，V 5 = 0.00V) . . . . . . . . . . . . . . . . . . . . 121
5.97 SOI-STJ4 A 波高分布 (300mK，V 5 = 0.10V) . . . . . . . . . . . . . . . . . . . . 122
5.98 SOI-STJ4 A 波高分布 (300mK，V 5 = 0.20V) . . . . . . . . . . . . . . . . . . . . 123
5.99 SOI-STJ4 A 波高分布 (300mK，V 5 = 0.30V) . . . . . . . . . . . . . . . . . . . . 124
A.1
A.2
A.3
A.4

SOI-STJ4 A 再測定に用いた素子 . . . . . . . . . . . . . . . . . . . . . . . . . . . 127
SOI-STJ4 A 利得のバイアス電圧依存性 (室温, 再測) . . . . . . . . . . . . . . . . 128
SOI-STJ4 A 周波数特性 (室温, 再測, V dd = 1.80V) . . . . . . . . . . . . . . . . . 129
SOI-STJ4 A 周波数特性 (室温, 再測, V dd = 1.40V) . . . . . . . . . . . . . . . . . 129

A.5 SOI-STJ4 A 周波数特性 (室温, 再測, V dd = 1.40V) . . . . . . . . . . . . . . . . . 130

表目次
1.1

ニュートリノ振動実験から求まるパラメータ [3] . . . . . . . . . . . . . . . . . . .

2.1

主な超伝導体の転移温度とエネルギーギャップ . . . . . . . . . . . . . . . . . . . . 11

4.1

SOI-STJ4 回路の素子パラメータ . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

5.1
5.2
5.3

3 He 減圧冷凍機の冷却能力

3. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
SOI-STJA パルス応答 (極低温時) バイアス条件と測定値 . . . . . . . . . . . . . . 103
SOI-STJA パルス波高分布 (極低温時) バイアス条件と測定値 . . . . . . . . . . . . 113

第1章

ニュートリノ崩壊光探索

1.1

ニュートリノ1.1.1

ニュートリノの発見

1914 年，J.Chadwick がビスマスの β 崩壊によって放出される電子のエネルギーを測定したところ，連続的なエネルギースペクトルを持つことが分かった．β 崩壊を n → p + e− の二体崩壊と考えた場合，電子のエネルギーは一定値を取らなければならず，エネルギー保存則に矛盾する．
また，電子，陽子，中性子のスピンを 21 とすると角運動量の保存則にも矛盾する．これに対し，
1930 年，Pauli は「β 崩壊では観測されない中性の微粒子がエネルギーを持ち去っている」と未知の粒子を仮定した．その後，1933 年，Fermi は β 崩壊の理論を構築し，β 崩壊が
n → p + e− + ν̄eの三体崩壊であれば電子の連続エネルギースペクトルを説明できることを示した．Fermi はこの
中性粒子 ν をニュートリノと名付けた．
ニュートリノはスピン 12 の中性レプトンで，β 崩壊のエネルギースペクトルから，その質量は非常に小さいか，もしくは 0 であると考えられた．そのため，弱い相互作用か重力相互作用でしか物質と反応せず，実験による検証は困難であった．
初めてニュートリノが観測されたのは，1959 年の Reines，Cowan らの実験である．彼らは原子炉からの多量のニュートリノと塩化カドミウム水溶液のターゲットを用いた．ニュートリノは水に入射すると逆 β 崩壊
νe + p → e+ + nを起こす．この反応によって生じた陽電子はただちに水中の電子と対消滅をし，合計エネルギー
が 2me の 2 個の γ 線を出す．また，中性子は数 µ 秒移動した後カドミウム原子核に捕獲され，時間差で γ 線を放出する．この特徴的な 2 つの信号をとらえることで，ニュートリノの存在を実験的に証明した．
現在ではニュートリノは荷電レプトンと対になって 3 世代あることが確認されている．それぞれ，対となる荷電レプトンの名をとって電子ニュートリノ，µ ニュートリノ，τ ニュートリノと呼ばれている．1962 年に Leon M Lederman らはブルックヘブン国立研究所の陽子加速器で π 中間子を生成させ，その崩壊によって生成される粒子を測定した．その結果，µ 粒子のみが検出され電子ニュートリノとは異なるミューニュートリノの存在が明らかになった．1998 年にはフェルミ
国立加速器研究所の TEVATRON 加速器で生成されたニュートリノビームから τ 粒子を観測し，
τ ニュートリノの存在が実証された．

1.1.2

ニュートリノ振動

一般に，粒子のフレーバー固有状態と質量固有状態は一般に同一であるとは限らない．質量がフレーバー間で混合する場合，フレーバー固有状態は質量固有状態の重ねあわせで表される．す1なわち，ニュートリノの場合，|να ⟩ =∑

Uαj |νj ⟩

(1.1)

j

となる．ここで α はフレーバー固有状態 (e,µ,τ )，j は質量固有状態 (1,2,3) を表わす．Uαj はレプ
トンの混合行列で MNS(Maki-Nakagawa-Sakata）行列と呼ばれ，次で表わされる．

Ue1 Ue2 Ue3
Uαj =  Uµ1 Uµ2 Uµ3 Uτ 1 Uτ 2 Uτ 3




c12 s12 0c13
s13 e−iδ
1
0
0




=  0 c23 s23  
0
1
0   −s12 c12 0 
0
0 1−s13 e−iδ0c13
0 −s23 c23
c12 c13s12 c13s13 e−iδ(1.2)=  −s12 c23 − c12 s23 s13 eiδ c12 c23 − s12 s23 s13 eiδ
s23 c13 s12 s23 − c12 c23 s13 eiδ

−c12 c23 − s12 s23 s13 eiδ

c23 c13

ただし，cnm = cos θnm , snm = sin θnm （θnm は混合角），δ は小林・益川位相である．
ここで，フレーバー固有状態の時間発展は次で表される．

να (t) =∑Uαj |νj ⟩ e−iE j t

(1.3)

j

ここで，Ej はニュートリノ質量 mj が十分小さいとすると，次のように近似出来る．

√
Ej =p2 + m2j

≃

p+

m2j
2E

(1.4)

３つの質量固有値が異なる場合，各質量固有状態は別々に時間発展するため，混合比も時間経過とともに変化する．すなわち，あるフレーバー固有状態だったニュートリノが，時間経過により別のフレーバー固有状態に変化することがある．この現象はニュートリノ振動と呼ばれる．
時刻 t = 0 でフレーバー固有状態が να であったものが，時刻 t で νβ に変化する確率は，P (να → νβ ; t) = |⟨να |νβ (t)⟩|2
= δαβ
(
)
2
∑
∆m
jk
∗
∗
+
(−4)Re(Uαj UβjUαk
Uβj k) sin2
L
4E
j>k
)
(
2
∑
∆m
jk
∗
∗
L
+
2Im(Uαj UβjUαk
Uβj k) sin
4E

(1.5)

j>k

となる．ただし，∆m2jk = m2j − m2k , L = ct である．
上式の遷移確率は，特定のフレーバーのニュートリノを生成し，距離 L 飛んだ後のフレーバーを測定することで求めることができる．これより各種パラメータが決定できる．このようなニュートリノ振動実験は数多く行われており，2016 年現在，パラメータは表 1.1 のように求まっている．

表 1.1: ニュートリノ振動実験から求まるパラメータ [3]parameter

Best-fit (±1σ)

∆m221
∆m223
sin2 θ12
sin2 θ23−52
7.54+0.25−0.22 × 10 eV
2.43 ± 0.06 × 10−3 eV 2
0.308 ± 0.017
0.437+0.033(m1 < m2 < m3 )−0.023+0.0390.455−0.031(m3 < m1 < m2 )+0.00200.0234−0.0019(m1 < m2 < m3 )0.0240+0.0019(m
3 < m 1 < m2 )−0.0022sin2 θ13

1.1.3

ニュートリノ質量

図 1.1: ニュートリノの質量階層振動実験からニュートリノは小さいながらも質量を持つことが分かった．しかし，ニュートリノ振動実験からは表 1.1 に示す質量の二乗差が求まるのみで，質量の絶対値まで求めることは出来ない．スペクトロメータや粒子加速器を用いたニュートリノ絶対質量の直接測定も行われているが，その小ささから測定は困難であり，現在も上限値が与えられるのみである．
質量固有値の大小関係についても，太陽ニュートリノの観測から，m1 < m2 であることが分かっているのみで，m1 < m2 < m3 であるか，m3 < m1 < m2 であるかまでは分かっていない．
前者を正常階層 (Normal hierarchy)，後者を逆階層 (Inverted hierarchy) と呼ぶ．
また，宇宙論・宇宙観測の結果からも間接的にニュートリノ質量に制限がかけられている．これは，後述する宇宙背景ニュートリノが，現在観測されている宇宙の大規模構造形成に与える寄与を数値計算することで求められる．現在ではニュートリノ質量の和について，次の制限がかけられている．
∑(1.6)
mν = 230meV (95%CL)

1.2

ニュートリノ崩壊

νj
γ

lL

W

lL
νi
図 1.2: ニュートリノ崩壊のファインマン図
以下，順階層を仮定して議論をすすめる．
振動実験により，ニュートリノは異なる３つの質量固有状態を持つことが判明した．これは，
ニュートリノが重い質量固有状態から軽い質量固有状態へ崩壊する可能性があることを示唆する．
すなわち，
(1.7)
νi → νj + γ (i > j)なる崩壊を起こす可能性がある．この崩壊をニュートリノ崩壊と呼ぶ．ニュートリノ崩壊のファ
インマン図を図 1.2 に示す．
この時放出されれる崩壊光子のエネルギー Eγ は，νi の静止系を取ると，以下で表せる．

Eγ =m2i − m2j
2mi

(1.8)

ここで，ニュートリノ質量の二乗差は振動実験により求まっているため，崩壊光子のエネルギーを精度よく測定することが出来ればニュートリノ質量の絶対値を求めることが出来る．

1.2.1

崩壊光のエネルギー

前節で述べた各実験から得られている質量二乗差とニュートリノ質量の上限に矛盾しないよう，
ニュートリノの質量を m3 = 50meV，m2 = 10meV と仮定する．するとニュートリノ崩壊光子のエネルギーは上式 1.8 より次のようになる．

Eγ (ν3 → ν2 + γ) = 24meV (λ = 51µm)
Eγ (ν2 → ν1 + γ) = 6meV (λ = 2µm)

(1.9)

したがって，崩壊光の観測にはこの低エネルギーの光子を捉えることの出来る検出器が必要となる．

1.2.2

崩壊寿命

νjL
γ

lL
lL

γ

lL
lR

mν νiR(a) 標準模型

W1
≒

WL

νjL

WL-ξWR

νiR(b) L-R 対象模型

図 1.3: ニュートリノ崩壊におけるカイラリティ固有状態
ニュートリノは電荷を持たないため，崩壊における光子との相互作用は磁気モーメントによってのみ起こる．したがって，崩壊が起こるためには，反応断面積への磁気モーメントの寄与 ϕ¯j iσµν q ν ϕiがゼロでない必要がある．すなわち，始状態と終状態のカイラリティ固有状態が異なっている必
要がある．
標準模型の場合 (図 1.3a)，W ボソンは左巻きカイラリティ状態としか結合しないため，カイラ
リティ状態が変化するのはニュートリノ質量項を介する場合のみである．そのため，ニュートリノの質量が小さい分反応断面積は抑制され，崩壊寿命は次のように計算される．

τ (ν3 → ν2 + γ) = 4.3 × 1043 years(1.10)

標準模型の場合，ニュートリノの寿命は非常に長く，崩壊光の探索は不可能と思われる．
そこで，W ボソンは左巻きカイラリティ状態と結合する WL だけでなく，右巻きカイラリティ
状態と結合する WR も存在し，それらが混合状態にあるという理論模型を仮定する．この模型をLeft-Right Symmetric Model(SU (2)L × SU (2)R × U (1) 模型) という．このとき，W ボソンの質
量固有状態は WL ，WR の重ね合わせで表せる．すなわち，
(
) (
)(
)
W1
cos ζ − sin ζWL=(1.11)
W2
sin ζ cos ζWR
ここで，W1 , W2 は質量固有状態，ζ は WL , WR の混合角である．
この時，ニュートリノ崩壊は図 1.3b で表せる．すなわち，W ボソンが異なるカイラリティ状
態にあるニュートリノ間を飛び，反応は荷電レプトンの質量項で効くようになる．したがって，その分標準模型の場合よりも寿命は短くなる．現在の WR の質量と混合角の測定下限値はそれぞれ，MWR > 715GeV/c2 ，ζ < 0.013 である．その範囲内で MWR = 1TeV/c2 ，|ζ| < 0.01 の時，寿命は最も短く計算され，次のようになる．

τ (ν3 → ν2 + γ) = 5.6 × 1017 years(1.12)

しかしながら，L-R 対象模型を仮定した場合でもニュートリノの寿命は長く，崩壊光の観測には大量のニュートリノ源が必要と成る．そこで，宇宙背景ニュートリノの崩壊光を観測すること
を考える．

1.3

宇宙背景ニュートリノ崩壊光探索

1.3.1

宇宙背景ニュートリノ

宇宙背景ニュートリノ (CνB:Cosmic neutrino Background) とはビックバン宇宙論から予言されている，宇宙初期に生成された大量のニュートリノである．ビックバン理論では宇宙初期，ニュートリノは次のような熱平衡状態にあり，常にその数を変動させていたと考えられている．

e+ + e− ←→ Z 0 ←→ ν + ν̄

(1.13)

ビッグバンから 1 秒ほど経過すると，宇宙の温度は膨張に伴い 1 ∼ 3MeV(1010 K) 程度まで下がったとされる．この時，熱平衡状態は崩れ，上式の右辺から左辺への反応はほとんど起きなくなる．すると，ニュートリノは宇宙の熱浴から切り離され，その数が固定される．このニュート
リノが宇宙背景ニュートリノである．
その後，宇宙背景ニュートリノは宇宙の膨張に従ってエネルギーを落とし，現在も宇宙を漂っているとされる．現在の宇宙背景ニュートリノのエネルギーと密度は，宇宙背景放射 (CMB:Cosmic
Microwave Background) の温度から推定でき，以下の様に予言されている．
{
Tν = 1.95K = 0.6meV(1.14)nν = nν̄ = 56cm−3
宇宙背景ニュートリノは全宇宙に存在する素粒子の中で光子に次ぎ二番目に多いとされ，崩壊光探索実験に最も適したニュートリノ源と言える．
また，宇宙背景ニュートリノはそのエネルギーの低さと相互作用の弱さから未だ観測されていない．CMB の生成が宇宙誕生から 30 万年後の出来事であるのに対し，宇宙背景ニュートリノの生成は宇宙誕生のわずか 1 秒後の出来事とされる．したがって，CνB の観測からは宇宙初期の情報も得られると期待され，宇宙背景ニュートリノの観測そのものにも大きな意義を持つ．

1.3.2

崩壊光のエネルギースペクトル

宇宙背景ニュートリノの崩壊光を観測した時に得られるエネルギースペクトルを考える．崩壊
光自体のエネルギースペクトルは，ニュートリノ質量によりある値 E0 に一意に決まる．しかし，宇宙遠方から来る崩壊光は赤方偏移しエネルギーは E0 より低く観測される．すなわち，崩壊光のエネルギーは以下のようになる．
E0Eγ =(1.15)
1+z
ここで z は赤方偏移である．
また，宇宙背景ニュートリノは先述の通り 0.6meV(1.95K) のエネルギーで宇宙を漂っている．
したがって，そこから放出される崩壊光のエネルギーは，宇宙背景ニュートリノのエネルギーの
揺らぎ分滲む．ただし，その揺らぎの大きさは崩壊光のエネルギー 24meV に対し 0.56% 程度であり，問題とならない．
以上の考察より，実際に観測される崩壊光のエネルギースペクトルは図 1.4 のようになると予想される．すなわち，低エネルギー側にテールを持ち，崩壊光エネルギーにエッヂを持つ形となる．したがって，崩壊光子の存在を証明するには，この段差前後での光子数が有意に異なることを示せば良い．

図 1.4: 宇宙背景ニュートリノの崩壊光スペクトル1.3.3

崩壊光探索実験

図 1.5: 崩壊光探索実験の概念図
本研究グループは崩壊光探索のため，遠赤外光領域のエネルギースペクトルを測定することを考えている．シミュレーションの結果，崩壊光スペクトルのエッヂを観測するためには，24meVの光子に対し，エネルギー分解能が 2% より良い精度で 1 光子計測が可能な検出器が必要となる．
ここで 1 光子ずつ検出するのは検出器雑音の影響を排除するためである．
しかしながら，現在そのような検出器は存在しない．そこで，我々は崩壊光探索のため，遠赤
外光にも感度を持つ超伝導トンネル接合光 (STJ:Superconducting Tunneling Junction) 検出器の開発研究を行っている．詳しくは次章で述べるが，本研究グループではハフニウム (Hf) を用いた
Hf-STJ 検出器とニオブ (Nb) とアルミ (Al) を用いた Nb/Al-STJ 検出器の開発を行っている．
Hf-STJ 検出器は 24meV の崩壊光１光子に対し，エネルギー分解能 2% を達成することが原理的に可能である．しかしながら，Hf-STJ 検出器は未だ研究段階であるため，まずは製法の確立されている Nb/Al-STJ 検出器を用いて崩壊光の探索を行う．ただし，Nb/Al-STJ 検出器のエネル
ギー分解能は 25meV に対し 2% には及ばないので，回折格子と組み合わせて用いる．
崩壊光探索実験の概念図を図 1.5 に示す．回折格子により 16 − 31meV(40 − 80µm)) の遠赤外光を分光し，別れた各エネルギーごとに光子を 1 光子ずつ計測しスペクトルを得る．STJ 検出器
は波長分光方向に 50 素子並べ，0.3meV(0.8µm) ごとのスペクトル分布を得る．さらに，崩壊光の空間分布の測定のため，これを 8 列並べ，50 × 8 のピクセル検出器とする．
また，崩壊光探索は背景事象を減らすため宇宙空間で行う．検出器や増幅回路等の測定系をロケットに搭載して打ち上げ，地上から 200〜300km の高さで 200 秒間測定を行う．この測定により，ニュートリノ寿命の測定下限値 τ > O(1012 years) を 1014 years 程度まで引き上げることが出来ると考えている．最終的には Hf-STJ 検出器を用いた衛星実験で，下限値を 1017 years まで引
き上げ，以下の事項の発見を目標としている．

• ニュートリノの絶対質量の決定• 宇宙背景ニュートリノの直接観測• 標準模型を超えたニュートリノの異常磁気能率の探索
次章では，この崩壊光探索実験に用いる超伝導トンネル接合光検出器の基本特性と開発研究の現状について詳しく述べる．

第2章

超伝導トンネル接合素子

本章では，崩壊光探索実験に用いる超伝導トンネル接合光検出器について述べる．

2.1

超伝導

1908 年，Kamerlingh-Onnes はヘリウムの液化に成功し，1911 年には液体ヘリウムを寒剤に低温下での水銀の電気抵抗を調べた．すると，4.2K で電気抵抗が突然ゼロになる現象が観測された．
Onnes はこの現象を超伝導 (Superconducting) と命名した．Onnes はその後，鉛や錫などの金属でも，その物質に固有なある温度以下で超伝導状態となることを発見した．この温度を転移温度，
または臨海温度 TC と呼ぶ．また，Onnes はある大きさ以上の磁場下では超伝導状態が破れることも発見した．この磁場を臨界磁場 HC と呼ぶ．
1933 年には Meissner と Ochsenfeld が HC 以下の磁場中にある超伝導体の周辺磁束密度を測定した．その結果，超伝導体内部の磁束密度は常にゼロとなる事実を発見した．この超伝導体が示す完全反磁性をマイスナー効果と呼ぶ．

図 2.1: 超伝導体中の電子のエネルギー準位

1957 年には Bardeen，Cooper，Schrieﬀer により超伝導を説明する標準理論が発表された．これは発表者の頭文字を取り BCS 理論と呼ばれる．これによると，フェルミ準位近傍の電子は格子振動 (フォノン) を介し，互いに運動量，スピンが逆向きの電子と引力相互作用し，電子-電子対を形成する．この電子-電子対はクーパー対と呼ばれる．クーパー対は運動量，スピンがゼロであり，ボーズ粒子として振る舞う．すると，クーパー対はボーズ-アインシュタイン凝縮を起こし，
1 つの量子状態へ落ち込む．この時，膨大な数のクーパー対は同一の波動関数で記述される．この波動関数を巨視的波動関数という．
Ψ(r, t) = |Ψ(r, t)|eiθ(r,t)

10

(2.1)

また，ボーズ-アインシュタイン凝縮により，フェルミ準位近傍の電子は失われ，エネルギーギャップ ∆ が形成される．エネルギーギャップは超伝導体によって異なり，BCS 理論から以下が分かっている．
2∆ = 3.52kB TC(2.2)
すなわち，超伝導転移温度が低い超伝導体ほどエネルギーギャップは小さくなる．表 2.1 に主な超伝導体の転移温度とエネルギーギャップを示す．
超伝導体

Si(半導体)

Nb

Ta

Sn

Al

Hf

1100

9.23
1.550

4.39
0.67333.72
0.5655

1.20
0.172

0.165
0.020

転移温度 Tc [K]エネルギーギャップ ∆ [meV]

表 2.1: 主な超伝導体の転移温度とエネルギーギャップ

2.2

ジョセフソン接合素子
Superconductor
Insulator

-

+V

I

ΨL

ΨR

図 2.2: ジョセフソン接合
図 2.2 に示すような，２つの超伝導体が弱く接合されたものをジョセフソン接合という．広義には超伝導体-常伝導体-超伝導体の SNS(Superconductor-Normal-Superconductor) 構造を持つ接合も含むが，ここでは超伝導体-絶縁体-超伝導体の SIS(Superconductor-Insulator-Superconductor)
構造の接合についてのみ触れる．
接合間の電圧と電流との関係を求めるため，接合中の超伝導電子の波動関数を考える．接合の左右の超伝導体の巨視的波動関数をそれぞれ，iθ (x,t) ΨL (x, t) = |ΨL (x, t)|e L(2.3)
 Ψ (x, t) = |Ψ (x, t)|eiθR (x,t)
RRとする．超伝導体電子が絶縁体をトンネル効果によって通過することを考えると，接合の波動関数は次のシュレディンガー方程式に従う．すなわち，∂ΨL (x, t)= eV ΨL (x, t) + KΨR (x, t)

 ih̄
∂t
(2.4)


 ∂ΨR (x, t)ih̄= −eV ΨR (x, t) + KΨL (x, t)∂tここで，K は接合間のトンネル確率，V は接合間の電圧で，ポテンシャルの中心を接合の中心にとった．これを解くと，次の接合間の電流と電圧の表式を得る．このとき接合間に流れる電流をジョセフソン電流という．

4eSK |ΨL | |ΨR | sin (θR − θL )
≡ Ic sin δθ
 I=
h̄
(2.5)


 ∂ δθ = −2e V∂th̄
ここで，S は接合断面積を表す．また，δθ = θR − θL ，Ic = 4eSK |ΨL | |ΨR | /h̄ と置いた．
式 2.5 において，接合間の電圧差がゼロとなる場合 (V = 0) を考える．この時，{
I = Ic sin δθ
(2.6)δθ = const.
すなわち，接合間に電圧差がなくとも位相差さえあれば電流が流れる．この現象を直流ジョセフ
ソン効果という．
一方，接合間に電圧差がある場合 (V ̸= 0)，式 2.5 は次のようになる．
)
(
V
(2.7)
I = Ic sin δθ(r, t = 0) − 2e th̄
(2.8)
すなわち，接合間に印加する電圧が直流であっても，接合間には交流電流が流れる．この現象を交流ジョセフソン効果という．生じる交流の周波数は KJ = 2e/h = 483597.9GHz/V で与えられる．これをジョセフソン定数と呼ぶ．発生する交流は非常に高周波であるため，近年テラヘルツ
波発信源としての分析，医療などの各分野での応用が期待されている．また，逆に接合にジョセ
フソン定数の整数倍となる高周波を照射すると，それに応じた電圧が接合間に生じる．非常に正確な電圧が生じるため，この現象は電圧標準に応用されている．
また，図 2.2 の様な矩形の接合面に平行に磁場を印加した場合，ジョセフソン電流の最大値は次のように表せる．
(
)
Φ
sin π
Φ0
Imax = Ic
(2.9)
Φ
π
Φ0
ここで Φ は接合面を横切る磁束，Φ0 は量子磁束である．このように，ジョセフソン電流は量子磁束
単位の磁束に対し敏感反応する．このことを利用し，超伝導量子干渉計 (SQUID: Superconducting
QUantum Interference Detector) 等の磁束計や SFQ(Single Flux Quantum) 回路の様な高速論理回路に応用されている．

2.3

超伝導トンネル接合光検出器

超伝導トンネル接合 (STJ:Superconducting Tunnel Junction) 光検出器は，超伝導体/絶縁膜/
超伝導体の構造をもつジョセフソン接合素子である．この素子中に粒子が入射すると，そのエネ
ルギーに応じた電流が接合間を流れる．超伝導体のエネルギーギャップは表 2.1 で示した様に非常に小さく、崩壊光の様な低いエネルギーに対しても十分感度を持つ。

2.3.1構造
Superconductor
Insulator
SiO2

図 2.3: STJ 検出器の構造

STJ 検出器の構造を図 2.3 に示す．STJ 検出器は，厚さ数百 nm，大きさ数十 µm2 〜数百 µm2の２枚の超伝導体膜と厚さ数 nm の超伝導体酸化膜から成る SIS 構造のジョセフソン接合である．
その他，読み出しのため上下の超伝導体からは配線が伸び，側面や上面は絶縁や保護のため SiO2により絶縁膜が形成される．これらはフォトリソグラフィによりシリコンやサファイヤウェハ上に形成する．

2.3.2

検出原理

E
quasi-particle

cooper pairBsuperconductor insulator superconductor

図 2.4: STJ 検出器の動作原理
粒子が検出器中に入射すると，そのエネルギーによってクーパー対が破壊され準粒子が生成される．入射エネルギーの一部はフォノン生成に使われるが，エネルギーギャップが十分小さいため，理想的にはエネルギーのほとんどが準粒子へと変換される．このようにエネルギーの散逸が小さいことも，超伝導検出器の特徴である．生成された準粒子は超伝導体中を拡散し，絶縁膜に到達したものがトンネル効果によって反対側の超伝導体へ通り抜ける．この準粒子のトンネル電流を信号として観測する．
STJ 検出器の接合間には電圧を印加しているため，絶縁膜を挟んでポテンシャルに差が生じている．したがって，準粒子のトンネル確率は一方向に高くなり，電流も一方向に流れる．

また，STJ 検出器はジョセフソン接合であるため，信号とは別にジョセフソン電流も生じる．
これは信号に対してバックグラウンドとなるため，動作中は磁場を絶縁膜と平行に印加し抑制する．磁場中でのジョセフソン電流は式 2.9 で表される．したがって，ジョセフソン電流は絶縁膜を貫く磁束が磁束量子の整数倍になるよう調節するか，大きな磁場を印加することで抑制できる．
通常，磁束の調節は困難であるから，十分大きな磁場を印加することで抑制する．

2.3.3

エネルギー分解能

一般に，粒子検出器のエネルギー分解能は入射粒子によって生成された粒子数の統計的ゆらぎで決まる．入射粒子のエネルギーを E ，粒子生成に必要な平均エネルギーを ϵ とすると，発生粒子数 N とその統計ゆらぎ δN (F W HM ) は，

E
ϵ √

N

=

δN

= 2.35(2.10)
FEϵ(2.11)となる．ここで，F はファノ因子である．したがって，検出器のエネルギー分解能は以下で表される．
√
δN
δF W HM == 2.35 ϵF E
(2.12)N

STJ 検出器の場合，ϵ は超伝導エネルギーギャップの ∆ に相当するが，実際には ϵ = 1.7∆ となることが知られている [5]．したがって，STJ のエネルギー分解能は以下の様になる．
δF W HM =√δN= 2.35 1.7∆F E
N(2.13)

式 2.2 と合わせると，エネルギーギャップが小さいほど，すなわち，転移温度が低い超伝導体
ほど分解能が良くなることが分かる．

リーク電流

Leakage current

2.3.4

on

citati

l ex
ma
r
e
th

quality of SIS

Temperature

図 2.5: STJ 検出器のリーク電流の温度依存性

磁場を印加している場合，理想的な STJ 検出器では接合間に電流は流れない．しかし，実際には以下に示すような要因によるリーク電流が存在し，信号のバックグラウンドとなる．

熱励起した準粒子起因
熱励起で発生した準粒子が接合間をトンネルしリーク電流となる．この時の電流値は十分低温(T << Tc ) で次のように近似できる．
1

Ileak ∝ T 2 exp(−∆/kB T)(2.14)

すなわち，動作温度を低くすることで熱励起起因のリーク電流は抑えることが出来る．一般的に，素子に用いられる超伝導体の転移温度の 1/10 程度で動作させ，熱起因のリーク電流を抑制する．

不完全な構造起因
酸化膜に開いた微小なピンホールや素子側面での上下超伝導膜の接触などでリーク電流が発生する．これらは温度に寄らず一定で，作成過程・素子構造の改善により抑制できる．また，ピン
ホールや側面の接触は素子の大きさに依存すると考えられるため，小さなサイズの素子ほど，構造起因のリーク電流は小さくなるものと期待される．

その他の要因その他の要因としては次のようなものが挙げられる．

• 物理的な振動や高温体からの熱輻射によるクーパー対の解離• 地磁気や磁性体部品などが原因で STJ 検出器内部に磁場がトラップされ，部分的に常伝導状態のままとなり，常伝導電子によるトンネル電流が観測される
これらは測定系の改善により排除する．

2.3.5

電流電圧特性

I
Ic

Rn

m
or

al

Ileak

V
2Δ /e

w/o light

図 2.6: STJ 検出器の電流電圧特性

STJ 検出器の電流電圧特性を図 2.6 に示す．ただし，簡単のため，シャピロステップ等，交流
ジョセフソン効果は考慮していない．
0 < |V | < 2∆/e の時，クーパー対は絶縁膜をトンネルすることが出来ず，電流は流れない．しかし実際には先述のリーク電流が存在するため電流値はゼロにはならず，電流電圧特性は有限の抵抗を持つように振る舞う．
|V | > 2∆/e の時，クーパー対は準粒子として対岸の超伝導体へトンネルすることが出来る．したがって，この領域で電流電圧特性は通常の抵抗の様に振る舞う．
したがって，通常 STJ 検出器を動作させる場合，印加電圧 V が 0 < |V | < 2∆/e に収まる様に設定する．また，STJ 検出器に光が入射している場合，クーパー対解離による電流が増加するた
め，電流電圧特性は図 2.6 中の黄線から赤線へ変化する．信号電荷は準粒子寿命とトンネル確率によって緩和し，通常数 µs 程度の幅を持ったパルスとして観測される．
ただし，実際には外部回路や検出器のインピーダンスにも依存し，発生電荷の読み出しのイン
ピーダンスが大きい場合，信号は回路の時定数にしたがって緩和する．

2.4

Nb/Al-STJ 検出器の研究開発

先述したように，本研究グループでは崩壊光探索実験に用いる STJ 検出器として超伝導体にハフニウムを用いた Hf-STJ 検出器と，ニオブとアルミを用いた Nb/Al-STJ 検出器の開発研究を行っている．
Hf-STJ 検出器は，エネルギーギャップが 0.020meV と非常に小さく，24meV の崩壊光 1 光子に対してもエネルギー分解能 2% を達成することが可能となる．本研究グループでは 2012 年に世界で初めてハフニウムを用いた STJ 検出器の作製に成功し，光に対する応答を確認した [6]．しかしながら，品質の良い素子作製法の確立はまだ研究段階である．加えて，超伝導転移温度も 165mKと非常に低いため，Hf-STJ 検出器は将来的に行う衛星実験の際に用いることを考え開発研究を進めている．したがって，本論文では Hf-STJ 検出器について，これ以上触れない．
本節では，ロケット実験に用いる予定である Nb/Al-STJ 検出器について，その特性と開発研究の現状を述べる．

2.4.1

Nb/Al-STJ 検出器

構造

Nb/Al-STJ 検出器の構造を図 2.7 に示す．このように超伝導体部分に Nb と Al を，絶縁膜部分に Al2 O3 を用いている．
Nb Al Al2O3
SiO2

図 2.7: Nb/Al-STJ 検出器の構造

特徴

Nb 層に Al 層を加えることで，以下の特徴が現れる．
• 熱サイクルへの耐性
Nb 酸化膜は熱サイクルに弱く，繰り返し冷凍して使用出来ないという特徴がある．対して
Al 酸化膜は熱サイクルに強いため，Al 層を挟み酸化膜とすることで使い勝手のよい検出器としている．
• 転移温度の調節
2 つの超伝導体を隣接させた場合，一方の超伝導体中のクーパー対波動関数がもう一方の超伝導体中へ染み出し，転移温度が変化する．これを近接効果という．この変化の度合いは 2つの超伝導体の比率に依存する．したがって，比率を変えることで転移温度及びエネルギーギャップの調節が可能となる．Nb と Al の転移温度はそれぞれ，9.2K と 1.1K である．したがって，Al 層を挟むことで Nb 単体の場合よりも転移温度とエネルギーギャップは下がり，エネルギー分解能は向上する．また，その変化は Al 層比率が大きくなるほど大きくなる．
• トンネル準粒子数の増加

E
(2)
(2)'

(1)

Nb

(3)'

Al

(3)

B

(4)

Al2O3

Al

Nb

図 2.8: バックトンネリング現象
超伝導体と酸化膜の間に，よりエネルギーギャップの小さな超伝導体を挟むことでバックト
ンネリングという現象が起こり，トンネルする準粒子数が増加する．バックトンネリング現象の過程を図 2.8 に示す．STJ 検出器上部に入射した粒子はクーパー対を破壊し，準粒子を2 つ生成する．そのうち 1 つは絶縁膜をトンネルし，下部 Al 層常伝導帯に捕捉される．もう一方はトンネルせず，上部 Al 層常伝導帯に捕捉される．すると，上部超伝導体中にあった別のクーパー対が解離する．出来た準粒子のうち，1 つは絶縁膜をトンネルし，先にトンネルした準粒子と結合しクーパー対となる．もう 1 つは上部 Al 層常伝導帯に捕捉される．
この過程を繰り返すことでトンネルする準粒子数が増加する．バックトンネリング現象を含めると，発生準粒子数は以下となる．

N

= GAl

E
1.7∆
√

σN

= GAl

(2.15)(2.16)

FE
1.7∆(2.17)

ここで，GAl をトラッピングゲインと呼び，バックトンネリング現象による準粒子の増加率を表す．トラッピングゲインは約 10 倍程度とされている．

2.4.2

リーク電流への要請

先述したように、崩壊光探索実験は遠赤外領域の光を 1 光子ずつ計測する．この際、検出器のリーク電流の揺らぎによって発生する偽信号の頻度は、本物の光子の入射頻度に比べて小さい必要がある．
崩壊光探索実験において，光子が検出器へ入射する頻度は 1 ピクセル当たり 343Hz と見積もられる．ただし，望遠鏡の直径を 15cm，焦点距離を 1m，また検出器 1 ピクセル当たりの受光面積を 100 × 100µm2 ，ピクセル数を 50 × 8 と仮定した [8]．
また，STJ 検出器の信号は幅が 1µs 程度のパルスだとし，200s の測定時間を幅 1µs のゲートに分割する．この時，ゲート数は 2 × 108 となる．このゲート中で信号がある閾値を超えたかどう
かで光子を計測すると仮定する．
24meV の 1 光子の信号電荷量 Qs とその統計揺らぎ σs は，式 2.15，式 2.17 より，次のように見積もられる．

Qs = 235e−(2.18)

σs = 22e−(2.19)

ただし，∆ = 0.6meV[7]，GAl = 10，F = 0.2 とした．Qs より 2σs 以下の信号は切り捨てるとして，光子検出の信号閾値 Qth を以下の様に設定する．

Qth = Qs − 2σs ∼ 191e−(2.20)

リーク電流 Ileak の揺らぎがこの閾値を超え偽信号として観測される頻度が，光子の入射頻度
343Hz の 1/10 以下となる場合を考える．ここでは 30Hz とする．測定時間を 200s とすると，この間で発生する偽信号数は 6 × 103 となる．これは，全ゲート数に対して 3 × 10−5 であり，リーク電流の揺らぎが正規分布するとした場合の片側 4σ 以上に相当する．すなわち，

4σleak = 4√

Ileak /e × 1µs < Qth(2.21)

以上より，リーク電流の揺らぎによる偽信号の頻度を 30Hz と要請すると，リーク電流は 400pA以下となることが求められる．

2.4.3

開発の現状

本研究グループは 2014 年度より，産業技術総合研究所 (AIST) との共同研究を開始し，Nb/Al-STJ
検出器作製に関しては，産総研の CRAVITY(Clean Room for Analog-digital superconductiVITY)で行っている．CRAVITY のフォトリソグラフィ装置は超伝導素子形成に特化して自動化，レシピ化されており，安定して高品質の超伝導素子を作製することが可能である．
図 2.9 に CRAVITY で作製した Nb/Al-STJ 検出器のリーク電流の温度依存性 [9] を示す．この素子のサイズは 50 × 50µm2 である．黄，灰，橙の点はそれぞれ，STJ 検出器の両端電圧が 0.2mV，0.3mV，0.4mV の時のリーク電流の測定値を表す．また、曲線は式 2.14 によるフィット曲線である。これより 400mK 程度でリーク電流が 400pA 以下と，Nb/Al-STJ 検出器への要求は達成できていることが分かる．
しかしながら，現在もなお，Nb/Al-STJ 検出器を用いた遠赤外光 1 光子検出には至っていない．
その理由として，測定系依存の雑音が大きく効いているものと考えられる．この問題の解決のため，本研究グループは冷凍機内の検出器直近で動作する極低温前置増幅器の開発研究を行っている．この極低温増幅器開発について，次章以降で詳しく述べる．

図 2.9: CAVITY 製 Nb/Al-STJ 検出器のリーク電流温度依存性 [9]第3章

極低温増幅器

Nb/Al-STJ 検出器の性能自体は遠赤外光子検出の水準を満たしているが，現状，その検出には至っていない．その原因として，測定系依存の雑音が考えられる．
測定系雑音としては，先述したようにパルス管冷凍機等による振動やグラウンド電位の不定性，磁性体部品によるリーク電流の増加などが挙げられる．これらの要因は，測定系の適切な設計により改善が見込めるが，本論文では触れない．
もう 1 つ，冷凍機配線間で乗る雑音が考えられる．検出器の置かれる最低温ステージから冷凍
機外までは，熱流入を防ぐため数 m 程度の長い配線で結ばれる．したがって，この配線間で乗る雑音は無視できない．この雑音の影響を除外するため，信号増幅器を冷凍機内の検出器直近に設置し，信号雑音比を上げ冷凍機外へ読み出すことを考える．
本研究グループは，4K での動作が報告されている FD-SOI-MOSFET を用いて極低温増幅器を作製すること考え，その開発研究を行ってきた．本章では，その導入としてまず MOSFET や
FD-SOI-MOSFET の基本特性について触れ，その後，極低温増幅器の開発研究について述べる．

3.1

MOSFET

FET(Field Eﬀect Transistor) はトランジスタの 1 種である．ドレイン，ソース，ゲートの 3 つの電極を持ち，ゲートに印加する電圧によって，ドレイン-ソース間に流れる電流の制御を行う．
FET はゲートの構造により大きく JFET (Junction-FET) と MOSFET (Metal Oxide SemiconductorFET) の 2 つに分類される．さらに，MOSFET はドレイン-ソース間を流れるキャリアの種類により 2 つに分類される．キャリアが電子の場合 N 型 (NMOS)，正孔の場合 P 型 (PMOS) という．
これらは移動度が異なるため性能に差が生じる．
以下，極低温増幅器に用いる FD-SOI-MOSFET の導入として，NMOS を例に MOSFET の基
本的な特性を述べる．PMOS の場合，極性を逆にして考えれば良い．

20

3.1.1構造

source

gate

drain

W

SiO2
n+

n+
L

substrate Si
図 3.1: MOSFET の構造

MOSFET の構造を図 3.1 に示す．基板となる P 型半導体上に高濃度の N 型不純物を注入しドレインとソースを形成している．ゲートは基板表面に酸化膜 (SiO2 ) と電極 (ポリシリコン) を堆積させ形成する．このように，ゲートは金属-絶縁膜-半導体からなる MOS(Metal-Oxide-Semiconductor)構造となっており，これが MOSFET と呼ばれる所以である．ドレイン-ソース間方向のゲート寸法をチャネル長 L，それと直行する方向のゲート幅をチャネル幅 W と呼ぶ．
また基板 (ボディ) 電位も MOSFET の特性に大きく関与するため，通常基板にも端子が伸び電気的な接触が図れるようになっている．接触抵抗が小さくなるよう，ボディ電極部分は高濃度のP 型不純物が注入されている．ボディ電位は通常，回路中で一番低い電位が与えられる．以下，断りのない場合，ボディはソースと同じ電位が与えられているとして議論をすすめる．

3.1.2

動作原理

drain

gate

- Vd

- Vg

source

+

+

drain

gate

- Vd

- Vg

source

+

+
W

drain

gate

- Vd

- Vg

W

W
inver
sion

tion

x

0

(a) 蓄積領域

+

+

deple

L

L

x

source0(b) 空乏領域

Lx0(c) 反転領域

図 3.2: MOSFET の動作原理
図 3.2 の様に MOSFET の各端子に電圧を印加する場合を考える．ゲート電圧が負の場合，ゲート直下には正孔が誘起される (図 3.2a:蓄積領域)．この時，ドレイン-ソース間は強く分離され電流は流れない．ゲート電圧が正に転じ上昇するにつれ，ゲート直下には電子が誘起される．誘起された電子は基板中の正孔と対消滅し空乏層が形成される (図 3.2b:空乏領域)．この場合もドレイ
ン-ソース間に電流は流れない．さらにゲート電圧を大きくすると，誘起される電子密度が基板の正孔密度を上回り，ゲート直下は本来の P 型から N 型へ反転した状態となる (図 3.2c:反転領域)．
すなわち，ドレイン-ソース間は N 型の半導体で繋がれた状態となる．このキャリアの通り道をチャネルと呼ぶ．このとき，ドレイン-ソース間にはその間の電圧差に従った電流が流れる．このように，ゲートに印加した電圧によりゲート直下のキャリア密度を変化させ，ドレイン-ソース間に流れる電流を制御する．
ゲート酸化膜直下の半導体の極性が反転し，ドレイン-ソース間に電流が流れ始めるゲート-ソース間の電圧を閾値電圧 Vth と呼ぶ．実際には，閾値電圧に達すると同時に突然電流が流れるわけ
ではなく，弱い反転層を介して徐々に電流が流れだす．この時の電流をサブスレッショルドリー
クと呼び，ゲート-ソース間電圧に対して指数関数的に上昇する．また，閾値電圧はゲート酸化膜
直下に不純物を注入することである程度調整できる．

電流電圧特性

Vgs

Ids

Vd
s=

Vg
s-

Vt

h

3.1.3

Vds

図 3.3: MOSFET のドレイン-ソース間電流-ドレイン-ソース間電圧特性

age
sub
thr

esh

old

lea
k

Ids

Ids

Vgs

Vth

Vgs

Vgs

(a) 線形表示(b) 対数表示

図 3.4: MOSFET のドレイン-ソース間電流-ゲート-ソース間電圧特性

MOSFET の電流電圧特性を図 3.3，図 3.4 に示す．それぞれ，ドレイン-ソース間電圧，ゲートソース間電圧に対するドレイン-ソース間電流の変化を表す．
ドレイン電流の表式を求めるため，前節 (図 3.2) と同様に各端子に電圧を印加した場合を考える．先述の通り，チャネルはゲート電圧が閾値電圧より大きくなったときから形成される．この時，チャネルの位置 x での単位長あたりの電子密度 Qd (x) は，MOSFET をコンデンサと見なすと次で表される．
∆Qd (x) = W Cox [Vgs − Vth − V (x)]∆x(3.1)
ここで，W はチャネル幅，Cox は単位長さ当たりのゲートの静電容量，V (x) は x でのドレインソース間電位である．一方，ドレイン‐ソース電流は単位時間，単位面積あたりにチャネルを流れる電子数で表される．すなわち，

Ids =

∆Q
∆Q
=
v
∆t
∆x

(3.2)

ここで，v は電子速度である．以上，式 3.1，3.2 より，次を得る．

Ids = −W Cox [Vgs − Vth − V (x)] µdV (x)dx(3.3)

ただし，電子速度 v は移動度 µ とドレイン-ソース間電場 E = dV (x)/dx を用いて，

v = µE = −µ

dV
dx

(3.4)

と置き換えた．
以下，2 つの領域に分けて，ドレイン電流の表式を考える．
線形領域 (Vds < Vgs − Vth )Vds < Vgs − Vth のとき，MOSFET は線形領域にあるという．
この時，V (x = L) = Vds < Vgs − Vth であるから，式 3.1 よりチャネルはドレイン-ソース間にまたがることが分かる．ドレイン電流は式 3.3 の両辺を x = 0 から L まで積分することで得られる．すなわち，
]
[
W
1 2
(3.5)
Ids = µCox
(Vgs − Vth )Vds − Vds
L2
また，Ids −Vds 特性 (図 3.3) からも分かるように，Vds の小さな領域，すなわち，Vds << 2(Vgs −Vth )では，ドレイン電流は次のように線形で近似できる．

Ids ≈ µCox

W
(Vgs − Vth )Vds
L

(3.6)

また式 3.5 より，ドレイン電流は Vds = Vgs − Vth の時，最大であることがわかる．この時の電流値は次で表される．
W
1(Vgs − Vth )2(3.7)
Ids = µCox2
L
飽和領域 (Vds > Vgs − Vth )Vds > Vgs − Vth のとき，MOSFET は飽和領域にあるという．
この時，Vds > Vgs − Vth であるから，式 3.1 より，V (x < L) = Vgs − Vth なる点で電荷密度はゼロとなる．すなわち，ドレイン付近ではチャネルが途切れる．この時，チャネルがピンチオフ

したという (図 3.5)．ドレイン電流は式 3.3 を x = 0 から L′ (< L) まで両辺積分することで得られる．ただし，V (x = L′ ) = Vgs − Vth である．

1
W
Ids = µCox ′ (Vgs − Vth )2
2
L

(3.8)

すなわち，Vds > Vgs − Vth ではドレイン電流が Vds に対し一定となる．
実際には，ドレイン-ソース間電圧が大きくなるほど，ピンチオフする点 L′ は短くなる．すな
わち，L′ は Vds の関数となる．この効果をチャネル長変調効果という．L′ = L − ∆L とすると，
1/L′ ≈ (1 + ∆L/L)/L と近似できる．さらに ∆L/L = λVds とチャネル長変調がドレイン−ソー
ス間電圧に対し 1 次で変化するとすると，式 3.8 は次で表される．

W
1
Ids ≈ µCox
(Vgs − Vth )2 (1 + λVds )
2
L

(3.9)

ここで，λ はチャネル長変調係数と呼ばれ，チャネル長が長いほど小さくなる．

drain

gate

- Vd

- Vg

source++Wpinch-off
L

L'

x

0

図 3.5: ピンチオフ

3.1.4

トランスコンダクタンス

先述した通り，MOSFET はゲートに印加する電圧によりドレイン-ソース間の電流を制御を行う．すなわち，MOSFET はある入力電圧を出力電流へと変換するデバイスと見なせる．この変換係数をトランスコンダクタンスといい，ゲート-ソース間電圧の変化に対するドレイン-ソース
間電流の変化の割合で定義する．
∂Ids(3.10)gm =∂Vgs Vds =const

3.1.5

小信号等価回路

一般に，電子デバイスの入力応答は非線形であり，そのデバイスを用いた回路の解析は容易ではない．ただし，入力信号による変位が動作バイアス点から大きく外れない場合，その回路はそのバイアス点近傍で線形で近似でき，簡単な等価回路で表せる．この等価回路を小信号等価回路，
または小信号回路と呼ぶ．

以下で，線形領域，飽和領域における MOSFET の小信号等価回路を示す．なお，デバイスを等価回路で完全に表現する場合，配線等による抵抗や各端子間・端子-基板間を繋ぐデバイス容量も考慮する必要があるが，ここでは触れない．

(a) 線形領域(b) 飽和領域

図 3.6: MOSFET の小信号等価回路

線形領域
先述した様に，線形領域のドレイン電流はドレイン-ソース間電圧に対し線形に近似できる．すなわち，この時 MOSFET はドレイン-ソース間をつなぐ線形抵抗の様に振る舞う．等価回路を図
3.6a に示す．
このとき，等価回路の抵抗値は次で表され，ゲート電圧により抵抗値が制御できる可変抵抗の様に動作する．
1∂Vds=(3.11)rO =W∂IdsµCox L (Vgs − Vth )飽和領域

Ids − Vds 特性 (図 3.3) を見れば分かるように，飽和領域で動作する MOSFET はドレイン−ソース間をつなぐ電流源の様に振る舞う．実際には，チャネル長変調効果のため理想的な電流源とはならず，その分の抵抗値が出力抵抗として電流源と並列に加わる．等価回路を図 3.6b に示す．
このとき，等価回路の電流源の電流値は次で表され，ゲート電圧により電流を制御できる電圧
制御電流源の様に動作する．
Ids = gm Vgs(3.12)
また，出力抵抗は以下で表せる．

rO =

∂Vds
1
= 1
W
2
∂Ids
2 µCox L (Vgs − Vth ) λ(3.13)

3.1.6

CMOS

p+

n+

n+

p+

p+

n+

n-wellSubstrate p Si

図 3.7: Bulk-CMOS の構造
一般に MOSFET は，CMOS(Complementary-MOS) 技術により同じ基板上に複数の NMOS，
PMOS を形成して用いる．これにより様々な回路を同一基板上で設計することが出来るため，大規模な集積化も可能となる．
図 3.7 に Si バルク上に形成した CMOS(Bulk-CMOS) の構造を示す．同一基板上へ NMOS，
PMOS の両方を形成する際，当然片方のデバイスは極性が基板と逆となる．そのため，そのままでは同一基板上へのデバイス形成は不可能である．そこで，基板中の部分部分に極性が逆となる
基板 (ウェルと呼ばれる) を設け，その中にもう一方のデバイスを形成する．デバイス間は PN 接合の空乏層により電気的に区切られる．

3.2

FD-SOI-MOSFET

SOI(Silicon-On-Insulator) プロセスとは，SiO2 酸化膜上に半導体デバイスを作製する技術である．SOI-MOSFET とは SOI プロセスにより，酸化膜上に形成された MOSFET を指す．本節では 4K での動作が報告されている FD-SOI-MOSFET について，その構造と特性を述べる．
なお，本研究で用いる FD-SOI-MOSFET 及び SOI 回路基板の形成は全てラピスセミコンダク
タ (株) で行った．

3.2.1

構造
FD-SOI-CMOS

PD-SOI-CMOS

BOX SiO2
Substrate p Si

図 3.8: SOI-CMOS の構造

SOI-MOSFET の構造を図 3.8 に示す．SOI 基板は Si 層と SiO2 層 (BOX 層) の 2 層から成る．
BOX 層上にはさらに Si 層が形成され，各デバイスはその上に作られる．

先述した様に，通常の Bulk-CMOS の場合，デバイス間は PN 接合による空乏層で仕切られる．
一方，SOI プロセスで形成された CMOS は，個々のデバイスが酸化膜層に埋め込まれ，電気的に完全に分離される．そのため，SOI-CMOS は一般に，寄生容量が Bulk-CMOS に比べ小さい．したがって，電流の損失やデバイス間のクロストークが少なく，低消費電力化や集積化に優れる．
また，SOI-MOSFET はボディ部分の空乏化状態により，部分空乏型 (PD:Partially Depleted)と全空乏型 (FD:Fully Depleted) に分類される．
PD-SOI プロセスでは基板上の Si 層は数 µm 以上と厚い．そのため，MOSFET のボディ部分
はゲート酸化膜直下のみが部分的に空乏化するのみである．
一方，FD-SOI プロセスでは数百 nm 以下の薄い Si 層にトランジスタが形成される．そのため，
MOSFET のボディ部分は完全に空乏化される．したがって，後述の浮遊帯効果も抑制すること
が出来る．

3.2.2

浮遊帯効果

e-

e- +
h
h

+

eh+ +
h+ h

floating body effect

図 3.9: 浮遊帯効果
チャネルを通る電子はドレイン-ソース間電圧で加速されながら進む．加速された電子はドレイン付近で Si 層に衝突し，電子-正孔対を生成することがある．ドレイン端子には正電圧が印加されているため，生成された電子はドレインにすぐ吸収される．一方で，ボディ部分が電気的に浮いた状態にある場合，生成された正孔はボディ部分に逃げ蓄積してしまう．その結果，ボディ電位が変化し MOSFET の動作に悪影響を及ぼす．これを浮遊帯効果 (Floating body eﬀect) と呼ぶ．
PD-SOI-MOSFET では，ボディ層の一部は空乏化せず電気的に浮いた状態にあり，かつ各デバ
イスが酸化膜層で電気的に分離されているため，この効果は無視できない．浮遊帯効果はボディ部分との電気的な接触を施すことである程度抑制は出来るが，根本的解決には至らない．
また，浮遊帯効果は Bulk-MOSFET を低温下で動作させる場合にも見られる．通常，BulkMOSFET のボディとの電気的接触は基板に打ち込まれた電極によってなされる．常温で動作させる場合，この方式は問題とはならない．しかし，Si 基板の抵抗値は温度が低くなるにつれ増加するため，低温下ではボディ部分が電極から分離される．すなわち，PD-SOI-MOSFET と同様の状況に陥る．加えて，低温下ではキャリアの移動度が上昇するため，先述の電子-正孔対生成も起こりやすくなる．以上の理由から，Bulk-MOSFET は一般に低温で動作しない．

一方で，FD-SOI-MOSFET では，ボディ層は完全に空乏化するため，浮遊帯効果は起こらない．ただし，実際には FD-SOI プロセスでもわずかながら空乏化しない領域が存在する．この領域による浮遊帯効果を抑制するため，ボディ部分には電気的な接触が図られる．その方式としては，ボディ部分から直接電極を伸ばした Body-tie type と，ボディをソースに接続した source-tie
type が存在する．
JAXA の研究グループは，FD-SOI-MOSFET が浮遊帯効果に強いことに着目し，FD-SOI プロ
セスでオペアンプを作製し 4K での動作を確認した．これを受け，本研究グループでは，FD-SOIMOSFET を用いた STJ 検出器信号読み出し用の極低温増幅器の開発研究に着手した．

低温特性

3.2.3

Ids [A]Ids [A]

−3

×10

10−3

PTEG2_10_NS4_IdVd

1.4

Vgs = 2.00 V
W/L= 10/ 1

1.2

PTEG2_10_NS4_IdVg
Vds = 1.80 V
W/L= 10/ 1

10−4

Temperatureroom
3K

Temperature
room
3K

10−5

1

10−6
0.8
10−7
0.6
10−8
0.4

10−9

0.2
0

10−10
0

0.5

1

1.5

2
Vds [V]0(a) Ids − Vds 特性

0.5

1

1.5

2
Vgs [V](b) Ids − Vgs 特性

図 3.10: FD-SOI-MOSFET の極低温での電流電圧特性

FD-SOI-MOSFET の極低温下での電流-電圧特性を図 3.10 に示す．赤点が室温時，青点が 3K時の測定点である．図 3.10a，3.10b は，それぞれ，ドレイン-ソース間電圧，ゲート-ソース間電圧に対するドレイン-ソース間電流をプロットしたものである．
室温時の特性と比較すると，低温下では次のような特性変化が現れることが分かる．
• キャリアの移動度上昇による飽和領域電流値の上昇• 閾値電圧の上昇• サブスレッショルドリークの減少
さらに本研究グループでは，FD-SOI-MOSFET が 100mK の極低温下でも動作することを確認した．その結果，この電流電圧特性は 3K 以下ではほぼ変化しないことが分かっている．
また，一部で次の様な特性異常も見られ，現在改善が図られている．

• Vds の低い領域におけるドレイン-ソース間抵抗の上昇• Vds の高い領域でドレイン-ソース間電流が急激に流れる kink 効果

以上に示したように，極低温下で FD-SOI-MOSFET の特性は大きく変化する．しかしながら，致命的な性能劣化は見られず，ゲート-ソース間電圧でドレイン-ソース間電流を制御するという
MOSFET としての動作自体は，極低温環境下でもなお見受けられる．したがって，この特性変化さえ考慮すれば，FD-SOI-MOSFET は極低温下でも十分増幅回路として用いることが可能で
ある．

3.3

アナログ CMOS 回路本研究に関連するアナログ CMOS 回路の基本構成要素とその特性について述べる．

3.3.1

ソース接地増幅段(a) 抵抗負荷(b) 電流源負荷

図 3.11: ソース接地増幅回路
図 3.11 に示す回路をソース接地増幅回路といい，信号増幅器として動作する．
この回路の入出力特性を図 3.12 に示す．入力端子に電圧を印加すると，ゲート-ソース電圧に従った電流がドレイン-ソース間に流れる．この電流は抵抗 R を流れ，電圧降下により出力端子電圧に変化をもたらす．すなわち，
V out = Vdd − RIds
(3.14)

M1 がオフの状態，すなわち，入力電圧が V in < Vth の時，ドレイン電流は流れない．したがって，出力電圧は Vout = Vdd となる．
入力電圧が Vth + V out > V in > Vth となると M1 は飽和領域で動作し，出力電圧はW
1
V out = Vdd − R µCox (V in − V th)22
L

(3.15)となり，Vdd から 2 次で減少する．
V in > V out + V th となると，M1 は飽和領域から外れ，線形領域で動作する．先述の様に，線形領域で MOSFET は抵抗の様に振る舞う．したがって，出力電圧は Vdd を抵抗 R と MOSFETの抵抗 (式 3.11) とで抵抗分割した値となる．すなわち，

V out =

Vdd
ro
Vdd =
ro + R
1 + µCox (W/L)R(Vin − Vth )(3.16)

VOUT

VIN
図 3.12: ソース接地増幅回路の入出力特性

図 3.13: ソース接地増幅回路の小信号等価回路

ソース接地増幅回路を利得を求めるため，小信号等価回路を考える．飽和領域で動作するソース接地増幅回路の小信号等価回路を図 3.13 に示す．これより，利得は次で表せ，出力端子から見込んだ出力抵抗で制限される．ただし、(R||rO ) は R と rO の並列抵抗を表す。

∂V out∂V in= −gm (R||rO )A =(3.17)(3.18)

以上より，負荷抵抗の値が大きいほど増幅回路の利得は大きくなることが分かる．しかし，一般に CMOS 技術では高精度で高抵抗な抵抗素子を形成することが困難である．そこで実際には，
図 3.11b に示すよう，MOSFET を飽和領域で駆動させ，電流源として用いることで高抵抗負荷を実現する．また，電流源負荷の特徴として，供給電圧を大きく消費せず高抵抗を実現できることが挙げられる．

3.3.2

ソースフォロワ(a) 抵抗負荷(b) 電流源負荷

図 3.14: ソースフォロワ

VOUT

図 3.14 に示す回路をソースフォロワ，またはドレイン接地増幅回路と呼ぶ．ソースフォロワは出力抵抗を下げ，信号損失が無視できるようにする役割を持つ．

VIN

図 3.15: ソースフォロワの入出力特性
この回路の出入力特性を図 3.15 に示す．M1 がオフの状態，すなわち，入力電圧が V in < Vthの時，ドレイン電流は流れない．したがって，出力電圧は Vout = 0 となる．
入力電圧が V in > V th となると，M1 はオンとなり，飽和領域で駆動する．この時，出力電圧は以下で表せる．

V out = Ids RW
1µCox (V in − V th − V out)2 R=
2L(3.19)(3.20)

すなわち，ソースフォロワの出力電圧は入力電圧に追従 (Folow) する．これが，ソースフォロ
ワと呼ばれる所以である．この性質から，ソースフォロワは出力電圧レベルのシフトにも用いられる．

図 3.16: ソースフォロワの小信号等価回路
ソースフォロワの利得，出力抵抗を求めるため，小信号等価回路を考える．M1 が飽和領域で動作している時，ソースフォロワは図 3.16 に示す小信号等価回路で表せる．これより，ソースフォ
ロワの増幅率，出力抵抗は次で表せる．ただし、1/gm ||R||rO は 1/gm と R，rO の並列抵抗を表す。

A =
R =

gm (ro ||R)∂V out=∂V in
1 + gm (ro ||R)∂V out1=||R||ro∂Iout
gm(3.21)(3.22)

すなわち，負荷抵抗が十分大きい場合，トランスコンダクタンスが大きいほど，増幅率は 1 に近づき，出力抵抗は下がる．ソースフォロワもソース接地増幅回路と同様，一般的には，図 3.14bに示すよう，MOSFET を飽和領域で駆動させ電流源として用いることで高抵抗負荷を実現する．

3.4

FD-SOI-MOSFET を用いた極低温増幅器の開発研究

3.4.1

SOI 増幅回路一体型 STJ 検出器
Pad

Nb/Al-STJ

W via

MIM
capacitor
SOI
circuit
Al wireFD-SOIMOSFET

図 3.17: SOI 増幅回路一体型 STJ 検出器

SOI 増幅器一体型 STJ 検出器 (SOI-STJ) は，FD-SOI プロセスで作製した増幅回路基板上にSTJ 検出器を直接形成した，増幅回路一体型の光検出器である．一体型にすることで，STJ 検出
器の信号を配線を介さず増幅することができるため，SN 比の大きな改善が期待できる．
図 3.17 に SOI-STJ の構造を示す．SOI-STJ は SOI 回路基板と STJ 検出器からなる．
SOI 回路基板はデバイス層とアルミからなるメタル層 4 層の積層構造を持つ集積回路である．デバイス層には先述の FD-SOI-MOSFET 等が形成され，メタル層で形成された配線や MIM(MetalInsulator-Metal) キャパシタンス等と合わせて回路が形成される．層間と基板表面は酸化膜層で電気的に絶縁，保護される．回路との電気的接触は各層間に伸びたタングステンのビアによって行う．回路形成後，基板表面は CMP 研磨により平坦化されている．
STJ 検出器はフォトリソグラフィにより SOI 回路基板上に直接形成する．形成場所には回路からビアが伸びており，STJ 検出器の下部超伝導体と電気的に接触する．

3.4.2

極低温増幅器の開発現状

本研究グループはこれまで SOI-STJ 検出器の開発研究に取り組んできた．現在までに，改良を重ねながら順に 3 つの回路の設計を行い，その評価を行った．本節ではその開発研究の変遷について述べる．

SOI-STJ1(a) 回路図(b) レイアウト

図 3.18: SOI-STJ1 のデザイン [13]まず，導入段階として FD-SOI-MOSFET 単体と配線のみからなる SOI 回路基板 (SOI-STJ1)を設計した．さらに，その基板上に Nb/Al-STJ 検出器を形成し，その性能の評価を行った．
図 3.18 に SOI-STJ1 の回路デザインを示す．回路はドレイン端子に外部抵抗を接続し，抵抗負荷のソース接地増幅回路として用いる．STJ 検出器は FET のゲート端子から伸びたビア上に形成する．検出器の信号電荷は MOSFET のゲート容量に流れ，ゲート電圧に変化が生じる．その変化を増幅回路で増幅する．
まず，SOI-STJ1 に搭載した FD-SOI-MOSFET の性能評価を行った．そのドレイン-ソース間電流-ゲート-ソース間電圧特性を図 3.19 に示す．この測定は SOI 基板表面への Nb/Al-STJ 検出
器形成後に行われた．これより，FD-SOI-MOSFET に STJ 検出器形成プロセスによる損傷は見られず，1K 以下の極低温でも正常に動作するが確認された．
次に，SOI 基板上に形成された Nb/Al-STJ 検出器の性能評価を行った．その電流電圧特性を図3.20 に示す．図 3.20a が磁場印加前，図 3.20b が磁場印加後のグラフである．磁場の印加により，ジョセフソン電流が抑制されていることが分かる．また，リーク電流は 0.5mV で 6nA 程度であり，これは同様の工程で作成された通常の Nb/Al-STJ 検出器と比べ，同程度であった．
さらに，光応答性についても確認した．ただし，SOI-STJ1 回路での読み出しは行わず，Nb/AlSTJ 検出器単体のみでの応答を測定した．波長 465nm の可視光レーザーを 20 パルス (50MHz) で照射し，Nb/Al-STJ 検出器の両端電圧の変化を記録した．その信号波形を図 3.21 に示す．信号幅は 1.5µs 程度であり，信号の波高分布から検出光子数は 206 ± 112 と見積もられた．
以上，Nb/Al-STJ 検出器を SOI 回路基板上に形成しても，回路と検出器はそれぞれ単体では問題なく動作することが確認された．ただし，次の様な問題点が挙がり，STJ 検出器の信号を SOI回路基板で増幅するには至らなかった．

• 回路のバイアス電圧と STJ 検出器のバイアス電圧をそれぞれ独立に決められず，同時に動作させることが困難．
• MOSFET のゲート容量が大きく (W = 10×100µm, L = 1µm)，信号電荷に対するゲート電圧変化が小さくなってしまう．
以上の問題点を解決するため，SOI-STJ2 の設計が行われた．

(a) NMOS(b) PMOS

図 3.19: Nb/Al-STJ 検出器形成後の FD-SOI-MOSFET 電流電圧特性 [13](a) 磁場印加なし(b) 磁場印加 ( 150Gauss)

図 3.20: SOI-STJ1 基板上に形成した Nb/Al-STJ 検出器 電流電圧特性[13]図 3.21: SOI-STJ1 基板上に形成した Nb/Al-STJ 検出器 光応答信号 [13]SOI-STJ2(a) 回路図(b) レイアウト

図 3.22: SOI-STJ2 のデザイン [13]SOI-STJ1 の問題点解決のため，SOI-STJ2 を新たに設計し，その性能評価を行った．SOI-STJ2の回路図を図 3.22 に示す．SOI-STJ2 も SOI-STJ1 と同様，ドレイン端子に抵抗を接続しソース
接地増幅回路として用いる．SOI-STJ1 からの変更点は以下の 2 点である．

• 回路と検出器間をキャパシタンスで区切り，バイアス電圧を独立に印加出来るようにした．
• MOSFET のゲート容量を小さくし，信号電荷に対するゲート電圧変化を大きくした．
MOSFET と検出器と回路を区切るキャパシタンスの大きさは，信号電荷量に合わせ 3 種用意した．
SOI-STJ2 でも SOI-STJ1 と同様，MOSFET 単体での性能評価を行った．サイズの小さな FDSOI-MOSFET においても極低温下で正常に動作することを確認した．SOI-STJ2 に関しては，
100mK の極低温での動作も確認した．
また，ファンクションジェネレータで生成した sine 波を入力し，極低温下での増幅作用も確認した．図 3.23 にその結果を示す．図 3.23a は 1.7K 下での入力 (青) と出力 (赤) の波形のグラフである．また，図 3.23b は増幅の周波数依存性を示す．青が室温時，赤が 1.7K 時のものになる．
しかしながら，増幅作用は見られるものの利得は 25 倍程度と低く，入力周波数 1kHz 程度までしか応答が得られない．すなわち，以下の問題が新たに挙げられた．
• 十分な利得を得るには負荷の抵抗値を大きくする必要があるが，それに伴って供給電圧も大
きくせねばならない．すると，印加電圧が FD-SOI-MOSFET の耐圧電圧を超えてしまい，
素子の破壊につながる．また，抵抗値自体を大きくするのにも限界がある．
• ソース接地増幅段のみでは出力インピーダンスが高く，冷凍機配線等の高容量負荷を駆動する場合，高周波数では応答が得られない．
また，STJ 検出器の作製に関しては，作製の歩留まりが悪く動作可能な素子を形成するに至らなかった．
以上の問題点を解決するため，SOI-STJ3 の設計が行われた．

(a) 信号波形(b) 周波数依存性

図 3.23: SOI-STJ2 による sine 信号の増幅 [13]

SOI-STJ3(a) 回路図(b) レイアウト

図 3.24: SOI-STJ3 のデザイン [13]SOI-STJ2 の問題点解決のため，SOI-STJ3 を新たに設計し，その性能評価を行った．SOI-STJ3の回路図を図 3.22 に示す．SOI-STJ2 からの変更点は以下の 3 点である．
• 抵抗負荷を飽和領域で動作する MOSFET で置き換え，電流源負荷のソース接地増幅回路に変更した．
• ソース接地増幅回路の入出力間をフィードバック抵抗 (MOSFET を可変抵抗として用いている) で繋ぎ，バイアス電圧の安定化を図った．
• 増幅回路の後段にソースフォロワを追加し，出力インピーダンスを下げている．
しかしながら，以上の SOI-STJ3 を含め，今までの SOI-STJ の設計では STJ 検出器の容量が考慮されていなかった．STJ 検出器の容量は数十から数百 pF と，一般の検出器に比べ大きく，その影響は無視できない．すなわち，インピーダンス整合が取られておらず，検出器側に比べ増幅回路側のインピーダンスが極端に大きい設計となっている．その結果，信号電荷が回路側へ伝わらず，信号の増幅が行えない．

図 3.25: SOI-STJ3 回路基板上に形成した Nb/Al-STJ 検出器の電流電圧特性 [7]

図 3.26: SOI-STJ3 回路基板の表面状態 [7]また，SOI-STJ1，SOI-STJ2 と同様，SOI 回路基板上に形成した Nb/Al-STJ 検出器の電流電圧特性を測定した．本素子から先述した CAVITY で Nb/Al-STJ 検出器を形成した．その結果

を図 3.25 に示す．ジョセフソン電流は見えず，SIS 構造が形成されていないことが見て取れる．
CRAVITY での作製のため，この原因は作製過程よりもむしろ基板の表面状態にあると考えられた．
そこで，SOI 回路基板上の表面状態を原子間力顕微鏡を用いて確認した．図 3.26 にその結果を示す．これより，基板上に高さ 10nm 程度の凹凸が複数存在することが確認できた．SIS 構造の酸化膜の厚さは 1nm 程度であるため，SOI 回路基板上への STJ 形成の歩留まりの悪さはこの凹凸が原因とだったと考えられる．
SOI 回路基板は CMP 研磨後納品されるため，この凹凸は基板からチップ状へダイシングする
際付いたものと考えられる．この際つく傷を考慮し，STJ 形成前にはスパッタリングによる基板表面の平坦化を施していたが，この処置のみでは不十分であることが分かった．
以上の問題点を解決するため，また新たに SOI-STJ 検出器 (SOI-STJ4) を設計し，その評価を行った．それについては次章以降で詳しく述べる．

第4章

極低温増幅器の設計

これまでの SOI-STJ 検出器開発研究の問題点を踏まえ，新たな極低温増幅器 (SOI-STJ4) の設計を行った．本章では，その回路の設計思想と回路シミュレーションの結果について述べる．
ただし，現在極低温下での回路シミュレーションモデルは存在しない．そのため，回路シミュ
レーションは室温時のモデルを用いて行い，極低温で使用する場合は測定により性能を評価し，校正を行う．

4.1

極低温増幅器への要請

Nb/Al-STJ の信号増幅のため極低温増幅器には以下に示す性能が要求される．
Nb/Al-STJ 検出器の信号を増幅可能
当然ながら STJ 検出器の信号を増幅できることが必須となる．STJ 検出器の信号幅は，先述したように外部回路により数 µs から数百 µs 程度になる．したがって，数十 kHz から数
MHz の帯域まで応答し信号が増幅できる回路が必要となる．
冷凍機の配線容量を駆動可能
冷凍機配線の容量は大きく数百 pF 程度になると見積もられる．この後段負荷のインピーダ
ンスは高周波になるほど小さくなる．そのため，増幅器の出力インピーダンスは極力下げ，
STJ 検出器信号の高周波に対しても増幅が得られるようにする必要がある．

3K 以下でも増幅器として動作する
前章で述べたように，現在用いている Nb/Al-STJ 検出器は 400mK でリーク電流が下げ止まる．したがって，増幅器を検出器直近で動作させる場合，400mK 下での動作が求められる．したがって，3K 以下の極低温下でも増幅器として問題なく動作することが求められる．
消費電力: 100µ〜0.25W
冷凍機の冷却能力は後述する様に 350mK で 100µW 程度である．そのため，増幅回路の動作による発熱もそれ以下に抑える必要がある．しかし，350mK 下では冷却能力が不十分であり，検出器と増幅器を同時に駆動するのは困難となることも考えられる．そこで，場合によっては増幅器の一部を分けて，より冷却能力の高い 3K や 60K で動作させることも考慮す
る．増幅器を 3K で動作させると考えた場合，消費電力への要求は 0.25W まで緩和される．
以上を考慮し，SOI-STJ4 の設計を行った．

41

4.2

設計

図 4.1: SOI-STJ4 パターン A 回路図(a) 増幅段(b) バッファ段

図 4.2: SOI-STJ4 パターン B 回路図

図 4.1 に SOI-STJ4 の回路図を示す．SOI-STJ4 回路は大きく分け，増幅段とバッファ段から構成される．増幅段で信号を増幅し，バッファ段で出力インピーダンスを下げ読みだす．
増幅段はソース接地増幅回路とコンデンサ，抵抗から成る電荷積分アンプである．M 1，M 2 は
ソース接地増幅回路を構成する．M 2 は飽和領域で動作させ，電流源負荷として用いている．その入力端と出力端間を MIM キャパシタンス Cf と Body-tie 型の M 3 を介して接続し，電荷積分
アンプとしている．ここで，M 3 は線形領域で動作させ，抵抗として用いている．
バッファ段にはソースフォロワを採用した．バッファ段も増幅段と同様に M 5 を電流源負荷として用いている．
節 3.4.2 で述べたように，前回の設計にあたる SOI-STJ3 の問題点は，検出器側インピーダンスに比べ回路側インピーダンスが大きく信号が回路へ伝わらない，ということであった．したがって，大きく以下の２点を変更した．
電荷読み出しに変更
検出器側から見た入力インピーダンスを下げるため，フィードバックコンデンサ Cf を加え，
電荷積分読み出し方式とした．

検出器-回路間のカップリングコンデンサの排除
カップリングコンデンサの容量は検出器容量 数十〜数百 pF よりも十分大きい必要がある．
しかし，SOI プロセスで形成できる MIM キャパシタンスの容量は 1.5fF/µm2 であり，数 mm2の基板内でこの大容量を実現することは現実的ではない．そこでキャパシタンスのカップ
リングは取り除き，外付けのコンデンサを用いて検出器相当の容量を実現する．

MOSFET やキャパシタンスのサイズ等のパラメータは，後述の光応答シミュレーションの出力が最大になるよう最適化を行った．表 4.1 に SOI-STJ4 回路に用いた素子のパラメータをまとめた．
表 4.1: SOI-STJ4 回路の素子パラメータ

deviceType

W [µm]

L[µm]

C[f F ]

M1
M2
M3
M4
M5
C2

core lvt nmos st2
core lvt pmos st2
core lvt nmos bt
core lvt nmos st2
core lvt nmos st2
MIM capacitor

40
1
1.6
70
60
-

1
10
10
1
1
-

100

図 4.3: SOI-STJ4 レイアウト
素子のレイアウトを図 4.3 に示す．1 素子の大きさは 2.9 × 2.9mm2 である．1 素子の中には，増幅段とバッファ段が一体となったパターンとそれぞれが分離し独立となったパターンの２つを用意した．前者をパターン A，後者をパターン B と呼ぶこととする．パターン B は各段を独立に評価する場合や，バッファ段のみ冷却能力に余裕のあるステージに置く場合を想定し用意した．パ
ターン A，B のレイアウトは，増幅段とバッファ段間で配線を引き出しているか否かを除き同一である．
チップ内には回路の他，MIM キャパシタ容量，配線抵抗測定用のパターンと MOSFET 測定用のパターンも用意した．

4.3

光応答シミュレーション

STJ 検出器の光応答信号を模した電流を SOI-STJ 回路に入射し，その応答をシミュレーション
した．以下にその結果を述べる．

STJ 検出器の回路モデル

4.3.1(a) シンボル(b) 回路図

図 4.4: STJ 検出器の回路モデル

Name

Vis

Light

/STJ/UPPER/STJ/UPPER

0/STJ/UPPER

1

30.0

20.0

I (nA)

10.0

0.0

-10.0

-20.0

-30.0
-1.0

-.5

0.0
VOLTS (mvolts)

.5

1.0

図 4.5: STJ 回路モデルの電流電圧特性
光応答のシミュレーションのため，まず信号源となる STJ 検出器を図 4.4 に示す等価回路で仮定した．以下，図 4.4a に示すシンボルで図 4.4b の等価回路を表す．
STJ 検出器等価回路は，検出器容量を表すキャパシタンス，リーク電流を表す電流源，信号電
流を表す電流源を並列に接続したもので表した．
電流源には behavioral current source を用いた．これは任意の電流を流すことの出来る回路素子であり，端子 UPPER，UNDER 間電圧に対して電流値が変化するよう指定して，STJ 検出器の電流電圧特性 (図 2.6) を表した．ただし簡単のため，電流電圧特性は動作領域 (0 < |V | < 2∆/e) のみを線形で近似した．また，光の入射は信号電流源出力のオンオフを切り替えることで表現する．
図 4.5 に STJ 検出器モデルの電流電圧特性を示す．リーク電流源，信号電流源の電流値は，それぞれ端子間電圧が 1mV の時 10nA，10nA となるよう設定した時のものである．横軸が端子
UPPER，UNDER 間電圧，縦軸が端子 UPPER 電流を表す．赤線が光非入射時 (信号電流源オ
フ)，黄線が光入射時 (信号電流源オン) である．

この STJ 検出器回路モデルを用いて，光応答信号に対する SOI-STJ4 回路応答のシミュレー
ションを行った．

4.3.2

光応答シミュレーション結果

図 4.6: 光応答シミュレーション回路
図 4.6 に光応答シミュレーション回路を示す．STJ 検出器と増幅回路入力端子はキャパシタン
スで区切らず，直接接続した．増幅回路の入力端子電圧は回路に印加するバイアス電圧で決定される．その電圧を基準として，上下端子間が ∼ 0.5mV 程度になるよう STJ 検出器にバイアス電
圧 V ST J を印加した．また，信号電荷の引き出し口として，STJ 検出器間とグラウンド間にコン
デンサ CGN D を追加した．この容量の値は STJ 検出器の容量より十分大きな値として 1µF とした．出力の冷凍機配線容量 CL は 500pF を仮定した．
まず，STJ 検出器のパラメータとして以下を仮定し，シミュレーションを行った．

• 検出器容量:250pF (素子サイズ:50 × 50µm2 を仮定)
• リーク電流源: STJ 検出器両端電圧が 0.5mV の時，500pA• 信号電流源: 信号幅 1µs，電荷量 fC となるように調整
これは，CRAVITY 製の Nb/Al-STJ 検出器 (図 2.9) を想定している．電荷量は波長 1312nm の 1
光子に対する応答を仮定し，式 2.15 より算出した．ただし，GAl = 10，∆ = 0.6meV を仮定した．
この時，STJ 検出器のバイアス電圧 V ST J は 50mV とした．STJ 検出器両端電圧は 0.495mV となり，信号電荷量は ∼ 14fC，リーク電流値は 500pA となった．
この条件下で回路のバイアス電圧を変えながらシミュレーションを行い，その最適値を見積もった．
最適値でのシミュレーション結果を図 4.7 に示す．上から順に，信号電流源の電流値，その積分値 (信号電荷量)，STJ 検出器の下部端子電流 (信号電流+リーク電流)，STJ 検出器の両端電圧，増幅回路の出力電圧を表す．増幅回路のバイアス電圧は V DD1 = 1.80V，V SS1 = 0.00V，
V 2 = 0.15V，V 3 = 1.20V，V DD1 = 1.40V，V SS1 = −0.40V，V 5 = 0.30V とした．この時，SOI-STJ4 の増幅回路は波長 1312nm の 1 光子に対して ∼ 7.5mV の出力が得られる設計となった．

I_signal:I_signal_integ:I_STJ_UNDER:V_UPPER-UNDER:AMPSTAGE_OUT:VOUT
Name

2.5

I_signal

I (nA)

0.0
-2.5
-5.0
-7.5
-10
15.0

I_signal_integ

12.5

(f)

10.0
7.5
5.0
2.5
0.0
-2.5
-.4

I_STJ_UNDER-.5
I (nA)

-.6
-.7
-.8
-.9
-1.0
-1.1
500.0

V_UPPER-UNDER

V (uV)

490.0
480.0
470.0
460.0
450.0
440.0
590.0

AMPSTAGE_OUT

V (mV)

587.5
585.0
582.5
580.0
577.5
2.5

VOUT

V (mV)

0.0
-2.5
-5.0
-7.5
-10
3.0

3.05

3.1

3.15
time (ms)

図 4.7: 光応答シミュレーション結果

3.2

3.25

3.3

第5章

極低温増幅器の性能評価

前章で設計した極低温増幅回路 (SOI-STJ4) について，基本的な性能評価を行った．まず，パターン B の回路を用いて，バッファ段，増幅段をそれぞれ単体で性能を測定した．その後，パター
ン A の回路を用い，増幅回路全体としての性能を測定した．
測定は室温と低温時に分けて行った．さらに室温時については、後述する測定ボックスに設置した場合 (以下，室温時) と，冷凍機のステージに配線した場合 (以下，冷凍機配線時) とで測定を行い，冷凍機配線容量による影響を見た．また，室温時の測定データは回路シミュレーションの結果との比較も行い，設計値からのずれも評価した．

5.1

測定素子

測定に用いた素子を図 5.1 に示す．素子は 8 インチ径のウェハから数 mm 角に切り抜き、チップキャリアに貼り付けて用いる．チップキャリアには無酸素銅とガラスエポキシからなるプリン
ト基板を用いる。素子背面への導電性を持たせるため、チップキャリアと素子は銀ペーストで接着する。素子表面の読み出しパッドからチップキャリアまでは、アルミワイヤのボンディングにより接続する。
本章での測定に用いた素子は全部で 3 つであり，いずれも素子上に Nb/Al-STJ 検出器は形成されていない．節 5.3，節 5.4 の測定には図 5.1a の素子を用いた．ただし，プローブ用のバッファ段(図 5.30) に関しては図 5.1b を別途用いた．節 5.5 の測定には図 5.1c に示す素子を用いた．

48

(a) 節 5.3，節 5.4(図 5.30 除く)(b) 図 5.30(c) 節 5.5

図 5.1: 測定に用いた素子(a) 室温測定時(b) 冷凍機配線時

図 5.2: 測定時の素子の様子

5.2

測定環境

室温環境
室温時は図 5.2a に示すアルミ製シャーシに素子を設置して測定を行った。チップキャリアより
外は 10cm 程度の銅線で接続する。シャーシより外へは LEMO ケーブルへ変換し、測定機器や電圧源等との接続を行う。

冷凍機環境
冷凍機配線時 (室温) 及び極低温下での測定時には、図 5.2b に示すように 3 He 減圧冷凍機の最低温ステージに素子を設置して測定を行った。

3 He 減圧冷凍機

vacuum bath

60K
cryo pumpheatswitch300mK(a) 概観radiation shield

3K(b) 構造図 5.3: 3 He 減圧冷凍機
素子の冷却には 3 He 減圧冷凍機を用いた．
3 He 減圧冷凍機は液化させた 3 He を減圧し強制的に蒸発させ，その蒸発熱で冷却を行う冷凍機である．3 He を減圧することで 300mK まで冷却出来ることができる．
本研究に使用している 3 He 減圧冷凍機は，Oxford Instruments 社 HelioxAC-V 3 He Refrigerator
である．冷凍機の概念図を 5.3b に示す．冷凍機は大きくパルス管冷凍部とクライオポンプによる冷却部に分けられる．
パルス管冷凍機はヘリウムの液化，及びクライオポンプによる冷却に必要な温度 3K を提供する役割を持つ．パルス管冷凍機はスターリング冷凍機の一種で，スターリングサイクルを機械的に回すことで熱エネルギーを取り出し冷却を行う．パルス管冷凍機は冷却部に可動部品を持たず

摩擦熱による影響が少ないのが特徴である．機械的に冷却を行うため，液体ヘリウム等の冷媒を用いずに低温環境を実現できる．我々が使用する HelioxAC-V では CRYO MECH 社 PT407 が用いられている．2 段式となっており，60K ステージと 3K ステージを持つ．
クライオポンプは 3 He の減圧冷却を行う．クライオポンプは多孔質の物質から成り，10K 以下に冷却することで分子を吸着し減圧を行う．ポンプと 3K ステージはヒートスイッチを介して繋がっており，スイッチのオンオフによりポンプの冷却を行う．また，ポンプにはヒーターが備え付けられており，加熱することで吸着した分子の放出も可能である．
3 He 減圧冷却の手順を述べる．まず 3 He を最低温ポッドに送る．この時，3 He は 3K ステージを通る過程で液化し，最低温ポッドに貯まる．その後，クライオポンプで 3 He を減圧することで最低温ポッドが冷却される．これにより，最低温ステージを 300mK 程度まで冷却することが可能である．
冷凍機の各ステージの冷却能力を表 5.1 にまとめる．
表 5.1: 3 He 減圧冷凍機の冷却能力

ステージ

最低到達温度 [K]

冷却能力 [W]

60K
3K
最低温

60
2.8
0.3

25W @65K
0.7W @4.2K
100µW @350mK60K ステージ、3K ステージにはそれぞれ熱輻射シールドが設けられている。また、冷凍機全体
は、断熱のため、真空バス中に置かれる。測定中はこのバスを接地し、測定系のグラウンドとし
て用いる。

配線
冷凍機の最低温ステージから冷凍機外までは、熱伝導を抑えるため、長いコンスタンタン線のツイストペアケーブルで繋がれる。この配線抵抗は 70Ω 程度である。冷凍機より外は、室温時と同様、LEMO ケーブルで接続を行う。

5.3

バッファ段の性能評価

パターン B のバッファ段回路を用いて，バッファ段の基本性能の測定・評価を行った．

5.3.1

直流電圧特性

図 5.4: SOI-STJ4 パターン B バッファ段 直流電圧 測定回路
バッファ段の直流電圧に対する出入力特性を調べた．シミュレーション及び測定回路図を図 5.4に示す．
入力端子 Buf f IN に直流電圧 V 4 を印加・走査し，その時の出力端子 V OU T の電圧を測定した．その間，電流源負荷に用いている M5 のゲート電圧 V 5 はある値に固定した．これを V 5 の値を変え，各 V 5 ごとに繰り返し行った．ドレイン端子 V DD2 には 1.80V を印加し固定，ソース端子 V SS2 は接地 (0V) した．出力端子電圧はオシロスコープ (入力インピーダンス 1MΩ，DC 結合，512 回平均) で読み取った．

室温時
室温時の測定結果を図 5.5 に示す．横軸が入力端子電圧 V 4，縦軸が出力端子電圧を表し，V 5
ごとにプロットしてある．また，点は測定点，線はシミュレーション結果を表す．
これより，室温時，バッファ段の直流電圧特性はシミュレーション通りであり，設計値との差
異はほぼ見られないことが確認できた．

Vout [V]

SOISTJ4 Bb
ROOMBias [V]Vdd = 1.80
Vss = 0.00
V5 = 0.30
V5 = 0.40
V5 = 0.50
V5 = 0.60
V5 = 0.70
V5 = 0.80
V5 = 0.90

1.2

1

0.8

0.6

0.4

0.2

0
0

0.2

0.4

0.6

0.8

1

1.2

1.4

1.6

1.8
V4 [V]

図 5.5: SOI-STJ4 B バッファ段 直流電圧特性 (室温時)

冷凍機配線時冷凍機配線時の測定結果を図 5.6 に示す．横軸が入力端子電圧 V 4，縦軸が出力端子電圧を表し，
V 5 ごとにプロットしてある．また，点は測定点，線はシミュレーション結果を表す．
V 5 の小さな領域では，室温時と同様，測定値とシミュレーションとの相違はほとんど見られない．しかし，V 5 の値が大きくなるにつれ測定値がシミュレーション値よりも大きくなり，その差は V 5 = 0.90V の時で ∼ 40mV 程度となる．また，各 V 5 の値に対し，V 4 がある値以上となるとその差が一定となることも確認できる．
この時，回路を流れる電流は飽和し，その値は ∼ 0.5 程度になる (次節 5.3.2 参照)．また，冷凍機配線の抵抗が ∼ 70Ω であることを考慮すれば，この差異はちょうど配線抵抗による電圧降下分に相当する．このことから，測定で見られたシミュレーション値とのずれは冷凍機の配線抵抗による電圧変化の影響と考えられる．
しかしながら，その影響による電圧値の変化は 数十 mV 程度であり，調整さえすれば動作上問
題はない．

極低温時
動作温度 3K での測定結果を図 5.7 に示す．横軸が入力端子電圧 V 4，縦軸が出力端子電圧を表
し，V 5 ごとにプロットしてある．また，点は測定点，線はシミュレーション結果を表す．
室温時の直流電圧特性に比べ，M 4 がオンとなる入力電圧値が V 4 = 0.60V と高電位へ推移し，立ち上がりも急峻になることが見て取れる．これは，低温下で FD-SOI-MOSFET の閾値電圧が上昇し，電流の立ち上がりも急峻になるためと考えられる．

Vout [V]以上のことから，3K 下でバッファ段を動作させる場合，入力の直流電圧値は少なくとも 0.70V
以上と室温時よりも高くする必要があると分かった．

SOISTJ4 Bb
ROOM(Fridge)
Bias [V]Vdd = 1.80
Vss = 0.00
V5 = 0.30
V5 = 0.40
V5 = 0.50
V5 = 0.60
V5 = 0.70
V5 = 0.80
V5 = 0.90

1.2

1

0.8

0.6

0.4

0.2

0
0

0.2

0.4

0.6

0.8

1

1.2

1.4

1.6

1.8
V4 [V]

Vout [V]図 5.6: SOI-STJ4 B バッファ段 直流電圧特性 (冷凍機配線時)

SOISTJ4 Bb
3KBias [V]Vdd = 1.80
Vss = 0.00
V5 = 0.60
V5 = 0.70
V5 = 0.80
V5 = 0.90
V5 = 1.00
V5 = 1.20
V5 = 1.40
V5 = 1.60

1

0.8

0.6

0.4

0.2

0
0.4

0.6

0.8

1

1.2

1.4

1.6

1.8
V4 [V]

図 5.7: SOI-STJ4 パターン B バッファ段 直流電圧特性 (3K)

5.3.2

消費電力

前章で述べたように冷凍機の冷却能力には限界があり，回路の消費電力には制限がかかる．そこで，各バイアス電圧印加時に各端子を流れる電流値を測定し，消費電力を算出した．電流値は先述の直流電圧特性測定 (前節 5.3.1) 時に取得した．
消費電力は端子間を流れる電流値とその間の電圧差との積で算出した．バッファ段において電流が流れるのは，主にドレイン端子 V DD2 からソース端子 V SS2 までの 1 経路のみである．したがって，ドレイン端子の電流値 IV DD2 とドレイン端子-ソース端子間電圧 1.80V の積をバッファ
段の消費電力とした．他の端子を流れる電流は高々 pA のオーダーであるため考慮しない．

室温時
室温時の測定結果を図 5.8 に示す．縦軸が消費電力，横軸が入力端子電圧 V 4 を表し，バイアス
電圧 V 5 ごとにプロットしてある．また，点は測定点，線はシミュレーション結果を表す．
測定値とシミュレーション値はおおよそ一致していることが見て取れる．また，室温時の測定
結果ではあるが，V 5 ≤ 0.60V では最低温の最低温ステージの冷却能力 100µW を下回る設計となっていることが確認できた．V 5 ≥ 0.60V では 100µW は上回るものの 3K ステージ (冷却能力0.25W) での使用上は問題ないと分かった．

冷凍機配線時冷凍機配線時の測定結果を図 5.9 に示す．縦軸が消費電力，横軸が入力端子電圧 V 4 を表し，バイアス電圧 V 5 ごとにプロットしてある．また，点は測定点，線はシミュレーション結果を表す．
室温時の結果とほぼ一致し，シミュレーションとの相違もほぼ見られない．したがって，冷凍機内に設置したことによる影響はないものと考えられる．

極低温時
動作温度 3K 時の測定結果を図 5.10 に示す．縦軸が消費電力，横軸が入力端子電圧 V 4 を表し，
バイアス電圧 V 5 ごとにプロットしてある．
以上の結果より，室温時の結果と同様に，消費電力は主に電流源負荷のバイアス V 5 で決まる
ことが見て取れる．さらに，低温下による極端なドレイン電流の増加は見受けられず，バイアス電圧を調整すれば室温時と同程度の消費電力で動作することが分かる．
また，冷凍機の冷却能力を鑑みると，350mK 以下で動作させたい場合 (冷却能力:100µW)，バイ
アス電圧 V 5 は 0.80V 程度以下に設定する必要があると分かる．一方で 3K ステージで動作させる場合 (冷却能力:∼ 0.25W) は，測定したいずれのバイアス条件でも問題がないことも分かった．

Power [µW]103

SOISTJ4 Bb
room
Bias [V]Vdd = 1.80
Vss = 0.00
V5 = 0.40
V5 = 0.50
V5 = 0.60
V5 = 0.70
V5 = 0.80
V5 = 0.90

102

10

1

10− 1
0

0.2

0.4

0.6

0.8

1

1.2

1.4

1.6

1.8
V4 [V]

Power [µW]

図 5.8: SOI-STJ4 B バッファ段 消費電力 (室温時)

103

SOISTJ4 Bb
ROOM(Fridge)
Bias [V]Vdd = 1.80
Vss = 0.00
V5 = 0.40
V5 = 0.50
V5 = 0.60
V5 = 0.70
V5 = 0.80
V5 = 0.90

102

10

1

10− 1
0

0.2

0.4

0.6

0.8

1

1.2

1.4

1.6

1.8
V4 [V]

図 5.9: SOI-STJ4 B バッファ段 消費電力 (冷凍機配線時)

Power [µW]103

SOISTJ4 Bb
3KBias [V]Vdd = 1.80
Vss = 0.00

102

V5 = 0.70
V5 = 0.80
V5 = 0.90
V5 = 1.00

10

1

10− 1
0

0.2

0.4

0.6

0.8

1

1.2

1.4

1.6

1.8
V4 [V]

図 5.10: SOI-STJ4 B バッファ段 消費電力 (3K)

5.3.3

周波数特性

図 5.11: SOI-STJ4 B バッファ段 周波数特性 測定回路
増幅回路全体の利得の周波数特性は主にバッファ段で決定される．そこで，入力信号の周波数に対するバッファ段の応答を調べた．シミュレーション及び測定回路図を図 5.11 に示す．
入力端子 Buf f IN にファンクションジェネレータで生成した正弦波を入力し，その周波数を走査しながら出力波形を測定した．入力正弦波は，振幅が peak to peak で 10mV であり，オフセッ
ト電圧 V 4 を持つ．入出力波形はオシロスコープ (入力インピーダンス 1MΩ，AC 結合，512 回平均) で読み取り，それぞれの peak to peak の値を取得した．利得は出力波形の peak to peak 値を
入力波形の peak to peak 値で割ることで算出した．
この測定を入力の直流電圧 V 4 とバイアス電圧 V 5 を変え行った．ドレイン端子 V DD2 には
1.80V を印加し固定，ソース端子 V SS2 は接地 (0V) した．

室温時
室温時の測定結果を図 5.12，5.13 に示す．
図 5.12 は入力波形 (青) と出力波形 (赤) である．図は入力周波数 100Hz，バイアス電圧 V 4 =0.60V，V 5 = 0.50V の時の波形で，512 回平均を取ってある．
図 5.13 は利得の周波数特性を表す．横軸が入力信号の周波数，縦軸が利得を表し，V 5 ごとにプロットしてある．また，点は測定点，線はシミュレーション結果を表す．シミュレーションは出入力の負荷容量を 30pF と仮定して AC 解析を行った．
図 5.13 は V 4 = 0.60V のときの結果である．これより，V 5 = 0.40V を除き，おおよそ測定値とシミュレーション値は一致していることが見て取れる．この時，V 5 = 0.50V で性能は最大となり，利得 ∼ 0.9 で 10kHz まで 30pF 程度の負荷容量下でも動作出来ることが分かった．

Gain

図 5.12: SOI-STJ4 B バッファ段 入力信号 (青) と出力信号 (赤) (室温時,
fin = 100Hz, V 4 = 0.60V, V 5 = 0.50V)

1

SOISTJ4 Bb
ROOMBias [V]Vdd = 1.80
Vss = 0.00
V4 = 0.60
V5 = 0.40
V5 = 0.50
V5 = 0.60
V5 = 0.70
V5 = 0.80
V5 = 0.90

0.9
0.8
0.7
0.6
0.5
0.4
0.3
0.2
0.1
0

102

3

10

104

5

10

6

107
10
input frequency [Hz]図 5.13: SOI-STJ4 B バッファ段 周波数特性 (室温時，V 4 = 0.60V)

冷凍機配線時
冷凍機配線時の測定結果を図 5.14 から図 5.17 に示す．
図 5.14 は入力波形 (青) と出力波形 (赤) である．図は入力周波数 100Hz，バイアス電圧 V 4 =0.60V，V 5 = 0.50V の時の波形で，512 回平均を取ってある．
図 5.15 から図 5.17 は利得の周波数特性を表す．横軸が入力信号の周波数，縦軸が利得を表し，
V 5 ごとにプロットしてある．また，点は測定点，線はシミュレーション結果を表す．シミュレー
ションは出入力の負荷容量を 500pF と仮定して AC 解析を行った．
図 5.15 は V 4 = 0.60V の時の結果である．これは，室温時の結果 (5.13) と同じバイアス条件であるが，冷凍機の負荷容量分，周波数特性が悪化していることが分かる．また，室温時と同様，概ね測定値とシミュレーション値は一致する．
図 5.16，図 5.17 はそれぞれ，V 4 = 0.60V ，1.00V の時の結果である．この時，周波数特性は室温時と同様か，それ以上までに回復することが分かる．また，V 4 = 0.80V の時は，測定値とシミュレーション値は概ね一致するが，V 4 = 1.00V の時，差異は大きくなる．

図 5.14: SOI-STJ4 B バッファ段 入力信号 (青) と出力信号 (赤) (冷凍機配線時, fin = 100Hz, V 4 = 0.60V, V 5 = 0.50V)

Gain

1

SOISTJ4 Bb
ROOM(Fridge)
Bias [V]Vdd = 1.80
Vss = 0.00
V4 = 0.60
V5 = 0.40
V5 = 0.50
V5 = 0.60
V5 = 0.70
V5 = 0.80
V5 = 0.90
V5 = 1.00

0.9
0.8
0.7
0.6
0.5
0.4
0.3
0.2
0.1
0

102

3

10

104

5

10

6

107
10
input frequency [Hz]Gain

図 5.15: SOI-STJ4 B バッファ段 周波数特性 (冷凍機配線時, V 4 = 0.60V)

1

SOISTJ4 Bb
ROOM(Fridge)
Bias [V]Vdd = 1.80
Vss = 0.00
V4 = 0.80
V5 = 0.40
V5 = 0.50
V5 = 0.60
V5 = 0.70
V5 = 0.80
V5 = 0.90

0.9
0.8
0.7
0.6
0.5
0.4
0.3
0.2
0.1
0

102

3

10

104

5

10

6

107
10
input frequency [Hz]図 5.16: SOI-STJ4 B バッファ段 周波数特性 (冷凍機配線時, V 4 = 0.80V)

Gain

1

SOISTJ4 Bb
ROOM(Fridge)
Bias [V]Vdd = 1.80
Vss = 0.00
V4 = 1.00
V5 = 0.40
V5 = 0.50
V5 = 0.60
V5 = 0.70
V5 = 0.80
V5 = 0.90

0.9
0.8
0.7
0.6
0.5
0.4
0.3
0.2
0.1
0

102

3

10

104

5

10

6

107
10
input frequency [Hz]図 5.17: SOI-STJ4 B バッファ段 周波数特性 (冷凍機配線時, V 4 = 1.00V)

極低温時
動作温度 3K 時の測定結果を図 5.18 から図 5.23 に示す．
図 5.18 は入力波形 (青) と出力波形 (赤) である．図は入力周波数 100Hz，バイアス電圧 V 4 =1.40V，V 5 = 1.00V の時の波形で，512 回平均を取ってある．
図 5.19 から図 5.23 は利得の周波数特性を表す．横軸が入力信号の周波数，縦軸が利得を表し，
V 5 ごとにプロットしてある．
図 5.19 は V 4 = 0.70V での結果である．この時，いずれのバイアス電圧でも利得は小さい．消費電力の測定 (図 5.10) からも分かるように，MOSFET は飽和領域で動作していない．したがって，使用には不適切である．
図 5.20 は V 4 = 1.00V での結果である．V 5 = 0.90V の時，利得 0.88 で 50kHz 程度まで動作可能であることが分かる．しかし，この時も V 5 ≥ 0.90V では MOSFET は飽和領域で動作していない．また，周波数特性に構造が見えるため，やはり使用には不適切と思われる．
図 5.21，図 5.22，図 5.23 はそれぞれ，V 4 = 1.20V，1.40V，1.60V での結果である．V 4 ≥ 1.40Vとなると V 4 による特性の変化はほとんど見られなくなり，V 5 による利得の変化も小さくなる．
V 4 ≥ 1.40V では，V 5 = 0.70V で 5kHz 程度，V 5 = 0.80V で 50kHz 程度，V 5 = 1.00 では
100kHz 程度まで動作可能で，各バイアス条件での利得にほとんど差はなく 0.88 倍ほどである．また，V 5 ≥ 1.00V としても，それ以上の高周波数への応答は見込めない．

Gain

図 5.18: SOI-STJ4 B バッファ段 入力信号 (青) と出力信号 (赤) (3K,
fin = 100Hz, V 4 = 1.40V, V 5 = 1.00V)

1

SOISTJ4 Bb
3KBias [V]Vdd = 1.80
Vss = 0.00
V4 = 0.70
V5 = 0.70
V5 = 0.80
V5 = 0.90
V5 = 1.00
V5 = 1.10
V5 = 1.20

0.9
0.8
0.7
0.6
0.5
0.4
0.3
0.2
0.1
0

102

3

10

104

5

10

6

107
10
input frequency [Hz]図 5.19: SOI-STJ4 B バッファ段 周波数特性 (3K, V 4 = 0.70V)

Gain

1

SOISTJ4 Bb
3KBias [V]Vdd = 1.80
Vss = 0.00
V4 = 1.00
V5 = 0.70
V5 = 0.80
V5 = 0.90
V5 = 1.00
V5 = 1.10
V5 = 1.20

0.9
0.8
0.7
0.6
0.5
0.4
0.3
0.2
0.1
0

102

3

10

104

5

10

6

107
10
input frequency [Hz]Gain

図 5.20: SOI-STJ4 B バッファ段 周波数特性 (3K, V 4 = 1.00V)

1

SOISTJ4 Bb
3KBias [V]Vdd = 1.80
Vss = 0.00
V4 = 1.20
V5 = 0.70
V5 = 0.80
V5 = 0.90
V5 = 1.00
V5 = 1.10
V5 = 1.20

0.9
0.8
0.7
0.6
0.5
0.4
0.3
0.2
0.1
0

102

3

10

104

5

10

6

107
10
input frequency [Hz]図 5.21: SOI-STJ4 B バッファ段 周波数特性 (3K, V 4 = 1.20V)

Gain

1

SOISTJ4 Bb
3KBias [V]Vdd = 1.80
Vss = 0.00
V4 = 1.40
V5 = 0.70
V5 = 0.80
V5 = 0.90
V5 = 1.00
V5 = 1.10
V5 = 1.20

0.9
0.8
0.7
0.6
0.5
0.4
0.3
0.2
0.1
0

102

3

10

104

5

10

6

107
10
input frequency [Hz]Gain

図 5.22: SOI-STJ4 B バッファ段 周波数特性 (3K, V 4 = 1.40V)

1

SOISTJ4 Bb
3KBias [V]Vdd = 1.80
Vss = 0.00
V4 = 1.60
V5 = 0.70
V5 = 0.80
V5 = 0.90
V5 = 1.00
V5 = 1.10
V5 = 1.20

0.9
0.8
0.7
0.6
0.5
0.4
0.3
0.2
0.1
0

102

3

10

104

5

10

6

107
10
input frequency [Hz]図 5.23: SOI-STJ4 B バッファ段 周波数特性 (3K, V 4 = 1.60V)

5.4

増幅段の性能評価

パターン B の増幅段回路を用いて，増幅段単体の基本性能の測定・評価を行った．

5.4.1

入出力端子の待機電圧(a) 入力端子電圧測定(b) 出力端子測定

図 5.24: SOI-STJ4 B 増幅段 入出力端子電圧 測定回路
増幅段出力端子の電圧は，そのままバッファ段入力の電圧となるため，回路の周波数特性に大きく関与する．そこで，各バイアス電圧印加時の増幅段入出力端子の直流電圧値を調べた．
ただし，バッファ段の直流電圧に対する入力インピーダンスは GΩ オーダーと非常に高い．対して，オシロスコープ等の入力インピーダンスは高々 10MΩ であり，直接アンプ段出力電圧を測定してもバッファ段接続時と同じ値は得られない．そこで，バッファ段を高インピーダンスのプローブ として用いる．
シミュレーション及び測定回路を図 5.24a，5.24b に示す．順に，増幅段の入力端子電圧，出力
端子電圧の測定回路である．増幅段の被測定端子をバッファ段入力に繋ぎ，バッファ段の出力を測定する．バッファ段の直流電圧特性は節 5.3.1 での測定で既に分かっているため，測定結果を直流電圧特性から換算し増幅段の被測定端子電圧を推定する．バッファ段の直流電圧特性は測定点を３次のスプライン曲線でフィッティングしたものを用いた．
増幅段のバイアス電圧 V 2，V 3 は走査し，各値でのバッファ段出力電圧を測定した．ドレイン
端子 V DD1 には 1.80V を印加し固定，ソース端子 V SS1，及び M 3 ボディ端子 V B は接地 (0V)
した．バッファ段のバイアス電圧もある値に固定した．出力電圧はオシロスコープ (入力インピー
ダンス 1MΩ，DC 結合，512 回平均) で読み取った．

室温時

Vout [V]

室温時の測定結果を図 5.26 から図 5.29 に示す．
図 5.26，図 5.27 はバッファ段出力の測定結果である．順に，被測定端子が入力端子，出力端子のものである．縦軸がバッファ段出力，横軸が増幅段バイアス電圧 V 2 で，同じく増幅段のバイ
アス電圧 V 3 ごとにプロットしてある．点が測定点，線がシミュレーション値を表す．後段に接続したバッファ段はバイアス電圧 V DD2 = 1.80V，V SS2 = GN D(0V)，V 5 = 0.50V で駆動させた．
図 5.25 は後段に接続したバッファ段の直流電圧特性である．点が測定点，黒線がシミュレー
ション値，青線がフィッティング曲線を表す．このフィッティング曲線を用いて図 5.26，図 5.27のバッファ段出力電圧を増幅段入出力端子の電圧に変換した．その結果を図 5.28，図 5.29 に示す．
順に，被測定端子が入力端子，出力端子のものである．縦軸が被測定端子電圧，横軸が増幅段バ
イアス電圧 V 2 で，同じく増幅段のバイアス電圧 V 3 ごとにプロットしてある．点が測定点，線がシミュレーション値を表す．ただし，V 4 ≤ 0.40V に相当する領域では，バッファの出力電圧がゼロとなり，この変換は意味をなさない．ゆえに，この領域の変換値は以下の議論の範疇に含めないこととする．
V 3 ≥ 1.10V では，シミュレーションと同様，V 3 による入出力端子電圧の変化はほとんど見られず，測定値もシミュレーションとほぼ一致する．しかし，V 3 が小さくなるほど，端子電圧は不安定となり，平衡状態へ落ち着くまでの時間が長くなる．V 3 ≤ 1.00V では，その緩和時間が極端に長くなり，端子電圧はシミュレーション値から大きく外れる．これは，V 3 が小さくなり M 3の抵抗値が極端に大きくなるためと考えられる．
以上のことから，V 3 ≤ 1.00V のバイアス条件は動作に不適切であると言える．

1.2
1

SOISTJ4 Bb Y
Vdd = 1.80
Vss = 0.00
V5 = 0.50
DATA
Simulation
Fitting

0.8
0.6
0.4
0.2
0
0

0.2

0.4

0.6

0.8

1

1.2

1.4

1.6

1.8

V4 [V]

図 5.25: SOI-STJ4 B 増幅段 入力端子電圧測定 プローブ用バッファ段 直流電圧特性

Vout [V]

SOISTJ4 Ba IN
ROOM
Bias [V]Vdd = 1.80
Vss = 0.00
V5 = 0.50
V3 = 1.30
V3 = 1.20
V3 = 1.10
V3 = 1.00
V3 = 0.90
V3 = 0.80

0.1

0.08

0.06

0.04

0.02

0
0

0.2

0.4

0.6

0.8

1

1.2

1.4

1.6

1.8
V2 [V]

Vout [V]図 5.26: SOI-STJ4 B 増幅段 入力端子電圧測定 バッファ段出力 (室温)

SOISTJ4 Ba OUT
ROOMBias [V]Vdd = 1.80
Vss = 0.00
V5 = 0.50
V3 = 1.40
V3 = 1.30
V3 = 1.20
V3 = 1.10
V3 = 1.00
V3 = 0.90
V3 = 0.80

1.2

1

0.8

0.6

0.4

0.2

0
0

0.2

0.4

0.6

0.8

1

1.2

1.4

1.6

1.8
V2 [V]

図 5.27: SOI-STJ4 B 増幅段 出力端子電圧測定 バッファ段出力 (室温)AMP. stage IN [V]

SOISTJ4 Ba
ROOM

0.6

Bias [V]Vdd = 1.80
Vss = 0.00
V3 = 1.30
V3 = 1.20
V3 = 1.10
V3 = 1.00
V3 = 0.90
V3 = 0.80

0.5

0.4

0.3

0.2

0.1

0

0

0.2

0.4

0.6

0.8

1

1.2

1.4

1.6

1.8
V2 [V]

AMP. stage OUT [V]

図 5.28: SOI-STJ4 B 増幅段 入力端子電圧 (室温)

SOISTJ4 Ba
ROOMBias [V]Vdd = 1.80
Vss = 0.00
V3 = 1.40
V3 = 1.30
V3 = 1.20
V3 = 1.10
V3 = 1.00
V3 = 0.90
V3 = 0.80

1.8
1.6
1.4
1.2
1
0.8
0.6
0.4
0.2
0

0

0.2

0.4

0.6

0.8

1

1.2

1.4

1.6

1.8
V2 [V]

図 5.29: SOI-STJ4 B 増幅段 出力端子電圧 (室温)

極低温時
冷凍機配線時の測定結果を図 5.31 から図 5.34 に示す．

Vout [V]図 5.31，図 5.32 はバッファ段出力の測定結果である．順に，被測定端子が入力端子，出力端子のものである．縦軸がバッファ段出力，横軸が増幅段バイアス電圧 V 2 で，同じく増幅段のバイ
アス電圧 V 3 ごとにプロットしてある．点が測定点，線がシミュレーション値を表す．後段に接続したバッファ段は冷凍機外のアルミ製測定ボックスに設置し，バイアス電圧 V DD2 = 1.80V，
V SS2 = GN D(0V)，V 5 = 0.5V で駆動させた．ただし，V 4 ≤ 0.40V に相当する領域では，バッファの出力電圧がゼロとなり，この変換は意味をなさない．ゆえに，この領域の変換値は以下の議論の範疇に含めないこととする．
図 5.30 は後段に接続したバッファ段の直流電圧特性である．これは，室温時に用いた素子とは異なるものを用いた．点が測定点，黒線がシミュレーション値，青線がフィッティング曲線を表す．このフィッティング曲線を用いて図 5.31，図 5.32 のバッファ段出力電圧を増幅段入出力端子の電圧に変換した．その結果を図 5.33，図 5.34 に示す．順に，被測定端子が入力端子，出力端子のものである．縦軸が被測定端子電圧，横軸が増幅段バイアス電圧 V 2 で，同じく増幅段のバイ
アス電圧 V 3 ごとにプロットしてある．点が測定点，線がシミュレーション値を表す．
室温時と同様，V 3 ≥ 1.55V では V 3 による入出力端子電圧の変化はほとんど見られず，V 3 ≤1.40V では動作が不安定となる．ただし，室温時に比べ，電圧値は全体的に 0.20V 程度上昇し，安定な動作に必要なバイアス電圧 V 3 も大きくなった．
以上より，3K で増幅段を駆動させる場合，バイアス電圧は V 3 ≥ 1.50V に設定する必要があると分かった．

1.2
1

SOISTJ4 Bb Y
Vdd = 1.80
Vss = 0.00
V5 = 0.50
DATA
Simulation
Fitting

0.8
0.6
0.4
0.2
0
0

0.2

0.4

0.6

0.8

1

1.2

1.4

1.6

1.8

V4 [V]

図 5.30: SOI-STJ4 B 増幅段 入力端子電圧測定 プローブ用バッファ段 直流電圧特性

Vout [V]

SOISTJ4 Ba IN
3K
Bias [V]Vdd = 1.80
Vss = 0.00
V5 = 0.50
V3 = 1.80
V3 = 1.60
V3 = 1.55
V3 = 1.50
V3 = 1.40
V3 = 1.20

0.25

0.2

0.15

0.1

0.05

0
0

0.2

0.4

0.6

0.8

1

1.2

1.4

1.6

1.8
V2 [V]

Vout [V]図 5.31: SOI-STJ4 B 増幅段 入力端子電圧測定 バッファ段出力 (3K)

SOISTJ4 Ba OUT
3K
Bias [V]Vdd = 1.80
Vss = 0.00
V5 = 0.50
V3 = 1.80
V3 = 1.60
V3 = 1.55
V3 = 1.50
V3 = 1.40
V3 = 1.20

1

0.8

0.6

0.4

0.2

0
0

0.2

0.4

0.6

0.8

1

1.2

1.4

1.6

1.8
V2 [V]

図 5.32: SOI-STJ4 B 増幅段 出力端子電圧測定 バッファ段出力 (3K)

AMP. stage IN [V]

SOISTJ4 Bb
3K

0.8

Bias [V]Vdd = 1.80
Vss = 0.00
V3 = 1.80
V3 = 1.60
V3 = 1.55
V3 = 1.50
V3 = 1.40
V3 = 1.20

0.7

0.6

0.5

0.4

0.3

0.2

0.1

0

0.2

0.4

0.6

0.8

1

1.2

1.4

1.6

1.8
V2 [V]

AMP. stage OUT [V]

図 5.33: SOI-STJ4 B 増幅段 入力端子電圧測定 (3K)

SOISTJ4 Bb
3K
1.6

Bias [V]Vdd = 1.80
Vss = 0.00
V3 = 1.80
V3 = 1.60
V3 = 1.55
V3 = 1.50
V3 = 1.40
V3 = 1.20

1.4
1.2
1
0.8
0.6
0.4
0.2
0

0.2

0.4

0.6

0.8

1

1.2

1.4

1.6

1.8
V2 [V]

図 5.34: SOI-STJ4 B 増幅段 出力端子電圧測定 (3K)

5.4.2

消費電力

バッファ段の時 (節 5.3.2) と同様，各バイアス電圧印加時に各端子を流れる電流値を測定し，消費電力を算出した．電流値は先述の入出力端子電圧特性測定 (節 5.4.1) 時に取得した．
消費電力は端子間を流れる電流値とその間の電圧差との積で算出した．増幅段において電流が流れるのは，主にドレイン端子 V DD1 からソース端子 V SS1 までの 1 経路のみである．したがって，ドレイン端子の電流値 IV DD1 とドレイン端子-ソース端子間電圧 1.80V の積をバッファ段の消費電力とした．他の端子を流れる電流は高々 pA のオーダーであるため考慮しない．

室温時

Power [µW]

室温時の測定結果を図 5.35 に示す．縦軸が消費電力，横軸がバイアス電圧 V 2 を表し，バイア
ス電圧 V 3 ごとにプロットしてある．また，点は測定点，線はシミュレーション結果を表す．シ
ミュレーションは出入力の負荷容量を 30pF と仮定して DC 解析を行った．
待機電圧の測定結果からも分かるよう，V 3 による変化はほとんどないことが見て取れる．また，室温時の測定ではあるが，いずれのバイアス電圧においても，冷凍機の最低温ステージの冷却能力 100µW を下回る．
103

SOISTJ4 Ba
room
Bias [V]Vdd = 1.80
Vss = 0.00

102

V3 = 1.40
V3 = 1.30
V3 = 1.20
V3 = 1.10

10

1

10− 1
0

0.2

0.4

0.6

0.8

1

1.2

1.4

1.6

1.8
V2 [V]

図 5.35: SOI-STJ4 B 増幅段 消費電力 (室温)

極低温時
動作温度 3K 時の測定結果を図 5.36 に示す．縦軸が消費電力，横軸がバイアス電圧 V 2 を表し，
バイアス電圧 V 3 ごとにプロットしてある．また，点は測定点を表す．
室温時と同様，V 3 による変化はほとんどないことが見て取れる．室温時と比較して全体的に10% 程度，電流値の増加が伺える．しかしながら，バイアス電圧を調節すれば，室温時と同程度

Power [µW]までには消費電力を抑えられる．また，調節せずとも，冷凍機の冷却能力 100µW は下回り，最低温ステージでの動作が可能であると言える．
103

SOISTJ4 Ba
3K
Bias [V]Vdd = 1.80
Vss = 0.00
V3 = 1.80
V3 = 1.60
V3 = 1.55
V3 = 1.50
V3 = 1.40
V3 = 1.20

102

10

1

10− 1
0

0.2

0.4

0.6

0.8

1

1.2

1.4

1.6

1.8
V2 [V]

図 5.36: SOI-STJ4 B 増幅段 消費電力 (3K)

5.4.3利得のバイアス依存性

図 5.37: SOI-STJ4 B 増幅段 利得 測定回路

SOI-STJ4 増幅回路の利得は主に増幅段で決定される．そこで，印加するバイアス電圧によって増幅段の利得がどのように変化するかを調べた．シミュレーション及び測定回路図を図 5.37 に示す．
入力端子 IN にファンクションジェネレータで生成した正弦波を入力し，バイアス電圧 V 2，V 3を走査しながら出力波形を測定した．ドレイン端子 V DD1 には 1.80V を印加し固定，ソース端子 V SS1 及び M 3 ボディ端子 V B はは接地 (0V) した．入力正弦波の振幅は出力が飽和しないよ
うに peak to peak で 1mV とした．また，入力周波数はカットオフ周波数を超えない範囲で設定する．ファンクションジェネレータと入力端子間は 4.7µF のキャパシタンスで区切り，AC 的に接続した．入出力波形はオシロスコープ (入力インピーダンス 1MΩ，AC 結合，512 回平均) で読
み取り，それぞれの peak to peak の値を取得した．利得は出力波形の peak to peak 値を入力波形の peak to peak 値で割ることで算出した．

室温時
室温時の測定結果を図 5.38 から図 5.39 に示す．
図 5.38 は入力波形 (青) と出力波形 (赤) である．図は入力周波数 100Hz，バイアス電圧 V 2 =0.15V，V 3 = 1.20V の時の波形で，512 回平均を取ってある．
図 5.39 は利得のバイアス電圧依存性を表す．縦軸が利得，横軸がバイアス電圧 V 2 を表し，バイアス電圧 V 3 ごとにプロットしてある．また，点は測定点，線はシミュレーション結果を表す．
測定時の入力周波数はカットオフ周波数を超えない範囲で 100Hz とした．シミュレーションは出入力の負荷容量を 30pF と仮定し過渡解析を行った．
V 3，V 2 が小さくなるほど利得は大きくなる傾向が見て取れる．これは，次のような描像で理解できる．

• V 3 が大きくなるほど，M 3 の抵抗値は小さくなり，入力信号が M 3 に逃げてしまう．ただし，先述したように V 3 が小さすぎると M 3 の抵抗値が大きくなり，電位の安定に時間が掛かるようになる．
• V 2 が大きいほど M 2 のゲート-ソース電圧は小さくなり，動作が飽和領域から外れる．

測定点の中では V 2 = 0.20V，V 3 = 1.10V で利得が ∼ 70 倍と最大となった．
また，V 2 に対する応答はシミュレーションとほぼ一致するものの，V 3 に対する変化は大きく異なり，実測値は V 3 が 10% 程度大きいとした時のシミュレーション値と一致するように見受けられる．さらに，シミュレーションでは V 3 が 1.20V 以下で利得に変化がほぼなくなるのに対し，実測では V 3 = 1.10V では，シミュレーション値よりも大きな値となった．
以上のことから，増幅段の設計値と実測値は V 3 の値に対し大きな差異があるものと考えられる．

図 5.38: SOI-STJ4 B 増幅段 入力信号 (青) と出力信号 (赤) (室温, fin =100Hz, V 2 = 0.15V, V 3 = 1.20V)

Gain

SOISTJ4 Ba
ROOM

70

Bias [V]60

Vdd = 1.80
Vss = 0.00
V3 = 1.40

50

V3 = 1.30
V3 = 1.20
40

V3 = 1.10

30

20

10

0
0

0.2

0.4

0.6

0.8

1

1.2

1.4
V2 [V]

図 5.39: SOI-STJ4 B 増幅段 利得のバイアス電圧依存性 (室温)

冷凍機配線時
室温時の測定結果を図 5.40 から図 5.41 に示す．
図 5.40 は入力波形 (青) と出力波形 (赤) である．図は入力周波数 100Hz，バイアス電圧 V 2 =0.15V，V 3 = 1.20V の時の波形で，512 回平均を取ってある．
図 5.41 は利得のバイアス電圧依存性を表す．縦軸が利得，横軸がバイアス電圧 V 2 を表し，バイアス電圧 V 3 ごとにプロットしてある．また，点は測定点，線はシミュレーション結果を表す．
測定時の入力周波数はカットオフ周波数を超えない範囲で 50Hz とした．シミュレーションは出入力の負荷容量を 500pF と仮定し過渡解析を行った．
室温時と同様，実測値は V 3 が 10% 程度大きいとした時のシミュレーション値と一致するように見受けられる．また，室温時の同じバイアス条件の測定値と比べ，利得は小さくなっており，最大値は V 2 = 0.25V，V 3 = 1.10V で ∼ 53 倍である．

Gain

図 5.40: SOI-STJ4 B 増幅段 入力信号 (青) と出力信号 (赤) (冷凍機配線
時, fin = 100Hz, V 2 = 0.15V, V 3 = 1.20V)

SOISTJ4 Ba
ROOM(Fridge)
Bias [V]50

Vdd = 1.80
Vss = 0.00
V3 = 1.40

40

V3 = 1.30
V3 = 1.20
30

V3 = 1.10

20

10

0
0

0.2

0.4

0.6

0.8

1

1.2

1.4
V2 [V]

図 5.41: SOI-STJ4 B 増幅段 利得のバイアス電圧依存性

極低温時
室温時の測定結果を図 5.42 から図 5.43 に示す．
図 5.42 は入力波形 (青) と出力波形 (赤) である．図は入力周波数 100Hz，バイアス電圧 V 2 =0.40V，V 3 = 1.55V の時の波形で，512 回平均を取ってある．
図 5.43 は利得のバイアス電圧依存性を表す．縦軸が利得，横軸がバイアス電圧 V 2 を表し，バイアス電圧 V 3 ごとにプロットしてある．また，点は測定点，線はシミュレーション結果を表す．
測定時の入力周波数はカットオフ周波数を超えない範囲で 50Hz とした．シミュレーションは出入力の負荷容量を 500pF と仮定し過渡解析を行った．
バイアス電圧 V 2，V 3 に対する利得の変化は室温時と同様であることが見て取れる．すなわち，
V 2，V 3 が小さくなるほど利得が増加し，ある所で極大となる．ただし，室温時とくらべ極大となる電圧値が増加している．
また，利得は (V 3, V 2) = (1.60V, 0.35V ), (1.55V, 0.40V ), (1.50V, 0.55V ) で極大となり，それぞれ，∼ 49 倍，∼ 60 倍，∼ 58 倍となった．
以上より，バイアス電圧さえ調節すれば，室温時と同等の利得が得られることが分かった．

図 5.42: SOI-STJ4 B 増幅段 入力信号 (青) と出力信号 (赤) (3K, fin =100Hz, V 2 = 0.40V, V 3 = 1.55V)Gain

SOISTJ4 Ba
3K

60

Bias [V]Vdd = 1.80
Vss = 0.00
V3 = 1.80
V3 = 1.60
V3 = 1.50
V3 = 1.55
V3 = 1.40
V3 = 1.20

50

40

30

20

10

0
0

0.2

0.4

0.6

0.8

1

1.2

1.4
V2 [V]

図 5.43: SOI-STJ4 B 増幅段 利得のバイアス電圧依存性 (3K)

5.4.4

周波数特性

入力信号の周波数に対する増幅段の応答を調べた．シミュレーション及び測定回路図は利得のバイアス依存性の測定の時と同じ (図 5.37) である．
入力端子 IN にファンクションジェネレータで生成した正弦波を入力し，その周波数を走査しながら出力波形を測定した．入力正弦波の振幅は出力が飽和しないように peak to peak で 1mVとした．ファンクションジェネレータと入力端子間は 4.7µF のキャパシタンスで区切り，AC 的に接続した．入出力波形はオシロスコープ (入力インピーダンス 1MΩ，AC 結合，512 回平均) で読み取り，それぞれの peak to peak の値を取得した．利得は出力波形の peak to peak 値を入力
波形の peak to peak 値で割ることで算出した．
増幅段のバイアス電圧は，利得のバイアス電圧依存性の結果 (節 5.4.3) から利得が極大となる数点を選び，設定した．

室温時

Gain

室温時の測定結果を 5.44 に示す．縦軸が利得，横軸が入力周波数で，バイアス電圧ごとにプロットしてある．点が測定点，線がシミュレーション値を表す．バイアス電圧は，図 5.39 から，(V 3, V 2) = (1.30V, 0.10V)，(1.20V, 0.15V)，(1.10V, 0.20V) の３点を選択し，測定を行った．シ
ミュレーションでの負荷容量値は 30pF を仮定した．
利得のバイアス電圧依存性の測定からも分かるよう，同じバイアス条件下での利得はシミュレー
ション大きく異なる．周波数に対する依存性はシミュレーションとほぼ一致し，いずれのバイアス条件でも負荷容量 30pF に対して 1kHz 程度までしか応答しないことが見て取れる．

SOISTJ4 Ba
ROOM

70

Bias [V]60

Vdd = 1.80
Vss = 0.00
V3 , V250

1.30, 0.10
1.20, 0.15

40

1.10, 0.20

30

20

10

0

102

3

10

104

5

10

6

107
10
input frequency [Hz]図 5.44: SOI-STJ4 B 周波数依存性 (室温)

冷凍機配線時

Gain

冷凍機配線時の測定結果を 5.45 に示す．縦軸が利得，横軸が入力周波数で，バイアス電圧ごとにプロットしてある．点が測定点，線がシミュレーション値を表す．バイアス電圧は，図 5.41 から，(V 3, V 2) = (1.30V, 0.10V)，(1.20V, 0.15V)，(1.10V, 0.20V) の３点を選択し，測定を行った．
シミュレーションでの負荷容量値は 500pF を仮定した．
室温時と同様，同じバイアス条件下での利得はシミュレーション大きく異なり，周波数に対する依存性はシミュレーションとほぼ一致する．室温時と比べ，冷凍機の負荷容量分，周波数特性は悪化し，500pF に対して 100Hz 程度までの信号にしか応答しないことが見て取れる．したがって，STJ 検出器の信号を増幅しようとした場合，冷凍機内にバッファ段を設置することは必須であると言える．

SOISTJ4 Ba
ROOM(Fridge)
60

Bias [V]Vdd = 1.80
Vss = 0.00

50

V3 , V2
1.30, 0.10
40

1.20, 0.15
1.10, 0.20

30

20

10

0

102

3

10

104

5

10

6

107
10
input frequency [Hz]図 5.45: SOI-STJ4 B 増幅段 周波数依存性 (冷凍機内室温)

極低温時
動作温度 3K 時の測定結果を 5.46 に示す．縦軸が利得，横軸が入力周波数で，バイアス電圧ごとにプロットしてある．点が測定点，線がシミュレーション値を表す．バイアス電圧は，図 5.43 から，(V 3, V 2) = (1.60V, 0.35V)，(1.55V, 0.40V)，(1.50V, 0.55V) の３点を選択し，測定を行った．
冷凍機配線時と同様，いずれのバイアス条件下でも 100Hz 程度までの信号にしか応答を示さないことが見て取れる．ただし，冷凍機配線時と比べた周波数特性の悪化は見受けられず，冷却することでの性能劣化は小さいと言える．

Gain

SOISTJ4 Ba
3K
60

Bias [V]Vdd = 1.80
Vss = 0.00

50

V3 , V2
1.60, 0.35
40

1.55, 0.40
1.50, 0.55

30

20

10

0

102

3

10

104

5

10

6

107
10
input frequency [Hz]図 5.46: SOI-STJ4 B 増幅段 周波数特性 (3K)

5.5

増幅段・バッファ段一体型回路の性能評価

前節，前々節と，パターン B の素子を用いてバッファ段，増幅段，それぞれ単体での性能評価を行った．本節では，その結果を踏まえ，増幅段・バッファ段が一体となったパターン A について，同様に性能評価を行う．

5.5.1

待機電圧

図 5.47: SOI-STJ4 A 待機電圧 測定回路
節 5.4.1 と同様，増幅段の出力端子の直流電圧が印加するバイアス電圧によってどのように変化するかを調べた．測定回路を図 5.47 に示す．
バッファ段のバイアス電圧は固定し，増幅段のバイアス電圧 V 2，V 3 を走査させ，各値でのバッ
ファ段出力電圧を測定した．増幅段のドレイン端子 V DD1 には 1.80V を印加し固定，ソース端子 V SS1，及び M 3 ボディ端子 V B は接地 (0V) した．バッファ段の出入力特性は節 5.3.1 と同じになると仮定し，その結果を用いてバッファ段出力電圧を増幅段出力電圧に換算した．換算に用いるバッファ段直流電圧特性には，測定点を３次のスプライン曲線でフィットしたものを用いた．
出力電圧はオシロスコープ (入力インピーダンス 1MΩ，DC 結合，512 回平均) で読み取った．

室温時
室温時の測定結果を図 5.48 に示す．縦軸がバッファ段出力端子の直流電圧，横軸が増幅段バイ
アス V 2 を表し，同じく増幅段のバイアスの V 3 ごとにプロットしている．バッファ段のバイア
スは V DD2 = 1.80V，V SS2 = 0V(GN D)，V 5 = 0.50V で固定した．
節 5.3.1 の測定で得たバッファ段直流電圧特性 (図 5.25) を用いて図 5.48 のバッファ段出力を増
幅段出力に変換した．その結果を図 5.49 に示す．縦軸が増幅段出力電圧，横軸が増幅段バイアス
V 2 を表し，同じく増幅段のバイアスの V 3 ごとにプロットしている．増幅段単体の性能評価の時と同様，V 4 ≤ 0.40V に相当する領域ではバッファの出力電圧がゼロとなり，この変換は意味をなさなくなるため議論に含めない．
これより，測定値は増幅段単体で測定した場合 (図 5.27，図 5.29) とほぼ一致することが見て取れる．また，単体での測定時と同様，V 3 ≤ 1.00V では電圧値が安定せず，動作には不適切である

ことも分かる．以上より，増幅段とバッファ段を一体としたことによる直流電圧値の変化はない
ことが確認できた．

冷凍機配線時

Vout [V]

冷凍機配線時の測定結果を図 5.51 に示す．縦軸がバッファ段出力端子の直流電圧，横軸が増幅段バイアス V 2 を表し，同じく増幅段のバイアスの V 3 ごとにプロットしている．バッファ段のバイアスは V DD2 = 1.80V，V SS2 = 0V(GN D)，V 5 = 0.50V で固定した．
節 5.3.1 の測定で得たバッファ段直流電圧特性 (図 5.50) を用いて図 5.51 のバッファ段出力を増
幅段出力に変換した．図 5.50 は，動作温度 3K，バイアス電圧 V 5 = 0.50V 時のバッファ段直流
電圧特性である．点は測定点，青線がフィッティング曲線を表す．このフィッティング曲線を用
いて図 5.51 のバッファ段出力を増幅段出力に変換した．その結果を図 5.52 に示す．縦軸が増幅段出力電圧，横軸が増幅段バイアス V 2 を表し，同じく増幅段のバイアスの V 3 ごとにプロットしている．増幅段単体の性能評価の時と同様，V 4 ≤ 0.40V に相当する領域ではバッファの出力電圧がゼロとなり，この変換は意味をなさなくなるため議論に含めない．
1

SOISTJ4 A
ROOMBias [V]Vdd1 = 1.80
Vss1 = 0.00

0.8

Vdd2 = 1.80
Vss2 = 0.00
V5 = 0.50
0.6

V3 = 1.40
V3 = 1.30
V3 = 1.20
V3 = 1.10
V3 = 1.00

0.4

0.2

0
0

0.2

0.4

0.6

0.8

1

1.2

1.4

1.6

1.8
V2 [V]

図 5.48: SOI-STJ4 A 出力端子電圧 (室温)

1.4
1.2

Vdd2 = 1.80
Vss2 = 0.00
V5 = 0.50

1V3 = 1.40
V3 = 1.30
V3 = 1.20
V3 = 1.10
V3 = 1.00

0.8
0.6
0.4
0.2
0
0

0.2

0.4

0.6

0.8

1

1.2

1.4

1.6

1.8
V2 [V]

図 5.49: SOI-STJ4 A 増幅段出力端子電圧 (室温)

Vout [V]AMP. stage OUT [V]

SOISTJ4 A
ROOMBias [V]Vdd1 = 1.80
Vss1 = 0.00

1.2
1

SOISTJ4 Bb X ROOM(Fridge)
Vdd = 1.80
Vss = 0.00
V5 = 0.50

0.8

DATA
Fitting

0.6
0.4
0.2
0
0

0.2

0.4

0.6

0.8

1

1.2

1.4

1.6

1.8

V4 [V]

図 5.50: SOI-STJ4 バッファ段 直流電圧特性 (冷凍機配線時，V 5 = 0.50V)

Vout [V]

SOISTJ4 A
ROOM(Fridge)
Bias [V]Vdd1 = 1.80
Vss1 = 0.00

1

0.8

Vdd2 = 1.80
Vss2 = 0.00
V5 = 0.50
V3 = 1.40
V3 = 1.30
V3 = 1.20
V3 = 1.10
V3 = 1.00

0.6

0.4

0.2

0
0

0.2

0.4

0.6

0.8

1

1.2

1.4

1.6

1.8
V2 [V]

AMP. stage OUT [V]

図 5.51: SOI-STJ4 A 出力端子電圧 (冷凍機配線時)

SOISTJ4 A
ROOM(Fridge)
Bias [V]Vdd1 = 1.80
Vss1 = 0.00

1.6
1.4

Vdd2 = 1.80
Vss2 = 0.00
V5 = 0.50

1.2

V3 = 1.40
V3 = 1.30
V3 = 1.20
V3 = 1.10
V3 = 1.00

1
0.8
0.6
0.4
0.2
0
0

0.2

0.4

0.6

0.8

1

1.2

1.4

1.6

1.8
V2 [V]

図 5.52: SOI-STJ4 A 増幅段出力端子電圧 (冷凍機配線時)

極低温時

Vout [V]動作温度 3K 時の測定結果を図 5.53 に示す．縦軸がバッファ段出力端子の直流電圧，横軸が増
幅段バイアス V 2 を表し，同じく増幅段のバイアスの V 3 ごとにプロットしている．バッファ段のバイアスは V DD2 = 1.80V，V SS2 = 0V(GN D)，V 5 = 0.70V で固定した．
節 5.3.1 の測定で得たバッファ段直流電圧特性 (図 5.54) を用いて図 5.53 のバッファ段出力を増
幅段出力に変換した．図 5.54 は，動作温度 3K，バイアス電圧 V 5 = 0.70V 時のバッファ段直流
電圧特性である．点は測定点，青線がフィッティング曲線を表す．このフィッティング曲線を用
いて図 5.53 のバッファ段出力を増幅段出力に変換した．その結果を図 5.55 に示す．縦軸が増幅段出力電圧，横軸が増幅段バイアス V 2 を表し，同じく増幅段のバイアスの V 3 ごとにプロットしている．増幅段単体の性能評価の時と同様，V 4 ≤ 0.60V に相当する領域ではバッファの出力電圧がゼロとなり，この変換は意味をなさなくなるため議論に含めない．
以上より，室温時と同様，V 3 ≥ 1.55V では増幅段単体での測定値とほぼ一致し，増幅段とバッ
ファ段を一体としたことによる直流電圧値の変化がないことが確認できる．一方で，V 3 ≤ 1.50V
では増幅段単体での結果とは一致せず，V 3 = 1.50V の時で増幅段出力電圧値は ∼ 100mV 程度低くなっている．
0.8

SOISTJ4 Bb
ROOM

0.7

Bias [V]Vdd = 1.80
Vss = 0.00
V5 = 1.80
V5 = 1.60
V5 = 1.55
V5 = 1.50
V5 = 1.40

0.6
0.5
0.4
0.3
0.2
0.1
0
0

0.2

0.4

0.6

0.8

1

1.2
V2 [V]

図 5.53: SOI-STJ4 A 増幅段 出入力特性 (3K)

Vout [V]1

0.8

SOISTJ4 Bb X 3K
Vdd = 1.80
Vss = 0.00
V5 = 0.70
DATA
Fitting

0.6

0.4

0.2

0
0

0.2

0.4

0.6

0.8

1

1.2

1.4

1.6

1.8

V4 [V]

AMP. stage OUT [V]

図 5.54: SOI-STJ4 バッファ段 直流電圧特性 (3K，V 5 = 0.70V)

1.4

SOISTJ4 A
3K
Bias [V]Vdd1 = 1.80
Vss1 = 0.00

1.2

Vdd2 = 1.80
Vss2 = 0.00
V5 = 0.70
V3 = 1.80
V3 = 1.60
V3 = 1.55
V3 = 1.50
V3 = 1.40

1

0.8

0.6

0.4
0

0.2

0.4

0.6

0.8

1

1.2

1.4

1.6

1.8
V2 [V]

図 5.55: SOI-STJ4 A 増幅段出力端子電圧 (3K)

5.5.2利得のバイアス依存性

図 5.56: SOI-STJ4 A 増幅率 測定回路
節 5.4.3 と同様に，印加するバイアス電圧によって回路の利得がどのように変化するかを調べた．シミュレーション及び測定回路図を図 5.56 に示す．
先述した通り，回路全体の利得は主に増幅段に印加するバイアスで決まる．したがって，バッ
ファ段のバイアス電圧は固定し，増幅段のバイアス電圧のみを走査し，利得の変化を測定する．
バッファ段のバイアス電圧は，バッファ段の周波数特性 (節 5.3.3)，増幅段の出力端子電圧 (節 5.4.1)の結果を踏まえ，増幅段のバイアス走査に対しバッファ段の利得がほぼ変化しないような値に設定する．
入力端子 IN にファンクションジェネレータで生成した正弦波を入力し，バイアス電圧 V 2，V 3を走査しながら出力波形を測定した．増幅段のドレイン端子 V DD1 には 1.80V を印加し固定，ソース端子 V SS1 及び M 3 ボディ端子 V B はは接地 (0V) した．バッファ段のバイアス電圧はある値に固定した．入力正弦波の振幅は出力が飽和しないように peak to peak で 1mV とした．また，入力周波数はカットオフ周波数を超えない範囲で設定する．ファンクションジェネレータと入力端子間は 4.7µF のキャパシタンスで区切り，AC 的に接続した．入出力波形はオシロスコー
プ (入力インピーダンス 1MΩ，AC 結合，512 回平均) で読み取り，それぞれの peak to peak の値を取得した．利得は出力波形の peak to peak 値を入力波形の peak to peak 値で割ることで算出した．

室温時
室温時の測定結果を図 5.57 から図 5.58 に示す．バッファ段のバイアス電圧は V DD2 = 1.80V，
V SS2 = GN D(0V)，V 5 = 0.50V に固定して測定を行った．
図 5.57 は入力波形 (青) と出力波形 (赤) である．図は入力周波数 100Hz，バイアス電圧 V 2 =0.15V，V 3 = 1.20V の時の波形で，512 回平均を取ってある．
図 5.58 は利得のバイアス電圧依存性を表す．縦軸が利得，横軸がバイアス電圧 V 2 を表し，バイアス電圧 V 3 ごとにプロットしてある．また，点は測定点，線はシミュレーション結果を表す．
測定時の入力周波数はカットオフ周波数を超えない範囲で 100Hz とした．シミュレーションは出入力の負荷容量を 30pF と仮定し過渡解析を行った．

単体で測定した時と比べ，利得が増加しているのが見て取れる．これは，バッファ段により回路の出力インピーダンスが下がったためと考えられる．また，バイアス電圧に対し，利得は単体時の測定の時と同様に変化していることも確認できる．しかしながら，シミュレーションとは一致せず，バイアス電圧によっては倍以上の利得が観測された．

冷凍機配線時冷凍機配線時の測定結果を図 5.59 から図 5.60 に示す．バッファ段のバイアス電圧は V DD2 =1.80V，V SS2 = GN D(0V)，V 5 = 0.50V に固定して測定を行った．
図 5.59 は入力波形 (青) と出力波形 (赤) である．図は入力周波数 100Hz，バイアス電圧 V 2 =0.15V，V 3 = 1.20V の時の波形で，512 回平均を取ってある．
図 5.60 は利得のバイアス電圧依存性を表す．縦軸が利得，横軸がバイアス電圧 V 2 を表し，バイアス電圧 V 3 ごとにプロットしてある．また，点は測定点，線はシミュレーション結果を表す．
測定時の入力周波数はカットオフ周波数を超えない範囲で 100Hz とした．シミュレーションは出入力の負荷容量を 30pF と仮定し過渡解析を行った．また，入力周波数はカットオフ周波数を超えないように 100Hz とした．
結果は室温時とほぼ一致していることが確認できる．V 3 = 1.00V 時の利得は室温時に比べ大きくなっているが，先述したように安定に動作しないバイアス条件であるためと考えられる．室
温時と同様，シミュレーション値とは一致せず，倍以上の利得が観測された．

図 5.57: SOI-STJ4 A 入力信号 (青) と出力信号 (赤) (室温, fin =100Hz,V 2 = 0.15V, V 3 = 1.20V)

Gain

SOISTJ4 A
ROOMBias [V]Vdd2 = 1.80
Vss2 = 0.00
V5 = -0.50

250

Vdd1 = 1.80
Vss1 = 0.00
V3 = 1.40
V3 = 1.30
V3 = 1.20
V3 = 1.10
V3 = 1.00

200

150

100

50

0
0

0.2

0.4

0.6

0.8

1

1.2

1.4
V2 [V]

図 5.58: SOI-STJ4 A 利得のバイアス電圧依存性 (室温)

図 5.59: SOI-STJ4 A 入力信号 (青) と出力信号 (赤) (冷凍機配線時, fin =100Hz, V 2 = 0.15V, V 3 = 1.20V)

Gain

SOISTJ4 A
ROOMBias [V]Vdd2 = 1.80
Vss2 = 0.00
V5 = -0.50

350
300

Vdd1 = 1.80
Vss1 = 0.00
V3 = 1.40
V3 = 1.30
V3 = 1.20
V3 = 1.10
V3 = 1.00

250
200
150
100
50
0
0

0.2

0.4

0.6

0.8

1

1.2

1.4
V2 [V]

図 5.60: SOI-STJ4 A 利得のバイアス電圧依存性 (冷凍機配線時)

極低温時
動作温度 3K 時の測定結果を図 5.61 から図 5.62 に示す．バッファ段のバイアス電圧は V DD2 =1.10V，V SS2 = −0.70V，V 5 = 0.30V に固定して測定を行った．
図 5.61 は入力波形 (青) と出力波形 (赤) である．図は入力周波数 100Hz，バイアス電圧 V 2 = V，V 3 = V の時の波形で，512 回平均を取ってある．
図 5.62 は利得のバイアス電圧依存性を表す．縦軸が利得，横軸がバイアス電圧 V 2 を表し，バイアス電圧 V 3 ごとにプロットしてある．測定時の入力周波数はカットオフ周波数を超えない範囲で 100Hz とした．また，入力周波数はカットオフ周波数を超えないように 100Hz とした．
室温時と同様，単体での測定と比べ利得が増加しているのが見て取れる．また，バイアス電圧に対する利得の変化も単体での測定時と同じであり，利得が最大となる V 2 の値も一致する．安
定動作しない V 3 = 1.40V を除くと，(V 2, V 3) = (0.35V, 1.60V)，(0.40V, 1.55V)，(0.55V, 1.50)の時，利得は極大となりそれぞれ ∼ 52 倍，∼ 81 倍，∼ 105 倍となった．

Gain

図 5.61: SOI-STJ4 A 入力信号 (青) と出力信号 (赤) (3K, fin = 100Hz,V 2 = 0.15V, V 3 = 1.20V)

SOISTJ4 A
3K
Bias [V]Vdd2 = 1.10
Vss2 = -0.70
V5 = -0.30

120

100

Vdd1 = 1.80
Vss1 = 0.00
V3 = 1.80
V3 = 1.60
V3 = 1.55
V3 = 1.50
V3 = 1.40

80

60

40

20

0
0

0.2

0.4

0.6

0.8

1

1.2

1.4
V2 [V]

図 5.62: SOI-STJ4 A 利得のバイアス電圧依存性 (3K)

5.5.3

周波数特性

節 5.3.3 や節 5.4.4 と同様に，入力周波数に対する回路の応答を調べた．シミュレーション及び測定回路図は前節と同じ (図 5.56) である．
先述した通り，回路全体の周波数特性は主にバッファ段に印加するバイアスで決まる．したがって，増幅段のバイアス電圧は固定し，バッファ段のバイアス電圧のみを変化させ，周波数を走査させた時の応答を測定する．増幅段のバイアス電圧は前節 5.5.2 の結果から，利得が最大となるものを用いる．
入力端子 IN にファンクションジェネレータで生成した正弦波を入力し，その周波数を走査しながら出力波形を測定した．入力正弦波の振幅は出力が飽和しないように peak to peak で 1mVとした．ファンクションジェネレータと入力端子間は 4.7µF のキャパシタンスで区切り，AC 的に接続した．入出力波形はオシロスコープ (入力インピーダンス 1MΩ，AC 結合，512 回平均) で読み取り，それぞれの peak to peak の値を取得した．利得は出力波形の peak to peak 値を入力
波形の peak to peak 値で割ることで算出した．
この測定をバッファ段のバイアス電圧を変えて，繰り返し行った．ただし，バッファ段入力端子のバイアスは，単体での測定時の様に直接与えることは出来ない．そこで，入力端子電圧は，アンプ段出力端子電圧 (節 5.4.1 や節 5.5.1) の結果も併せ，端子 V DD2，V SS2 の電圧を変えることで調節した．なお，いずれの場合も端子 V DD2-V SS2 間電圧は 1.80V とした．

室温時
室温時の測定結果を図 5.63 から図 5.64 に示す．横軸が入力信号の周波数，縦軸が利得を表し，バッファ段バイアス V 5 ごとにプロットしてある．増幅段のバイアス電圧は V DD1 = 1.80V，
V DD1 = GN D(0V)，V 2 = 0.25V，V 3 = 1.20V とした．待機電圧値の測定から，この時の増幅段出力電圧は ∼ 0.59V と推定できる．
図 5.63 から図 5.64 は，順に V DD2 = 1.80V，1.60V，1.40V のものである．増幅段出力電圧が∼ 0.59V であるから，これらはバッファ段単体での測定 (節 5.3.3) における V 4 = 0.60V，0.80V，
1.00V 時とほぼ同じバイアス条件となる．それらの結果と比較すると，同様の周波数依存性を示していることが確認できる．以上より，増幅段とバッファ段を一体にしたことによる周波数特性の変化はないと言える．

冷凍機配線時冷凍機配線時の測定結果を図 5.66，図 5.67 に示す．横軸が入力信号の周波数，縦軸が利得を表
し，バッファ段バイアス V 5 ごとにプロットしてある．増幅段のバイアス電圧は V DD1 = 1.80V，
V DD1 = GN D(0V)，V 2 = 0.25V，V 3 = 1.20V とした．待機電圧値の測定から，この時の増幅段出力電圧は ∼ 0.59V と推定できる．
図 5.66，図 5.67 は，順に V DD2 = 1.80V，1.40V のものである．増幅段出力電圧が ∼ 0.59V
である，これらはバッファ段単体での測定 (節 5.3.3) における V 4 = 0.60V，1.00V 時とほぼ同じ
バイアス条件となる．
室温時や単体測定時の結果とは異なり，10kHz，100kHz 付近にピークの様な特性異常が見られた．室温時には確認出来なかったため，これは冷凍機配線の容量やインダクタンスが原因と考えられる (付録 A 参照)．

Gain

SOISTJ4 A

120

ROOM
Bias [V]Vdd1 = 1.80
Vss1 = 0.00
V2 = 0.25
V3 = 1.20

100

80

Vdd2 = 1.80
Vss2 = 0.00
V5 = 0.40
V5 = 0.50
V5 = 0.60
V5 = 0.70
V5 = 0.80

60

40

20

0

102

3

10

104

5

10

6

107
10
input frequency [Hz]Gain

図 5.63: SOI-STJ4 A 周波数特性 (室温, V dd = 1.80V)

SOISTJ4 A
120

ROOM

100

Bias [V]Vdd1 = 1.80
Vss1 = 0.00
V2 = 0.25
V3 = 1.20

80

Vdd2 = 1.60
Vss2 = -0.20
V5 = 0.20
V5 = 0.30
V5 = 0.40
V5 = 0.50

60

40

20

0

102

3

10

104

5

10

6

107
10
input frequency [Hz]図 5.64: SOI-STJ4 A 周波数特性 (室温, V dd = 1.60V)Gain

SOISTJ4 A
120

ROOM

100

Bias [V]Vdd1 = 1.80
Vss1 = 0.00
V2 = 0.25
V3 = 1.20

80

Vdd2 = 1.40
Vss2 = -0.40
V5 = 0.00
V5 = 0.10
V5 = 0.20
V5 = 0.30
V5 = 0.40

60

40

20

0

102

3

10

104

5

10

6

107
10
input frequency [Hz]Gain

図 5.65: SOI-STJ4 A 周波数特性 (室温, V dd = 1.40V)

SOISTJ4 A
ROOM(Fridge)

120

Bias [V]Vdd1 = 1.80
Vss1 = 0.00
V2 = 0.25
V3 = 1.20

100

80

Vdd2 = 1.80
Vss2 = 0.00
V5 = 0.40
V5 = 0.50
V5 = 0.60

60

40

20

0

102

3

10

104

5

10

6

107
10
input frequency [Hz]図 5.66: SOI-STJ4 A 周波数特性 (室温, V dd = 1.80V)Gain

SOISTJ4 A
ROOM(Fridge)

140

Bias [V]Vdd1 = 1.80
Vss1 = 0.00
V2 = 0.25
V3 = 1.20

120
100

Vdd2 = 1.40
Vss2 = -0.40
V5 = 0.00
V5 = 0.10
V5 = 0.20
V5 = 0.30
V5 = 0.40

80
60
40
20
0

102

3

10

104

5

10

6

107
10
input frequency [Hz]図 5.67: SOI-STJ4 A 周波数特性 (室温, V dd = 1.40V)

極低温時
動作温度 3K 時の測定結果を図 5.68 から図 5.71 に示す．横軸が入力信号の周波数，縦軸が利得を表し，バッファ段バイアス V 5 ごとにプロットしてある．増幅段のバイアス電圧は V DD1 = 1.80V，
V DD1 = GN D(0V)，V 2 = 0.55V，V 3 = 1.50V とした．待機電圧値の測定から，この時の増幅段出力電圧は ∼ 0.76V と推定できる．
図 5.68 から図 5.71 は，順に V DD2 = 1.80V，1.50V，1.10V，0.90 のものである．増幅段出力
電圧が ∼ 0.76V であるから，これらはバッファ段単体での測定 (節 5.3.3) における V 4 = 0.70V，
1.00V，1.40V，1.60V 時とほぼ同じバイアス条件となる．
冷凍機配線時と同様，30kHz，300kHz 付近にピークの様な特性異常が見られた．室温時には確認出来なかったため，これは冷凍機配線の容量やインダクタンスが原因と考えられる．

Gain

SOISTJ4 A
ROOM(Fridge)

100

Bias [V]Vdd1 = 1.80
Vss1 = 0.00
V2 = 0.25
V3 = 1.20

80

Vdd2 = 1.80
Vss2 = 0.00
V5 = 0.70
V5 = 0.80
V5 = 0.90
V5 = 1.00

60

40

20

0

102

3

10

104

5

10

6

107
10
input frequency [Hz]Gain

図 5.68: SOI-STJ4 A 周波数特性 (3K, V dd = 1.80V)

SOISTJ4 A
120

3K

100

Bias [V]Vdd1 = 1.80
Vss1 = 0.00
V2 = 0.55
V3 = 1.50

80

Vdd2 = 1.50
Vss2 = -0.30
V5 = 0.50
V5 = 0.60
V5 = 0.70
V5 = 0.80
V5 = 0.90

60

40

20

0

102

3

10

104

5

10

6

107
10
input frequency [Hz]図 5.69: SOI-STJ4 A 周波数特性 (3K, V dd = 1.50V)Gain

SOISTJ4 A
140

3K
Bias [V]Vdd1 = 1.80
Vss1 = 0.00
V2 = 0.55
V3 = 1.50

120

100

Vdd2 = 1.10
Vss2 = -0.70
V5 = 0.00
V5 = 0.10
V5 = 0.20
V5 = 0.30
V5 = 0.40

80

60

40

20

0

102

3

10

104

5

10

6

107
10
input frequency [Hz]Gain

図 5.70: SOI-STJ4 A 周波数特性 (3K, V dd = 1.10V)

SOISTJ4 A
140

3K
Bias [V]Vdd1 = 1.80
Vss1 = 0.00
V2 = 0.55
V3 = 1.50

120

100

Vdd2 = 0.90
Vss2 = -0.90
V5 = -0.20
V5 = -0.10
V5 = 0.00
V5 = 0.10
V5 = 0.20

80

60

40

20

0

102

3

10

104

5

10

6

107
10
input frequency [Hz]図 5.71: SOI-STJ4 A 周波数特性 (3K, V dd = 0.90V)

5.5.4パルス応答

図 5.72: SOI-STJ4 A パルス応答 測定回路

Nb/Al-STJ 検出器の信号を模した模擬信号パルス波を回路に入力し，その応答を調べた．測定
回路図を 5.72 に示す．
模擬信号は矩形波をコンデンサで微分することで生成する．入力矩形波は，振幅が peak to peak
で 10mV，幅が 25ms，周期が 50ms(20Hz)，立ち上がり時間が 20ns となるように設定した．また，模擬信号の時定数はコンデンサの静電容量と後段の入力インピーダンスで決定される．この容量
Cin の値を変えることで模擬信号の時定数を調節した．ただし，冷凍機内へ入射する際は，大きな冷凍機配線容量が存在するため時定数はある値で頭打ちされる．
各バイアス電圧は前節までの結果より，増幅回路の性能が総合的に最大となる点を設定し測定を行った．入出力波形はオシロスコープ (入力インピーダンス 1MΩ，AC 結合，512 回平均) で読みだした．以下，信号幅 τ を，信号の立ち上がりから電圧値がピーク電圧 Vp の 1/e となるまでの時間と定義し評価を行った．

室温時
室温時の測定結果を図 5.73 に示す．図は入力矩形波 (緑) と入力模擬信号 (青)，出力波形 (赤) を表
す．入力コンデンサ容量は Cin = 100pF，バイアス電圧は V DD1 = 1.80V，V SS2 = GN D(0V)，V 2 = 0.25V，V 3 = 1.20V，V B = GN D(0V)，V DD2 = 1.40V，V SS2 = −0.40V，V 5 = 0.50V
で測定を行った．
この時，入力模擬信号はピーク電圧 6.5mV，信号幅 2.0µs となった．この信号は回路で増幅され，ピーク電圧 185mV，時定数 3.3µs の出力信号で確認された．したがって，このバイアス条件
では，最大ピーク電圧値で 30 倍程の増幅が得られるが，応答は 2 倍程遅くなる．

図 5.73: SOI-STJ4 A パルス応答 入力矩形波 (緑)，入力模擬信号 (青) と出力信号 (赤) (室温)

冷凍機配線時冷凍機配線時の測定結果を図 5.74 に示す．図は入力矩形波 (緑) と入力模擬信号 (青)，出力波形(赤) を表す．入力コンデンサ容量は Cin = 1000pF，バイアス電圧は V DD1 = 1.80V，V SS2 =GN D(0V)，V 2 = 0.25V，V 3 = 1.20V，V B = GN D(0V)，V DD2 = 1.40V，V SS2 = −0.40V，
V 5 = 0.50V で測定を行った．
この時，入力模擬信号はピーク電圧 3.5mV，信号幅 12.0µs となった．冷凍機配線の容量により入力信号幅が頭打ちとなったため，室温時より入力コンデンサの容量は大きくした．その分，ピー
ク電圧値も大きくなっている．この信号は回路で増幅され，ピーク電圧 209mV，信号幅 46.8µs の出力信号で確認された．利得は 16 倍程度と室温時よりも小さくなっている．これは，冷凍機内に配線したことで図 5.67 の様な特性異常が見られたためと考えられる．応答は 2 倍程遅くなっており，室温時と一致する．

図 5.74: SOI-STJ4 A パルス応答 入力矩形波 (緑)，入力信号 (青) と出力
信号 (赤) (冷凍機配線時)

極低温時
極低温時の測定結果を図 5.75 から図 5.81 に示す．いずれの図も入力矩形波 (緑) と入力模擬信号 (青)，出力波形 (赤) を表す．入力コンデンサ容量は Cin = 1000pF で測定を行った．
図 5.75 から図 5.77 までは動作温度 3K 時，図 5.78 から図 5.81 までは素子を 300mK まで冷却した時の測定結果である．それぞれ，消費電力の異なるバイアス条件数点で測定を行った．増幅段のバイアス電圧はいずれの場合も同じで V DD1 = 1.80V，V SS2 = GN D(0V)，V 2 = 0.55V，
V 3 = 1.50V，V B = GN D(0V) とした．バッファ段のバイアス電圧はドレイン端子電圧，及びソース端子電圧が共通で V DD2 = 1.10V，V SS2 = −0.70V とした．バイアス電圧 V 5 のみを変化させ測定を行った．
表 5.2 に各バイアス条件と，その時の消費電力等の測定値をまとめる．
測定結果

V 5[V ]

ID1[µA]

ID2[µA]

P [µW]T [K]

Vp [mV]τ [µs]

図 5.75図 5.76
図 5.77
図 5.78
図 5.79図 5.80
図 5.81

0.00
0.10
0.30
0.00
0.10
0.20
0.30

3.29
3.30
3.30
3.15
3.21
3.24
3.27

1.19
51.1
472
1.71
55.1
219
471

8.06
103
856
8.75
105
400
854

∼3
∼3
∼3
∼ 0.315∼ 0.368≤ 0.490≥ 0.515

51.5
153
170
102
164
162
152

607
82.0
45.2
521
116
67.0
60.0

表 5.2: SOI-STJA パルス応答 (極低温時) バイアス条件と測定値

3K 時の測定では，いずれのバイアス条件でも消費電力は冷凍機の冷却能力を下回り，温度の温度上昇は見られなかった．
一方，300mK 時での測定では，バイアス条件によっては温度の上昇が確認された．V 5 = 0.00Vの時は温度上昇は確認されず，冷凍機の最低到達温度 0.315K で一定となった．V 5 = 0.10V では，最低温度の 0.315K からは上昇し 0.368K になったものの，そこからの温度上昇は確認されなかった．V 5 ≥ 0.20V では測定中常に温度の上昇が確認された．
入力波形はいずれのバイアス条件，温度でもほぼ同じで，ピーク電圧 ∼ 6mV，信号幅 ∼ 10µsとなった．
出力波形は V 5 の値が大きいほど応答速度が早くなり，その分ピーク電圧も高くなった．ただし，V 5 ≥ 0.20V で波形に変化はほとんど見られず，ピーク電圧 ∼ 150mV，信号幅 ∼ 60µs 程度で観測された．また，温度による変化もほとんど見られなかった．

図 5.75: SOI-STJ4 A パルス応答 入力矩形波 (緑)，入力信号 (青) と出力
信号 (赤)(3K, V DD2 = 1.10V, V 5 = 0.00V)

図 5.76: SOI-STJ4 A パルス応答 入力矩形波 (緑)，入力信号 (青) と出力
信号 (赤) (3K, V DD2 = 1.10V, V 5 = 0.10V)

図 5.77: SOI-STJ4 A パルス応答 入力矩形波 (緑)，入力信号 (青) と出力
信号 (赤) (3K, V DD2 = 1.10V, V 5 = 0.30V)

図 5.78: SOI-STJ4 A パルス応答 入力矩形波 (緑)，入力信号 (青) と出力
信号 (赤) (300mK, V DD2 = 1.10V, V 5 = 0.00V)

図 5.79: SOI-STJ4 A パルス応答 入力矩形波 (緑)，入力信号 (青) と出力
信号 (赤) (300mK, V DD2 = 1.10V, V 5 = 0.10V)

図 5.80: SOI-STJ4 A パルス応答 入力矩形波 (緑)，入力信号 (青) と出力
信号 (赤) (300mK, V DD2 = 1.10V, V 5 = 0.20V)

図 5.81: SOI-STJ4 A パルス応答 入力矩形波 (緑)，入力信号 (青) と出力
信号 (赤) (300mK, V DD2 = 1.10V, V 5 = 0.30V)

5.5.5パルス波高分布

前節 5.5.4 の結果から入出力波形の波高分布を算出し，入出力端子での信号雑音比を求めた．
波高分布は，前節で得た信号波形を，ある時間幅で積分することで求めた．積分は信号のある区間とない区間で行い，ある区間の積分値を信号の波高，ない区間の積分値を雑音の波高として扱った．波形はオシロスコープ (入力インピーダンス 1MΩ，AC 結合，サンプリング) で読みだ
し，1000 サンプル分の波高積分値の分布を算出した．信号雑音比 (S/N) は波高分布から次の様に求めた．
(Ms − Mn )
S/N =
(5.1)
RM Sn
ここで，Ms ，Mn はそれぞれ，信号波高分布，雑音波高分布の平均値である．また，RM Sn は雑
音波高分布の二乗平均平方根を表す．
この波高分布を入力信号，出力信号，それぞれに対して求め，入出力間での信号雑音比の変化を調べた．
また，積分区間による信号雑音比の変化も求めた．以下，出力信号の信号雑音比が最大となる積分区間での波高分布を示す．

室温時
室温時の測定結果を図 5.82，図 5.83 に示す．入力コンデンサ容量は Cin = 100pF，バイアス
電圧は V DD1 = 1.80V，V SS2 = GN D(0V)，V 2 = 0.25V，V 3 = 1.20V，V B = GN D(0V)，
V DD2 = 1.40V，V SS2 = −0.40V，V 5 = 0.50V であり，これは前節と同じ条件である．
図 5.82 は信号雑音比と積分時間の関係を表す．縦軸が信号雑音比，横軸が積分時間を表す．積分の開始時間は信号区間が 0µs から，雑音区間が −15µs からとした．青点が入力信号，赤点が出
力信号の信号雑音比を表す．これより，出力信号の信号雑音比が最大となるのは，積分区間が 6µsとなる時である．
図 5.83 は入出力波形と，その波高分布を表す．この図は出力波形の信号雑音比が最大となる上記の積分時間での波高分布である．図 5.83a は入力波形 (青) と出力波形 (赤)，また積分区間を表
す．横軸が時間，縦軸が電圧を表す．また，図 5.83b，図 5.83b はそれぞれ，入力波形，出力波形の波高分布である．横軸が波高積分値，縦軸が要素数を表す．
この結果，信号雑音比は入力波形で 45.1，出力波形で 34.1 となった．すなわち，信号雑音比は
室温時，SOI-STJ4 増幅回路を介することでむしろ悪化することが確認できた．これは，室温測
定時は読み出し配線が短く，その間で乗る雑音が増幅器で発生する雑音に比べ小さいためと考えられる．

Signal to Noise Ratio

90

SOISTJ4_Z1_A
ROOM
V5 = 0.50 V
INPUT
OUTPUT

80
70
60
50
40
30
20
10
0

1

2

3

4

5

6

7

8

9

10

Integral Time [µ s]

図 5.82: SOI-STJ4 A 信号雑音比の積分時間依存性 (室温)

100
50

INPUT [mV]OUTPUT [mV]150

SOISTJ4_Z1_A
00001
ROOM
Bias [V]Vdd1 = 1.80
Vss1 = 0.00
V2 = 0.25
V3 = 1.20
Vdd2 = 1.40
Vss2 = -0.40
V5 = 0.50

10
5

0

0

−50

−5

−100

−10

−150

−15

−200

−20
−25
−20

pedestal−15

signal

−10

−5

0

5

10

15

20

Time [µs]Counts [/0.02 mV µ s](a) 入力波形 (青)，出力波形 (赤) と積分時間 (6µs)
INPUT
S/N = 45.12

40
35

signal1000
14.120.2597

Entries
Mean
RMS

30
25

pedestal
Entries
1000
Mean
2.768
RMS
0.2516

20
15
10
5
0
0

2

4

6

8

10

12

14

16

18

20

Pulse height [mV µ s]

Counts [/1.00 mV µ s](b) 入力波形の波高分布 (青:信号， 黒:雑音)
OUTPUT
S/N = 34.06
50

signalEntries
Mean
RMS

40

pedestal
Entries
1000
Mean
11.44
RMS
16.7

30
20
10
0
−200

1000
580.3
8.89

−100

0

100

200

300

400

500

600

700

800

Pulse height [mV µ s](c) 出力波形の波高分布 (青:信号， 黒:雑音)

図 5.83: SOI-STJ4 A 波高分布 (室温時)

冷凍機配線時

Signal to Noise Ratio

冷凍機配線時の測定結果を図 5.84，図 5.85 に示す．入力コンデンサ容量は Cin = 1000pF，バイ
アス電圧は V DD1 = 1.80V，V SS2 = GN D(0V)，V 2 = 0.25V，V 3 = 1.20V，V B = GN D(0V)，
V DD2 = 1.40V，V SS2 = −0.40V，V 5 = 0.50V であり，これは前節と同じ条件である．
図 5.84 は室温時と同様，信号雑音比と積分時間の関係を表す．積分の開始時間は信号区間が 0µsから，雑音区間が −150µs からとした．これより，出力信号の信号雑音比が最大となるのは，積分区間は 100µs のときである．
図 5.85 も室温時と同様，入出力波形と，その波高分布を表す．この図は出力波形の信号雑音比が最大となる上記の積分時間での波高分布である．図 5.85a は入力波形 (青) と出力波形 (赤)，また，図 5.85b，図 5.85b はそれぞれ，入力波形，出力波形の波高分布である．
この結果，信号雑音比は入力波形で 46.3，出力波形で 251 となった．すなわち，冷凍機配線時には SOI-STJ4 回路を介することで信号雑音比が改善することが確認できる．したがって，冷凍機内からの信号読み出しに SOI-STJ4 回路は有用であると言える．
SOISTJ4_Z1_A
ROOM(Fridge)
V5 = 0.50 V
INPUT
OUTPUT

250

200

150

100

50
0

10

20

30

40

50

60

70

80

90

100

Integral Time [µ s]

図 5.84: SOI-STJ4 A 信号雑音比の積分時間依存性 (冷凍機配線時)

150
100

INPUT [mV]OUTPUT [mV]

200

50
0
−50

−100
−150
−200

SOISTJ4_Z1_A
00001
ROOM(Fridge)
Bias [V]Vdd1 = 1.80
Vss1 = 0.00
V2 = 0.25
V3 = 1.20
Vdd2 = 1.40
Vss2 = -0.40
V5 = 0.50

30
20
10
0

−10
−20
−30
−40
−200

pedestal
−150

−100

signal

−50

0

50

100

150

200

Time [µs]Counts [/0.50 mV µ s](a) 入力波形 (青)，出力波形 (赤) と積分時間 (100µs)
INPUT
S/N = 46.26

50

signal
1000
251.2
4.606

Entries
Mean
RMS

40
30

pedestal
Entries
1000
Mean
46.44
RMS
4.427

20
10
0
0

50

100

150

200

250

300

350

400

450

500

Pulse height [mV µ s]

Counts [/10.00 mV µ s](b) 入力波形の波高分布 (青:信号， 黒:雑音)
OUTPUT
S/N = 250.68

90
80

signalEntries
Mean
RMS

70
60
50

pedestal
Entries
1000
Mean
418.6
RMS
34.17

40
30
20
10
0
0

1000
8983
45.67

1000

2000

3000

4000

5000

6000

7000

8000

9000

10000

Pulse height [mV µ s](c) 出力波形の波高分布 (青:信号， 黒:雑音)

図 5.85: SOI-STJ4 A 波高分布 (冷凍機配線時)

極低温時
冷凍機配線時の測定結果を図 5.86 から図 5.99 に示す．いずれも，前節と同じく入力コンデン
サ容量は Cin = 1000pF，バイアス電圧は V DD1 = 1.80V，V SS2 = GN D(0V)，V 2 = 0.55V，
V 3 = 1.50V，V B = GN D(0V)，V DD2 = 1.10V，V SS2 = −0.70V の時の測定結果である．
V 5 に関しても前節と同じ値で測定を行った．図 5.86 から図 5.91 は 3K 時，図 5.92 から図 5.99 は300mK 時の測定結果である．
測定条件と測定結果を表 5.3 にまとめる．測定条件と測定時の温度は前節と同じである．表中の信号雑音比の列に示す図は，室温時と同様，信号雑音比と積分時間の関係を表す．積分の開始
時間はいずれも，信号区間が 0µs から，雑音区間が −1500µs からとした．これより，出力波形の信号雑音比が最大となる積分時間を求めた．その結果を Tinteg の列に示す．波高分布の列に示す
図は，各 Tinteg で積分した時の，入出力波形とその波高分布を表す．この時の入出力の信号雑音比をそれぞれ，(S/N )IN ，(S/N )OU T の列に示す．
この結果，いずれのバイアス条件においても，SOI-STJ4 回路を介することで信号雑音比が改善することが確認できる．したがって，極低温時においても冷凍機内からの信号読み出しに SOI-STJ4回路は有用であると言える．
信号雑音比

波高分布

V 5[V ]

P [µW]T [K](S/N )IN(S/N )OU T

Tinteg [µs]図 5.86
図 5.87
図 5.88
図 5.92
図 5.93
図 5.94
図 5.95図 5.89
図 5.90
図 5.91
図 5.96
図 5.97
図 5.98
図 5.99

0.00
0.10
0.30
0.00
0.10
0.20
0.30

8.06
103
856
8.75
105
400
854

∼3
∼3
∼3
∼ 0.315∼ 0.368≤ 0.490≥ 0.515

10.2
18.4
18.6
11.6
12.8
12.1
11.0

48.8
94.9
111
47.0
71.1
73.5
68.2

100
50
50
110
60
60
60

表 5.3: SOI-STJA パルス波高分布 (極低温時) バイアス条件と測定値

Signal to Noise Ratio

SOISTJ4_Z1_A
3K
V5 = 0.00 V
INPUT
OUTPUT

50
45
40
35
30
25
20
15
10
0

50

100

150

200

250

300

350

400

450

500

Integral Time [µ s]Signal to Noise Ratio

図 5.86: SOI-STJ4 A 信号雑音比の積分時間依存性 (3K，V 5 = 0.00V)

SOISTJ4_Z1_A
3K
V5 = 0.10 V
INPUT
OUTPUT

90
80
70
60
50
40
30
20
10
0

50

100

150

200

250

300

350

400

450

500

Integral Time [µ s]

図 5.87: SOI-STJ4 A 信号雑音比の積分時間依存性 (3K，V 5 = 0.10V)

Signal to Noise Ratio

SOISTJ4_Z1_A
3K
V5 = 0.30 V
INPUT
OUTPUT

100

80

60

40

20

0

50

100

150

200

250

300

350

400

450

500

Integral Time [µ s]

図 5.88: SOI-STJ4 A 信号雑音比の積分時間依存性 (3K，V 5 = 0.30V)

150
100

INPUT [mV]OUTPUT [mV]200

SOISTJ4_Z1_A
00001
3K
Bias [V]Vdd1 = 1.80
Vss1 = 0.00
V2 = 0.55
V3 = 1.50
Vdd2 = 1.10
Vss2 = -0.70
V5 = 0.00

6
4

50

2

0

0

−50

−2

−100

−4

−150

−6
−8

pedestal−4000

signal

−2000

0

2000

4000

Time [µs]Counts [/0.50 mV µ s](a) 入力波形 (青)，出力波形 (赤) と積分時間 (10µs)
25

INPUT
S/N = 10.18
signal

20

1000
180
12.23

Entries
Mean
RMS

15

pedestal
Entries
1000
Mean
58.85
RMS
11.91

10

5

0
0

50

100

150

200

250

300

350

400

450

500

Pulse height [mV µ s]

Counts [/10.00 mV µ s](b) 入力波形の波高分布 (青:信号， 黒:雑音)
OUTPUT
S/N = 48.83

20
18

signal16

Entries
Mean
RMS

14
12

pedestal
Entries
1000
Mean
1543
RMS
128.9

10
8
6
4
2
0
0

1000
7838
352.6

1000

2000

3000

4000

5000

6000

7000

8000

9000

10000

Pulse height [mV µ s](c) 出力波形の波高分布 (青:信号， 黒:雑音)

図 5.89: SOI-STJ4 A 波高分布 (3K，V 5 = 0.00V)

150
100

INPUT [mV]OUTPUT [mV]200

SOISTJ4_Z1_A
00001
3K
Bias [V]Vdd1 = 1.80
Vss1 = 0.00
V2 = 0.55
V3 = 1.50
Vdd2 = 1.10
Vss2 = -0.70
V5 = 0.10

6
4

50

2

0

0

−50

−2

−100

−4

−150

−6
−8

pedestal−1500

signal
−1000

−500

0

500

1000

1500

Time [µs]Counts [/0.50 mV µ s](a) 入力波形 (青)，出力波形 (赤) と積分時間 (10µs)
INPUT
S/N = 18.44

50

signal

40

1000
117.8
5.085

Entries
Mean
RMS

30

pedestal
Entries
1000
Mean
29.43
RMS
4.794

20

10

0
0

50

100

150

200

250

300

350

400

450

500

Pulse height [mV µ s]

Counts [/10.00 mV µ s](b) 入力波形の波高分布 (青:信号， 黒:雑音)
OUTPUT
S/N = 94.91

70
60

signalEntries
Mean
RMS

50
40

pedestal
Entries
1000
Mean
783.8
RMS
54.76

30
20
10
0
0

1000
5981
79.72

1000

2000

3000

4000

5000

6000

7000

8000

9000

10000

Pulse height [mV µ s](c) 出力波形の波高分布 (青:信号， 黒:雑音)

図 5.90: SOI-STJ4 A 波高分布 (3K，V 5 = 0.10V)

150
100

INPUT [mV]OUTPUT [mV]200

SOISTJ4_Z1_A
00001
3K
Bias [V]Vdd1 = 1.80
Vss1 = 0.00
V2 = 0.55
V3 = 1.50
Vdd2 = 1.10
Vss2 = -0.70
V5 = 0.30

6
4

50

2

0

0

−50

−2

−100

−4

−150

−6
−8

pedestal−1500

signal
−1000

−500

0

500

1000

1500

Time [µs]Counts [/0.50 mV µ s](a) 入力波形 (青)，出力波形 (赤) と積分時間 (10µs)
INPUT
S/N = 18.58

50

signal

40

1000
113.4
5.1

Entries
Mean
RMS

30

pedestal
Entries
1000
Mean
27.18
RMS
4.639

20

10

0
0

50

100

150

200

250

300

350

400

450

500

Pulse height [mV µ s]

Counts [/10.00 mV µ s](b) 入力波形の波高分布 (青:信号， 黒:雑音)
OUTPUT
S/N = 111.04

70

signal60

Entries
Mean
RMS

50
40

pedestal
Entries
1000
Mean
516.5
RMS
41.94

30
20
10
0
0

1000
5174
54.02

1000

2000

3000

4000

5000

6000

7000

8000

9000

10000

Pulse height [mV µ s](c) 出力波形の波高分布 (青:信号， 黒:雑音)

図 5.91: SOI-STJ4 A 波高分布 (3K，V 5 = 0.30V)

Signal to Noise Ratio

SOISTJ4_Z1_A
300mK
V5 = 0.00 V
INPUT
OUTPUT

45
40
35
30
25
20
15
10
0

50

100

150

200

250

300

350

400

450

500

Integral Time [µ s]Signal to Noise Ratio

図 5.92: SOI-STJ4 A 信号雑音比の積分時間依存性 (300mK，V 5 = 0.00V)

SOISTJ4_Z1_A
300mK
V5 = 0.00 V
INPUT
OUTPUT

70
60
50
40
30
20
10
0

50

100

150

200

250

300

350

400

450

500

Integral Time [µ s]

図 5.93: SOI-STJ4 A 信号雑音比の積分時間依存性 (300mK，V 5 = 0.10V)

Signal to Noise Ratio

SOISTJ4_Z1_A
300mK
V5 = 0.20 V
INPUT
OUTPUT

70
60
50
40
30
20
10
0

50

100

150

200

250

300

350

400

450

500

Integral Time [µ s]Signal to Noise Ratio

図 5.94: SOI-STJ4 A 信号雑音比の積分時間依存性 (300mK，V 5 = 0.20V)

70

SOISTJ4_Z1_A
300mK
V5 = 0.30 V
INPUT
OUTPUT

60
50
40
30
20
10
0

50

100

150

200

250

300

350

400

450

500

Integral Time [µ s]

図 5.95: SOI-STJ4 A 信号雑音比の積分時間依存性 (300mK，V 5 = 0.30V)

150
100

INPUT [mV]OUTPUT [mV]200

SOISTJ4_Z1_A
00001
300mK
Bias [V]Vdd1 = 1.80
Vss1 = 0.00
V2 = 0.55
V3 = 1.50
Vdd2 = 1.10
Vss2 = -0.70
V5 = 0.00

6
4

50

2

0

0

−50

−2

−100

−4

−150

−6
−8

pedestal−4000

signal

−2000

0

2000

4000

Time [µs]Counts [/0.50 mV µ s](a) 入力波形 (青)，出力波形 (赤) と積分時間 (10µs)
INPUT
S/N = 11.59

25

signal
1000
194.6
14.18

Entries
Mean
RMS

20
15

pedestal
Entries
1000
Mean
60.43
RMS
11.58

10
5
0
0

50

100

150

200

250

300

350

400

450

500

Pulse height [mV µ s]

Counts [/20.00 mV µ s](b) 入力波形の波高分布 (青:信号， 黒:雑音)
OUTPUT
S/N = 47.03

22
20

signal18

Entries
Mean
RMS

16
14
12

pedestal
Entries
1000
Mean
1526
RMS
165.6

10
8
6
4
2
0
0

1000
9314
586.6

2000

4000

6000

8000

10000 12000 14000 16000 18000 20000

Pulse height [mV µ s](c) 出力波形の波高分布 (青:信号， 黒:雑音)

図 5.96: SOI-STJ4 A 波高分布 (300mK，V 5 = 0.00V)

150
100

INPUT [mV]OUTPUT [mV]200

8

SOISTJ4_Z1_A
00001
300mK
Bias [V]Vdd1 = 1.80
Vss1 = 0.00
V2 = 0.55
V3 = 1.50
Vdd2 = 1.10
Vss2 = -0.70
V5 = 0.10

6
4

50

2

0

0

−50

−2

−100

−4

−150

−6

−200

−8

pedestal−4000

signal

−2000

0

2000

4000

Time [µs]Counts [/0.50 mV µ s](a) 入力波形 (青)，出力波形 (赤) と積分時間 (10µs)
INPUT
S/N = 12.84

25

signal
1000
136
8.351

Entries
Mean
RMS

20
15

pedestal
Entries
1000
Mean
34.33
RMS
7.917

10
5
0
0

50

100

150

200

250

300

350

400

450

500

Pulse height [mV µ s]

Counts [/20.00 mV µ s](b) 入力波形の波高分布 (青:信号， 黒:雑音)
OUTPUT
S/N = 71.11
50

signalEntries
Mean
RMS

40

pedestal
Entries
1000
Mean
963.1
RMS
91.38

30
20
10
0
0

1000
7462
154.3

2000

4000

6000

8000

10000 12000 14000 16000 18000 20000

Pulse height [mV µ s](c) 出力波形の波高分布 (青:信号， 黒:雑音)

図 5.97: SOI-STJ4 A 波高分布 (300mK，V 5 = 0.10V)

150
100

INPUT [mV]OUTPUT [mV]200

8

SOISTJ4_Z1_A
00001
300mK
Bias [V]Vdd1 = 1.80
Vss1 = 0.00
V2 = 0.55
V3 = 1.50
Vdd2 = 1.10
Vss2 = -0.70
V5 = 0.20

6
4

50

2

0

0

−50

−2

−100

−4

−150

−6

−200

−8

pedestal−4000

signal

−2000

0

2000

4000

Time [µs]Counts [/0.50 mV µ s](a) 入力波形 (青)，出力波形 (赤) と積分時間 (10µs)
INPUT
S/N = 12.09

35

signal

30

1000
130.7
8.094

Entries
Mean
RMS

25
20

pedestal
Entries
1000
Mean
33.65
RMS
8.025

15
10
5
0
0

50

100

150

200

250

300

350

400

450

500

Pulse height [mV µ s]

Counts [/20.00 mV µ s](b) 入力波形の波高分布 (青:信号， 黒:雑音)
OUTPUT
S/N = 73.46

80
70

signalEntries
Mean
RMS

60
50

pedestal
Entries
1000
Mean
948.1
RMS
79.2

40
30
20
10
0
0

1000
6766
101.9

2000

4000

6000

8000

10000 12000 14000 16000 18000 20000

Pulse height [mV µ s](c) 出力波形の波高分布 (青:信号， 黒:雑音)

図 5.98: SOI-STJ4 A 波高分布 (300mK，V 5 = 0.20V)

150
100

INPUT [mV]OUTPUT [mV]200

8

SOISTJ4_Z1_A
00001
300mK
Bias [V]Vdd1 = 1.80
Vss1 = 0.00
V2 = 0.55
V3 = 1.50
Vdd2 = 1.10
Vss2 = -0.70
V5 = 0.30

6
4

50

2

0

0

−50

−2

−100

−4

−150

−6

−200

−8

pedestal−4000

signal

−2000

0

2000

4000

Time [µs]Counts [/0.50 mV µ s](a) 入力波形 (青)，出力波形 (赤) と積分時間 (10µs)
INPUT
S/N = 11.04

35

signal

30

1000
127
8.679

Entries
Mean
RMS

25
20

pedestal
Entries
1000
Mean
32.35
RMS
8.568

15
10
5
0
0

50

100

150

200

250

300

350

400

450

500

Pulse height [mV µ s]

Counts [/20.00 mV µ s](b) 入力波形の波高分布 (青:信号， 黒:雑音)
OUTPUT
S/N = 68.23

70
60

signalEntries
Mean
RMS

50
40

pedestal
Entries
1000
Mean
745.8
RMS
78.44

30
20
10
0
0

1000
6097
135.8

2000

4000

6000

8000

10000 12000 14000 16000 18000 20000

Pulse height [mV µ s](c) 出力波形の波高分布 (青:信号， 黒:雑音)

図 5.99: SOI-STJ4 A 波高分布 (300mK，V 5 = 0.30V)

第6章

結論

ニュートリノ振動実験により，ニュートリノが質量を持つことが証明されたものの，未だその絶対質量は求まっていない．そこで，本研究グループはニュートリノ崩壊という現象を利用しニュートリノの絶対質量を求めることを考えている．
ニュートリノ崩壊で放出される光子のエネルギーを精度良く測定することで，振動実験の結果と合わせて，ニュートリノの絶対質量を求めることが出来る．この崩壊寿命は比較的短い寿命を与える計算モデル (LR 対象模型) でも 1017 年と非常に長い．そのため，宇宙初期に大量に生成されたと予言される宇宙背景ニュートリノの崩壊光を観測することを考える．予想される崩壊光のエネルギーは 24meV(波長換算で 51µm) であり，観測にはこのエネルギーに対し１光子計測が可能な光検出器が要求される．
本研究グループでは，その検出器として Nb/Al-STJ 光検出器の開発研究を行ってきた．現状，
検出器雑音であるリーク電流については，崩壊光１光子検出に必要な 400pA 以下を達成している．
しかしながら，冷凍機外への信号読み出し系での雑音のため目的とする１光子検出には未だ至っていない．そこで，極低温で動作する前置増幅器を導入し，STJ 検出器直近で信号を増幅し冷凍
機外へ読み出すことを考え SOI-STJ 検出器の開発を行っている．
SOI-STJ 検出器とは，4K での動作が報告された FD-SOI-CMOS 回路基板上に，直接 Nb/Al-STJ
検出器を形成した増幅器一体型の STJ 検出器である．このように，一体型とすることで検出器と回路間の配線が不要となり，信号雑音比の向上が期待できる．
今回これまでの開発を踏まえ，新たな回路の設計を行った．前回路の問題としては，検出器のイ
ンピーダンスに対して回路のインピーダンスが高く，信号が回路側へ伝達しないということが挙げられた．回路の入力インピーダンスを下げるため，前号機からの大きく以下の 2 点を変更した．

• 増幅段を電荷積分型の増幅回路とした．
• 検出器と増幅回路間のカップリングコンデンサを排除した．
極低温増幅回路としては以下に示す性能が求められる．

• 3K 以下でも問題なく動作する．
• 消費電力が冷凍機の冷却能力 (350mK 下で 100µW) を下回る．
• 冷凍機の配線容量負荷 (数百 pF) の下でも STJ 検出器の信号 (信号幅:数〜数十 µs) を十分伝送できる．
現状，極低温下のシミュレーションモデルは存在しないため，回路の設計は室温条件での回路シミュレーションを元に行った．その結果，波長 1312nm の１光子の信号に対し，冷凍機の配線
容量 500pF を仮定しても 7.5mV の出力が得られる設計となった．低温下でもこの性能を達成できるか否かを調べるため，実際に素子を 3K まで冷却し性能の測定・評価を行った．
バッファ段について，以下を確認した．

• 室温において，シミュレーション結果と実測値はほぼ一致した．

125

• 消費電力が同じならば，室温時と低温時の周波数応答は同等であり，最大で 1MHz 程度まで応答が可能である．
• 低温時，光応答信号の増幅に必要な周波数応答 (200kHz) は消費電力 数十µW で実現できる．
増幅段について，以下を確認した．

• 室温において，シミュレーション結果と実測値に相違が見られた．すなわち，バイアス電圧に対する利得の変化の具合が異なっていた．しかし，利得の最大値はほぼ同じであり，校正を行えばシミュレーションと同等の性能は得られる．
• バイアス電圧を調節すれば，室温時と低温時の利得は同等であり，最大で 60 倍程度であった．ただし，バッファ段単体での利得である．
• 消費電力はいずれのバイアス条件でも 10µW 程度以下であった．
増幅段，バッファ段，いずれについても回路に印加するバイアス電圧さえ調節すれば，室温時と同等の性能が得られることが分かった．また，1 素子に限定するならば，消費電力 100µW 以下
で光応答信号の増幅が可能な性能を得られることも確認できた．
また，増幅段とバッファ段を繋げ，350mK 下で模擬信号 (ピーク電圧 6mV，信号幅 10µs) に対する応答を確認した．配線による周波数特性異常が見られるものの，消費電力 ∼ 100µW の条件下でピーク電圧 164mV，信号幅 116µs の出力が得られた．また，入出力の波高分布を比較した所，冷凍機内においてはいずれのバイアス電圧でも増幅回路による信号雑音比の向上が確認出来た．
以上より，極低温下でも STJ 検出器の信号を十分増幅可能な回路が設計出来たと考えられる．

付 録A

増幅段・バッファ段一体型回路の再測定

SOI-STJ4 のパターン A の回路の性能評価では，冷凍機に素子を配線した状態で周波数応答に特性異常が見られた (節 5.5.3 参照)．そこで，節 5.5 で測定したものとは別の素子を再度冷凍機に配線し，測定を行った．
測定素子を図 A.1 に示す．これは，5 章で用いたものとは別のウェハから切り出したもので，素子上に Nb/Al-STJ 検出器が形成されてある．STJ 検出器は上下電極を短絡し，回路の評価に影響を及ぼさないうようにして測定を行った．

under(a) 素子全体像

STJ
upper

(b) 拡大図

図 A.1: SOI-STJ4 A 再測定に用いた素子

A.1

利得のバイアス依存性

節 5.5.2 と同様に，印加するバイアス電圧によって回路の利得がどのように変化するかを調べた．測定は室温時のみ行った．

室温時
室温時の測定結果を図 A.2 に示す．縦軸が利得，横軸がバイアス電圧 V 2 を表し，バイアス電
圧 V 3 ごとにプロットしてある．また，点は測定点，線はシミュレーション結果を表す．測定時の入力周波数はカットオフ周波数を超えない範囲で 100Hz とした．シミュレーションは出入力の負荷容量を 30pF と仮定し過渡解析を行った．バッファ段のバイアス電圧は V DD2 = 1.80V，
V SS2 = GN D(0V )，V 5 = 0.50V に固定して測定を行った．

127

Gain

節 5.5.2 の結果 (図 5.58) と比較すると，利得のバイアス電圧に対する依存性が異なることが見て取れる．ただし，各 V 3 での利得の最大値自体はほぼ変わらない．以後，利得が節 5.5.2 の時と同じになるように，増幅段のバイアス電圧を V DD1 = 1.80V，V DD1 = GN D(0V )，V 2 = 0.30V，
V 3 = 1.30V として測定を行う．

SOISTJ4 A
ROOMBias [V]Vdd2 = 1.80
Vss2 = 0.00
V5 = -0.50

350
300

Vdd1 = 1.80
Vss1 = 0.00
V3 = 1.40
V3 = 1.30
V3 = 1.20
V3 = 1.10

250
200
150
100
50
0
0

0.2

0.4

0.6

0.8

1

1.2

1.4
V2 [V]

図 A.2: SOI-STJ4 A 利得のバイアス電圧依存性 (室温, 再測)

A.2

周波数特性

節 5.5.3 と同様に，入力周波数に対する回路の応答を調べた．測定は室温時と冷凍機配線時 (室温) のみ行った．

室温時
室温時の測定結果を図 A.3，図 A.4 に示す．横軸が入力信号の周波数，縦軸が利得を表し，バッ
ファ段バイアス V 5 ごとにプロットしてある．増幅段のバイアス電圧は，前節 A.1 の結果から
V DD1 = 1.80V，V DD1 = GN D(0V)，V 2 = 0.30V，V 3 = 1.30V とした．
図 A.3，図 A.4 は，順に V DD2 = 1.80V，1.40V のものである．V SS2 電圧は V DD2-V SS2 間の電圧差が 1.80V となるよう設定した．
これより，節 5.5.3 の結果 (図 5.63，図 5.65) と同様，周波数応答に特性異常は見られず，バイ
アス電圧 V 5 に対する依存性もほぼ同等となることが確認できた．

Gain

SOISTJ4 A
ROOM
100

Bias [V]Vdd1 = 1.80
Vss1 = 0.00
V2 = 0.25
V3 = 1.20

80

Vdd2 = 1.80
Vss2 = 0.00
V5 = 0.40
V5 = 0.50
V5 = 0.60
V5 = 0.70

60

40

20

0

102

3

10

104

5

10

6

107
10
input frequency [Hz]Gain

図 A.3: SOI-STJ4 A 周波数特性 (室温, 再測, V dd = 1.80V)

120

SOISTJ4 A
ROOMBias [V]Vdd1 = 1.80
Vss1 = 0.00
V2 = 0.25
V3 = 1.20

100

80

Vdd2 = 1.40
Vss2 = -0.40
V5 = 0.00
V5 = 0.10
V5 = 0.20
V5 = 0.30
V5 = 0.40

60

40

20

0

102

3

10

104

5

10

6

107
10
input frequency [Hz]図 A.4: SOI-STJ4 A 周波数特性 (室温, 再測, V dd = 1.40V)

冷凍機配線時

Gain

冷凍機配線時の測定結果を図 A.5 に示す．横軸が入力信号の周波数，縦軸が利得を表し，バッ
ファ段バイアス V 5 ごとにプロットしてある．増幅段のバイアス電圧は V DD1 = 1.80V，V DD1 =GN D(0V )，V 2 = 0.30V，V 3 = 1.30V とした．バッファ段電圧は V DD2 = 1.40V，V SS2 =−0.40V である．
測定の結果，節 5.5.3(図 5.67) のような特性異常は見られなかった．また，バッファ段単体での測定時の結果 (節 5.3.3，図 5.17) と比較すると，同様の V 5 電圧依存性を示し，ほぼ同じ周波数帯まで動作することが確認できる．
以上より，節 5.5.3 で見られた周波数特性異常は，冷凍機配線の容量やインダクタンスが原因であると考えられる．

SOISTJ4 A
120

ROOM(Fridge)

100

Bias [V]Vdd1 = 1.80
Vss1 = 0.00
V2 = 0.25
V3 = 1.20

80

Vdd2 = 1.40
Vss2 = -0.40
V5 = 0.00
V5 = 0.10
V5 = 0.20
V5 = 0.30
V5 = 0.40

60

40

20

0

102

3

10

104

5

10

6

107
10
input frequency [Hz]図 A.5: SOI-STJ4 A 周波数特性 (室温, 再測, V dd = 1.40V)

謝辞
本研究を進めるに当たりお世話になりました皆様に心から感謝申し上げます．
金信弘教授には本研究に関して充実した研究環境を提供して頂きました．ミーティングや日々の会話の中では研究に関する適切なご指導をいただき、誠にありがとうございました．また、宇宙史拠点実習や研究会等、貴重な体験も数多く経験させて頂きました。
武内勇司先生には研究室に入りたての頃から実験やプログラミングの指導をして頂きました。
気さくな雰囲気で話しかけやすく、些細な質問に対しても分かりやすく返答して頂きました。研
究外の雑談もとても楽しかったです。
指導教官の原和彦先生には研究発表や論文作製の際、丁寧で適切なアドバイスを数多く頂きました。飲み会やイベント等でも大変お世話になりました。飲み会後の麻雀、楽しかったです。
高崎史彦先生には宇宙史特講で大変お世話になりました．普段の研究生活ではなかなか得られない経験を積むことができました．新井康夫先生、倉知郁生先生を始めとする、KEK の SOI グ
ループの皆様にも大変お世話になりました。特に新井先生には回路設計の際、大変ご迷惑をお掛けしました。先生なしでこの論文の執筆はありえませんでした。
STJ グループの方々には実験から日々の研究生活に至るまで色々とお世話になりました．武政さんには機器の修理から実験のアドバイスまで幅広くお世話になりました。良くも悪くも優しい方が多い研究室の中で、木内さんには厳しく尻を叩いて頂きました。STJ グループからは抜けてしまいましたが、笠原宏太さん、奥平琢也さんにはいろいろとお世話になりました。当時の馬鹿騒ぎも今や懐かしさを覚えます。同期の森内航也くんのおかげで、3 年間楽しく研究を行うことが出来ました。ありがとうございました。八木くんには色々と雑用を押し付けてしまって申し訳なかったです。来年から人数が少なくなりますが、失敗に十分気をつけて頑張ってください。
研究室の先輩，同期、後輩の皆様にも日々の生活などで大変お世話になりました．ありがとう
ごさいました．
最後になりましたが，金銭面，精神面，健康面で 24 年間支えてくださった両親，祖父母，弟妹に感謝いたします．ありがとうごさいました．

先﨑

131

蓮

参考文献
[1] Shin-Hong KIM, Ken-ichi TAKEMASA, Yuji TAKEUCHI, and Shuji MATSUURA『Search for Radiative Decays of Cosmic Background Neutrino using Cosmic Infrared
Background Energy Spectrum』Journal of the Physical Society of Japan 81 (2012) 024101[2] 阪大物理学オナーセミナー, http://osksn2.hep.sci.osaka-u.ac.jp/ naga/kogi/kanazawaclass06/ch3-atms-osci.pdf webpage[3] K.A. OLIVE, Particle Data Group, et al. (2014). “2014 Review of Particle Physics”.
[4] 丹羽雅昭 『超伝導の基礎』 東京電機大学 (2002)[5] M. Kurakado, Nucl. Instr. and Meth., 196, 275(1982)[6] S.H.Kim , H.S. Jeong, K. Kiuchi, S. Kanai, T. Onjo, K. Takemasa, Y. Takeuchi, H. Ikeda,
S. Matsuura, H. Sato,M. Hazumi, and S.B. Kim, Physics Procedia 37 (2012) 667-674(Proceedings of TIPP2011)[7] 奥平琢也, 『ニュートリノ崩壊光探索のためのニオブとアルミニウムを用いた超伝 導トン
ネル接合素子光検出器の開発研究』, 修士論文 筑波大学 (2015)[8] Y. Takeuchi et al., Tsukuba Global Science Week 2015 (TGSW2015)[9] M. Ukibe et al., Jpn. J. Appl. Phys. 51, 010115 (2012)
M. Ohkubo et al., IEEE Trans. Appl. Super, 24, 2400208 (2014)[10] Behzad Razavi, 黒田忠広: アナログ CMOS 集積回路の設計 基礎編 丸善出版 (2005)[11] Hirohisa NAGATA, Takehiko WADA, Hirokazu IKEDA, Yasuo ARAI, Morifumi OHNO
and Koichi NAGASE: 『Development of Cryogenic Readout Electronics for FarInfrared Astronomical Focal Plane Array』 IEICE TRANS, COMMUN, VOL.E94B,NO.11(2011.11)[12] 八木俊輔, 『ニュートリノ崩壊光探索のための SOI-STJ の研究開発 IV』, 日本物理学会第71 回年次大会[13] 笠原宏太, 『ニュートリノ崩壊からの遠赤外光探索のための SOI-STJ 一体型検出器の開発研究』, 修士論文 筑波大学 (2014)132