SOY2-D1
BBT-024機能仕様書

2020 年 09 月 24 日 1.4 版㈱Bee Beans Technologies

改版履歴
版数

日付

内容1.0

2019 年 01 月 24 日

初版

1.1

2019 年 12 月 12 日

軽微な変更

1.2

2020 年 07 月 13 日

Firmware の説明を追加

1.32020 年 08 月 20 日

端子配置の説明追加

1.4

2020 年 09 月 24 日

誤記訂正

目次
1.

概要 ........................................................................................................................................ 1

2.

SOY2-D1 の機能概要 .............................................................................................................. 23.

各部の説明・ピンアサイン ........................................................................................................ 2
3.1.

Analog-Digital 変換 .......................................................................................................... 3

3.2.

Digital-Analog 変換 .......................................................................................................... 4

3.3.

コンパレータ（TTL 入力） .................................................................................................. 5

3.4.

デバッグ用 LED ............................................................................................................... 6

3.5.

Digilent Pmod™コネクタ .................................................................................................... 63.6.

J5（FX2 コネクタ） ............................................................................................................. 74.

J5（FX2 コネクタ）のピン配置 .................................................................................................... 85.

Firmware 説明 ......................................................................................................................... 95.1.

階層構造 ......................................................................................................................... 95.2.

各モジュールの機能と入出力 ......................................................................................... 105.2.1

REBOOT .............................................................................................................. 105.2.2

TIMER ................................................................................................................. 105.2.3

WRAP_SiTCP_GMII_XC7S_32K ....................................................................... 105.2.4

REG_CTL............................................................................................................. 115.2.5

DAC_CTL............................................................................................................. 125.2.6

ADC_CTL............................................................................................................. 125.3.

REG_CTL によるレジスタマップ ....................................................................................... 13

5.4.

DAC_CTL, ADC_CTL の使い方 ....................................................................................... 14

1. 概要本資料は SOY シリーズ用の評価基板 SOY2-D1（以後、本ボード）の仕様を記述するものです。
表 1-1-1

SOY2 (BBT-022)用評価基板 SOY2-D1（BBT-024）の仕様

部品名

ADC

DAC仕様
サンプリングレート

1 MSPS

分解能

12bit

ADC 数

2CH

チャンネル数

2CH

分解能

12bit

チャンネル数

4CH

品番

ADS7253IPWR

MCP4728A0T-E/UN

全チャンネル数： 4CH
コンパレータLED

MRCC 接続 CH 数

2CH

SRCC 接続 CH 数

1CH

汎用 I/O 接続 CH 数

1CH

発光色

GREEN

チャンネル数

4CH

SN65LVDS33PWR

多種多様なモジュールを接続可能な I/O コネクタ
Pmod™コネクタ

FX2 コネクタ

コネクタタイプ

12 ピン

汎用 I/O 数

8 Digital I/O

SOY-2 との接続に使用するコネクタ(未実装)

FX2-100S-1.27DS※ Pmod™とは、Digilent 社の IO インタフェース仕様です。Digilent Pmod™Compatible.
※ 互換品を使用する場合があります。

12. SOY2-D1 の機能概要
本ボードは、SOY シリーズ製品のデータ収集方法習得・簡易的なデータ収集・及びユーザによるデバッグを目的とした各種機能を搭載したインタフェースボードです。
以下に本ボードの概略図を示します。

図 2-1 本ボードの概略図

3. 各部の説明・ピンアサイン
本ボードに実装されている部品について説明します。

④⑥⑤

③②

①Analog-Digital 変換④

デバッグ用 LED

②Digital-Analog 変換⑤Pmod™コネクタ（未実装）③コンパレータ⑥J7(FX2 コネクタ)①

図 3-1 各部の位置

23.1. Analog-Digital 変換
本ボードには 2 回路の Analog-Digital 変換素子（ADS7253）が実装されています。1 MSPS、12 ビットでの同時サンプリングが可能です。シングルエンド/疑似差動入力に対応しています。通信プロ
トコルなどの詳細は変換チップ ADS7253 のデータシートを参照してください。

J1-1

J2-1

J1-3J2-3

図 3-2 Analog-Digital 変換用端子の位置

表 3-1
リファレンスJ1

J2Analog-Digital 変換用端子の説明

ピン番号

信号名

説明

1

AINP-AA チャネル ADC の＋入力

2

AINM-AA チャネル ADC のー入力

3GND

グランド

1AINP-B

B チャネル ADC の＋入力

2

AINM-B

B チャネル ADC のー入力

3GND

3

グランド

3.2. Digital-Analog 変換
本ボードには 4 回路の Digital-Analog 変換素子（MCP4728）が実装されています。12bit の分解能があり 0～2.048V の範囲で出力できます。出力段にオペアンプが搭載されているため、信号源として使用できます。通信プロトコルなどの詳細は変換チップ MCP4728 のデータシートを参照してください。

J5-2

J5-8

J5-1

J5-7

図 3-3 Digital-Analog 変換用端子の位置

表 3-1 Digital-Analog 変換用端子（J5）配置
ピン番号

信号名

説明1GNDグランド

2VOUT-A

A チャネル DAC 出力

3GND

グランド

4VOUT-B

B チャネル DAC 出力

5GND

グランド

6VOUT-C

C チャネル DAC 出力

7GND

グランド

8VOUT-D

D チャネル DAC 出力

43.3. コンパレータ（TTL 入力）
電源入力範囲の広いコンパレータを 4 チャンネル搭載しています。通常の比較器としての利用の他、抵抗を追加で取り付ける事により TTL などの入力としても使用できます。（また、外部電源と分圧抵抗を使用することで、NIM 入力も可能です。）
4CH のうち、3CH はクロック兼用ピンに接続されているため、外部クロック入力としても使用できます。
TTL 等の基準電圧のための抵抗・コンデンサは出荷状態では実装されていません。ユーザが必要な仕様で値を決定してください。

図 3-2 コンパレータ周辺図（抵抗・コンデンサは未実装）
表 3-1 コンパレータ用端子（J4）配置
ピン番号

信号名

説明

A1

１A

チャネル１の＋側端子

A2

２A

チャネル２の＋側端子

A3

３A

チャネル３の＋側端子

A4

４A

チャネル４の＋側端子

B1-B4

GND

グランドC1

１B

チャネル１のー側端子

C2２B

チャネル２のー側端子

C3

３B

チャネル３のー側端子

C4

４B

チャネル４のー側端子

D1-D4VTH

基準電圧用端子（C 列と短絡して使用）

5

VTH

図 3-3 VTH を TTL 入力用にする場合の抵抗値および周辺回路図

3.4. デバッグ用 LED
本ボードにはデバッグ用の LED を 4CH 搭載しています。発光色は緑です。ユーザのデバッグ等に使用できます。

3.5. Digilent Pmod™コネクタ
Digilent Pmod™規格に適合したコネクタ・スペースです。出荷状態でコネクタは実装されていません。FPGA の推奨動作条件+3.465V を超えないようにして下さい。

図 3-4 Pmod™規格準拠コネクタのピンアサイン

6

3.6.

J5（FX2 コネクタ）
J5 のコネクタは、FX2-100P-1.27DS（ヒロセ）です。本コネクタには+5V 電源、+3.3V 電源、FPGAのピンが接続されています。+5V は電源入力としても電源出力としても使用できます。DC コネクタから電源供給する場合は出力となります。DC コネクタから電源供給しない場合は FX2 の+5V ピンから電源を供給して下さい。SOY2 内部では+5V の許容値は 4.5V～10V です。
+3.3V は SOY2 の基板に内蔵されている電源の出力です。入力はできません。取り出せる電流はSOY2 内で使用する電流も含めて 3A 未満となります。
未接続（NC）を除くその他の端子は FPGA の 3.3V バンクに接続されています。FPGA の推奨動作
条件+3.465V を超えないようにして下さい。ピン配置を「4 J5（FX2 コネクタ）のピン配置」に示します。

74. J5（FX2 コネクタ）のピン配置
表 4-1 FPGA ピンと配線の対応表
FX2A1A2A3A4A5A6A7A8A9A10A11A12A13A14A15A16A17A18A19A20A21A22A23A24A25A26A27A28A29A30A31A32A33A34A35A36A37A38A39A40A41A42A43A44A45A46A47A48A49A50

用途先信号名FX2M3P2N1M2M1K3L3L1L2K4J3J4J1J2H1F3H3G1F2F1E2F4D3E4D1D2D4C1C3B1B2A2B3A3C4A4B5
A5C5B6Pin1
FX-IOA6
Pin7
FX-IOA7
Pin2
FX-IOA8
Pin8
FX-IOA9Pmod
Pin3
FX-IOA10
Pin9
FX-IOA11
Pin4
FX-IOA12
Pin10
FX-IOA13
D1FX-IOA14
D2FX-IOA15
LEDD3FX-IOA16
D4FX-IOA17
FX-IOA18
FX-IOA19
FX-IOA20
FX-IOA21FX-IOA22SDIFX-IOA23CS
FX-IOA24SCLKFX-IOA25 ADC
SDO_AFX-IOA26SDO_B
FX-IOA27FX-IOA28FX-IOA29FX-IOA30FX-IOA31FX-IOA32FX-IOA33
FX-IOA34
FX-IOA35
FX-IOA36
FX-IOA37
FX-IOA38SCL
FX-IOA39SDA
FX-IOA40DAC
LDAC
FX-IOA41
RDY/BSY
FX-IOA424Y
FX-IOA43 CompFX-IOA44
FX-IOA45

G4 *FX2-CLK0 CompB1B2B3B4B5B6B7B8B9B10B11B12B13B14B15B16B17B18B19B20B21B22B23
B24
B25
B26
B27
B28
B29
B30
B31
B32
B33
B34
B35
B36
B37
B38
B39
B40
B41
B42
B43
B44
B45
B46
B47
B48
B49
B50

SOY2FPGA

回路図
信号名

用途+3.3V

2Y+5V

SOY2FPGA

回路図
信号名

用途先
信号名

GND

GND

H2 *
H4 *

FX2-CLK1 CompGND
FX2-CLK2 Comp+5V
GND* FPGA のクロック兼用 I/O です(MRCC/SRCC)

8

用途3Y1Y5. Firmware 説明
本ボードで利用できる Firmware について説明します。この Firmware は SiTCP に加え、SOY2D1 の機能である Pmod™, LED, コンパレータ, AD 変換, DA 変換を制御が可能なモジュールを搭載したFirmware になります。

5.1. 階層構造
図 5-1 に Firmware の階層構造を示します。SOY2-D1 をトップモジュールとし、その下に 6 つのモジュールが配置されています。

図 5-1 Firmware の階層構造

95.2. 各モジュールの機能と入出力
5.2.1

REBOOT

SOY2 の再起動を行います。
表 5-1 REBOOT モジュールの入出力

5.2.2

I/O

変数名

説明

input

CLK_IN

クロックの入力

input

CFG_CLK_IN

FPGA の再構成用クロック（100MHz 以下）

input

RESET_IN

REOOT の初期化

input

REBOOT_IN

再起動のリクエスト

parameter

CLOCK_FREQUENCY

クロックの周波数 [MHz]を設定

TIMER

1us, 1ms, 1s, 1 分をカウントするタイマーです。
表 5-2 TIMER モジュールの入出力

5.2.3

I/O

変数名

説明

input

CLK

クロックの入力

input

RST

タイマーの初期化

outputTIM_1US

1 μs毎に 1 clock の間、HIGH になる

outputTIM_1MS

1 ms 毎に 1 clock の間、HIGH になる

outputTIM_1S

1 s 毎に 1 clock の間、HIGH になる

outputTIM_1M

1 分毎に 1 clock の間、HIGH になるparameter

TIM_PERIOD[7:0]

クロックの周波数 [MHz] - 2 を設定

WRAP_SiTCP_GMII_XC7S_32K

SiTCP のラッパーです。SiTCP 説明書と SiTCP ライブラリの使い方を参照してください。
(http://esysinfo00.kek.jp/SiTCP/)

10

5.2.4

REG_CTL

RBCP にアクセスします。SOY2-D1 で取得した値や出力する値もこのモジュールを介して RBCP にアクセスされます。
表 5-3 REG_CTL モジュールの入出力
I/O

変数名

説明inputSYSCLK_IN

クロックの入力

input

RESET_IN

REG_CTL の初期化

input

RBCP_ACT_IN

RBCP のアクティブ入力

input

RBCP_ADDR_IN[31:0]

RBCP のアドレス

input

RBCP_WD_IN[7:0]

RBCP のデータ

input

RBCP_WE_IN[7:0]

RBCP の書き込みリクエスト

input

RBCP_RE_IN[7:0]

RBCP の読み取りリクエスト

output

RBCP_ACK_OUT

RBCP アクセス有効

output

RBCP_RD_OUT[7:0]

RBCP 読み取りデータ

output

BOOT_REQ_OUT

Boot リクエスト

input

SOY2_D1_COMP_IN[7:0]

SOY2-D1 のコンパレータ入力値

output

REG_D1_DAC_A[11:0]

SOY2-D1 の DAC A チャンネル出力値

output

REG_D1_DAC_B[11:0]

SOY2-D1 の DAC B チャンネル出力値

output

REG_D1_DAC_C[11:0]

SOY2-D1 の DAC C チャンネル出力値

output

REG_D1_DAC_D[11:0]

SOY2-D1 の DAC D チャンネル出力値

input

SOY2_D1_ADC_A_IN[11:0]

SOY2-D1 の ADC A チャンネル入力値

input

SOY2_D1_ADC_B_IN[11:0]

SOY2-D1 の ADC B チャンネル入力値

output

P1_WEN[11:0]

RBCP 書き込み有効

output

REG_WDT[7:0]

RBCP 書き込みデータ

parameter

VERSIONFPGA バージョンparameter

FPGA_NAMEFPGA 名115.2.5

DAC_CTL

SOY2-D1 の DA コンバータを制御し、アナログ信号を出力するためのモジュールです。
表 5-4 DAC_CTL モジュールの入出力
I/O

変数名説明input

CLK_IN

クロックの入力

input

RESET_IN

DLC_CTL の初期化

output

IIC_SCL_OUT

I2C インタフェース(SCL)

input

IIC_SDA_IO

I2C インタフェース(SDA)

input

DAC_WDT[11:0]

DAC から出力する値

input

DAC_CH[1:0]

DAC のチャンネル選択(00:1ch, 01:2ch, 10:3ch,11:4ch)

5.2.6

input

DAC_REQ

DAC_CTL に送信するリクエスト

output

DAC_RAK_OUT

DAC_CTL がリクエストを受け取った時の ACKparameter

FREQUENCY

クロックの周波数 [MHz]を設定

ADC_CTL

SOY2-D1 の AD コンバータを制御し、アナログ信号を取得することができます。
表 5-5 ADC_CTL モジュールの入出力
I/O

変数名

説明

input

CLK_IN

クロックの入力

input

RESET_IN

SPI_CORE の初期化input

SPI_REQ_IN

SPI_CORE に送信するリクエスト

input

SPI_CFG_REG_IN[15:0]

SPI Configuration Register の値（default : 0b 1000_0010_0100_0000）

outputSPI_CORE がリクエストを受け取った時の

SPI_RAK_OUT

ACK
outputSPI_RDT_A_OUT[11:0]

Channel A から読んだデータ

outputSPI_RDT_B_OUT[11:0]

Channel B から読んだデータ

outputSPI_RVL_OUT

SPI の読み取りが有効

outputSPI_CLK_OUT

SPI インタフェース(CLK)12output

SPI_CSn_OUT

SPI インタフェース(Chip select)

output

SPI_MOSI_OUT

SPI インタフェース(MOSI)

input

SPI_MISO_A

SPI インタフェース(MISO_A)

input

SPI_MISO_B

SPI インタフェース(MISO_B)

parameter

FREQUENCY

クロックの周波数 [MHz]を設定

parameter

DRIVE

出力バッファの電流強度

parameter

IOSTANDARD

I/O Standard

parameter

SLEW

出力バッファスルーレート

5.3. REG_CTL によるレジスタマップ
SiTCP Utility を用いて表 5-6 のアドレスにアクセスすることで SOY2-D1 のセンサー値取得や制御を行うことができます。
表 5-6 REG_CTL のレジスタマップ
アドレス

R/W

0x10

R/W

1bit 目が 1 で REBOOT

0x11

R/W

LED 0~3 を制御

0x12

R

コンパレータ 1Y~4Y の値を格納

0x13

R/W

Pmod1~4, 7~10 を制御

0x14

R/W

DAC A チャンネルの上位 4bit を制御

0x15

R/W

DAC A チャンネルの下位 8bit を制御

0x16

R/W

DAC B チャンネルの上位 4bit を制御

0x17

R/WDAC B チャンネルの下位 8bit を制御

0x18

R/W

DAC C チャンネルの上位 4bit を制御

0x19

R/W

DAC C チャンネルの下位 8bit を制御

0x1A

R/W

DAC D チャンネルの上位 4bit を制御

0x1B

R/W

DAC D チャンネルの下位 8bit を制御

0x1C

R

ADC A チャンネルの上位 4bit を格納

0x1D

R

ADC A チャンネルの下位 8bit を格納

0x1E

R

ADC B チャンネルの上位 4bit を格納

0x1F

R

ADC B チャンネルの下位 8bit を格納

13

5.4. DAC_CTL, ADC_CTL の使い方
5.4.1. DAC_CTL
DAC_REQ を HIGH にしたタイミングから DAC_RAK_OUT が HIGH になるまでの期間でDAC_WDT と DAC_CH の書き込みが有効となります。この期間に書き込みを行ってください。
図 5-2 のタイミングチャートを参照してください。

DAC出力
1＋f×225～f×231 clock

CLK_IN
DAC_WDTValid

DAC_CHValid

DAC_REQDAC_RAK_OUT

図 5-2 DAC_CTL モジュールのタイミングチャート（f は parameter で設定可能な FREQUENCY の値である。default：200）

14

5.4.2. ADC_CTL
SPI_REQ_IN を HIGH に し て か ら SPI_RAK_OUT が HIGH に な る ま で の 期 間 で
SPI_CFG_REG_IN の書き込みが有効となります。この期間に書き込みを行ってください。
SPI_RVL_OUT が HIGH になると SPI_RDT_A_OUT と SPI_RDT_B_OUT が有効となります。図 5-3 のタイミン グチ ャート を参照してください。 Configuration Register については
ADS7253 のデータシートを参照してください。

SPI_RDT_A_OUT, SPI_RDT_B_OUT更新

ADCサンプリング
1＋f×33～f＋f×33 clock
450 ns

CLK_INSPI_REQ_IN
SPI_RAK_OUT
SPI_CFG_REG_IN

Valid

SPI_RDT_A_OUT

Valid

SPI_RDT_B_OUT

Valid

SPI_RVL_OUT

図 5-3 ADC_CTL モジュールのタイミングチャート（f は parameter で設定可能な FREQUENCY の値である。default：200）

15