筑波大学大学院博士前期課程

数理物質科学研究科修士論文

二重 SOI 層構造を持つ大面積電荷積分型
SOI ピクセル検出器の性能評価

石橋 貴生（ 物理学専攻）2013 年 2 月

筑波大学大学院博士前期課程

数理物質科学研究科修士論文

二重 SOI 層構造を持つ大面積電荷積分型
SOI ピクセル検出器の性能評価

石橋 貴生(物理学専攻)

指導教員

受川 史彦

印

概要
本研究の目的は、SOI(Silicon-On-Insulator) と呼ばれる半導体プロセス技術を使った、読み出し回路一体型 SOI ピクセルセンサーの性能を評価することである。
SOI ピクセルセンサーはこれまでの先行研究において、光イメージングセンサーなどの開発を実現しており。様々な分野への起用が期待され、高エネルギー実験における半導体ピ
クセル検出器もその候補の 1 つである。しかしながら、高エネルギー実験における検出器の測定環境は非常に苛酷であり。近年における加速器の高エネルギー化から、その環境はますます厳しくなっている。そこで我々は、KEK の先端計測器開発室のグループや各大学とともに、SOI ピクセルセンサーの実用化に向けいくつかの実証試験を行っており。その1 つが、センサー回路のバックゲート効果による電圧的干渉の低減である。 SOI ピクセル
はその構造上、読み出し用の回路と検出用のセンサー層が非常に接近していることから。
読み出し回路内の MOS トランジスタに対して、センサー層における高電圧環境が干渉し。
そのトランジスタ特性に影響を与える、これをバックゲート効果という。これまでの SOIピクセルではバックゲート効果への対処として、埋め込み p ウェル (Buried-P-Well:BPW)と呼ばれる構造を形成することで効果の抑制に成功しており。今回、さらなる抑制効果を得るため開発されたのが、二重 SOI 層と呼ばれる構造を持つ INTPIX5 シリーズである。
本修士論文では、この新しいアーキテクチャーを持つ INTPIX5 の性能評価を行った。その結果、INTPIX5 は最大で 350 V の逆バイアス電圧下でもブレイクダウンを起こすことなく動作することが分かり。また可視光に対する応答を確認し 、光イメージングセンサーとして正常に動作していることが確認できた。X 線照射試験ではゲインのキャリブレーションを行った、その結果 X 線ピークから 1 keV 当りのゲインは 4.7 ADU であることが分かった。また新たに追加したゲイン切り替え機能に対して、放射線耐性を評価した。その結果、
とくに放射線ダ メージの大きいピクセルでは、ゲイン切り替え機能が正常に動作していな
い傾向が確認でき、正常に動作しているピクセルと混在してしまうことが分かった。スト
ロンチウム 90 を使った β 線照射試験では、INTPIX5 の荷電粒子に対する応答性を評価した。試験の結果、2.3 MeV の β 線から期待される出力値を含んだピークが確認でき、MIP
信号に対して応答性を持っていることが分かった。

i

目次
概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

i

第 1 章 序論
1.1 高エネルギー加速器実験の黎明期 . . . . . . . . . . . . . . . . . . . . . . .
1.1.1 初期の粒子探索実験 . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.1.2 加速器実験 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.2 実験環境の変化 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.2.1 加速器の高エネルギー化 . . . . . . . . . . . . . . . . . . . . . . . .
1.2.2 ATLAS におけるピクセル検出器 . . . . . . . . . . . . . . . . . . . .
1.2.3 バーテックス検出器 . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.2.4 次世代の加速器実験 . . . . . . . . . . . . . . . . . . . . . . . . . . .

1
1
1
2
2
2
3
4
5

第 2 章 半導体ピクセル検出器
2.1 半導体の性質 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.1.1 物質の種類 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.1.2 エネルギーバンド 構造 . . . . . . . . . . . . . . . . . . . . . . . . .
2.1.3 半導体の種類 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.1.4 空乏化現象 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.1.5 物質と荷電粒子の相互作用 . . . . . . . . . . . . . . . . . . . . . . .
2.2 エレクトロニクス部 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.2.1 センサー部 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.2.2 MOS-FET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.2.3 CMOS 回路 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8
8
8
9
11
11
15
17
17
18
20

第 3 章 SOI CMOS イメージング・センサー
3.1 SOI ピクセル検出器 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.1.1 SOI ピクセルチップの製作 . . . . . . . . . . . . . . . . . . . . . . .
3.1.2 SOI ピクセルセンサーの特徴 . . . . . . . . . . . . . . . . . . . . . .
3.2 電荷積分型 SOI ピクセルセンサー . . . . . . . . . . . . . . . . . . . . . . .
3.2.1 SOI ピクセルのレ イアウト . . . . . . . . . . . . . . . . . . . . . . .
3.2.2 INTPIX の動作原理 . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.3 INTPIX5 の概観 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.3.1 二重 SOI 構造 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.3.2 ゲイン切り替え機能 . . . . . . . . . . . . . . . . . . . . . . . . . . .

22
22
22
25
26
26
27
27
31
32

ii

第 4 章 INTPIX5 の性能評価
4.1 測定環境 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.1.1 DAQ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.2 基本的特性の評価 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.2.1 IV 特性と光応答 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.2.2 冷却試験 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.2.3 ペデスタル特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.2.4 回路ゲイン測定 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.2.5 ゲインの較正 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.2.6 ゲインスイッチ機能における放射線ダ メージ . . . . . . . . . . . . .

34
34
34
38
38
42
43
46
49
54

第 5 章 β 線照射試験
5.1 セットアップ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.1.1 ストロンチウム 90 . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.1.2 β 線の性質 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.1.3 セットアップ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.2 結果 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.2.1 解析のながれ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.2.2 再構成 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

62
62
62
63
64
66
66
68

第6章

72

結論

謝辞

73

参考文献

75

iii

表目次
1.1 ピクセル検出器のパラメータ . . . . . . . . . . . . . . . . . . . . . . . . . .

42.1

空乏層厚さと逆バイアス電圧, ρ=700 Ω·m, n 型 . . . . . . . . . . . . . . . .

14

3.1
3.2

SOI ピクセルチップのプロセス . . . . . . . . . . . . . . . . . . . . . . . . .
INTPIX5 のデザインパラメータ . . . . . . . . . . . . . . . . . . . . . . . .

22
27

4.1 User, SiTCP FPGA と PROM のデータシート . . . . . . . . . . . . . . . . .
4.2 ペデスタルの測定 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.3 ノーマルピクセル . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.4 ダ メージピクセル . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

36
44
60
60

5.1

測定パラメータ. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

iv

65

図目次
1.1 ポール・ディラック、カール・デヴィット・アンダーソン、湯川 秀樹 [12]。
1.2 アメリカ-ローレンス・バークレー研究所の建設当初の Bevatron 加速器 [13]。
1.3 LHC の全景 [14]。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.4 ATLAS 検出器 (左) と ID(右) の概観 [14]。 . . . . . . . . . . . . . . . . . .
1.5 ピクセルレ イヤーの概観 [14]。 . . . . . . . . . . . . . . . . . . . . . . . . .
1.6 ルミノシティ増強時の ATLAS 内部のイメージ [15]。 . . . . . . . . . . . .
1.7 CLIC の概観 [18]。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

1
2
3
3
4
5
6

2.1 物質の抵抗率。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.2 Si のエネルギー準位と格子間隔の関係 [19]。 . . . . . . . . . . . . . . . . .
2.3 室温における Si の充満帯と電導帯。 . . . . . . . . . . . . . . . . . . . . .
2.4 Si の基本パラメータ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.5 リンを添加した n 型半導体。 . . . . . . . . . . . . . . . . . . . . . . . . . .
2.6 ホウ素を添加した p 型半導体。 . . . . . . . . . . . . . . . . . . . . . . . . .
2.7 pn ジャンクション。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.8 多数キャリアの拡散。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.9 空乏層領域の形成。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.10 空間電荷による平衡常態への遷移。 . . . . . . . . . . . . . . . . . . . . . .
2.11 空乏層の拡大 (左) 、赤線はセンサー層厚さ 260 µm で ρ=700 Omegacm の n型半導体の場合 (右)。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.12 ∗ は MIP 信号、斜線部分は本論文で扱う β 線のエネルギー領域。 . . . . .
2.13 ハイブリッド 型ピクセルセンサー [20]。 . . . . . . . . . . . . . . . . . . .
2.14 n チャンネル型 MOS-FET の模式図。 . . . . . . . . . . . . . . . . . . . . .
2.15 n チャンネル型と p チャンネル型の回路記号。 . . . . . . . . . . . . . . . .
2.16 MOS-FET の Id -Vds 特性。 . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.17 CMOS イメージセンサーの模式図。 . . . . . . . . . . . . . . . . . . . . . .

8
9
10
10
11
11
11
12
12
13

3.1
3.2
3.3

3.4
3.5
3.6

SOI ピクセル構造 [25]。 . . . . . . . . . . . . . . . . . . . . . . . . . . . .
BPW 構造の模式図 (左) 、BPW 無しと BPW 有りの時の Ids -Vgs 特性 (右)。
1 ピクセル辺りの積分型回路、ピクセル電極は左下のダ イオード で示されており、ソースフォロワ− 回路 (左側) と電荷出力回路 (右側) で構成されている。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
MPW ラン 1501 の構成。 . . . . . . . . . . . . . . . . . . . . . . . . . . . .
INTPIX5 のピクセルレ イアウト。 . . . . . . . . . . . . . . . . . . . . . . .
INTPIX5 の SOI 構造 [25]。 . . . . . . . . . . . . . . . . . . . . . . . . . . .

v

14
16
17
18
18
19
20
24
26

26
28
28
29

INTPIX5 の全景。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
並列読み出し回路の構成。 . . . . . . . . . . . . . . . . . . . . . . . . . . .
VDET と VBIAS から逆バイアス電圧を印加する、電極部周辺は BPW 構造である。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.10 二重 SOI 構造と Ids -Vgs [25]。 . . . . . . . . . . . . . . . . . . . . . . . . . .
3.11 ゲインの切り替え回路。 . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.7
3.8
3.9

4.1 サブボード 正面 (左) 、裏面 (右)。 . . . . . . . . . . . . . . . . . . . . . . .
4.2 SEABAS ver.1 の外観。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.3 σADC =488µV 時のジャンパー位置。 . . . . . . . . . . . . . . . . . . . . . .
4.4 INTPIX5 用 DAQ GUI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.5 サブボード 正面の遮光したサンプル (左) 、サブボード 裏面のサンプル (右)。
4.6 IV・光応答試験 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.7 Vback -GND(左) 、Vback -Vio−bpw (右)。 . . . . . . . . . . . . . . . . . . . . . .
4.8 Vdet -GND(左) 、Vdet -Vio−bpw (右)。 . . . . . . . . . . . . . . . . . . . . . . . .
4.9 照射時の ADC 出力分布。 . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.10 冷却試験 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.11 冷却時の IV 曲線。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.12 ペデスタル測定時の外観。 . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.13 ペデスタルオフセット前の 100 イベント毎の ADC 出力分布 (左) 、1 ピクセ
ル当りの ADC 出力分布 (右)。 . . . . . . . . . . . . . . . . . . . . . . . . .
4.14 ペデスタルオフセット後の 100 イベント毎の ADC 出力分布 (左) 、1 ピクセ
ル当りの ADC 出力分布 (右)。 . . . . . . . . . . . . . . . . . . . . . . . . .
4.15 リセット電圧の入力。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.16 Voutput と VRS T の分布。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.17 ゲインの 2 次元分布、カラーバーはゲインの値（上）、各ゲインにおけるピ
クセルの割合（ 下）。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.18 X 線照射試験の様子。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.19 ペデスタルオフセット後の全イベントの ADC 出力分布 (左) 、イベント毎の平均 ADC 出力分布 (右) 、バイアス電圧=10 V。 . . . . . . . . . . . . . . .
4.20 ペデスタルオフセット後の 1 ピクセル辺りの ADC 出力分布 (左) 、イベント
毎の 1 ピクセル辺りの ADC 出力分布 (右) 、バイアス電圧=10 V。 . . . . .
4.21 ペデスタルオフセット＋ Cd109：全イベントの ADC 出力分布 (左) 、イベン
ト毎の平均 ADC 出力分布 (右)。 . . . . . . . . . . . . . . . . . . . . . . . .
4.22 可視光を当てた時の ADC 出力分布。 . . . . . . . . . . . . . . . . . . . . .
4.23 ノーマルピクセル (左) 、ダ メージピクセル (右) の ADC 出力分布、カラー
バーの単位は ADU。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.24 ノーマルピクセル (1052,810)・照度 1・ハイゲインモード の時の ADC 出力
分布 (左) 、イベント毎の ADC 出力 (右)。 . . . . . . . . . . . . . . . . . . .
4.25 照度 2。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.26 照度 3。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

vi

30
30
31
31
32
34
35
36
37
38
39
39
40
41
42
42
43
45
45
46
47
48
49
50
50
51
54
55
56
56
56

4.27 ノーマルピクセル (1052,810)・照度 1・ローゲインモード の時の ADC 出力分布（ 左）、イベント毎の ADC 出力 (右)。 . . . . . . . . . . . . . . . . . .
4.28 照度 2。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.29 照度 3。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.30 ダ メージピクセル (1092,781)・照度 1・ハイゲインモード の時の ADC 出力
分布 (左) 、イベント毎の ADC 出力 (右)。 . . . . . . . . . . . . . . . . . . .
4.31 照度 2。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.32 照度 3。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.33 ダ メージピクセル (1092,781)・照度 1・ローゲインモード の時の ADC 出力
分布 (左) 、イベント毎の ADC 出力 (右)。 . . . . . . . . . . . . . . . . . . .
4.34 照度 2。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.35 照度 3。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Sr90 の崩壊様式。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Si 中での電子の飛程距離と入射エネルギーの分布 [27]。 . . . . . . . . . .
β 線照射試験のシステム。 . . . . . . . . . . . . . . . . . . . . . . . . . . .
外部トリガーのヒットタイミング。 . . . . . . . . . . . . . . . . . . . . . .
ペデスタルの一様性、カラーバーの単位は ADU。 . . . . . . . . . . . . . .
オフセット後の 1 イベント当りの ADC 出力分布。 . . . . . . . . . . . . .
イベント毎におけるオフセット後の平均 ADC 出力分布 (左) 、補正後の平均ADC 出力分布 (右) 、バイアス電圧=10 V。 . . . . . . . . . . . . . . . . . .
5.8 1 イベント辺りの ADC 出力分布、β 線によるトラックが確認できる、カラー
バーの単位は ADU。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.9 ADCth =30 ADU(左),ADCth =50 ADU(右), 点線は最大放出エネルギーを持つ
β 線から期待される出力値。 . . . . . . . . . . . . . . . . . . . . . . . . . .
5.10 ADCth =70 ADU(左),ADCth =100 ADU(右)。 . . . . . . . . . . . . . . . . . .
5.11 ADCth =130 ADU(左),ADCth =150 ADU(右)。 . . . . . . . . . . . . . . . . .
5.12 ADCth =30 ADU(左),ADCth =50 ADU(右)。 . . . . . . . . . . . . . . . . . . .
5.13 ADCth =70 ADU(左),ADCth =100 ADU(右)。 . . . . . . . . . . . . . . . . . .
5.14 ADCth =130 ADU(左),ADCth =150 ADU(右)。 . . . . . . . . . . . . . . . . .
5.1
5.2
5.3
5.4
5.5
5.6
5.7

vii

57
57
57
58
58
58
59
59
59
62
63
64
64
66
66
67
67
68
68
69
69
70
70

第 1 章 序論
1.1 高エネルギー加速器実験の黎明期
1.1.1 初期の粒子探索実験
1920 年頃の素粒子物理学において、その存在が明らかとなっていた素粒子は電子、陽子そして光子だけであった。しかし当時イギリスの物理学者 ポール・ディラック氏が、電子の相対論的量子力学を記述するために考案したディラック方程式の解から。反粒子という新しい粒子概念が生まれたことにより、この自然界に、未だ発見されていない粒子の存在を予言していた。そして 1932 年、その存在はアメリカの実験物理学者カール・デヴィット・
アンダーソンらが行った霧箱実験によって明らかとなる。観測された宇宙線から電子と同等の質量でありながら、プラスの電荷を持つ陽電子が見付かり、史上初の反粒子観測に成功したのだ。また 1937 年には、偶然にも同実験で新たにミューオンが発見され。 1947 年にも、当時京都大学の理論物理学者 湯川秀樹 氏の予言していたパイ中間子が宇宙線から見付かった。このように初期の粒子探索実験は、宇宙線観測によるものが主流であり、素粒子物理学の発展に数多く貢献した。

図 1.1: ポール・ディラック、カール・デヴィット・アンダーソン、湯川 秀樹 [12]。

11.1.2 加速器実験
1950 年代以降、当時の素粒子物理学者はさらに重い質量領域の粒子を探索するため、加速器実験の大型化を計っていた。この実験は非常に高速の粒子ビーム同士を衝突させ、衝突点付近に高いエネルギー領域を作りだし 。そのような極限領域だけで生成される、質量の重い粒子を捉えようという試みである。そして当時では初となる、GeV オーダークラスの衝突エネルギーを持った Bevatron 加速器の建設が始まったことを皮切りに。粒子探索実験
は、高エネルギーフロンティアという新たなステージへと移っていった。

図 1.2: アメリカ-ローレンス・バークレー研究所の建設当初の Bevatron 加速器 [13]。
加速器とは、高電圧高周波電場によって荷電粒子を加速させ、亜光速の粒子ビームをつく
り出す大規模実験装置であり。このビーム同士を衝突させる衝突型加速器実験では、衝突点において大量のハド ロンやレプトンが生成される。生成直後の多くの粒子は非常に不安定で、より安定した粒子へと速やかに崩壊することから、この崩壊点周辺を検出器で囲み、飛来する崩壊娘粒子を捉えることで発生した粒子の運動量、種類までを観測することができる。加速器実験の大型化はその後も進み、100 種類以上におよぶ新粒子、ハド ロンの発見に貢献した。そして後にこれら新粒子の統一的記述が考えられ、1964 年にマレー・ゲル
マンらによって「クォーク」の概念が提唱された。

1.2 実験環境の変化
1.2.1 加速器の高エネルギー化
近年では、SUSY 理論において予言されている数 TeV オーダーの質量を持つ超対称性粒子
や、生成事象が非常に稀な粒子などを捉えるため、その衝突エネルギーは増加傾向にある。
2013 年現在、最もエネルギーの高い陽子-陽子衝突型加速器の LHC(Large-Hadron-Collider)
では、衝突エネルギーが 8 TeV と、史上初のテラスケールでの素粒子衝突実験に成功しており。標準模型が予言する最後の素粒子、Higgs 粒子生成の兆候を示す結果をもたらしている加速器である。そしてこうした成果の背景には、加速器の大型化とともに発展してきた検出器による貢献も大きい。
2

図 1.3: LHC の全景 [14]。

1.2.2 ATLAS におけるピクセル検出器
全長 44 m 、高さ 18 m の ATLAS は、LHC の 4 つの衝突ポイントに設置されている大型検出器の 1 つであり。
ATLAS はビームパイプから近い順に内部飛跡検出器、カロリーメータ、ミューオン検出器
および 2 種類の超電導磁石で構成され、特に、衝突点に最も近い内部飛跡検出器を ID(InnerDetector) と呼ぶ。以下に、ATLAS 検出器と ID の断面を示す。

図 1.4: ATLAS 検出器 (左) と ID(右) の概観 [14]。

3ID はさらにピクセル検出器、シリコンマイクロストリップ検出器 (SCT：Semi-ConductorTracker) 、遷移輻射型ストローチューブ位置検出器 (TRT：Transition-Radiation-Tracker) の
3 つから構成され、衝突点から 5 cm の位置に、ピクセル検出器の最内層バレルレイヤーがある。以下に、ピクセル検出器の概観を示す。

図 1.5: ピクセルレ イヤーの概観 [14]。

1.2.3 バーテックス検出器
ATLAS における ID の役割の 1 つは、バーテックスの測定である。バーテックスとは、反応衝突点や衝突時に生成した粒子の崩壊点のことであり、τ 粒子や b クォークといった特定の粒子を見分ける際に重要な情報となる。バーテックスは、トラッキングした荷電粒子の飛跡を外挿して決定するため。加速器実験において、高精度なバーテックストラッキ
ング能力を持った検出器は欠かすことができない。
以下に、ID に設置されているピクセル検出器のパラメータを示す。

表 1.1: ピクセル検出器のパラメータ
単位 値
レ イヤーレ イアウト
ピクセルサイズ
センサー層厚さ
ピクセル数/モジュール
位置分解能
バイアス電圧レンジ

µm2
µm
pixel
µm
V

4

3 バレル,2x3 エンドキャップ
50×40025047232(328×144)
rφ=10,z=150150∼600

1.2.4 次世代の加速器実験
加速器実験に使用されるピクセル検出器の多くは、衝突点の最も近くに位置していることから、常に大量の放射線が発生する環境下で動作している。また、現在 LHC は約 2 年間のシャットダウン期間に入っており、検出器の増強や交換を終えると、設計エネルギー 14
TeV で運転することを目指している。更に、2020 年以降に予定されているアップグレード
期間の終了後には、衝突頻度 (ルミノシティ) を増強した（ L∼ 5×1034 cm−2 s−1 ）HL-LHC（ High-Luminosity-LHC ）が稼働する予定である。以下に、アップグレード 後の ATLAS 内部の様子を示す。

図 1.6: ルミノシティ増強時の ATLAS 内部のイメージ [15]。
上のシュミレーションから、ルミノシティの増強に伴い内部事象が非常に複雑になると予想され、より高精度なバーテックストラッキング能力が要求される。従って、従来のス
ペースにより多くのピクセル検出器を集積し 、分解能の向上を計っていく必要がある。

5

また同じく CERN で計画されている CLIC(Compact-Linear-Collider) 加速器では、実装するピクセル検出器のコンセプトにおいて位置分解能 ∼10 µm 、センサー層厚さ＜ 100 µm 、
ピクセルサイズ ∼20x20 µm といった、従来より低物質化、小型化を計ったピクセルセン
サーを要請している [16,17]。

図 1.7: CLIC の概観 [18]。
このように加速器の大型化は貴重な実験結果をもたらすと同時に、検出器の測定環境を
著しく変化させ、検出器に対する要求は一層高くなる。従って、さらなる検出器の性能向上が、これからの高エネルギー物理学の発展に必要不可欠であり、その発展に向けた取り組みの１つが、SOI ピクセルセンサーの開発である。
本論文で扱うこの SOI ピクセルセンサーは、読み出し回路一体型という特徴的な構造を持
つピクセルセンサーであるが、その検出原理は既存の半導体検出器と同じである。よって
次章では、この半導体検出器について詳細に述べることにする。

6

第2章

半導体ピクセル検出器

初期の粒子検出器では、霧箱検出器の様な気体をセンサー媒体としたものが主流であった
が、衝突点において大量の事象が発生する加速器実験では、より高分解能な固体検出器が主流である。
固体検出器の検出原理は、光や荷電粒子が物質中を通過する際に起こす電離作用を利用していることから霧箱と同じであるが、センサー媒体の密度が高いことから気体と比べより多くのキャリアを生成し 、優れた分解能を持っている。また生成したキャリアの易動度も気体と比べて大きいことから、キャリアの収集時間が短く応答性にも優れている。
中でも半導体を用いた検出器は、電離作用に必要なエネルギー (Eion ) が小さいため、特に優れた分解能を持っており、今日までの加速器実験を実現する上で欠かせない存在である。
この章では、その半導体検出器の性質と検出原理について述べる。

2.1 半導体の性質
2.1.1 物質の種類
物質は抵抗率 ρ によって、次のように分類することができ。図 2.1.1 に示されるように、銅のような抵抗率の低い (ρ ＞ 105 Ω·m) 物質を導体、ベークライトのような高い (ρ ＜ 10−10Ω·m) 物質を絶縁体、そしてその中間の抵抗率を示す物質を半導体と区別している。

図 2.1: 物質の抵抗率。

8

2.1.2 エネルギーバンド 構造
孤立系における原子の核外電子は、その原子に固有の電子軌道を描き、その状態を保つエ
ネルギーの値はとびとびであることが知られている。このような原子を集め結晶構造を形成すると、各原子の電子がとるエネルギー状態に変化が表れる。
以下に、単結晶 Si における電子のエネルギー状態を示す。

図 2.2: Si のエネルギー準位と格子間隔の関係 [19]。

上の図において、原子同士の距離つまり格子間隔が離れている時では 、電子のエネル
ギー準位 (E1 ,E2 ) を直線で表すことができるが。格子同士が近づくにつれ 、エネルギー準位は量子論的効果により連続的に分布した帯状になる、これを物質のエネルギーバンド 構造という。バンド 構造は、電子がとることの出来るエネルギー状態領域 (許容帯) と、とることの出来ない領域 (禁止帯) で形成され、その禁止帯の幅をエネルギー・ギャップ (Egap )といい、平均電離エネルギー (Eion ) と次のような関係にある。

Eion = 1.95Egap + 1.4 eV(2.1)

さらにこうしたバンド 構造には、少なくとも 2 種類の許容帯があり、電子によってその全状態が満たされている充満帯と、T=0 K では電子が全く存在しない伝導帯がある。とくに単結晶の半導体における充満帯は、その原子の共有価電子で構成されていることから価電子帯ともいう。次のページに Si のバンド 構造を示す。

9

図 2.3: 室温における Si の充満帯と電導帯。
充満帯の電子は、物質が持つ固有の Egap を与えられることで、 Egap を飛び越え上の伝導帯に励起することができる。この性質は物質の電導性を理解する上で重要であり、金属の場合では Egap が小さく、電場を加えると充満帯の電子は容易に上の伝導帯へ加速されて自由電子になれる。これは電子状態が励起しやすいことを意味しており、電流が流れやすいことを示している。対して絶縁体の持つ Egap は大きく、容易に電子は上の状態に移れないため、電流が流れにくいことを示している。そして半導体の場合には、絶縁体に比べEgap が小さく、熱エネルギーといった外部エネルギーでも電子が励起されるため、比較的電流が流れやすい。以下に、Si のパラメータを示す。
図 2.4: Si の基本パラメータ
単位
周期表記号
原子番号
密度 (300k)
エネルギーギャップ (0K)
平均電離エネルギー
自由電子易動度 (300K)
自由ホール易動度 (300K)

10g·cm−3eV
eV
cm2 /V/s
cm2 /V/s

値

Si
14
2.33
1.2
3.6
1350
450

2.1.3 半導体の種類
半導体の結晶は不純物の在否によって分類され、不純物を含まないものを真性半導体と呼び 、含まれるものを不純物半導体または外因性半導体と呼ぶ。これは外部から不純物を添加することによって、キャリアの濃度や抵抗率が変わることからきている。また不純物を添加した半導体では電子とホールのキャリアバランスが変化することから、不純物半導体の持つ多数キャリアによって分類され、自由電子濃度が高いものを n 型半導体、自由ホール濃度が高いものを p 型半導体と呼ぶ。以下に n 型半導体と p 型半導体の結晶構造を示す。

図 2.6: ホウ素を添加した p 型半導体。

図 2.5: リンを添加した n 型半導体。

上の図から、この余剰キャリアが自由キャリアとして振る舞う。以降では、特に断りが無
い限り、この余剰電子及び余剰ホールを単に自由電子 、自由ホールと呼ぶことにする。

2.1.4 空乏化現象
光や荷電粒子を検出する際には、この n 型半導体と p 型半導体を張り合わせた時に形成される空乏層を利用する。 p 型半導体と n 型半導体では、それぞれホールと電子が多数キャリアであるため、2 つの半導体を張り合わせると、その接合面でキャリアの密度勾配が生じる。そしてこのキャリア勾配から、接合による接合電位差が発生し 、この勾配が生じている領域を遷移領域という。
以下に、接合状態の様子を示し 、空乏層の形成について述べる。

図 2.7: pn ジャンクション。

11

空乏層は、この遷移領域で形成される。
遷移領域では、それぞれのキャリアが密度の低い方へと接合面を介して移動を始める。これは気体分子の拡散現象に似ている。気体分子の現象と異なる点は、キャリアの拡散に寄与する不純物原子が電離することである。例えば 、p 型半導体の不純物原子のホールが 、濃度の薄い n 型半導体の方に拡散すると、残された原子にイオン化されたアクセプタ、すなわち負の電荷が発生する。この固定電荷は空間的に居座ることから空間電荷と呼ばれ 、キャリアが拡散するほど 増加していく。

図 2.8: 多数キャリアの拡散。
一方、拡散するキャリアは移動先のホールまたは電子と再結合するため、減少しながら拡散を続ける。再結合した領域にはキャリアが存在しないため、絶縁層のような高抵抗領域が形成される、これを電荷二重層または空乏層と呼ぶ。

図 2.9: 空乏層領域の形成。

12ある程度拡散現象が進行すると増加した空間電荷間の電位差によって、拡散するキャリアを押し返すような電場が発生する。そして最終的には n 型半導体の電子数とド ナー密度、及び p 型半導体のホール数とアクセプタ密度が等しくなり、平衡状態へと遷移する。この時、空間電荷の電場と拡散電流はつりあった状態にあり、このキャリアの分布をフェルミ分布という。

図 2.10: 空間電荷による平衡常態への遷移。
空乏層内には、空間電荷が作るビルド インポテンシャルと呼ばれる電位差が存在し 、ここに外部から順バイアス電圧を加えると再び拡散電流が流れ始め、逆バイアス電圧を加えると空乏層が拡大する。この時、空乏層の厚さ (Wdep ) と逆バイアス電圧 (Vbias ) は次のような関係にある。

Wdep =

p2ǫµe ρVbias(2.2)

ここで ǫ と ρ はそれぞれ Si の誘電率、比抵抗率、µe は Si 内での電子の易動度である。半導体検出器の有感部分はこの空乏層にあたるため、出来るだけ広く形成することが望まし
く、上式から、効率的に厚い空乏層を得るにはより高抵抗率なウェハーをセンサー層に使用することが有効であることが分かる。以下に、ρ=700 Ω·cm のウェハーを使用した時の空乏層厚さと逆バイアス電圧の関係を示す。

13

Wdepletion [µ m]

500
450
400
350
300
250
200
150

ρ = 700 [Ω cm]

100
50
0
0

50

100

150

200

250

300

350 400
Vbias [V]図 2.11: 空乏層の拡大 (左) 、赤線はセンサー層厚さ 260 µm で ρ=700 Omegacm の n 型半導体の場合 (右)。

右の図から、逆バイアス電圧が 350 V 以上の時、空乏層厚さは SOI ピクセルセンサーの典型的なセンサー層の 260 µm に達していることが期待され 、この時の逆バイアス電圧を全空乏化電圧という。以下に空乏層厚さと逆バイアス電圧の値を示す。

表 2.1: 空乏層厚さと逆バイアス電圧, ρ=700 Ω·m, n 型

バイアス電圧
空乏層厚

単位

値

V
µm

10
44.3
110
146.8
210
202.9
310
246.5

20
62.6
120
153.4
220
207.7
320
250.4

30
76.7
130
159.6
230
212.3
330
254.3

14

40
88.5
140
165.7
240
216.9
340
258.1

50
99.0
150
171.5
250
221.4
350
261.9

60
108.4
160
177.1
260
225.7
360
265.6

70
117.1
170
182.5
270
230.0
370
269.3

80
125.2
180
187.8
280
234.3
380
272.9

90
132.8
190
193.0
290
238.4
390
276.5

100
140
200
198.0
300
242.5
400
277.9

2.1.5 物質と荷電粒子の相互作用
電子やミューオンといった荷電粒子は、空乏層を含め入射した物質中で常に相互作用を行う。その代表的な作用は、大きく分けて次の 2 つである。

電離作用：
荷電粒子は、物質中の原子に対してクーロン相互作用しながら通過または一定の軌跡を描く。この時、相互作用した原子では、束縛状態にあった電子が解放され自由電子となり、この電子の解放によって発生した空のエネルギー準位がホールとみなせることから、荷電粒子の軌跡に沿って電子ホール対が生じる、これを電離作用という。
制動放射作用：電子といった比較的軽い荷電粒子は、物質中の原子が作る電場の影響を受け減速しながら通過または一定の軌跡を描く。この時、電子には電磁波 (γ 線) を出すと同時に向きを変える性質があり、これを制動放射作用という。そして、放出された電磁波を周囲の原子が吸収することで束縛状態にあった電子が励起され 、同様に電子ホール対が生じる。電磁波の吸収は荷電粒子と離れた位置で起こるので、電子ホール対は必ずしも軌跡に沿っては生じない。

荷電粒子はいずれかの相互作用を経て物質を通過することから、一定のエネルギーを物質中で消費する。この時、軌跡の長さと失うエネルギーに対する量を平均損失エネルギー(dE/dx) といい、2 つの相互作用と合わせて次のような表現式で書ける。

!
dE=
dx tot−!
dE+
dx coll!
dE
dx rad

(2.3)

"
!
#
C
τ2 (τ + 2)
Z 1
dE
+
F(τ)
−
2
= 2πNa re2 me c2 ρ 2 lndx collAβZ
2(I/me c2 )

(2.4)

!
dE
= NE0 Φrad−dx rad

(2.5)


 2E


1
2 2
2
2 −1
0


NE0 4Z re α ln me c2 − 3 − f (Z) , me c ≪ E0 ≪ 137me c Z 3 , ξ ≫ 1.
= 
h 
i
1
1

1

NE0 4Z 2 re2 α ln 183Z − 3 + 18
− f (Z) , E0 ≫ 137me c2 Z − 3 , ξ  0.

各定数と項については参考文献 [4] を参照のこと。

15

(2.6)

これは Behte-Bloch の式と呼ばれ、荷電粒子の運動量に応じて、次のような分布をしている。
Bethe-Bloch の分布は、MeV∼GeV の運動量領域における荷電粒子の損失作用を上手く記

図 2.12: ∗ は MIP 信号、斜線部分は本論文で扱う β 線のエネルギー領域。

述することから、高エネルギー実験で発生する荷電粒子に対してよく使われている。
これらの損失作用によって荷電粒子が失うエネルギーは、一部が電子ホール対の生成に消費される。この時、生成される対は空間的に非常に接近しているため、数ピコ秒程度でお互いのクーロン力によって再結合してしまう。そこで検出器では電子ホール対を電場中で生成し 、キャリアが電場に沿ってド リフトする性質を利用して分離・検出する。

16

2.2 エレクト ロニクス部
2.2.1 センサー部
半導体検出器で生成された電子ホール対は、センサー層中に設けられた電極によって集めることができる。以下に、ATLAS に設置されているピクセル検出器の概念図を示す。

図 2.13: ハイブリッド 型ピクセルセンサー [20]。
上の概念図から、センサー層の裏面にはアルミニウムが施されており、電極との間で、裏面側が高電圧になるよう電圧がかかっている。ここで生じた電場に沿って、電子とホールはそれぞれアルミ側と電極側へド リフトする。その際電極に誘起した電流が、引き出し線によって下の読み出し回路へと送られる。

17

2.2.2 MOS-FET
送られた電流は 、読み出し 回路内の MOS-FET にゲート電圧として入力される。 MOSFET(Metal-Oxide-Semiconductor-Field-Effect-Transistor) とは 、金属-絶縁膜-半導体の順に積み上げられた MOS 構造を持ち、その金属部の電圧変化によって生じた電場で、絶縁層を介して半導体中のキャリアを制御するトランジスタ回路である。集積性に優れ、今日までのデジタル機器における性能を飛躍的に向上させてきた。

図 2.14: n チャンネル型 MOS-FET の模式図。
図 2.14 に示されるように、その構造はまず p 型のシリコン基板に n 型の領域を 2ヶ所作り、橋渡しするように MOS キャパシタを取り付けたもので、それぞれの領域にアルミニウムなどの金属電極を形成し 、ソース、ドレ イン 、ゲートとしている。また MOS-FET では、
この n と p を入れ替えることで p チャンネル型になる。

図 2.15: n チャンネル型と p チャンネル型の回路記号。

18

n チャンネル MOS-FET 内の電流の流れは、まずソースに対してドレ インの電位を高く設定し 、ソースゲート間に正のバイアス電圧 (Vgs ) を加える。すると金属膜側が正に帯電
し 、反対に半導体の絶縁膜側は負に帯電することで、ソースから p 型半導体に電子が流入
し 、絶縁膜側に電子が集まると電子の密度がホールより多くなる。この時、絶縁体側の界面が n 型化することから、ここが電流の通り道 (チャネル) となりドレ イン電流が流れる。
よって、ゲート電圧を制御することでドレ イン電流を自由に変化させることができる。
図 2.15 に典型的な Id -Vgs 特性を示す。ドレイン電流は Vgs に依存して増大していく特徴があり、この増大が始まる領域を反転領域といい、この時の電圧を閾値電圧 (VT ) という。
またソース-ドレ イン間の電圧が Vgs -VT よりおおきいところでは、ドレ イン電流が飽和することから飽和領域と呼ばれる。この領域ではソース-ドレ イン間があたかも定常電流素子として動作する。ソース-ドレ イン間の電圧が Vgs -VT より低いところでは、線形領域と呼ばれ、ゲート電圧とともにドレ イン電流が上昇する。

図 2.16: MOS-FET の Id -Vds 特性。

19

2.2.3 CMOS 回路
ピクセル検出器の代表的な読み出し回路の 1 つは、CMOS イメージセンサーと同様の方式による読み出しである。 CMOS(Complementary-MOS-FET) 回路とは、NMOS と PMOS
を組み合わせた回路で、今日の LSI 製造に用いられている幅広い CMOS プロセスで製造することができる。また集積性に優れ、周辺回路やデコーダーなどの回路規模を抑えて、
1 チップで完結するセンサシステムを実現することができる。以下に、その概観を示す。

図 2.17: CMOS イメージセンサーの模式図。

列 Address デコーダーによってピクセルの行を指定し 、Column Address デコーダーで行を指定することで、特定のピクセルから出力を読み出すことができる。詳しい動作プロセスは第 3 章で述べることにし 、ここでは回路の概要を取り上げるまでに留める。

20

第3章

SOI CMOS イメージング・センサー

SOI ピクセルセンサーとは、ウェハー・ボンディング技術によって形成された SOI ウェ
ハーの基板部分をセンサー層として応用したもので。その開発及び製作は、KEK 測定器開発室の SOIPIX グループ [21] 主導のもと、大学と民間企業が取り組んでいる協同プロジェクトである。SOI ピクセルのチップは、KEK とラピス・セミコンダクタ株式会社 (旧-沖電気株式会社)[22] が開した専用のラインを使い、年 2 回の MPW(Multi-Project-Wafer) ラン
で製作している。そして完成したプロトタイプを、各大学でベンチテスト及び研究を行っている。この章では、その SOI ピクセルチップの製作及び動作原理に加え、今回研究に使用した INTPIX5 シリーズについて述べる。

3.1 SOI ピクセル検出器
3.1.1 SOI ピクセルチップの製作
SOI ピクセルセンサーに使用されるシリコン・ウェハーは、CZ(Czochralski) 法と FZ(Floating
Zone) 法の 2 つの精製方法で作られている。これは用途によって、適したウェハーが異なるためであり、第 2 章で述べたように、より厚い空乏層を必要とするセンサー層には高抵抗率な FZ 型ウェハーを使うことが好ましい。国内では、信越半導体 株式会社 [23] がウェハーを供給しており、SOI 構造の形成には、仏 SOITEC 社が考案した Sumart-Cut 法 [24]を用いている。
以下に、各層におけるチップのパラメータと製造プロセスを示す。

プロセス
シリコンウェハー
読み出し層
絶縁層
センサー層
裏面

表 3.1: SOI ピクセルチップのプロセス
0.2µm 全空乏型 SOI CMOS
R∼200 mmφ, 厚さ ∼720 µm
CZ 基板：抵抗率=18 Ω·cm, 厚さ ∼40 nm, n/p-type
厚さ ∼200 nm
CZ 基板, 抵抗率=700 Ω·cm, n 型, FZ 基板, 抵抗率=1 kΩ·cm
厚さ＝ 50∼260 µm
AL スパッタリング , 厚さ ∼200 nm

22a) 2 枚のシリコン・ウェハー (A,B) を用意し 、一方のウェハー (A) 表面に酸化膜 (SiO2) を形成する。

b) 酸化膜の表面から水素イオンを注入すると、水素脆弱化現象によって剥がすのが容易になり、もう一方のウェハー (B) に熱処理によって張り合わせる。

c) SOI 層にトランジスターを形成した後、下の埋め込み酸化膜 (BOX:Buried-Oxide) 層に穴を空ける。露出した Si 層に、不純物インプラントによって p+または n+の領域 (それぞれ PSUB 、NSUB 領域という) を作ることで、電極部とする。

d) 再び酸化膜で穴を塞ぎ 、ビアを形成して上のアルミ配線そうとのコンタクトをとり、その後は通常の CMOS プロセスと同様のステップで回路を形成する。上記のプロセス終了
後 260 µm 程度になるまで洗浄、研磨を繰り返す。

23e) 裏面に AL スパッタリング処理を行い、SOI ピクセル構造が完成し。電極のピッチに対応した情報が得られる。

図 3.1: SOI ピクセル構造 [25]。

243.1.2 SOI ピクセルセンサーの特徴
SOI ピクセル構造にすることで、次のようなメリットが期待できる。
物質量の低減：ATLAS に使用されているハイブ リッド 型ピクセル検出器では、センサー層と読み出し層の製作過程が異なるため、製作後に、それぞれの基板をメタル・ボンディング法によって接続し電気的コンタクトをとっている。しかし 、ここで使用されているメタル・ボールや厚い読み出し基板は、検出器において入射粒子の多重散乱の原因になることから、極力排除すべきものであり、SOI ピクセルのウェハー・ボンディング法では、そういった余剰物質の発生を回避している。

動作性の高速化：
加速器実験におけるピクセル検出器は、その多くが衝突点付近に設置されるため、衝突事
象の発生頻度が高く非常にハイレートな動作が要求される。一方で、先のハイブリッド 型
ピクセル検出器では、ボンディング用のメタル・ボールと周囲の回路との間で寄生容量を形成していると考えられるため。動作遅延の原因になると指摘されている。SOI ピクセル構造における周囲の回路は、絶縁体により電気的分離が図られているため、寄生容量の形成を抑えた構造であることから、より高速な信号処理の実現が期待される。

位置分解能の向上：
ハイブリッド 型ピクセル検出器のように、メタル・ボンディング法によるコンタクト方法
では、電極同士のピッチが使用するメタル・ボールのサイズに依存するため、分解能の向上には限界がある。しかし SOI ピクセルで形成される電極には、そういった制限を伴わないことから、より高い分解能のセンサーを実現できる。
このように一体型 SOI ピクセルでは、ハイブリッド 型ピクセル検出器に比べ優位な点がある。一方で、これまでの研究からいくつかの課題があることも分かっており、その 1 つがバックゲート効果である。SOI ピクセルは読み出し回路とセンサー層が非常に接近した構造になっていることから、MOS トランジスタの半導体部分と下の絶縁層、センサー層の半導体との間で、もう 1 つの MOS 構造を形成してしまう。従って、MOS トランジスタ
におけるキャリアが回路側の電圧だけでなく、センサー層側の電圧からも干渉を受け、そのトランジスタ特性に影響を与える、これをバックゲート現象という。そこで、この現象を抑えるために導入されたのが、BPW(Buried-P-Well) 構造である。BPW 構造とは、電極部周辺に新たに p 型領域を作ることで、センサー層側からの電界流入を遮る試みで、以下に、その模式図と効果を示す。

25

図 3.2: BPW 構造の模式図 (左) 、BPW 無しと BPW 有りの時の Ids -Vgs 特性 (右)。
上の図のように、これまでの研究で BPW 構造はバックゲート効果に対して有効であることが示されており [25] 、INTPIX5 にも採用している。

3.2 電荷積分型 SOI ピクセルセンサー
3.2.1 SOI ピクセルのレ イアウト
SOI ピクセルセンサーには 2 つのタイプがあり、 センサー上にディスクリミネーターやカウンターを備え、そこで生成されるデジタルパルスを数える計数型 (CNTPIX:Count-Pixel)と、一定の時間蓄積した電荷を保持した後、読み出す積分型 (INTPIX:Integral-Pixel) である。実験のアプリケーションによって、使い分けられ、今回研究に使用したサンプルは積分型である、以下に典型的な積分型 SOI ピクセルの回路図を示す。

図 3.3: 1 ピクセル辺りの積分型回路、ピクセル電極は左下のダ イオード で示されており、ソースフォロワ− 回路 (左側) と電荷出力回路 (右側) で構成されている。
26

3.2.2 INTPIX の動作原理
今、センサー層で生成された電子ホール対の数を Neh とすると、電荷量 (Neh ·e) に相当す
る電圧変化 (V sense ) がソースフォロワー回路 (SF 回路) に伝わる。ここで e は電荷素量である。V sense は、SF 回路を通して読み出し回路の Vc に伝わり、MIM(Metal Insulator Metal)
キャパシタ (C store ) でその電圧変化に伴って電荷が蓄積される。この時電荷を蓄積する時間あるいは積分時間は、読み出し回路の STORE 電圧でコントロールされており、STORE
信号が LOW になると積分を終了し電荷を C store に一時的に保持する。そして READ 電圧
によって、アナログ信号として COL OUT に送られ、外部に出力する。
このように積分型 SOI ピクセルセンサーはピクセル内で信号増幅を行う、APS(Active Pixel
Sensor) 型のイメージングセンサーである。

3.3 INTPIX5 の概観
INTPIX5 シリーズは、2011 年の MPW ラン 1501 で製作された積分型 SOI ピクセルセン
サーである。以下に、INTPIX5 のパラメータを示す。

表 3.2: INTPIX5 のデザインパラメータ
単位値
チップサイズ
有効面積
ピクセル数
ピクセルサイズ
非金属開口部
電極サイズ
各層の厚さ

mm2
mm2
pixel
µm2
µm2
µm2
nm
µm
nm

18.3x12.2
16.896x10.752
261568(1408x896)
12x12
∼4
∼1.2
読み出し層=40±20, BOX=150±10, 中間 SOI 層=80±10,センサー層 ∼260±10,AL 層 ∼200±1027INTPIX5 の大きな特徴は、次の 3 点である。
大面積化：
これまでのシリーズと比べ、センサー面が大幅に大面積化している。

図 3.4: MPW ラン 1501 の構成。
ピクセルの小型化：
位置分解能の向上するため、ピクセルサイズ縮小による高集積化が図られており。ピクセ
ルサイズは INTPIX3e シリーズ [11] の時と比べ、17 µm から 12 mum になっている。

図 3.5: INTPIX5 のピクセルレ イアウト。

28

二重 SOI 構造：
バッケゲート効果を抑える目的で導入された。これまでの SOI ピクセルシリーズでは、バッ
クゲート効果を抑えるため BPW 構造が設けられてきたが、INTPIX5 ではさらに効果を抑えるため新たにもう一層 SOI 層が追加されており、センサー層と読み出し回路の間に位置している。この層については次節で詳しく述べる。

図 3.6: INTPIX5 の SOI 構造 [25]。

29INTPIX5 では全体を 13 の列ブロックに分け、各ブロック内で順次読み出す並列読み出し方式を採用している。以下に、周辺の I/O バッファー回路を含めたチップの全体像を示す。

図 3.7: INTPIX5 の全景。

図 3.8: 並列読み出し回路の構成。

30

3.3.1 二重 SOI 構造
BPW 構造はバックゲート効果に対して有効であるものの、完全なものではない。そこで図3.9 に示されるように、INTPIX5 シリーズでは BPW の他に、もう 1 層 SOI 層を追加した構造になっている。バックゲート効果が、センサー層側から読み出し回路側への電圧的干渉が原因であることは先に述べた。従って、この中間 SOI 層に新たに電圧制御用の電極を形成することで、その干渉を打ち消す狙いがある。そのため中間 SOI 層はトランジスタの下に配置され、外部から電圧が加えられるようになっており、ピクセル単位でバックゲー
ト効果に対して最適化することを目指している。また、将来的にこの電圧制御層の有効性が示されれば 、BPW 構造を排除することも可能であり、より簡素化した SOI ピクセル構造が期待できる。
以下に、二重 SOI 構造の断面と期待される効果を示す。

図 3.9: VDET と VBIAS から逆バイアス電圧を印加する、電極部周辺は BPW 構造である。

図 3.10: 二重 SOI 構造と Ids -Vgs [25]。

313.3.2 ゲイン切り替え機能
INTPIX5 では、シグナルに対してより広いダ イナミックレンジを得るため、ハイゲイン
モードとローゲインモードの 2 つのゲインで測定することが可能である。図 3.10 に示されるように、このゲインモード の切り替えは、ダ イオードに接続された NMOS でスイッチングされており。 LOW の時はハイゲインモード で動作し 、HI の時は 60 fF のキャパシタに接続されてローゲインモードとして動作する。ハイゲインモードとローゲインモードにおけるゲイン比は約 6.5 であり、以下に 1 ピクセル当りの入力側の回路図を示す。

図 3.11: ゲインの切り替え回路。

このように、INTPIX5 シリーズではいくつかの新しい取り組みが行われていることから、SOI ピクセルとしての基本的特性を評価し 、新しいアーキテクチャーにおける動作や性質を明らかにすることが本研究の目的である。次章で、その評価方法と結果を示す。

32

第4章

INTPIX5 の性能評価

4.1 測定環境
4.1.1 DAQSOI ピクセルの評価に必要なツールは大きく分けてサブボード、SEABAS 、DAQ 用 PCの 3 つである。

サブボード ：
サブボードとは、チップの仕様に合わせて製作された専用の読み出しボードである。 SOI
ピクセルのサンプルチップは、内部回路の構造などの違いから仕様が異なるため。チップ
毎に、専用の読み出しボードが必要となる。以下に、今回使用した INTPIX5 用のサブボードを示す。

図 4.1: サブボード 正面 (左) 、裏面 (右)。
赤枠の中央に実装されいるのが、INTPIX5 のサンプルチップである。右図のようにチッ
プ裏面のアルミ部分が露出しているため、カプトンテープで外傷や静電気から保護している。チップのエッジ部分には電圧印加用と出力用のピンがあり、ワイアーボンディングによって外部とコンタクトしており、バイアス電圧やその他の外部電圧は、このワイヤーを通して上下の MAC ピンから投入している。またチップから取り出された出力は、左側のコネクタ ×2 に接続されており、様々なチップの仕様は、このサブボード でマザーボード

34

のコネクタ使用に合致するようデザインされている。よってサンプル毎に、新たな測定メ
ソッドを構築する手間がかからない。ボード 中央の上下 2ヵ所には、トリガー入力用とアナログ波形出力用の LEMO 端子が備え付けてあるが、今回は使用しない。

SEABAS(Soi EvAluation BoArd with Sitcp)：
SEABAS[21] とは、サブボードからのデータを高速に処理する汎用型ボードであり。チップからのデータ収集、及び DAQ 用 PC への転送を担っている。以下に、その外観を示す。

図 4.2: SEABAS ver.1 の外観。

ASIC コネクタの信号は、それぞれボード上の User FPGA(Field-Programmable-Gate-Array)と ADC(Analog-Digital-Converter) に送られる。FPGA とは、PLD(Programmable-Logic-Device)の一種で 、ハード ウェア記述言語によって任意の論理機能回路を実装することができ 、
SEABAS の持つサブボード への互換性は、この User FPGA によって実現している。ADC
は 12 bit であり、1 チャンネル当りの電圧幅は、図 4.3 に示されるように、ADC 素子が備え付けてある 2ヵ所のジャンパーによって 244 µV と 488 µV に切り替えることができる。
今回は図のようにショートさせ、488 µV で測定を行った。電源を入れると、User FPGA は
ボード 上の PROM（ Programmable Read Only Memory ）から構成回路のファームウェアを
ローディングしている。従って、サンプル用のファームウェアが必要であり、今回は KEK
素粒子原子核研究所の三好 敏喜先生が開発した INTPIX5 用のファームウェアを使った。
使用するファームの書き込みや、別のサンプルで測定を行う場合にも書き換える必要があり、Xilinx 社 [26] が無料配布しているアプ リケーション (ISE ver.13.2) と専用ケーブルで35行った。書き込み先となる PROM は不揮発性のメモリのため、電源を落としても再度書き込む必要はない。DAQ 用のクロックはボード 上で生成したセルフトリガーを、右上のLEMO I/O から入力しているため、外部トリガーが無くても動することがができる。DAQ
データは、ボード 上の SiTCP FPGA を通して備え付けのイーサネットポートから転送している。電源は ±5 V が必要で、右下の MAC ピンから投入している。

図 4.3: σADC =488µV 時のジャンパー位置。

表 4.1: User, SiTCP FPGA と PROM のデータシート
FPGA
デバイスファミリー
デバイス
パッケージ
スピード

Virtex4
XC4VLX25
FF668
-10
PROM

PROM ファミリー
デバイス
記述言語

Platform FlashXCF08P
Verilog

36

DAQ 用 PC：
DAQ データの受信と制御は、DAQ 用 PC の GUI 上で行われる。
以下に、GUI の外観を示す。

図 4.4: INTPIX5 用 DAQ GUI

各ブロックでは、次のような DAQ パラメータの制御及び設定が可能である。
(1), DAQ のスタート /ストップ(2), 校正用のイベント数、収集イベント数の設定と、収集中のイベント数の表示(3), トリガーの生成と収集データの保存、保存名の設定(4), 各 DAQ パラメータの設定(5), ゲインモード、ROLL モード、CDS モード、ABUF モード の設定(6), 参照ピクセルの 1D ヒストグラムの選択と、出力上限値の設定(7), 右下の 2D ヒストグラムにおける上限値の設定(8), データ収集のログ(9), 参照ピクセルの 1D ヒストグラム、平均出力の表示(10), 全ピクセルからの出力の 2D ヒストグラム表示と、更新レートの設定
ここで受信データは自動的に root ファイルに変換され 、サンプルチップからの一連のDAQ 動作が終了する。これらが 、サンプルチップを評価する上で最低限必要なツールである。次節から述べる試験では、これらのツールにその評価内容によって機器を追加し 、
INTPIX5 の基本的特性を評価した。

37

4.2 基本的特性の評価
4.2.1 IV 特性と光応答
SOI ピクセルのセンサー層では、熱的エネルギーにより励起された電子が存在し 、こう
した電子による流れを暗電流という。今、空乏層を形成するために、ポテンシャルリング
と電極間との間に高電圧をかけたとする。すると、電極周辺が高電場状態になり暗電流を集め始め、暗電流中の電子は集められる途中、Si 原子などと衝突して、二次電子を弾き出しながら進んでいく。そしてこうした弾性衝突が繰り返されることで、センサー層内に大量の自由電子が発生し電子なだれが起きる。その結果、電子なだれは大きなリーク電流として電極に流れ込み、読み出し回路内での素子破壊の要因となる。この大電流が流れる時の電圧を、ブレ イクダウン電圧といい、その値はサンプルチップ毎に異なる。従って、こうし事態を防ぐため、初期の動作試験では、まずこのブレイクダウン電圧を計っておく必要があり、これはサンプルの IV 特性を見ることで確認できる。IV 特性とは、センサー内
を流れる電流とバイアス電圧との関係であり。バイアス電圧を徐々に上げ、その時の電流値を観察する。この時、過剰電圧にならないようリミット電流 (Ilimit ) を設け、Ilimit に達した時点で終了するようにした。また下の写真のように、入射光による電流値を減らすため、正面のセンサー側に光が入らないようマスキングテープで覆い、裏面はアルミ蒸着されていることから遮光する必要がないため、むき出しのまま測定を行った。以下に、測定パラメータを示す。

図 4.5: サブボード 正面の遮光したサンプル (左) 、サブボード 裏面のサンプル (右)。

38

図 4.6: IV・光応答試験
単位
使用器機

CR(Clean-Room) 温度
CR 湿度
バイアス電圧レンジ
電圧ステップIlimitバイアス端子の組み合わせ

◦C

%
V
V
µA

設定値

サブボード (ボード ID:gn-1212-3),
DAQ 用 PC(ノート PC-CF-W4:Panasonic 製),
ソースメータ（ k2410:KEITHLEY 製）
∼24.2
20
0-600
10
50
計４箇所（ Vback − GND, Vback − Vio−bpw ,Vdet − GND, Vdet − Vio−bpw ）文章の簡略化のため、以後サブボード、DAQ 用 PC 、ソースメータの表記は省略する。

測定の結果、サンプルは次のような IV 特性を示した。
Ibias [A]IVcurve

Ibias [A]IVcurve
10-4

10-4

-5

-5

10

10

10-6

10-6

-7

-7

10

10

10-8

10-8

10-9
0

50

100

150

200

250

10-9
0

300
Vbias [V]

50

100

150

図 4.7: Vback -GND(左) 、Vback -Vio−bpw (右)。

39

200

250

300
350
Vbias [V]

Ibias [A]IVcurve

Ibias [A]IVcurve
10-4

10-4

-5

-5

10

10

10-6

10-6

-7

-7

10

10

10-8

10-8

10-9
0

50

100

150

200

250

10-9
0

300
350
Vbias [V]

50

100

150

200

250

300

350
Vbias [V]

図 4.8: Vdet -GND(左) 、Vdet -Vio−bpw (右)。
各 4 端子のバイアス電圧について、Vback -GND 間では 300 V を印加した時点で Ilimit に達し 。Vback -Vio−bpw と Vdet -GND 間では 320 V 、Vdet -Vio−bpw 間では、全空乏化電圧の理論値にあたる 350 V まで印加できることを確認し。また今回の試験でブレイクダウン電圧は確認されなかった。
以降の試験では、この Vdet -Vio−bpw 端子だけをバイアス端子として使う。

40

次に、サンプルの可視光に対する応答を評価した。
センサー層に使用されている Si は、可視光に対して優れた応答性を持っている。試験は逆バイアス電圧 10 V をかけた状態で、遮光ボックス内の XY ステージに SEABAS を固定
し 、ステージの上部に固定されたレーザーヘッド の参照光を用いて行った。以下に、照射時の出力分布を示す。

図 4.9: 照射時の ADC 出力分布。
参照光のスポットがはっきり現れており、正常に動作していることが確認できる。またセンサー表面を縦断する模様が確認でき、これは読み出し 方式の性質によるものと考えられる。

41

4.2.2 冷却試験
Si 検出器はその広い Eg から、室温での動作が可能であり。また温度が下がるとともに Egが広がり、検出器の消費電力を低減できる性質を持っている。そこで、どの程度電流値の低下が得られるのか評価した。試験は恒温層にサブボードを入れた状態で行い、バイアス
電圧は通気孔の引き出し線から加えた。以下に、測定パラメータと IV 特性を示す。

図 4.10: 冷却試験
単位
使用器機

CR 温度
CR 湿度
バイアス電圧レンジ
電圧ステップIlimitバイアス端子
測定温度

◦C

%
V
V
µA
◦C

設定値

サブボード ,DAQ 用 PC,k2410
恒温層 (SH241:エスペック製)
∼22.2
15
0∼350
10
50
Vdet − Vio−bpw
20, 10, 0, -10, -20

測定の結果、サンプルは次のような IV 特性を示した。

Idet-io_bpw [A]cryogenics IVcurve
10-4

10

-5

10-6

10

-7

20 degC
10 degC
0 degC-10 degC-20 degC

10-8

10-9
0

100

200

300

400

500
Vbias [V]図 4.11: 冷却時の IV 曲線。

-20 ◦ C まで冷却して測定した結果、電流値は最大で約 2 桁低下することを確認した。

42

4.2.3 ペデスタル特性
SOI ピクセルチップは、暗電流のような固定ノイズが存在するため、最終的に読み出される出力はシグナルとその固定ノイズの和である。
この固定ノイズはペデスタル幅を広げ、入力信号が無い場合の ADC 出力をペデスタル値という。従ってシグナルからの正確な出力を得るためには、このペデスタル値を見積り、差し引かなければならない。そこで光応答試験の時と同様のセットアップで、参照光を当てずに測定し 、その全ピクセルにおける平均出力をペデスタル値 (ADC ped ) と定義した。
N

ADC ped =

1 X
ADCi
N i=0

(N = イベント数 × ピクセル数)

以下に、測定環境と測定パラメータを示す。

図 4.12: ペデスタル測定時の外観。

43

(4.1)

表 4.2: ペデスタルの測定
単位
使用機器

CR 温度
CR 湿度
バイアス電圧
リミット電流
イベント数
積分時間
RST 信号の立ち上がり時間
CDS RST 信号の立ち上がり時間
読み出し時間トリガーディレ イ時間
RST 電圧CDS RST 電圧
ゲインモード◦C%VµA
calibration/eventµs
ns
ns
ns/pixel
µs
mV
mV

44

設定値
サブボード、SEABAS 、DAQ 用 PC 、
ソースメータ x2(k2410 、
PMM18-2.5DU:キクスイ製)
23
20
10
105
100/500
200
360
360
530
900
300
300
ハイゲイン

測定の結果、サンプルは次のような出力分布を示した。
h1raw
Entries×10

6.30784e+08

800

Number of pixel

ADC [ADU]

3
Mean

626.2

RMS

62.31

3500

700

3000

600

500

2500

400
2000
300
1500
200
1000
100

500

0

-100
100

0
150

200

250

300

350

400

450

500

0

200

400

600

800

1000

1200

1400

ADC [ADU]

event

図 4.13: ペデスタルオフセット前の 100 イベント毎の ADC 出力分布 (左) 、1 ピクセル当りの ADC 出力分布 (右)。
光が入射していない状態でもイベント毎に一定の出力があり、これをペデスタル値としてデータから差し引くと、次のような出力分布を示す。
Entries×10

6.30784e+08

6Number of pixel

ADC [ADU]

800

700

600

1.261

RMS

10.79

16

14

12

500

10

400

300

8

200

6

100

4

0

2

-100
100

Mean

0
150

200

250

300

350

400

450

500

0

200

400

600

800

1000

1200

1400

ADC [ADU]

event

図 4.14: ペデスタルオフセット後の 100 イベント毎の ADC 出力分布 (左) 、1 ピクセル当りの ADC 出力分布 (右)。
差し引いた結果、出力は 0 付近でガウシアン分布になることを確認した。以降の試験においても、同じペデスタル値の定義を用いる。

45

4.2.4 回路ゲイン測定
3.2.2 節で述べたように、SOI ピクセルセンサーは、収集した電荷量を直接読み出さず、収集した電流に比例するゲート電圧 (V sense ) が入力されたトランジスタからの出力を読み出している。この時、電荷量を電圧に変換している回路をソースフォロアー回路（ SF 回路）といい、SF 回路からの出力電圧を Voutput として以下のような式で書ける。

Voutput≤ 1.0
V sense(4.2)

理想的な回路では左辺が 1 となるが 、実際の回路では Voutput の方がわずかに小さくその値はサンプル毎に異なる。従って、サンプルの正確な出力を求めるには、回路のゲイン(Voutput と V sense の比) を知る必要があり、次のようにして測定を行った。
INTPIX5 におけるピクセルの回路図に示されるように、V sense は 1 イベントの DAQ が終了する度に、リセット電圧 (VRS T ) に初期化されている。

図 4.15: リセット電圧の入力。

そこで、外部からこの VRS T に 100 mV 間隔で定常電圧をかけ、各電圧における ADC 出
力値と ADC 分解能 (σADC =488 µV) で Voutput を算出し 。得られた Voutput -VRS T のプロット
から傾きを求めた。以下に、結果を示す。

46

Voutput [mV]circuit gain
1000
900
800
700
600
500
400
300
200

Fitting Area

100
0
0

200

400

600

800

1000

1200
VRST [mV]

図 4.16: Voutput と VRS T の分布。
サンプルの性能限界から、VRS T が 1000 mV から ADC 出力がサーチレーションしたため。
比較的線形性を保っている、300∼900 mV のフィットからゲイン求めた。
その結果、素子全体での回路ゲインは ∼0.96 であることが分かった。

47

次に、ピクセル毎のゲインを求めた。
以下に、1 イベント当りの全ピクセルにおけるゲインとばらつきを示す。

RA

GAIN map
1.2

800
1.1
700
1
600
0.9
500
0.8
400
0.7
300
0.6
200
0.5
100
0.4

Number of pixel

0
0

200

400

600

800

1000

1200

1400
CA

60000

50000

40000

30000

20000

10000

0
0.5

0.6

0.7

0.8

0.9

1

1.1

1.2

1.3

1.4 1.5
GAIN

図 4.17: ゲインの 2 次元分布、カラーバーはゲインの値（上）、各ゲインにおけるピクセルの割合（ 下）。
ゲインはピクセルの位置によって異なっており、その値は左下に位置する程高く一様な幅を持った分布になることが分かった。

48

4.2.5 ゲインの較正
X 線ソース (Cd109) を使い、INTPIX5 の 1 keV 当りのゲインを測定した。
X 線は電気的に中性であるため、荷電粒子のように直接 Si 原子に電子ホール対をつくる
ことはなく、原子との相互作用によって、X 線自身が失ったエネルギーと同じエネルギーを持った電子を原子の束縛状態から解放する、この電子のクーロン作用によって、二次的に電子ホール対を生成する。また荷電粒子と違い、X 線の生成する全電子ホール対は局所的に分布することから、空乏層の厚さや生成する位置を考慮する必要がなく、Cd109 の放出する X 線のエネルギーは、22.2 keV と一定である。従って、検出される ADC スペクトルは、ある特定の値を中心値としたガウシアンピークを形成すると考えられる。X 線の測定はペデスタルノイズ測定の時と同様のセットで行い、オフセット成分は 4.2.3 節で定義
したペデスタル値を使う。以下に、測定環境とオフセット後の出力分布を示す。

図 4.18: X 線照射試験の様子。

49

offset data @no Cd109, all pixel
100

10

ADC [ADU]

Number of pixel

offset data @no Cd109

7

106

10

80

60

40

5

20
104
0
103
-20
10

2

-40

-60

10

-80
1

-400

-300

-200

-100

0

100

200

300

-100
100

400

150

200

250

300

350

400

ADC [ADU]

450

500

event

図 4.19: ペデスタルオフセット後の全イベントの ADC 出力分布 (左) 、イベント毎の平均
ADC 出力分布 (右) 、バイアス電圧=10 V。
offset data @no Cd109, 1pixel

offset data @no Cd109, 1pixel

ADC [ADU]

events

100

70
60

80
60
40

50
20

40

0

30

-20
-40

20
-60

10
0
-100

-80

-50

0

50

-100
100

100

ADC [ADU]

150

200

250

300

350

400

450 500
event

図 4.20: ペデスタルオフセット後の 1 ピクセル辺りの ADC 出力分布 (左) 、イベント毎の 1
ピクセル辺りの ADC 出力分布 (右) 、バイアス電圧=10 V。

50

次に、X 線照射時のオフセット後の出力分布を示す。
offset data @Cd109, all pixel
100

ADC [ADU]

Number of pixel

offset data @Cd109

107

106

10

80

60

40

5

20
104
0
103
-20
102

-40

-60

10

-80
1

-400

-300

-200

-100

0

100

200

300

-100
100

400

ADC [ADU]

150

200

250

300

350

400

450

500

event

図 4.21: ペデスタルオフセット＋ Cd109：全イベントの ADC 出力分布 (左) 、イベント毎の平均 ADC 出力分布 (右)。
ソースが無い時に比べ、わずかに出力が確認できるものの、期待されるようなピークは確認できない。これは X 線の入射レートが低いこと、また入射していないピクセルが大多数であることから。信号事象がそのペデスタルノイズに埋もれていると考えられる。
そこで DAQ データに対し 、次のようなカットをかけ、再度出力分布を作成した。

51

1 、ヒットピクセルの選定：
オフセット後の出力に対して Constant Threshold(ADCth ) を設け、X 線が入射したヒット
ピクセルを特定する。今回は ADCth を 30,50,70,100,130,150 の 6 つの閾値で解析を行い、ADCth より大きい出力値を持ったピクセルをヒットピクセルと定義する。またヒットピク
セルを中心とする周囲の計 8 ピクセルに対し 、それぞれの出力がヒットピクセルより小さいことも条件とする。
2 、ニア・ヒットピクセルの定義：
INTPIX5 はピクセル同士のピッチが小さいため、ヒットピクセルの周辺に出力がまたがっている可能性がある。そこでヒットピクセルを中心とする上下左右の計 4 ピクセルに対し 、その出力が一定値以下の場合それらをニア・ヒットピクセルと定義する。

3 、再構成：以上の条件を満たしているクラスターから 、ヒットピクセルの出力だけで分布を作成する。

52以下に、セレクションの結果をしめす。

再構成の結果、それぞれの ADCth において ADC 出力値が 105 、115 の領域にピークを形成していることが確認できた。この 2 つのピークは、Cd109 の特性 X 線である Kα(22.2
keV) と Kβ(24.9 keV) に対応しているものと考えらることから。 2 つの中心値からゲインを求め、その平均から INTPIX5 のゲインは ∼4.7 ADU/keV であることが分かった。

53

4.2.6 ゲインスイッチ機能における放射線ダメージ
SOI グループからの報告によると、INTPIX5 シリーズで X 線測定を繰り返し行うと、不自然に出力の低いピクセルが表れる現象が確認された。 INTPIX5 の前身である INTPIX4においては、そのような現象が確認されていないため、これは INTPIX5 特有の現象であると考えられる。そこで新たにサンプルを追加し 、この現象について検証した。

原因の 1 つとして、INTPIX5 シリーズに新たに追加されたゲインの切り替え機能が考えられる。3.3.2 節で述べたように、ゲイン切り替えは回路内の NMOS が行っており、仮りに放射線ダ メージによって、このトランジスタの特性が変化し常に ON 状態になっているとすると。このピクセルは常にローゲインモードで動作するため、ハイゲインモードで測定を行った際に、低出力ピクセルとして現れている可能性がある。
そこで新たにサンプルを追加し 、40-50 krad 以上の X 線を当てて、問題の現象を再現した。
X 線照射は、KEK の三好 敏喜先生に依頼して行った。以下に、照射 16 時間後の追加サン
プルの出力分布を示す。

RA

calibrated ADC distribution zoom
2000
840

1500

820

800

1000

780

500
760

0
1020

1040

1060

1080

1100

1120

CA

図 4.22: 可視光を当てた時の ADC 出力分布。
照射エリアにおけるピクセルからは、出力の低下がはっきりと確認でき。拡大すると、出力の低いピクセルと高いピクセルが混在していることが確認できる。
この照射エリア (可視光スポットの内側に見られる□の領域) 対して、次のような検証をした。

54

1 、ノーマルピクセルとダ メージピクセルの決定：
解析から、ハイゲインモード 時の出力が、未照射エリアと同等のピクセルをノーマルピク
セル、1/7 のピクセルをダ メージピクセルを選出し 。
その中からダ メージピクセル ×3 、ノーマルピクセル ×3 のアドレスを任意に選ぶ。

no damage pixel

damage pixel
100

RA

RA

1200

840

840

90

1150

80
1100

820

820

70
1050

60

800

800

50

1000

40

950

780

780

30
900
20
760

1020

760

850
1040

1060

1080

1100

1120

10

800

1020

1040

1060

1080

1100

CA

1120

0

CA

図 4.23: ノーマルピクセル (左) 、ダ メージピクセル (右) の ADC 出力分布、カラーバーの単位は ADU。

2 、ゲインモード の切り替え：
可視光を当てた測定をハイゲインモード 及びローゲインモード で行う。
3 、照度の切り替え：
可視光の照度を変えて、測定 1 から繰り返す。
以下に、これらの検証から得られたノーマルピクセル及びダ メージピクセルのハイゲイ
ン、ローゲイン、各照度における出力分布を示す。

55

ADC [ADU]

events

1000
8

7

800

6

600
5

4

400

3
200
2

1
0

0
0

200

400

600

800

0

1000

20

40

60

80

100

ADC [ADU]

120

event

1000

ADC [ADU]

events

図 4.24: ノーマルピクセル (1052,810)・照度 1・ハイゲ インモード の時の ADC 出力分布(左) 、イベント毎の ADC 出力 (右)。
6

800

5

600

4

3

400

2
200
1
0
0

0

200

400

600

800

0

1000

20

40

60

80

100

ADC [ADU]

120

event

1000

ADC [ADU]

events

図 4.25: 照度 2。
4
3.5

800

3

600
2.5

2

400

1.5
200
1
0.5

0

0
0

200

400

600

800

0

1000

ADC [ADU]

20

40

60

80

100

120

event

図 4.26: 照度 3。

56

ADC [ADU]

events

1000

25

800

20
600

15
400
10
200
5
0
0

0

200

400

600

800

0

1000

20

40

60

80

100

ADC [ADU]

120

event

1000

ADC [ADU]

events

図 4.27: ノーマルピクセル (1052,810)・照度 1・ローゲ インモード の時の ADC 出力分布（ 左）、イベント毎の ADC 出力 (右)。
7

800

6

5
600
4
400
3

200

2

1
0
0

0

200

400

600

800

0

1000

20

40

60

80

100

ADC [ADU]

120

event

1000

ADC [ADU]

events

図 4.28: 照度 2。
6

800

5

600

4

3

400

2
200
1
0
0

0

200

400

600

800

0

1000

ADC [ADU]

20

40

60

80

100

120

event

図 4.29: 照度 3。

57

1000

ADC [ADU]

eventsdamage pixel
6

800

5

600

4

3

400

2
200
1
0
0

0

200

400

600

800

0

1000

20

40

60

80

100

ADC [ADU]

120

event

図 4.30: ダ メージピクセル (1092,781)・照度 1・ハイゲ インモード の時の ADC 出力分布(左) 、イベント毎の ADC 出力 (右)。
1000

ADC [ADU]

eventsdamage pixel
9
8

800

7

600

6
5

400

4
3

200
2
1
0

0
0

200

400

600

800

0

1000

20

40

60

80

100

ADC [ADU]

120

event

図 4.31: 照度 2。
1000

ADC [ADU]

eventsdamage pixel
7

800

6

5
600
4
400
3

200

2

1
0
0

0

200

400

600

800

0

1000

ADC [ADU]

20

40

60

80

100

120

event

図 4.32: 照度 3。

58

1000

ADC [ADU]

eventsdamage pixel
7

800

6

5
600
4
400
3

200

2

1
0
0

0

200

400

600

800

0

1000

20

40

60

80

100

ADC [ADU]

120

event

図 4.33: ダ メージピクセル (1092,781)・照度 1・ローゲ インモード の時の ADC 出力分布(左) 、イベント毎の ADC 出力 (右)。
1000

ADC [ADU]

eventsdamage pixel
7

800

6

5
600
4
400
3

200

2

1
0
0

0

200

400

600

800

0

1000

20

40

60

80

100

ADC [ADU]

120

event

図 4.34: 照度 2。
1000

ADC [ADU]

eventsdamage pixel
8

7

800

6

600
5

4

400

3
200
2

1
0

0
0

200

400

600

800

0

1000

ADC [ADU]

20

40

60

80

100

120

event

図 4.35: 照度 3。

59

他のノーマルピクセル及びダ メージピクセルの結果を、以下にまとめる。

アドレス1052,808
1067,766

アドレス

1093,781
1099,805

表 4.3: ノーマルピクセル
ハイゲイン /ローゲイン ・照度 1
照度 2

129±14/38±466±9/43±4

487±41/125±58
357±72/140±60

表 4.4: ダ メージピクセル
ハイゲイン /ローゲイン ・照度 1
照度 2

11±26/11±36
4±21/10±24

33±21/31±26
27±12/37±17

照度 3

870±62/274±58
875±81/297±63

照度 3

86±22/86±17
89±19/80±13検証の結果、ノーマルピクセルにおける出力分布からは、ゲインモードが正常に切り替わっていることが確認できた。またダ メージピクセル ×3 における出力分布からは、ゲインモード の切り替えに依らず出力が一定であることが確認できた。
このことから、ダ メージピクセルではゲイン切り替えの制御が正常に行われておらず、常に同じゲインモードで動作していると考えられ。報告されていた現象において、INTPIX5の放射線耐性に起因している可能性を示唆した。
ただしダ メージピクセル (1099,805) の照度 1,2 の測定結果においては、ローゲインモードの方が高い出力を示しており、この原因は分かっていない。

60

第5章

β 線照射試験

サンプルの荷電粒子に対する検出能力について評価を行った。
高エネルギー実験を想定した検出器において、荷電粒子に対する検出能力は重要である。
検出能力は、第 3 章で述べた MIP の運動量領域に相当する荷電粒子を測定することで評価が可能であり、総研大学の武田彩希さんとともに、放射性線源を使った β 線（ 高速電子線）照射試験を行い、INTPIX5 の MIP に対する応答を確認した。
この章では、その評価方法と結果について述べる。

5.1 セット アップ
5.1.1 スト ロンチウム 90
放射線線源には、ストロンチウム 90(Sr90) を使った。
図 5.1 に示されるように、Sr90 は β 崩壊において 100%の壊変率を持つ物質で、最大放射
エネルギーが 0.546 MeV の β 線を出してイットリウム 90(Y90) に崩壊する。さらに Y90
は、最大放射エネルギーが 2.3 MeV の β 線を出して約 90%の確率でジルコニウム 90(Z90)に崩壊する。よって、最終的には 2.3 MeV を最大エネルギーとして、連続したエネルギー
スペクトルの β 線を検出する。
図 2.12 から、この最大放射エネルギー 2.3 MeV の β 線はほぼ MIP 信号とみなせることか
ら、検出能力を評価するのに適していると言える。

図 5.1: Sr90 の崩壊様式。

62

5.1.2 β 線の性質
第 2 章で述べたように、荷電粒子は物質中でエネルギーを失いながら通過するため。入射エネルギーの全てを失った時、電子は物質に完全に吸収される。この時の電子の飛程距離を最大飛程距離といい、入射エネルギーを関数として次のような分布をしている。

図 5.2: Si 中での電子の飛程距離と入射エネルギーの分布 [27]。
上のグラフから、2.3 MeV の β 線を吸収するには、約 6 cm の Si が必要であることから。
サンプルのセンサー層厚においては、十分に透過 β 線であるといえ、電子ホール対生成は
そのトラックに沿って行われる。図 2.12 と Si の密度=2.33 g/cm−3 から、1 µm 辺り ∼0.358
keV のエネルギーを失いながら通過するので、その出力は空乏層厚に比例した値が得られると考えられる。

63

5.1.3 セット アップ
測定のセットアップついて述べる。サブボードはペデスタル測定の時と同様にマスクを施した。SEABAS は外部トリガーで同期をとるよう、FPGA のファームウェアを変更した。
外部トリガーはシンチレーションカウンターを使い、回路を通して生成したものを入力した、また測定機器を繋ぐ 全ての LEMO ケーブルの長さは 1.2 m に統一して測定を行った。
以下に測定環境のブロック図と生成される外部トリガーを示す。

図 5.3: β 線照射試験のシステム。

図 5.4: 外部トリガーのヒットタイミング。

64

以下のパラメータで測定を行った。

表 5.1: 測定パラメータ
単位
使用機器

周辺温度
周辺湿度
バイアス電圧Ilimit
イベント数
積分時間
RST 信号の立ち上がり時間
CDS RST 信号の立ち上がり時間
読み出し時間トリガーディレ イ時間
RST 電圧CDS RST 電圧
ゲインモード◦C%VµA
calibration/eventµs
ns
ns
ns/pixel
µs
mV
mV

設定値
サブボード、SEABAS 、DAQ 用 PC 、
ソースメータ ×2, Sr90,
オシロスコープ (MSO-3034:Tektronix 製)
25
30
10
105
100/500
200
360
360
530
1
300
300
ハイゲイン

NIM
PMT 動作電圧
閾値電圧
ゲート波高 H/L
ゲート幅

V
mV
V
µs

65

(-1145)(-100)(0/-2)
100

5.2 結果
5.2.1 解析のながれRA1)bad pixel のチェック：
サンプルと線源を 1.5 m 離した状態で、4.2.3 節と同様にペデスタル成分を測定し 、オフ
セット後の出力分布から不調なピクセルの混入がないか確認した。測定結果から、不調なピクセルは確認されなかった。

800

60
700

40

600

500

20
400

0

300

200

-20
100

0

0

200

400

600

800

1000

1200

1400
CA

Number of pixel

図 5.5: ペデスタルの一様性、カラーバーの単位は ADU。

Entries 1261568

105

Mean

0.1332

RMS

5.046

4

10

103

102

10

1
-200-150-100 -50

050

100 150 200
ADC [ADU]

図 5.6: オフセット後の 1 イベント当りの ADC 出力分布。

66;

2)bad event のチェックとオフセット成分の補正：
各イベントにおいて、オフセット後の全ピクセルからの平均出力が不自然に高いものを badevent として解析から除く。また β 線照射におけるオフセット成分は、時間とともに増加する傾向があるため補正する。
解析の結果、100,102,103 イベントで不自然に出力の高いイベントが確認でき。また補正後のオフセット成分では、0 付近を中心値とする出力分布が得られた。

100

ADC [ADU]

offset data @Sr90, all pixel

100

ADC [ADU]

offset data @Sr90, all pixel

80
60

80
60

40

40

20

20

0

0

-20

-20

-40

-40

-60

-60

-80

-80

-100
100

200

300

400

500

600
event

-100
100

200

300

400

500

600
event

図 5.7: イベント毎におけるオフセット後の平均 ADC 出力分布 (左) 、補正後の平均 ADC
出力分布 (右) 、バイアス電圧=10 V。
3) カット：1), 2) のフィルターから、次のような出力分布が得られる。このデータに対して、さらに
4.2.5 節で行ったカットをかけて出力分布を作成した。

RA

200

120

180

100
160

140

80

120

60
100

80

40

60

20
40

20

0

0

200 220 240 260 280 300 320 340 360 380 400
CA

図 5.8: 1 イベント辺りの ADC 出力分布、β 線によるトラックが確認できる、カラーバーの単位は ADU。
67

5.2.2 再構成
5.1.2 節で求めた、Si における電子の損失エネルギー=0.358 keV/µm と空乏層の厚さ=44.1µm から。今回扱った β 線がセンサー層内で失うエネルギーは ∼15.8 keV となる。そして4.2.5 節で求めたゲイン =4.7 ADU/keV から、その ADC 出力値は 74.26 ADU であることが予想される。この計算結果と合わせて、以下にカットの結果を示す。

図 5.9: ADCth =30 ADU(左),ADCth =50 ADU(右), 点線は最大放出エネルギーを持つ β 線から期待される出力値。

図 5.10: ADCth =70 ADU(左),ADCth =100 ADU(右)。

68図 5.11: ADCth =130 ADU(左),ADCth =150 ADU(右)。

また β 線を当てていない時の DAQ データに対し 、カットをかけた結果次のような分布を示した。

図 5.12: ADCth =30 ADU(左),ADCth =50 ADU(右)。

69図 5.13: ADCth =70 ADU(左),ADCth =100 ADU(右)。

図 5.14: ADCth =130 ADU(左),ADCth =150 ADU(右)。

β 線照射時の結果において、ADCth =30,50,70 の分布では期待した出力値を持つピクセルからの応答が確認でき、また β 線の連続スペクトルによるランダウピークが確認できた。未照射時の結果からは、ADCth が上がるとともに出力分布が収束することを確認した。
以上の結果から INTPIX5 は、最大放出エネルギーを持った β 線に対する応答を示し 、MIP
信号領域の荷電粒子に対して応答性を持っていることが考えられる。

70

第6章

結論

全章における総括をここに述べる。今回、バックゲート効果を抑制する目的で導入された、二重 SOI 構造を持つ大面積電荷積分型 SOI ピクセルセンサーの性能評価を行った。結果は次の通りである。

基本的特性の評価：
室温における IV 測定では最大 350 V まで逆バイアス電圧を印加することができた、また今回の測定では、ブレイクダウンが確認されなかったことから。INTPIX5 は高電圧下での測定環境に対応し 、また全空乏化センサーとして動作することが期待できることが分かった。また可視光に対して良好な反応を示し 、光イメージングセンサーとして正常に動作していることを確認し 。氷点下 20 度までサンプルを冷却して IV 測った結果、電流値が約 2桁低下することを確認した。最後に、サンプルのピクセル毎で回路ゲインを測定した結果、場所によってその値が異なっていることが分かった。

X 線照射試験：
X 線ソース (Cd109) を使いサンプルのゲインを較正した結果、ゲインは 4.7 ADU/keV であることが分かった。次に、INTPIX5 に対して 40∼50 krad の X 線を照射し 、放射線耐性について評価した。その結果、照射エリアにおいて低出力ピクセルと高出力ピクセルが混在している現象が確認でき。任意に選んだ低出力、高出力ピクセルの出力値から、この現象を検証した結果。照射エリアにおける低出力ピクセルでは、ゲインモードが切り替わっていないことが分かり、常に同じゲインモードであることを確認し 。ゲインモードを切り替えるトランジスタにおいて、放射線耐性上の課題があることが分かった。
β 線照射試験：
放射性線源を使い、サンプルの荷電粒子に対する応答を評価した。評価方法としては、まず放出される β 線の最大エネルギーと Beth-Bloch における平均損失エネルギーの値から、
1 µm 辺りの損失エネルギーを算出し 。44.1 µm の空乏層を通過した際の損失エネルギーとゲインから、期待される ADC 出力値を求めた。そして試験で得られた DAQ データに対して、X 線照射試験で行ったカットをかけ比較した。解析の結果、ADCth =30,50,70 の出力分布から期待する出力値=74 ADC を持ったピクセルを含むランダウピークが確認できた。
また NTPIX5 が MIP 信号領域の荷電粒子に対し 、応答性を持つことが分かった。

72

謝辞
本研究を進めるにあたり、数多くの方々のご指導とご協力を頂きました。研究室の定例
ミーティングでのアドバイスやゼミで私一人の発表に二日間もお付き合いして頂いた、指導教官である受川史彦先生を始め。金信弘先生、武内勇司先生、佐藤構二先生に心より感謝致しております。ミーティングで最後まで稚拙な考察しか出来なかった自分の発表に耳を傾けて頂き、本当にありがとうございました。武内先生とはお茶部屋でのご指導から球技大会のバレーに至るまで、様々なシーンで助けて頂いき、本当に感謝しております。佐藤先生とは学生実験でお手伝いさせて頂く機会が多かったですが、いつも助けられていたのは私の方で、無事に TA を乗り越えることが出来たのは他でもない佐藤先生のおかげです。そして直接御指導して頂いた原和彦先生には、私のような人見知りの激しい人間にどう接してよいか、最後までご迷惑をお掛けしたと思います。それでも、いつも何事もなかったように接して頂いた先生に感謝していたと同時に。ど ういった形で研究室に貢献していけば良いのか、そう考える日々でした。結局、最後まで先生に頼り、何も残せなかったことが唯一の心残りです。それでも、何かお役に建てることがありましたら、いつでも呼んで頂ければと思います。高エネルギー加速器研究機構の新井 康夫先生には、右も左も分からない私にも、勉強会で熱心に御指導して頂き大変感謝しております。また三好 敏喜先生には、実験の御指導から修論のアドバイスまで、本当にお世話になりました。そして武田彩希さんには、公私ともにお世話になり、いつもお忙しい中測定に立ち会って頂き感謝
しております。また数多くの御助言を頂き、ここまで来れたことや、天気の悪い日には近くのローソンまで迎えに来て頂いたことなど 。様々な場面で助けて頂き本当に助かりました、この場をお借りしてお礼申し上げます。また SOIPIX グループの皆様、短い間でした
が KEK で知合い、少しでも同じ時間を過ごすことのできた全ての皆様に心からお礼申し上げます。また TA の出席簿からはじまり事務手続きなどで研究生活を支えて頂いた、研究室秘書の神代さんに心から感謝します。そして、ここまでの研究生活を支え、大いに盛り上げて頂いた先輩、同期、そして後輩の皆さん。愉快な時間をありがとうございました、
今後の活躍を祈っております。とくに本多くんには、教えなければならないことが本当に沢山あったんだろうと思います、余裕と頼りがいの無い先輩でごめんなさい、でもこれだ
けはいわせてください。筑波大学 SOI グループをお願いします、本多くんなら出来ます。
最後に、経済的そして精神的に絶えず私を支えてくれた両親、家族、隣人の方々に深く感謝いたします。
石橋 貴生

73参考文献[1] 深海登世司. 半導体工学 基礎からデバイスまで.
[2] 和田正信. 半導体工学 増補版.
[3] Gordon Glimore, John D. Hemingway. 実用 ガンマ線測定ハンドブック.
[4] W.R.Leo,

Techniques forNuclear and Particle Physics Experiments, 2nd Edition.

[5] 望月 亜衣. Silicon-OnInsulator 技術を用いた読み出し回路一体型シリコンピクセル検出器の開発研究. 筑波大学大学院数理物質科学研究科修士論文, 2008.
[6] 廣瀬 譲. SOI 技術を用いた一体型 Pixel 検出器用読み出しシステムの開発. 及び積分型
Pixel 検出器の性能評価. 大阪大学大学院理学研究科修士論文, 2009.
[7] 河内山 真美. TCAD シュミレーションによる SOI ピクセル検出器の放射線損傷評価. 筑波大学大学院数理物質科学研究科修士論文, 2010.
[8] 中島 真也. SOI 技術を用いた広帯域 X 線撮像分光検出器「 XRPIX1」の評価試験と性能向上の研究. 京都大学大学院理学研究科修士論文, 2011.
[9] 内田 潤. SOI 技術を用いた計数型 Pixel 検出器の性能評価. 大阪大学大学院理学研究科
修士論文, 2011.
[10] 小野 喜将. 高エネルギー実験のための SOI 技術を用いた PIXOR(PIXsl OR) 半導体検出器の研究開発, 2012.
[11] 新庄 康平. 高エネルギー荷電粒子検出用 SOI ピクセル検出器の開発研究, 2012.
[12] The Official Web Site of the Nobel Prize, http://www.nobelprize.org/[13] The story of antimatter CERN web page, http://timeline.web.cern.ch/timelines/The-storyof-antimatter[14] CERN web page, http://cds.cern.ch/[15] Duke physics web page, http://www.phy.duke.edu/ sjc27/ATLASreport.pdf[16] PIXEL2012 web page, http://www-conf.kek.jp/pixel2012/[17] M. Benoit, Vertex Detectors for the future linear colliders[18] CLIC web page, http://clic-study.web.cern.ch/clic-study/, PIXEL2012,Sep.2, 2012[19] OPI web page, http://www.optique-ingenieur.org[20] ATLAS pixel detector electronics and sensors,
0221/3/07/P07007/pdf/1748-0221 3 07 P07007.pdf

http://iopscience.iop.org/1748-[21] SOI グループ web page, http://rd.kek.jp/project/soi/[22] ラピス・セミコンダクタ 株式会社, http://www.lapis-semi.com/jp/[23] 信越半導体 株式会社 web page, http://www.shinetsu.co.jp/product/semicon.shtml[24] SOITEC web page, http://www.soitec.com/en/technologies/smart-cut/[25] Y.Arai et al.,Progress of SOI Pixel Process , PIXEL2012,Sep.3,2012[26] Xilinx web page, http://japan.xilinx.com/[27] LBNL web page, http://www-physics.lbl.gov/ spieler/physics 198 notes 1999/PDF/lll-EDeposition-1.pdf