!"#
Test Research Laboratories Inc.

KEK測定器開発セミナー

高エネルギー実験をシーズにしたLSIテスター開発
長崎総合科学大学
テスト・リサーチ・ラボラトリーズ株式会社
田中 義人

Nagasaki Institute of Applied Science

07.5.15

Mixed-Signal LSI Testing Company1

会社概要

!"#
Test Research Laboratories Inc.



名
称
略
称
所在地

テスト・リサーチ・ラボラトリーズ株式会社
ＴＲＬ
長崎県長崎市（本店)、 東京都豊島区池袋（事業所）




設立
資本金
社員数

２００３年７月１１日
４億２９７５万円（200７年１月現在）
２１名(役員を除く）

 株

主成、

３３名
田中義人、勝満徳、浜垣秀樹、モバイルインターネットキャピタル、
チャレンジインベストジャパン、東大エッジキャピタル、大阪投資育
親和ベンチャーキャピタル、三菱UFJキャピタル、佐銀ベンチャー、（財）長崎県産業振興財団、商工中金、その他

役

員

浜垣 秀樹
郁夫
07.5.15 慶多取締役会長
CTO代表取締役社長
CEO COO
取締役 （東京大学助教授）

田中 義人
勝満徳社外取締役（元インテルジャパン会長）

西岡社外取締役（株トリプルワン取締役）

福島

Mixed-Signal LSI Testing Company

監査役(元親和ベンチャーキャピタル社長）

小玉 武人

2会社設立までの経緯!"#
Test Research Laboratories Inc.

平成15年7月 テスト・リサーチ・ラボラトリーズ株式会社設立（資本金12百万円）。
平成15年8月 長崎県大学等発ベンチャー創出事業（１億円枠）に採択。
平成16年2月 第三者割当増資（資本金27百万円）
平成16年7月 役員、関連会社へ第三者割当増資（資本金39.5百万円）。
平成16年8月 中小企業創造活動促進法認定。
平成16年9月 第三者割当増資（資本金59.5百万円）。
平成17年2月 新株予約券行使による増資（資本金72百万円）。
平成17年5月 第三者割当増資（資本金102百万円）。
平成17年7月 予約行使による増資（資本金162.25百万円）。東京事業所開設。
平成17年12月 第三者割当増資（資本金274.75百万円）
平成18年1月 第三者割当増資（資本金324.75百万円）
平成18年11月 第三者割当増資（資本金354.75百万円）
平成18年12月 第三者割当増資（資本金429.75百万円）
07.5.15

Mixed-Signal LSI Testing Company

3

ＬＳＩ技術とは1cm

パソコン、携帯、家庭用電化製品にいたるまですべての電気製品にLSI（大規模集積回路）が入っている。

1cm

1cm2あたり５０００万個の素子

まるで金太郎飴のように切り出して作る

07.5.15

Mixed-Signal LSI Testing Company

シリコンウェーハ
4

Pentium4

07.5.15

Mixed-Signal LSI Testing Company

5

07.5.15

Mixed-Signal LSI Testing Company

6

07.5.15

Mixed-Signal LSI Testing Company

7日米科学技術協力事業•PHENIX実験BNL（米国）•2000年実験開始•研究者約４００名•日本の参加機関
東京大学、筑波大学
京都大学、広島大学、高エネルギー研究所、東京農工大、東工大
理研、早稲田大学、
長崎総合科学大学
07.5.15

Mixed-Signal LSI Testing Company

8

PHENIX実験RICH用読み出し回路の開発

07.5.15

Mixed-Signal LSI Testing Company

9PHENIX実験用BackPlane ソースシンクロナス転送 ９U基板 コントローラ基板

1枚

 入力基板（64入力）

10枚 出力基板（１Gbps）

2枚 LVL1トリガ基板

2枚640MB/sの転送スピード→ VMEの4倍以上

07.5.15

Mixed-Signal LSI Testing Company

10

07.5.15

Mixed-Signal LSI Testing Company

11

PHENIXで開発したDAQシステム• Orbit 1.2u CMOS
3.5ｍｍ x 4.5ｍｍ
84pin PLCC9U Custom-made Module• MOSIS SCMOS• TAC 8ch

8ラックを使用• Integrator 8ch• Trigger sum 2ch→ 5120チャンネル→ アナログ入力レート 10MHｚAMU→ 約1Gbps光ファイバー出力
07.5.15

Mixed-Signal LSI Testing Company

MAX writing rate
MIN writing time
Dynamic range
Droop time

ADC
12MHZ
40ns(12bit)
0.5~4.5V
100mV/s

ADC type Wilkinson型
Range
9~12 bits
MAX clock 230MHz(Double edge)

12

AMU/ADC Chip Layout• HP 1.2u CMOS
5.5cm x 3.5cm
160pinQFP•MOSIS SCMOS•Analog Memory
64 x 32 (0.5pF)•ADC
Wilkinson type
200MHz (D.E.)
12bit x 32ch•Power dissipation
5V (45.5mW)
07.5.15

Mixed-Signal LSI Testing Company

13LSIのテスト

07.5.15

Mixed-Signal LSI Testing Company!"#
Test Research Laboratories Inc.

14

横河TS670テスタ（G2)07.5.15

Mixed-Signal LSI Testing Company!"#
Test Research Laboratories Inc.

15

データ収集システムとテスタ!"#
Test Research Laboratories Inc.

テスタシステムデータ収集システム
 検出器

 DUT
 テストヘッド 測定条件（テストプログラム）
 テスタ本体

 フロントエンド（FE）
 トリガ
 イベント処理システム
トリガ

検出器

FE

ディテクタサブシステム

07.5.15

CPU

イベント処理システム

Mixed-Signal LSI Testing Company

記憶装置

ストレージシステム

16

Big Iron ブロック図
EWS
Pattern Generator
ModulePattern
Generator
Pattern
Generator
Pattern
Generator
Pattern
Generator
ModuleModuleModuleModule

DRV
DRV
DRV
DRV

TG
TG
TG
TG

CMP
CMP
CMP
CMP

FM
FM
FM
FM

FM

CMP

ALD

Test
Head
MPU

ALD
ALD
ALD
ALD
SVI
MPU

Pattern Memory
ModulePattern
Generator
Pattern
Generator
PatternmemoryPattern
MemoryModuleModuleModuleModule

SVI
MPU
SVI
MPU
デジタル
PE
SVI
MPU
SVI
MPU
デジタルPE
デジタル
PE
デジタル
PE
Digital PE

DUT

DGT

MUX

AMP

MUX
MUX
MUX
MUX

AMP
AMP
AMP
AMP

FM

CMP

ALD

DGT
DGT
DGT
DGT

CMP
CMP
CMP
CMP

ALD
ALD
ALD
ALD

MPU
ModuleAcquisition(or Digitizer)
Acquisition
Acquisition
Acquisition
ModuleAcquisition(orDigitizer)(orDigitizer)(orDigitizer)(orDigitizer)
ModuleModuleModuleModuleSystem Bus

TG

DRV

UPS

FM
FMFM
FM

LCD PE
LCD
PE
LCD
LCD PEPE
LCD PEUVI
ModuleUVI
UVIModule
ModuleIDDQ
ModulePMU/RVI
ModulePMU/RVI
PMU/RVI
PMU/RVI
PMU/RVI
ModuleModuleModuleModuleSystem
Power
SupplyUVIModuleUVI
ModuleUVI
UVIModule
ModuleTest Head

Main Frame

Big Iron vs Fujin
Nagasaki Institute of Applied Science

メインフレームアーキテクチャ からパーソナルコンピュータアーキテクチャ へ
07.5.1518

Big Iron vs Fujin
Nagasaki Institute of Applied Science

各ボード上にモジュールを実装
標準バックプレーンを利用したモジュール設計
07.5.15（PCのマザーボードと同じ方式）
19

フルオートMYT

07.5.15

Nagasaki Institute of Applied Science20

MYTへ適用した独自技術
Nagasaki Institute of Applied Scienceテスタ専用MPUの開発
テスタ専用パターンジェネレータの開発段階的トリガによる高速データ処理
低容量、低抵抗、高速スイッチの開発
専用スクリプト言語TRLの開発
専用コンパイラの開発
ネットワーク対応型ソフトウェアの開発
07.5.15

21

TRL Tester Architecture for Data Processing
Nagasaki Institute of Applied Science

Level1
Trigger

Daughter Bord

Level2
TriggerLevel3
Trigger

Fast Switches

Digital Pattern
Generation

2

AnalogMeasurement

DUT

LCD Driver 1
Measurement

3

LVL2&3

NETMPU

1

Transfer
LSI

LVLl
MPUFast ADC

LVLl
MPU2PC

Data

Fast TDC

4LCD Driver N
Measurement

Fast I/OPGl
MPU4FastMemory

LVLl
MPU1DigitalMeasurement

Global Controller(MB Control LSI)
07.5.1522

Why TRL tester is Smaller than Others?
Nagasaki Institute of Applied Science

Pipeline Architecture (TRL)
Initialize1

Measure1 Average1
Initialize2

Small System

Judge1

Transfer1

Initialize6

Measure6 Average6

Measure2 Average2

Judge2

Transfer2

Initialize7

Measure7 Average7

Judge7

Transfer7 Initialize12 Measure12 Average12

Measure3 Average3

Judge3

Transfer3

Initialize8

Measure8

Averae8Judge8

Measure4 Average4

Judge4

Transfer4

Initialize9

Measure9 Average9

Measure5 Average5

Judge5

Transfer5 Initialize10 Measure10 Average10

Initialize3

Initialize4

Initialize5

Judge6

Transfer6 Initialize11 Measure11 Average11~10MHzJudge11

Transfer8 Initialize13 Measure13
Judge9Transfer9 Initialize14
Judge10 Transfer10

Processing Time ~ 100ns constantSuperscalar Architecture (Others)

Large System

Processing Time ~ 1us to 100us

Initialize1

Initialize8

Measure1 Measure8

Transfer1

Transfer8

Average1

Averae8Judge1Judge8Initialize2

Initialize9

Measure2 Measure9

Transfer2

Transfer9

Average2

Average9

Judge2

Judge9Initialize3 Initialize10

Measure3 Measure10

Transfer3 Transfer10

Average3 Average10

Judge3

Judge10

Initialize4 Initialize11

Measure4 Measure11

Transfer4 Transfer11

Average4 Average11

Judge4

Judge11

Initialize5 Initialize12

Measure5

MeasureTransfer5 Transfer12

Average5 Average12

Judge5Judge12

Initialize6 Initialize13

Measure6 Measure13

Transfer6 Transfer13

Average6 Average13

Judge6

Judge13

Initialize7 Initialize14

Measure7 Measure14

Transfer7 Transfer14

Average7 Average14

Judge7

Judge14~100kHz~200MByte/s

07.5.15~10kHz ~20Mbyte/s

Main Frame23

Why TRL tester is Faster than Others?
Nagasaki Institute of Applied ScienceSmooth Processing

Smooth Data Flow with Trigger Method (FLT)

Ch1 2Byte
Ch2 2Byte
Ch3 2Byte
Ch4 2Byte
Ch5 2Byte

20Mbyte/sLevel1Trigger
MPU

2Mbyte/s

Level2Trigger
MPU

200kbyte/s

Level3Trigger

20kbyte/s

Ch1024 2Byte

Daughter Board

Mother Board

Congestion Problem on Data Flow (BILT)
Ch1 2Byte

PC

Processing with over spec hardware

Congestion

Ch2 2Byte
Ch3 2Byte
Ch4 2Byte
Ch5 2Byte

200Mbyte/s

Acquisition 20Mbyte/s
MemoryTest
Processor

200kbyte/s

ProcessingwithTest
Program

20kbyte/s

Ch1024 2Byte

Test Head

07.5.15Main Frame

Workstation

24

LCD cards

MB-2 board

Manipulator
BACKPC CNT

6 RVI+ 2 UVI

ITP-2 board
FRONT

8 PE cards+ 2 PS card+Controller
Comb board(type A, B, C)

Comb Frame
Air Flow

07.5.15

Mixed-Signal LSI Testing
Company25

BACK

Manipulator
PC CNTFRONTAir Flow

07.5.15

Mixed-Signal LSI Testing
Company26

CPUカードTRL CPUカード
DDR2メモリ

Y社（SPARC VMEカード）UVIカードTRL UVIカード（４ｃｈ）
Y社 UVIカード（１ｃｈ）

RVI、PMUカード（４ｃｈ）

TRL
Y社

!"#Big Iron vs Fujin (サイズ）Test Research Laboratories Inc.

90cm

1600cm2165cm

80cm

電源

40cm

150cm

40cm

テスタ本体（Y社）
70cm

14850cm2

40cm

テスタ本体
4900cm2

90cm
40cm

07.5.15

70cm

70cm

設置面積

テストヘッド6300cm2

Big Iron

Fujin

プローバ ＋14850

1600 cm2

Mixed-Signal LSI Testing Company

30

!"#

プローバー

設置面積 約20000cm2
07.5.15

Mixed-Signal LSI Testing Company

Test Research Laboratories Inc.

2000万円／台
31!"#

設置面積比較

Test Research Laboratories Inc.

電源＋モニタ

1m2
1.6m2

2.5m2

4m2
電源＋モニタ

1m2
2

1.6m

2.5m2

2.5m2

1.5m2

4m2

WSPC

8.8m2

電源＋モニタ

1m2
2

1.6m

2.5m2

4m2
電源＋モニタ

1m2
2

1.6m

Fujin＋HAP (1/5)
07.5.15

2.5m2

4m2

Fujin＋UF200 (1/2)
Mixed-Signal LSI Testing Company

2.5m2

1.5m2

WS

PC

8.8m2

他社＋UF200（1/1）
32

!"#

Fujinを用いたテストフロー

Test Research Laboratories Inc.

Typhoon統合環境
バージョン違いを吸収
校正データを記述

LIBファイル

CALファイル

校正

スクリプトモード

アセンブラモード

INIファイル

Fujinデフォルト設定

ピン定義ファイル

DUTの違いを吸収

デバッグモード

シミュレーション

シミュレーション
エンジン

オペレータ
項目設定

テストシーケンスファイル
テスト項目、条件順序を記述

07.5.15

テスト選択

ウィンドウ

スクリプトをチェックしたテスト

Fujinメモリ内でをFujinメモリ内で順次実行

順次実行（順番は任意に（コンパイル段階変更可能）で順番は固定）

ログファイル

ログファイル

テスト条件設定ファイル
テストパターンファイル

Fujinへ
ダウンロードテスト実行•TS670
パターンファイル
•ND1(開発中）
コンバータ•ＶＣＤ（開発中）

ログファイル

他社テストパターンファイル

Mixed-Signal LSI Testing Company

33

Typhoon Software!"#Test Research Laboratories Inc.

Log Window

Command prompt

Graph tool

07.5.15

Mixed-Signal LSI Testing Company

34

!"#トレーサビリティツリー

Test Research Laboratories Inc.

DMM
PDM/CNT-R/PS-R

CNT: 10,10,50k  100, 1K １０Ｋ
PS:20(106), 160(840),8.2k, 1M+CNT-R

LCDPMU(Force)

LVPMU
VF
IF(200uA/2mA)
VM(±2.5/ ±5/-5〜10)
IM(200uA/2mA)
LVPMU-VDH/VDL

+PS-R

+PS-R

UVS（Force)

RVS（Force)

VF
IF(200uA/2mA/20mA)
IF(200uA/2mA/20mA)
ILIM(200uA/2mA/20mA)
VDH/VDLVF(-60〜0/-30〜30/0〜60) VF (-30〜30/0 〜60)
VCMP(10uA/10mA/100mA) VCMP(60uA/30mA/250mA)

+PS-R

PE-DT

PE-ALD

VDH/VDL

VT/IOH/IOL

PE-DRVLCDPMU(Measure)

VIH/VIL/VIT

PE-COMP
VOH/VOL07.5.15

VM: ATT1
VM: ATT1/2
VM: ATT1/4
VM: ATT1/8
IM: 200uA
IM: 2mA
IM: 20mA

UVS（Meas)
60uA
20mA
250mA

+PS-R

LCD-SH
ATT1/2
ATT1/4
ATT1/12RVS（Meas)
10uA
10mA
100mA

UVS（Current)

RVS（Current)

ICMP(10uA/10mA/100mA)
ILIM(10uA/10mA/100mA)

ICMP(60uA/30mA/250mA)
ILIM(60uA/30mA/250mA)

Mixed-Signal LSI Testing Company

35

大学発ベンチャーの苦労
Nagasaki Institute of Applied Science 財務、経理 → 社長に任せる
 営業、販売、原価計算 → 社長に任せる
 人事 → 社長に任せる
 技術 → 製造・メンテナンスをどうするかが鍵！

やはり、最後は人！
07.5.1536