Application Note
パワースイッチングデバイス

ドライバソース端子によるスイッチング損失の改善
MOSFET や IGBT などのパワースイッチングデバイスは、様々な電源アプリケーションや電力ラインのスイッチング素子として使用されています。そのスイッチング素子で発生するスイッチング損失や導通損失は、可能な限り小さくする必要がありますが、アプリケーションによって損失低減のアプローチ
は様々で、そのひとつの手法としてドライバソース端子（いわゆるケルビンソース端子）を有する新しいパッケージが近年発表されています。そこで、このアプリケーションノートでは、パワースイッチングデバイスがドライバソース端子を有することによって生み出される効果と使用上の注意事項について説明します。

に図中(I)の方向に VLSOURCE が発生します。一方、ゲート端子には電従来 MOSFET の駆動方法

流 IG が流入するため、RG_EXT で電圧降下 VRG_EXT(I)が発生します。こMOSFET は一般的に電圧駆動型であり、ゲート端子への電圧をオンオフするこ とで スイ ッチング 動 作を制御します。 Figure 1.に 従来（TO-247N）の MOSFET における一般的なゲート駆動回路例を示
します。

RG_EXT

LTRACE

CDSてしまい、結果としてターンオン速度の低下を招いています。LTRACE による起電も発生していますが、小さいためここでは省略しています。
dID

(1)

dt

ターンオフ時も同様の理由から、式(1)で示される IG および dID/dt が負となることから、RG_EXT と LSOURCE に電圧上昇(II)を発生させ、

RG_INT

VSG_INT の増加によるターンオフ速度の低下を引き起こします。

Gate

VG

ーンオン動作に必要なチップ上の電圧 VGS_INT を式(1)のように減少させ

𝑉GS_INT = 𝑉G - 𝐼G *𝑅G_EXT - 𝐿SOURCE *

Drain
CGD

れらの電圧はターンオン時の駆動回路網に含まれており、MOSFET のタ

一般的にパワースイッチングデバイスの LSOURCE は数 nH から十数 nH

CGSとなっており、dID/dt が数 A/ns に達すると 10V 以上の VLSOURCE が発

LSOURCE

生することもあり、スイッチング動作に大きな影響を及ぼすことになります。
SourceDrain

Figure 1. MOSFET のゲート駆動回路例

IG
駆動電源 VG とゲート端子 Gate の間に外付け抵抗 RG_EXT を接続
しスイッチング速度を制御しますが、駆動回路には PCB パターンのインダ
クタンス LTRACE と、MOSFET のソース端子 Source に存在するパッケー
ジインダクタンス LSOURCE が含まれており、このパラメータを考慮することがGate

RG_EXT
(II)

VG

(I)

VGS_INT

VRG_EXT

とても重要です。ゲート端子のパッケージインダクタンスは LTRACE に包含さこの駆動回路の一般的な動作については様々な文献で詳細に解説されておりここでは省略しますが、従来のスイッチング速度では見落とされやすい動作として、ドレイン-ソース間を流れるドレイン電流 ID の変化による LSOURCE での起電 VLSOURCE があります。

(I)
LSOURCE(II)

VLSOURCE

Source

れており、またドレイン端子 Drain のインダクタンス LDRAIN はゲート駆動回路に含まれないため、ここでは省略しています。

ID

Figure 2. スイッチング動作中の電圧印加
ドライバソース端子は、この VLSOURCE の影響を取り除き、スイッチング
速度の改善を図ったものです。

Figure 2.に駆動回路におけるスイッチング動作中の電圧印加を示します。VG が印加され MOSFET がターンオンすると ID は増加し、LSOURCE© 2020 ROHM Co., Ltd.

1/7

No. 62AN039J Rev.002
2020.4

ドライバソース端子によるスイッチング損失の改善

Application Note
ダブルパルス試験による従来品との比較

ドライバソース端子を有するパッケージ
Figure 3.にドライバソース端子を有するパッケージ例とピンアサイン

実際に従来品とドライバソース端子を有するデバイスのスイッチング動を示します。ROHM で製品化しているパッケージとしては、(a)TO-作を比較するために、Figure 5.に示す回路で、Low Side(LS)の247-4L と、(b)TO-263-7L があります。

MOSFET をスイッチングさせるダブルパルス試験を実施しました。High
Side(HS)は RG_EXT を接続し、ソース端子あるいはドライバソース端子に接続し、ボディダイオードによる転流動作のみで使用しています。

Drain

RG_EXT

(HS)
High
Side

L

Gate
Drain
Gate

Power
SourceDriver
Source(LS)

Power
SourceVG

Driver
Source(a)

RG_EXT

E

Low
Side
LMAIN

(b)

Figure 3. ドライバソース端子を有するパッケージ

Figure 5. ダブルパルス試験回路(a)TO-247-4L, (b)TO-263-7L

Figure 6.はターンオン時、Figure 7.はターンオフ時のドレイン-ソース
電圧 VDS とドレイン電流 ID の波形およびスイッチング損失を示しています。

ドライバソース端子による効果

最大定格（VDSS）1200V、オン抵抗（RDS(on)）40mΩのスイッチン
グデバイスを使用し、従来品が SCT3040KL(TO-247N)、ドライバソ

ドライバソース端子を有するデバイスの駆動回路を Figure 4.に示しー ス 端 子 を 有 す る デ バ イ ス が SCT3040KR(TO-247-4L) お よ びます。従来の駆動回路 Figure 2.との違いは、駆動回路のリターン線を

SCT3040KW7(TO-263-7L)です。

ドライバソース端子に接続したのみとなっています。

駆動条件は、RG_EXT が 10Ω、印加電圧 VHVDC を 800V とし、ID が約
50A 時の波形です。

Drain

Figure 6.のターンオン時では、従来品に比べドライバソース端子を有IGするデバイスの ID は急峻に立ち上がっており、その結果、スイッチング損
Gate

RG_EXT

失が 19%～38%も小さくなっていることが判ります。

ID

ただ、ここで注意しなければならないことは、TO-247-4L の ID ピーク

(II)

VG
(I)

VGS_INTLSOURCE

VRG_EXT(I)

値が TO-247N に比べ 23A も大きくなっていることです。これは、デバイ

VLSOURCE

スのスイッチング動作に伴う COSS への充放電エネルギは一定にも関わら(II)

Driver
Sourceず、ドライバソース端子による高速スイッチングが可能となったことで、充Power
Source

放電時間が短くなり、結果として充電電流のピーク値が大きくなってしまった結果であり、決して HS 側 MOSFET のセルフターンオンによるピーク

Figure 4. ドライバソース端子を有するデバイスの駆動回路

電流の増加ではありません。
なお、TO-263-7L の ID ピーク値は 60A と TO-247-4L ほど大きく

この図からも明らかなように、VG を含む駆動回路に LSOURCE が含まれありませんが、後述しますターンオフサージでの違いと同様に、転流側ていないため、スイッチング動作時の ID の変化による VLSOURCE の影響を

MOSFET のパッケージインダクタンスの違いによるものです。つまり、全く受けないことが分かり、式(2)で示す VGS_INT が印加されることが分か

dID/dt によるスイッチング側および転流側 MOSFET の合計したパッケー

ります。

ジインダクタンスによる起電が、スイッチング側 MOSFET の VDS を押し下

𝑉GS_INT = 𝑉G - 𝐼G *𝑅G_EXT

げ、スイッチング側 MOSFET の COSS に蓄積されたエネルギを放電させま(2)

すが、TO-263-7L の場合、その放電電流が小さく、ターンオン時の ID ピ
ーク値も小さくなっています。また、ターンオン時のスイッチング損失 EON も同様の理由により、TO-247-4L はスイッチング側 MOSFET の VDS が© 2020 ROHM Co., Ltd.

2/7

No. 62AN039J Rev.002
2020.4

ドライバソース端子によるスイッチング損失の改善

Application Note

押し下げられており、結果としてスイッチング損失 EON が小さくなっていま

インダクタンス LMAIN とスイッチング側および転流側 MOS FET のパッケー

す。

ジインダクタンス 2*(LDRAIN + LSOURCE)の合計値です。そのため、パッケ

しかしながら、TO-247-4L や TO-263-7L はセルフターンオン対策がージインダクタンスがほぼ同じである TO-247-4L と TO-247N では

無ければ、セルフターンオンによるターンオン電流のピーク値は更に増加す

dID/dt が高速化するほどサージは大きくなります。今回 TO-247-4L がる恐れがありますので、必ずミラークランプ回路やゲートーソース間に数約 119V 程度大きくなっていますので、スナバ回路等のサージ対策が必

nF のコンデンサを接続するなど、セルフターンオン対策の実施を推奨しま

要となる場合もあります。

す。詳しくは、アプリケーションノート「ゲートーソース電圧のサージ抑制方
法」

(*2)

なお、TO-263-7L が TO-247-4L よりもサージが小さい理由は、をご参照下さい。

TO- 263-7L のドレイン端子であるパッケージ背面が PCB へ直接半田

また、Figure 7.に示すターンオフ時は、ターンオン時ほどのスイッチング

付けされ、またソース端子も複数本アサインされていることで、パッケージ

損失の改善効果は無いものの、約 30%改善しています。

インダクタンスが TO-247-4L よりも小さいためと考えられます。また、スイッチング側ではなく転流側のパッケージインダクタンスが小さいほどスイッチ

VDS=800V, RG_EXT=10ohm

VDS
VDS [V]

800

60 A
57 A

600

1200

80

1000

60

800

400

40

200

20

0

ID

TO-247-4L
TO-247N
TO-263-7L
ID_TO-247-4L
ID_TO-247N
ID_TO-263-7L

1009 V
945 V
890 V

120
100
80

ID

600

60

400

40

0

200

20

-20

0

VDS
-200
18.9

19.0

19.1
Time [μs]

19.2

-200
21.55

(a)

21.75
Time [μs]21.85VDS=800V, RG_EXT=10ohm

50000

TO-247-4L
TO-247N
TO-263-7L

40000

30000
2742 μJ
2083 μJ

20000

-20
21.95

(a)

TO-247-4L
TO-247N
TO-263-7L

40000

30000

1690 μJ

EOFF [W]

EON [W]

21.65

VDS=800V, RG_EXT=10ohm

50000

10000

20000
2093 μJ
1488 μJ
1462 μJ

10000

0-10000
18.9

0

19.3

0
19.0

19.1
Time [μs]

19.2

19.3

-1000021.55(b)Figure 6. ターンオンスイッチング波形

21.65

21.75
Time [μs]

21.85

21.95

(b)

(a)VDS, ID 波形, (b)スイッチング損失

Figure 7. ターンオフスイッチング波形

一方、ターンオフ時 VDS に観測されるターンオフサージの発生要因は、(a)VDS, ID 波形, (b)スイッチング損失

主回路の総寄生インダクタンスであり、Figure 5.で示す主回路の配線© 2020 ROHM Co., Ltd.

3/7

No. 62AN039J Rev.002
2020.4

ID [A]

80 A

VDS=800V, RG_EXT=10ohm
100

VDS [V]1000

ング側のサージは小さくなります。

120

TO-247-4L
TO-247N
TO-263-7L
ID_TO-247-4L
ID_TO-247N
ID_TO-263-7L

ID [A]

1200

ドライバソース端子によるスイッチング損失の改善

Application Note

Table 1.にスイッチング損失の比較をまとめました。

次に説明します。

Table 1. Eon、Eoff 比較

Eon [μJ]

Eoff [μJ]

SCT3040KL

2742

2093

SCT3040KR

1690

1462

SCT3040KW7

2083

1488

T8

T1

T2

T３

T4

T3

T5

HS

LS

LS

ID

DUT

T7

VDS

VDS=800V, ID=50A, RG_EXT=10Ω

ブリッジ構成時のゲートーソース信号の振る舞い
HS

パワースイッチングデバイスの最も一般的なアプリケーションとして、
Figure 5.で示したブリッジ構成があり、既にアプリケーションノート「ブリッジ構成におけるゲート-ソース電圧の振る舞い」 (*1) で、お互いに影響し
(III)

VGS

合う動作について説明しましたが、TO-247-4L や TO-263-7L は、
TO-247N と動作が異なっており、ゲート-ソース電圧のサージ対策を的

LS

(IV)

(I)

確に実施するためには、その動作を理解しておく必要があります。

(VI)

(II)

そこで、TO-247-4L をブリッジ構成に接続し、LS 側をスイッチングした

(V)

HS

時の波形を Figure 8.および Figure 10.に示します。Figure 8.がター

(IV)

(III)

ンオン時、Figure 10.がターンオフ時となっています。

time

まずターンオン時の動作について TO-247N との違いを中心に説明し(a)

ますが、TO-247N のターンオン･オフ動作の詳細については、「ブリッジ構
成におけるゲート-ソース電圧の振る舞い」(*1)を参照して下さい。
Figure 8 、 Figure 10(a) の 横 軸 は 時 間 を 表 し 、 時 間 領 域
(I)
(II)

Tk(k=1~8)の定義は各々以下の通りとなっており、各々の時間領域で発生する事象を(I)～(VII)で示しています。なお、事象(III)は期間－

T2 が終了した直後、事象（VII）は期間 T5 が終了した直後に発生－ ＋ ＋－
(III)
(I)
(II)
ICGD (I)

しています。
T1:LS が ON し MOSFET の電流が変化している期間

ID_HS

＋

ICGD2

VSW
falling(II)-2（事象(I)が同時に発生）

ICGD1(II)-1＋(I)－(I),(II)decrease

VSW

ID_LS

ICGD2

T2:LS が ON し MOSFET の電圧が変化している期間(II)（事象(II)が同時に発生）

E＋ －T3:LS が ON している期間

VG

T4:LS が OFF し MOSFET の電圧が変化している期間

－ ＋
(III)

＋
－
(I)

（事象(IV)が同時に発生）(I)
increase

T5:LS が OFF し MOSFET の電流が変化している期間

GND（事象(VI)が同時に発生）(b)

T4-T6:HS が ON するまでのデッドタイム期間
T7:HS が ON している期間（同期整流期間）

Figure 8. ターンオン時の挙動

T8:HS が OFF し LS が ON するまでのデッドタイム期間(a)各スイッチング波形, (b)ゲート端子の電流TO-247-4L の事象(I) のみが、TO-247N と大きく違い、非スイッチ

スイッチング動作前には HS 側 MOSFET のボディダイオードにソースかング側(HS)の VGS に正サージが観測されています（従来は負サージ）。

らドレインに向かって転流電流 ID_HS が流れていますが、その後スイッチン

これは、ゲート端子の電流の挙動を示す Figure 8.(b)において、図中

グ動作が開始すると、まずスイッチング側の電流 ID_LS が増加していくため(I)の電流 ICGD が流れることで発生しています。

ID_HS は減少していきます。一方、一般的に SiC MOSFET のボディダイ

この電流は CGD を経由して流れていますが、この電流が流れる理由を© 2020 ROHM Co., Ltd.

オードの順方向電圧 VF_HS（Figure 8(a)中の破線丸部分）は、Si

4/7

No. 62AN039J Rev.002
2020.4

ドライバソース端子によるスイッチング損失の改善

Application Note

系 MOSFET に比べ電流依存が大きいため、スイッチング動作を高速化

ルギによる起電がゲートーソース間に正サージとして観測されることがありすると dID_HS/dt が大きくなり dVF_HS/dt も大きくなります。そして、このます。この正サージも TO-247N ではほとんど観測されません。

dVF_HS/dt は結果として転流側 MOSFET の dVDS_HS/dt であるため、ドレイン端子からゲート端子へ CGD を通して ICGD が流れ込み、ゲートーソ

T1

T2

VDS

T8

ース電圧の上昇を招きます。従来の TO-247N では、ID_LS の電流変

T３

T3

HS

HS

LS

LS

T4

T5

T7 T7

T6

化が小さく、事象(I)の ICGD はほとんど観測されていなかったと考えられます。
Figure 9.にターンオン時のスイッチング側(LS)と転流側(HS)の VDS
波形を示します。転流側 MOSFET の VDS_HS において、スイッチング動

ID

LS

HS

HS

VGS

LS

作が開始した直後に、TO-247-4L の VDS_HS が急激に上昇しているこLSとがよく判ります。

ターンオン スイッチング波形

VDS=800V, RG_EXT=10ohm

1200

TO-247-4L(LS)TO-247N(LS)TO-247-4L(HS)TO-247N(HS)1000

VDS_LS

LS

(IV)

(I)

800

VDS [V]

(III)

(VI)

(II)

600

(VII)

HS

(V)

HS

(IV)

(III)
400
200

time

High
dVDS_HS/dt(a)0

VDS_HS
-200
18.9

ICGD2
(IV)-219.0

19.1
Time [μs]19.2(IV) (IV)(VI) (VI)

19.3

ICGD1

ID_HS

(IV)-1

＋ －＋－
－＋
(V)
(VII)

Figure 9. ターンオン時の VDS 波形－

ICGD (VI)また、事象(II)も高速化されており、Figure 8.(b)の HS 側から LS

VSWrising側へ流れる CDS への充電電流も大きくなっていますので、スイッチング側

＋
(VI)
VSW

ICGD2

のみならず非スイッチング側のドレインーソース間サージ対策も必要となる場合があります。

(IV)

ICGD1

(IV)

(IV)-1

ID_LS
E

－＋ －＋

次に、ターンオフ時の動作ですが、Figure 10(a)に示します事象(VI)、
VG

事象(VII)が TO-247N と異なっています。

(IV)-2(VI)
increase

＋ －
(V)

(VI)
－

事象(VI)は、ターンオン時と同様に ID 変化時であり、HS 側の ID_HS＋(VI)
decreaseが急激な増加により、ボディダイオードの VF_HS が急激に上昇します。そGNDのため、dVF_HS/dt による電流 ICGD が再び流れ負サージが発生します。
（Figure 10.(a)破線丸部分）(b)

Figure 11.にターンオフ時のスイッチング側(LS)と転流側(HS)の VDS
波形を示しますが、ターンオン時と同様に HS 側 VDS_HS が本来のFigure 10. ターンオフ時の挙動

dVDS_HS/dt（期間 T4）が完了した後の ID 変化時（期間 T5）に、(a)各スイッチング波形, (b)ゲート端子の電流負側へ変化しており、dVF_HS/dt が発生していることが判ります。
事 象 (VII) は 、 期 間 T5 が 完 了 し ID_HS の 変 化 が 無 く な る と 、
dVF_HS/dt が消滅してしまい、ゲート端子へ流入する ICGD が流れなくな
り、ICGD の電流経路に存在するパターンインダクタンスに蓄積されたエネ© 2020 ROHM Co., Ltd.

5/7

No. 62AN039J Rev.002
2020.4

ドライバソース端子によるスイッチング損失の改善

Application Note
VDS=800V, RG_EXT=10ohm

25

1200

VDS_HS

800

VDS [V]

VGS_LS [V]

1000

LS

20

TO-247-4L(LS)TO-247N(LS)TO-247-4L(HS)TO-247N(HS)LS_Non-protected
HS_Non-protected

LS_Protected
HS_Protected

30

15

25

10

20
Turn Off
Ringing

5

15

0

600

10

(VI)

-5

400

-10

200

-15

VDS_LS

0
-200
21.55

-20

21.65

21.75
Time [μs]

21.85

(IV)

HS

5

(IIV)

0
-5
Non- Protected

-25
21.55

High
dVDS_HS/dt

35

21.65

VGS_HS [V]VDS=800V, RG_EXT=10ohm

-10

21.75
Time [μs]

21.85

-15
21.95

21.95

Figure 13. SCT3040KR ターンオフ時の VGS 波形

Figure 11. ターンオフ時の VDS 波形

レイアウトでの注意事項
Figure 12.および Figure 13.に ROHM 製 SCT3040KR を使った

最後に TO-247-4L のレイアウトに関する注意事項を説明します。

ダブルパルス試験での VGS 波形を示します。サージ対策を実施しない場
合（Non-Protected）はこれまで説明したサージが発生し、サージ対策を実施（Protected）することで、VGS サージが抑えられていることが判ります。これらのサージを抑えるためには、MOSFET の直近にサージ抑制回路を接続することを強く推奨します。詳細はアプリケーションノート
「ゲートーソース電圧のサージ抑制方法」(*2)を参照して下さい。
VDS=800V, RG_EXT=10ohm

25

LS_Non-Protected
HS_Non-Protected

LS

Source
Drain

30

15

25

10

20

5

15

Figure 3.(a)で示したとおり、TO-247-4L の Gate 端子は標印面

10に向かって一番右側にありますが、従来の TO-247N は Figure 14.に0

Non- Protected
(III)

-5

0

-15

-5

(I)

は対極にあります。MOSFET は通常ドライバ IC によって駆動されますが、ほとんどのドライバ IC は従来のパッケージである TO-247N に適したピン
アサインとなっています。

(II)

-20

-10

-25
18.9

-15
19.0

示すとおり一番左側に Gate 端子がアサインされており、TO-247-4L と

5

HS

-10

Figure 14. TO-247N ピンアサイン

VGS_HS [V]

VGS_LS [V]20

LS_Protected
HS_Protected

Gate

35

19.1
Time [μs]19.2

Figure 15.に ROHM 製ドライバ IC(BM61S40RFV-C)を使った
MOSFET の結線図を示します。(a)TO-247N の場合、MOSFET の

19.3

駆動信号 OUT とリターン信号 GND2 は Gate 端子および Source 端子と同じ配列となっており、同一面で並行してパターンを引くことができまFigure 12. SCT3040KR ターンオン時の VGS 波形す。
ところが、(b)TO-247-4L の場合は、Gate 端子と Driver Source
端子がドライバ IC のピンアサインと逆となっており、同図で示すとおり必ず配線が交差し、同一面でパターンレイアウトすることは出来ません。そのため、同図(b)で示す OUT 信号と GND2 信号で形成されるループ面
積(1)および(2)の面積比には注意が必要です。

© 2020 ROHM Co., Ltd.

6/7

No. 62AN039J Rev.002
2020.4

ドライバソース端子によるスイッチング損失の改善

Application Note
まとめ
TO-247-4L や TO-263-7L のドライバソースを有する MOSFET は、
スイッチング速度の向上により、VGS サージや VDS ターンオフリンギングを抑制する回路を設計初期段階から検討し、基板上に準備しておくことで、

Gate

評価段階での対策が容易となります。このアプリケーションノートがドライ

Sourceバソース端子を有する高速スイッチングパッケージを正しく使うための一助

BM61S40RFV-Cになることを期待します。

Loop (1)

以上

(a)
参考資料：
*1 「ブリッジ構成におけるゲートーソース電圧の振る舞い」
アプリケーションノート（No. 60AN134JRev.002）

Driver
Sourceローム株式会社, 2020 年 4 月
Gate*2 「ゲートーソース電圧のサージ抑制方法」
アプリケーションノート（No. 62AN009JRev.002）

Loop (2)BM61S40RFV-C

ローム株式会社, 2020 年 4 月

Loop (1)*3 「スナバ回路の設計方法」
アプリケーションノート（No. 62AN0036JRev.002）(b)

ローム株式会社, 2020 年 4 月

GateDriver
SourceBM61S40RFV-C

Loop (1)(c)
Figure 15. ROHM 製ドライバ IC（BM61S40RFV-C）での駆動回路パターンレイアウト例(a)TO-247N, (b)TO-247-4L, (c)TO-263-7L
なぜなら、TO-247-4L の dID/dt は非常に大きく、この電流変化による磁束の変化（dΦ/dt）がこのループ面積に直交すると、駆動回路のループ面積に比例した起電が発生します。そして、MOSFET のゲートーソース間にこのループ面積の比率次第で、正サージや負サージなどの誤動作を引き起こしかねない電圧を発生させてしまいます。そのため
OUT 信号と GND2 信号で形成されるループ面積を極力小さく、そしてループ(1)とループ(2)を等しくする必要があります。
また、VGS サージ抑制回路の設置を推奨しましたが、それでも VDS ター
ンオフ時のリンギングで VGS サージが VGS 規格を越えてしまうことがあります。その場合は、HVdc からの配線インピーダンスを低減させるか、各々の MOSFET にスナバ回路等のサージ対策を実施することで、VGS サージ
を規格内に抑えることができます。スナバ回路の設計方法については、ア
プリケーションノート「スナバ回路の設計方法」(3)を参照して下さい。
© 2020 ROHM Co., Ltd.

7/7

No. 62AN039J Rev.002
2020.4

Notice

ご 注 意1) 本資料の記載内容は改良などのため予告なく変更することがあります。
2) 本資料に記載されている内容は製品のご紹介資料です。ご使用に際しては、別途最新の仕様書を必ずご請求のうえ、ご確認ください。
3) ロームは常に品質・信頼性の向上に取り組んでおりますが、半導体製品は種々の要因で故障・誤作動する可能性があります。
万が一、本製品が故障・誤作動した場合であっても、その影響により人身事故、火災損害等が起こらない
ようご使用機器でのディレーティング、冗長設計、延焼防止、バックアップ、フェイルセーフ等の安全確保をお願いします。定格を超えたご使用や使用上の注意書が守られていない場合、いかなる責任もローム
は負うものではありません。
4) 本資料に記載されております応用回路例やその定数などの情報につきましては、本製品の標準的な動作や使い方を説明するものです。
したがいまして、量産設計をされる場合には、外部諸条件を考慮していただきますようお願いいたします。
5) 本資料に記載されております技術情報は、製品の代表的動作および応用回路例などを示したものであり、ロームまたは他社の知的財産権その他のあらゆる権利について明示的にも黙示的にも、その実施または利用を許諾するものではありません。上記技術情報の使用に起因して紛争が発生した場合、ロームはその責任を負うものではありません。
6) 本資料に掲載されております製品は、耐放射線設計はなされておりません。
7) 本製品を下記のような特に高い信頼性が要求される機器等に使用される際には、ロームへ必ずご連絡の上、承諾を得てください。
・輸送機器（車載、船舶、鉄道など）、幹線用通信機器、交通信号機器、防災・防犯装置、安全確保のための装置、医療機器、サーバー、太陽電池、送電システム
8) 本製品を極めて高い信頼性を要求される下記のような機器等には、使用しないでください。
・航空宇宙機器、原子力制御機器、海底中継機器
9) 本資料の記載に従わないために生じたいかなる事故、損害もロームはその責任を負うものではありません。
10) 本資料に記載されております情報は、正確を期すため慎重に作成したものですが、万が一、当該情報の誤り・誤植に起因する損害がお客様に生じた場合においても、ロームはその責任を負うものではありません。
11) 本製品のご使用に際しては、RoHS 指令など適用される環境関連法令を遵守の上ご使用ください。
お客様がかかる法令を順守しないことにより生じた損害に関して、ロームは一切の責任を負いません。
本製品の RoHS 適合性などの詳細につきましては、セールス･オフィスまでお問合せください。
12) 本製品および本資料に記載の技術を輸出又は国外へ提供する際には、「外国為替及び外国貿易法」、「米国輸出管理規則」など適用される輸出関連法令を遵守し、それらの定めにしたがって必要な手続を行ってください。
13) 本資料の一部または全部をロームの許可なく、転載・複写することを堅くお断りします。

ローム製品のご検討ありがとうございます。
より詳しい資 料やカタログなどご用 意しておりますので、お問合せください。

ROHM Customer Support System
http://www.rohm.co.jp/contact/

www.rohm.com© 2016 ROHM Co., Ltd. All rights reserved.

R1102B