AXEのAIとカスタムCPUコア設計、ROS2通信ハードウェアIP提供
2022/DEC
AXE, Inc.

(株)アックス(創業30年!)の基本ソフトの採用実績
シャープ
携帯電話

オリンパス デジカメ

ザウルス

シャープ ホームサーバ

国スパコン富岳 OS研究ロボット
(産総研)

航空自衛隊

資本金+資本準備金=5億3千万円
自動運転Autoware
Nextyエレからも資本が入っている
村井純先生(インターネット殿堂入り)も株主だ
・日本の独自CPUの基本ソフトウェアをサポート

富岳にはMcKernelが採用されている
XcalableMPの仕様策定に参加

同言語コンパイラ開発
富士通 FR/V,ルネサス(旧日立製作所)SH-Mobile,SH2A, 東芝MeP,ルネサス(旧NEC)V850, セイコーエプソンC33,C17、シャープLH795xx

竹岡

前のAIブームの時のAI開発言語。国家プロジェクトICOTの核言語

1980年代: Wnn(うんぬ)、Temporal Prolog(時相論理Prolog)を京都大学 数理解析研究所の地下辺り(KABA)で作ったり。
1990年代初頭:豊橋技科大 湯淺研にて、1024PE規模の超並列計算機“SM-1”のLSIハードウェ
ア、基本ソフトウェアの設計開発に携わる。
湯淺太一,萩谷昌己先生はCommon Lispで開発ツール書いた。
Kyoto Common Lispの当時、超並列計算機は、作者。
ニューラルネットのシミュレーション
LispはAI開発言語
デジタル・アニーリング(今の量子コンピュータが行なっている計算）によく使用された

萩谷さんに貰った湯淺研 SM-1 フロントエンドはSparc
開発環境はCommon LispとC

Autoware応用 iinoプロジェクト●iino(ゲキダン イイノ)

- 関西電力の新規事業プロジェクト- 時速 5km/h でゆっくり走行

https://gekidaniino.co.jp/
https://iinomob.jp/「ただの畳」- 2019年:悟空のきもち(ヘッドスパ)、関西電力、損保ジャパン日本興亜
同プロジェクト- 日本初の自動運転車に保険-自動運転で走るタタミのうえで、ヘッドスパを施術
https://www.sjnk.co.jp/~/media/SJNK/files/topics/
2018/20190115_2.pdf

宇都宮 竹林若山農場- 街なかを移動

宇都宮 大谷資料館(採石場跡地)

3社共

●

チョイ乗り

これからの俺たち
俺のハードウェア(俺のASIC前夜)

高位合成で時代が変わった

高位合成により●

C言語ライクな(高位合成)言語で書くと、どんな形でも、どこでも実行できる●モジュール間インタフェースは ROS2
- AXEからの提案

高位合成によりHW⇔SWの行き来が自在●

C言語(高位記述言語)で書くと、どんな形でも、どこでも実行できる●

ROS2インターフェースで柔軟CPU

ソフトウェアI/FをROSにすると手軽
CPU

ソフトウェアハードウェア・アクセラレータ

ハードウェア論理

ASIC/FPGA

ソフトウェアハードウェア
論理

すべてをハードウェア化
すべてソフトウェア

ソフトウェアの一部をハードウェア化(いわゆるハードウェア・オフロード)
・C言語なので、ハードウェア合成が可能
・ROSインターフェースなので、インターフェース部分の書き換えが不要高位合成により、最適なヘテロジニアス・インテグレーションへ最短距離で●書いたソースコードは、ハードウェアにもソフトウェアにもなる●

クラウド・サーバのハードウェア上でも、スマートフォンでも、エッジ・デバイスのハードウェアでも動く●

手戻りがない●ハードウェア/ソフトウェアの分割点を容易(ローコスト)に変更できる
FPGA
CPU

FPGA
論理

ソフトウェアCPU

インターネット通信
通信

インターネット通信

専用ASIC

ソフトウェアアクセラレータ
ASIC論理ソフトウェアFPGA
アクセラレータ

FPGA
論理

専用ASIC
アクセラレータ
アクセラレータ
ASIC論理クラウド・サーバ
エッジ・デバイス

スマートフォン

●●

高位合成により

サイバー空間: C言語(高位記述言語),DSLで書く↓[合成系]↓
フィジカル空間: ASIC(SoC)になる- センサ- アクチュエータが動作●

低消費電力 & 高効率- 専用LSI(ASIC)だから※今現在は、前夜だから
FPGAで動かすROS2プロトコルを完全ハードウェア化した…
AXEでは、ROS2プロトコルを完全ハードウェア化した●CPU無しで、ロボットの部品モジュールができる●センサとROS2プロトコルHWだけで、センサ・モジュール●

PWMとROS2プロトコルHWだけで、アクチュエータ・モジュール●

アプリケーションはC言語で書いておけば、すぐハードウェア論理に合成●

ロボット部品が、ゴミのようなLSIでできる ← CPU不要●

CPU脳の敗北※ROS2ハードウェアには、コンフィギュレーション用のPROMがあることが望ましい

ロボット司令モジュール

Ether IF+ Phy

ROS2
ハードウェアROS2
アプリ(C言語記述)PWM

Ether IF+ Phy

ROS2
ハードウェアROS2
アプリ(C言語記述)

センサ& ADC

ロボット用ミドルウェア(ROS, RTミドルウェア など)
ROS ロボット・ミドルウェア = ソフトウェア・バス
ロボットのモジュールの流通性が高まる
日本のロボット業界は、ROSをデファクト・スタンダードにしようと活動している

引用元 http://www.aist.go.jp/aist_j/press_release/pr2005/pr20050224/pr20050224.html

CPU脳をたたき直すもう、CPUは(簡単には)速くならないよ●

ついに、微細化 限界●

微細化 による●

高集積●高クロック周波数は終了●

専用 ロジック回路による●高速化●
省 消費電力を行うしか自由ASIC時代●「CPU脳」な人類を、パラダイムシフト●CPU抜き アーキテクチャを、すすめる●

CPU抜き システムのアーキテクチャ決定をサポートすmain()べし{}

旧人類 CPU脳ハードウェア(状態数が たいへんに大きい精密機械)

CPU脳
●
●

中心コントローラ(CPU)が支配する、コモンバス方式
今の周辺デバイスは完全 自立で動けない●
DMA可能でも、初期化はCPU依存●(昔は、初期化 不要なSIO LSIとかあった.baud rateなどは外部ピンで設定)
WiFi
マイコン
CPU core
RAM
ROM

SIO
PWM
I2C

自由ASIC●
外からのデータは順番にやってくる●
シリアル/パラレル●●

データの処理は、データフローのままに…!
データフロー = パイプライン●
たまには、バッファ・メモリも許してやろうか…
メモリ

I2C(in)

処理パス1

処理パス2

処理パス3a

PWM

処理パス3bI2C(out)※I2CはIn/Outは、通信線が共通なので、適切な調停(排他制御)を

脱CPUアーキテクチャ を 推進する●

新しい細粒度 高並列アーキテクチャの時代●

1port RAMをやめさせる、D-FFを使わせる●

同時並列にバラバラにデータ・アクセスできる●

教育＆コンサルテーションを提供します!
与えて、救済CPU脳プログラマ

ツールと教育背景:
カスタムLSI
設計&製造の民主化

Googleがカスタム半導体の民主化・自由化を推進
Googleなどが、OSSを使用して、•LSI開発の民主化を行っている。2020年ごろより日本政府も、半導体産業 復興を行う•●

LSI開発者の裾野を広げる●●

零細企業でも、LSI設計ができる時代になったOpen EDAを活用(Googleにならう)●

OSSのハードウェア開発ツールを使用

専用LSIは、低消費電力=持続可能社会に貢献•●

汎用CPU, Intel x86は電力消費が大きすぎる

我々は、OSSのハードウェア開発ツール 振興を行う!

•技術者 不足をStop!日本の半導体 産業 復興!
•

OSSの開発ツールで、LSI 開発●

無料ツールの使い手が増える → 技術者不足 解消!
●●•

論理回路 設計 技術者

半導体 工場は、「お高くない」ものもある●•半導体 設計 技術者

65nm とか、安くて かなりいい

みんなのLSI
俺のASIC

LSI開発の民主化だっ!!!

お金持ちだけのLSI

Googleがカスタム半導体の民主化・自由化を推進

Googleと半導体ファウンドリの「SkyWater」が協力し、業界初となるオープンソースのPDKを公開
Skywaterは2017年に米Cypress Semiconductorからスピンオフしたファウンドリ企業

PDK プロセス設計キット●

ある特定の半導体プロセスで回路設計を行う際に必要な設計情報

トランジスタ配置の制約条件などが書かれている
半導体の設計者は、半導体製造のファウンドリから「Process Design Kit(PDK)」と呼ばれる開発キットを購入●

半導体ファウンドリが提供するPDKは高価 → それが無料 OSSに!

SkyWaterの130nmプロセス「SKY130」で半導体チップの製造を行うための設計を無料で行うことが可能

GitHub - google/skywater-pdk: Open source process design kit for usage with SkyWater Technology
Foundry's 130nm node.
https://github.com/google/skywater-pdk
Googleがカスタム半導体の民主化・自由化を推進

GoogleがスポンサとなりMPWシャトル・サービスを、無料で提供する予定MPW(Multi-project wafer):

さまざまな顧客からの異なる半導体チップを1枚のウェーハで製造する

Skywater社で製造



50万円〜100万円出せば、作ってくれる道筋もある

130nmプロセスのアナログ・デジタル混載LSIを作る。

FOSSi(Free and Open Source Silicon Foundation)


FOSSi(Free and Open Source Silicon Foundation)

無料のオープンデジタルハードウェア設計

そのエコシステムを支援



非営利団体

[FOSSi Dial-Up] Tim Ansell - Skywater PDK: Fully open source manufacturable PDK for a 130nm process
https://www.youtube.com/watch?v=EczW2IWdnOM
半導体チップの設計フロー3つの要素


RTLデザイン ○

EDAツール(電気、電子CAD) ○

PDKデータ ← これがOSSに!



唯一オープンソース化がなされていなかったPDKデータがいよいよオープンソース化された



FOSSIでは、半導体 試作を無料でできるサービスも提供


(申込みが うまくできないが…)

GoogleがスポンサとなりMPWシャトル・サービスを、無料で提供する予定MPW(Multi-project wafer):

さまざまな顧客からの異なる半導体チップを1枚のウェーハで製造する

Skywater社で製造

FOSSi

NEDO資金も受け、日本人 河崎氏も、実際に、LSIを開発した。
※河崎氏は、RISC-V Foundation ボードメンバで、JASA RISC-V WGメンバでもある「Ｇｏｏｇｌｅ社 が スポンサとなり ｅＦａｂｌｅｓｓ社 の オープンソースシャトル を使用し３０日で ＲＩＳＣ－Ｖ 半導体 を 設計試作」



https://riscv.or.jp/2022/05/marmot-risc-v-asic/

JASA RISC-V WGとJASA OSS-WGは、頻繁に情報交換中

半導体チップの設計フロー3つの要素


RTLデザイン ○

EDAツール ○

デジタル合成フロー○

PDKデータ ← これがOSSに

OSSによるLSI開発のEDAフロー
ロジック部開発フロー

OSS EDAに必要なライブラリはFabのデータから変換が必要

回路設計(Editor)

OSS EDAに必要なライブラリ↓●回路検証(icarus)

StdCell Verilog model●

回路合成(yosys)

StdCell .libファイル

STA(vesta)

StdCell Verilog Model

Place(Graywolf)

StdCell LEF

Router(Qroute)

StdCell LEF

STA(vesta)

StdCell Verilog model

DRC/LVS(klayout)

Technology file

OpenRAM、PLL、アナログは別なフローになる

配置配線確認デジタル合成フロー(Digital Synthesis Flow)Digital synthesis flowは、ツールと手法


RTL → 物理回路 を合成

FPGA ならば、Xilinx, Intel などのコンフィギュレーション・コード



特定の半導体工場(ファブ)で作るIC(LIS)の場合は、ファブのプロセス・テクノロジでのレイアウ
ト

PDK情報が必要



これまで



半導体用のデジタル合成フローは、ケーデンスやシノプシスという大手企業のみが供給していた●FPGA 用は、Xilinx, Intel などFPGAメーカがツールを提供
OSSではないが、無料で配られていることも多いQflow OSSデジタル合成フロー・ツール※いまでは、Graywolfの方がいいかもQflow 1.3: An Open-Source Digital Synthesis Flow

http://opencircuitdesign.com/qflow/welcome.html

OpenCores内 情報
 https://opencores.org/howto/eda



Icarus Verilog Simulator:Verilog simulation and synthesis toolVerilator: free Verilog HDL simulator

GHDL VHDL simulatorOpenRAM: RAM合成ツール
●

OpenRAMは、RAMを合成する
同時ではない、read/write のフツーのRAMは合成できる
OpenRAMは、同時1read & 1write のRAMが仕様上は合成できるはず。
●

だが、ダメ(残念)Klayout


マスクの確認

分析

https://www.klayout.de/

国内
●

●

政府が、LSI産業 再興– JASAにも、経産省から LSI 開発者 教育についてヒアリングが来て、私もJASA技術本部長として応えました。
LSI開発者の裾野を広げたい– 産業技術総合研究所なども、OpenEDAに注目

国内もLSI開発の民主化 推進

日本も、国の金で 施設を用意

ふくおかIST(公益財団法人 福岡県産業・科学技術振興財団)
福岡システムLSI総合開発センター「システムＬＳＩ設計試作センター」●●

http://www.ist.or.jp/lsi/pg04_02.html

ここで使用されているツールはほとんどがOSS- NEC Cyber Work Bench程度が商品●●

ベンチャー企業が半導体の設計ツールを安価で利用できる
LSI設計、 少量 試作できる●
50〜100万円 あれば、LSIの少量生産ができる仕組みがある

EDA開発用 OSS 日本でも流行
福岡システムLSI総合開発センター「システムＬＳＩ設計試作センター」の設計ツール一覧

基本、OSSで揃えてある※NECの商品国内でもPDKのオープン化を行っている人が居る
PDKは、トランジスタ配置の制約情報●
一部の情報は手続きで書いたほうが楽●
Pythonのサブルーチンを書いている人がいる●ミニマルファブ一般社団法人 ミニマルファブ推進機構
MINIMAL(Minimal Fab Promoting Organization)は、半導体、MEMSなどマイクロデバイスの多品種少量生産を可能とする革新的な産業システム(ミニマルファブ)の発展と普及を支援する世界唯一の団体です。
https://www.minimalfab.com/●

半導体 1個を手作りで作れる●

手間は掛かるが、費用は超安い

https://www.semiconportal.com/archive/editorial/conference/report/130705-minimalfab.html?print
より引用

FPGAもより自由に

非営利団体「Open Source FPGA Foundation（OSFPGAFoundation）」
https://osfpga.org/●●

2021年4月8日、非営利団体「Open Source FPGA Foundation（OSFPGAFoundation）」の設立が発表された。
OSFPGA Foundationは、オープンソースのFPGA設計ツールとIPブロックの普及推進を目的に組織された団体で、Open−Silicon社の創業者でSiFiveの会長も務めていたNaveed Sherwani氏が会長を務める。ボードメンバーには大学や研究機関の研究者が名を連ねており、FPGAベンダからはQuickLogicの社長兼CEOであるBrianFaith氏も参画している。同氏はオープンソースのチップ設計を目指す「CHIPS
Alliance」やRISC-Vベースのオープンソースコアをhttps://www.eda-express.com/2021/04/fpgaipopen-source-fpga-foundation.html●

ソフトコアCPU改造 承ります

RISC-Vのトラストゾーン

TEE実装 Key stone が、どう動くか調査
http://docs.keystone-enclave.org/
オープンソース・プロジェクト●RISC-V(Key stoneが使用の実装) には、3つのレベルがある·

U-mode (User) / S-mode (Supervisor; OS) / M-mode (Trusted)

ARMでいう Trust Zone と同等のものを、RISC-Vで実現●

OSSなので、ソースを読んで調査·●

M-modeのみ物理空間で、プロテクトできる(TrustWorld)●

U-mode や S-mode は仮想空間(通常のOSが使用)

M-mode に入るには、ECALL 命令を使用

ECALL
命令呼び出しHumming bird E203 core改造e203には、ビット操作 拡張命令 “B”が入っていない●
オレオレ 命令 を追加●

population, parity, clz(count leading zero), ctz(count trailing zero),
Float add, bit reverse, half word exchange, quarter word exchange

図は下記より引用:
https://content.riscv.org/wp-content/uploads/2018/07/Shanghai1110_HummingBirdE200forShanghaiDay_v1.pdf

E203はTang Primer FPGAボードで動作するRISC-Vソフトコア

現在 開発中の SoC

省電力、省メモリ
エッジデバイスでも●大脳的処理を!
ロボットの部品モジュールが簡単に作れる●
論理推論加速 機構をRISC-Vコアに追加– 特許申請中OSプログラム・コード– GnuPrologのコンパイルド・バイナリを加速
OSワーキング・エリア●
ハードウェア・マルチスレッド機構
不要!
– OSソフトウェア一切なしで、スレッド切り替え– 外部ピンからの入力で、スレッド起床(ハードウェアのみで)– 割り込みなし(割り込み相当の処理は、専用スレッドで)●ROS2通信ハードウェア”ROS2 rapper”を搭載
OS 不要!
– CPUの助けなしにROS2通信●外部I/O: Ethernet I/F, 任意波形生成器(AWG(PWMにもなる)), GPIO●SPARCもオープンソースなソフトコアあり●Open Sparc

https://www.oracle.com/servers/technologies/opensparcoverview.html

LEONシリーズ●
欧州宇宙機関(ESA)が積極開発●
Open Sparc の継続
https://en.wikipedia.org/wiki/LEON●
Len3, 3FT,4,5●
LEON3FT : Fault-tolerant processor●

https://www.gaisler.com/index.php/products/ipcores
https://www.gaisler.com/index.php/products/processors/leon3

Leon3 はGPL●
SPARC v8 が FPGAでも動作●オープンソースなソフトコア●Opencores

https://opencores.org/

オープンソース・プロジェクトのコア
有名コアのRTL記述 多数アリ ※ライセンスに注意以上
AIもやってます 「ごまめ® 」
健康のためのAI
お問い合わせhttps://www.axe.bz/
mail to: eigyo@axe.bz