AXEのAIとカスタムCPUコア設計、ROS2通信ハードウェアIP提供
2023/DEC
AXE, Inc.

(株)アックス(創業31年)の基本ソフトの採用実績

国スパコン富岳 OS研究
富岳にはMcKernelが採用されているロボット(産総研)
自動運転Autoware
ロボット(産総研)

資本金+資本準備金=5億3千万円
Nextyエレからも資本が入っている
村井純先生(インターネット殿堂入り)も株主だ
・日本の独自CPUの基本ソフトウェアをサポート
富士通 FR/V,ルネサス(旧日立製作所)SH-Mobile,SH2A, 東芝MeP,ルネサス(旧NEC)V850, セイコーエプソンC33,C17、シャープLH795xx

小さなもの/
IT家電用OSAutoware応用 iinoプロジェクト●iino(ゲキダン イイノ)

- 関西電力の新規事業プロジェクト- 時速 5km/h でゆっくり走行

https://gekidaniino.co.jp/
https://iinomob.jp/

2023年11月 御堂筋で公道走行

https://gekidaniino.co.jp/wp/wp-content/uploads/
2023/11/%E3%83%88%E3%83%83%E3%83%97%EF%BC%92%E3%83%9F%E3%83%8B.pngより引用

宇都宮 竹林若山農場- 街なかを移動

宇都宮 大谷資料館(採石場跡地)

●

チョイ乗り

高位合成で時代が変わった

高位合成によりHW⇔SWの行き来が自在●●

C言語(HLS高位記述言語)で書くと、どんな形でも、どこでも実行できるI/FをROSにすると手軽

ROS2インターフェースで柔軟CPU

ソフトウェアCPU

ソフトウェアハードウェア・アクセラレータ

ハードウェア論理

ASIC/FPGA

ソフトウェアハードウェア
論理

すべてをハードウェア化
すべてソフトウェア

ソフトウェアの一部をハードウェア化(いわゆるハードウェア・オフロード)
・C言語なので、ハードウェア合成が可能
・ROSインターフェースなので、インターフェース部分の書き換えが不要

ROS2プロトコルを完全ハードウェア化

AXEでは、ROS2プロトコルを完全ハードウェア化した”ROS2rapper”●

ソフトウェア技術者がハードウェア論理を書き、LSI化。現実に!

Arty A7-35ボード(xc7a35ti-csg324-1Lチップ)において●OSSとして、配布を準備中

FPGA使用資源●●

LGPLと AXEプロプライエタリの、ダブル・ライセンスを検討中

CPU無しで、ロボットの部品モジュールができる●センサとROS2プロトコルHWだけで、センサ・モジュール●

PWMとROS2プロトコルHWだけで、アクチュエータ・モジュール●

アプリケーションはC言語で書いておけば、ロボット部品が、ゴミのようなLSIでできる ← CPU不要●

CPU脳の敗北●

ハードウェアなので、堅牢 かつ 高速。そしてコンパクト※ROS2ハードウェアには、コンフィギュレーション用のPROMがあることが望ましい

ロボット司令モジュール

LUT: 33666●

FF: 13087

最大周波数: 121.01MHz

すぐハードウェア論理に合成●●

Ether IF+ Phy

ROS2
ハードウェアEther IF+ Phy

ROS2
ハードウェア

送信パケット生成 所要時間:●
IPデータグラム生成複数サイクル版:●
14サイクル=140nsec@100MHz●
IPデータグラム生成1サイクル板):●
8サイクル=160nsec@50MHz
受信 処理時間:●46サイクル=460nsec@100MHzROS2PWM
アプリ(C言語記述)ROS2
アプリ(C言語記述)

センサ& ADC

ロボット用ミドルウェア(ROS, RTミドルウェア など)
ROS ロボット・ミドルウェア = ソフトウェア・バス
ロボットのモジュールの流通性が高まる
日本のロボット業界は、ROSをデファクト・スタンダードにしようと活動している

引用元 http://www.aist.go.jp/aist_j/press_release/pr2005/pr20050224/pr20050224.html

CPU脳をたたき直すもう、CPUは(簡単には)速くならないよ●

ついに、微細化 限界●

微細化 による●

高集積●高クロック周波数は終了●

専用 ロジック回路による●高速化●
省 消費電力を行うしか自由ASIC時代●「CPU脳」な人類を、パラダイムシフト●
CPU抜き アーキテクチャを、すすめる●

CPU抜き システムのアーキテクチャ決定をサポートすmain()
べし{}

旧人類 CPU脳ハードウェア(状態数が たいへんに大きい精密機械)

脱CPUアーキテクチャ を 推進する●

新しい細粒度 高並列アーキテクチャの時代●

1port RAMをやめさせる、D-FFを使わせる●

同時並列にバラバラにデータ・アクセスできる●

教育＆コンサルテーションを提供します!
与えて、救済CPU脳プログラマ

ツールと教育背景:
カスタムLSI
設計&製造の民主化

日本の半導体 産業 復興!


国内8社が半導体製造会社「Rapidus」設立



経産省キモ入り

キオクシア、ソニーグループ、ソフトバンク、「10年の遅れ」取り戻す

デンソー、トヨタ自動車、NEC、NTTがそれぞれ10億円、三菱UFJ銀行が3億円を出資した。

半導体 工場は、かろうじて 最新のものがある

でも、「お高いんでしょう〜?」

技術者 不足

半導体 設計 技術者



論理回路 設計 技術者

https://www3.nhk.or.jp/news/html/20221111/k10013887921000.html

このへんの人たちの話でしょ…

技術者 不足をStop!日本の半導体 産業 復興!
•

OSSの開発ツールで、LSI 開発●

無料ツールの使い手が増える → 技術者不足 解消!
●●•

論理回路 設計 技術者

半導体 工場は、「お高くない」ものもある●•半導体 設計 技術者

65nm とか、安くて かなりいい

レガシーファブの活性化

みんなのLSI
俺のASIC

LSI開発の民主化だっ!!!

お金持ちだけのLSI

産総研 直下のAIST Solutionsも、ロングテール半導体開発を推進

Googleがカスタム半導体の民主化・自由化を推進

Googleと半導体ファウンドリの「SkyWater」が協力し、業界初となるオープンソースのPDKを公開
Skywaterは2017年に米Cypress Semiconductorからスピンオフしたファウンドリ企業

PDK プロセス設計キット●

ある特定の半導体プロセスで回路設計を行う際に必要な設計情報

トランジスタ配置の制約条件などが書かれている
半導体の設計者は、半導体製造のファウンドリから「Process Design Kit(PDK)」と呼ばれる開発キットを購入●

半導体ファウンドリが提供するPDKは高価 → それが無料 OSSに!

SkyWaterの130nmプロセス「SKY130」で半導体チップの製造を行うための設計を無料で行うことが可能GitHub - google/skywater-pdk: Open source process design kit for usage with SkyWater Technology
Foundry's 130nm node.
https://github.com/google/skywater-pdk
eFabless 事例1


NEDO資金も受け、日本人 河崎氏も、実際に、LSIを開発した。
※河崎氏は、RISC-V Foundation ボードメンバで、JASA RISC-V WGメンバでもある「Google社 が スポンサとなりeFabless社 の オープンソースシャトル を 使用し30日でRISC-V半導体 を 設計試作」●

https://riscv.or.jp/2022/05/marmot-risc-v-asic/

eFabless 事例2

今村 謙之氏も、実際に、LSIを開発した。
●「Kernel/VMレイヤーを自分色に染める！By ISHI会」●
https://www.slideshare.net/noritsuna/kernelvmby-ishi●
イベント「はじめての半導体チップ設計」のアーカイブ動画を公開●
https://ishi-kai.org/event/report/2023/08/25/AugustEvent_0804_Report.html
https://www.youtube.com/watch?v=W-HDNI4JK5A●

国内もLSI開発の民主化 推進

日本も、国の金で 施設を用意

ふくおかIST(公益財団法人 福岡県産業・科学技術振興財団)
福岡システムLSI総合開発センター「システムＬＳＩ設計試作センター」●●●

http://www.ist.or.jp/lsi/pg04_02.html

ベンチャー企業が半導体の設計ツールを無料(安価)で利用できる
LSI設計、 少量 試作できる●
50〜100万円 あれば、LSIの少量生産ができる仕組みがある

小規模EDA開発 日本でも流行
福岡システムLSI総合開発センター「システムＬＳＩ設計試作センター」の設計ツール一覧※NECの商品

Open Source EDA Supporters (discode)

https://discord.com/channels/753405627564294176/932209975558832128●

OSS EDAをサポートする人たちの集まり●●

親切で優しいふくおかIST のOSS EDAサーバのユーザ会●

サーバを維持するモチベーション●

オレオレ Open PDKを開発したり: 森山氏●

オレオレ Standard Cellライブラリを開発できるツールの開発者が居たり:⻄澤氏@早稲田大●

オープンソースＥＤＡフォーラム @福岡●●

2023/DEC/08●

OSSコンソーシアムEDA部会が共催●

JASA OSS活用WG協力

OSC福岡にも出展●

OSSコンソーシアム&協力:JASA OSS-WG体制●

2023/DEC/09

OSSによるLSI開発のEDAフロー

ロジック部開発フロー

OSS EDAに必要なライブラリはFabのデータから変換が必要

回路設計(Editor)

OSS EDAに必要なライブラリ↓●

回路検証(icarus)

StdCell Verilog model●

回路合成(yosys)

StdCell .libファイル

STA(vesta)

StdCell Verilog ModelPlace(Graywolf)

StdCell LEF

Router(Qroute)

StdCell LEF

STA(vesta)

StdCell Verilog model

DRC/LVS(klayout)

Technology file

OpenRAM、PLL、アナログは別なフローになる

配置
配線確認

ソフトコアCPU
改造 承ります現在開発中の
オレのSoC
省電力、省メモリ、堅牢かつ高速●●ロボットの部品モジュールがローコストで簡単に作れる

オレ達のCPU「松竹V(しょうちくぶい)」

機械学習AI 加速用 ベクトル計算ユニット(8bit float,4SIMD,パイプライン)●
論理推論加速 機構をRISC-Vコアに追加
エッジデバイスでも●特許申請中 (東京エレクトロンと共同申請)
大脳的処理を!
●
GnuPrologのコンパイルド・バイナリを加速●
OSプログラム・コード
ハードウェア・マルチスレッド機構●
OSワーキング・エリア
OSソフトウェア一切なしで、スレッド切り替え●
不要!
ハードウェア・セマフォで排他/同期。LR/SCもある●

外部ピンからの入力で、スレッド起床(ハードウェアのみで)●割り込みなし(割り込み相当の処理は、専用スレッドで)●ROS2通信ハードウェア”ROS2 rapper”を搭載
OS 不要!
●
CPUの助けなしにROS2通信●
外部I/O: Ethernet I/F, 任意波形生成器(AWG(PWMにもなる)), GPIO●

RISC-Vのトラストゾーン

TEE実装 Key stone が、どう動くか調査
http://docs.keystone-enclave.org/
オープンソース・プロジェクト●

RISC-V(Key stoneが使用の実装) には、3つのレベルがある·

U-mode (User) / S-mode (Supervisor; OS) / M-mode (Trusted)

ARMでいう Trust Zone と同等のものを、RISC-Vで実現●

OSSなので、ソースを読んで調査·●

M-modeのみ物理空間で、プロテクトできる(TrustWorld)●

U-mode や S-mode は仮想空間(通常のOSが使用)

M-mode に入るには、ECALL 命令を使用

ECALL
命令呼び出しHumming bird E203 core改造
e203には、ビット操作 拡張命令 “B”が入っていない●
オレオレ 命令 を追加●

population, parity, clz(count leading zero), ctz(count trailing zero),
Float add, bit reverse, half word exchange, quarter word exchange

図は下記より引用:
https://content.riscv.org/wp-content/uploads/2018/07/Shanghai1110_HummingBirdE200forShanghaiDay_v1.pdf

E203はTang Primer FPGAボードで動作するRISC-Vソフトコア

SPARCもオープンソースなソフトコアあり●Open Sparc

https://www.oracle.com/servers/technologies/opensparcoverview.html

LEONシリーズ●
欧州宇宙機関(ESA)が積極開発●
Open Sparc の継続
https://en.wikipedia.org/wiki/LEON●
Len3, 3FT,4,5●
LEON3FT : Fault-tolerant processor●

https://www.gaisler.com/index.php/products/ipcores
https://www.gaisler.com/index.php/products/processors/leon3

Leon3 はGPL●
SPARC v8 が FPGAでも動作●オープンソースなソフトコア●

Opencores

https://opencores.org/

オープンソース・プロジェクトのコア
有名コアのRTL記述 多数アリ ※ライセンスに注意以上
AIもやってます 「ごまめ® 」
健康のためのAI
お問い合わせhttps://www.axe.bz/
mail to: eigyo@axe.bz