原子物理実験用デジタル制御周波数安定化レーザー
先進理工学専攻 中川研究室

山本真稔

現在、我々の研究室では、リドベルグブロッケード実験をはじめとした原子物理実験を行っており、複数台のレーザーを安定化している。本研究は、今までアナログ回路で制御していた光学系をデジタル回路に置き換えることで、制御回路の作製と実験そのものの効率化を図るため行われた。

1研究背景

研究目的

2

近年、原子やイオンを扱う実験が盛んに行われて本研究の目標は、次の二つである。

おり、その多くに安定化したレーザーが要求されて・汎用的なデジタルフィルタの作製いる。例えば、リドベルグブロッケードの実験で使・制御作業の自動化

われる 960nm のレーザー光は、図 1 のように原子のFPGA を用いて、作製や最適化の時間と手間を大吸収線に安定化したレーザー 1 を基準として、周波幅に削減できる汎用的なフィルタを開発する。本研

数オフセットロックしたレーザー 2 を元に共振器を3 部分、共振
究では、これを用いて図 1 の実験系の ⃝安定化して、このロックした共振器を基準に安定化器長の安定化も行う。また、今までの制御では、制されている [1]。つまり、960nm のレーザー光一つを御点を手動で捜していた。実験をより効率良く行う安定化するだけで、四箇所で制御を行う必要がある。

ため、この制御点を捜す手順の自動化を目指す。
原理

33.1

FPGAFPGA(Field Programable Gate Array) は、図 2のように多数の基本ロジックセルを格子状に並べた構造のデバイスである。各セルの入出力は縦横方向に張り巡らされた配線部に接続されており、セル同士を繋ぐことで任意の回路を構成することができる。
図 1 960nm 光安定化の光学系

これらのレーザー安定化には、従来アナログ回路が使用されてきた。1985 年には、D. W. Page らによって最初のプログラム可能なロジックアレイの特許 [2] が出されているが、デジタル回路では、制御したい帯域まで遠く及ばなかったためである。しかし、アナログ回路は一つ作製する度に、半田付けなどで人手と時間がかかる。また、現実の素子は理想的な挙動とは異なるため、設計どおり動かないこともあ

図 2 FPGA の構造る。一方、デジタル回路は、特性をその場ですぐに変更でき、一度設計してしまえば、複製も容易であ

この FPGA と PC の大きな違いは、応答速度である。近年、デジタル技術は大幅に性能が向上し、レーる。我々が行っている実験では、レーザーの線幅をザーの制御も可能となりつつある [3][4]。

100kHz 以下に抑えたい。そのためには、デジタルの1応答は、2 倍以上は必須であり、10 倍の 1MHz 程度3.2デジタルフィルタが望ましい。現在の PC では、速いものでも 100kHzデジタルフィルタには、FIR（finite impulse re-程度であり、不十分である。一方、FPGA は、数sponse：有限インパルス応答）フィルタと IIR（in-MHz のものまで開発されている。この違いは、構造

finite impulse response：無限インパルス応答）フィと処理方式に起因する。PC の処理を図 3 に、FPGAルタの 2 種類がある。FIR フィルタは、有限個の入の処理を図 4 に示す。PC は、既に作られたハード力データを用いて出力を決めるデジタルフィルタでウェア部分を組み合わせて使い、データを処理する。

あり、一般式はこの処理の度にレジスタにデータを蓄え、処理も一つ一つしか行えないため、速度が遅い。一方、FPGA

yk =

N
∑

(1)

an xk−nn=0

は、ハードウェア部分を自由に作り変え、行いたい処理に適した専用の回路を構築する。これによって、で表せる。xk は現在の入力値、yk は現在の出力値でPC と違いデータをレジスタに蓄えることなく、デーある。これに対し、IIR フィルタは、タが来たらすぐに処理を行える。また、処理も並列に行うことができるため、速い速度での処理が可能

yk =

M
∑

am yk−m +m=1となる。

N∑bn xk−n(2)n=0で表され、現在の出力値を決める際に、入力だけでなくそれ以前の出力値を用いるため、無限に前のデー
タまで参照して値を決めている。IIR フィルタは、FIR フィルタよりも低次数の計算で良好な周波数振幅特性が得られるので、本研究では IIR フィルタを用いた。
ここで、フィルタ設計に必要なパラメータ am , bnについて考える。例えば、ローパスフィルタの場合、

図 3 PC の構造と処理方式

その伝達関数は、

H(s) =K
s1 + 2πf0(3)と表される。ここで、K は比例ゲイン、f0 はカットオフ周波数、s は角速度 ω を用いて、s = iω と表される複素数である。この連続した伝達関数 H(s) を双 1 次変換を用いて、不連続な伝達関数 H(z) に書き換える。双 1 次変換は、FPGA のサンプリング時

図 4 FPGA の構造と処理方式

間 Ts を用いて、今回、FPGA ボードは Xilinx の Z-7010 を使用した。Z-7010 は DSP スライスが 80 個あり、A/D コs→ンバーター、D/A コンバーター込みの遅延が 8µs なので、125kHz 以上の信号から位相が 180◦ 回る。後2 1 − z −1
Ts 1 + z −1(4)と表せる。式 (3) に双 1 次変換を適応すると述する IIR フィルタ一つを作るのに必要な DSP ス
ライス数が 3 ∼ 5 個であり、本研究で行う共振器長H(z) =のロックでは、PZT を制御対象に数十 kHz 程度までしか制御しないため、十分な性能である。と変形できる。

2πf0 Ts
πf0 TsK 1+πf+ K 1+πfz −10 Ts0 Ts0 Ts −1
1 − 1−πf1+πf0 Ts z(5)

表1IIR フィルタの係数
a2 /a0フィルタ型

伝達関数a1 /a0

ローパス

K1−f˜01+f˜01−f˜0 /g1+f˜0 /gラグリードs1+ 2πf0s
1+ 2πf

K 1+g

ノッチ0s
2πf0s
K[1+( 2πf)2 ]0ss
1+ 2πf Q +( 2πf)200・・・

2

2[1−f˜0 ]2f˜
1+ 0 +f˜0−Qf˜・

1− Q0 +f˜0

b0 /a0b1 /a0

K f˜01+f˜01+f˜0
K 1+f˜0 /gK f˜0
1+f˜022

K[1+f˜0 ]2
f˜1+ 0 +f˜02
f˜1+ Q0 +f˜0

Qb2 /a0
˜1−f0−K 1+
f˜ /g0˜2f0 ]− 2K[1−f˜0
˜21+ Q +f02

K[1+f˜0 ]2f˜1+ 0 +f˜0Q・

また、IIR フィルタの伝達関数 H(z) は、式 (2) の両辺を z 変換してH(z) =b0 + b1 z −1 + b2 z −2 + · · ·a0 − a1 z −1 − a2 z −2 − · · ·(6)と表せる。IIR フィルタの一般式は、この係数 a0 , a1 ,a2 , · · · , b0 , b1 , b2 , · · · を用いてyn = (a1 yn−1 + a2 yn−2 + · · ·+ b0 xn + b1 xn−1 + b2 xn−2 + · · · )/a0

図5(7)ローパスフィルタの周波数特性（ゲイン）と書くこともできる。以上の式 (5),(6) より、ローパスフィルタの係数は

a0 = 1
1 − πf0 Ts
1 + πf0 Ts
πf0 Tsb0 = K
1 + πf0 Ts
πf0 Tsb1 = K
1 + πf0 Ts

a1 = −(8)
(9)
(10)
(11)

図 6 ローパスフィルタの周波数特性（位相）と求められる。
同様にして、ラグリードフィルタ、ノッチフィルタの係数も計算でき、それぞれ表 1 のように表される。ここで、f˜0 = πf0 Ts である。

4

FPGA を用いたフィルタ作製表 1 のパラメータを用いて製作したローパスフィ

ルタ (遮断周波数 200Hz, ゲイン 1 倍) を図 5, 6 に

図7

ラグリードフィルタの周波数特性（ゲイン）

図8

ラグリードフィルタの周波数特性（位相）示す。設計通り低周波領域ではゲインが 0dB で一定、周波数が上がると減衰し始め、200Hz でゲインが −3dB となっており、それ以降は周波数が 2 倍になるごとに −6dB で減衰 (= −20dB/dec.) している。位相は 200Hz で −45◦ となり、そこから傾きがゆるやかになっている。同じく作製したラグリードフィルタ (ラグ周波数 50Hz、リード周波数 500Hz)の結果を図 7, 8 に示す。設計通り低周波領域でのゲ3インが 0dB で、50Hz でゲイン −3dB となり、それ以降は −20dB/dec. で減衰していき、高周波領域でゲインが −20dB で一定、500Hz で −20dB より +3dB高くなっている。また、後述する共振器長の安定化で、特定の周波数を除去する必要が生じたため、ノッチフィルタも作製した。ただし、ノッチフィルタは
表 1 の通り、2 次の a, b まで用いた。10.534kHz の周波数を除去するノッチフィルタの結果を図 9 に示す。

図 11 共振器安定化フィルタの制御画面

位相を調節した。また、EOM の変調周波数成分をローパスフィルタでカットした後で、分解能を上げるため、増幅してから FPGA に入力した。
図 11 が、開発した汎用フィルタの制御画面である。上部のグラフが入力（誤差信号）の高速フーリエ図9

ノッチフィルタの周波数特性（ゲイン）変換 (FFT) の結果である。図 11 では、分かりやす

設計通り周波数 10.534kHz の成分のみゲインを下いように周波数 1kHz の正弦波を入力している。下げ、他の周波数成分のゲインは 0dB となっている。

部のグラフは、現在のデジタルフィルタの特性を表

これらのフィルタは、アナログ回路だと素子の特性示している。これにより、周波数ノイズスペクトルに微妙にばらつきがあることや理想的な挙動ではなを見ながら、フィルタ特性を変えることで、最適ないことから、遮断周波数などが設計通りにいかないフィルタを簡単に作製できる。通常時は 0V を出力ことがある。デジタル回路で構築することで設計通し、⌈PI Filter⌋ がオンになると、制御信号が出力さりの特性が確かに得られた。

れる。制御対象によっては信号を反転させる必要があるので、⌈signinversion⌋ ボタンで、信号を反転さ5せて出力するか反転させないかを変更できる。

FPGA を用いた共振器長の安定化
図 10 のように Pound-Drever-Hall (PDH) 法で誤低周波領域でゲインを稼ぎつつ高周波領域では位差信号を取得し、FPGA を用いて PZT にフィード相を戻すため、ラグリードフィルタを 2 段にして図バックすることで、共振器長を安定化した。Phase

12 に示す形のフィルタで共振器長をロックした。

shifter として、同軸ケーブルの長さを変えることで

図 10 FPGA を用いた共振器長安定化の実験系

図 124使用した 2 段のローパスフィルタの概要図

図 13 は、図 12 のフィルタでロックしたときの周このフィルタを用いてロックした結果が図 15 であ波数ノイズスペクトルである。

る。10kHz での発振が抑えられたためゲインを上げることができ、制御帯域も 37kHz まで上げることができた。

図 13ロック時の周波数ノイズスペクトル (ラグリードフィルター 2 段)
図 15

ロック時の周波数ノイズ (Notch フィルター追加)

図 13 より、10kHz, 20kHz, 30kHz, 40kHz, 50kHz,
また、ロック時のアラン分散は、図 16 のように· · · で発振していることが分かる。この発振周波数なった。傾きは −2.13 であり、共振器長のドリフトは、リード周波数を変え、位相やゲインを変えても、を抑えることができたと言える。

変化しなかったので、PZT の機械共振だと考えられる。この発振のため、ゲインを図 13 以上に上げられず、制御帯域も制限されている。図 13 の発振周波数は、正確には 10.534kHz, 21.069kHz, 31.604kHz,42.138kHz, 53.198kHz, · · · であり、20kHz 以上の信号は 10.534kHz の高調波が検出されていると考えられる。機械共振だとすると、10kHz で位相が 180◦回っているため、位相を戻すことでの解決は難しい。
そこで、低周波のゲインを上げたときでも 10kHzでゲインを 1 未満にすることで対処した。図 12 の

図 16

誤差信号のアラン分散2 段のラグリードフィルタに図 9 に示した周波数10.534kHz のみを除去するノッチフィルタを組み合6わせて、図 14 となるフィルタを作製した。

共振器長の自動ロック
今までの共振器長安定化の実験系は、PZT に加えている信号を詳しく書くと、図 17 のように三角波を

図 14

共振器長ロックのため設計したフィルタの概要図

図 175

今までの共振器長安定化実験系の詳細図

外部から加算して、ロック点を手動で捜し、見つかっ

図 20 が、自動ロックをしたときの FPGA 出力とたロック点を維持するようにバイアスをかけた状態透過光の時間変化である。透過光が、ロックしたいで、FPGA の制御信号も加えることで、ロックして00 モード時の強度で安定化しているので、自動ロッいた。本節では、この手動部分を廃し、スイッチ一クできたと分かる。透過光の強度がロック後も揺らつを押すだけで、自動でロック点を捜しロックまでいでいるのは、PZT で追えない高周波のノイズであ行うシステムの構築について述べる。このときの実る。これは、現在、フリーランで実験しているレー験系では、実際に FPGA の出力のみを図 10 のようザーを安定化することで抑えることができると考えに PZT に加えている。ロック点を捜す信号には、制られる。

御信号に利用している誤差信号（反射光）を用いた。
ただし、反射光を用いた誤差信号は、図 18 の青線のような信号が得られ、ロックの確認には不向きである（赤点がロックしたい 00 モード）。一方、透過光
では、00 モードにロックしたとき、他モードやモードの間に比べて強度が強くなり、正しい位置にロックしているかがはっきり分かる。そこで、ロックがかかっているかは、透過光で確認した。

図 207共振器長の自動ロックまとめと今後の予定
汎用的なフィルタとして、周波数雑音を見ながら

図 18

反射光と透過光の違いその場でフィルタ特性を変えて最適化でき、半田付け等の手間が要らず複製の容易なデジタル回路を自動ロックのフローチャートを図 19 に示す。

FPGA を用いて作製した。これを用いて実際に今までアナログ回路で制御していた光学系の一部（共振器長）の安定化も行った。また、今まで手動で行っていたロックを自動化することができた。これにより実験がより効率良く行えるようになった。
今後は、より帯域の広い FPGA を用いて、LD の制御も含め様々な制御に拡張する予定である。
参考文献

図 19

[1] D. Jaksh, et al., Phys. Rev. Lett. 85, 2208 (2000).
[2] D. W. Page and L. R. Peterson, Re-programmable
PLA . US4508977 (1985).
[3] A. Schwettmann, et al., Rev. Sci. Instrum 82, 103103(2011)[4] G. Yang, J. F. Barry, et al., J. Inst. 7 P10026 (2012).

自動ロックのフローチャート

6