称号及び氏名

PDF 様式見本

博士（工学）

髙田

賢志

ワード等で作成し、本文は 10.5 ポイント
学位授与の日付

令和 3 年 3 月 31 日

論Study on the Fundamental Properties of HfO2-based FerroelectricThin Films for Ferroelectric-gate FET Applications

文

名

論文審査委員

主査

藤村

紀文

教授

副査

平井義彦

教授

副査

竹井邦晴

教授

論文要旨

Internet of Things (IoT)において用いられるセンサーノードデバイスの数は 1 兆個オーダーになるため、個々のデバイスは現在の商用デバイスと比較して、10~100 倍以上の低消費電力化が必要となると試算されており、新しい低消費電力トランジスタ技術が必要とされている。消費電力の削減には電源電圧を下げることが最も有効であるため、オン電流を維持しつつオフ電流の削減が可能な急峻スロープトランジスタが望まれている。International Roadmap for Device and Systems
2020 では、Tunneling Field Effect Transistor や Mott field-effect transistor などと比較して大きなオン電流が期待できる強誘電体ゲート FET(FeFET)が記載されている。FeFET において実験的に確認されている負性容量と呼ばれる現象を利用した急峻スロープ FET は MOSFET のサブスレッショルド係数の物理限界を超える急峻なドレイン電流の立ち上がりが可能であることから、超低消費電力 FET として注目されている。更に、入力情報のメモリ効果と複雑な時間応答、非線形出力特性を有する FeFET はリザバーとして有望であり、入力情報を FeFET のゲート電極に入力してドレイン電流の時間応答をリザバーの疑似ノードとしてリザバー計算を行う方法が提案されている。
この様に、FeFET は IoT 社会、エッジ・コンピューティングを牽引するキーデバイスの一つである。
FeFET は、1950 年代から次世代不揮発性メモリ(FRAM)として研究されてきた。しかしながら、従来の強誘電体材料が CMOS プロセスに非対応であること、100nm 以下の膜厚において強誘電特性が大きく劣化し、スケーリングが困難であること等の理由によって未だ実用化には至っていない。しかし、2011 年に、CMOS プロセスにおいて high-k 絶縁膜として利用されている HfO 2 において強誘電性が確認され、更に 10nm 以下の極薄膜においても安定した強誘電性を示すことが報告され、FeFET の実現可能性が急速に高まった。しかしながら、実用化に向けては解決すべき問題が数多く残されている。
急峻スロープ FET の実現においては、その動作原理、負性容量の発現の起源が不明瞭であることが極めて大きな問題である。そのため、FeFET において急峻スロープが実験的に確認されているものの、設計指針は構築されていない。
また、HfO 2 基強誘電体薄膜の問題として、強誘電性スイッチングの抗電界が大きく堅牢性に乏しいことが指摘されている。また、電界サイクルを行うことで強誘電性が向上する Wake-up 効果や HfO 2 膜中に存在する内部電界によって生じるインプリント現象等、デバイスの安定性や信頼性に影響を与える問題が顕在化しており、それらの現象の理解と解決が求められている。また、
HfO2 系薄膜において、強誘電性を呈する直方晶相は準安定相であるため、直方晶を安定化させるために、元素ドーピングや酸素欠損の導入、そして応力の印加等が必要である。しかし、これらの意図した欠陥の導入などが強誘電性におよぼす影響は，商用デバイスとしては極めて重要な基礎物性であるものの、未だ未解明である。
以上の背景を踏まえて、本研究では、HfO 2 基強誘電体薄膜を用いた FeFET の急峻スロープ FETやリザバーコンピューティングなどの Beyond-CMOS デバイスとしての可能性を議論するために必要な基礎物性に関する検討を行った。
第１章では、本研究の背景、目的及び内容について概略を示し、本論文の構成について述べた。
第２章では、FeFET における急峻スロープ動作（負性容量の発現）の物理的起源が強誘電体の分極反転によって変化する半導体表面のポテンシャル変化に起因すると考え、強誘電体/半導体界面におけるポテンシャルの時間変化を計算した。強誘電体の分極反転によって半導体の表面ポテンシャルが変化し、蓄積→空乏→反転と変化する過程において、強誘電体の分極反転の直前には強誘電体の分極保持により、半導体からの減分極電界が生じ、印加電圧よりも大きな電圧が強誘電体に印加される。分極反転が進行し、半導体の表面ポテンシャルが減少することで、その減分極電荷が減少する。分極反転が進行する一方で強誘電体に印加される電圧が減少するため、が負となり、負性容量状態が発現する。また、分極反転が生じ、半導体の表面状態が蓄積から空乏へと切り替わると、強誘電体に印加されていた電圧が半導体に分配される。その際、強誘電体の分極反転が進行する一方で強誘電体に印加されていた電圧が減少するために、が負となり、ここでも負性容量状態が発現する。この様に、強誘電体の分極によって生じる減分極電界と分極スイッチングによって半導体の表面ポテンシャルが変化することによって、強誘電体/半導体接合においては、原理的に急峻スロープが発現することが明らかとなった。しかし、実際の強誘電体/半導体接合においては界面における低誘電率層の形成や、極薄 HfO 2 薄膜の電界印可によって生じる Wake-up 効果やインプリント等の影響が重畳するため、その実験的な検証が難しい。従って、第 3 章からは強誘電性を有する HfO 2 系薄膜を作製する際に導入する欠陥などが強誘電性におよぼす影響を検討した。
第３章では、単斜晶相が常温常圧下で安定な HfO 2 基薄膜を強誘電性が発現する非平衡相（直方晶）へと転移させるために必要な因子である酸素欠損及びドーピングの効果に関して検討した。
スパッタ法よる酸化物薄膜の成長が、成長中の酸素分圧の減少によって酸化物モードから金属モードに変化することを利用して、HfO 2 系薄膜(HfO 2, ZrO 2, Hf 0.5Zr 0.5 O2 (HZO)薄膜)の酸素欠損が準安定相の形成にどのような影響を与えるかを検討した。酸化物モードでは、すべての試料において最安定である単斜晶相に結晶化してしまうことが明らかとなった。金属モードでは室温での製膜で、アモルファス膜が形成し、アニールを施すことで、ノンドープの HfO 2 薄膜においても直方晶相の形成が確認できた。以上の結果より、スパッタ成長中に導入される酸素欠損が HfO 2 基薄膜における準安定相の形成において、重要な役割を果たすことが明らかになった。強誘電性を有する HfO 2 基薄膜を得るためには，上述のように不純物や酸素欠損の導入が必要となる，これらが HfO 2 基薄膜の強誘電スイッチング特性におよぼす影響はデバイス物性の理解のために極めて重要で基礎的な知見である．
第４章では、HfO 2 基強誘電体薄膜において他の強誘電体と比べて特徴的な強誘電スイッチング特性として知られている時間依存性を示すインプリント現象や Wake-up 効果関して詳細に検討した。Wake-up 効果は電界印可サイクルによって酸素欠損などの欠陥が再分布され、ドメインのデピニングやそれに伴う内部バイアスの消失によって生じることが報告されている。しかし、作製

手法や電極材料等様々な要因でその機構が変化する為、その評価手法が確立されていない。そこで本研究では，電圧を印可せずに圧電応答を得ることが可能である、正圧電応答を用いて時間依存性を示すインプリント、及び Wake-up 効果を精査した。その過程で、10nm という極薄膜 HZOの e31,f 定数がおよそであることを世界で初めて明らかにした。インプリント現象の時間依存性を詳細に評価したところ、10nm の HZO 膜においては数秒の間に以上の電荷の移動が生じていることが明らかとなった。また、誘電緩和とそれらの電荷の移動に相関があることが明らかとなり、膜中の欠陥がインプリント現象の主な要因となっていることを明らかにした。
また、ウェイクアップ過程における残留分極量の増加率と正圧電応答の増加率に大きな違いが生じていることから、正圧電応答による電流を妨げる常誘電相が HZO 膜と電極の間に存在し、電界サイクルによって界面層が強誘電相へと相転移していることが示唆された。第３章において意図した欠陥が強誘電相の安定化にとって重要な役割を果たすことを明らかにしたが、その欠陥がWake-up やインプリント現象を引き起こしていることが明らかとなった。本研究で提案したその評価手法はこれらの現象の動的挙動を極めて精度よく評価できるため、不揮発性メモリ特性のみならず、リザバーコンピューティングなどの Beyond-CMOS デバイス応用に向けても極めて重要な情報を提供することが可能となる。最終的に、HfO 2 基強誘電体薄膜が多結晶膜であることによって生じる特性の分布は、HfO 2 を用いたデバイスの信頼性に影響を与えることは容易に想像できる。これらの問題を解決するために、Si 基板上に単結晶のエピタキシャル HfO 2 強誘電体薄膜を得ることは極めて重要なプロセス技術であると考えられる。
第５章では、Pulsed Laser Deposition 法を用い、HfO 2 基強誘電体薄膜の Si 基板上へのエピタキシャル成長を試みた。成長中の酸素分圧を制御することにより、(001) Si と(111) Si 基板上に準安定相の HfO 2:Y 薄膜をエピタキシャル成長することに成功した。また、(001)HfO 2:Y エピタキシャ
ル薄膜では、分極軸が面内方向に成長することも明らかとなった。HfO 2:Y 薄膜をエピタキシャル成長には成功したものの、界面誘電特性やリーク電流特性は分極スイッチング特性を評価するには十分ではない。酸素分圧が 1mTorr 以下の高真空での製膜においては、金属的な電気特性を有する Hf シリサイドの形成が誘電特性の劣化の大きな原因と考えられる。(111)Si 基板上に製膜した試料において、1mTorr 以上の酸素分圧では界面層の形成により Hf シリサイドの形成が抑制されるものの酸素分圧が 0.5mTorr 以上では多結晶成長が確認された。したがって、Si 基板上への HfO 2系薄膜のエピタキシャル成長においては、酸素分圧の制御することで、エピタキシャル成長を維持しつつ、Hf と Si の反応を抑制するサーファクタントや極薄のバッファ層の導入が必要であると考えられる。
第６章では本論文で得られた結果の総括を行った。
以上の結果は、HfO 2 基強誘電体薄膜のデバイス応用における様々な課題に対する理解を深める有益な結果である。以上の結果を踏まえ、HfO 2 基強誘電体薄膜に関して、これまでは如何にして強誘電相を安定化させるかという研究が主流であったが、今後は、Wake-up やインプリントを生じさせることなく強誘電相を安定化させる為の研究を進めていく必要がある。

審査結果の要旨
本論文は、超低消費電力化が可能な IoT デバイスとして期待されている強誘電体ゲートFET の実現に向けた、HfO 2 基強誘電体薄膜の基礎物性に関する研究を行ったものであり、以下の成果を得ている。
(１)

強誘電体ゲート FET におけるドレイン電流-ゲート電圧特性の急峻スロープ動作の物理的起源を明らかにするために、強誘電体/半導体接合におけるポテンシャル変化のシミュレーションを行った。強誘電体の分極によって生じる減分極電界、および分極反転に伴う半導体表面のキャパシタンスの変化によって負性容量が出現し、急峻スロープ動作が得られることを明らかにした。

(２)

HfO 2 基薄膜の準安定相である強誘電相を発現させるために必要な因子である酸素欠損に関して検討した。スパッタ法よる酸化物薄膜の成長が、成長中の酸素分圧の減少によって酸化物モードから金属モードに変化することを利用して製膜を行った所、金属モードではノンドープの HfO 2 薄膜においても準安定相の形成が確認でき、酸素欠損が準安定相の形成において重要な役割を果たすことが明らかとなった。

(３)

HfO 2 基強誘電体薄膜を用いたデバイスの信頼性に大きな影響を与える、インプリント、および Wake-up 過程を、電圧を印可することなく純粋な強誘電体の分極成分を得ることが出来る正圧電応答を用いることで評価した。Hf 0.5 Zr 0.5 O2 薄膜において、分極保持の間に、1µC/cm 2 以上の空間電荷が移動してインプリントが生じる一方で、正圧電応答に変化はなく、空間電荷の移動は強誘電体の分極に影響を与えていないことが明らかとなった。Wake-up 過程においては、残留分極量と正圧電応答は共に増加しているが、その増加率の違いから、下部電極と Hf 0.5 Zr 0.5 O2 薄膜界面に形成した常誘電体相が電界サイクルの増加に伴って、強誘電相に相転移していることが示唆される。

(４)

Si 基板上に単結晶の HfO 2 基強誘電体薄膜を得るために、パルスレーザー堆積法を用いて製膜を行った。成長中の酸素分圧を制御することで、Si 基板上に準安定相の HfO 2:Y エピタキシャル薄膜の作製に成功した。高真空下での製膜では、Si 基板中に Hf シリサイドが形成する。しかしながら、酸素分圧の精密な制御やサーファクタントを利用することで、Hf と Si の反応を抑制し、エピタキシャル成長が実現できることを明らかにした。

以上の成果は、HfO 2 基強誘電体薄膜の基礎物性の理解を深め、かつ、デバイス応用において顕在化している課題の解決に貢献するものである。また、申請者が自立して研究活動を行うのに必要な能力と学識を有することを証したものである。学位論文審査委員会は、本論文の審査および最終試験の結果から、博士（工学）の学位を授与することを適当と認める。