相変化メモリ向け成膜技術とプロセスの開発
増田健 ・神保武人＊1＊1

Development of Deposition Technologies and Processes for Phase Change Memory
Takeshi MASUDA＊1＊and Takehito JIMBO＊1

Institute of Advanced Technology, ULVAC, Inc., 1220-1 Suyama, Susono, Shizuoka 410-1231, Japan

Phase change random access memory（PCRAM）is a type of non-volatile memory that is embedded
in semiconductor devices and has been put to practical use as storage class memory（SCM）withhigh speed and large capacity at a lower cost than DRAM. It is also expected to be applied to neuralcomputing, which mimics the neural circuits of the human brain.
In order to realize PCRAM, it is essential to develop film deposition technologies and processes torealize appropriate film properties and mass productivity for the memory elements, selector elements,and electrode materials（carbon is widely used）. In this paper, we will explain the status of technology
development for depositing each of these elements, and also present the evaluation results of a
prototype AI device using CVD technology for application in neural computing.

1.

はじめにシュメモリもこの中に区分される。一方，DRAMは，随時記憶保持動作が必要だが高速・大容量集積が可能

近年，IoT（Internet of things; あらゆるモノがインで，コンピュータの主記憶装置として広く用いられてターネットで繋がるシステム）の普及や， 5 G（第 5いる。ところが，先に示したように，より高速，大容世代移動通信システム）の本格化，それを基盤にした量のデータ処理が必要になると高速（ 1 ns～100 ns）

自動運転制御システムの導入と目覚ましい進展が見らで 駆 動 す るDRAMと 低 速（ 数10μs～ 1 ms） 駆 動 のれる。これらインフラを実現させる為に高集積・高速NANDの処理速度の違い（ 3 ～ 6 桁）がボトルネック化する携帯端末，それらを繋いで高速データ処理を行になる。この速度差を埋めるメモリとして，IBM社にうクラウドコンピューティングによるデータセンター，より考案されたメモリ が，ストレージとしての「不画像や映像などの大容量リアルタイムデータ処理を行揮発」の特徴を持ち，しかも，動作速度はNANDようエッジコンピューティングなど，様々な技術が必要りはるかに速く，コスト的にはDRAMよりも安価なとされる。この基盤技術を支える上で半導体は欠く事ストレージクラスメモリ（SCM）である。の出来ない技術で，日々技術開発が続いている。

1）

PCRAMは，ある種のカルコゲナイド物質に電流を今回紹介する相変化メモリ（PCRAM）は，半導体流す時に生じるジュール熱により結晶相とアモルファデバイスの中に組み込んで用いられる不揮発性メモリ

ス相を高速に切り替えることができ，その抵抗値の違の一種で，今後ますます必要性が増してくる技術の一い を 利 用 し て デ ー タ の 記 憶 を 行 う メ モ リ で あ る。

つで，アルバック半導体製造装置が広くその量産に寄PCRAMはNANDフラッシュメモリに比べ，高速・低与することが期待される。

消費電力で動作し，かつ揮発性のDRAMに対し不揮発性メモリとしての特徴を持つ。さらに，PCRAMに用2.

背景2.1 PCRAMの必要性
不揮発性メモリは，電源を切っても電気的な特性（抵抗率や電荷量など）が維持されているメモリで，いられる相変化材料は，既に実用化されている記録型
DVDやBlue-ray Disc に用いられている為，材料的なTM信頼性が高い。この事から，早くからSCMの第一候補として注目され，各デバイスメーカーは量産化に向けて，開発を進めてきた。

現在のノートパソコンや携帯端末の大容量記録装置（ストレージ）として主流となったNAND型フラッ2.2

PCRAMを用いたアプリケーション

PCRAMは，SCMはもとより，人工知能（AI）へ（株）アルバック 先進技術研究所（〒410-1231 静岡県裾野市須山1220-1）＊1	の展開のキーテクノロジーと位置付けられる人間の脳の神経回路を模したニューラルコンピューティングへ
April/2021 No.847の応用が期待されている。前述のように相変化材料は，2.4 要求される膜特性と成膜技術

ジュール熱により結晶とアモルファスの状態を行き来

我々は，PCRAM材料のスパッタ成膜プロセスの開するが，このジュール熱の発生をパルス的に制御する発に15年以上前から取り組んでいる。PCRAMのメモリ事により，徐々に結晶化を進行させることが出来る。

素子を実現する為には，先にも述べた相変化素子，選これにより，素子の電流の通りやすさ（コンダクタン択素子，電極（カーボンが広く使われている）に対して，ス）を線形に制御させることが出来る。この様子は，適切な膜特性と量産性を実現しなければならない。代人が学習により神経回路を繋げていく過程に類似して

表 的 な 膜 構 成 と し てIntelの 公 表 特 許 公 報（P2018-いる。このような相変化素子の特徴を生かし，コンピ502444） で紹介されているPCMS構造（Fig.3）を基ューティングに利用する試みが世界的に行われている。に説明する。

相変化材料に求められる膜性能，及び成膜技術につい・相変化素子：カルコゲナイド材料からなる多元系で，ては 6 章で説明する。

4）

Ge，Sb，Teを主成分とした材料で，前述のように電圧印加で低抵抗の合金状態と高抵抗のアモルファ2.3

3 D クロスポイント型デバイスと必要な材料ス状態のどちらかの状態となり，電圧印加をやめてPCRAMは将来的に期待される材料であるが，デバもその状態が維持される。低温で成膜された膜はアイスとして量産展開する場合，大容量化を如何に実現

モルファスで，結晶化温度以上で成膜されると合金するかが非常に重要になる。2009年のIEDMで，Intel/状態となる。より安定な放電を実現させる為，RFNumonyxにより記憶素子としてPCM，選択素子としスパッタ，又はパルスDCスパッタ法により成膜がてOvonix Threshold Switch（OTS），さらにそれらを行われる。また，結晶化温度はデバイスの用途，要電極材料で挟みこんだ構造（PCMS）によるデバイス

求仕様により異なり，これをコントロールする為に動作について報告され（Fig.1） ，よりコンパクトなセターゲット組成や成膜条件を調整する事になる。

ル構造による大容量化の可能性が示された。そして，

・選択素子：材料は相変化素子と同じカルコゲナイド

このような抵抗変化素子と選択素子を組み合わせた3D材料であるが，AsやSeを含む材料が用いられ，相2）

クロスポイント型デバイスが，2015年にIntel/Micronから報告された（Fig.2） 。この 3 D XPoint3, 4 ）

TMmemoryという商品名でリリースされた構造では，直交するWord
LineとBit Lineの間を繋ぐ位置に，記憶素子を配する構成となり，大容量抵抗変化型デバイスの量産化への道が切り開かれた。

Fig.2

1 28Gb 3D XPointTM

die and structure.

©2015 IEEE. Reprinted，with permission，from Ref. 3

Fig.1 D evice structure with Phase change element

an d S el e c t i v e el e m e n t . © 2 0 0 9 IE E E .

Reprinted，with permission，from Ref.1

8Fig.3

PCMS structure in Intel’s patent変化素子とは異なり室温では高抵抗のアモルファスリング装置「ENTRON -EX W300」に各モジュール状態となる。ターゲットの材質がもろく壊れやすいを接続し，開発を進めてきた（Fig.4）。次章からは，という特徴があり，低パワーのRFスパッタで行わ相変化素子，セル選択素子，電極材料について，各技れる。また，この材料に含まれる砒素やセレンやそ術開発の成果を説明する。

TMの化合物は，毒物に指定されている為，メンテナンスや成膜後の基板の取り扱いについて，安全対策を十分に講じる必要がある。
・電極材料（カーボンなど）：電極材料には抵抗率（ 13.

相変化素子成膜技術の開発

相変化素子を不揮発性メモリとして利用するために，～100 mΩcm）制御，平滑性，密着性が求められる。

いくつかの性能要求がある。Table 1に性能要求とそれ

文献 4 ）では，電極材料として，カーボンその他のを実現するための材料特性等を示す。相変化素子では材料が列挙されている。カーボンをスパッタ成膜す素子に流す電流によるジュール熱で相変化を発生させる場合，生産性を考える上では，上記に加えてパーる。低消費電力を実現するためには，低融点の材料をティクルも顕著な問題となる。ターゲット部材も含用いて電流量を抑えること，素子周辺から必要以上にめて検討が必要となる。また，カルコゲナイドは，熱が逃げないような材料および構造を構築する，また，加熱されることで，構成元素の一部が接触する電極結晶状態を高抵抗化することで効果がある。長期デー材料へ容易に拡散する材料である事が知られており，タ保持特性の観点では，保存環境中で相変化，すなわ拡散防止のバリア膜が必要になる。

ち，結晶化しないことが重要である。これについては結アルバックでは，これら多層膜のIn-situプロセスを晶化温度の高い材料を選択することが有効である。デ可能にする装置として，マルチチャンバー型スパッタータの書き込みは一度融点以上に上げてから冷却する過程で行うが，結晶化は材料に依存し，結晶化速度の速い材料を選択すれば高速動作が実現できる。繰り返し書き換え耐性においては，材料，構造など要因が考えられるが，その主要なものは材料起因であり，中でも相分離が発生してしまうことが課題となっている 。
6）相変化素子は不揮発性メモリより先行して実用化された相変化型光ディスクと同じ材料系であるGe-Sb-Te系材料（GST）を用いている。相変化型光ディスクではGST薄膜の相変化をレーザによって誘起させているが，相変化素子では電極材料に挟まれた積層構造によって，そこを流れる電流で誘起している。同構造では電極との積層構造になるため，光ディスクとは異なる生産技術が必要とされる。以下にGSTの成膜技術と特Fig.4

ENTRON -EX W300
TMTable1徴について述べる。

Requirement specification for Phase change element and process andmaterial properties for the device performance

9April/2021 No.84

3.1 GST薄膜の成膜技術
GST薄膜の成膜，特に量産向け成膜技術としては，している。これらの膜の結晶状態をX線回折法（X-raydiffraction method, XRD）によって調査した結果を所望の組成比で構成されたGSTターゲットを用いた平Fig.5（b）に示すが，相変化はアモルファスから立方晶

行平板型のスパッタリング法が採用されている。生産（fcc）を経て，六方晶（hcp）に変化していることがに必要とされる，大面積均一性と高速成膜および長期わかるが，抵抗変化と相変化温度は一致していること成膜安定性を同時に実現することが可能なためである。

がわかる。

GSTは導電性ではあるものの，高抵抗材料（結晶：数mΩcm～アモルファス：数百Ωcmの混晶）であるた
め，パルス化された直流（DC）スパッタリングを用

4.

OTS成膜技術の開発いている。何らかの要因によってターゲット上の放電

OTSは相変化材料であるGSTと同じカルコゲナイ面内で抵抗変化の生じることがあるが，この時に発生ドガラスの一種であるが，その中でも絶縁体であり，する異常放電をパルス化によって抑制することができ，かつ，現在の主流である材料系では砒素などの毒物を長期の生産安定性を保持することが可能になる。これ含んでいることから成膜技術の構築には様々な課題がに加え，所望の膜質，特性を得るために，ターゲットある。下記に詳述するが，絶縁体物のスパッタリングの組成を変更，添加物の付与，また，プロセス条件のにおいては長年の蓄積があり，そのノウハウを有効活調整を行ったりしている。

用することができた。OTS材料の取り扱いにおいては，専用の開発機を設置，検討及び検証を繰り返して，安3.2 抵抗変化材料の結晶化温度の制御全に取り扱う技術を構築するに至っている。

本項では実際に作製したGST薄膜の特性の一例を紹介する。Fig.5（a）に作製したGST膜の相変化，すなわ
ち，抵抗変化の具体例を示す。GSTに何等かの元素を

上述の通りOTSは絶縁物であり，所望の材料と組添加することによって結晶化温度を制御することが可成によって構成されたOTSターゲットと平行平板型の能であるが，本実験では添加元素として酸素及び窒素高周波（RF）スパッタリングを用いて成膜を行っての例を示している。いずれの膜においても，高抵抗状いる。GSTで述べた理由と同様で，大面積基板上への態から温度が上昇するにつれて低抵抗化していること均一成膜，長期の成膜安定性を得るためである。RFがわかる。また，酸素及び窒素を添加することによっスパッタリングは電力効率が良い方法ではないため，て相変化温度を上昇させることが可能であることを示

多くの電力が熱として消費されてしまう。カルコゲナ

Fig.5

104.1 絶縁物スパッタリング技術

Change of crystallization temperature with doping elements

イド材料は熱伝導率が低い一方で，熱膨張率が大きい（イ）メンテナンス時に発生する毒ガスを抑制する方法という特性を有していることから，スパッタ中の発熱によってターゲットの破損に至ってしまうという問題（ウ）OTSターゲットやOTS膜が付着した基板が破がある。従来のRFスパッタリング技術のみでは量産損した際の対処方法に耐えうる安定した運用は困難であり，OTSに合わせ2 ）成膜装置およびプロセス技術た成膜技術を構築しているが，高速成膜の実現では更（ア）
（安定したプロセスを実現するための）スパッタリング手法，装置の検討なる改善が必要な状況である。
高速成膜の点では未だ開発要素が残されているが，構築したRFスパッタリング技術によってOTS薄膜の（イ）OTSターゲットの品質チェック方法（ウ）安全に運用するためのプロセス条件の検討安定的な生産が可能となっている。作製したOTS薄膜の膜質の一例をFig.6に示すが，膜厚分布 5 %（ 1 σ）以下を達成している。その他，組成分布 5 %（ 1 σ）以下，表面粗さ（Rms） 1 nm以下，パーティクル50個（80 nmUP）以下も達成している（Table 2）。

5.

電極材料成膜技術の開発

電極材料として主にダイヤモンドライクカーボン（DLC）が用いられている。DLCはグラファイトとダイヤモンドの中間的特徴を持ち，導電性，バリア性，安定性を両立した優れた性能を有している。不揮発性メモリ用，特に，三次元構造を有するメモリ用の電極として要求されるポイントは 3 つある。①膜質分布，②表面粗さ，および，③パーティクルである。
5.1 膜質の決定要因と制御方法
DLCの膜質を決める要素はカーボン原子同士の化学結合であり，具体的にはsp とsp の比率で決まる。sp2

Fig.6 OTS thickness uniformity map on 300mm
φ substrate

32の比率が大きいとグラファイト寄りになり，導電性は向上するものの，バリア性，安定性は低下する傾向にある。sp の比率が大きい場合はその逆の傾向を示す。
3DLCを使用する場所や目的に応じて，膜質及びそれをTable2

Requirement performance of OTS deposition

process実現するための最適な成膜プロセスが選択される。成膜条件により膜質及びその分布，表面粗さが変化する。
DLCの成膜において，パーティクルの低減が大きな課題となる。パーティクルの発生に影響を与える要因として，スパッタリングターゲットの品質及び成膜手法が挙げられ，それらの選択には留意しなければならない。
5.2 膜質制御の具体的事例
膜質制御の具体的事例として，基板を設置するステージに電気的なバイアスを印加するステージバイアスの効果を紹介する。スパッタリング法においては，ス

4.2 環境，人体へ配慮したシステムの構築

テージバイアスの印加によって膜質を制御できること

前述した通り，OTSには毒物である砒素等が含まが知られている 。DLCの成膜において，ステージバれており，その取扱いにおいて，環境，人体に配慮しイアスとしてRFを投入した例を示す。Fig.7（a）に比たシステムの構築が必要である。装置を含む構築され抵抗，Fig.7（b）に表面粗さのバイアスパワー依存性をたシステムには多くのノウハウが投入されており，本示す。いずれの特性もステージバイアス印加及びその項ではその詳細説明については割愛させて頂くが，以印加パワーの増大によって改善していることがわかる。

下の項目について検討，改善が行われている。

活性種（正イオン）の引き込みにより，膜の高密度化1 ）装置全般およびユーティリティ関連技術と表面の平滑化が促進されているものと考えられる。

7）（ア）砒素等含む毒物を安全に取扱う方法

11
April/2021 No.84

Fig.7

Table3

RF-Bias power dependency of resistivity and surface roughness

Standard process requirements of DLC film1 ）抵抗ドリフト：材料は，原理的に高抵抗のアモルファス状態では，抵抗ドリフトによって抵抗は時間と共にべき乗則（~ t ）に従ってゆっくりと増0.1

大していく。アナログ的な抵抗値そのものがコンピューティングにそのまま影響を及ぼすAIデバ
イ ス で は， 深 刻 な 課 題 と な る。IBMはMetalliclinerという高抵抗アモルファス状態になった時の電流バイパスを設ける方法を提案した 。
7）2 ）消 費電力：現状のAIデバイスは，人の脳と比較して，数千～数万倍の消費電力を使用するという
5.3 DLC膜の代表的な特性実験結果がある。並列処理の各々の電流消費を削

上記で述べてきた通り，DLCの成膜にはスパッタ減する必要があり，その為には抵抗素子である材

リングターゲット，成膜手法，プロセスを組み合わせ，料の高抵抗化が必要となる。具体的には，相変化最適な膜質になるように調整している。Table 3に標

材料に酸素などをドープする新たなプロセス開発

準的な成膜条件によるDLC膜（膜厚15 nm）の代表的が必要となる。または，電流の通り道を極力少なな特性を示す。特筆すべきは，表面粗さ（Rms）はくすることで高抵抗化を図ることも考えられる。

1 nm未満であること，パーティクルは粒径50 nmUPで100個以下を達成していることである。

6.2 CVD-GST膜技術を用いたアナログコンピュー
ティングの実証

6.

AIデバイスへの応用

第 2 章で説明したようにPCRAMは，神経回路に相当する素子の抵抗値の変化という形で疑似的に表現で前述のPCRAMのニューラルコンピューティングへの応用として，我々はPCM-CVD技術を用いて作成されたFill-in confined PCRAM素子を用いて，機械学習を行い，その結果をMNISTで正答率を評価した。

きると素子として利用できるが，ここでは具体的にど初めにFig.8に今回用いたPCRAM素子のインテグレのような技術が必要なのかを議論した後で，これまでーションスキームを示す 。特徴としては，Confined-の開発成果について紹介する。

cellにGSTを埋め込む前に金属性の薄膜を敷くことで，9）上下の電極に挟まれたGST素子が高抵抗のアモルファ6.1 必要なデバイス特性

12ス状態に相変化した際の電流バイパスの役割をこの薄ニューラルコンピューティングに不揮発メモリ素子膜が担う構造になっていることである。この構造を用としてPCRAMを応用する場合，抵抗ドリフトと消費いて，アナログ動作をさせた時，40 kΩと500 kΩの電力の低減が重要になる。

間の各抵抗値に制御することが出来，抵抗ドリフトがFig.10

Linear Controllability of GST resistancewith 2T2R circuit. ©2019 VLSI. Reprinted，
with permission，from Ref.9

Fig.8 Integration scheme of Fill-in confined
PCRAM and Results of GST filling. ©2015

IEEE. Reprinted，with permission，from Ref.87.

まとめ

本稿では，相変化メモリ向けの成膜技術とプロセス開発について説明した。長年の不揮発性メモリ開発の継続が実を結び，SCMやAIデバイスへと応用範囲の裾野は広がってきている。特色のあるカルコゲナイド
材料に適したPCRAM装置とプロセス技術を基に，量産性向上と，より高性能で高集積化に向けた開発が継続している。今後，高速データ処理やエッジコンピューティングなど身近なニーズへ我々の技術が役に立つことを希望する。
文 献Fig.9

Control of GST resistance with performanceof low resistance drift. ©2019 VLSI.
Reprinted，with permission，from Ref.9

1） R. Freitas and W. Wilcke : IBM Journal of R. andD., 52（4/5）, p.439-447（2008）
2） D. Kau, S. Tang, I. V. Karpov, R. Dodge, J. A.
Kalb, J. Stand, A. Diaz, N. Leung, J. Wu, S. Lee,
T. Langtry, K. Chang, C. Papagianni, J. Lee, J.

ドリフト係数0.005という十分低い値に抑えられ，一Hirst, S. Erra, E. Flores, N. Righos, H. Castro and

定値を示し続けていることが示された（Fig.9） 。

G. Spadini : IEDM Tech. Dig.（IEEE, 2009）
, p.

10）

本デバイスを機械学習に用いる場合，抵抗値を上下617.

させる必要がある。今回，Fig.10のように 2 つの相変

3） Intel News Release, July 28, 2015（http://化素子をFig.10のように組み合わせて2T2R回路を作

newsroom.intel.com/community/intel_

り，その差分を出力さえると出力値を上下させること

newsroom/blog/2015/07/28/intel-and-micron-が出来る。このデバイスを補完するもう一つの2T2R

produce-breakthrough-memory-technology）（Last

回路をさらに組み合わせた4T4R回路を用いて機械学

accessed: 2021-1.10）

習をさせることで，MNISTで97.4 ％の正答率が得られた。この事から，相変化材料は将来的にAIデバイスへの応用が可能であることが示された 。
10）4） P. Cappelletti : IEDM Tech. Dig., p. 10.1.1-10.1.4.
（2015）
5） C. W. Petz, Y. J. Hu, D. W. Collins and A. McTeer :U. S. Patent 9, 419, 212 B2（2016）．
13
April/2021 No.84

6） A. Debunne, K. Virwani, A. Padilla, G. W. Burr,

9） M. BrightSky, N. Sosa, T. Masuda, W. Kim, S.

A. J. Lellock, V. R. Deline, R. M. Shelby and B.

Kim, A. Ray, R. Bruce, J. Gonsalves, Y. Zhu, K.

Jackson: Journal of The Electrochemical Society,Suu and C. Lam : IEDM Tech. Dig., p. 3.6.1-3.6.4.

158,（10）H965-H972（2011）.

（2015）

7） S. C. Seo and D. C. Ingram: J. Vac. Sci. Technol.
A 13（6）, Nov/Dec（1995）.

1410）W. Kim, R. L. Bruce, T. Masuda, G. W. Fraczak,N. Gong, P. Adusumilli, S. Ambrogio, H. Tsai, J.

8） S. Kim, N. Sosa, M. BrightSky, D. Mori, W. Kim,Bruley, J. –P. Han, M. Longstreet, F. Carta, K.

Y. Shu, K. Suu and C. Lam: IEEE Trans. Electron

Suu and M. BrightSky: Proc. of 2019 Symp. on

Devices, 63, 10（2016）.

VLSI Technology,（Kyoto, Japan）（2019）, p.66.