半導体多層配線における成膜技術
髙澤悟 ・園田和広 ・隣嘉津彦 ・植松正紀 ・小風豊
＊1＊1

＊1

＊1

＊1

Deposition Technology for Multilayer Wiring of Semiconductor Device
Satoru Takasawa , Kazuhiro Sonoda , Kazuhiko Tonari , Masaki Uematsu , and Yutaka Kokaze
＊1

＊1

＊1

＊1

＊1

Institute of Advanced Technology, ULVAC
Institute of Advanced Technology, ULVAC, 1220-1 Suyama, Susono, Shizuoka, 410-1231, Japan

We have developed pretreatment technology, Cu sputter deposition technology, and CVD-Co
deposition technology for semiconductor multilayer wiring technology. The New remote plasma
Process of the pretreatment technology suppressed the damage to the Low-k film, and the uniformity
in the wafer surface and the stability of the continuous treatment were obtained. The New CVD-Co
Process realized a uniform film formation with a film thickness of 1.5 nm and obtained goodcoverage performance in a fine pattern. In the future, these wiring formation technologies areexpected to be applied to Logic and Memory Devices.

1.

はじめに

近年，LSI（Large Scale Integrated Circuit）はパソ
コンやスマートフォンの他に家電や自動車などにも搭載され，あらゆるモノがインターネットで繋がるIoT

る最小配線幅は20 nmまで微細化されており，さらなる微細化に向けCuやCVD-Coを用いた金属配線やSiO2やLow-k材料を用いた層間絶縁膜などの材料開発も進められている 。
1）

著者らは半導体多層配線技術として，前処理技術，（Internet of Things）社会の実現のためには重要なCuスパッタ成膜技術および最先端配線材料のCVD-Co半導体デバイスである。LSIはムーアの法則に従って成膜技術を開発した。本著では弊社の半導体多層配線微細化により集積度向上を続けてきたことは知られて用スパッタ装置「ENTRON」における前処理技術，いる。Fig.1のようにその金属配線はSi基板上のトランCuスパッタ成膜技術および次世代配線材料のCVD-Coジスタ同士を接続するため三次元的な多層構造になっ成膜技術について紹介する。ている。2020年現在では多層配線の最下層配線におけ

2.

前処理技術 リモートプラズマ

2.1 背景半導体多層配線は層間絶縁膜をエッチング加工されたトレンチ溝及びビア穴（デュアルダマシン構造）に金属材料を埋め込むことで形成される。金属材料はまず初めにスパッタ法でバリア層（Ta/TaN）とシード層（Cu）が成膜され，続いて電解めっき法でCuを埋込み，化学的機械研磨（CMP）で平坦化することで配線形成される。これら工程を繰り返すことで半導体多層配線が構築される。多層配線の最表面にはCuの自然酸化膜が存在している。そのCu酸化膜は配線間のコンタクト抵抗を増加させデバイス特性に悪影響をFig.1

Cu multilayer wiring cross section

及ぼすため，スパッタ工程前に酸化膜を除去する技術が必要である。従来は誘導結合プラズマ（ICP）のプラズマにより水素イオンを発生させ，RF基板バイア
ス印加により水素イオンを基板へ引き込みCu酸化膜

株式会社アルバック 先進技術研究所（〒410-1231 静岡県裾野市須山1220-1）＊1	を還元する技術が用いられてきた。近年，微細化への対応のため層間絶縁膜にはLow-k材料が主流となってApril/2021 No.84

1

Oxygen concentraon(atoms/cm3)

1.0E+24

1.0E+22
1.0E+211.0E+20

1.0E+191.0E+18
1.0E+17Fig.2

Schematic of Remote plasma apparatus
Fig.3

Before remote plasma process
A er remote plasma process

1.0E+23020406080
Depth (nm)100120SIMS profile of Cu/Cu/SiO2 subいる。しかし，Low-k材料は水素イオンに対して耐性が弱く，誘電率が上昇する問題を引き起こす。そのた
めLow-kに対するダメージを抑制かつCu酸化膜を還元

Cu（60 nm）/熱酸化膜となり，CuOx層はリモートプラ可能な前処理技術が必要である。そこで我々はプラズズマ処理された膜となる。還元処理有無のサンプルにマ源とウェーハ処理室を隔離することで水素イオンをおいてSIMS分析により酸素濃度を比較した。

遮蔽し，水素ラジカルを用いたリモートプラズマ技術

Fig.3にSIMS分析結果を示す。還元処理無し条件ではCu膜中の膜厚領域40 nm～70 nmにおいて約5E+21を開発した（Fig.2）。

atoms/cm の酸素濃度であった。一方，還元処理有り
32.2 ウェーハ上への水素ラジカル到達のために必要な条件

条件ではCu膜中の同膜厚領域における酸素濃度ピー
クはスパッタCu膜の酸素濃度まで減少していること

水素ラジカルは再結合までの寿命が短く失活しやすが確認された。これはリモートプラズマによる水素ラい。失活の要因として，水素ラジカルが装置内壁や構ジカルにより，CuOxが還元され酸素が除去されたこ造物に衝突することが挙げられる。その対策として装とを示している。

置内の構造物を水素ラジカルに適した材質を使用することが重要となる。適した材質は再結合係数2）により，2.4 CuOx還元条件におけるLow-kの誘電率評価

金属表面よりも酸素終端している酸化膜表面を持つ材

次に還元条件を用いてLow-k膜の誘電率変化を評価

質のほうが再結合係数は小さい。また，リモートプラした。評価サンプルはApplied Materials社製のシリコ

ズマ中に酸素ガスを添加することも水素ラジカルの長ン 系（SiOC） のLow-k膜 で あ るBlack DiamondⅡxを寿命化に効果的である。酸素添加により装置内壁や構用いた。リモートプラズマによる水素ラジカル処理後，造物の表面を酸素終端しているためと考えられる。し誘電率の測定には水銀プローバーを用いLow-k基板面

かし酸素は層間絶縁膜であるLow-k膜を構成するメチ内を測定した。Table 1より還元処理前のk値は2.5～ル基を引き抜く懸念がある 。疎水基であるメチル基2.6の範囲，還元処理後は2.5～2.6の範囲であり，還元が引き抜かれると水分が吸着しやすくなり，水分によ処理前後でLow-k膜の誘電率の変化は殆ど無いことがってLow-k膜のk値が上昇する。そのため酸素供給の示された。

3）

コントロールも重要となる。
2.3 Cu膜表面における還元評価
Cuの自然酸化膜CuOxを用い還元評価を実施した。
評価手順は熱酸化膜ウェーハ基板上にスパッタCu膜を60 nm成膜後，大気暴露し自然酸化膜CuOxをCu表面に形成させた。最表面に自然酸化膜CuOxが形成されたウェーハ基板をリモートプラズマで水素ラジカル処理により還元し，真空状態のままスパッタCu膜を260 nm積層させた。膜構成としてCu（60 nm）/CuOx/

Table 1

Dielectric constant of Low-k film

Fig.4

Cu or CuOx relative reflectance and uniformity

2.5 リモートプラズマの面内分布・安定性評価
還元処理の面内分布評価および安定性評価のため，オン生成量を高め，空間電場および空間磁場を制御する機構とウェーハに負バイアスを印加することにより，Cuの酸化膜が形成された300 mmφウェーハにより反Cuイオンをウェーハに引き込む原理でカバレッジを射率測定を行なった。

向上する技術である。Fig.5に装置図を示す。スパッ・光学波長：436 nm
・測 定 点：49点 Edge Cut 3 mm
・相対反射率：Cu反射率/Bare Siウェーハ反射率
・Number of wafers： 1 ～40000 pcs.
Fig.4に還元処理後の相対反射率と面内分布の連続安定性結果を示す。ウェーハ枚数 4 万枚に相当する連続処理をおこなったところ，Cuの相対反射率およびウェーハ面内分布において安定した結果を得た。

3.

Cu配線Sputtering技術

イオン化スパッタ技術SIS（Self Ionized Sputter）
により微細な配線パターン基板への均一なステップカ

Fig.5

Schematic of Cu Sputtering apparatus

バレッジを実現している 。自己保持放電によりCuイ4）

Fig.6

Comparison of coating characteristics of Cu film by controlling the spatial magnetic field

3April/2021 No.84

タ室内部のシールドに正電圧を印加する機構やチャン方，空間磁場を制御することによりCuイオンの指向バー外の電磁石コイルによりスパッタ室内の空間に磁性が向上し，側壁は左右対称かつビア底は平坦な形状場を発生させる機構が搭載されている。これらによりのCu膜を形成され良好なカバレッジを示している。

周辺に逃げていたCuイオンを収集し，ウェーハへのイオン供給量を高めるかつCuイオンを垂直に入射することが可能となる。

4.

次世代配線材料CVD-Coの開発

空間磁場を制御有無の条件におけるパターン基板へ

最先端ロジックデバイス Cu配線工程には信頼性向上のCuスパッタのカバレッジ結果をFig.6に示す。空間とCu埋込マージン向上のため，CVD-Co-linerが使用さ磁場を制御しない場合，Cu粒子がウェーハ中央方向れている。また，近年ではDRAM工程への展開も計画からの入射成分がパターン基板へ多く入射される。そされていてその用途が広がっている。これまでに著者らのため，側壁へのCu膜厚が左右非対称となり，ビアはCVD-Co装置および成膜技術について報告してきた 。
5）底のCu膜は傾斜した形状をしている。カバレッジ不今回，Co-linerに必要とされている膜特性（薄膜・抵抗・良は後工程のめっき工程においてボイドの要因となり，Coverage）と埋込評価結果に関して紹介する。

エレクトロマイグレーションの問題を生じさせる。一1 ）薄膜および抵抗Co Linerで用いられるCo層の膜厚は 1 ～ 2 nmの薄膜で使われる。Fig.8に比抵抗と表面モフォロジーについて膜厚依存性結果を示す。膜厚が薄くなる程，比抵抗は上昇する傾向を示す。膜厚1.5 nmにおいて成膜条件の最適化により比抵抗約10000μΩcmのCo薄膜を得た。またモフォロジーに関しては凹凸の小さい緻密な膜形状を示している。
2 ）カバレッジ特性
パターン基板（トレンチ幅17 nm，AR 4.3）を用い
Fig.7

Schematic of CVD-Co apparatusてCo カバレッジ評価結果のTEM像をFig.9に示す。ト
レンチ壁に対しCo膜厚 2 nmが均一に形成されており

Fig.8

4

Co film resistance and surface SEM

良好なカバレッジ結果を得た。
3 ）埋込
Fig.10に示したCuリフロープロセスにより300 mmφウェーハに対する埋込評価を実施した。Fig.11にウ
ェーハ中央のセンター部と基板端 3 mmにおけるエッジ部のパターン基板の断面図を示す。これよりウェーハ面内においてほぼ100 ％の埋込が確認される。また，
トレンチ深さ220 nmにおいてA/R= 2 ～10のパターン
Fig.9

Co Coverage

形状の埋込評価を実施した。Fig.12より，全てのパターン形状においても良好なCu埋込が可能であることを確認できる。

Fig.10CVD-Co Reflow Process

Fig.11

TEM observation after Reflow

5April/2021 No.84

Fig.125.

Cu Reflow margin

まとめ1） T.Nogami : Proc.of ADMETA（2020）

半導体多層配線技術として，リモートプラズマ技

2） MKS App. Note, 02/16-6/16, 2016（https://www.

術，Cuスパッタ成膜技術およびCVD-Co成膜技術を開mksinst.com/mam/celum/celum_assets/

発した。これら配線形成技術はロジック デバイスのresources/HydrogenToroidalPlasmaSources-

他にもDRAMなどのメモリー デバイスへの適用も期

AppNote.pdf ）待される。ただし，今後も半導体デバイス向けの配線

3） 栗原一彰，中崎靖：表面化学31，（3），150（2010）．

形成技術はさらなる微細化への対応などの要求が予想

4） S.Toyoda : SEMI News 5-6, 24,（2007）される。我々装置メーカーは市場要求に対応できるよ

5） Y.Kokaze, Jpn. J. Appl. Phys. 52（2013）

う装置開発を進め，付加価値を高めた装置提案ができるよう努める必要がある。

6

文 献