Multifunctional logic circuits constructed byorganic antiambipolar transistors
Ryoma Hayakawa, Debdatta Panigrahi, Yutaka Wakayama*
Research Center for Materials Nanoarchitectonics (MANA), National Institute for Materials Science
1-1 Namiki, Tsukuba, Ibaraki 305-0044, Japan
WAKAYAMA.Yutaka@nims.go.jp

VOUT (V)

Input voltage 2

Organic integration circuits (ICs) hold promises for future smart society technologies due to theirbenefits involving mechanical flexibility and low-cost production. However, the integration
Antiambipolar transistor
density of organic ICs remains low because of theMultivalued logic circuits
incompatibility with current lithography techniques.
DS
Thus, a new strategy is prerequisite to achieve highP-typeN-typeperformance organic ICs. In this regard, we developed
unique logic circuits using antiambipolar transistors(AATs). An AAT has a partially overlapped p–n junction,
exhibiting remarkably high negative differential Ternary logic-in-memory
Reconfigurable logic circuits
Initial“1”
10Program 110001resistance. Owing to this feature, multifunctional logic
Program28
Erasecircuits, e.g., multivalued logic circuits, ternary logic6
NAND
NOR
4
in-memory, and reconfigurable two-input logic circuits,
1
0
0
2
1
1
have been demonstrated. These achievements are
“0”
0
0
1
0
1
0
2
4
6
Input voltage 1
attractive to realize innovative organic ICs.
V (V)
IN

Keyword: Antiambipolar transistors, Negative differential resistance, Multivalued logic circuits, Logic-inmemory, Reconfigurable two-input logic circuits
Ryoma Hayakawa is a principal researcher in Research Center for Materials
Nanoarchitectonics (MANA), National Institute for Materials Science (NIMS). He
received Ph.D. from Osaka Prefecture University in 2006. Then, he earned Japan
Society for the Promotion of Science fellowship in 2006. After working as research
fellows in International Center for Young Scientist in 2010 and MANA in 2012, he took
the current position in 2016. His research interest is to develop unique organic devices.
Debdatta Panigrahi received his Ph.D. from Indian Institute of Technology Kharagpur,
India in 2019. Then, he joined National Institute for Materials Science (NIMS), Japan as
a postdoctoral researcher in 2020, where he worked on developing flexible and opticallycontrollable multi-valued logic circuits and logic-in-memory devices. He was awarded
the Japan Society for the Promotion of Science (JSPS) fellowship in 2021. Currently,
he holds a postdoctoral position at Technion-Israel Institute of Technology, Israel.
Yutaka Wakayama served at Asahi Glass Company as a research engineer from 1989
to 1994 and a research member at ERATO Project from 1994 to 1998. He received his
Ph. D. from the University of Tsukuba in 1998. After working as a post-doctoral fellow
at the Max-Planck Institute for Microstructure Physics (Germany) from 1998 to 1999,
he joined the National Institute for Materials Science (NIMS). Now, he is working as
office chief of Research Center for Materials Nanoarchitectonics (MANA) of NIMS. His
current research interests are functional transistors and nanoelectronics using organic
molecules and 2D materials
Acc. Mater. Surf. Res. 2024, Vol.9 No.1, 1-10.

1有機アンチ・アンバイポーラトランジスタを用いた多機能論理回路
早川 竜馬, Panigrahi Debdatta, 若山 裕

物質・材料研究機構 ナノアーキテクトニクス材料研究センター
１．はじめに
現在の有機エレクトロニクスは、フレキシブル
エレクトロニクスという言葉に代表されるように有機材料の持つ軽量性、柔軟性、簡易な成膜性といった特徴を活かしたデバイス開発が主流となっている。折り曲げられる有機 EL ディスプレ
ー、壁に掛けられる太陽電池、体に張り付けられるヘルスケアーセンサーなどがその代表例となる 1-3)。一方、有機トランジスタを中核とする有機集積回路は、Internet of Things (IoT）社会の実現に向けて電子タグや様々なセンサーからの信号をリアルタイムに処理する A/D コンバータ
ーとしての応用が期待されている 4-6)。現在では
5 cm 四方に 100 個程度のトランジスタを集積した A/D コンバーターが実証されているが、有機デバイスでは、既存のリソグラフィー技術が適用できないため、その素子サイズは未だサブ mm
程度と大きく、集積密度は依然として低い 5,7)。そのため、素子の微細化だけに依存しない有機集積回路の高性能化が求められている。
上記背景から、我々は有機ｐｎ接合を利用したアンチ・アンバイポーラトランジスタ（antiambipolar transistor: AAT）と呼ばれる特殊な有機トランジスタを開発し、室温で 3～4 桁に及ぶドレイン電流の増減現象（負性抵抗）を観測することに成功した 8-10)。この AAT が示す特
異な伝導特性を利用し、従来の CMOS デバイスでは実現することが困難な新規論理回路を実証してきた。3 値、さらに 4 値インバータに代表される多値論理回路 11-14)、有機不揮発性メモリと 3 値ロジック回路を融合した多値ロジックインメ
モリ 15)、さらにデュアルゲート型 AAT を用いた再構成可能な 2 入力論理回路 16)など革新的な論
理演算素子を実証してきた。本稿では、上記取り組みについて紹介すると伴に今後の課題について解説する。
Acc. Mater. Surf. Res. 2024, Vol.9 No.1, 1-10.

２．アンチ・アンバイポーラトランジスタ
AAT の素子構造とトランジスタ特性の模式図を図 1 に示す。本素子の特徴は、p 型半導体とｎ型半導体を一部分重ね合わせたｐｎ接合をトランジスタチャネル内に有する点である。この特長
により、ゲート電圧の増加に伴いドレイン電流が減少する負性抵抗を示す。重要な事は、このドレイン電流の減少量が“室温”で 2 桁から 5 桁に達する点である 17,18)。既存の負性抵抗素子として代表的なトンネルダイオードや量子井戸・量子ドットを利用した量子効果トランジスタでは、
室温での電流減少量が 1～2 桁程度であることから 19-21)、まさに桁違いの電流変化量と言える。

Figure 1. (a) Illustration of the basic device
structure and the fundamental ID−VG curveof AATs, where the source and drainelectrodes are formed on p-type and n-typesemiconductors, respectively.

AAT に関する研究は 2006 年に Vusser らが提案した有機発光トランジスタに端を発する 22)。
発光トランジスタのチャネル部に図 1 に示す
AAT 構造を採用したのが始まりである。ちなみにアンチ・アンバイポーラトランジスタという名前は、2013 年に Jariwala らが AAT において見られるΛ型のドレイン電流特性がアンバイポーラト
ランジスタの V 字型のドレイン電流特性を“上下反対”にした形に類似することから命名した 23)。
以降、有機、無機材料問わず多種多様な材料を用いて研究開発が進められている 24-26)。

2３．有機 AAT の基礎特性とキャリア伝導機構
我々は、有機材料の持つ豊富な材料選択性とエ ネル ギー準位 の制御性 に着目し 、有機AAT に関する研究開発を進めている。図 2(a)に有機 AAT の典型的な素子構造と光学顕微鏡像を示す 8)。ゲート電極として高濃度ドープ Si 基板を用い、200 nm のシリコン酸化膜（SiO2）をゲー
ト絶縁膜として用いている。まず始めに、SiO2/Si
基板を有機溶剤により洗浄した後、キャリアトラ
ップサイトになる酸化膜表面の OH 基の影響を除 去 す る た め 、 10 nm の polymethyl
methacrylate （PMMA）をスピンコート法により成膜 し た 。 続 い て p 型 半 導 体 に は αsexithiophene (α-6T)、n 型半導体には N,N'Di-n-octyl-3,4,9,10-perylenetetracarboxylic
Diimide （PTCDI-C8）を採用し、真空蒸着法により形成した。蒸着時にコンタクトマスクを用い、p 型半導体層と n 型半導体層をチャネル中央部
で一部分重ね合わせた pn 積層構造(pn 接合)を形成した。最後にソース・ドレイン電極として Au
電極を真空蒸着し、AAT を作製した。
図 2(b)に SiO2/PMMA 絶縁膜上に形成した有機 AAT のドレイン電流（ID）−ゲート電圧（VG）特性を示す。ここで、α-6T 上の Au 電極をソース
電極、PTCDI-C8 上の Au 電極をドレイン電極としている。また、ドレイン電圧（VD）は−60 V とした。
負のゲート電圧を印加すると VG ＝ −30 V (Von)
か ら ド レ イ ン電流 が流れ 始め VG ＝ −40 V(Vpeak)まで増加した。さらにゲート電圧を増加す
ると、ドレイン電流は減少に転じ、VG ＝ −52 V(Voｆｆ)に極小値を持つ負性抵抗を示した。
この特異な伝導特性の起源について、トラン
ジスタ特性の解析、デバイスシミュレーション、
光電子顕微鏡およびケルビンプローブフォース
顕微鏡を用いたオペランド計測から検討してきた 27-30)。その結果、CMOS インバータで観測される貫通電流と同じ機構で負性抵抗が発現していることが明らかになった。これは、AAT のチャネル層が p 型半導体領域、pn 積層領域、n 型
半導体領域から構成されているため、pn 積層領域を一種の抵抗と考えると、p 型トランジスタと n
型トランジスタの直列回路となることに起因する。
図 2(c)にキャリア伝導機構の模式図を示す。
Acc. Mater. Surf. Res. 2024, Vol.9 No.1, 1-10.

Figure 2. (a) Device structure and optical
microscope image of the organic AAT. (b)ID−VG curve of the AAT. (c) Carrier transportmechanism of the AAT. Reprinted withpermission from Ref. 8; copyright 2017 andRef. 28; copyright 2022, Wiley-VCH GmbH.

(i)VG < Von（図 2(c)(i)）では、p 型半導体層は閾
値電圧以下のため、オフ状態となる。一方、n 型半導体層では、VD-VG に対応するゲート電圧が印加されているため、ドレイン電極から n 型半導体層へ電子注入が生じ、半導体層内に蓄積する。しかしながら、pn 接合界面にはエネルギー障壁が存在するため電子伝導は阻害され、系全体としてドレイン電流は抑制される。続いて(ii) Von < VG < Voff （図 2(c)(ii)）では、両方の半導体層がオン状態となるため、p 型半導体層から n型半導体層へ正孔電流、n 型半導体層から p 型半導体層へ電子電流が流れ、ドレイン電流として観測される。重要な事は、p 型半導体と n 型半導体の直列回路であるため、高抵抗の半導体層にドレイン電流が律速する点である。図 2（b）の場合では、Von < VG < Vpeak までは正孔電流、
Vpeak < VG < Voff では電子電流によりドレイン電流
3が律速されるため、p 型半導体層と n 型半導体層の ID−VG 特性の重ね合わせとして AAT のピークドレイン電流を再現できる。また、もう一つ重要な点は、両キャリアは面内 pn 接合を介して流れることである。これは、有機分子が基板に垂直方向に配向するため、面内でのキャリア伝導が支配的となるためだと考えらえる。最後に(iii) VG> Voff （図 2(c)(iii)）では p 型チャネルはオン状態であるが、n 型チャネルはオフ状態となるため、ドレイン電流は抑制され、負性抵抗を示す。
このように AAT では p 型半導体層と n 型半導体層の ID−VG 特性の重ね合わせとしてドレイン電流が観測される。この特長を活かして、以下に示す様々な論理回路へ展開した。
４．多値論理回路
４-１．３値論理回路
AAT を利用した論理回路の代表例として多値論理回路が挙げられる。多値論理回路は、シリコン集積回路で古くから検討されてきたが、3値インバータ動作を実現するだけで 6 個程度のトランジスタを必要とする 31)。そのため、回路設計が複雑となり多値化によるメリットが得られず、現在でも実用化には至っていない。また、単電子トランジスタや量子井戸型トランジスタに代表される量子効果トランジスタにおいて、離散したエネルギー準位を利用した多値論理回路が提案されてきた 32-34)。幾つかの系で室温動作が報告されているが、トンネル伝導を利用するため
室温での安定動作という点で課題がある。一方、我々の提案する 3 値インバータは、通常のCMOS インバータの p 型トランジスタを AAT に置き換えた単純な回路構成で実現できる 11-13)。
図 3 (a) に有機 AAT を用いた 3 値インバータの素子構造を示す。ここで高濃度ドープ Si 基
板を入力電極として用いている。n 型半導体である PTCDI-C8 上にソース電極、p 型半導体である α-6T 上にドレイン電極、その中間に出力電極を設置した。本素子で重要な点は、図 3 (a)に示すように AAT と PTCDI-C8 トランジスタの直列回路から構成されているため、印加したドレイン電圧(VDD)は、入力電圧（VIN）に対応した２つのトランジスタの抵抗比に分配され、出力電
Acc. Mater. Surf. Res. 2024, Vol.9 No.1, 1-10.

圧（VOUT)として表示されることである。したがって、
VIN に対する各トランジスタの ID-VG 特性を評価することが上記インバータ動作を理解する上で重要となる。

Figure 3. (a) Schematic illustration andequivalent electrical circuit of the ternary
inverter. (b) ID−VG curves of the AAT (blue line)
and the PTCDI-C8 transistor (red line). (c)Voltage transfer curve of the ternary inverter.
Reprinted with permission from Ref. 11;
copyright 2018, American Chemical Society.

図 3 (b) に AAT と PTCDI-C8 トランジスタの
ID-VG 特性を示す。ここで PTCDI-C8 トランジス
タに印加されるゲート電圧は VIN、AAT に印加されるゲート電圧は VDD−VIN となる点に注意が必要である。PTCDI-C8 トランジスタのドレイン電流（赤線）は入力電圧の増加と伴に単調に増加するが、AAT のドレイン電流（青線）は、初め減
少した後、増加に転じ、再び減少する。この両ト
ランジスタのドレイン電流の挙動の違いから IDVG 特性は 3 つの異なる VIN 領域（I, II, III）に分けることができる。このドレイン電流の大小関係を反映して VIN−VOUT 特性に“1”, “1/2”, “0”に対応する 3 つの異なる電圧が出力され、3 値インバータとして機能した（図 3 (c)）。領域 I では、
AAT がオン状態である一方、PTCDI-C8 トラン
ジスタはオフ状態となるため、ドレイン電極と出力電極が短絡し、VD が出力電圧 (Vout) として表示される（論理値”1“）。続いて領域 II では、
4

双方のトランジスタにドレイン電流が流れるため、VD は AAT と n 型トランジスタの抵抗比に分配され中間電圧（論理値“1/2”）として出力される。
領域 III では、n 型トランジスタがオン状態である
一方、AAT はオフ状態となるため、ソース電極と出力電極が短絡し、出力電圧は 0 V （論理値”0“）となる。このように AAT と n 型トランジスタ
を組み合わせた単純な回路構成で 3 値インバータ動作を実証した。
４-２．４値論理回路への拡張
４-1．においてAATを用いて3値インバータを実証できることを紹介した。この成果は、AATの示すピークドレイン電流の数を増加できれば、さらなる多値化が実現できることを示している。この目的に対し、異なるn型半導体を積層し、AAT
チャネル内に2つの面内pn接合を形成した（図4(a)）14)。ゲート電圧に対して、２つの面内ｐｎ接合に起因するピークドレイン電流を観測できれば、4値インバータへ応用できる。ここでn型半導体 と し て PTCDI-C8 (n1) お よ び PhC2H4benzo[de]isoquinolino[1,8-h]quinolone diimide（PhC2-BQQDI）(n2)、p型半導体には高移動度
半 導 体 と し て 知 ら れ る 2,7dioctyl[1]benzothieno[3,2-b][1]benzothiophene（C8-BTBT）(p)を用いた。
図 4（b) に 2 つの面内 pn 接合を有する AATの ID-VG 特性を示す。従来の単一 pn 接合を有する AAT では、1 つのピーク電流しか観測されなかったが、本素子では、VG (= Vpeak 1) = −8.3 V
および VG (= Vpeak 2) = −11.0 V に 2 つのピークを持つドレイン電流を観測した。これは PTCDIC8 と PhC2-BQQDI 半導体層の閾値電圧が異なるため、VG に依存してキャリアの伝導経路が異なることに起因する。Von 1 <VG <Voff 1 では、下部の PTCDI-C8 層がオン状態となるため、n1↔p間の面内 pn 接合を電子と正孔が伝導する（図 4（c)(i)） 。一方、 Voff 1 <VG <Voff 2 で は、 上部のPhC2-BQQDI 層がオン状態となる一方、下部のPTCDI-C8 層はオフ状態のため、n2↔p 間でキャリア伝導が生じる（図 4 (c)(ii)）。VG > Voff 2 では
両方の n 型半導体層がオフ状態となるため、正孔のみが C8-BTBT 層を流れ、ドレイン電流はAcc. Mater. Surf. Res. 2024, Vol.9 No.1, 1-10.

Figure 4. (a) Device structure of the AAT,
where

two

n-typesemiconductors

arevertically stacked and form two lateral p-njunctions in the transistor channel. (b) ID−VG
curve of the AAT with two lateral p-n junctions.
(c) Carrier transport mechanism of the AAT.
Reprinted

from

Ref.

14

with

certainmodifications; copyright 2023, Wiley-VCH
GmbH.

再び増加する（図 4(c)(iii)）。このように異なる n型半導体層を積層することで ID-VG 特性に 2 つのピークドレイン電流を観測することに成功した。
上記成果をもとに作製した 4 値インバータの素子構造と等価回路を図 5(a)に示す。3 値インバータと同様に AAT とｎ型トランジスタ（PTCDIC8/PhC2-BQQDI 積層トランジスタ）の直列回路から構成されている。このインバータ特性を理解するために図 5(b) に AAT とｎ型積層トランジ
スタの ID-VG 特性を示す。横軸は、VIN から各トランジスタへ配分されるゲート電圧に変換している。
この AAT における 2 つのピークドレイン電流の発現により、ID-VG 特性は 4 つの領域に分けられる。この特長により、図 5(c)に示す VIN −VOUT 特性において 4 つの異なる電圧値が出力され、4値インバータとして機能した。ここで、図 5(b)に示す 2 つの負性抵抗領域（NDR 1,2）は図 5(c)の論理値“1/3”、“2/3”に対応する。
上記成果は、異なる n 型半導体を積層するという比較的簡単な手法で多値化が可能であることを示している。今後、5 値、6 値とさらに多値化を目指す上で重要な知見である。
5

Figure 5. (a) Device structure and equivalent
electrical circuit of the quaternary inverter. (b)ID−VG curves of the AAT with two lateral p-njunctions and n-type transistors. (c) Voltage
transfer curve of the quaternary inverter.
Reprinted

from

Ref.

14

with

certainmodifications; copyright 2023, Wiley-VCH
GmbH.

５．多値ロジックインメモリ
現在のノイマン型コンピューターでは、ロジッ
クとメモリが物理的に分離しているため、演算処理に遅延が生じることが問題となっている。そのため、ロジックとメモリを混載したロジックインメモ
リの実現が求められている 35-37)。また、有機集積回路では、トランジスタやメモリサイズがサブ mm程度であるため、素子面積を低減する上でも大きな利点がある。
上記目的に対し、これまで開発してきた有機
3 値インバータと有機不揮発性メモリを融合した
多値ロジックインメモリを実現することに取り組ん
だ 15) 。多値ロジックインメモリの素子構造を図6(a) に示す。n 型半導体には PhC2-BQQDI、
p 型半導体には C8-BTBT を用いた。また、不揮発性メモリとして、亜鉛フタロシアニンコアスタ
ーポリマ型ポリスチレン（ZnPc-PS4）を採用した。
上記ポリマーは、フタロシアニン分子の周りに絶縁体であるポリスチレンが結合しているため、ナノフローティングゲートとして機能する。フタロシ
Acc. Mater. Surf. Res. 2024, Vol.9 No.1, 1-10.

アニン分子にトラップされた電荷を長時間保持できる利点がある 38-40)。AAT を構成する各半導体層から ZnPc-PS4 へ同種類のキャリア（正孔または電子）を書き込むことができれば、AAT のID−VG 特性を平行移動させることができるため、
3 値インバータと 3 値メモリを融合した 3 値ロジ
ックインメモリ動作を実現できる。
図 6 (b) に ZnPc-PS4 への書き込みおよび消去操作を示す。ここで正孔を ZnPc-PS4 に注入する操作を書き込み操作、注入した正孔を消去する操作を消去操作と定義する。書き込み操作
時には VG = −10 V を印加しているため、C8BTBT 層に蓄積した正孔が ZnPc-PS4 へ注入される（図 6 (b)(i)）。一方、PhC2-BQQDI 層は空乏化しているため、キャリアは存在しない。そこ
で、PhC2-BQQDI 層の吸収波長（図 6(c)）に対応する可視光を照射し、光励起により電子-正孔対を生成した。その後、生成された正孔は
ZnPc-PS4 へ注入される。続いて消去操作では、
VG = 10 V を印加しながら C8-BTBT 層の吸収波長に対応した紫外光を照射した（図 6 (b)(ii)）。
C8-BTBT 層では光励起により生成した電子、
PhC2-BQQDI 層では VG により電気的に蓄積した電子が ZnPc-PS4 に注入され、トラップされていた正孔と再結合することで消去する。
実際に書き込み、消去操作を行った結果を
図 6（d）に示す。初めに書き込み操作として、VG= −10 V を 20 秒間印加しながら、4 mW/cm2 の可視光を照射した。その結果、AAT 素子の IDVG 特性に見られる Vpeak は初期状態の−7.5 V から−8.4 V へ平行シフトし、C8-BTBT およびPhC2-BQQDI 層から ZnPc-PS4 へ正孔が注入されていることが分かる (図 6 (d), Program 1)。さらに可視光強度を 60 mW/cm2 へ増加すると、
Vpeak はさらに−9.0 V へ段階的にシフトした (図 6(d), Program 2) 。その後、消去操作として柴外光（1.2 mW/cm2）を照射しながら、VG = 10 V を
15 秒間印加することで初期状態の Vpeak 位置に回帰した（図 6 (ｄ), Erase）。これは、各半導体層から ZnPc-PS4 層へ電子が注入され、トラップされた正孔と再結合することで消去した結果である。このように光照射条件とゲート電圧を適宜制御することで、AAT の Vpeak 位置を制御すること6

に成功した。
この特長を利用して 3 値メモリと 3 値ロジック
動作を単一素子で実証した結果を図 6 (e) に示す。まず初期状態において 3 つの異なる電圧が出力されており、3 値インバータとして動作した。

Figure 6. (a) Device structure of the ternary
logic-in-memory. (b) (i) Visible-light-assisted
programming and (ii) ultraviolet-light-assisted
erasing processes of the logic-in-memory. (c)UV-VIS absorption spectra of C8-BTBT and
PhC2-BQQDI films. (d) ID−VG curves of the
AAT with ZnPc-PS4 and (e) voltage transfer
curves of the ternary logic-in-memory at theinitial,programmed,

Reprinted

frommodifications;

and

Ref.

copyright

15

erasedstates.

withcertain

2023,

AmericanChemical Society.
Acc. Mater. Surf. Res. 2024, Vol.9 No.1, 1-10.

さらに 2 段階の書き込み操作 (Program1, 2) により、AAT の Vpeak を段階的に減少させることで中間出力値 (“1/2”) の VIN も減少する。ここで、VIN = 3 V を読み取り電圧とすると書き込み操作に対応して“0”, “1/2”, “1”の 3 つの異なる電圧が出力された。電圧を切った後も ZnPc-PS4 内に電荷が保持されるため、不揮発性メモリとして機能した。本成果は 3 値インバータと 3 値メモリを同一素子で実現した初めての例となる。
６．再構成可能な２入力論理回路
ここまでボトムゲート型 AAT を用いた論理回路について紹介してきた。本章においては、さらにデュアルゲート型 AAT へ拡張し、2 入力論
理回路へ応用した結果について述べる (図 7(a))16)。デュアルゲート構造へ拡張するためには、
有機半導体層にダメージを与えることなく高品質なトップゲート絶縁膜を形成する必要がある。
本素子では、フッ素樹脂として知られる CYTOP（AGC, CTL-809M）と酸化ハフニウム（HfO2）を組み合わせることで実現した。CYTOP の溶媒となる CT-SILV180 はフッ素含有率が 76 ％と高いため、通常の有機分子に対して溶解度が低い。そのため、本素子で半導体層として用いる
α-6T と PTCDI-C8 を溶解することなく成膜でき る 。 ま た 、 HfO2 は 原 子 層 堆 積 法 を 用 い て
120 ℃の低温で形成できるため、有機薄膜への熱ダメージが低減できる。さらに、20 程度の誘電率を有するため良好な絶縁膜として機能する。
図 7(b)にボトムゲート電圧(VG：bottom)およびトップゲート電圧（VG：top）掃引時のドレイン電流の 3次元マッピングを示す。赤矢印で示しているように VG：top の増加に伴い、Vpeak が低 VG：bottom 方向へシフトしていることが分かる。この効果を利用
して、2 入力論理回路へ応用した。ここで VG：
bottom を入力信号 1（ VIN1）、 VG：top を入力信号 2（VIN2）、ドレイン電流（ID）を出力信号とした。
図 7(c)-(g)に AND, OR, NAND, NOR, XORに対応するドレイン電流の 2 次元マッピングとその対応するロジック動作を示す。ここで 0 > ID >−7.5 nA の場合を出力信号“0”、ID < −7.5 nAの場合を出力信号“1”と定義している。図 7(c)の2 次元マッピングにおいて、VIN1 および VIN2 がど
7

Figure 7. (a) Device structure and optical microscopy image of the dual-gate-type AAT with α-6T
and PTCDI-C8 channels, respectively. (b) three-dimensional ID mapping as functions of VG:bottom
and VG:top. Two-dimensional ID mappings as functions of VIN1 (= VG:bottom) and VIN2 (= VG:top) and thecorresponding logic circuit operations for the (c) AND, (d) OR, (e) NAND, (f) NOR, and (g) XOR.
Here, the ID mappings are shown in two distinct colors (white and purple) with a threshold of −7.5
nA. The output signal, “1” or “0,” is defined by an ID value of above or below −7.5 nA. Reprinted
with permission from Ref. 16; copyright 2022, Wiley-VCH GmbH.

ちらも“1”のときにだけ出力信号が“1”となり、
AND 回路として動作することが示唆される。実際に“0”と“1”に対応する入力電圧パルス (VIN1,
VIN2) を印加すると、(VIN1, VIN2) = (1, 1) のときにだけ出力信号が“1”となり、AND 回路として機能した。同様に入力電圧を適宜調整することで、
OR, NAND, NOR, XOR 回路を同一トランジスタで 実証し た。既存の CMOS デバイ スで は 、NAND 回路を構成するために 4 個、XOR 回路を構成するためには 10 個以上のトランジスタを必要とするが、本素子では、たった一つのトラン
ジスタを用いて 5 つの論理回路を実現した。入
Acc. Mater. Surf. Res. 2024, Vol.9 No.1, 1-10.

力電圧により、種々の論理回路を再構成できる
ため、大幅な素子数の削減に繋がる。微細化だけに依存しない有機集積回路の高性能化手法として期待される。今後、種々の論理回路を電気的に切り替えられる特長を活かして、再構成可能コンピューティング技術への応用を進めていく。
７．まとめと今後の展望
現在の有機エレクトロニクスは、 発光やセンシ
ングといった比較的単純な原理で駆動するデバ
イス応用が中心になっている。一方で有機トラン
8

ジスタを中心とする演算処理デバイスの開発は
高移動度半導体の開発や成膜手法の進歩により 100 個程度の簡易な集積回路を形成できるまでに進展している。しかしながら、実用デバイスへの応用には数千個程度のトランジスタを集積する必要があり、実現にはほど遠い。そのため、有機集積回路の性能を飛躍的に向上させる新たなブレークスルーが求められている。
我々は AAT の有する特定のゲート電圧範囲
でのみドレイン電流が流れるという特徴を活かし、従来の有機エレクトロニクスの設計指針を変革する新規論理回路を実証してきた。多値論理回路では、AAT と n 型トランジスタによる直列回路を形成するだけで 3 値、さらには 4 値インバータとして機能することを実証した。また、多値ロジッ
クインメモリでは、有機ナノフローティングゲート
を用いることで、3 値インバータと 3 値メモリを融合した多値ロジックインメモリを実現した。さらに、デュアルゲート型 AAT を用いた再構成可能な 2
入力論理回路では、既存の CMOS デバイスでは 10 個以上のトランジスタを必要とする論理回
路動作を単一トランジスタで実証した。種々の論
理回路を電気的に切り替えられる特長を活かし、再構成可能コンピューティング技術への展開が期待される。いずれの演算素子も有機集積回路の高性能化・高集積化に繋がる成果である。
今後は駆動電圧の低減およびフレキシブル
エレクトロニクスへの展開を進める。現状では 10V 程度の駆動電圧を必要としているが、1 V 以内まで低減できれば、エネジーハーベスティン
グを利用したバッテリーレスな有機集積回路の開発も現実的になる。ヘルスケアーセンサーなどウェアラブル機器への搭載も可能になると考えられる。高誘電率絶縁膜の探索、電荷注入層の導入による閾値電圧の低減、高移動度有機
半導体の検討を進め、IoT 社会を支える次世代
有機集積回路の開発へ繋げていく。
８．謝辞
本研究は、国立研究開発法人 物質・材料研究機構、ナノアーキテクトニクス材料研究センタ
ー 、 科 学 研 究 費 補 助 金 (No. 19H00866,
21F21052, 23H00269) 、 TIA か け は し （ No.
Acc. Mater. Surf. Res. 2024, Vol.9 No.1, 1-10.

TK19-21, TK22-014） およびキャノン財団からの研究助成を得て行われた。また、有機ナノフ
ローティングゲートとして使用したZnPc-PS4ポリ
マーは、物質・材料研究機構、高分子・バイオ
材料研究センターの相見 順子主任研究員から提供を受けた。ご厚意に感謝する。
参考文献
1) M. Mizukami, S. Cho, K. Watanabe, M.
Abiko, Y. Suzuri, S. Tokito, J. Kido, IEEE
Electron Device Lett., 2017, 39, 39-42.
2) M. Kaltenbrunner, M. S. White, E. D.
Głowacki, T. Sekitani, T. Someya, N. S.
Sariciftci, S. Bauer, Nat. Commun., 2012, 3,770.
3) Y. Lee, J. W. Chung, G. H. Lee, H. Kang, J.Y. Kim, C. Bae, H. Yoo, S. Jeong, H. Cho, S.G. Kang, J. Y. Jung, D.-W. Lee, S. Gam, S.
Gyu Hahm, Y. Kuzumoto, S. J. Kim, Z. Bao,
Y. Hong, Y. Yun, S. Kim, Sci. Adv. 2021, 7,
eabg9180.
4) A. Yamamura, H. Matsui, M. Uno, N.
Isahaya, Y. Tanaka, M. Kudo, M. Ito, C.
Mitsui, T. Okamoto and J. Takeya, Adv.
Electron. Mater., 2017, 3, 1600456.
5) T. Leydecker, Z. M. Wang, F. Torricelli, E.
Orgiu, Chem. Soc. Rev., 2020, 49, 7627-7670.
6) Y. Takeda, K. Hayasaka, R. Shiwaku, K.
Yokosawa, T.
Shiba, M.
Mamada, D.
Kumaki, K.
Fukuda,S. Tokito, Sci.
Rep., 2016, 6, 25714.
7) P. A. Ersman, R. Lassnig, J. Strandberg, D.
Tu, V.
Keshmiri, R.
Forchheimer, S.
Fabiano, G. Gustafsson, M. Berggren, Nat.
Commun., 2019, 10, 5053.
8) K. Kobashi, R. Hayakawa, T. Chikyow, Y.
Wakayama, Adv. Electron. Mater., 2017, 3,
1700106.
9) K. Kobashi, R. Hayakawa, T. Chikyow, Y.
Wakayama, ACS Appl. Mater. Interfaces,
2018, 10, 2762-2767.
10) K. Kobashi, R. Hayakawa, T. Chikyow, Y.
Wakayama, J. Phys. Chem. C, 2018, 122,9

6943−6946.
11) K. Kobashi, R. Hayakawa, T. Chikyow, Y.
Wakayama, Nano Letters, 2018, 18, 43554359.
12) D. Panigrahi, R. Hayakawa, K. Fuchii, Y.
Yamada, Y. Wakayama, Adv. Electron.
Mater., 2020, 7, 2000940.
13) D. Panigrahi, R. Hayakawa, Y. Wakayama, J.
Mater. Chem. C, 2022, 10, 5559-5566.
14) D. Panigrahi, R. Hayakawa, Y. Wakayama,Adv. Funct. Mater., 2023, 33, 2213899.
15) D. Panigrahi, R. Hayakawa, X. Zhong, J.
Aimi, Y. Wakayama, Nano Lett., 2023, 23,319-325.
16) R. Hayakawa, K. Honma, S. Nakaharai, K.
Kanai, Y. Wakayama, Adv. Mater., 2022, 34,
2109491.
17) Y. Wakayama, R. Hayakawa, Adv. Funct.
Mater., 2020, 29, 1903724.
18) Y. Wakayama, C.-H. Kim, D. Panigrahi, R.
Hayakawa, Mater. Adv., 2022, 3, 5260–5273.
19) M. Boucherit, A. Soltani, E. Monroy, M.
Rousseau, D. Deresmes, M. Berthe, C.
Durand, J.-C. De Jaeger, Appl. Phys. Lett.,
2011, 99, 182109.
20) S. Sakr, E. Warde, M. Tchernycheva, L.
Rigutti, N. Isac, F. H. Julien, Appl. Phys. Lett.
2011, 99, 142103.
21) T. P. E. Broekaert, W. Lee, C. G. Fonstad,Appl. Phys. Lett. 1988, 53, 1545.
22) S. D. Vusser, S. Schols, S. Steudel, S.
Verlaak, J. Genoe, W. D. Oosterbaan, L.
Lutsen, D. Vanderzande, P. Heremans, Appl.
Phys. Lett. 2006, 89, 223504.
23) D. Jariwala, V. K. Sangwan, C.-C. Wu, P. L.
Prabhumirashi, M. L. Geier,T. J. Marks, L. J.
Lauhon, M. C. Hersam, PNAS, 2013, 110,
18076-18080.
24) M. Huang, S. Li, Z. Zhang, X. Xiong, X. Li,
Y. Wu, Nat. Nanotech., 2017, 12, 1148-1154.
25) B. Kim, Adv. Electron. Mater., 2020, 6,
2000426.
26) E. Wu, Y. Xie, Q. Liu, X. Hu, J. Liu, D.
Acc. Mater. Surf. Res. 2024, Vol.9 No.1, 1-10.

Zhang, C. Zhou, ACS Nano 2019, 13, 54305438.
27) R. Hayakawa, S. Takeiri, Y. Yamada, Y.
Wakayama, K. Fukumoto, Adv. Mater., 2022,
34, 2201277.
28) R. Hayakawa, S. Takeiri, Y. Yamada, Y.
Wakayama, Adv. Mater. Interfaces, 2022, 10,2201857.
29) C.-H. Kim, R. Hayakawa, Y. Wakayama,Adv. Electron. Mater., 2020, 6, 1901200.
30) S.-W. Jo, J. Choi, R. Hayakawa, Y.
Wakayama, S. Jung, C.-H. Kim, J. Mater.
Chem. C, 2021, 43, 15415-15421.
31) S. Lin, Y.-B. Kim, F. Lombardi, IEEE Trans.
Nanotechnol., 2011, 10, 217-225.
32) M. Seo, C. Hong, S.-Y. Lee, H. K. Choi, N.
Kim, Y. Chung, V. Umansky, D. Mahalu, Sci.
Rep., 2014, 4, 3806.
33) Y. Lee, J. W. Lee, S. Lee, T. Hiramoto, K. L.
Wang, ACS Nano, 2021, 15, 18483-18493
34) S. J. Kim, J. J. Lee, H. J. Kang, J. B. Choi,
Y.-S. Yu, Y. Takahashi, D. G. Hasko, Appl.
Phys. Lett., 2012, 101, 183101.
35) G. M. Marega, Y. Zhao, A. Avsar, Z. Wang,
M. Tripathi, A. Radenovic, A. Kis, Nature
2020, 587, 72-77.
36) C. Liu, H. Chen, X. Hou, H. Zhang, J. Han,
Y. G. Jiang, X. Zeng, D. W. Zhang, P. Zhou,
Nat. Nanotech. 2019, 14, 662-667.
37) Y. Wang, H. Tang, Y. Xie, X. Chen, S. Ma,
Z. Sun, Q. Sun, L. Chen, H. Zhu, J. Wan, Z.
Xu, D. W. Zhang, P. Zhou, W. Bao, Nat.
Commun. 2021, 12, 3347.
38) J. Aimi, P. H. Wang, C. C. Shih, C. F. Huang,
T. Nakanishi, M. Takeuchi, H. Y. Hsueh, W.
C. Chen, J. Mater. Chem. C, 2018, 6, 27242732.
39) J. Aimi, T. Yasuda, C. F. Huang, M. Yoshio,
W. C. Chen, Mater. Adv., 2022, 3, 3128-3134.
40) J. Aimi, C. T. Lo, H. C. Wu, C. F. Huang, T.
Nakanishi, M. Takeuchi, W. C. Chen, Adv.
Electron. Mater., 2016, 2, 1500300.

10