大 学 研 究 室 紹 介

東北大学 未来科学技術共同研究センター

シリコン産業に革命を起す半導体製造装置
東北大学

おお み

大見てらもと寺本ただひろひらやま

まさ き

しら いていい とうい忠弘、平山あきのぶ

章伸、程昌樹、白井の くち煒涛、井ノ口やすゆき

泰雪、
あつとし

敦智

アブストラクト
システムトータルの超高性能化、超低消費電力化を指向して、90nm →65nm →45nm →32nm →22nm と続く半導体集積回路の超微細化､ 超高集積化の研究開発が精力的に展開されている。同時にシステムの超高性能化には、2次元平面形状 MOS トランジスタに替わる3次元立体構造 MOS トランジスタとノンポーラスの低誘電率層間絶縁膜の導入が不可欠である。一方､ 現状の半導体技術､ 半導体産業は重大な行き詰まり状況に直面している。ゲート絶縁膜の極薄膜化及びデバイスの超微細化の必然的結果として、リーク電流が激増してこれ以上の微細化が行えない状態に追い込まれていることと、MOS トランジスタのしきい値電圧のばらつきが微細化と共に増大することから電源電圧を予定通表１

現状の分子反応ベース半導体生産に方式の課題り低下させられず､ 一層リーク電流の激増を招いていることが、その原因である。現状の半導体技術のこうした困難は､ 全て現状の貧困な半導体製造装置､ 特に現状のプラズマ装置に起因している。現状のプラズマ装置は､ 配線工程でのみ使われていて、トランジスタ製造工程にはつかえない。イオン照射ダメージやチャージアップダメージが大きすぎるからである。配線工程で使用されるプラズマプロセ
スが､ 結果としてトランジスタ性能を劣化させ､ トランジスタのしきい値をばらつかせ、1/f 雑音を増大させている。
半導体技術は､ 今、革命の時を迎えている（1－3）。すなわ
ち、現状の分子反応ベースの半導体生産方式からラジカル反応ベースの半導体生産方式への転換の時である。現状の分子反応ベースの半導体生産方式における課題とラジカル

表２ ラジカル反応ベース新半導体生産方式によって実現可能となる半導体回路反応ベースの半導体生産方式で実現可能となる半導体集積回路の特長を表１、2に示した。信頼性の高い超微細超高集RF 回 路 は Bipolar で 構 成 す る BiCMOS 構 造 で あ る た め、積半導体 ULSI 製造は、新しいラジカル反応ベースの生産工程数が長くチップ面積が大きい。システム LSI 時代を本方式でなければ実現されない。同時に、少品種大量生産対格化するには、シリコンの full CMOS システム LSI 技術の応の現状の半導体生産方式を、21世紀の主流となる情報家確立が不可欠である。

電時代に不可欠なディジタル ･ アナログ・RF 混載システム
CMOS LSI 製造を可能とする超多品種少量可変量生産対応

１．はじめにの生産方式に転換することが緊急に求められている。現状

トランジスタは1,000℃前後の高温熱処理工程で製造し、のシステム LSI は、ディジタル回路は CMOS、アナログ・Al や銅などの金属配線を使用する配線工程は400℃程度以

32SEAJ Journal 2006. 3 No. 101

東北大学
下の低温のプラズマ処理で行うというのが現状の半導体生設置されるプロセス領域はきわめて近い距離にあるが、プ産方式である。結果として、現状の半導体生産方式では、ロセス空間はプラズマ励起領域から完全に分離された拡散半導体 LSI は（100）Si 表面にしか製造できないし、MOSプラズマ領域にあるため、瞬時瞬時にウェーハ表面に流れトランジスタの構造は2次元平面形状に限定されるため、Si込む電子電流とイオン電流が打ち消し合い、どの瞬間にプ結晶自身が有する性能を十分に駆使できていないのが実情

ラズマを消してもウェーハ表面に電荷がまったく残留しなである。反応力の無い酸素分子（O2）や水分子（H2O）とい。すなわち、チャージアップダメージが原理的に存在しの高温反応で Si 表面に SiO2膜を製作しているため、（100）ない装置になっている。同時に、プラズマ励起領域と拡散Si 表面にしか比較的良質な SiO2膜が作れないことがその原プラズマ領域に設置されたウェーハ表面との距離は、ウェー因である。LSI の回路レイアウトパターンも厳しく制限さハ面内で一定であるため、電子・イオンプラズマ密度及びれている。MOS トランジスタのゲートに接続される配線面

その電子温度とラジカルの種類及びその密度とを、同時に積とゲート面積の比で決まるアンテナ比を､ 100から200以ウェーハ面内で均一にできるため、ウェーハ面内のプロセ下に設計しないと､ 製造工程中にすべての LSI チップが壊スの均一性を確立することが原理的に可能な装置になってれてしまうからである。自由な回路レイアウトパターンは､いる。電子温度の低いプラズマ励起領域で、狙いすましたまったく使えないのが現状の半導体技術である。

ラジカルを大量に発生させるため、超高品質の超薄膜 SiO2

半導体 LSI 製造は、細くて深い穴を掘って、その穴を所や Si3N4がすべての面方位のシリコン表面上に同じ成長速度定の材料で埋めることのくり返しである。現状の半導体製で形成可能である。すなわち、３次元立体構造 MOS トラ造装置（成膜装置、エッチング装置）は、プロセス速度のンジスタに道が拓けたのである。また、薄膜形成およびエッパターン依存性を有しており、微細化が進行してパターンチング用原料ガスは、きわめて電子温度の低いプラズマ領がある程度まで小さくなると､ 細くて深い穴が掘れなくな域に供給されるため、過剰解離されることがなく、どんなり､ 細くて深い穴が埋められなくなって、微細化が進行すに細くて深い穴の底にも十分に供給されることになり、プるごとに新規装置の導入すなわち大規模投資をくり返さざロセス速度にパターンサイズ依存性が生じない。すなわち、るを得ない状況にある。現状のプラズマ装置は､ 同じ種類

どんなに細くて深い穴でも、同じ速度で掘れるし、同じ速のウェーハに対して、同じガスの種類､ 同じガスの圧力､度で埋められる。微細化世代が進行するたびに繰り返し大同じセルフバイアスを設定したときのみ､ プロセスのウェー規模投資を要求された半導体産業が、大規模投資を繰り返ハ面内均一性は維持される。少しでも条件の異なるプロセす必要のない健全な産業に転換する時を迎えたのである。

スは､ 別の装置を用意してウェーハ面内均一性をそれぞれ新たに開発されたマイクロ波励起高密度プラズマ装置は、実現しなければならない。結果として､ 膨大な数の装置が円偏波を放射する Radial Line Slot Antenna（RLSA）と、必要となり大規模投資が要求されると共に、ウェーハ表面誘電体板の形状を最適化して、均一なプラズマ励起を可能の形状や材質が変るたびに新しい条件出しが要求されるこにすること、ガスの種類、ガスの圧力、基板電極のセルフとから少品種大量生産に限定される生産技術となっている。

バイアス及びウェーハの種類のいずれを変えてもプラズマ超微細化 ･ 超大規模集積化が進むと､ 通常、プロセスステッのウェーハ面内均一性が維持される装置になっている。毎プ数は増加するため､ 必要な装置台数が増大して、ますま回異なるウェーハ（異なる表面材料、異なる表面パターンす巨大な投資が要求されることになる。

形状のウェーハ）が入ってきても均一なプロセスが実現さこうした現状のプラズマ装置が有する重大な全ての欠点れるため、超多品種少量生産対応の半導体生産方式が可能を克服する新しい装置を、筆者等は半導体固有の基盤技術となる。まったく異なる薄膜の連続成膜やまったく異なるとして創り上げたウルトラクリーンテクノロジ（4－8）を総動薄膜からなる多層膜のエッチングもガスの種類やガスの圧員して、筆者の研究室と東京エレクトロン㈱を中心とする力を連続的に変えることで実現されるため、プロセスの簡22社の企業連合との共同で開発した。すなわち、マイクロ略化や生産性の向上に劇的に貢献する。

波励起超低電子温度高密度プラズマ装置（超高品質ゲート絶縁膜形成：１段シャワープレート構造、超高品質各種薄膜形成及び超高品質各種パターンエッチング：２段シャワー

２．ばらつき ･ 雑音の徹底的低減を要求する超微細大規模集積回路半導体技術（2,3）

プレート構造）である。その特長は、2.45GHz の円偏波のデバイス寸法を微細化して集積規模を大規模化し続けるマイクロ波をプラズマ励起に使用しているため、1012㎝ -3台ことが､ システムトータルの性能向上を可能にする半導体の高密度プラズマであるにもかかわらず略々1eV 程度以下

LSI の進歩の方向である。それらで構成されるシステムのと電子温度はきわめて低く、ウェーハ表面へのイオン照射信頼性を保証するには、半導体 LSI は保証期間（例えば10エネルギーは10eV 程度以下と低いため、いっさいイオン年間：3.15×108秒）の間､ まったく誤動作せずに動作し続衝撃ダメージを生じない。プラズマ励起領域とウェーハのけることが要求される。例えば、10GHz クロックで動作す
SEAJ Journal 2006. 3 No. 101

33

大学研究室紹介
る一兆ゲートのシステムが10年間誤りなく動作し続けるた
めに、信号／雑音（または、ばらつき）比は最低でも23.1以上でなければならない。
現状の半導体生産方式で最大のばらつき､ 雑音は MOS
トランジスタのしきい値電圧のばらつきσ（N）であり、ゲート長 L とゲート幅 W に依存し、現状の実力は、σ（N）=7.36／（LW）1／2［mV］で与えられ、2001年 ITRS のスケジュール通り0.4V 電源電圧で動作する22nm 世代の半導体
ULSI で十分な信頼性を実現しようとすると、しきい値電圧のばらつきσ（N）を、現状の1／20以下に低下させなければならない。
現状の大きなしきい値電圧のばらつきは、プラズマプロセスでのイオン衝撃ダメージ、及びチャージアップダメージにより発生している。チャージアップダメージが原理的に生じないマイクロ波（2.45GHz）励起高密度プラズマで電子の衝突断面積が大きい Ar、Kr をプラズマ励起ガスに用いると、電子温度が1.0eV、0.7eV 程度と低くなる為、イオン衝撃ダメージも抑制されプラズマ工程によるしきい値電圧のばらつきを抑制できる。

図１ （A）1 段シャワープレート型、（B）2 段シャワープ
レート型超低電子温度高密度プラズマ装置。
ゲート絶縁膜製作工程では 1 段シャワープレート型装置を、プラズマ励起空間で発生させたラジカルと原料ガスを反応させて成膜・エッチングを行うときには2 段シャワープレート型超低電子温度高密度プラズマ装置を用いる。
２段シャワープレート型超低電子温度高密度プラズマ装置

こうした電子温度が低く、拡散プラズマ領域でプロセス（図1（B））を用いる。

が行えるプラズマ装置をトランジスタ製造工程、配線工程ともに一貫して用いることが､ 超高性能・超低消費電力次世代半導体 ULSI 実現の唯一の道である。

３－１

1段シャワープレート型超低電子温度高密度プラズ

マ装置（9－12）
図１（A）に示される１段シャワープレート型超低電子

３．超低電子温度高密度プラズマ装置とラジカル反応ベー

温度高密度プラズマ装置の特徴を述べる。プラズマ励起はスで実現される高性能プロセス技術

シャワープレート直下10㎜以内で行われ、94～95％のマイ今後の ULSI 作りは、微細化による高性能化と低電圧化・クロ波電力はプラズマ励起に使用され、残りの５～６％の内部リーク電流低減による省電力化を行うため、LSI 中にマイクロ波電力は完全反射されチャンバ内部には進入しな作られるトランジスタのばらつき・雑音を徹底的に低減すい。プラズマ密度は1012㎝ -3と十分に高いため、（1）式であることが最も重要な技術開発課題である。現状のプラズマらわされるプラズマ周波数が、2.45GHz や8.3GHz より十分

装置は、ウェーハ表面へのダメージ、チャンバからの汚染高いからである。のために、トランジスタ形成、特にゲート絶縁膜形成工程には全く使えない。金属配線を形成した後でプロセスの低温化が必要な配線工程においては使用されているが、やはり、そのダメージのために今後の LSI 作りには使えない。

ωｐ＝（ne2 ２）mεe 0１（1）ただし、ｎ：電子密度、me：電子の質量、ε0：真空の誘電率、ｅ：電子の単位電荷である。シャワープレートから20㎜以

ダメージフリープロセスを実現するために超低電子温度拡上離れると電子温度は、1.0eV 近辺（Ar プラズマ、0.5Torr

散プラズマ領域におけるプロセスが必要であり、高生産性（67Pa））で一定値となる。この事実は、シャワープレートのために高密度のプラズマプロセスが必須となる。それをから20㎜以上離れた領域は、完全な拡散プラズマ領域であ実現したのが、マイクロ波励起によって形成される超低電ることを示している。Ar にくらべて、２倍および４倍程度

子温度高密度プラズマである。の電子の衝突断面積を有する Kr 及び Xe にガスを替えると、本章では、マイクロ波励起超低電子温度高密度プラズマ＊

2.45GHz 励起でそれぞれ0.7eV、0.5eV 程度の電子温度にま＊で低下した超低電子温度プラズマが実現される。シリコンラジカルを発生させて、直接酸化・窒化して形成される基板は通常シャワープレートから40～60㎜の位置に設置さSiO2や Si3N4のゲート絶縁膜製作工程では、1段シャワープれているから、プラズマ励起領域からは完全に分離されたレート型超低電子温度高密度プラズマ装置（図1（A））を拡散プラズマ領域がプロセス領域となる。結果としてシリ用いる。また、プラズマ励起空間で発生させたラジカルとコン基板表面に照射されるイオンにより発生する２次電子原料ガスを反応させて成膜・エッチングを行うときには、は、プラズマ励起にまったく寄与せず、どんなパタ－ン、装置について述べる。シリコン表面を O ラジカル、NH34

SEAJ Journal 2006. 3 No. 101

東北大学
材料を有する基板表面に対しても均一なプロセスが保証さ

３－２

２段シャワープレート型超低電子温度高密度プラズマ装置

れる。電子温度が１eV 以下と十分に低くなるので、基板表面やチャンバ内表面を照射するイオンエネルギーは十分小

本装置はシリコン直接酸化・窒化プロセス用に筆者等がさくなって、基板表面ダメ－ジや基板表面金属汚染はまっ開発したマイクロ波励起高密度プラズマ装置に下段シャたく発生しない。フロ－ティング状態にある基板表面を照ワープレートを導入した２段シャワープレート型マイクロ射するイオンエネルギーε bob は、波励起高密度プラズマ装置となっている。誘電体板を介し、

εbob ＝

KTe
milm
2.3me
2（2）

2.45GHz のマイクロ波がスロットアンテナより均一にチャンバ内に導入され、上段シャワープレート直下に1012㎝ -3をで与えられ、電子温度 Te に直線的に比例する。ただし、mi超える高密度プラズマが生成される。プラズマ励起ガスははイオン質量、Ｋは Boltzman 定数である。

上段シャワープレートからウェーハ表面に均一に導入されこの装置ではプラズマ励起領域において、プロセス促進る。プロセスガスを導入するための下段シャワープレートに必要な反応性に富んだ各種ラジカルが狙いすましたようは電子温度が１eV 程度以下に下がった拡散プラズマ領域に生成される。表面の酸化、窒化に不可欠な酸素ラジカルに設置する。照射イオンエネルギーが10eV 程度以下と十O ＊や NH ＊ラジカルはプラズマ中で効率よく励起され、シ分に低いため、下段シャワープレートの表面がスパッタさリコン表面を SiO2、Si3N4に低温で変える。このように反応れて削られることはまったくない。本装置はウェーハ基板性の強いラジカルを用いて絶縁膜を形成すると、従来の熱電極部に高周波を印加すればエッチング装置として、また、酸化と比較して同等以上のトランジスタ特性を実現するにウェーハ基板電極部を電気的浮遊状態で使用すれば CVDとどまらず、現状の装置では、不可能であった低温での高装置として機能する。

品質ゲート絶縁膜成を（100）Si 表面だけでなくすべての面

本装置は、プラズマ励起空間とプロセス空間が完全に分方位の Si 表面に可能にする。図２は、矩形状３次元トラン離されているため、アンテナや上段シャワープレートの構ジスタのゲート絶縁膜を通常の熱酸化膜と本装置で形成し造を最適化することによりプラズマの均一性を確立するこたラジカル酸化膜で形成した場合のサブスレッショルド領と、プロセスガスの種類、圧力、ウェーハ表面のパターン域の S 値の（100）表面面内方向依存性を示している。室温

形状、材料及び基板電極のセルフバイアスのいずれを変えにおける S 値の理論値である約60mV/dec に対し、熱酸化てもウェーハ面内でのプラズマの均一性が全く変化しない。

膜では、80～100mV/dec となり、界面準位密度が非常に大プラズマ励起空間と完全に分離された拡散プラズマ領域にきく、（100）Si 表面以外には、高品質な酸化膜が形成でき下段シャワープレートを導入することで、基板部への高周ないのに対し、ラジカル酸化膜の場合では、65～70mV/dec

波印加によってプラズマ励起空間が影響されて均一性、密を実現しており、(100)Si 表面以外の面方位の存在する3次元（14）度が変化することは全くなくなる（13）。代表例として、図トランジスタに十分対応できる超高品質ゲート絶縁膜が形３に n ＋ ポリシリコンゲート電極、p ＋ ゲート電極を同時に成可能なことを示している。

エッチングする HBr/O2プラズマのウェーハ面内均一性を示す。プロセスガス圧力を変えても、ガス組成を変えても300㎜φのウェーハが存在する半径150㎜部分の均一性は一定に保たれている。一台の装置が、ガスの種類やガスの圧

図２ 3 次元トランジスタにおいて、熱酸化膜と本装置で形成したラジカル酸化膜をゲート絶縁膜にしたときのS 値のチャネル方向依存性。

図３

HBr/O2 プラズマのウェーハ面内均一性。
プロセスガス圧力（A）を変えても、ガス組成（B）を変えても 300㎜φのウェーハが存在する半径 150㎜部分のプラズマの均一性は一定に保たれている。

SEAJ Journal 2006. 3 No. 101

35

大学研究室紹介
力、プラズマ密度や自己バイアスを変えることで、複数の異なるプロセスが異なる表面形状や表面材質のウェーハに対して連続して行えるマイクロ波励起高密度プラズマ装置
は、現状の半導体生産方式がまったく不得手とする超多品種少量・可変量生産を完全に可能にする。
本装置では、プラズマ CVD を行っても、RIE を行ってもチャージアップダメージがまったく存在しない。結果として、図４に示すように、現状プラズマ装置では、1回のCVD 成膜、RIE を行うと104以上のアンテナ比のパターンを有するチップで、膜厚４nm １㎛□のゲート絶縁膜が破壊してしまう。CVD、RIE プロセスは半導体製造工程の中で何十回と使われるから、回路レイアウトがアンテナ比100～200以内に制限されてしまっている。本装置を用いれば、アンテナ比106でも全く絶縁膜の劣化を発生させない。これ
により、半導体の回路設計レイアウトは、チャージアップ

図５ 上段シャワープレートからの Ar 流量を変化させた場
合の (A) フロロカーボン膜のｋ値の変化と（B) チャン
バ中のガス解離特性。
Ar ガス流量が大きくなるほど、C5F8 の解離が抑制され、それとともにフロロカーボン膜の k 値が減少する。

ダメージによって制限されることから完全に解放されることになる。このプラズマ装置を基本として、すべての成膜、RIE を行っていく。

ス、下段から C5F8ガスを導入するフロロカーボン膜形成において、C5F8流量を70㏄ /min に固定し上段シャワープレー
トからの Ar 流量を120㏄ /min から360㏄ /min に変化させた場合の（A）フロロカーボン膜のｋ値の変化と（B）チャ
ンバ中のガス解離特性を示す。Ar ガス流量が大きくなるほど、C5F8の解離が抑制され、それとともにフロロカーボン膜の k 値が減少する。320㏄ /min 以上の Ar ガス流量では、Ｋ値1.84が実現されている。このことは、原料ガスが導入される領域のプラズマが低電子温度に完全に制御され、導入ガスがチャンバ中で乱されることなくウェーハに供給されれば、原料ガスの過剰解離が抑制され、狙いすました CVDプロセスが可能となることを示している。

図４ 現状装置と超低電子温度高密度プラズマを用いてSiO2 の成膜、エッチングを行ったときのチャージアップダメージ。
現状プラズマ装置では、1 回の CVD 成膜、RIE で103 以上のアンテナ比を持つパターンではゲート絶縁膜が破壊する。本装置を用いれば、アンテナ比 106 でも全く絶縁膜の劣化を発生させない。

RIE プロセスにおいても２段シャワープレート型の装置を用い、下段シャワープレートから供給する原料ガスを過剰解離することなく、細くて深い穴底に到達させることにより、マイクロローディング効果がなく、パターンサイズ依存性がない RIE が可能となる。図６は２㎛φ～80nmφ径のコンタクトホールをエッチングしたときの（A）エッLow-k 層間絶縁膜においては、ポーラスな膜を用い実効誘電率を低減する動きもあるが、超微細 LSI においては、前後の工程も複雑化し、原理的に機械的耐性も劣化していくことから、ノンポーラスの Low-k 膜を開発することが必須であると考えている。そこで、筆者らは、フロロカーボン膜をその候補にあげ、比誘電率2.0以下のノンポーラス膜を実現した（2,3）。２段シャワープレートの超低電子温度高密度プラズマ装置を用い、原料ガスを過剰解離させることなく、適切な反応種としてウェーハ表面に供給・成膜することにより、高品質なフロロカーボン膜を成膜することに成功した。図５は、２段シャワープレートの上段から Ar ガ
36

SEAJ Journal 2006. 3 No. 101

図６ ２㎛φ～ 80nmφ径のコンタクトホールをエッチングしたときの（A）エッチングレートの穴径依存性と（B）断面写真。
穴径に全く依存しないエッチングレートが実現できている。

東北大学
チングレートの穴径依存性と（B）断面写真である。穴径に全く依存しないエッチングレートが実現できている。本装置は、ウェーハ径さえ同じであれば、すべての微細化世代の LSI 生産に適用できる世界で最初の装置である。
５．むすび
現状の分子反応ベースの半導体生産方式に変るラジカル反応ベースの生産方式について述べた。本装置は、超高品質プロセスを実現するだけでなく、ウェーハ表面のプラズマ均一性がプロセスのガスの種類・圧力、基板電極のセルフバイアス及び処理基板上の材料・パターンに全く依存しない装置として完成され、プロセス中にプロセス条件を自由に変化させることを可能にするとともに、１チャンバマルチプロセスを実現する。本装置を用いて（100）、（110）Si 表面等、多様な面方位を有する３次元立体構造トランジスタのゲート絶縁膜に Si3N4膜を導入し、しきい値電圧ばらつき、１/f 雑音、スイッチングオフセット雑音を徹底的に低減した超高速 MOSFET と比誘電率2.0以下のノンポーラス低誘電率薄膜、超高信頼 Mg 添加の Cu 配線（15）を用いることにより、シリコンのバランスト CMOS で、10GHz を超える超⑷

Tadahiro Ohmi,“ULSI Reliability through UltracleanProcessing,”Proceeding of IEEE, Vol. 81,（1993）、p.716.
⑸

大見忠弘著、ウルトラクリーン ULSI 技術、培風館、1995年12月刊。
⑹

大見忠弘編著、ガスサイエンスが拓くプロダクトイノ

ベーション、リアライズ社、1996年１月刊。
⑺

大見忠弘編著、ウェットサイエンスが拓くプロダクト

イノベーション、リアライズ社、2001年７月刊。
⑻

Todahiro Ohmi ed, “Scientific Wet Process

Technology for Innovative LSI/FPD Mamufacturing”,
CRC, Taylor & Francis, Newyork, Jan. 2006⑼

M. Hirayama, K. Sekine, Y. Saito and T. Ohmi, Tech.

Dig., Int. Electron Devices Meet.,（1999）p.249.
⑽

K. Sekine, Y. Saito, M. Hirayama and T. Ohmi, IEEE

Trans. Electron Devices, 48,（2001）p.1550.
⑾

S. Sugawa, I. Ohshima, H. Ishino, Y. Saito, M.

Hirayama and T. Ohmi, Tech. Dig., Int. Electron Devices
Meet.,（2001）p. 817.
⑿

K. Ohtsubo, Y. Saito, M. Hirayama, S. Sugawa,

高速ディジタル・アナログ・RF 混載システム LSI を超多品

H. Aharoni, T. Ohmi, Extend Abstracts of the 2001

種少量・可変量で超短時間に供給することを可能にする。

International Conference on Solid State Device andMaterials,（2001）、162.

参考文献⑴

T. Ohmi, S. Sugawa, K. Kotani, M. Hirayama, A.
Morimoto, “New Paradigm of Silicon Technology,”
Proceeding of IEEE, Vol. 89, No. ３（2001）、p.394.

⑵⑶

Tadahiro Ohmi, Masaki Hirayama, and Akinobu⒀

T. Goto, M. Hirayama, H. Yamauchi, M. Moriguchi, S.

Sugawa and T. Ohmi, Jpn. J. Appl. Phys. Vol. 42,（2003）、p.1887.
⒁

T. Goto, H. Yamauchi, T. Kato, M. Terasaki, A.

Teramoto, M. Hirayama, S. Sugawa and T. Ohmi, Jpn. J.
Appl. Phys. Vo. 43,（2004）、p.1784.

Teramoto,“New Era of Silicon Technologies Due to⒂Radical Reaction Based Semiconductor Manufacturing,”“Excellent Electro/Stress-Migration-ResistanceT. Takewaki, R. Kaihara, T. Ohmi, and T. Nitta,

J Phys. D Appl. Phys. Vol. 39, pp R1-R17, Jan. 2006.

Surface-Silicide Passivated Giant-Grain Cu-Mg Alloy

大 見 忠 弘、 平 山 昌 樹、 白 井 泰 雪、 寺 本 章 伸、「 サ ブInterconnect Technology for Giga Scale Integration

100nm 半導体技術の課題と展望」、電子情報通信学会誌、（GSI），”Tech. Dig., Int. Electron Devices Meet.,（1995）

89巻、２号（2006）、p.109。

p. 253.

SEAJ Journal 2006. 3 No. 10137