ご購入はこちら．
http://shop.cqpub.co.jp/hanbai/books/49/49281.htm
雑誌

16711- 10

見本見本 PDF

Introduction

カラーで見るギガビット
伝送波形の評価技術

ディジタル信号を扱う回路で導体線路を進む信号の速度が 1 秒間に 1 ギガビット（109 ビット /sec）を超えるのが当たり前になってきました．高速化に伴って，毎秒数メガビット程度のディジタル信号を扱う一般のロジック基板回路では問題となってこなかった現象が表面化してきます．数百メガビットを超え，ギガビット・クラスで信頼性の高い回路を実現するにはそれらの問題を理解しておくことが必要といえるでしょう．本書
では電気信号が伝わる基本的なメカニズムからギガビット回路設計に必要となる多面的な技術，評価技術について説明します．
● アイ・ダイアグラムとバスタブ曲線
導体にギガビットを通す伝送信号も 10 ギガビットクラスあるいはそれ以上のものが実用化されてきていますした．図 1 は毎秒 10 ギガビットで伝送された信号 の 波 形 を 重 ね て 見 た も の で す． 横 軸 は 時 間 で20 psec/div，縦軸は 0.2 V/div です．波形中央の部分が目のように見えることからこのような波形をアイ・ダイアグラムと呼んでいます．目の部分が広がっていれば受信側で誤動作が起きにくいことから高速伝送の

図1

10 Gbps 波形のアイ・ダイアグラム

波形品質を確認するための基本的な手法となっています．
図 2 は線路の損失によってアイ・ダイアグラムが変化する様子です．HDMI ケーブルに通したの信号の場
合で，初めの二つ三つは同じ 3 m のケーブルで伝送していますが伝送速度が異なります．高速伝送ほどア4 4イ・ダイアグラムのアイがつぶれてくることが分かります．また最後の図（c）は 10 m のケーブルにした場合でさらにアイがつぶれてきていることが分かります．
アイ・ダイアグラムを広げる手法については第 6 章で，測定については第 11 章で詳しく説明します．テクト
ロニクス社のオシロスコープ（MSO73304DX）で測定されたものです．
図 3 は 2.5 Gbps の PCI Express のアイ・ダイアグラ
ム（上）とバスタブ曲線（下）を示したものです．毎秒数ギガビットの伝送では毎秒 109 個のデータが送られます．109 に 1 回の伝送エラーがあっても毎秒誤動作が起きることになります．そこで，ギガビット伝送では1012 データに 1 回以下の伝送エラーに収まる伝送路であることを確認することになっています．この確認にはバスタブ曲線という手段が使われています．図 3 は

図3（a）
HDMI 3 m ケーブル
（480i；垂直解像度 480 インターレース）
図2

4

線路の損失とアイ・ダイアグラムの変化

カラーで見るギガビット伝送波形の評価技術

アイ・ダイアグラム（上）とバスタブ（下）曲線（b）HDMI 3 m ケーブル（pc1900）

見本 PDF

第 1 部 ギガビット伝送の基本をマスタしよう
第1章
Ez伝搬xyH

電線を伝わる電気信号の実体は ?

電気信号は電子の流れでなく電磁波で伝わる

電荷

電気回路を扱っていると線路途中がオープンになっていれば電流は流れず．
従って電気信号も伝わらないという考えになっています．しかしこれは電子が流れて伝わる直流の場合です．電子の流れによらない電気信号の伝わり方を理解しましょう．

この章では，基板パターンなど導体線をほぼ光速で伝わる電気信号は実は導体の中を電子が進んで伝えているのではなく，導体周囲の絶縁体の中を進む電磁波で伝わっているということを説明します．電気回路の専門家でも，導体の中の電子がほぼ光速で移動して高速電気信号を伝えていると思っている場合があるようです．高周波信号は表皮効果のため導体の表面部にしか電気が浸透しないわけですが，このことも表面部分の電子が移動して信号が伝わると思い込まれる一因となっているのかもしれません．
従来の回路設計では，信号が実際に導体線路を伝わる姿を無視して設計しても，あまり問題は起きませんでした．しかし，導体の線路上に実際に通す信号が毎秒数百メガビットから数ギガビットになる場合は，信号は実際にはどこを通って高速に伝わっているのかが把握できていないと信頼性のある回路設計は難しいでしょう．
VCC

VCC

IC1IC274HC0474HC04

電気信号

電気信号は先端オープンの電線でも伝わる
図 1−1 は，一般的な CMOS ロジック回路で信号を伝える様子を簡単に示したものです．図 1−1 の左側の IC1 は信号を送り出す側で，内部動作をスイッチで表しています．線路端は CMOS ロジック IC で受けています．受け側の内部を見ると，グラウンドあるいは電源との間の直流抵抗は MΩ以上と高抵抗であり，直流的には実質オープンに近い状態になっています．そこで，線路端がオープンの場合に線路上（図 1−2）の波形がどうなっているのか実験しました．
写真 1−1 は木製のテーブルの上に 2 m の電線を置いて，これに電気信号を加えて波形を見ている様子です．
図 1−3 はそれを回路図で示したものです．スイッチでは接点で何度もひげ状の波形が出るために，波形が奇麗に出るパルス発生器をスイッチの代わりに使用しています．
電気信号がどのように伝わるのかはオシロスコープで観測します．ここでは，2 GHz でサンプリングできるディジタル・オシロスコープを使いました．オシロ
スコープの観測帯域は広い方がよいのですが，比較的入手しやすい 500 MHz 帯域のものを使用しました．
観測帯域とは，オシロスコープの中で波形を増幅する

〜MΩ
GND
図 1−1

ディジタル IC（HCMOS）間の信号伝送

VCC

IC1
74HC04

配線

電気信号

単線

先端オープン

GND
図 1−2

先端オープンの線路を接続したときの信号伝送

写真 1−1

単線に通る電気信号を見る実験

電気信号は先端オープンの電線でも伝わる

9

見本 PDF

第2章

高速信号から見ると伝送線路は純抵抗に見える !!

特性インピーダンスについて徹底的に理解しよう
線路の特性インピーダンスは 50 Ωといわれても，テスタでは測れないし何となく分かりにくい印象を持ちがちです．高速伝送回路設計で避けて通れないこの特性インピーダンスを本章では多面的に解説しています．

まず，線路の一方にスイッチをつないだ回路を使って，スイッチ ON 時に生じるばたつき波形を観測し，その原因を探ります．その原因を考察することで，高速伝送技術，高周波領域に欠かせない概念である特性インピーダンスの真意を明らかにしていきます．

線路端のスイッチによるばたつき波形の原因と対策● スイッチによる誤動作の原因はスイッチだけではなかった
スイッチの ON/OFF 時に生じる機械的振動はチャタリングと呼ばれ，電子回路の誤動作の一因とされています．では，誤動作の原因はスイッチだけでしょうか？ この現象を詳しく調べてみましょう．
実験に使用した回路を図 2−1 に示します．スイッチ S1 と回路基板の間は，1 m のビニル電線をツイストした線でつないでいます．検出回路側では 10 kΩ で5 V にプルアップしています．図 2−1 の実際の接続状
態を写真 2−1 に示します．
スイッチ S1 を ON したときの回路入力部ⓐ点の波形をオシロスコープで観測しました．図 2−2（a）はスイ
ッチ ON 直後の数ミリ秒程度の時間，図 2−2（b）は数マイクロ秒程度の時間を観測したものです．図 2−2（a）から，スイッチ ON 直後 1 ms 程度の間，接点が機械＋5V
aS1ツイストした
ビニル電線

10k検出
回路

プローブ
スイッチS1

写真 2−1ブル）実験の様子（スイッチと 1 m のツイスト・ペア・ケー

図 2−1 スイッチ ON 時のばたつき波形を調べる実験回路（ⓐ点で波形観測）

スイッチON直後マイナスに振れている（a）2 V/div，500 μs/div
図 2−2

図 2−1 のスイッチ S1 を ON したときのⓐ点の波形

18

第2章

特性インピーダンスについて徹底的に理解しよう（b）2 V/div，2 μs/div

見本 PDF

第3章

線路端をショートしても電気信号は消えてなくならない

ディジタル伝送回路の反射とメカニズム

d

回路の出力をグラウンドに落とすと信号は見えなくなります．しかし長い線路を経由してグラウンドにつなぐと線路途中では信号が見えてきます．電気信号は伝送線路を波（電磁波）で伝わることからそのような振る舞いが起きてきます．線路端での反射について実験を交え解説しています．

プリント基板に実装されているロジック IC の出力にはパターン（線路）がつながっています．
本章ではまず，IC に線路をつないで信号を入力したときに出力波形に生じるいくつかの現象を確かめます．そして，その現象を足がかりに，IC を線路でつないだときの電気信号のふるまいとこれに関連するリンギング対策について解説します．

IC の出力に線路をつなぐと立ち上がり波形に段付きが生じる● IC に線路をつないだときの影響を調べる
図 3−1 は，ロジック IC の出力に線路をつないだとの波形を図3−2に示します．と出力ピン（図3−1のⓑ点）
図 3−2 の出力ピンの波形から分かるように，IC1 の出力の立ち上がり波形は一度で立ち上がらず，途中で「段」が付いた波形になっています．
IC1 を出力電流が 74HC04 の数倍ある 74AC04 に交換してみるとどうなるでしょうか．図 3−3 に観測波形を示します．この図では少し分かりにくいのですが，出力波形はすぐには立ち上がっていません．
● IC の不良か？
IC1 の出力波形に，なぜこのような段が生じるのできにどのような影響があるのかを実験する回路です．
IC1 の出力は，長さℓ（＝ 50 cm）の線路を経由して別の 74HC04 入力につながっています．IC1 の入力に階ⓐ点段状波形を入力したときの入力ピン（図 3−1 のⓐ点）
aR

I C1bⓑ点

I C2HC04

図 3−1 ロジック IC の出力ピンの波形を観測する
実験回路

図3−2 図3−1で50 cmの線路を接続したときの入出力波形（2 V/div，20 ns/div）

ⓐ点

ⓐ点

ⓑ点ⓑ点

図 3−3 図 3−1 で IC1 を 74AC04 にしたときの入出力波形（2 V/div，20 ns/div）

図 3−4 出力に線路をつながないときの入出力波形（2 V/div，20 ns/div）

IC の出力に線路をつなぐと立ち上がり波形に段付きが生じる

29

見本 PDF

第4章

電気信号は電磁波，だから線路間で結合するのは当たり前

線路間の信号干渉・クロストークを理解しよう
信号が通る線路の近くに線路が走っていると，信号の波形に応じたノイズがその線路に現れることがあります．これがクロストークです．どのようなメカニズムでクロストークが起きるのかを理解し，対策法を把握しておくことが高速ディジタル回路では大事です．

フラット・ケーブルでクロックとデータを送っている場合，MHz 程度のクロックであっても隣のデータ線にクロックのタイミングで受け側に信号が表れ，それをデータとして誤って取り込んでしまうなどの問題が生じることがあります．このように，信号を送っている線路と並んで別の線路が走っていて，送っている信号のタイミングで別の線路にノイズなど何らかの信号が表れる現象をクロストークと言います．
この章ではフラット・ケーブル（写真４−１）の場合の実測例と，線路間の結合度を線路の断面形状から求める方法について説明します．

フラット・ケーブルで安易にデータを送ると誤動作
基板間など数十 cm から数 m の距離を信号伝送する
場合にフラット・ケーブルを使うケースが多くみられます．
コネクタへのケーブル圧接などが容易で加工コストなども安いため広く使われるわけですが，フラット・ケーブルを用いた個所で誤動作が起きることがよく見受けられます．多くの場合，ロジック IC 出力そのままをケーブルにつなぎ，受け側もロジック IC で受け40ピン40芯ケーブルる形になっています．普通のロジック IC ですから動作周波数は数十 MHz ですが，立ち上がりは ns 程度の場合もあります．線路も一般的なパターン長よりはるかに長いので，実は毎秒ギガビットを伝送する場合に相当する配慮が必要です．
● 隣り合う線でデータとクロックを送る
写真 4−2 は，基板間を 16 芯フラット・ケーブルで接続し，ディジタル信号を送る実験を行っている様子
です．写真 4−2 の回路図を図 4−1 に示します．送信側（ ド ラ イ バ ）は 74AC04， 受 信 側（ レ シ ー バ ）は74HC574 でデータをラッチする簡単なものです．この実験では，最もノイズを出しやすいクロック線とその隣のデータ線，およびそれぞれのグラウンド線の 4本のみを接続しています．
IC の電源は 3.3 V の場合と 5 V の場合でテストしています．フラット・ケーブルの長さは 20 cm，1 m，および 5 m で実験しました．

40ピン80芯ケーブル

74AC04
基板
74HC574
基板
フラット・ケーブル

写真 4−1 IDE ハードディスクに使われていたフラット・ケーブル（80 芯タイプが Ultra ATA/66 〜 Ultra ATA/133 といった高速インターフェース用．40 芯タイプは Ultra ATA/33 用）

写真 4−2 フラット・ケーブルで回路間をつないでクロストーク波形を観測する実験の様子
オシロスコープは帯域 8 GHz の DSA70804（テクトロニクス）．

フラット・ケーブルで安易にデータを送ると誤動作

37

見本 PDF

第5章

小振幅でも安定に高速に送るにはギガビット伝送では差動伝送が主流
小さい振幅のアナログ信号をノイズ環境の中で伝送するには差動伝送が使われます．ギガビット伝送ではディジタル信号の振幅も小さくなります．ディジタル信号のロジックが異なる信号を送って差動で受けるのがディジタル差動伝送です．このディジタル差動伝送について実験を交えて説明します．

毎秒数百メガからギガビットの伝送では，一部メモリ回路でシリアルが使われていますが，主流はディジタル差動伝送です．本章ではディジタル差動伝送の基本的な動作と差動信号伝送の基本的な伝送モード，差動インピーダンスなどについて説明します．

ギガビット・ディジタル伝送では差動伝送が使われる● USB では差動伝送が使われている
写真 5−1 はノート PC に付いている USB 3.0 対応のコネクタの例です．USB はもともと PC 用にも使われていたシリアル・ポート RS−232 の速度が遅いことの対応として導入されたものです．
シリアル・ポートのケーブルは伝送路を無視した集中定数回路で考えられており，規格でも信号線とグラウンド線の間の容量で規定されていました．最初のUSB 1.0 は，毎秒 1.3 メガビットで RS−232 よりはかなり早くなっていました．一方，対抗規格としてアップルなどが使用した IEEE 1394 は 400 Mbps と高速化され た た め，USB 2.0 で は 最 大 毎 秒 480 メ ガ ビ ッ ト（480 Mbps）とそれより少し上回る規格として策定されました．安価に高安定に 480 Mbps を実現するため，
USB 2.0 は低振幅（0.4 V）のディジタル差動伝送で送られています．
USB 2.0 では信号線は 1 ペアで双方向に送る（それ以外に電源線 2 本とシールド，図 5−1）ので，信号線路が双方向（2 ペア）ある IEEE 1394 は最大速度とコスト面などから不利になり USB 2.0 に席巻されました．
USB 3.0 で は 一 挙 に 5 Gbps さ ら に USB 3.1 で は10 Gbps と高速化が図られてきています．ケーブル構
造は図 5−1 と異なり，送受信は別ペアです（6）．また，ディジタル信号はディジタル差動伝送で送られています．いろいろなギガビット伝送の規格については第 6章を参照してください．
● 3 Gbps 以上のシリアル ATA には差動伝送が使われている
PC 内部でハードディスクとマザーボード間で使われる信号伝送には，かつては IDE（Intelligent DeviceElectronics）というシングルエンドの伝送方式が用いられていました．ケーブルは多芯のフラット・ケーブ
ルで，パラレルに信号を伝送していました．
電源ペア
赤：電源
黒：電源グラウンド

塩化ビニル・ジャケット
外部シールド
編み線

白
赤

黒緑

AWG28
ドレイン線

写真 5−1 シリアル / パラレル・ポートの代わりに USB ポートが使われているノート PC

内部シールドアルミ蒸着ポリエステル
信号ツイスト・ペア
白：D＋
緑：D−

図 5−1（1） ハイ・スピード / フル・スピード用の USB ケーブルの断面と構造

ギガビット・ディジタル伝送では差動伝送が使われる

45

見本 PDF

第 2 部 ギガビット伝送を実現する様々な技術
第6章

シリアル伝送の技術がオンパレードでギガビット化

安定したギガビット伝送を実現するシリアル差動伝送技術
データとクロックを別経路で送るパラレル伝送では数百メガ bps を越えると誤動作しやすくなります．ギガビット伝送ではクロックをデータ信号に埋め込むタイプのシリアル伝送が主流です．シリアル伝送の技術について多面的に説明します．

パラレル伝送の速度限界パターンを実際に通る信号が最大毎秒数十メガビッ
ト程度だった時（第 7 章で説明する PCI バスなど）は，スループットを上げるために少ない線路本数を使ってシリアルで伝送するよりも，8 本から 32 本のデータ線とデータ読み込みのクロックを送ることで 1 回に送れるデータ量を稼いでいました．ところが，さらに大量にデータを送ろうとすると，データ線間での信号到達時間のばらつきやクロック信号のタイミングとのずれが無視できなくなってきます．
図 6−1 はその様子を簡単に模式的に示したものです．クロックのタイミング変動幅を⊿ t c ，データのタイミング変動⊿ t d でクロック周波数にかかわらず一定としています．図 6−1 の（a）は周波数が遅い場合，（b）
は周期が上がった場合で周波数が上がると誤動作が起こりやすくなることが分かります．
また，パターンごとの信号の到達時間の差はクロッ
ク周期が数十 MHz の場合は問題とならないことが多いですが，数百 MHz になると問題となります．本来同じタイミングで到達すべき線路間のデータのタイミングにずれが発生することをスキューといいます．ス
キューがあるとパラレル・データ伝送では，データの取り込みエラーなどが起こります．また，差動線路間でスキューが発生するとコモンモード・ノイズが発生するなどの問題が生じます．
スキューの対策としては線路の長さを合わせるなど．しかの方法があります（写真 6−1，メモリ回路の例）
しメモリ回路のようにボード上である程度短い線路距
離で用途も限定されている場合は，このような対応は可能と言えますが，PCI バスのようにいろいろな機能の回路との送受信に使われる場合は，タイミングばらつきも大きくなり対応が難しいといえます．

シリアル・ディジタル伝送が高速化する過程で差動伝送化
図 6−2 は主にケーブルを使った各種シリアル伝送

Δt c
クロック

データ

Δt d
（a）クロックが遅くエラーなし
クロック

データ

エラー（b）クロックが速くなるとエラーが発生しやすくなる
図 6−1

クロック周期が上がると誤動作しやすくなる

写真 6−1 パラレル・データの到達時間を合わせるためにパターン長を合わせている例

シリアル・ディジタル伝送が高速化する過程で差動伝送化

53

見本 PDF

第7章

シングルエンド伝送がギガビットでも生き残っているわけは ?

ギガビットでも使われるシングルエンド伝送
数百メガ bps を越えるとシングルエンド伝送は誤動作しやすくなるため，特にギガビットではクロックをデータに埋め込んだ差動シリアル伝送が主流です．
しかし基板面積当たりのビット量はシングルエンドが優っています．シングルエンドの経緯を振り返りながら，ギガビットでのシングルエンド伝送について説明します．

● 毎秒数百メガビットからギガビットのディジタル信号伝送の方式は差動伝送が一般的です．差動方式を使わずに毎秒数百メガビットを数十 cm のパターンで伝送させると，一般のロジック（シングルエンド）ではさまざまな問題が発生します．そのため，安定した回路動作を得るパターン設計はとても難しくなります．
● しかし，メモリ回路のデータ線は，毎秒ギガビットの速度でもほとんど差動伝送は使われていません．メ
モリ回路は，CPU などと一体で高速かつ大量にデータをやりとりする必要があります．一定の基板面積で大量にデータをやりとりするために，一つの信号に 2本のパターンを使用する差動伝送より，1 本のパターンで一つの信号を送るシングルエンドのほうが技術的な難しさがあるとしても現状では有益だからです．

本章では，PC に使用されてきたシングルエンドの各種バスの信号波形の観測とメモリ回路独自の回路動作を説明し，高速メモリのパターン設計の今後についても触れます．
●

シングルエンド伝送が使われている高速メモリ回路
写 真 7 − 1 は，PC の マ ザ ー ボ ー ド で， メ モ リ にDDR2 SDRAM を使用しています．このマザーボードの裏側で，メモリ・モジュールにつながるコネクタの点で信号波形を見たものが図 7−1 です．クロックは，カーソルの間隔が約 2.5 ns であることから約 400 MHzであることが分かります．一方，クロックの半周期（1.25 ns）で 1 データが送られていることからデータ・レートは 800 Mbps と読み取れます．
写真 7−2 は，マザーボード上の DDR2 メモリとメモリ・コントローラの間のパターンです．単線で引かれているパターンとペアになったパターンがあります．
ペアのパターンはクロック線で差動伝送が使われていますが，多くの単線のパターンはデータ線などでシングルエンド伝送が使われています．
USB やシリアル ATA，PCI Express などの毎秒数百メガビットを越す高速ディジタル伝送では，差動伝送方式が使われています．
毎秒数百メガビットを越すデータ伝送では，基本的に信号の振幅を小さくします．同じスルー・レートの安価なトランジスタで構成した IC でも，振幅を小さくするとにより，高速で，“H” / “L” レベル間を切り替えることができるからです．振幅を小さくしても，差動伝送では周囲ノイズ（同相のコモン・モード・ノイズ）を打ち消してくれるなどの多くの長所がありま
差動クロックの片方

データ信号

DDR2 SDRAM
メモリ・モジュール

図 7−1 写真 7−1 のマザーボードの DDR2 SDRAM モジュール（DDR2 800 PC2−6400）のコネクタ・ピンで観測した波形（2 ns/div，1 V/div．1.5 GHz 帯域のオシロスコープで測定）
クロックは 2.5 ns 周期（400 MHz）
，データは 800 Mbps のデータ・レ

写真 7−164

DDR2 メモリを搭載したマザーボード

第7章

ギガビットでも使われるシングルエンド伝送ートで送られている．

雑誌

16711- 10