Proceedings of the 2nd Annual Meeting of Particle Accelerator Society of Japanand the 30th Linear Accelerator Meeting in Japan (July 20 - 22, 2005, Tosu Japan)

Digital LLRF feedback control system for the J-PARC linac
Shinichiro Michizono1,A) , Zhigao FangA), Seiya YamaguchiA), Shozo Anami A),
Hiyoyuki SuzukiB), Tetsuya KobayashiB)
A)
High Energy Accelerator Research Organization (KEK)
1-1 Oho, Tsukuba, Ibaraki, 305-0801
B)
Japan Atomic Energy Research Institute (JAERI)
2-4, Shirakata-Shirane, Tokai, Naka, Ibaraki, 319-1195
Abstract
Twenty high power klystrons will be installed in the J-PARC linac. The rf fields are required to be stable less than +1% in amplitude and +-1deg. in phase. The digital feedback (FB) system using FPGAs are adopted so as to satisfy theserequirements. External monitors using wave-detectors and mixers are utilized for confirming the stability. The
measured stabilities are less than +-0.15% in amplitude and +-0.15 deg. in phase during the 500µs flat-top. A tuner
control system was tested and 18-hour FB operation was also carried out.

J-PARC線形加速器での高周波デジタルフィードバック制御
１．はじめにJ-PARC陽子リニアックでは、20台のクライストロン（324MHｚ、最大3MW）が使用され、RFQ,3台のDTL,16台のSDTLモジュールを励振する[1,2]。高周波源に対しては、振幅・位相について±1％、±1度の精度の安定度を要求されており、この仕様を満たすために、FPGAを用いた高速デジタルフィードバック(FB)システムを採用した[3,4]。システムはコンパクトPCI（cPCI）筐体に収納される。図1のシステムの模式図に示すようにFPGAボードには4個のADCと4個のDACおよび2個のFPGA VirtexII2000）が搭載されている。空洞内と空洞入力信号がMix&I/Qモジュールで中間周波数（12MHz）に変換され、ADCに直接入力される。空洞内信号（ADC1およびADC2）についてはFPGA1に取り込まれ、IQ成分に分離した上で設定値と比較してPI制御の計算を行い、フィードフォワード（FF）信号を足して、DACからIQ変調器に出力される。空洞入力信号はADC3およびADC4に入力され、空洞内信号との位相差から空洞離調を算出するために利用される。
今回は2台のSDTL空洞からなるSDTLモジュールに対して、ベクターサム試験、および外部モニタでの安定性評価、チューナー制御試験、ランニング試験を行った。

PentiumM/1.6GHz
Slot 1J1

2.1 ベクターサムコントロール
SDTLモジュールでは、1台の高周波源により2台のSDTL空洞を励振する。この場合は2空洞の電界の和が一定となるような制御（ベクターサム制御）を

J2

EPICS LAN
PLC LANPLC PC Link 2

J5
CPU ResetControl
Trig/Gate
SerialCTRL I/O

PLC D/I, D/O
NIM/Timing
PLC PC Link 1

Slot 2J1

J2

DSP

Barcelona

J3

J5

J3J5

DSP1DSP2

DSP3DSP4

PEM

PEM

PEM

PEM

FPGA1
ADC1JN4

FPGA2

ADC2

DAC1

ADC3DAC3DAC2ADC4DAC4Slot 3

J5

MIX & I/Q M

324 MHz

I/Q M

Tank 1 Vc
Tank 2 Vc
Tank 1 Pf
Tank 2 Pf

I/Q M

324 MHz RF
OutputSlot 4

J5

RF & CLK
324 MHz
312 MHz48 MHz CLKSlot 5

図1２．試験結果1

Ethernet 1
Ethernet 2
COM 1
Display/Key-Board/Mouse

CPU ACP-128-1

O/E
12 MHz48 MHz
312 MHz324 MHz

12 MHz CLK
12 MHz CLK
48 MHz CLK
312 MHz CLK
324 MHz RF

コンパクトPCI(cPCI)の構成行う。ベクターサムを行ったときのFBループ内のモニタ(FBモニタ)波形を図２に示す。設定は現在のところFPGAで処理する整数値をそのまま使用しており、振幅の設定範囲は0から8192である。設定波形はフラット部分についてI成分が6000、Q成分が0（振幅6000、位相0度に相当）であり、立ち上がり部分はQ

E-mail: Shinichiro.MICHIZONO@kek.jp-147-Proceedings of the 2nd Annual Meeting of Particle Accelerator Society of Japanand the 30th Linear Accelerator Meeting in Japan (July 20 - 22, 2005, Tosu Japan)

1.005

7000
6000
5000
4000
3000
2000
1000
00(a)

1Cavity 1
0.995

±0.5％

(a)

1.005
Cavity 2
10.995

100

200

300

400
time [us]

500

600

700

600

700

0.6

100

200

300

400

500

600

700

0.4
Cavity 1±0.2deg.

0.26100

0Cavity 1(b)6050

Cavity 2-0.4

Vector Sum

6000100Cavity 259505900

10043210-1-2-3-4200300400500600700(c)Vector Sum
Cavity 2200300400
Time [us]500600700

値が30,000に相当する形状で行っている。ベクター
サムのパルス内フラット部分は振幅・位相について、2.3±0.06%、±0.05度以内の安定度である。
外部モニタ

これまで空洞内の電界強度については、FBを行っているFPGAボードで得られた値（FBモニタ）を示してきたが、FBの安定性を評価するためにFBループ外部での計測を行った。図3に示すように空洞信号を2系統に分岐して、振幅・位相をそれぞれ検波器とミキサーを使って測定した。検波器出力とミキサー出I/Q out(324MHz)
~0dBm
Limit
FB monitor
Attenuator
324 MHz
cPCI

12MHz

cavity1Amp.

cavity2

Klystron

Mixer in(324MHz)
~0dBm
NIM
trigger
unit
Ext.Trig.

FPGA
XPORT
RS232C
Amplitude monitor
Phase monitor

Ethernet
XPORT

FPGA
RS232C

図3

表1

Attenuator

Ethernet
PC

外部モニタの配置図

ADC
ADC
wave
detector
Ext.Trig.
324 MHz
Phase-shifter
ADC
ADC

Mixer

324 MHz
Phase-shifter

400
time [us]500

チューナー制御

空洞内電界と空洞入力信号の位相差は、空洞の離調と関係する。空洞が運転周波数と一致した時を基準位相差として、空洞内と空洞入力の位相差（測定位相差）と基準位相差の差から空洞の離調を計算できる。空洞の離調が設定した離調（ビーム負荷がある時は空洞を少し離調した場合に最も効率的な運転が可能となる。）を大きく外れた場合（たとえば1度）、cPCI上のDSPボードから空洞チューナーを調整する。調整により、測定離調と設定離調の差が十分 小 さ く な っ た （ た と え ば 0.2度 ） 場 合 に チ ュ ー空洞
1Attenuator

300

力は、増幅器で増幅した後に14ビットアナログデジタル変換器(ADC)に入力する。ADCではデータを1µ秒おきに取り込んでおり、データはホストのコンピュータに保存される[5]。得られた波形を図4に示す。検波器、位相出力共に校正後の値に変換してある。パルス内の振幅および位相安定度はそれぞれ±0.2%、±0.2度以内となっている。空洞内では、波形 に 示 さ れ て い る 様 な 速 い 成 分 は 存 在 せ ず (Q 値20,000の場合の周波数の半値幅は16kHz程度)、実際の安定度はこれより高くなる。FBのパラメータは変化させず設定値のみを6000,5000,4000とした場合のパルス内の安定度を表1にまとめる。数10％の振幅の変化に対してもFBが安定であることを確認できた。

Cavity 1100200

図4 外部モニタでのパルス内安定度。(a):振幅（規格化したもの）、(b)位相。振幅、位相の設定値は図2と同じく6,000と0度である。

図2 FBモニタでの波形。(a):振幅、(b):振幅(拡大)、(c):位相。振幅、位相の設定値6,000と0度である。比例ゲインは4、積分ゲインは0.01。

2.2(b)-0.2

空洞
2
サ
ム

-148-

設定振幅と安定度（500μsのフラット部分）
設定振幅
4000
5000
6000
FBモニタ（振幅）[%]±.10±.08±.06
FBモニタ（位相）[度] ±.07±.08±.05
検波器振幅モニタ[%]±.16±.17±.12
Mixer位相モニタ[度]±.12±.15±.14
FBモニタ（振幅）[%]±.09±.09±.08
FBモニタ（位相）[度] ±.07±.08±.06
検波器振幅モニタ[%]±.18±.15±.12Mixer位相モニタ[度]±.18±.17±.16
FBモニタ（振幅）[%]±.07±.06±.06
FBモニタ（位相）[度] ±.05±.04±.05

Proceedings of the 2nd Annual Meeting of Particle Accelerator Society of Japanand the 30th Linear Accelerator Meeting in Japan (July 20 - 22, 2005, Tosu Japan)

1

Cavity20.75

間も、FBモニタではベクターサムが一定となっている。また、2分程度でチューナー制御がうまく動作することが確かめられた。

0-0.25

Cavity10.5

-0.5

0.25

-0.75

2.40

FBの安定度を見るために18時間程度の連続運転を行った。このときの外部モニタでの振幅・位相の時間を図6に示す。ここでは、振幅・位相のフラット部分の最大・最小値の差（図5(a),(c)）およびフラット部分の平均値の時間変化（ドリフト、図5(b),(d)）を示している。パルス内の振幅・位相は±0.15%（0.3%pk-pk）、±0.15度（0.3度pk-pk）程度で、また、短時間のパルス間の振幅・位相の変化も±0.1%、±0.15度程度に収まっている。
現在のFBシステムではRF&CLKボードとMixerボードが外気温変化により出力位相が変化することがわかっている（外気温1度で位相1度程度）。これについてはボードの改版作業中であり、外気温1度の変化で位相変化が0.1度以下となるものが試作できている。今回の測定でドリフトが0.3度程度現れているのは外気温が0.5度程度変化しているためである。

0263001012-114810121468Time [min.]101214468

Cavity26200±0.8％Vector Sum6100

Cavity16000
5900
5800

024610Cavity150Vector Sum-5Cavity2-10 024

図5 チューナー制御試験時のチューナー位置とFBモニタの時間変化。

ナー制御を休止する。実際にチューナー制御を行った場合のFBモニタの時間変化を示す。図中の約1分後に空洞1を+1mm動かし、また、約4分後に空洞2を-1mm動かしている（チューナーを1mm変化させると15度程度の離調が生じる。）。この値は、実機で想定している値（数度程度）より大きいが、動作確認のために行っている。空洞離調が変化している
0.3(a)

Cavity2
0.2
0.1

0.3

00.2
Cavity10.1
024681012141618(b)Tuner test

0.2
Cavity20SDTLモジュールを使ってデジタルフィードバック系の安定度測定を行った。検波器とミキサーを使った外部モニタ系も使用し、パルス内安定度が±0.15%、±0.15度以下であることを確認した。また、チューナー制御試験も行い、水温変化や入力の高周波電力の変化で空洞の離調が変化した場合もチューナーを正しく制御することを確かめた。18時間程度のランニング試験を行い、安定度を測定した。パル
ス内の振幅・位相安定度はランニング運転中±0.15%、±0.15度以下を維持し、パルス間の変動を含めても、全体として±1％、±1度の仕様を十分満たすことを確認できた。

参考文献

Cavity1246810Time [hour]

121416180.4(c)Cavity20.30.2

0.3

0.1

0.2

00.1
Cavity1024681012141618(d)0.5Tuner test

0Cavity2
0.5-0.5
Cavity1

0-0.5３．まとめ0-0.20.2-0.2

ランニング試験246810Time [hour]

12141618[1] S.Anami, et al., “J-PARC Linac Low Level RF Control”,
Proceedings of the 1st Annual Meeting of Particle
Accelerator Society of Japan and the 29th LinearAccelerator Meeting in Japan, Aug. 4-6, 2004, Funabashi,
Japan.
[2] S.Anami, et al., “Automatic Recovery Control of J-PARC
Linac RF Sources”, in this meeting.
[3] S.Michizono et al.,“Digital feedback system for J-PARC
linac RF source”, Proceedingsof the 22nd international
Linear Accelerator Conference (LINAC 2004), Luebeck,Germany, August 16-20, 2004, KEK Preprint 2004-77.
[4] E. Chishiro, et al., “Status of the RF system for J-PARC
Linac”, in this meeting.
[5] H.Katagiri, et al., “Microwave measurements and control
using the FPGA board”, in this meeting.

図6 ランニング試験時の外部モニタの時間変化。
(a):フラットトップの振幅の幅（最大値と最小値の差）、(b):フラットトップの振幅平均値の時間変化、(c):フラットトップの位相の幅、(d):フラットトップの位相平均値の時間変化。
-149-