㉸㡢Ἴࢆ⏝࠸ࡓ㠀᥋ゐᆺឤぬධຊࣔࢪ࣮ࣗࣝࡢ㛤Ⓨ
4 ᖺ C ⤌ ᮃ᭶ ⲡ㤿ᣦᑟᩍဨ ⸨㔝 ᬛ⨾㸯㸬せ⣙ᮏ◊✲࡛ࡣࠊ㉸㡢Ἴࣇ࢙࣮ࢬࢻ࢔ࣞ࢖ࢩࢫࢸ࣒ࡢᵓ⠏࡟ࡼࡿ㉸㡢Ἴ᣺ືᏊ(௨ୗࠊ᣺ືᏊ)ࡢไᚚ࡟ྲྀࡾ⤌ࢇࡔࠋࡇࡢ◊✲࡛ࡣࠊ༢୍ࡢ᣺ືᏊ࡟ࡼࡿᚤᑠ࡞㡢㡪ᨺᑕᅽࢆ✵㛫ୖ࡟↔Ⅼ໬ࡍࡿࡇ࡜࡛ࠊఱࡶ↓࠸✵㛫࡟ゐぬࢆసࡾࡔࡍࠕ㠀᥋ゐᆺឤぬධຊࣔࢪ࣮ࣗࣝࠖࢆసࡿࡇ࡜ࢆ ┠ ᣦ ࡍ ࠋ ከ ᩘ ࡢ ᣺ ື Ꮚ ࡢ ఩ ┦ ࢆ ไ ᚚ ࠿ ࡘ ฟ ຊ ࡍ ࡿ ࡓ ࡵ ࡟ ࠊ 㞟 ✚ ᅇ ㊰ FPGA(FieldProgrammable Gate Array)ࢆά⏝ࡋࠊࢡࣟࢵࢡ࿘Ἴᩘ 50MHz ࢆ᣺ືᏊࡢ࿘Ἴᩘ 40KHz࡟㐺⏝ࡍࡿࢩࢫࢸ࣒ࡢ㛤Ⓨࠊ࠾ࡼࡧ᣺ືᏊࡢ఩⨨࡟ᛂࡌࡓ఩┦ᕪࡢ⟬ฟ⤖ᯝࢆ 72 ಶࡢ᣺ືᏊ࡟㐺⏝ࡋࡓ࡜ࡇࢁࠊ㡢㡪ᨺᑕᅽࢆ≉ᐃࡢሙᡤ࡛↔Ⅼ໬ࡍࡿࡇ࡜࡟ᡂຌࡋࡓࠋ࣮࣮࢟࣡ࢻ ㉸㡢Ἴࠊࣇ࢙࣮ࢬࢻ࢔ࣞ࢖ࠊ 㡢㡪ᨺᑕᅽࠊ FPGA㸰㸬◊✲ࡢ⫼ᬒ࡜┠ⓗ㸱㸬㸯 㡢㡪ᨺᑕᅽ⚾ࡣࠊ௨๓࠿ࡽ VR ࡸ ARࠊMR ࡟⯆࿡㉸㡢Ἴࡢ㐍⾜ࢆ≀యࡀ㐽ࡿ࡜ࠊࡑࡢ≀యࢆᣢࡕࠊ⏬ീㄆ㆑ࢩࢫࢸ࣒ࡸ࢔ࣉࣜࢣ࣮ࢩ⾲㠃ࡢ㉸㡢Ἴࡢ㐍⾜᪉ྥ࡟㡢㡪ᨺᑕᅽ࡜࠸ࣙࣥࡢ㛤Ⓨ࡟ྲྀࡾ⤌ࢇ࡛ࡁࡓࠋࡋ࠿ࡋࠊࡇ࠺ຊࡀാࡁࠊࡑࡢ฼⏝࡟ࡼࡾࠊゐぬࢆ่⃭ࢀࡽࡢࢩࢫࢸ࣒ࡣᇶᮏⓗ࡟どぬ᝟ሗࡋ࠿ఏࡍࡿࡇ࡜ࡀ࡛ࡁࡿࠋ㡢㡪ᨺᑕᅽࡣ௨ୗࡢᘧ࠼ࡿࡇ࡜ࡀ࡛ࡁ࡞࠸ࠋࡑࡇ࡛ࠊࡑࢀࡽࡢࢹ࠿ࡽồࡵࡿࡇ࡜ࡀ࡛ࡁࡿࠋࣂ࢖ࢫ࡟⾲♧ࡉࢀࡿ௬᝿≀య࡟ゐぬࢆᣢࡓܲ ൌ ܽ‫ ܧ‬ൌ ܽࡏࡿࡇ࡜࡛ࡉࡽ࡟฼౽ᛶࢆ㧗ࡵࡿࡇ࡜ࡀ࡛ࡁࡿࡢ࡛ࡣ࡞࠸࠿࡜⪃࠼ࠊ◊✲ࢆ㛤ጞࡋࡓࠋ་⒪࡛⤖▼࡞࡝ࢆ◚○ࡍࡿᡭἲ࡜ࡋ࡚‫ܫ‬‫݌‬ଶൌܽ ଶ‫ݒ‬ߩ‫ݒ‬ܲ[Pa]㸸㡢㡪ᨺᑕᅽ   ܽ㸸≀య࡟ࡼࡗ࡚Ỵᐃࡍࡿಀᩘ‫ܬ[ܧ‬Ȁ݉ଷ ]㸸㡢㡪࢚ࢿࣝࢠ࣮ᐦᗘ‫ܹ[ܫ‬Ȁ݉ଶ ]㸸㡢㡪࢖ࣥࢸࣥࢩࢸ࢕ ‫ݒ‬ሾ݉Ȁ‫ݏ‬ሿ㸸㡢㏿‫[݌‬Pa]㸸㉸㡢Ἴࡢ㡢ᅽߩሾ݇݃Ȁ݉ଷ ሿ㸸፹㉁ࡢᐦᗘ

㉸㡢Ἴࡀ⏝࠸ࡽࢀ࡚࠸ࡿࡇ࡜࠿ࡽࠊࡇࢀࢆ฼⏝ࡋࠊゐぬࢆ่⃭ࡋࡼ࠺࡜⪃࠼ࡓࠋຍ࠼
࡚ࠊMR ࡸ AR ᢏ⾡࡜⤌ࡳྜࢃࡏࡿࡇ࡜ࡸ

(1)ᘧࡼࡾ㡢㡪ᨺᑕᅽࡣ㉸㡢Ἴࡢ㡢ᅽ࡟ࡼࡗ࡚ኚ໬ࡍࡿࡇ࡜ࡀࢃ࠿ࡿࠋ㞀ᐖ⪅ࡢ᪉ࠎࡢ⿵ຓ࢖ࣥࢱ࣮ࣇ࢙࣮ࢫࡢ㛤Ⓨࢆ┠ᣦࡋ࡚࠸ࡿࠋ㸱㸬㸰 ࣇ࢙࣮ࢬࢻ࢔ࣞ࢖
3.1 ࡛㏙࡭ࡓࡼ࠺࡟ࠊ㡢㡪ᨺᑕᅽࡣ㉸㡢㸱㸬◊✲ෆᐜἼࡢ㡢ᅽ࡟ࡼࡗ࡚ኚ໬ࡍࡿࠋࡋ࠿ࡋ༢୍ࡢ ᣺ືᏊ࠿ࡽࡢ㡢ᅽࡣ㠀ᖖ࡟ᑠࡉ࠸ࡓࡵࠊ㡢Tone 㛵ᩘࢆ⏝࠸ࡿࡇ࡜࡛࿘Ἴᩘ 40KHz㡪ᨺᑕᅽࡶ㠀ᖖ࡟ᚤᙅ࡞ࡶࡢ࡜࡞ࡗ࡚ࡋࡲ

ࢆᣦᐃࡋࠊ࢜ࢩࣟࢫࢥ࣮ࣉ࡛ 40KHz ࡢ▴࠺ࠋࡑࡇ࡛ࠊࡼࡾ኱ࡁ࡞ຊࢆᚓࡿࡓࡵ࡟ከᙧἼࡀฟຊࡉࢀ࡚࠸ࡿ࠿ࢆ☜ㄆࡋࡓࠋᩘࡢ᣺ືᏊࡢ఩┦ࢆไᚚࡍࡿࡇ࡜࡟ࡼࡗ࡚㸺⤖ᯝ㸼✵୰࡟↔Ⅼ(㡢㡪ᨺᑕᅽࡢ㞟୰ࡍࡿⅬ)ࢆస

 Ἴᙧࡣᅗ 2 ࡢࡼ࠺࡟࡞ࡗࡓࠋࡸࡸࣀ࢖ࢬ

ࡿ(ᅗ 1)ࠋ

ࡀ࠶ࡿࡇ࡜ࡸࠊ❧ࡕୖࡀࡾࡀ㐜࠸ࡇ࡜ࡀࢃ࠿ࡿࠋ࡞࠾ࠊ」ᩘ➃Ꮚ࡛ࡢⓎ᣺ࡶヨࡳࡓࡀࠊࢩࢫࢸ࣒ⓗ࡟୙ྍ⬟࡛࠶ࡾࠊฟຊ➃Ꮚᩘࡀ㊊ࡾ࡞࠸࡜࠸࠺ࡇ࡜ࡀㄢ㢟࡜࡞ࡗࡓࠋ㸺⪃ᐹ㸼ਦ͹෽͹఼Ͳ‫ک‬Ό߻͑Ȍᅗ 1ࡇࡢᡭἲ࡟ࡼࡾ᥋ゐ≧ែ࡛௵ពࡢሙᡤ࡟㡢㡪ᨺᑕᅽࢆⓎ⏕ࡉࡏࡿࡇ࡜ࡀ࡛ࡁࡿࠋྛ᣺
ືᏊࡢ఩┦ࡣࠊᘧ(2)࡛♧ࡉࢀࡿἼᩘࢆ⟬ฟࡋࠊࡑࡢᕪࢆ⏝࠸࡚఩┦ᕪࢆᐇ⌧ࡋࡓࠋ‫ݓ‬௜ ൌ‫ܦ‬௜ ‫ܦ‬௜ ‫ܦ‬௜ ݂ൌൌߣ௜ ‫ܶݒ‬‫ݒ‬‫ݓ‬㸸Ἴᩘ    : ᣺ືᏊ␒ྕ  ‫]݉[ܦ‬㸸᣺ືᏊ࠿ࡽ↔Ⅼࡲ࡛ࡢ㊥㞳ɉ[݉]㸸Ἴ㛗 ‫݉[ݒ‬Ȁ‫]ݏ‬㸸㡢㏿ܶ[‫]ݏ‬㸸࿘ᮇ
݂[Hz]㸸࿘Ἴᩘ(2) Arduino ࡣ㉸㡢ᅗ 2ἼࡢⓎ᣺᫬ࠊ༢୍ࡢ᣺ືᏊࡢࡳࢆ⏝࠸ࡿሙྜ࡟ࡣၥ㢟ࡀ࡞࠸ࡀࠊከᩘࡢ᣺ືᏊ 1 ࡘ 1 ࡘࢆྠ᫬࡟ไ(2)ᘧࢆά⏝ࡋ࡚఩┦ࢆไᚚࡍࡿࠋ
ᚚࡍࡿ⏝㏵࡟ࡣྥ࠿࡞࠸ࡇ࡜ࡀࢃ࠿ࡗࡓࠋ
(2) FPGA ࡢ฼⏝㸱㸬㸱 ᣺ືᏊไᚚ

➃Ꮚᩘࡢ୙㊊ࢆ⿵࠺ࡓࡵࠊFPGA(Field㸱㸬㸱㸬㸯 ㉸㡢ἼࡢⓎ᣺Programmable Gate Array)࡟ὀ┠ࡋࡓࠋࡲࡎࠊ㉸㡢ἼࡢⓎ᣺ࢩࢫࢸ࣒ࢆ㛤Ⓨࡋ

FPGA ࡟ࡣ 2 ࡘࡢ฼Ⅼࡀ࠶ࡿࠋ1 ࡘ┠ࡣ୪ࡓࠋᏳ౯࡞⌮⏤࠿ࡽࠊ᣺ືᏊࡣ࿘Ἴᩘࡀิฎ⌮ࡀᚓព࡞Ⅼ࡛࠶ࡿࠋArduino ➼ࡢ࣐

40KHz ࡢ UT1007-Z325R ࢆ⏝࠸ࡓࠋ࢖ࢥࣥࡢࡼ࠺࡟ࠊ᪤Ꮡࡢᅇ㊰࡛ฎ⌮ࢆ⾜࠺(1) Arduino Uno ࡢ฼⏝ࡢ࡛ࡣ࡞ࡃࠊᅇ㊰⮬యࢆ౑⏝⪅ࡀ㑅ᢥ࡛ࡁ᭱ึ࡟ Arduino ࡛ࠊ40kHz ࡢ▴ᙧἼࡢࡿࡓࡵࠊከࡃࡢฎ⌮ࢆྠ᫬࡟ฎ⌮ࡍࡿࡼ࠺Ⓨ᣺ࢆ⾜࠸ࠊ᣺ືᏊไᚚࡀྍ⬟࠿࡝࠺࠿ࢆㄪ࡭ࡓࠋ㸺᪉ἲ㸼࡞ᅇ㊰ࡶᐇ⌧ྍ⬟࡜࡞ࡿࠋ2 ࡘ┠ࡣࠊ✀㢮ࡀ㇏ᐩ࠿ࡘฟຊ➃Ꮚᩘࡀ 100 ௨ୖࡢࡶࡢࡶ
ᏑᅾࡍࡿⅬ࡛࠶ࡿࠋ௨ୖࡢ฼Ⅼ࠿ࡽࠊ 

FPGA ࡛ࡢ㉸㡢ἼࡢⓎ᣺ࢆヨࡳࡓࠋࡀࢃ࠿ࡿࠋ

㸺᪉ἲ㸼㸺⪃ᐹ㸼௒ᅇ⚾ࡀ⏝࠸ࡓ FPGA(DE10-NANO)ࡢ

 ௒ᅇ⏝࠸ࡓฟຊ➃Ꮚࡣ୍ࡘࡔࡀࠊྠᵝࡢࢡࣟࢵࢡ࿘Ἴᩘࡣ 50MHz ࡛࠶ࡿࡓࡵࠊ᣺ฎ⌮ࢆ࡯࠿ࡢ➃Ꮚ࡟ࡶྠ᫬࡟⾜࠺ࡇ࡜ࡀ࡛

ືᏊࡢᑐᛂ࿘Ἴᩘ࡛࠶ࡿ 40KHz ࡟ศ࿘ࡉࡁࡿࡓࡵࠊࡇࢀ࡛ࠊከᩘࡢ᣺ືᏊ࡟ࡏࡿᚲせࡀ࠶ࡿࠋࡑࡇ࡛ࠊ௨ୗࡢฎ⌮ࢆ⾜40KHz ࡢྠ఩┦ࡢ▴ᙧἼࢆⓎ᣺ࡍࡿࡇ࡜

࠸ࠊ50MHz ࢆ 40KHz ࡟ኚ᥮ࡋࡓࠋ
ձ FPGA ࡢࢡࣟࢵࢡࡀ❧ࡕୖࡀࡿᗘ࡟
࢝࢘ࣥࢱኚᩘࢆຍ⟬ࡋ࡚࠸ࡃࠋ
ղ FPGA ࡢࢡࣟࢵࢡ࿘Ἴᩘ(50MHz)ࡢ
୍࿘ᮇࡣ 20nsࠊ40KHz ࡢ୍࿘ᮇࡣ25000nsࠋࡘࡲࡾ࢝࢘ࣥࢱኚᩘࡢ್ࢆଶହ଴଴଴ଶ଴ᅗ 4ൌ ͳʹͷͲ࢝࢘ࣥࢺࡋࡓ࡜ࡁࡀ

40KHz ࡢ୍࿘ᮇ࡜࡞ࡿࡓࡵࠊ௨ୗࡢࡣ㐩ᡂࡉࢀࡓࠋࡼ࠺࡞ฎ⌮ࢆ⾜࠺ࠋᅗ 3 ࡣ࢖࣓࣮ࢪ㸱㸱㸰 ఩┦ไᚚḟ࡟ࠊ40KHz ࡢ఩┦ࢆไᚚࡋࠊFPGAᅗ࡛࠶ࡿࠋ

࡛ฟຊࡍࡿࢩࢫࢸ࣒ࢆ⪃࠼ࡓࠋ๓㏙ࡋࡓࡼ
࢝࢘ࣥࢱኚᩘࡢ್൑625Ѝฟຊ off࠺࡟ࠊ௒ᅇࡢ◊✲࡛ࡣࣇ࢙࣮ࢬࢻ࢔ࣞ࢖ࢆ

625൏࢝࢘ࣥࢱኚᩘࡢ್Ѝฟຊ on฼⏝ࡍࡿࠋྛฟຊ➃Ꮚࡢ఩┦ไᚚࢆࡋ࡞࠸

࢝࢘ࣥࢱኚᩘࡢ್൐1250Ѝึᮇ໬ሙྜࠊᅗ 5 ࡢࡼ࠺࡟᣺ືࢆᙅࡵྜ࠺ሙྜࡀ⏕ࡌᚓࡿࡓࡵࠊ㞟᮰ᆅⅬ࡛ᙉࡵྜ࠺ࡼ࠺࡟.+]

ไᚚࡍࡿᚲせࡀ࠶ࡿࠋ50MHz

৾ಊࢢ $20ns×625

20ns×625

৾ಊࢢ %ᅗ5ᅗ 3㸺᪉ἲ㸼㸺⤖ᯝ㸼࿘Ἴᩘࢆ 40KHz ࡟ᅛᐃࡋ࡞ࡅࢀࡤ࡞ࡽ

ᅗ 4 ࡣ FPGA ࠿ࡽࡢฟຊࢆ࢜ࢩࣟࢫࢥ࣮ࣉ࡛

࡞࠸ࡓࡵࠊⓎ᣺ࡢࢱ࢖࣑ࣥࢢࢆࡎࡽࡍࡇ࡜

ᐃࡋࡓࡶࡢ࡛࠶ࡿࠋ⤖ᯝ࠿ࡽᏳᐃ

࡟ࡼࡗ࡚఩┦ࢆไᚚࡋࡓࠋ௨ୗࡣ᣺ືᏊ A

ࡋ࡚ 40KHz ▴ᙧἼࢆฟຊ࡛ࡁ࡚࠸ࡿࡇ࡜

 ࡜ B ࢆⓎ᣺᫬࡟㏫఩┦࡟ࡍࡿሙྜࡢฎ⌮᪉ἲ࡛࠶ࡿࠋ
ձ 40KHz ࡢ༙࿘ᮇࡣଶହ଴଴଴ሺ௡௦ሻ
ଶD

ࠊࡘࡲࡾࠊ

12500(ns)࡛࠶ࡿࠋFPGA ࡢࢡࣟࢵࢡᩘ࡛ࡣࠊ

ଵଶହ଴଴ሺ௡௦ሻଶ଴ሺ௡௦ሻEൌ ͸ʹͷሺࢡࣟࢵࢡሻ࡜࡞ࡿࡓࡵࠊࡇࡢࢡࣟࢵࢡᩘࡔࡅ᣺ືᏊ

ᅗ7A ࡢฟຊ࡟ᑐࡋ࡚᣺ືᏊ B ࡢฟຊࢆ㐜
ࡽࡏࡿࠋ

FG

ղ ᣺ືᏊ B ࡢฟຊࡢࢡࣟࢵࢡ࢝࢘ࣥࢱ
ኚᩘࢆ A=0 ࡢሙྜ B=625 ࡜࠸࠺ࡼ࠺࡟௦ධࡍࡿࠋ
௨ୖࡢࡼ࠺࡞ฎ⌮ࢆ⾜࠺ࡇ࡜࡛௵ពࡢ఩┦ᅗ8ᕪࢆࡘࡅ࡚ࣃࣝࢫἼࢆฟຊࡍࡿࡇ࡜ࡀ࡛ࡁࡿࠋ(ᅗ 6)㸺⪃ᐹ㸼 ᐇ㦂࡛⏝࠸ࡓฟຊ➃Ꮚᩘࡣ஧ࡘࡔࡅࡔAࡀࠊࡇࢀࢆ࡯࠿ࡢ➃Ꮚ࡟ࡶ㐺⏝ࡍࡿࡇ࡜࡛ከᩘࡢ᣺ືᏊࡢ఩┦ไᚚࡀྍ⬟࡜࡞ࡿࠋB఩┦ᕪ
20ns × 625

㸱㸬㸲 ᣺ືᏊ࡜ FPGA ࡢ᥋⥆ᐇ㝿࡟ FPGA ࡜᣺ືᏊࢆ㓄⥺ࡋࡓࠋࡑᅗ 6ࡢᚋࠊྛ᣺ືᏊࡢ఩┦ᕪࢆィ⟬ࡍࡿࢩ࣑ࣗ㸺⤖ᯝ㸼࣮ࣞࢱࢆసᡂࡋࡓࠋࡑࡋ࡚ࠊFPGA ࡢⓎ᣺ୖグࡢᡭἲࢆ⏝࠸࡚ FPGA ࡛ࡢ఩┦ไᅇ㊰࡟ྛ᣺ືᏊࡢ㐜ᘏ᫬㛫(ࢡࣟࢵࢡᩘ)ࢆ

ᚚࢆࡋࡓ⤖ᯝࡣ௨ୗࡢࡼ࠺࡟࡞ࡗࡓ(ᅗ 7ࠊᅗ 8)ࠋᅗ 7 ࡢἼᙧ aࠊb ࡣࡑࢀࡒࢀᅗ 6 ࡢฟຊ AࠊB ࡢᐇ್ࢆ⾲ࡋ࡚࠾ࡾࠊ఩┦ࢆ㐺⏝ࡋࠊ㉸㡢Ἴࡢ㞟᮰Ⅼࢆసࡿࡇ࡜ࡀ࡛ࡁ࡚࠸ࡿ࠿ࢆ᳨ドࡋࡓࠋ㸱㸬㸲㸬㸯 ᣺ືᏊࡢ㓄⥺㏫఩┦࡟ኚ᥮ࡋ࡚ฟຊࡋࡓࡶࡢ࡛࠶ࡿࠋᅗ
8 ࡢἼᙧ cࠊd ࡣࡑࢀࡒࢀᅗ 6 ࡢฟຊ AࠊBࡢ఩┦ࢆ 1/4 ࿘ᮇࡎࡽࡋࡓࡶࡢ࡟ኚ᥮ࡋࠊฟຊࡋࡓࡶࡢࢆ⾲ࡋ࡚࠸ࡿࠋ⤖ᯝࡼࡾࠊᅗ
7 ࡣࡑࢀࡒࢀࡀ㏫఩┦ࠊᅗ 8 ࡣ 1/4 ࿘ᮇࡎࢀ࡚ฟຊࡉࢀ࡚࠾ࡾࠊ఩┦ไᚚࡀṇ☜࡟࡞ࡉࢀ࡚࠸ࡿࡇ࡜ࡀࢃ࠿ࡿࠋ

ࣈࣞࢵࢻ࣮࣎ࢻ࡟ 72 ಶࡢ᣺ືᏊࡢ㓄⥺ࢆ⾜ࡗࡓࠋࡇࡢ 72 ࡜࠸࠺ᩘᏐࡣࠊ௒ᅇ⏝࠸ࡓ FPGA ࡢ DE10-Nano ࡢ࣮ࣘࢨ࣮I/O➃Ꮚ 80 ➃Ꮚ(40 ➃Ꮚ ൈ 2)࠿ࡽ 3V 㟁※ࠊ
5V 㟁※࠾ࡼࡧ GND ࡢ➃Ꮚࢆ㝖࠸ࡓᩘ࡛࠶ࡿࠋᐇ㝿࡟㓄⥺ࡋࡓᵝᏊࡀᅗ 9 ࡛࠶ࡾࠊୖ㠃࠿ࡽぢࡓࡶࡢࡀᅗ 10 ࡛࠶ࡿࠋࣈࣞࢵ

 ࢻ࣮࣎ࢻࡣ࣮࣍ࣝࡢ఩⨨ࡀỴࡲࡗ࡚࠸ࡿࠋ

ᘏࢆ FPGA ࡢࢡࣟࢵࢡᩘ࡟᥮⟬ࡍࡑࡢࡓࡵࠊྛ᣺ືᏊࢆᑡࡋࡎࡘࡎࡽࡋࠊ9ࡿࠋࡘࡢࢥࣟࢽ࣮ࢆᙧᡂࡉࡏࡿࡇ࡜࡛㓄⥺ྍ⬟࡞✵㛫ࡢ☜ಖ࡜ྛ᣺ືᏊࡢᐇ⿦ᐦᗘࢆ㧗ࡵ㸱㸬㸲㸬㸱 FPGA ࡢᐇ⿦ࡓ⤖ᯝࠊᅗ 10 ࡢࡼ࠺࡞㓄⨨࡜࡞ࡗࡓࠋ

ḟ࡟ࠊFPGA ࡢᅇ㊰タィࢆࡋࡓࠋࡇࢀࡲ࡛ࡢᐇ㦂࡛ࡣ᭱኱࡛ࡶ 3 ࡘࡲ࡛ࡋ࠿ฟຊࢆ
ྠ᫬࡟⾜ࡗ࡚࠸࡞࠿ࡗࡓࡓࡵࠊ40KHz ࡢ72 ಶࡢ᣺ືᏊࢆࣈࣞࢵࢻ࣎
࣮ࢻ࡛㓄⥺ࡋ
ࡓᵝᏊⓎ᣺࠾ࡼࡧ఩┦ไᚚࢆ⾜࠺ᅇ㊰ࢆ 72 ➃Ꮚ඲࡚࡟㐺⏝ࡋࡓࠋᅗ 9㸺ฟຊࣇ࣮ࣟ㸼ձ ࠶ࡽ࠿ࡌࡵධຊࡋ࡚࠾࠸ࡓྛ᣺ືᏊࡢ
㐜ᘏ᫬㛫ࢆྛ᣺ືᏊࡢⓎ᣺ᅇ㊰ࡢ࢝࢘72 ಶࡢ᣺ືᏊࢆࢩ
࣑࣮ࣗࣞࢱୖ࡟㓄⨨ࡋࡓࡶࡢࢆୖ㠃࠿ࡽぢࡓࡶࡢࣥࢱኚᩘ࡬௦ධࡍࡿࠋղ ྛ➃Ꮚ࠿ࡽ 40KHz ࡢࣃࣝࢫἼࢆฟຊ

ᅗ 10ࡍࡿࠋ

㸱㸬㸲㸬㸰 ྛ᣺ືᏊࡢ఩┦ᕪィ⟬㸺⤖ᯝ㸼௒ᅇ౑⏝ࡋࡓ᣺ືᏊࡣྜࢃࡏ࡚ 72 ಶ࠶ࢭࣥࢧ

ࢭࣥࢧࡿࠋ௒ᚋ◊✲ࢆ㐍ࡵ࡚࠸ࡃ࠺࠼࡛᣺ືᏊࡢᩘࡣࡼࡾከࡃ࡞ࡾࠊ඲࡚ࡢ᣺ືᏊࡢ㉸㡢Ἴࡢ఩┦ᕪࢆồࡵ࡚࠸ࡃࡢࡣࡼࡾᅔ㞴࡛࠶ࡿࠋࡑࡇ࡛ࠊࢤ࣮࣒㛤Ⓨ࢚ࣥࢪ࡛ࣥ࠶ࡿ
Unity ࢆ⏝࠸࡚ྛ᣺ືᏊࡢ఩┦ᕪࢆィ⟬

ᅗ 11 ఩┦ไᚚ๓ࡋࠊࡑࢀࢆ FPGA ࡢࢡࣟࢵࢡᩘ࡟᥮⟬ࡍ

ᅗ 11 ࡣ඲࡚ࡢ᣺ືᏊࡀྠ఩┦࡛㉸㡢Ἴᅗ 12 ఩┦ไᚚࡿࢩ࣑࣮ࣗࣞࢱࢆసᡂࡋࡓ(ᅗ 10)ࠋࢆฟຊࡋࡓ᫬ࡢᵝᏊ࡛ࠊᅗ 12 ࡣ఩┦ࢆไ㸺ィ⟬ࣇ࣮ࣟ㸼ᚚࡋࠊ㉸㡢Ἴ࣐࢖ࢡࣟࣇ࢛ࣥࢭࣥࢧ(௨ձ ࠶ࡽ࠿ࡌࡵ 3D ✵㛫࡟㓄⨨ࡋ࡚࠾࠸ࡓୗࠊࢭࣥࢧ)㒊࡟㉸㡢Ἴࡢ㞟᮰ⅬࢆⓎ⏕ࡉ㞟᮰Ⅼᗙᶆ࡜඲࡚ࡢ᣺ືᏊࡢᗙᶆࢆྲྀࡏࡓ㝿ࡢᵝᏊ࡛࠶ࡿࠋ࢜ࢩࣟࢫࢥ࣮ࣉࡣࢭᚓࠋྠ᫬࡟Ẽࣥࢧ࡜┤ิ࡟᥋⥆ࡋࡓࠋ࢜ࢩࣟࢫࢥ࣮ࣉࡢࡢ್ࢆ⪃៖ࡋࠊἼ㛗ࢆィ⟬ࡍࡿࠋ⏬㠃࠿ࡽศ࠿ࡿࡼ࠺࡟ࠊࢭࣥࢧࡀྠࡌ఩⨨ղ 㞟᮰Ⅼ࡜ྛ᣺ືᏊࡢ㊥㞳ࢆィ⟬ࡍࡿࠋ࡟࠶ࡿ࡟ࡶ㛵ࢃࡽࡎࠊྠ఩┦࡛ࡢⓎ᣺࡜఩ճ ղࡼࡾᚓࡽࢀࡓ㊥㞳࠿ࡽ఩┦ࢆィ⟬ࡍ┦ㄪᩚᚋࡢⓎ᣺࡛ࡣࠊᚓࡽࢀࡿἼᙧࡀ␗࡞
ࡿࡇ࡜ࡀࢃ࠿ࡿࠋᅗ 11 ࡛ࡣ఩┦ࡀ␗࡞ࡿ

ࡿ(3.3.2.ࢆཧ↷)ࠋմ ճࡼࡾᚓࡽࢀࡓ఩┦࠿ࡽྛ᣺ືᏊࡢ㐜Ἴࡀ஘㞧࡟㔜࡞ࡾྜ࠸ࠊ᣺ᖜࡶᑠࡉ࠸ࠋࡑ ࢀ࡟ᑐࡋ࡚ᅗ 12 ࡛ࡣἼࡀࡑࢁࡗ࡚࠾ࡾࠊ(ィ᣺ᖜࡶ኱ࡁ࠸ࠋ543/552(2014))㸪

⮬ືไᚚᏛ఍ㄽᩥ㞟 Vol.50, No.7,

http://star.web.nitech.ac.jp/pdf/2014SICE㸲㸬⪃ᐹ_paper.pdf

FPGA ࡟ࡼࡿከᩘࡢ᣺ືᏊ࡬ࡢ 40KHz[3] ᑠᯘ ඃ㸪ࠕFPGA ࣮࣎ࢻ࡛Ꮫࡪ ⤌㎸ࡢⓎ᣺ᅇ㊰ࡢᵓ⠏࡟ᡂຌࡋࡓࠋࡲࡓࠊ఩┦ࡳࢩࢫࢸ࣒㛤Ⓨධ㛛㹙Intel FPGA ⦅㹛ࠖ㸪ไᚚ(ࣇ࢙࣮ࢬࢻ࢔ࣞ࢖)࡟ࡼࡿ㡢㡪ᨺᑕᅽᢏ⾡ホㄽ♫ࡢቑᖜࢆᐇ⌧ࡋࡓࠋ[4] ⱂ஭ ⁠႐㸪ࠕ㉸ධ㛛㸟FPGA ࢫࢱ࣮ࢱ࣭࢟ࢵࢺ DE0 ࡛ጞࡵࡿ Verilog HDLࠖ㸪㸳㸬௒ᚋࡢᒎᮃCQ ฟ∧ձ ྛ᣺ືᏊࡢⓎ᣺㐜ᘏ᫬㛫ィ⟬ࡢ⮬ື໬[5] ࡍࡍࡓࢃࡾ㸪ࠕᅇ㊰ᅗ࡛Ꮫ࡭ࡿ FPGA௒ᅇࡣࠊ⮬సࡋࡓࢩ࣑࣮ࣗࣞࢱ࡛ィ⟬ࡋධ㛛 ᅇ㊰ᅗࡣㄞࡵࡿேࡢࡓࡵࡢ HDL ࢞࢖ࡓ್ࢆ┤᥋ᅇ㊰࡟᭩ࡁ㎸ࢇ࡛࠸ࡿࡓࡵࠊ௵ࢻࠖ㸪⚽࿴ࢩࢫࢸ࣒ពࡢᗙᶆ࡬▐᫬࡟㡢㡪ᨺᑕᅽࢆ㞟୰ࡉࡏࡿࡇ࡜ࡀ࡛ࡁ࡚࠸࡞࠿ࡗࡓࠋᐇ⌧࡟ࡣእ㒊࠿㸵㸬ㅰ㎡௒ᅇࡢ◊✲ࢆ⾜࠺࡟࠶ࡓࡾࠊ㢳ၥࡢ⸨㔝ࡽࡢᗙᶆࢆྲྀᚓࡋࠊෆ㒊࡛඲࡚ࢆฎ⌮ࡍࡿࢩࢫࢸ࣒ࡢᵓ⠏ࡀᚲせ࡛࠶ࡿࠋඛ⏕࡟ࡣከ኱࡞ࡈᣦᑟࢆ㈷ࡾࡲࡋࡓࠋࡲղ 㡢㡪ᨺᑕᅽࡢᙉ໬

ࡓࠊྠ◊✲఍ࡢඛ㍮᪉࡟ከࡃࡢຓゝࢆ࠸ࡓ௒ᅇࡢᐇ㦂࡛ࡣ FPGA ࡢⓎ᣺ฟຊ㟁ᅽࡔࡁࡲࡋࡓࠋࡇࡢሙࢆ೉ࡾ࡚῝ࡃᚚ♩⏦ࡋࡀపࡍࡂࡿࡓࡵゐぬ࡞࡝ࢆឤࡌࡿࡇ࡜ࡀ࡛ୖࡆࡲࡍࠋ

ࡁ࡞࠿ࡗࡓࠋ௒ᚋࠊࡼࡾ㧗࠸㟁ᅽࢆ᣺ືᏊ࡟࠿ࡅࡿࡇ࡜࡟ࡼࡗ࡚ࡉࡽ࡟኱ࡁ࡞㡢㡪ᨺᑕᅽࢆᚓࡿᚲせࡀ࠶ࡿࠋճ ᣺ືᏊࢆᐇ⿦ࡍࡿᑓ⏝ᇶ┙ࡢసᡂ௒ᅇࡢ◊✲࡛ࡣࣈࣞࢵࢻ࣮࣎ࢻࢆ⏝࠸ࡓࡓࡵࠊ᣺ືᏊࡢ㓄⨨ࡀไ㝈ࡉࢀࠊ㓄⥺ࡶΰ㞧ࡋࡓࠋࡼࡗ࡚ࠊᑓ⏝ᇶ┙ࢆࢹࢨ࢖ࣥࡍࡿᚲせࡀ࠶ࡿ࡜⪃࠼࡚࠸ࡿࠋ㸴㸬ཧ⪃ᩥ⊩[1] ୕ᾆ Ⓩ㸪ࠕᨵゞ ≀⌮ᇶ♏ࠖ㸪[2] ᫍ ㈗அ(2014)㸪ࠕ᥋ゐస⏝ຊࢆⓎ⏕ࡍࡿᑠᆺ㉸㡢Ἴ㞟᮰⿦⨨ࡢ㛤Ⓨࠖ 