電気学会論文誌 D（産業応用部門誌）

IEEJ Transactions on Industry Applications
Vol.132 No.11 pp.1080–1081
DOI: 10.1541/ieejias.132.1080

研究開発
レ タ ー

負荷短絡補助回路を用いた MOSFET の高速スイッチング法——高周波ハーフブリッジインバータへの適用と運転特性——
正 員

野口季彦∗

学生員

水野知博∗

High-Speed Switching of MOSFET Using Auxiliary Circuit Shorting Load——Application and Operation Characteristics of High-Frequency Half-Bridge Inverter——Toshihiko Noguchi∗ , Member, Tomohiro Mizuno∗ , Student Member（2012 年 5 月 28 日受付，2012 年 7 月 3 日再受付）

This paper proposes a high-speed switching method of MOSFETs applied to a high-frequency half-bridge inverter.
The turn-oﬀ time of the MOSFETs can be shortened by employing a set of auxiliary switches in parallel with a load;
this reduces switching loss of the MOSFETs. It was confirmed through experimental tests that the total eﬃciency of
the inverter was improved by the proposed method, particularly in a low-load range.
キーワード：MOSFET，高速スイッチング，ターンオン，ターンオフ，補助回路，高周波ハーフブリッジインバータ

Keywords: MOSFET, high-speed switching, turn-on, turn-oﬀ, auxiliary circuit, high-frequency half-bridge inverter

1. はじめにインバータなどの電力変換器を高周波駆動するためには，スイッチング時間の短縮が求められる。ターンオン時間は，ゲート入力容量を高速に充電することにより短縮することができる。しかし，ターンオフ時間は出力容量を充電する時間によって決定されるためゲートドライブ回路側での制御は困難である。そこで，筆者らは負荷短絡補助回路を用
Fig. 1. Proposed high-frequency half-bridge inverterwith auxiliary circuit.

いることによりターンオフ時間を短縮する手法を提案している (1) 。本稿では提案する手法を高周波ハーフブリッジインバータに適用し，実機検証したので報告する。

2. 回路構成と動作原理〈2・1〉 回路構成

Fig. 1 に，負荷と並列に双方向スイッチを付加した補助回路付き高周波ハーフブリッジインバータを示す。電源電圧 E1 および E2 を 100 V，主素子

S1 および S2 には STY60NM60（ST 製，600 V，60 A），補助素子 S3 および S4 には FK30SM-5（MITSUBISHI 製，
250 V，30 A），負荷には負荷力率 0.85 の誘導性負荷を用いた。C1 および C2 は主素子のドレイン–ソース容量を表している。主素子と比べ補助素子のドレイン–ソース容量は小Fig. 2. Switching pattern.

流れ，C1 を充電すると同時に，C2→Load→E2→C2 の経さいため，Fig. 1 では示していない。

路で直前の Mode1 で C2 に蓄えられていた電荷を放電す〈2・2〉 動作原理スイッチングパターンを Fig. 2 にる。このときの充放電の時間は，ドレイン–ソース容量と示す。Mode1 では E1→S 1→Load→E1 の経路で電流が流負荷の時定数によって決定され，特に軽負荷時において増れる。Mode2 では E1→C1→Load→E1 の経路で電流が加する。Mode3 では補助素子 S3 をオンすることにより∗E1→C1→D4→S3→E1 の経路で電流を流して C1 を高速に充電すると同時に，C2→D4→S3→E2→C2 の経路で C2静岡大学〒 432-8561 浜松市中区城北 3 丁目 5-1に蓄えられていた電荷を高速に放電して，電源に回収する。

Shizuoka University3-5-1, Johoku, Naka-Ku, Hamamatsu 432-8561, Japanc 2012 The Institute of Electrical Engineers of Japan.
Mode4 では S2 をオンすることにより C2 に残留していた電1080

MOSFET の高速スイッチング法（野口季彦，他）

Fig. 5. Load-eﬃciency characteristic.

Fig. 3. Experimental waveforms of conventional circuit.

Fig. 6. Dead time-eﬃciency characteristic.

ができず，スイッチング損失が増大するのに対し，提案回路では高速に主素子のドレイン–ソース容量が充放電され，スイッチング損失が低減できると同時にドレイン–ソース容量に蓄えられたエネルギーを電源に回収できるためである。
また，最低出力 14 W 時におけるデッドタイムと効率の関Fig. 4. Experimental waveforms of proposed circuit.

係を Fig. 6 に示す。デッドタイムが長くなると，デッドタ荷は消費されるとともに，E1→C1→S2→E2→E1 の経路でイム期間中に主素子のドレイン−ソース容量の充放電が行電流が流れ，C1 が高速に充電される。その後，負荷に流れてえるため効率は上がる。しかし，インバータでは出力電圧いた電流は Load→E2→D2→Load の経路で還流し，Mode5の低次高調波を低減するためデッドタイムは短い方が望までは Mode4 の還流モードが終了して，E2→Load→S2→E2

しく，高周波駆動時の軽負荷領域で効率を改善するためにの経路で電流が流れる。S2 をオフし，S1 をオンする際もは本稿で提案する手法が有効となる。

同様である。この負荷短絡補助回路はソフトスイッチング

4. ま と めを目的とするものではなく，ハードスイッチングの dv/dt を本稿では負荷短絡補助回路を用いた MOSFET の高速ス高めて効率を改善するとともに，MOSFET の出力容量に蓄イッチング法を高周波ハーフブリッジインバータに適用し，実機検証を行った。その結果，軽負荷時（14 W）において(2)えられるエネルギーを電源に回収する回路である 。

6 ポイントの効率改善を確認した。今後は，提案回路の損

3. 実機検証
提案した回路の有効性を確認するために，実機検証を行った。負荷を 400 Ω–0.4 mH とし，駆動周波数 100 kHz，デューティサイクル 50%，デッドタイム 150 ns での動作波形を失分離等の詳細な検討を進めるとともに，この負荷短絡補助回路を高周波フルブリッジインバータにも適用し，その効果を検証していく予定である。

Fig. 3 および Fig. 4 に示す。これらの図からわかるように，

文献

従来回路と比べ提案回路は高速に主素子をターンオフすることが可能である。提案回路では S3 をオンすることによ（ 1 ） T. Noguchi and T. Mizuno: “High-Speed Switching Method of MOSFET
Using Auxiliary Circuit Shorting Load — Application and operation Characteristics of Chopper —”, IEEJ Trans. IA, Vol.132, No.5, pp.598–599 (20125) (in Japanese)
野口季彦・水野知博：「負荷短絡補助回路を用いた MOSFET の高速ス
, 電学論 D, Vol.132,
イッチング法—チョッパへの適用と運転特性—」
No.5, pp.598–599 (2012-5)（ 2 ） R.W. De Doncker and J.P. Lyons: “The Auxiliary Resonant Commutated
Pole Converter”, Conf. Rec. of the IEEE-IAS Annual Meeting, Vol.2,pp.1228–1235 (1990)

り C1 の高速充電を行うと同時に，C2 に蓄えられていた電荷を電源に回収することが可能であるため，効率は向上する。Fig. 5 に示したように，出力定格 200 W の装置において負荷 28 W 以下の軽負荷時の効率は提案回路の方が改善されており，特に最低出力 14 W 時の効率は従来回路を 6ポイント上回った。これは，従来回路ではデッドタイム期間中に主素子のドレイン–ソース容量の充放電を行うこと

1081

IEEJ Trans. IA, Vol.132, No.11, 2012