平成 27 年電気学会産業応用部門大会

1-81

多相インバータを用いた昇流形 DC/DC コンバータ
学生員
正員

詹耀綸

木村

学生員

修松下正員

由憲

砂山野口

正員

季彦（静岡大学）

竜男（矢崎総業）

Current Boost DC/DC Convertetr Using Multi-Phase Inverter
Yaolun Chan, Yoshinori Matsushita, Toshihiko Noguchi (Shizuoka University)
Osamu Kimura, Tatsuo Sunayama (Yazaki Corporation)

１．まえがきS3

S1D1E

N1C1C3

N2S42EE

C2D2S2ELoad

従来，車載用 DC/DC コンバータはフォワードコンバータやフライバックコンバータなどの回路トポロジーに基づいて構成されている。通常，これら回路のトランス二次側は単一支路であるため，低電圧大電流出力の用途ではトランスやインダクタに大きな電流が流れて回路の損失も増大し，高効率化と小型化が困難である。本稿では，多相インバータを用いた昇流回路に基づく DC/DC コンバータについて検討し，その高効率化と小型化を図る手法を述べる。

図 1 倍電圧整流回路を用いた DC/DC コンバータ
Fig. 1. DC/DC converter with voltage doubler circuit.

２．提案回路の動作原理

図 2 倍電流整流回路を用いた DC/DC コンバータ
Fig. 2. DC/DC converter with current doubler circuit.

S3S1E

N1S2
S1S4S2S3IIL1L2N2
D12I

C

Load

一 般 的 に， イン バ ー タと 高周 波 ト ラン スを 利 用 し た
DC/DC コンバータには電圧形と電流形が存在する。前者は
図 1 に示した倍電圧整流回路をもつ DC/DC コンバータである。トランスの巻数比が 1 であると仮定すると，インバータ出力電圧が正の期間では，D1 がオンして直流電源電圧 Eが C1 に印加され，負の期間では D2 がオンして同様に C2 がE まで充電される。これにより DC/DC コンバータの出力電圧は 1 周期で 2E になる。一方，図 2 は図 1 に示した回路の双対である。図 2 の倍電流整流回路では，インバータ出力電圧が正の期間に D2 がオンして L1 に電流 I が流れる。逆に負の期間では D1 がオンして L2 に電流 I が流れる。それぞれの支路の電流がインダクタによって保持されるため出力電流は 2I になる。提案する多相インバータを用いた昇流形
DC/DC コンバータは図 2 の倍電流整流回路の動作を利用したものである。
図 3 のように，倍電流整流回路の出力電圧 Vo はトランスの一次側へフィードバックされ，インバータ出力電圧のパルス幅制御（PWC）に用いられる。フィードバックされた出力電圧はその電圧指令 Vo*と比較され，制御偏差が PI レ
ギュレータに入力される。PI レギュレータから出力される操作量は PWC インバータが出力する 3 レベル電圧波形のパルス幅を決定する。このフィードバック制御系により直流電源の電圧変動や負荷変動に対しても安定な出力電圧を得ることができる。
図 4 は図 3 の回路動作を 4 つのモードに分けて示したものである。インバータは 3 レベル波形を出力し，それぞれのモードでオンするスイッチは①S1 と S4，②S2 と S4，③S2と S3，④S1 と S3 である。まず，①のモードではトランスが正方向に励磁されるため，D1 はオフ，D2 はオンとなり，D2に流れる電流 2I が L1 と L2 に分流する。このモードでは L1にエネルギーが蓄えられるため，L1 の支路を流れる電流は増加する。一方，L2 は蓄えられていたエネルギーを放出するため，L2 の支路を流れる電流は減少する。次に，②のモードではインバータの出力電圧が零となるため，D2 に流れVo

D2S4PWCPIVo* +-図 3 DC/DC コンバータの出力電圧フィードバックと PWC インバータ
Fig. 3. Output voltage feedback of DC/DC converter and PWC inverter.ていた電流 2I が L1 と L2 に分流しながら共にエネルギーを放出する。③のモードは①の反対の動作に当たり，D1 はオン，D2 はオフとなって，L2 にエネルギーが蓄えられ，L1 はエネルギーを放出する。したがって，L2 の支路を流れる電流は増加し，L1 の支路電流は減少する。

3．直流電源電圧とトランスの巻数比
車載用の DC/DC コンバータを想定しているため，直流電圧は 140 V から 280 V まで変動するにもかかわらず，出力電圧は 12 V 一定に制御しなければならない。この広い直流［ I - 353 ］Ⓒ 2015 IEE Japan平成 27 年電気学会産業応用部門大会

1-81

電源電圧範囲に対応するため，トランスの巻数比だけでな
く PWC インバータの相数やパルス幅を検討しなければならない。トランスの巻数比によって二次側の電圧波高値が決まリ，出力電圧フィードバックを受けて PI レギュレータによって 3 レベルインバータ出力電圧のパルス幅が決定する。出力電圧が所定の 12 V より高いときパルス幅を狭くし，逆に低いときパルス幅を広くする。このようなインバータ
出力電圧の PWC は直流電源電圧によっても同様に影響を受ける。直流電源電圧が最も低い条件では PWC 波形のパルス幅が最大となるが，このような場合でも PWC により出力電圧制御が安定に行われるようにトランスの巻数比を決めなければならない。後述のように本稿ではトランスの巻数比が 2：1 と 7：2 の場合を考える。

N2E
N1−N2E
N14．トランス二次側の同期整流と多相化② 電流保持（L1：放電，L2：放電）

Load［ I - 354 ］① 正周期（L1：充電，L2：放電）

Load

図 3 のように単相インバータと単相トランスを組み合わせてトランスの二次側に 2 つの支路を設けた構成の場合，正と負の期間における導通タイミングの僅かな差により電流が不平衡になる。それを改善するために，図 5 のようにトランスの二次側に相間（2 巻線）リアクトルを追加し出力電流を平衡させることも可能である。二次側ではダイオードに代って MOSFET を用いて同期整流することにより，導通損を低減し効率を改善することができる。
図 6 は 2 台のインバータを用いてトランス一次側を二相，二次側を 4 支路とした回路である。両インバータの出力電圧に 90°の位相差を設け，それぞれ DC/DC コンバータの出力電圧フィードバックに基づいて PWC されたスイッチング信号を生成する。この構成により二次側 1 支路当たりの電流を負荷電流の 1/4 とし，1 支路の電流分担率を抑制することができる。
三相インバータとΔ結線トランスを用いた三相回路の場
合，図 7 のようにインバータの出力電圧に 120°の位相差を設け，PWC によりスイッチングを行う。この場合，二次側1 支路当たりの電流は負荷電流の 1/6 になる。同様に図 8 は五相インバータとΔ結線トランスを用いた五相回路である。
インバータの PWC 出力電圧波形に 72°の位相差を設けてスイッチングを行う。
以上を一般化して N 相インバータとΔ結線トランスを用いた N 相回路の場合を考える。トランス二次側の支路数は2N であり，インバータの出力電圧に 360°/N の位相差を設け，PWC に基づくスイッチング信号を生成する。図 9 に示したように，二次側で 1 支路当たりの電流は負荷電流の1/2N になる。したがって，トランス二次側の各支路には電流定格の小さなインダクタと MOSFET を利用することができる。N 相インバータの出力周波数が f Hz であるとすると，トランス二次側の各支路には f Hz の電流リプルが生ずるが，各支路電流が重畳した負荷電流のリプル周波数は N f Hz になる。このため，多相インバータを用いることにより，DC/DC コンバータの出力電圧を平滑するために使われるキャパシタの容量を大幅に低減することができる。
提案する多相インバータを用いた昇流形 DC/DC コンバータでは，トランス二次側の支路を増やすほど MOSFET の導通損やインダクタにおける銅損を低減して効率を改善することができる。また，多相化による電流分割と電流リプルの抑制効果のためインダクタンスも低減できる。いま，
トランス二次側の MOSFET のオン抵抗とインダクタの巻線③ 負周期（L1：放電，L2：充電）④ 電流保持（L1：放電，L2：放電）
図 4 昇流回路 DC/DC コンバータの回路動作と二次電流Fig. 4. Circuit operation of current boost DC/DC converter andsecondary currents.

Ⓒ 2015 IEE Japan平成 27 年電気学会産業応用部門大会

1-81

抵抗の合計を R，負荷電流を I とすると，N 相インバータを用いて昇流形 DC/DC コンバータを構成した場合，トランス二次側の総損失は次式のように求められる。
2R 2⎛ I ⎞Ploss = 2 NR⎜
I⎟ =2N⎝ 2N ⎠
したがって，インバータの相数 N を増やすことにより，それに反比例して損失を低減することができる。

5．シミュレーションによる動作検証

-I
4-I
4-I
4-I
4

L1

L2L3L4IS3S1E

N1

N21CS2S4S5S7

S2N1

S5S6

S1N22S6S8

図 6 2 台のインバータを用いた二相回路
Fig. 6. Two-phase circuit using two inverters.
I

S1

S3

S5

I
6-

I
6-

I
6-

I
6-

I
6-

I
6-

L1

L2L3L4L5L6

1CE
2S2S4S63S2S4S1S3S6S5図 7 三相インバータとΔ結線トランスを用いた三相回路
Fig. 7. Three-phase circuit with three-phase inverter and deltaconnected transformers.
I10I10I10I10I10I10I10I10I10I10Load

図 3 に示した単相回路の動作をシミュレーションで検証した。条件は入力電圧 140 V，理想トランス巻数比 7：2，インダクタンス 40 μH，最大出力 1 kW を得るため負荷抵抗を 0.144 Ωとし，47 μF のコンデンサで出力電圧を平滑した。
出力電圧指令 Vo*は 12 V とするので出力電流は 83.3 A である。インバータ出力は 100 kHz の PWC された 3 レベル波形である。シミュレーション結果を図 10 に示す。上から出力電圧，トランス二次側電圧，各支路の電流，出力電流の波形である。各支路の電流は負荷電流の 1/2 になり，出力電流のリプル周波数は 200 kHz になる。
次は同じ条件で，図 6 に示した二相回路の動作をシミュレーションで検証した。三角波比較法により 2 つのインバータの出力電圧に 90°の位相差を設け，PWC されたスイッチング信号を生成する。そのシミュレーション結果を図 11に示す。上から出力電圧，トランス二次側電圧，各支路の電流，出力電流の波形である。各支路の電流は負荷電流の1/4 でリプル周波数は 100 kHz であるが，出力電流のリプル周波数は 400 kHz になる。次は図 7 に示した三相回路の動作をシミュレーションで検証した。三角波比較法により 3つのインバータ出力電圧に 120°の位相差を設け，同様にPWC を行う。シミュレーション結果を図 12 に示す。上から出力電圧，トランス二次側電圧，各支路の電流，出力電流の波形である。1 支路当たりの電流は負荷電流の 1/6 になり，出力電流のリプル周波数は 300 kHz になる。
図 13 は同じ条件でトランス巻数比を 2：1 と 7：2 にした場合の出力電流リプルを比較した結果である。トランス巻数比が 2：1 のとき出力電流リプルが高いが，トランス巻数比を 7：2 にすると出力電流リプルを大幅に低減することができる。これは 3 レベルインバータ出力電圧の波高値が変わったため，パルス幅が適切な値になったからである。
図 14 に示した特性は出力電圧リプルとコンデンサ容量の関係である。インバータを多相化することにより出力電流リプル周波数が上がるため，キャパシタ容量を小さくすることができる。
図 15 は出力電流リプルとトランス二次側のインダクタンスの関係を示している。インダクタンスを増加したりインバータ相数を大きくすると電流リプルを抑制することができる。

図 5 二次側に相間リアクトルと MOSFET を採用した回路
Fig. 5. Circuit employing interphase reactor and MOSFETs on
secondary side.

図 8 五相インバータとΔ結線トランスを用いた五相回路
Fig. 8. Five-phase circuit with five-phase inverter and delta-connectedtransformers.
I2NI
2NI2NI
2NI2NI
2N6．まとめ
本稿では，多相インバータを用いた昇流回路に基づくDC/DC コンバータを検討した。まず，単相インバータと単相トランスを組み合わせてトランス二次側に 2 つの支路をもつ単相回路の構成と動作原理について述べた。また，相間（2 巻線）リアクトルを使ってトランス二次側支路の電流を平衡させることと，二次側の MOSFET で同期整流するこ［ I - 355 ］

図 9 N 相インバータを用いた N 相回路
Fig. 9. N-phase circuit with N-phase inverter.

Ⓒ 2015 IEE Japan平成 27 年電気学会産業応用部門大会

1-81

4020Vtr1(V) -200-40444342I1(A) 4140I2Io (A)3984.584.083.583.0
82.5Time 5 (μs/div)

図 10 単相インバータを用いた単相回路の動作波形
Fig. 10. Operation waveforms of single-phase circuit using single-phase
inverter.

Vo (V)

12.00912.00612.00312.00011.997
11.99411.991

文40

Vtr120(V) -200
Vtr2-40

I1,I4
I2,I3(A)

Io (A)

2423222120
191884.5
84.0
83.5
83.0
82.5

Time 5 (μs/div)

図 11 2 台のインバータを用いた二相回路の動作波形
Fig. 11. Operation waveforms of two-phase circuit using two inverters.
12.00912.00612.003

Vo (V)12.000
11.9974020

Output voltage ripple (%)-404020
Vtr2 (V) -200-40Io (A)40200-20-40
16151413120.50
0.45
0.40
0.35
0.30
0.25
0.20
0.15
0.10
0.050.00( 7 :2 tra n sfo rm e r )T w o -p h a s e

T h re e -p h a s eSingle-phaseTwo-phaseThree-phase

05101520 25 30 35
Capacitance (μ F)404550

図 14 出力電圧リプルと平滑キャパシタの関係
Fig. 14. Output voltage ripple and capacitance.

84.5
84.0
83.5
83.082.5

6Time 5 (μs/div)

図 12 三相インバータとΔ結線トランスを用いた三相回路の動作波形
Fig. 12. Operation waveforms of three-phase circuit using three-phase
inverter and delta-connected transformers.

Output current ripple (%)

I4, I5( 2 :1 tra n sfo rm e r )図 13 トランスの巻数比と出力電流リプル
Fig. 13. Turn ratio of transformer and output current ripple.

Vtr1 (V) 0-20

I1, I6I2, I3 (A)

2 .4
2 .2
2 .0
1 .8
1 .6
1 .4
1 .2
1 .0
0 .8
0 .6
0 .40 .20 .0

S in g le -p h a s e

11.99411.991

Vtr3 (V)

献(1) Youhao Xi, Praveen K. Jain, “A Forward Converter Topology With
Independently and Precisely Regulated Multiple Outputs,” IEEE Trans.
Power Electron, vol. 18, no. 2, pp. 648-658 (Mar. 2003).
(2) Agustin Ferreres, Jose, “ A carrasco, Enrique Maset,and Juan B.Ejea“Small-signal Modeling of a Controlled Transformer Parallel Regulator
as a Multiple Output Converter High Efficient Post-Regulator,” IEEE
Trans. Power Electron, vol. 19, no. 1, pp. 183-191 (Jan. 2004).
Output current ripple (%)

Vo (V)

12.00912.00612.00312.00011.997
11.99411.991とによって回路の導通損低減に有効であることを述べた。
さらに，この単相回路をもとに二相，三相，五相回路についても検討した。以上の考察から N 相インバータを用いた昇流形 DC/DC コンバータを構成すると，トランス二次側に2N 個の支路ができるため負荷電流が分割され，1 支路当たりの電流が 1/2N となることを明らかにした。1 支路当たりの電流が 1/2N となるため，トランス二次側回路における銅損低減に効果があるだけでなく，インダクタの小型化にも寄与する。N 相のインバータを用いた場合，負荷電流のリプル周波数はインバータ動作周波数の N 倍になるので，出力電圧平滑用キャパシタの容量も大幅に低減することができる。
今後，いくつかの試作機を使って提案回路の動作検証を行う予定である。特にトランス二次側に MOSFET を用いた同期整流を適用することによって回路の導通損低減に効果があることを確認する。また，インバータの多相化によりトランス二次側支路数を増加させると回路総損失を低減できることを検証する。これと同時にインバータの多相化による出力電流のリプル低減についても検証を進めていく所
存である。

Single-phaseTwo-phaseThree-phase543210051015202530Inductance (μ H)

354045

図 15 出力電流リプルとインダクタンスの関係
Fig. 15. Output current ripple and inductance.

［ I - 356 ］Ⓒ 2015 IEE Japan