電気学会論文誌 D（産業応用部門誌）

IEEJ Transactions on Industry Applications
Vol.133 No.12 pp.1186–1192
DOI: 10.1541/ieejias.133.1186

論文

スイッチングアシスト補助回路を用いた
MOSFET の高速スイッチング法
正員

野口 季彦∗

学生員

水野 知博∗

学生員

村田 宗洋∗

High-Speed Switching Method of MOSFETs Using Switching Assist Auxiliary Circuit
Toshihiko Noguchi∗ , Member, Tomohiro Mizuno∗ , Student Member, Munehiro Murata∗ , Student Member（2013 年 5 月 22 日受付，2013 年 7 月 18 日再受付）

This paper describes a high-speed switching method of MOSFETs applied to a chopper and an inverter. By employing a set of auxiliary switches and diodes in parallel with a load, the turn-oﬀ time of the MOSFETs can be reduced,
which enables high-frequency operation and reduction of switching loss. It was confirmed through experimental tests
that the turn-oﬀ dv/dt of the main MOSFETs was eﬀectively improved by the proposed method, particularly in thelow-load range.
キーワード：MOSFET，高速スイッチング，ターンオフ，補助回路，チョッパ，インバータ

Keywords: MOSFET, high-speed switching, turn-oﬀ, auxiliary circuit, chopper, inverter1.

しいゲート駆動回路の研究も行われており，筆者らはインダはじめにクタインパルス重畳方式を用いた超高速スイッチングゲー

今後，SiC（Silicon Carbide）-MOSFET のような新しいト駆動回路を提案している (1) 。一方，ターンオフ時間は出電力用半導体スイッチング素子が実用化され，パワーエレ力容量を充電する時間によって決定されるため，ゲート駆クトロニクス分野へ広く普及すると予想されている。従来動回路側での制御は困難であり，ターンオフ時間を短縮さの Si（Silicon）を基材とする電力用半導体スイッチング素せる手法は確立されていないのが現状である。このように，子と比べて SiC-MOSFET は高耐圧，高温動作，高速スイッ

MOSFET の高周波スイッチングを実現するためには，入チング，低損失など数々の特長をもっており，電力変換器力容量の高速充電だけでなく出力容量の高速充電も必要でのパワー密度を飛躍的に向上させると期待されている。しある。また，高周波電力変換器では全体の損失におけるスかし，一般に MOSFET では低オン抵抗や大電流化に伴っイッチング損の割合が大きくなり，MOSFET の各種寄生容て各種寄生容量が増加する傾向にあり，SiC 素子ではその量に蓄えられている電荷を回収する技術も必要である。入

固有物性も相俟って，さらに寄生容量が増大すると考えら

力容量に蓄えられている電荷はゲート抵抗を用いない共振れる。これにより，入力容量や出力容量の高速充放電が妨形ゲート駆動回路を用いることで回収できる (2) 。一方，出げられ，本来有している高速スイッチング特性を十分に発力容量やスナバ回路に蓄えられている電荷はソフトスイッ揮することが困難になる。

チング技術や回生スナバ回路を用いることにより回収する

高速スイッチングを実現するためには，ターンオン時間ことができる (3) 。しかし，それらの技術は dv/dt や di/dt をおよびターンオフ時間を短縮することが求められる。ター

抑制することでスイッチング損を低減する手法であり，スンオン時間は入力容量を高速に充電することにより短縮すイッチング時間としては増加するため，MHz 級の高周波電ることができる。従来行われている手法としては，ゲート力変換器を実現することは難しい。

抵抗を小さくすることやゲート抵抗と並列にスピードアッ

そこで，本稿ではスイッチングアシスト補助回路を用いプコンデンサを用いることなどが挙げられる。近年では新ることによりターンオフ時間を短縮する新たな手法を提案
する (4) (5) 。この手法は，ソフトスイッチングを目的とするも∗

静岡大学〒 432-8561 静岡県浜松市中区城北 3 丁目 5-1のではなく，ハードスイッチングの dv/dt を高めて高速かShizuoka University
3-5-1, Johoku, Naka-ku, Hamamatsu, Shizuoka 432-8561,
Japan

路を降圧チョッパと双方向チョッパ，そしてハーフブリッc 2013 The Institute of Electrical Engineers of Japan.


つ高効率なスイッチングを可能にするものである。この回ジインバータに適用し，実験を通じて運転特性を検証した。
1186

MOSFET スイッチング補助回路（野口季彦，他）

提案する手法で高速スイッチングを行うことにより，降圧チョッパでは 1 MHz の高周波動作を実現し，双方向チョッパでは軽負荷領域において 2.7 ポイントの効率改善を確認した。また，ハーフブリッジインバータでも軽負荷領域において 6.1 ポイントの効率改善を実験的に確認したので報告する。

2.

回路構成と動作原理
Fig. 1. Proposed buck chopper with auxiliary circuit.

〈2・1〉 降圧チョッパ

Fig. 1 に負荷素子と並列に補助ダイオード D2 と補助スイッチ S2 を付加したスイッチン
グアシスト補助回路付き降圧チョッパを示す。C1 は主素子の出力容量を表しており，スナバ回路を示しているものではない。スナバ回路はターンオフを遅くする要因であるため，本手法ではスナバ回路を使用しない。補助回路には連続的に電流が流れないため，補助スイッチには電流容量の小さなものを使用することができる。また，補助スイッチ

S2 はオンするタイミングが重要となるため，入力容量が小さく高周波駆動が可能なものを用いる。一般にこのようなFig. 2. Proposed bilateral chopper with auxiliary circuit.

素子はオン抵抗が大きいので導通損が問題となるが，高速なスイッチングを優先した素子選定を行う。ターンオフ時の vds の dv/dt は，電源インピーダンスや補助回路を含む配のターンオフ時間はインダクタに流れる電流によって決定

線インピーダンスと寄生容量によって決定される。一般に，され，また，出力容量 C1 の放電時間は主素子 S2 のターンオ

寄生容量のばらつきは MOSFET の製造工程で生じ，入力フ時間と等しくなる。よって，軽負荷時においてターンオフ

容量は ±5%，出力容量は ±5〜10%ばらつくとされている。

時間が長くなるため，主素子 S1 を同期整流させるときに出したがって，vds の dv/dt も同様のばらつき幅をもつと考え

力容量 C1 の電荷が消費されるとともに，CB →S1→C2→CBられる。しかし，電源インピーダンスや配線インピーダンの経路で短絡電流が流れ，効率が悪化する。そこで，提案回ス，MOSFET の内部インピーダンスは極めて小さく設計さ路では主素子 S2 のターンオフを速めるために，主素子 S2れるため，絶対値としての dv/dt は非常に大きな値となり，をオフした直後に補助スイッチ S4 をオンする。補助スイッターンオフ時間が大きくばらつくことはない。

チ S4 をオンすることにより，CA →D3→S4→C2→CA の経容量の時定数によって決定される。つまり，重負荷のとき路で電流が流れ出力容量 C2 を高速に充電できるとともに，CA →D3→S4→C1→CB →CA の経路で電流が流れ，出力容量 C1 の電荷を負荷素子側へ移動させることができる。こターンオフ時間は短く，軽負荷のときターンオフ時間は増のため，高速かつ高効率なスイッチングが可能となる。な

加する。よって，軽負荷時は高速スイッチングすることがお，入力電圧 Vin と出力電圧 Vout の昇圧比が小さいほど，困難となる。そこで，提案回路では主素子 S1 をオフした

補助スイッチ S4 をオンすることによる出力容量電荷を転直後に補助スイッチ S2 をオンする。補助スイッチ S2 をオ送する効果は大きくなる。また，従来回路にて主素子 S2 を従来回路では，主素子 S1 をオフしてから出力容量が充電される時間，すなわちターンオフ時間は負荷抵抗と出力ンすることにより，E→D2→S2→C1→E の経路で主素子出オンするとき，出力容量 C2 に蓄えられたエネルギーはす力容量の高速充電が可能となり，高速スイッチングが実現べて消費されるとともに，還流ダイオード D1 には出力電できる。なお，提案回路は補助回路でスイッチング損と導圧 Vout が印加されるため，リカバリー損失が発生する。そ通損が発生するため，従来回路より効率は悪化する。

こで，提案回路では S2 をオンする直前に補助スイッチ S3Fig. 2 にインダクタと並列にをオンする。補助スイッチ S3 をオンすることにより，出双方向スイッチ S3 および S4 を付加したスイッチングアシ

力容量 C2 の電荷が C2→D4→S3→CA →C2 の経路で電源スト補助回路付き双方向チョッパを示す。C1 と C2 は主素子の出力容量を表している。降圧チョッパと同様に補助素に回収できるとともに，還流ダイオード D1 には出力電圧Vout と入力電圧 Vin の電圧差分だけが印加されるため，リ子には電流容量の小さな素子を使用することができる。まカバリアシスト回路と同様の効果が得られる (6) 。なお，入〈2・2〉 双方向チョッパた，耐圧も低いものが使用でき，倍電圧昇圧動作時におい力電圧 Vin と出力電圧 Vout の昇圧比が大きいほど，補助スては補助素子の耐圧は主素子の半分でよい。

イッチ S3 をオンすることによる出力容量電荷を回収する

昇圧動作時，従来回路では主素子 S2 をスイッチングさせ効果はさらに大きくなる。一方，昇圧比が小さいとき，補るとともに，主素子 S1 を同期整流させることにより高効率

助スイッチ S3 をオンすることによるリカバリーアシストな昇圧動作が可能となる。しかし，従来回路では主素子 S2効果は大きくなる。
1187

IEEJ Trans. IA, Vol.133, No.12, 2013

MOSFET スイッチング補助回路（野口季彦，他）〈2・3〉 ハーフブリッジインバータ

Fig. 3 に負荷素子するのではなく，負荷素子を短絡するように補助回路を接と並列に双方向スイッチ S3 および S4 を付加したスイッチ続する。この補助回路により，主素子出力容量の電荷を高ングアシスト補助回路付きハーフブリッジインバータを示速に転送することができ，高速かつ高効率なスイッチングす。C1 と C2 は主素子の出力容量を表している。チョッパが可能となる。補助素子の耐圧は主素子と同等であるが，と同じく，補助スイッチには電流容量の小さな素子を使用

チョッパの場合と同様に主素子出力容量を充電する極短いすることが可能であり，それらの耐圧は主素子の半分でよ

時間だけ尖頭値の高いパルス電流が流れるだけなので，電い。なお，この提案回路は T 形（負荷短絡形）の 3 レベル流容量は小さなものを使用することができる。

インバータや ARCP（補助共振転流回路）と似ているが，動3.

作は異なり，本回路は MOSFET の高速スイッチングを目的とするものである。

実機検証〈3・1〉 降圧チョッパ

提案した回路の有効性を確認す

従来回路では主素子のターンオフ時間は負荷抵抗と出力容るために実機検証を行った。電源電圧 E を 100 V，主素子量の時定数で決定されるため，デッドタイム（上下アーム短の電荷を電源に回収することが可能となる。この出力容量

S1 および補助スイッチ S2 には MITSUBISHI 製 FK30SM5（250 V，30 A），還流ダイオード D1 および補助ダイオー
ド D2 には ST 製 STTH60L06（600 V，60 A）を用いた。主素子の出力容量は 580 pF である。
従来回路および提案回路で駆動周波数を 1 MHz，デューティーサイクルを 50%，負荷素子パラメータを 400 Ω–0.4 mHとした条件における動作波形を Fig. 5 および Fig. 6 に示す。
主素子 S1 をオフしてから補助素子 S2 をオンするまでの遅れ時間は 35 ns とした。Fig. 5 から読み取れるように，従来回路では主素子 S1 のドレイン–ソース電圧 vds1 の立ち上が電荷を回収する効果により効率は向上する。主素子 S2 をりが遅いことが確認できる。これは，負荷電流による主素オフする際も同様であり，主素子 S2 をオフした直後に補子出力容量の充電に時間がかかり，従来回路ではターンオ助スイッチ S4 をオンすることにより高速スイッチングかフ時間が長く高速スイッチングできないことを表している。

つ高効率スイッチングが可能となる。なお，この提案回路

一方，Fig. 6 からわかるように，提案回路では主素子 S1 のは 3 レベル動作が可能な回路のように見えるが，S3 およびドレイン–ソース電圧 vds1 が急激に立ち上がっていることがS4 は補助スイッチであり，これらを同時にオンするモードはなく，高周波 2 レベル波形を出力する回路である。

確認できる。デューティーサイクル 50%駆動時における実フルブリッジインバータにスイッチングアシスト補助回路

は従来回路と提案回路でそれぞれ 79.1%，52.8%となった。

を適用した回路構成例を Fig. 4 に示す。補助回路は ARCP

また，ターンオフ dv/dt はそれぞれ 0.3 kV/µs，8.0 kV/µs でのように直流バス電圧の中点と各相出力を結ぶように接続あり，提案回路では約 26 倍の高速スイッチングを実現でき絡防止時間）が短いとき出力容量電荷が消費されるとともに短絡電流が流れ，軽負荷時において効率は悪化する。例えば，主素子 S2 をオンする際は，出力容量 C2 の電荷が消費されるとともに E1→C1→S2→E2→E1 の経路で短絡電流が流れる。そこで，提案回路では主素子 S1 をオフした直後に補助スイッチ S3 をオンすることにより E1→C1→D4→S3→E1の経路で電流が流れ出力容量 C1 を高速充電するとともに，C2→D4→S3→E2→C2 の経路で電流が流れ，出力容量 C2

際のドレイン–ソース電圧 vds1 のオンデューティサイクルることがわかる。駆動周波数 200 kHz で負荷力率 0.62 を一Fig. 3. Proposed half-bridge inverter with auxiliary circuit.
Fig. 5. Experimental waveforms of conventional buck chopper.

Fig. 4. Proposed full-bridge inverter with auxiliary circuit.

Fig. 6. Experimental waveforms of proposed buck chopper.
1188

IEEJ Trans. IA, Vol.133, No.12, 2013

MOSFET スイッチング補助回路（野口季彦，他）

Fig. 7. Load power-actual duty cycle characteristic at 200 kHz.

Fig. 9. Frequency-actual duty cycle characteristic at constantload.

Fig. 8. Load power-eﬃciency characteristic at 200 kHz.

定とした条件で，負荷電力と実際のオンデューティサイクルの関係を Fig. 7 に示し，負荷電力と効率の関係を Fig. 8

Fig. 10. Experimental waveforms of conventional bilateralchopper.に示す。Fig. 7 より，軽負荷領域においても従来回路に比べ提案回路の方がデューティーサイクル 50%に近い運転を維持できることが確認できる。これは，軽負荷時においては負荷電流が小さいので，従来回路では出力容量 C1 を充電する時間が負荷抵抗と出力容量の時定数で決定され，ターンオフに長時間を要するためである。一方，重負荷時においては従来回路と提案回路はどちらもほぼデューティーサイ
クル 50%に近い運転を行うことができる。これは，重負荷の場合，負荷電流が大きく，従来回路においても出力容量C1 を高速に充電できるためである。一方，Fig. 8 に示したように 63 W 出力以下の場合，従来回路に比べ提案回路は低効率であり，17 W 出力時において効率は 5%悪化した。
これは，提案回路では補助回路によるスイッチング損およFig. 11. Experimental waveforms of proposed bilateral chopper.

び導通損が発生し，これらの損失が付加されたためである。
また，負荷抵抗を 400 Ω 一定とした条件で駆動周波数を変化させたときの実際のオンデューティサイクルを Fig. 9 に（250 V，30 A）を用いた。主素子の入力容量は 7800 pF，出示す。従来回路では，1 MHz のような高周波駆動時におい力容量は 2000 pF であり，同程度容量の FET と比較するとて 1 周期におけるスイッチング時間の割合が大きくなるた

各種寄生容量が大きく，高速スイッチングが難しい素子とめ，MOSFET をスイッチング素子として使えていない。し言える。インダクタには 0.6 mH を用いた。

かし，提案回路では 1 MHz 駆動時においてもほぼデュー子 S1 および S2 には ST 製 STY60NM60（600 V，60 A），補従来回路および提案回路で駆動周波数 200 kHz にて S2 を50%駆動することにより倍電圧昇圧動作させたときの 44 W
出力時における動作波形を Fig. 10 および Fig. 11 に示す。
主素子 S2 をオフしてから同期整流するために主素子 S1 をオンするまでの時間は 100 ns である。また，主素子 S1 をオフしてから補助素子 S3 をオンする遅れ時間，主素子 S2をオフしてから補助素子 S4 をオンする遅れ時間も 100 nsである。しかし，実際には主素子の入力容量が 7800 pF と大きく，ゲート–ソース電圧の立ち上がりに遅れが発生して助スイッチ S3 および S4 には MITSUBISHI 製 FK30SM-5いるため，主素子 S1 と S2 がどちらもオフしている期間はティーサイクル 50%で MOSFET をスイッチングすることが可能である。
以上より，スイッチングアシスト補助回路を降圧チョッパに適用した場合，効率は下がるものの軽負荷時においても高周波駆動が可能であることを確認した。
〈3・2〉 双方向チョッパ提案した回路の有効性を確認するために実機検証を行った。入力電圧 Vin を 100 V，主素1189

IEEJ Trans. IA, Vol.133, No.12, 2013

MOSFET スイッチング補助回路（野口季彦，他）

Fig. 12. Load power-eﬃciency characteristic.

250 ns である。従来回路では主素子 S2 をオンすることにより出力容量 C2 の電荷が消費される。また，主素子 S1 をオンする際は，同様に出力容量 C1 の電荷が消費され，短絡電流が流れることによって主素子 S2 がターンオフしている。一方，提案回路では主素子 S2 がオンする直前に出力容量 C2 の電荷が放電されており，出力容量 C2 に蓄えられたFig. 13. Experimental waveforms of conventional inverter.

エネルギーを電源に回収することができる。また，還流ダイオード D1 には出力電圧と入力電圧の差に相当する電圧100 V しか印加されないためリカバリーアシスト効果も期待できる。主素子 S1 をオンする際は，すでに出力容量 C1の電荷が放電されていることが確認でき，これは，出力容量C1 の電荷を負荷素子側へ転送できていることを意味している。従来回路と提案回路で主素子 S2 のターンオフ時間はそれぞれ 278 ns と 192 ns となり，ターンオフ時間を 31%改善できた。vgs1 ，vgs2 ，vds2 の波形を見ると，MOSFET や回Fig. 14. Experimental waveforms of proposed inverter.

路パターンの配線インダクタンスと各種寄生容量に起因す

子 S4 をオンする遅れ時間も 150 ns である。Fig. 13 およびる共振が確認される。この共振により誤動作することもあアシスト効果が考えられ，詳細な損失分離は今後の課題でFig. 14 から読み取れるように，主素子 S1 のターンオフ時，従来回路と提案回路ではゲート–ソース電圧 vgs1 の立下りからドレイン–ソース電圧 vds1 の立ち上がりまでの時間は提案回路の方が短いことが確認できる。これは，主素子 S1 をオフしてから主素子 S2 をオンするまでのデッドタイム期間に補助スイッチ S3 をオンすることにより E1→C1→D4→S3→E1の経路で電流が流れ出力容量 C1 を高速に充電すると同時に，C2→D4→S3→E2→C2 の経路で電流が流れ出力容量C2 に蓄えられていたエネルギーを電源に回収できているこある。とを表している。したがって，従来回路に比べ提案回路のり得るので，可能な限り配線インダクタンスを低減するような実装を行わなければならない。

Fig. 12 に負荷電力と効率の関係を示す。Fig. 12 から読み取れるように，従来回路より提案回路のほうが高効率であり，70 W 出力時において効率は 59.0%から 61.7%と 2.7 ポイント改善した。効率改善の要因は出力容量電荷を回収する効果と出力容量電荷を転送する効果，そしてリカバリー

以上より，スイッチングアシスト補助回路を双方向チョッ方が主素子 S2 をオンした際に出力容量電荷の消費を少なパに適用した場合，高速スイッチングかつ高効率スイッチくすることができ，ターンオン損失を低減することが可能ングが可能であることを確認した。なお，今回は昇圧動作となる。従来回路と提案回路で主素子 S1 のターンオフ時時のみ示したが，降圧動作時も同様の効果を期待すること間はそれぞれ 380 ns と 288 ns になり，ターンオフ時間をができる。
〈3・3〉 ハーフブリッジインバータ25%改善できた。双方向チョッパと同様に波形に振動が見提案した回路のられるが同じ理由により発生したものと考えられる。ハー

有効性を確認するために実機検証を行った。電源電圧 E1

フブリッジインバータの場合でも，この振動を抑制するため

および E2 を 100 V，主素子および補助素子は双方向チョッにスイッチング素子周辺の配線インダクタンスを低減するパと同じ素子を用いた。

ことが重要である。効率は従来回路が 53.9%であるのに対従来回路および提案回路で駆動周波数を 100 kHz，デューし，提案回路は 60.0%に改善された。また，負荷力率 0.85

ティーサイクルを 50%，デッドタイムを 150 ns，負荷素子パを一定とした条件での負荷電力と効率の関係を Fig. 15 に示

ラメータを 400 Ω–0.4 mH とした条件での動作波形を Fig. 13す。同図からわかるように，負荷電力 28 W 以下の軽負荷および Fig. 14 に示す。主素子 S1 をオフしてから補助素子領域において従来回路に比べ提案回路の方が高効率であり，S3 をオンする遅れ時間，主素子 S2 をオフしてから補助素最低出力時（14 W）においては 6.1 ポイント高効率であるこ
1190

IEEJ Trans. IA, Vol.133, No.12, 2013

MOSFET スイッチング補助回路（野口季彦，他）高効率なスイッチングが可能であることを確認した。なお，

Fig. 15 より重負荷時において提案回路は従来回路より効率が悪化しているが，これは補助素子をスイッチングさせているためであり，重負荷時では補助素子を常にオフさせておくことにより従来回路と同等の効率が得られる。スイッチングアシスト回路付きフルブリッジインバータの運転特性については今後の検討とする。

4.

Fig. 15. Load power-eﬃciency characteristic.

ま と め

本稿ではスイッチングアシスト補助回路を用いた MOSFET の高速スイッチング法を降圧チョッパ，双方向チョッパ，ハーフブリッジインバータに適用し，実験を通じて各種運転特性を検証した。
降圧チョッパでは効率は悪化するものの，軽負荷時においても 1 MHz 駆動を実現し，50%デューティーサイクル駆動時に実際のオンデューティーサイクルを 79.1%から 52.8%に26.3 ポイント改善できることを確認した。さらにターンオ
Fig. 16. Dead time-eﬃciency characteristic at 14-W output.

フ dv/dt を 0.3 kV/µs から 8.0 kV/µs と約 26 倍高速化できることも確認した。双方向チョッパでは軽負荷時においてとが確認できる。これは，従来回路では軽負荷時においてターンオフ時間を 278 ns から 192 ns と 31%短縮した。そ主素子出力容量の充放電時間が長くなり，デッドタイム期して，出力容量電荷を回収する効果と出力容量電荷を転送

間中に主素子出力容量の充放電を行うことができず，デッする効果，リカバリーアシスト効果により 70 W 出力時におドタイム期間終了後に主素子をオンする際にターンオン損いて効率は 59.0%から 61.7%と 2.7 ポイント向上した。ま失が発生するのに対し，提案回路では主素子出力容量の充た，ハーフブリッジインバータでは 14 W 出力の軽負荷時放電を高速に行うことができ，デッドタイム期間終了後ににターンオフ時間を 380 ns から 288 ns と 25%短縮し，効主素子をオンする際のターンオン損失を低減できるためで率も 53.9%から 60.0%と最大 6.1 ポイント改善できることある。また，14 W 出力時におけるデッドタイムと効率の関を確認した。同じ効率を達成するのに必要なデッドタイム係を Fig. 16 に示す。同図より，デッドタイムが長くなるとを 450 ns から 150 ns へ短縮可能であることも確認した。

従来回路でもデッドタイム期間中に主素子の出力容量の充本稿で提案したスイッチングアシスト補助回路を用いる放電が行えるため，ターンオン損失が減少し効率は改善す

手法は MOSFET の出力容量が大きい場合にさらに有効でる (7) 。しかし，一般的に電力変換器ではデッドタイムは 1ある。例えば，大きな電流容量を得るために MOSFET を並列駆動するときや，各種寄生容量が大きな低オン抵抗の周期の 5%以下にすることが望ましく，100 kHz 駆動時では500 ns 以下のデッドタイムが求められる 。100 kHz のよ

MOSFET を駆動する際に効果的である。なお，この手法はうな高周波で軽負荷運転の場合，デッドタイム期間中に主フルブリッジインバータや三相インバータへも適用が可能

素子出力容量の充放電が行えないため，高速スイッチングであり，今後検討を進める所存である。

(8)

かつ高効率スイッチングを実現するためには，本論文で提案したスイッチングアシスト補助回路を用いた手法が有効文である。例えば，効率 60%を達成することができるデッドタイムは，従来回路が 450 ns であるのに対し，提案回路では 150 ns で効率 60%を達成することができ，デッドタイムを 300 ns 短縮することが可能となる。また，ハーフブリッジインバータのような電力変換器における損失は，導通損とスイッチング損の合計であり，従来回路と提案回路では負荷電流が等しいため，主素子の導通損はほぼ同じであると考えられる。よって，従来回路と比べ提案回路の方が効率改善できるのは，スイッチング損が減少したためであり，この提案する手法は MHz 級の高周波電力変換器において，さらに有効であると考えられる。
以上より，スイッチングアシスト補助回路をハーフブリッジインバータに適用した場合，軽負荷時において高速かつ1191

献（ 1 ） T. Noguchi, S. Yajima, and H. Komatsu: “Development of Gate Drive Circuit for Next-Generation Ultra High-Speed Switching Devices”, IEEJ Trans.
IA, Vol.129, No.1, pp.46–52 (2009) (in Japanese)
野口季彦・矢島哲志・小松宏禎：「次世代超高速スイッチング素子, 電学論 D, Vol.129, No.1, pp.46–52 (2009)
ゲート駆動回路の開発」（ 2 ） M. Ishigaki and H. Fujita: “A Resonant Gate-Drive Circuit Capable of HighFrequency and High-Eﬃciency Operation”, IEEJ Trans. IA, Vol.127, No.10,pp.1090–1096 (2007) (in Japanese)
石垣将紀・藤田英明：「低損失・高周波動作可能な MOSFET 用共振形, 電学論 D，Vol.127, No.10, pp.1090–1096 (2007)
ゲートドライブ回路」（ 3 ） R.W. De Doncker and J.P. Lyons: “The Auxiliary Resonant Commutated
Pole Converter”, Conf. Rec. of the IEEE-IAS Annual Meeting, Vol.2,pp.1228–1235 (1990)（ 4 ） T. Noguchi and T. Mizuno: “High-Speed Switching Method of MOSFETUsing Auxiliary Circuit Shorting Load: Application and Operation Characteristics of Chopper”, IEEJ Trans. IA, Vol.132, No.5, pp.598–559 (2012) (inJapanese)

IEEJ Trans. IA, Vol.133, No.12, 2013

MOSFET スイッチング補助回路（野口季彦，他）
水野口季彦・水野知博：「負荷短絡補助回路を用いた MOSFET の高速ス
イッチング法—チョッパへの適用と運転特性—」, 電学論 D, Vol.132,
No.5, pp.598–599 (2012)（ 5 ） T. Noguchi and T. Mizuno: “High-Speed Switching Method of MOSFET
Using Auxiliary Circuit Shorting Load: Application and Operation Characteristics of High-Frequency Half-Bridge Inverter”, IEEJ Trans. IA, Vol.132,
No.11, pp.1080–1081 (2012) (in Japanese)
野口季彦・水野知博：「負荷短絡補助回路を用いた MOSFET の高速スイッチング法—高周波ハーフブリッジインバータへの適用と運転, 電学論 D, Vol.132, No.11, pp.1080–1081 (2012)
特性—」（ 6 ） 餅川 宏・小山建夫：「小型・低損失インバータを実現する新回路技, 東芝レビュー 2006, Vol.61, No.11, pp.32–35 (2006)術」（ 7 ） N. Hoshi and A. Matsui: “Improvement of Power Conversion Eﬃciencyof Soft-Switching Inverter in Range of Low Output Power by Adjustable
Dead Time Control”, IEEJ Trans. IA, Vol.131, No.5, pp.679–684 (2011) (inJapanese)
星 伸一・松井綾花：「可変デッドタイム制御によるソフトスイッチ
ングインバータの低出力域での高効率化」, 電学論 D, Vol.131, No.5,pp.679–684 (2011)（ 8 ） K. Shirakawa, K. Wada, and T. Shimizu: “An Issue on 200 kHz Class HighFrequency Switching of a PWM Inverter”, IEEJ Proc. IAS Annual Conference, Vol.1, pp.277–280 (2006) (in Japanese)
白川和博・和田圭二・清水敏久：「PWM インバータの 200 kHz 級高周, 平成 18 年電気学会産業応用部門大会, Vol.1,波スイッチングの課題」
pp.277–280 (2006)野口季

野知 博 （学生員） 1989 年 1 月 27 日生。2011 年 3 月静岡大学電気電子工学科卒業。2013 年 3 月同大学大学院工学研究科電気電子工学専攻修了。修士（工学）。2013 年 4 月アイシン AW（株）入社，現在に至る。

村田宗 洋 （学生員） 1990 年 8 月 9 日生。2013 年 3 月静岡大学工学部電気電子工学科卒業。 2013 年 4 月同大学大学院工学研究科電気電子工学専攻入学，現在に至る。

彦 （正員） 1959 年 10 月 23 日生。1982 年 3 月名古屋工業大学工学部電気工学科卒業。 1986 年 3 月
長岡技術大学大学院工学研究科修士課程電気・電子システム工学専攻修了。 1982 年 4 月東京芝浦電気（株）（現，（株）東芝）入社。1991 年岐阜工業高等学校講師。1994 年 4 月長岡技術科学大学助手。1996 年同助教授。2009 年 4 月静岡大学教授，現在に至る。専門は各種電力変換器，マシーンを含むモータドライブ。近年はマルチレベル変換器，AC/AC 直接変換器，超高速モータに注力。博士（工学）。IEEE Senior Member。

1192

IEEJ Trans. IA, Vol.133, No.12, 2013