White paper

通信システムに必要な信号品質と基準信号源(1)
基準信号源に必要な発振器のキースペックと製品紹介【序文】
通信伝送ネットワークの世界では上位から下位にかけてコア、メトロ、モバイルバックホール、アクセス、エンタープライズ(LAN/SAN)とツリー上に広がっており、それぞれに通信に必要な規格が設けられています。また近年、高速通信端末や映像配信などの普及に伴い、インターネットのバックボーンを流れるトラフィック量は増加の一途を辿っており、通信の高速化、大容量化と共に、通信インフラ機器の拡充が進んできております。このような高速データ通信を行う通信プロトコルには、伝送路・システムおよびビットエラーレート(以下 BER) (送受信を行なう際に、受信側で受けたデータのエラービット数を、送信されたデータの総ビット数で割ることによって算出されるビット誤り率のこと)などの性能が必要になります。特に BER においては、信号品質が大きくかかわり、信号の持つノイズやジッタがとても重要なパラメータとなります。
今回は通信機器に必要な信号品質から求められる発振器のキースペックを解説し、さらに市場に出回る発振器の構造や特徴、通信機器に適したエプソン製品を紹介します。
【高速通信システムの構成】
最初に、2 つのトランシーバ間で様々なプロトコル(PCI、SATA、10GbE etc…)を介しデータ転送される一般的な通信システ
ム伝送路を図 1 に示します。このようなシステムでは、基準信号を生成するために発振器が使用されています。一般的に基準信号はデータレートよりも低い周波数で発振しているため、送信側では基準信号でデータをシリアル化するため、トランスミッタ内部の PLL(Phase Locked Loop)により所望の周波数まで逓倍をかけてから送信をします。これに対し、受信側では送信されたデータストリームから PLL 内蔵の CDR(Clock Data Recovery)で基準信号を復元、復元された基準信号からデータを復元します。一部のハイエンドシステムでは、受信側に基準信号を持ち、それを元にデータの復元をするケースもあります。このように送受信では、信号の変換、復元が常に行われており、高速化する通信において、送信されたデータが受信側にて 0 または 1 を正確に判断しなければなりません。そのためには信号自体のレベル低下(ジッタ、ノイズ)をいかに抑え信号品質を上げるか、また伝送路の ASIC をいかにうまく設計できるかが重要な課題となっています。
Tx Ref. Clock

ProtocolSerialize

Deserialize[PCI, SATA, 10GbE etc…]

Deserialize
RxRx

CDR

PLL

Serialize
PLL TxCDR

Tx Ref. Clock

CDR: Clock Data Recovery
図1

Digital Processor

Digital Processor

Tx

Rx Ref. Clock

通信システム伝送路の構成【信号品質の評価手法】
通信システムで信号自体の品質を評価する手法として、しばしばアイ・ダイアグラムが用いられることがあります。このアイ・ダイアグラムとは、オシロスコープなどの測定機器を用い、高速なデジタル信号波形を多数サンプリングして重ね合わせグラフィカルに表示したもので、波形の重なり具合が「目」のように見えるためにそのように呼ばれています。

1

White paper
例として伝送路の通信プロトコルが 10GbE の場合を考えます。このシステムでは 10Gbps の信号を転送するのにかかる時間(長さ)は各ビット 100psec の信号になります。信号品質の評価では、この 100psec ごとに繰り返される信号を重ねあわせることによってアイ・ダイアグラムを得ます。仮に基準信号がピュアで、伝送路の ASIC もうまく設計されていると仮定した場
合、図 2 の左に示すようなきれいに揃った波形を示します。またそれとは逆に、ノイズやジッタが多い基準信号や ASIC の設計により伝送路の帯域不足などの損失がある場合、信号波形が安定せず、波形を重ねた際に図 2 の右のような「目」が閉じていく波形になります。
信号データが 0 か 1 かを判断するには、アイ開口部の横方向、縦方向が充分開いていることが重要なポイントとなります。アイ開口部がノイズやジッタにより収縮した場合、受信側での信号データの判断が曖昧となり BER は高くなります。現在ほとんどの通信システムでは、最低でも 1×10-12 の BER が求められます。これは転送ビット毎に 1012 データ数に対して 1 個の間違いが許容されることを意味しています。
このようにアイ・ダイアグラムからはノイズやジッタ，帯域不足など信号品質に関する多くの情報を知ることができます。
10 Gb  100 ps

10 Gb  100 ps
ノイズ

帯域不足

アイ開口部

品質の良い信号波形

品質の悪い信号波形

ジッタ(TJ)

図 2 アイ・ダイアグラムでの信号品質【ジッタを構成する要素】
通信システムにおけるジッタ構成要因を図 3 に示します。

TJ (Total Jitter)

TJ(Total Jitter)は、DJ(Deterministic Jitter)とRJ(Random Jitter)との総和で表されます。
DJ(Deterministic Jitter)とは確定的ジッタと呼ばれ、回路設計、電磁誘導、また外部環境から誘発されるジッタを表します。DJ の特徴は広がりが一定であり、時間経過に依存しない点です。基準信号源となる

DJ (Deterministic Jitter)

RJ (Random Jitter)

Board (supply, crosstalk)

ASIC (noise)

Board/Cable (ISI)
Ref Clock(spurious, sub-harmonic)

発振器で DJ に寄与する性能としてはスプリアスやサブハーモニクスになります。
次に RJ(Random Jitter)とは文字どおり予測不可能な

図 3 ジッタ構成要素図

Ref Clock (Jitter)
Period Jitter
Phase Jitter

Jitter 成分を表しており、デバイスが本来持っている特性、熱雑音等が影響して、自然誘発的に起こりうるものです。RJ の特徴は時間経過に従い広がる点です。基準信号源となる発振器で RJ に寄与する性能としては基準信号源のジッタそのものの性能になります。
その他システム上では、ボードの電源ノイズやクロストーク、ケーブル設計などの影響による帯域不足が DJ に、ASIC からのノイズなどが RJ の要因に分類されます。このため、システム設計者は ASIC の設計改善や基板レイアウト変更および部品変更などで TJ を小さくすることが求められます。

2

White paper【市場における発振器(基準信号源)の構造・特徴】
信号品質の維持には、ノイズやジッタ影響の少ない基準信号源を選択しなければならないことは理解して頂けたと思います。
ここでは現在市場で利用されている発振器の構造(タイプ)と特徴に関して解説します。

FREF×1FOUT

FREF
PLL

1. 基本波発振器

FREF×3FOUT

3. AT または Si-MEMS + PLL 発振器

FREF

FOUT

2. 3rd overtone 発振器

FOUT

4. LC 発振器
図 4 発振器の構造

現在市場で利用されている発振器のタイプは大きく分けて 4 つに分類されますが、その構造を図 4 に示します。
1 つ目は最もポピュラーな基本波発振の発振器になります。この発振器はノイズ、ジッタ、スプリアス特性に優れており、すべての面で高精度・高性能な特性を提供することができます。さらに回路構成もシンプルなため、消費電流も低く抑えることができます。
2 つ目は 3 次オーバートーンを利用した発振器になります。オーバートーン発振とはフィルタ回路で基本波の負性抵抗を抑圧し、所望の次数(この場合 3 次)の周波数で負性抵抗を発生させるように回路設計する手法です。基本波発振では得ることが難し
い高い周波数出力を得ることができ、高い Q 値を維持できるため良好な位相雑音近傍特性が得られます。しかし回路設計(調整)が複雑なため、消費電流が増えてしまうことや、容量比が大きくなるので周波数可変幅が取りにくいなどの欠点もあります。
3 つ目は PLL を利用した発振器になります。この発振器は基準信号源となる水晶または Si-MEMS 共振子を入力信号とし、PLLによってその入力信号に同期した信号を生成し必要な周波数を出力する発振器になります。そのため PLL 回路技術で実現された任意の周波数を自由に得られる利便性や高い周波数を提供できる点においては優れていますが、その反面、回路構成が複雑になり消費電流が大きくなることや、ノイズやジッタ性能にも悪影響を及ぼします。以前にも紹介しましたが Si-MEMS の場合、Si 共振子の持つラフな温度特性を補正するために(補正範囲が広すぎてアナログ的な温度補正が行えないことから)必ず PLL 回路技術が採用されております。そのため信号品質の指標となるノイズやジッタの抑制には、不利であると言われております。
最後は LC 発振器になります。この発振器は PLL 同様利便性の高い製品で、Power をかけることで大きな振幅で動作し、フロアノイズも低く抑えることができます。しかしその反面、材料の持つ Q 値が低いため周波数安定度やエージングが悪く、キャリア周波数近傍ノイズも悪いという問題があります。
以上のように市場に出回る発振器においても、様々な構造のものが存在するため、それぞれの用途に応じた製品選定が重要になります。こうしたニーズからエプソンでは基準信号源に必要な発振器性能(位相雑音特性、位相ジッタ、スプリアス特性)を持った製品を提供することで、お客様の信号品質維持に貢献できると考えております。

3

White paper【通信システム用途に向く低位相ジッタ特性を持つエプソン製発振器の紹介】
エプソンでは基本波発振器(タイプ 1)を主力製品に位置付け、高速通信システムに必要なジッタ性能を持ったラインナップを各種取り揃えております。その代表的なライナップを表 1 に示します。
基本的に信号源の源振は水晶振動子を使用していますが、70 MHz 付近までの周波数では AT カット、100 MHz 以上では逆メサ AT カット(HFF：High Frequency Fundamental)の技術を用いた SPXO(SG シリーズ)や VCXO(VG シリーズ)を提供しております。100 MHz 以下の狭間は逆メサ AT カットを分周して対応しています。
また出力に関しましても、CMOS、LV-PECL、LVDS、HCSL など多彩なライナップを取り揃え、すべての製品において水晶の持つ高いポテンシャルを保持しつつ、アプリケーション別にお客様が望む信号品質を充分に満足して頂ける製品仕様となっております。
表1
発振器種類

SPXO

出力形式

エプソン製発振器ラインナップと位相ジッタ実力値

水晶振動子

CMOS

AT カット

代表機種名

サイズ[mm]

SG2016CAN

2.0 x 1.6 x 0.7

SG3225CAN

3.2 x 2.5 x 1.05

SG5032CAN

5.0 x 3.2 x 1.1

SG7050CAN

7.0 x 5.0 x 1.3

SG-210STF

2.5 x 2.0 x 0.8

SG2016EGN

SG2520EGN
SG2520EHN

HCSL

逆メサ AT カット

SG2016HGN(HFF)

SG2016HHN

VCXO
LVDS

0.16

72 MHz0.24

40 MHz0.16

72 MHz0.044

156.25 MHz

0.038

156.25 MHz

4 to 72 (20 周波)

2.5 x 2.0 x 0.74

2.0 x 1.6 x 0.63

SG2520HGN

2.5 x 2.0 x 0.74

SG2520HHN

LV-PECL

40 MHz

25 to 500

SG2520VGN
SG2520VHN

Differential

0.24

2.0 x 1.6 x 0.63

SG2016VHN

LVDS

条件

2.5 x 2.0 x 0.74

SG2016VGN
SPXO

位相ジッタ[ps] Typ.*1

2.0 x 1.6 x 0.63

SG2016EHN

LV-PECL

周波数帯[MHz]

VG3225EFN

3.2 x 2.5 x 1.05

25 to 500

VG5032EFN

5.0 x 3.2 x 1.3

25 to 250

VG7050EFN

7.0 x 5.0 x 1.5

25 to 250

VG3225VFN

3.2 x 2.5 x 1.05

25 to 500

VG5032VFN

5.0 x 3.2 x 1.3

25 to 250

VG7050VFN

7.0 x 5.0 x 1.5

25 to 250

0.061

100 MHz0.025

212.5 MHz

0.022

491.52 MHz

0.055

122.88 MHz

0.022

491.52 MHz

0.078

122.88 MHz

0.032

491.52 MHz*1：位相ジッタの代表値(Typ.)は条件欄に示される周波数におけるオフセット周波数 12kHz～20MHz での当社測定からの計算値になります。

なお製品の詳細仕様に関しましては、エプソン水晶デバイスホームページにてご確認頂けます。
今後もエプソンは、基準信号源に重要なジッタ、ノイズ性能にこだわった製品を提供してまいります。

4