21世紀情報通信研究開発センター
（組織）

組織

センター長(教授)：坪内 和夫
技術職員：
寒河江克巳

企画開発部
南門から望む IT-21 センター

研究開発部

ディペンダブルワイヤレスシステム・デバイスの開発
代表・教授(兼)：坪内和夫
教 授： 高木 直
客員教授：岩田 誠
超高速大容量ストレージシステムの開発プロジェクト
代表・教授(兼)：村岡裕明
教 授： 藤本和久
客員教授： 青井 基
准教授： 島津武仁
客員准教授：山川清志

代表的設備▼ 超高速無線端末用 SiP 実装システム▼ 高密度ストレージ熱緩和特性測定装置▲ 110GHz デバイス評価システム

IT 21 センター

▲ 超高感度リーダ用超高真空製膜装置

www.riec.tohoku.ac.jp

JST CREST 「ディペンダブル VLSI システムの基盤技術」

ディペンダブルワイヤレスシステム・デバイスの開発（研究代表者: 坪内 和夫）
広域ブロードバンド
ワイヤレスアクセス

DWN: Dependable Wireless NGN
DWS: Dependable Wireless SystemTDMA距離

広域・超高速ワイヤレスアクセスを実現するために，複数の無線通信システムを統合し，伝送距離・通信速度・消費電力・QoS の最適制御を行う
ディペンダブル Wireless NGN LSI の実現を目指します．

OFDMA

CDMA

cdmaOne

PDC

1000m

超高速ホットスポット
ネットワーク

W-CDMA

Dependable
Wireless System

HSPA

cdma2000

車内ブロードバンド
ネットワーク

複数の無線通信方式を一つの端末で通信可能

802.16e802.20

セルラー系

PHS

100m

広域化

LTE

802.11 802.11b

高速化

ホーム・オフィス
ワイヤレスネットワーク

LTEAdvanced

MBWA 基地局設備

無線 LAN 系

VHT SG
802.11n802.11a/g

10m
Zigbee802.15.4

近距離系

標準
規格

UWB
超小型 3D SiP
ミリ波端末

100k

非 IEEE 系
IEEE 系 (IP 通信)

mmWave802.15.3c

Bluetooth802.15.1

RF-ID

10k

送(2G信電Hz 力
帯 1W)

超高速化

324Mbit/s 5GHz 帯
無線 LAN 端末

1M

Narrowband

10M
Broadband

100M

1G
10G
伝送速度 [bit/s]

周波数領域等化補償の適用などにより低 BER を実現するブロードバンド・オールシリコン Mixed Signal CMOS チップセット開発を行います．高速移動と超高速通信速度を両立する無線端末の実現に寄与します．

研究チーム体制研究代表者:
坪内 和夫 （東北大学 教授）
研究分担者:
松澤 昭 （東京工業大学 教授）
岩田 誠 （高知工科大学 教授）
藤島 実 （広島大学 教授）
三菱電機株式会社
協 力 企 業:
日本電気株式会社
ソフトバンクテレコム株式会社 ほか

準備状況

仕様設計
東北大学グループ
要求性能

協力会社:
ソフトバンクテレコム (株)オール Si CMOS RF デバイス・回路の開発(1) オール Si CMOS
による RF IC 開発（500MHz ～ 70GHz）(2) ブロードバンド
周波数領域等化技術開発(3) スケーラブル
ADC/DAC 開発

東北大学グループ
回路設計・試作・評価

東北大学グループ回路設計・試作・評価

東北大学グループ
設計・試作・評価

東京大学グループ(藤島 実 准教授)
微細 Si CMOS
超高周波デバイスの基礎検討

高知工科大学グループ(岩田 誠 教授)
セルフタイム型回路適用の基礎検討

東京工業大学グループ(松澤 昭 教授)
基礎検討

送信器用 LSI 設計・開発: 東北大学グループ (協力会社: 日本電気 (株))受信器用 LSI 設計・開発: 東北大学グループ・三菱電機 (株) グループ
端末実装・評価
東北大学グループ

LSI の供給

協力会社:
ソフトバンクテレコム (株)文部科学省 RR2002 (IT プログラム)
次世代モバイルインターネット端末の開発 (2002-2007)

・1Gbit/s 超高速無線アクセスの実現
・5mm 角超小型無線通信端末の実現

・無線通信規格標準化への技術提案・委員会参加

世界最高速 324Mbit/s 5GHz 帯無線 LAN 端末¾世界最高速¾世界最高速 324Mbit/s
324Mbit/s （実効通信速度（実効通信速度 170Mbit/s
170Mbit/s 以上）の無線以上）の無線 LAN
LAN 端末を開発
端末を開発
・・ 複数チャネルを使用することで無線伝送を大容量化
複数チャネルを使用することで無線伝送を大容量化 (Band(Band Expansion)
Expansion)・・ 時々刻々変化する電波伝搬環境の状況に応じて，使用するチャネル数やデータ量を最適化する
時々刻々変化する電波伝搬環境の状況に応じて，使用するチャネル数やデータ量を最適化する
伝送制御機能伝送制御機能 (Link(Link Adaptation)
Adaptation)
・・ IEEE802.11
IEEE802.11 のデータフレームを複数個束ねて伝送することによるのデータフレームを複数個束ねて伝送することによる MAC
MAC の高効率化の高効率化(Frame(Frame Aggregation)
Aggregation)¾無線¾無線 LANLAN の標準化団体の標準化団体 IEEE
IEEE 802.11n
802.11n に方式提案に方式提案¾2004
年
11月に報道発表¾2004 年 11 月に報道発表¾三菱電機¾三菱電機 (株)(株) との共同研究・開発との共同研究・開発

324Mbit/s 5GHz 帯無線 LAN 端末

世界最先端ハイビジョン非圧縮伝送超小型 3D SiP ミリ波無線端末¾低コスト・異種材料チップ三次元システムインパッケージ¾低コスト・異種材料チップ三次元システムインパッケージ (3D(3D SiP)
SiP) によるによる
10mm
10mm 角サイズ
角サイズ 60GHz
60GHz 帯超高速無線通信端末の開発
帯超高速無線通信端末の開発
・・ 日本電気日本電気 (株)(株) とのとの 60GHz
60GHz 帯超高周波
帯超高周波 RFRF IC
IC の研究開発の研究開発
・・ 松下電器産業
松下電器産業 (株)(株) ALIVH
ALIVH 基板を用いた低コスト基板を用いた低コスト 3D
3D SiPSiP のための高周波実装技術開発のための高周波実装技術開発
・・ 銅ボール接続・スタッドバンプボンディング接続の超高周波信号伝送技術の研究開発
銅ボール接続・スタッドバンプボンディング接続の超高周波信号伝送技術の研究開発¾無線¾無線 PAN
PAN (personal(personal areaarea network)
network) の標準化団体の標準化団体 IEEE
IEEE 802.15.3c
802.15.3c に方式提案に方式提案¾日本電気¾日本電気 (株)(株) ・松下電器産業
・松下電器産業 (株)(株) ・・ NICT
NICT との共同研究・開発との共同研究・開発

60GHz 帯 RF IC

日本初広域モバイルブロードバンドワイヤレスアクセス（MBWA）開発実験

1) IEEE802.11n 無線 LAN
2) IEEE802.15.3c 無線 PAN
3) IEEE802.20 MBWA

¾オール
¾オール IPIP による常時接続型移動通信ネットワークによる常時接続型移動通信ネットワーク （次世代ネットワーク（次世代ネットワーク ITS
ITS など）など） の実現の実現
・・ 自動車移動中でも音声・動画像通信が切断しないシームレスハンドオーバの実証実験
自動車移動中でも音声・動画像通信が切断しないシームレスハンドオーバの実証実験
・・ 無線
無線 LANLAN とと BWA
BWA との異種ネットワーク間シームレスローミングの実証実験との異種ネットワーク間シームレスローミングの実証実験¾2006
年8月に仙台市中心部にてドライビングデモを一般公開（報道発表）¾2006 年 8 月に仙台市中心部にてドライビングデモを一般公開 （報道発表）（市街地での日本初の移動通信（市街地での日本初の移動通信 MBWA
MBWA 実験の実施，市街地に実験の実施，市街地に 33 基地局を設置）基地局を設置）¾MBWA¾MBWA の標準化団体の標準化団体 IEEE
IEEE 802.20
802.20 の活動に参加の活動に参加¾ソフトバンクテレコム¾ソフトバンクテレコム (株)(株) ・・ 宮城県との共同研究・開発
宮城県との共同研究・開発
MBWA 端末JST CREST 「ディペンダブル VLSI システムの基盤技術」(PCMCIA type-II)

超高周波 RF IC を ALIVH
基板上に実装した超小型
3D SiP ミリ波無線端末← アンテナ
基地局本体↓

MBWA 基地局設備 （東北大学）

研究内容・開発項目

アナログRF
ミリ波・アンテナシステム
ディジタルアナログ変換 シンセサイザ
高速ディジタル・補償回路(1) オールシリコン CMOS
RFIC （500MHz～70GHz）(2) 伝搬歪，デバイス特性を補正するブロードバンド
周波数領域等化技術(3) 方式ごとに適応的にビット幅・サンプリング周波数を切り替える
スケーラブル ADC/DAC

ディジタル・アナログ
変換レイヤ

高速ディジタル・補償回路 レイヤ
Broadband
MODEM ICwith FDE
andErrorCorrection

High speed
MAC LSI
Using
Data drivenprocessor2) 伝搬歪，デバイス特性を補正する
ブロードバンド
周波数領域等化技術

FDE の ASIC への実装
面積（mm2）

ゲート数

FFT

2.0

45.2K

Estimation

1.864.8K

Division

0.15

2.5K

RAM

0.38

2.6K

Total

4.4115K

チャネル伝達関数
等化後信号. . .

. . .

(3) 受信信号補償

N
point
FFTt~ GIh (t )
Wind
IFFT
owing

R(k )

Rˆ (k )

FDE

NpointIFFT

FFTw(k ) =σ2Hˆ ∗ (k )2Hˆ (k ) + 2σ 2w(k )Rˆ (k ) = R(k ) × w(k )

-6000

-4000

-2000

0

2000

4000

6000

Index (192.000 to 256.000)

FDE の FPGA への実装・評価(1) 伝搬路推定回路，(2) 伝搬路補償回路，(3) 同期回路 の実装

Si CMOS 90nm プロセスを用いた試作・評価

等化後（シミュレーション）

computation

received data
Data
demodulation

オールシリコン CMOS による RFIC÷
RA
M

2.1mm

等化前 （実測）Hˆ (k ) MMSE weightN3× P (k )*NoiseEst.

Estimation

FDE の ASIC への実装・評価(1) 伝搬路推定回路，(2) 伝搬路補償回路，(3) 同期回路 の実装

周波数Channel
estimation

FFT

Process: STM 0.18μm CMOS

Post_FDE

受信信号
FDE(2) 伝達関数の推定

Low phase noise
Multi-band oscillator3) 方式ごとに適応的にビット幅・サンプリング周波数を切り替える
スケーラブルADC/DACFPGA 実装: ハードウェアで初めて実装・検証

input
signal

60GHz
|
5GHz
|
700MHzRFIC

Scalable
ADC/DACブロードバンド周波数領域等化 (FDE) 技術(1) 周波数軸に変換

RF・アンテナ
システムレイヤ

Dependable Wireless System

研究成果

ブロードバンド
送信信号1) オールシリコンCMOSによるRFIC（500MHz～70GHz）

-1.5

-1.0

-0.5

0.0

0.51.0Index (192.000 to 256.000)

ミリ波デバイス特性改善への FDE の適用
デバイス補償方式の評価 (シミュレーション)
60GHz 帯・ 帯域幅 250MHz 信号の補償

スケーラブルADC/DAC
広帯域・低消費電力スケーラブル ADC の設計・試作・評価
バイアス（DC電源）
ADC core（120μm×330μm）

60GHz 帯
パワーアンプ
Process:
TSMC 90nm CMOS
Size: 698μm×618μm

60GHz 帯 VCO
Turning range (設計):54～61.26 GHz
Process:
TSMC 90nm CMOS
Size: 625μm×625μm

1.5

inp

d0

innd1

ck1

d2

ck2

d3

4ch
オシロスコープ

バイアス（DC電源）

電流モードパイプライン型スケーラブル ADC 開発

JST CREST 「ディペンダブル VLSI システムの基盤技術」

高機能・超低消費電力コンピューティングのためのデバイス・システム基盤技術の研究開発（リーダ：大野英男）
サブテーマ

超高速大容量ストレージシステムの開発（サブリーダ：村岡裕明）

研究開発の概要
5 Tbits/inch2

・ 世界最高密度の超小型垂直HDDで培った高密度ドライブ技術
・高度な記録理論をベースにした記録方式の設計技術

世界最高の高磁気異方性
CoPt 等 を 用 い た 垂 直 パ
ターン媒体の要素技術

11
11

ITプログラムによる世界最先端の基本技術を持続的・効率的に発展(nm)

テラビット級
次世代垂直記録技術

超高速大容量ストレージ
超高速大容量ストレージシステムの実現
システムの実現（消費電力/容量比を現（消費電力/容量比を現在の1/20以下に）在の1/20以下に）高感度再生ヘッド用 ス ピ ン 蓄 積 素子
（世界最高出力）

新規省電力型
ストレージサブシステム（超低消費電力の新規技術）

1. テラビット級次世代垂直記録技術
・ 5Tbits/inch2を達成するための基本要素技術の提案（申請時の実用記録密度の10倍 ⇒ 必要台数を1/10）

消費電力/容量比を申請時の1/20以下に

2. 新規省電力ストレージサブシステム
・ 新規省電力システムにより性能を落さずに消費電力を1/2

産学官連携体制・ 産学の連携協定，知財権規程等を企業と締結し，効率的な産学連携研究を実施できる枠組みを構築．

高機能・超低消費電力スピンデバイス・ストレージ基盤技術の開発
リーダ：大野英男（強いリーダシップと推進委員会によるステアリング）

亀井信一

超高速大容量ストレージシステム
電気通信研究所：大野英男，羽生貴弘，白井正文，長谷川晴弘，
遠藤哲郎，松倉文礼，池田正ニ，大野裕三

大学の知の活用（集中研方式）大学院工学研究科：
小柳光正，田中徹，安藤康夫

東京大学

・各社の研究員をIT21センターに派遣した集中研方式による大学の知の活用と，企業における最先端加工装置を用いた試作・ 日立製作所、東芝、富士電機デバイス
テクノロジー、JAEA等との連携を通し、我が国の国際競争力の強化を図る。

東北大学

超高速・多機能スピンデバイス
電気通信研究所：

㈱三菱総研

推進支援

村岡裕明，青井 基，藤本和久，島津武仁，
山川清志，S Greaves

多元物質科学研究所： 金属材料研究所：
北上 修，岡本 聡

ナノスピン磁性材料と超微細加工の研究基盤施設

田中雅明

高梨弘毅

日本原子力研
究開発機構
松岡 浩

愛媛大
大沢 寿，岡本好弘

研究協力
スピン回路

スピン素子

スピン材料

テラビット級次世代
垂直記録技術超高速低消費電力サブシステム

産学連携研究の体制支援 ： IT-21センター（連携協定，知財権規程，等）㈱ULVAC㈱日立製作所

※富士通㈱

㈱東芝

森田 正

伊藤顕知，中本一広，
浜田憲男

田中厚志，尾崎一幸

喜々津哲，大沢祐一

企業側人件費・研究開発費の負担，量産設備を用いた試作等の協力体制

富士電機ﾃﾞﾊﾞｲｽﾃ
ｸﾉﾛｼﾞｰ㈱ 高橋伸幸

Canon Anelva㈱D. D. DＪｙａｒａｐｒａｗｉｒａ

文部科学省平成19年度委託研究 (次世代ＩＴ基盤構築のための研究開発)

研究協力※ 富士通㈱の参画は平成19, 20年度のみ

研究開発の成果
1. テラビット級次世代垂直記録技術(1) 次世代垂直記録方式

50 nm-space

レーザー測長計80 nm-space

60 nm-dot

30 nm-dot

140 nm-cycle

ヘッド(コンタクト）

左図：実験検証に用いるスタティックテスタ

サンプルディスク

右図：記録再生波形の例

ステージ移動方向・ 2Tbits/inch2の記録方式の提案（中間目標）：シミュレーションによる方式設計は終了．
記録再生特性の実験検証を展開中．
・ 5Tbits/inch2（最終目標）に向けた解析を開始(2) ヘッド・媒体の要素技術開発
50

potential increase40
D=40 nm

L11-Co50Pt50

30(Ts=270-390oC)

L10-Fe50Pt50

63Ku ( x10 erg/cm )本プロジェクトの成果(Ts=400-700oC)

20
m-D019-Co80Pt20

1000

L11-Co40Ni10Pt50(Ts=270-390oC)(Ts=270-390oC)

0.2
0.4
0.6
0.8
Order parameter, S

左図：超微細構造非局所素子（アルミナ障壁）
右図：低温で形成可能なL11材料（赤）の，従来材料（緑）を超える磁気異方性ポテンシャルとドットの基礎物性
1・ スピン蓄積効果による世界最高出力の導出（高感度化）（超微細構造非局所素子）
・ 新しい高磁気異方性（媒体用）材料の開発に世界で初めて成功（L11型Co基規則合金膜． NEDOプロジェクトへの成果の受け渡しを並行して実施）

2. 新規省電力ストレージサブシステム
情報
ジョブ実行の統計情報からアクセス予知
制御

アクセスのない
HDDは電源オフ

コンピュータ
データ
出力

ﾌｧｲﾙｻｰﾊﾞ 管理ｻｰﾊﾞ

データ
入力
高速HDD
（高消費電力）高速HDD搭載
ｽﾄﾚｰｼﾞ装置

データ移動

左図：新規省電力アーキテクチャのモデル図

電源ON/OFF
予知して電源オン
大容量HDD（多数の装置を並列化）

右図：試作したサブシステムとその電源制御

大容量HDD搭載
ｽﾄﾚｰｼﾞ装置

・ 試作サブシステム(容量64TB)上での一次省電力検証完了
・ 実用的な容量1PBで消費電力1/2以下に削減の見込み（省電力検証結果に基づく、新省電力アーキテクチャの消費エネルギー試算）
文部科学省平成19年度委託研究 (次世代ＩＴ基盤構築のための研究開発)