消さないでください

論文誌テンプレート Ver.2009.1.16
論文

電流共振形ハーフブリッジコンバータの損失解析に基づく回路設計法
学生員

宮脇
正

慧＊
員

正

岩谷

員

伊東

淳一＊

一生＊＊

Design Procedure Based on Loss Analysis fora Current Resonant Type Half-Bridge Converter
Satoshi Miyawaki＊, Student Member, Jun-ichi Itoh＊, Member, Kazuki Iwaya＊＊, Member
This paper proposes a design procedure in the efficiency of a resonant type half-bridge converter for a high efficiency isolated
DC/DC converter. The design procedure is based on the loss calculation. The relationship between the loss element and theefficiency characteristics was clarified. The loss analysis method based on the parameters of the circuit element is formulated.
The analysis results agree well with experimental results. In addition, the highest efficiency of 96.8% is obtained using thehalf-bridge converter. Finally, design procedure in the efficiency was clarified using a design procedure flowchart.
キーワード：DC/DC コンバータ，絶縁形コンバータ，共振形コンバータ，損失解析，電流共振
Keywords：DC/DC converter, Isolated converter, Resonant converter, Loss analysis, Current resonanceZero Current Switching）を実現することでスイッチング損失

1. はじめにをゼロにし，少ない部品点数で高効率を達成できる。

近年，様々な電子機器に用いられるマイクロプロセッサ

ただし，変換器損失が最小となる最適条件下で制御するの電源が低電圧大電流化しており，さらに負荷の変動に対場合，共振周波数に合わせてスイッチングを行うため，出して高速な応答が求められている。このため，交流を直接

力電圧を制御できる範囲に制限がある。このため，一般に低電圧大電流に変換するのではなく，一度直流の中間バス

は共振形ハーフブリッジコンバータはデューティを 50%固電圧に変換してから負荷の直近で更に低電圧大電流に変換

定で動作させ，降圧チョッパなどの電圧制御用コンバータ

する分散化電源システムが用いられている。

と組み合わせて使用される(1-3)。この方式では，ハーフブリ

一方，通信技術の発達に伴い，スイッチ，ルータなどをッジコンバータは制御せず，電圧制御用コンバータのみを用いた基幹系通信や移動体通信基地局の電源システムにお制御するだけで，容易に絶縁と電圧制御を達成することがいて，DC 48 V に対応した絶縁形 DC/DC コンバータの需要できる。また，更に損失を低減するため，補助回路によりが増加している (1)-(13)。通信基幹網の増大により，これらの入力電圧の変動分のみを直列補償することで出力電圧を制変換器には更なる高効率化や小型化が求められている。

御する絶縁形 DC/DC コンバータが提案されている (12)(13)。

絶縁形 DC/DC コンバータの高効率化を図る場合，トラン

この方式では，共振形コンバータの高効率を維持したままスの漏れインダクタンスを利用して共振させ，それに合わ

出力電圧を制御できる利点があり，入力電圧の変動幅が小せてソフトスイッチングを実現する共振形コンバータが有さい領域で補助回路の変換容量が小さくなるため，動作時効である。特に，電流共振形ハーフブリッジコンバータは，間の大部分において高効率を得ることができる。その結果，

トランスの漏れインダクタンスと DC リンクのコンデンサ

変換器で発生する損失の低減を実現できる。

による共振を利用してゼロ電流スイッチング（以下，ZCS：

システム効率を高くすることに主眼を置くと，いずれの方式もハーフブリッジコンバータの効率が非常に重要とな＊

長岡技術科学大学〒940-2188 新潟県長岡市上富岡町 1603-1
Nagaoka University of Technology,1603-1, Kamitomioka, Nagaoka Niigata 940-2188＊＊
TDK ラムダ株式会社〒940-1195 新潟県長岡市摂田屋外川 2701
TDK-Lambda Corporation,
2701, Togawa, Settaya, Nagaoka, Niigata 940-1195© 200● The Institute of Electrical Engineers of Japan.

る。しかし，ハーフブリッジコンバータの損失最小化の観点から詳細に損失を解析し，設計法を明らかにした論文は著者らの知る限りない。
本論文では，絶縁形コンバータとして広く用いられてい

1

Iin

る電流共振形ハーフブリッジコンバータにおいて，要求さIsw

れた効率を満たすように設計する方法を提案する。具体的

S1には，損失解析をベースに損失要素と効率特性の関係を明

Vsw L

C/2

S3

Iout
Vout

Vin

らかにする。まず，共振形ハーフブリッジコンバータで発S2生する損失要素を明らかにしてその損失を定式化し，計算

C/2により回路で発生する損失を求める。次に，実機実験を行S4(a) Circuit diagram.

い，式から算出した計算結果と実験結果が一致することを確認する。これより，損失解析をベースにした設計が可能であることを確認できる。最後に，仕様により設定された効率特性を満たす設計指針をフローチャートによりまとめたので報告する。

2. 動作原理(b) Switching waveforms.

Fig. 1. Current resonant type half-bridge converter.

〈2･1〉 電流共振形ハーフブリッジコンバータ
図 1 に本論文で解析対象とする電流共振形ハーフブリッ

Step down chopper Resonant type half-bridge converter

ジコンバータを示す。これは，トランスの漏れインダクタ
ンス L とハーフブリッジを構成するコンデンサ C による直列共振を利用することで ZCS を実現できる。このとき，ト

Vout

Vin

ランス部分の共振周波数（スイッチング周波数）f0 は(1)式により得られ，トランスには正弦波状の共振電流が流れる。
1f0 ............................................................... (1)2 LC(a) Series connection of the step down chopperand resonant type half-bridge converter.

Resonant type half-bridge converter

しかし，スイッチのターンオン，ターンオフ両方で ZCSを達成できる最適条件下では，回路の共振周波数に合わせSm1て常にデューティ 50%でスイッチングするため，基本的に

iT
Vout

出力電圧は一定になる。この問題を解決するため，次節のVinような回路方式が提案されている。

Sm2〈2･2〉 ハーフブリッジコンバータを用いた回路例
図 2(a)に共振形ハーフブリッジコンバータを用いた従来回路を示す。従来回路は高効率な共振形コンバータの前段に降圧チョッパを接続した構成である。入力電圧の変動は

Auxiliary circuit

初段の降圧チョッパで一定に制御し，その後，後段の共振(b) DC/DC converter using series voltage compensation

形ハーフブリッジコンバータで絶縁し，出力に一定の電圧

Fig. 2. Circuit example using resonant type half-bridge converter.

を得る。
図 2(b)に直列補償を用いた回路方式を示す(12)(13)。高効率な共振形ハーフブリッジコンバータをメイン回路とし，全電力を変換する。さらに，電圧制御をするための補助回路としてフルブリッジコンバータを用い，2 つのトランスを用いて補助回路の出力電圧を直列に重畳して負荷に供給する電圧を制御する。この結果，提案回路では負荷に供給する電力のうち，目標とする出力電圧と入力電圧の差分のみを(a)

Boost mode.

補助回路で変換する。したがって，電力の大部分は補助回路を通過しないため，損失の低減を実現できる。
図 3 に図 2(b)に示した回路におけるトランス電流 iT と Sm2
端子電圧の実験波形を示す(13)。共振インピーダンスを適切に設計することで，直列電圧補償により電流に若干のひずみが発生するものの，共振電流はほぼ正弦波となり共振形
ハーフブリッジコンバータ単体と同じ動作である。したが(b) Step down mode.

Fig. 3. Transformer current (iT) and Sm2 terminal voltage of DC/DC
converter using series voltage compensation (Load: 100W).

って，この回路方式に用いる共振形コンバータに対しても本論文で示す損失解析法を適用することができる。なお，
2

IEEJ Trans. ●●, Vol.●●, No.●, ●●●表題を簡略化した題

このときトランスの損失が重要となるが，補助回路に用いるトランスの損失はメイン回路に用いるトランス損失の 1/5程度である(13)。
これらのコンバータの効率はメイン回路の効率に大きく依存するため，共振形ハーフブリッジコンバータの設計が特に重要となる。

3.

損失解析〈3･1〉 損失要素と負荷特性(a) Loss characteristics.

電流共振形ハーフブリッジコンバータの損失解析を行う
前に，回路で発生する損失要素を明らかにする。コンバー
タで発生する損失には様々なものがあるが，ここでは回路流に依存しない損失（K0 項）の合計となり，回路の負荷効で発生する損失を 3 つの要素で表現する。出力電力 Pout を変率特性はこれらのバランスによって決定される。ただし，数として，回路で発生する損失 Ploss を表現すると(2)式とな

本論文で扱う電流共振形ハーフブリッジコンバータは，こる(14)。
2
Ploss  K 2 Pout K 1 Pout  K 0 ........................................... (2)れ単体で電圧制御を行うものではなく，2. 2 節で示した通り
共振形コンバータは絶縁とトランスによる昇圧もしくは降ただし，K2，K1，K0 は回路損失の発生要素で決まる定数

圧を行い，補助回路によって出力電圧の制御を行うことをである。また，回路中の電圧は一定であり，Pout は電流に比前提としている。そのため，トランスの励磁インダクタン

例すると仮定している。つまり，回路損失は電流の 2 乗にスは漏れインダクタンスと比較して非常に大きくし，励磁

比例する項（K2 項），電流に比例する項（K1 項），電流に比電流の影響を無視できるように設計する。なお，励磁電流

例しない項（K0 項）の 3 要素で表現できる。

による損失は 5 章にて後述する。

図 4(a)に出力電力 Pout と発生損失 Ploss の特性図を示す。こまた，FET の寄生容量が充放電されることで発生する損の図において Pout は電流に比例するため，電力の 2 乗に比例失を検討した結果，回路全体の損失と比較してとても小さする項は導通損失，電力に比例する項はスイッチング損失，いため，損失計算式では無視している。

電力に依存しない項はトランスの鉄損や無負荷損失を示し〈3･3〉 FET 損失ている。(2)式を用いて変換器効率を求めると(3)式となる。

1 次側 FET による損失は，全領域で ZCS が達成されておただし，Pin は入力電力である。
P
Pout
Pout

  out ..... (3)2
Pin
Pout  Ploss K 2 Pout 1  K 1 Pout  K 0

り，スイッチング損失がゼロであると仮定すると，素子のオン抵抗による導通損失のみである。1 次側の FET 一個に流れる電流 iFET は(6)式で表され，半周期ごとに正弦波状の

図 4(b)に出力電力 Pout と変換効率の特性図を示す。ただ電流が流れる。ただし，0 は共振角周波数，To は共振周期

し，横軸を Pout，縦軸をとしている。ここで，Pout に対してである。

効率が最高になる条件を求めるには極値を求めればよいた 2 I in sin  0 t
2i FET  0め，(4)式から効率が最高になる条件は(5)式となる。
d
 0 ....................................................................... (4)dPout2
 K 2 Pout
 K 0 ............................................................... (5)T  0  t  0 
2....................... (6) T0  t  T0  2

したがって，素子のオン抵抗を Ron_FET[すると，1 次側

つまり，電力の２乗に比例する損失（K2 項）と電力に依FET 一個あたりで発生する損失 Ploss_FET[W]は(7)式となる。
1 T0
2Ploss _ FET   Ron _ FET i FET
dt
T0 0....................................... (7)2
Ron _ FET I in2
4

存しない損失（K0 項）が等しいときが最高効率となる。また，電力に比例する損失（K1 項）に関係なく Pout に対しての最高効率点が決まる。したがって，回路損失を精度よく予想することができれば，用途に応じて負荷に対する効率特性を自由に設計することが可能となる。

2 次側の同期整流器は 1 次側に同期してスイッチングする〈3･2〉 共振形ハーフブリッジコンバータの損失要素

ため，1 次側 FET と同じく導通損失のみである。2 次側の

図 1 に示した電流共振形ハーフブリッジコンバータを構FET 一個に流れる電流 irec は(8)式で表される。

成する素子に注目すると，1 次側 FET と同期整流器に用い I out sin  0 t
2
irec  
0

た FET では ZCS を達成するため，電流に比例する要素（K1項）はほぼ存在しないため，ゼロと仮定できる。したがって，回路で発生する損失は，半導体素子のオン抵抗や巻線抵抗，コンデンサの等価直列抵抗による電流の 2 乗に比例T0  0  t  2 
 ............................ (8) T0
 2  t  T0 

素子のオン抵抗を Ron_rec[]とすると，同期整流器の FETする損失（K2 項）と，トランスの鉄損や無負荷損による電電学論●，●●巻●号，●●●年(b) Efficiency characteristics.

Fig. 4. Relationship between the loss element andload characteristics.

3一個あたりで発生する損失 Ploss_rec[W]は(9)式となる。
1 T0
2Ploss _ rec 
Ron _ rec irecdt
T0 0.......................................... (9)22Ron _ rec I out
16

められる。トランスの 1 次側，2 次側に流れる電流 iN1，iN2はそれぞれ(17)，(18)式で表されるため，トランスの表皮効
果を考慮した 1 次側巻線抵抗を RN1[]，2 次側巻線抵抗を

RN2[]とすると，1 次側巻線の損失 Ploss_N1[W]と 2 次側巻線の損失 Ploss_N2 は(19)式と(20)式で求められる。

〈3･4〉 コンデンサ損失

iN1 

共振形ハーフブリッジコンバータには，ブリッジを構成する共振コンデンサと出力の平滑コンデンサがある。コンiN 2 

デンサの損失は，コンデンサの等価直列抵抗とコンデンサ



2


2

2 I in sin  0 t ................................................... (17)
I out sin  0 t ...................................................... (18)

Ploss _ N 1 に充放電される電流から求められる。共振コンデンサ一個あたりにはトランスの入力に流れる共振電流の半分が流れるため，共振コンデンサの電流 iC_resonant は(10)式で表される。

iC _ resonant 

2

共振コンデンサの等価直列抵抗を RC_resonant[]とすると，

発生する損失 Ploss_C_resonant[W]は(11)式となる。
2
1 T
Ploss _ C _ resonant  0 0 RC _ resonant iC _ resonant dt
T0................ (11)
2



8

2

2
8

......................................... (19)2
N 1 in

R I
2
2
1 T0
Ploss _ N 2 
0 R N 2 i N 2 dt
T0

I in sin  0 t .............................................. (10)



2
1 T0
 R N 1 i N 1 dt
T0 0........................................ (20)2N 2 out

R I〈3･6〉 トランス鉄損
トランスの鉄損は電圧の変化によりトランスに発生する

RC _ resonant I in2

磁束密度と，コアの特性によって決定される。トランスに

また，出力コンデンサの電流は，正弦波の平均値をゼロ

方形波電圧を入力する場合，交流磁束密度 Bac[T]は(21)式でとして充放電されるため，出力コンデンサに流れる電流求めることができる。ただし，N1 はトランスの 1 次側巻数，

iC_out は(12)式となる。

f[Hz]はスイッチング周波数，Ac[m2]はコアの実効断面積であiC _ out 


2

る。

I out sin 0 t  I out ......................................... (12)B ac 

出力コンデンサの等価直列抵抗を RC_out[]とすると，発生する損失 Ploss_C_out は(13)式となる。
2
1 T0
Ploss _ C _ out 0 RC _ out iC _ out dt
T0


 2
2
 
 1 RC _ out I out
8

鉄損は，コアの材料によって決まるコアロス値－磁束密度特性のグラフを用い，磁束密度からコアロス値 Pcv[W/m3]を求める。ただし，一般に，コア材料のデータシートに記.............................. (13)載されている損失測定のグラフは正弦波磁束を印加したときの特性であり，この場合，磁束は三角波となるため，若干の誤差が含まれる。ここでは，その誤差を他の損失と比〈3･5〉 トランス銅損

べて十分小さいとして無視している。このとき，トランス

トランスで発生する損失は，巻線の抵抗成分による銅損の鉄損 Ptrans_fe は(22)式で求められる。ただし，Ve[m3]はコアとコアの磁束変化により発生する鉄損に分離できる。まず，の実効体積である。
Ptrans _ fe  PcvVe ............................................................ (22)銅損の計算方法を示す。トランスの銅損は表皮効果を考慮した巻線抵抗から求める。半径 r[m]の銅線における表皮効

したがって，トランスの鉄損は電流に依存せず，コアの果を考慮した等価的な断面積 S[m2]は(14)式となる。
1
2
S  r 2  r     ................................................ (14)2

特性と入力電圧，スイッチング周波数で決まる固定損失である。
〈3･7〉 共振インダクタ損失

ただし，mは導体表面からの浸透の深さで(15)式で求めることができる。ただし，[H/m]は透磁率，[S/m]は銅の導作成したトランスの漏れインダクタンスだけでは，十分なインダクタンス値を得られないときは，共振に用いるイ電率である。

 

2

ンダクタンスを作成してトランスに直列に接続する。一般............................................................... (15)

 0 

に，漏れインダクタンスを大きく設計すると巻数が増加し，トランスの効率が悪化するため，効率の観点から共振イン

これより，表皮効果を考慮した等価的な銅線の抵抗値

ダクタを追加したほうがよい。インダクタンスの損失はト

Rskin_effect[]は(16)式で求められる。ただし，l[m]は銅線の長ランスと同様に，銅損と鉄損に分離できる。銅損はトランさである。

R skin _ effect 

Vin 2....................................................... (21)2 N 1 Ac  2 f

スと同様に表皮効果を考慮した巻線抵抗の抵抗値から求めl........................................................ (16)
 S
1



られる。
鉄損は，まずインダクタに発生する電圧を求める。共振トランス銅損は 1 次側，2 次側それぞれの巻線の抵抗で求4IEEJ Trans. ●●, Vol.●●, No.●, ●●●表題を簡略化した題

インダクタに発生する電圧は，共振により LC 間を移動する

98

エネルギーで決まるため，(23)式をピークとする正弦波となる。

V L _ peak  2f 0 L 


2

96

2 I in ............................................ (23)コアの磁束密度が算出できれば，トランスの鉄損と同様

94に，(21)式から交流磁束密度を導出し，コアロス値と実効体積から鉄損を求めればよい。

92

4. 実験結果と計算結果の比較検討
図 1 に示す共振形ハーフブリッジコンバータを対象とし90て 48 V-12 V, 200W の実機を作成して実験を行った。これは，実験結果と計算結果の比較検討を行い，損失計算の妥当性
88を検証するためである。回路パラメータは表 1 に示す。な

50

100

150

200

お，実験では同一のコアを用いてトランス巻数を N1：N2 =Fig. 5. Comparison between the experimental results and thecalculation result.

2：1 と N1：N2 = 4：2 に変更して実験を行った。これは，ト
ランスで発生する銅損と鉄損を変化させるためである。計算には 3 章で示した計算式を用いている。ただし，スイッ
チングデューティは 50%一定であり，負荷増加とともに出力電圧が低下するため，計算には実験により測定した電流値を用いている。また，無負荷時にも損失が発生するため，無負荷時の損失を測定して計算結果に加算している。これ
Loss [%]

については 5 章にて詳細に述べる。
図 5 に実機実験と損失計算による負荷効率特性を比較検討した結果を示す。結果より，トランスの巻数を変化した
場合でも，実験値と計算値は負荷に対してほぼ全域で一致しており，非常に精度の高い損失予測ができることを示している。また，トランス巻数を N1：N2 = 4：2 とした場合，最高効率 96.8%，負荷 200 W で 94%以上の高い効率が得られている。
トランス巻数を N1：N2 = 2：1 とした場合，トランスの磁束密度が大きくなるため鉄損が増加する。これにより，負(a) N1 : N2 = 2 : 1.

Loss [%]

Table 1. Circuit parameters.

Fig. 6.

電学論●，●●巻●号，●●●年

5(b) N1 : N2 = 4 : 2.

Loss separation results by calculation.

荷に依存しない損失（K0 項）が大きくなるため，軽負荷において効率が低下する。しかし，トランスの巻数が減少するため，トランス銅損が低減され，負荷の 2 乗に比例する損失（K2 項）が小さくなり，重負荷での特性が良くなることが確認できる。
一方，トランス巻数を N1：N2 = 4：2 とした場合，トラン(a) S2 voltage and current.

スの磁束密度が小さくなるため，軽負荷での効率が改善される。しかし，トランス巻数増加により，銅損が増加する
ため，重負荷での効率が低下することが確認できる。
図 6 に図 5 の計算結果を損失ごとに分離した結果を示す。
ただし，縦軸は各負荷における全損失中の割合である。予想通り，トランス巻数を N1：N2 = 2：1 とした場合，軽負荷
ではトランスの鉄損が大きな割合を占めている。一方，ト(b) S4 voltage and current.

Fig. 7. Zero current switching waveforms of FET (Pout=60W).

ランス巻数を N1：N2 = 4：2 とした場合，重負荷でトランス
銅損が大きな割合を占めていることが確認できる。

0

図 7 にハーフブリッジコンバータのスイッチ S2 と S4 にお

0.2

0.4

Loss [W]
0.6

0.8

1.0

1.2
1.12W

ける電圧，電流波形を示す。ただし，トランス巻数は N1：

Experimentalvalue

N2 = 4：2 で，負荷は Pout = 60 W であり，電圧は FET のドレ
インを正，ソースを負とし，電流はドレインからソースへ

FET turn-on
Another
FET turn-off
Synchronous rectifier FET turn-on
Synchronous rectifier FET turn-off
Conduction
Transformer iron

流れる時を正としている。波形より，FET では ZCS が達成されていることが確認できる。
したがって，効率最大点を軽負荷側に移動するためには，
トランスの銅損よりも鉄損の低減を重視し，巻数を増加することでコアの磁束密度を小さくする必要がある。一方，

Fig. 8. Loss separation at no-load.

効率最大点を重負荷側に移動するためには，巻数の減少や，巻線の断面積を大きくする設計により，トランスの銅損低減を重視する必要がある。

5. 無負荷時の損失
無負荷時にはトランスの励磁電流による導通損失とトランス鉄損だけではなく，スイッチング損失が発生している。
これは，共振形コンバータでは，軽負荷において力率が悪く，ZCS を達成できないためである。負荷が増加すると，力率は改善されるが，同時に電流値が増加するため，負荷に依らずほぼ一定のスイッチング損失が発生する。したがって，負荷特性上では固定値の損失としてみることができる。また，このスイッチング損失には FET の寄生容量が充放電されることで発生する損失も含む。
図 8 に無負荷時における損失を分離した結果を示す。ス
イッチング損失は，スイッチング時の電圧，電流とスイッ
チング時間を測定して求めた。導通損失は無負荷時の回路電流から(7)，(11)，(19)式を用いて求めた。結果より，実測値 1.12 W に対して計算値は 0.98 W となり，ほぼ一致していFig. 9. Design procedure flowchart.

る。誤差（15%）の要因としては，スイッチング損失を測定する際に発生するリプルを考慮していないためであると考順をフローチャートで示す。ここでは，3 章で示した効率最えられる。

高点と定格電力における効率に着目した。図中に示すような，設計仕様を入力として与え，フローチャートに従って

6. 損失解析をベースとする設計指針

設計を行うことで，仕様に従った効率特性を得ることがで〈6･1〉 基本方針と設計仕様

きる。

図 9 に損失解析をベースにした負荷特性に関する設計手
6

IEEJ Trans. ●●, Vol.●●, No.●, ●●●表題を簡略化した題入力となる設計仕様は，最高効率max とそのときの負荷

Prating の 4 項目から設定し，3 章で示した損失係数（K2，K0）


 2
2
2
Ploss 2   2
Ron _ FET  2
RC _ resonant 
RN 1  I in2
4
8
2


  2
 2
2 
2
Ron _ rec  
RN 2  K 2 _ others  I out 2
 1 RC _ out 
8
 16


 8
............................................................. (29)
なお，K2_others は配線抵抗による損失や，設計におけるマに対して目標となる効率特性を得られる範囲を求め，そのージンを表す係数である。また，ハーフブリッジコンバー

初期値を設定する。そして，共振周波数 f0 と入出力電圧かタ全体で発生する固定損失 Ploss0 は主にトランスの鉄損であらトランスの設計と FET，コンデンサの選定を行う。そしるため，(22)式から(30)式で求めることができる。
Ploss 0  Ptrans _ fe  K 0 _ others ............................................. (30)Pmax，定格電力 Prating と定格負荷時の効率rating，また，参考値としての回路体積（Volume），入力電圧 Vin と出力電圧

Vout からなる。
設計手順は，まず目標とする効率特性をmax，Pmax，rating，て，選定した回路素子のデータを用いて損失係数 K2，K0 を計算し，目標となる効率特性を得られるか判定する。目標

なお，K0_others は無負荷損失や制御回路の損失，設計におとなる効率が得られない場合は，K2，K0 を変更して設計値けるマージンを表す係数である。

が収束するまで計算を行う。

したがって，設計したトランスと選定した素子のデータ〈6･2〉 損失係数の導出

シートから損失係数 K2_design，K0_design を求めると(31)，(32)電流共振形ハーフブリッジコンバータにおいては，極低式となる。

負荷を除く運転領域で ZCS が達成できると仮定すると，ス N   22
2
K 2 _ design   2 Ron _ FET 
RC _ resonant 
R N 1 N2
42

 1 

イッチング損失はゼロとなるため，(2)式は(24)式のように簡略化できる。
2
Ploss  K 2 Pout
 K 0 ...................................................... (24)

2

2
Ron _ rec  
R N 2  K 2 _ others 1 RC _ out 
8
8
 8

............................................................................. (31)

これより，max と Pmax を用いて，効率最高点で発生する
損失 Ploss_max の許容条件を(3)式より求めると(25)式となる。
 1

Ploss _ max  
 1 P max  K 2 P2max  K 0 ................ (25)  max

K 0 _ design  Ptrans _ fe  K 0 _ others ........................................ (32)
最後に，選定した素子を用いた回路の損失係数 K2_design，

K0_design と回路仕様から求めた損失係数 K2，K0 を比較する。

効率最高点における損失の条件は(5)式であるため，これ回路仕様を実現するためには，(33)，(34)式を満たす必要がを用いて(25)式から損失係数 K2，K0 の条件を求めると(26)，ある。
K 2 _ design  K 2 ............................................................... (33)(27)式となる。
 1
 1
K 2 _ lim it  
 1......................................... (26)  max
 2 P max

K 0 _ design  K 0 .............................................................. (34)
条件を満たしていれば設計を終了する。条件を満たして

 1
P
K 0 _ lim it  
 1  max ........................................... (27)

 max
 2

いない場合，トランス再設計，素子の再選定などを行って条件を満たす設計値を探す。具体的に，K2_design を小さくす

図 9 のフローチャートにおいては，まず効率最高時の条

るためには，オン抵抗の小さい素子を用いる，トランスの件max と Pmax から(26)，(27)式を用いて K2，K0 の上限値を

巻線抵抗を小さく設計する必要がある。すなわち，デバイ

設定し，その初期値を決定する。

スの電流定格を上げるか，並列接続数を増やす，銅線の断次に，定格電力 Prating と定格時の効率rating を満たすかど

面積を大きくするなどの対策が有効である。また，K0_design

うかを判定し，満たさない場合は K2，K0 を変更して再度条を小さくするためには，鉄損を小さくする必要があり，ト

件判定を行う。定格における効率の条件判定には(28)式を用

ランスの動作磁束密度を小さくする必要がある。これには，いる。なお，(28)式は(3)式と(25)式から求められる。
Prating rating ................................... (28)2K 2 Prating Prating  K 0

トランスの巻数を増加させる，コアの断面積を大きくする，
動作周波数を高くするなどの対策が有効である。ただし，トランスの銅損と鉄損にはトレードオフの関係があるた(28)式を満たす K2，K0 が求められれば，次にスイッチン

め，条件を満たせない場合は，よりサイズの大きいコアをグ周波数（共振周波数）の初期値を決定する。これは，目用いる必要がある。

標とされる回路体積（Volume）から決定する。これにより，また，提案した設計指針はハーフブリッジコンバータの入力電圧 Vin と出力電圧 Vout，定格電力 Prating から，トランス

入力電圧と出力電圧が一定となる定常状態を想定しておの設計と FET，コンデンサの選定を行うことができる。

り，補助回路の接続により電圧条件が変化する場合は電圧3 章で述べた損失計算式より，ハーフブリッジコンバータ

ごとに要求される効率を設定してパラメータを計算する。

全体で発生する導通損失 Ploss2 は 1 次側 FET，2 次側同期整

7. まとめ流器，共振コンデンサ，出力コンデンサ，トランスの巻線抵抗で発生する損失の合計となるため，(7)，(9)，(11)，(13)，

本論文では，絶縁形コンバータとして広く用いられてい(19)，(20)式から(29)式で求められる。
電学論●，●●巻●号，●●●年

2

7

(12) S. Miyawaki, J. Itoh, K. Iwaya :"High Efficiency Isolated DC/DC
Converter Using Series Voltage Compensation", IEEJ, Vol.130-D, No.1,
pp.43-50 (2010) (in Japanese)
宮脇 慧，伊東 淳一，岩谷 一生：「直列補償方式を用いた高効率絶縁形 DC/DC コンバータ」，電学論 D，Vol.130，No.1，pp.43-50 (2010)(13) S. Miyawaki, J. Itoh, K. Iwaya :" High Efficiency Isolated DC/DC
Converter using Series Connection on Secondary Side", IEEJ, Vol.131-D,
No.10, pp.1175-1183 (2011) (in Japanese)
宮脇 慧，伊東 淳一，岩谷 一生：「出力側に直列補償を用いた高効
率 絶 縁 形 DC/DC コ ン バ ー タ 」， 電 学 論 D ， Vol.131-D, No.10,
pp.1175-1183 (2011)(14) Wm. T. McLyman, Transformer and inductor design handbook, Marcel
Dekker Inc. (1988)

る電流共振形ハーフブリッジコンバータにおいて，要求された効率を満たすような設計法を明らかにするため，損失の定式化と設計指針の提案を行った。コンバータで発生する損失要素と効率特性の関係を明らかにし，その損失を定式化した。さらに，損失解析をベースにしてフローチャー
トによる設計指針を示した。
実機実験では，導出した損失計算式から求めた効率特性と実機実験による効率特性が全負荷領域でほぼ一致することを確認した。また，トランス巻数を N1：N2 = 4：2 とした場合，最高効率 96.8%，負荷 200 W で 94%以上の高い効率を得られている。さらに，無負荷時に発生する損失につい宮て明らかにし，実測値（1.12 W）と計算値（0.98 W）は誤差

脇（学生員） 1985 年 7 月 6 日生まれ。2010 年 3慧

月長岡技術科学大学院工学研究科修士課程電15%程度で一致した。

気電子情報工学専攻修了。同年 4 月同大学大学

以上により，損失解析をベースに，仕様にあわせた設計

院工学研究科博士後期課程エネルギー・環境工が可能であることを確認した。今後の課題については，無学専攻に進学。主に電力変換回路に関する研究

負荷損失の推定と，他の回路方式への設計法の適用があげ

に従事。

られる。
（平成 13 年 1 月 1 日受付，平成 14 年 1 月 1 日再受付）

文

伊

献

東

淳

一

（正員） 1972 年 1 月 6 日生まれ。1996 年 3 月
長岡技術科学大学大学院工学研究科修士課程修了。同年 4 月，富士電機（株）入社。2004(１) M. Takagi, K. Shimizu, T. Zaitsu : "Ultra High Efficiency of 95% for
DC/DC Converter – Considering Theoretical Limitation of Efficiency",
Applied Power Electronics Conference and Exposition 2002, Seventeenth
Annual IEEE Volume 2, pp.735-741 (2002)(２) T. Qian, B. Lehman : "Buck/Half-Bridge Input-Series Two-Stage
Converter", Power Electronics, IET Volume 3, Issue 6 , pp.965-976 (2010)(３) P. Alou, J. Oliver, J. A.Cobos, O. Garcia, J. Ueda : "Buck + Half Bridge (d= 50%) Topology Applied to very Low Voltage Power Converters",
Applied Power Electronics Conference and Exposition 2001, Sixteenth
Annual IEEE Volume 2, pp.715-721 (2001)(４) S. Muroyama, T. Matsushima, N. Murakami :"Trends of Power Supply
System Technologies for Telecommunications and Data Communications
Systems", The Communication Society, Transactions of the Institute ofElectronics, Information and Communication Engineers B, Vol.J84-B,
No.5, pp.829-839 (2001)(５) P. Alou, J. A. Cobos, J. Ueda, M. Rascon, E de la Cruz : "Design of a low
output voltage DC/DC Converter for Telecom application with a newscheme for Self-Driven Synchronous Rectification", Applied PowerElectronics Conference and Exposition 1999, Fourteenth Annual Volume
2, pp.866-872 (1999)(６) J. Biela, J.W. Kolar : "An optimized, 99% efficient, 5kW, phase-shift
PWM DC-DC converter for data centers and telecom applications", PowerElectronics Conference (IPEC), 2010 International, pp.626-634 (2010)(７) Zhao Tang, Xinbo Ruan, Jian Wei, Guichao Hua, : "Four Switch
Buck-Boost Converter for Telecom DC-DC power supply applications",
Applied Power Electronics Conference and Exposition, 2008. APEC 2008.
Twenty-Third Annual IEEE, pp.1527-1530 (2008)(８) Ming Xu, F.C.Lee, "General concepts for high-efficiency high-frequency
48 V DC/DC converter", PESC '03. 2003 IEEE 34th An-nual Volume 1, pp
156-162 (2003)(９) J. Biela, U. Badstuebner, J.W. Kolar, "Impact of Power Density
Maximization on Efficiency of DC-DC Converter Systems", IEEE
Transaction on Power Electronics, Vol.24, No.1, pp288-300 (2009)(10) H.Mao, S.Deng, J.Abu-Qahouq, I.Batarseh, "Active-Clamp Snubbers for
Isolated Half-Bridge DC-DC Converters", IEEE Transaction on PowerElectronics, Vol.20, No.6, pp1294-1302 (2005)(11) K. Fathy, K. Morimoto, T. Doi, H. Ogiwara, H.W .Lee, M. Nakaoka, "A
Diveided Voltage Half-Bridge High Frequency Soft-Switching PWM
DC-DC Converter with High and Low Side DC Rail Active Edge
Resonant Snubbers", IPEMC 2006, vol. 2, pp. 1-5 (2006)

年 4 月長岡技術科学大学電気系准教授。現在に至る。主に電力変換回路，電動機制御の研究に従事。博士（工学）（長岡技術科学大学）。
2007 年第 63 回電気学術振興賞進歩賞受賞。
IEEE 会員。

岩

谷

一

生

（正員） 1977 年 9 月 19 日生まれ。2002 年 3 月
長岡技術科学大学大学院工学研究科修士課程修了。2005 年 4 月デンセイ・ラムダ（株）入社。
2006 年 3 月長岡技術科学大学大学院工学研究科博士課程修了。現在，TDK ラムダ（株）勤務。スイッチング電源の開発に従事。博士（工学）

8

IEEJ Trans. ●●, Vol.●●, No.●, ●●●