電気学会論文誌 D（産業応用部門誌）

IEEJ Transactions on Industry Applications
Vol.133 No.3 pp.350–359
DOI: 10.1541/ieejias.133.350

論

文

絶縁形 DC-DC コンバータの整流回路のサージ電圧の発生原理とスナバ回路の設計法
学生員

折川 幸司∗

正 員

伊東 淳一∗

Principle of Surge Voltage of a Rectifier in Isolated DC-DC Converters and Snubber Circuit
Design Method
Koji Orikawa∗ , Student Member, Jun-ichi Itoh∗ , Member（2012 年 6 月 18 日受付，2012 年 9 月 20 日再受付）

This paper clarifies the principle of the surge voltage of a rectifier diode that is connected to a transformer in an
isolated power converter. It is confirmed that the theoretical vibrational frequency of the diode voltage in the equivalent circuit is in agreement with the experimental result. In addition, the design method of the RC snubber circuit isdiscussed by using the equivalent circuit consisting of a transformer, a snubber circuit, and a diode. Finally, the validityof the design method is confirmed by the experimental results.
キーワード：絶縁形 DC-DC コンバータ，整流ダイオード，サージ電圧，スナバ回路

Keywords: isolated DC-DC converters, rectifier diode, surge voltage, snubber circuit

1.

よってターンオフ時にサージ電圧が発生することが知られはじめにている。しかし，これまで具体的にダイオードのサージ電

近年，SiC や GaN などの次世代デバイスの登場により，圧について，それらの関係に注目しスナバ回路について定量

電力変換回路の高周波化が急速に進んでおり，高効率・高的に解析を行った文献は，著者らの知る限り少ない (13)〜(15)。

密度実装の研究が盛んに行われている (1)〜(5) 。次世代デバイ

そのため，現状は設計者の経験に基づいて設計されること

スは高速スイッチングが可能であるため，受動素子の小型が多く，特に SiC や GaN などの次世代スイッチングデバ

化・低損失化を実現できる。しかし，半導体素子の高速ス

イスを適用したとき，これまでの経験が通用するかは不明

イッチングにより発生するサージ電圧が特に問題となる。

瞭である。

サージ電圧は，素子への過電圧および高周波ノイズを引き

本論文では，絶縁形 DC-DC コンバータにおける整流ダ

起こし，半導体素子の破壊，誤動作を招く恐れがある。

イオードのサージ電圧の発生原理とスナバ回路の設計法を

これらのスイッチのサージ電圧は，スイッチのターンオ明らかにする。まず，サージ電圧の発生原理について等価

フ時にスイッチ直近の配線インダクタンスに流れていた電回路を導出し，それを元に解析し，サージ電圧の理論式を導流が電流経路を失うこと，還流ダイオードや寄生ダイオー出する。次に，従来からよく用いられているダイオード個

ドのリカバリが原因である。これらによるサージ電圧を抑

別のスナバに代わるトランス二次側に接続する RC スナバ

制するために，これまでに種々のスナバ回路が提案されてを提案し，その設計方法について述べる。具体的には，トいる(6)〜(9)ランスと RC スナバ回路から構成される回路を用いた解析。

一方，回路の電気的絶縁や電圧変換の容易さからトランスを行い，サージ電圧およびスナバ損失とスナバ回路のパラを用いた絶縁形電力変換器が盛んに研究されている (10)〜(12) 。

メータを明確にする。最後に実機実験を行い，提案する設

絶縁形電力変換器では，一般に，トランスの後段には整流計法を適用したスナバ回路で所望のサージ電圧に抑制できダイオードが接続される。このダイオードには，トランスることを確認したので報告する。

の漏れインダクタンスおよびダイオードのリカバリ現象に∗2.

長岡技術科学大学〒 940-2188 長岡市上富岡町 1603-1

Fig. 1 に本論文で取り扱う絶縁形フルブリッジ DC-DC コ
ンバータを示す。回路は，インバータ，トランス，ダイオー

Nagaoka University of Technology
1603-1, Kamitomioka, Nagaoka 940-2188, Japanc 2013 The Institute of Electrical Engineers of Japan.


ダイオードのサージ電圧の発生原理

ド整流器および抵抗負荷から構成される。インバータは方350

絶縁形 DD コンのサージとスナバ（折川幸司，他）

Fig. 1. Full bridge isolated DC-DC converter.

形波駆動とする。この回路について，等価回路を検討し，サージ電圧の発生メカニズムを明らかにする。
〈2・1〉 等価回路

Fig. 2(a)，(b) に Fig. 1 のトランスの二次側の等価回路を示し，Fig. 2(c)，(d) にダイオード電(a) Overlapping period in commutation

圧，電流波形を示す。本論文では実際のダイオードを，理想ダイオード，オン抵抗 RDon ，オフ抵抗 RDoﬀ ，順方向電圧

VF および寄生容量 C で模擬する。また，R はトランスの巻線抵抗，L はトランスの漏れインダクタンスである。ト
ランス一次側の巻線抵抗および漏れインダクタンスは二次側に換算している。出力側には平滑リアクトル Lout が接続されるため，負荷を直流電流源としている。

Fig. 2(a) の期間は，トランス一次側電圧 V p が Vin から−Vin に変化した直後の過渡状態を示している。このとき，トランスの漏れインダクタンス L があるので，トランス二次側電流は急変できない。その結果，ダイオード D1 の電流も急変できない。したがって，ダイオード D1 ，D3 の順(b) When surge voltage occur in D1

方向電流が同時に流れて，転流重なり期間が生じる。ダイ
オード D1 ，D3 の順方向電流の大きさが逆転すると，トランス二次側電流の極性が変化する。

Fig. 2(b) は，転流重なり期間が終わり，ダイオード D1 がターンオフし，サージ電圧が発生する期間である。転流重なり期間が終わり，ダイオード電圧 VD1 が順方向電圧 VF
以上になると，出力電流は負荷の平滑インダクタンスにより急変できないため，ダイオード D1 の等価回路のオフ抵
抗 RDoﬀ および寄生容量 C に電流が流れる。このとき，寄生容量 C に突入電流が流れる。これに伴い，漏れインダク
タンス L に寄生容量 C との振動電流 iL が流れ，逆起電圧vL = L(diL /dt) が漏れインダクタンス L に誘起される。この電圧が，ダイオード D1 に印加され，サージ電圧となっ(c) Voltage and current waveforms(d) Enlarged waveformsて現れる。したがって，漏れインダクタンス L がゼロの理

Fig. 2. Equivalent circuit of secondary part in Fig. 1.

想トランスを用いた場合，サージ電圧は発生しない。
上述のサージ電圧の発生原理より，サージ電圧を抑制すの結果，トランス二次側には Iout − 2iD1 の電流が流れる。

るためには，漏れインダクタンス L をゼロにするか，流れFig. 3 からトランス二次側電圧 V se とダイオード電流 ID1 (s)の関係を求めると，(1) 式となる。

る電流の diL /dt を減らし，逆起電圧 vL を抑制すれば良い。
しかし，漏れインダクタンス L をゼロにすることは困難で

ID1 (s) =あるため，サージ電圧を抑制するためには，ダイオードと並列にエネルギーバッファ回路を接続するのが有効である。
〈2・2〉 サージ電圧の理論的解析

Fig. 3 は，Fig. 2(b)を簡易的に示した回路と電流を示している。出力電流を一V se − Iout (R + RDon )
1


RDoﬀ
s
(2R + RDon ) + 2Ls +1 + sCRDoﬀ· · · · · · · · · · · · · · · · · · · · (1)定の直流電流 Iout としているため，ターンオンするダイオー

ここで， s：ラプラス演算子，V se ：トランス二次ド D2 と D3 には，過渡的に Iout − iD1 の電流が流れる。こ側電圧，ID1 (s)：ダイオード電流，Iout ：出力電流351

IEEJ Trans. IA, Vol.133, No.3, 2013

絶縁形 DD コンのサージとスナバ（折川幸司，他）

Table 1. Conditions of simulation circuit.
Input Voltage Vin

48 (V)

Output current Iout

10 (A)

Output inductance Lout

0.5 (mH)

Output capacitance C out

2200 (μF)

Switching frequency f sw

20 (kHz)

Winding resistance R

53 (mΩ)Leakage inductance L

8.6 (μH)

Turn ratio nn = N1 /N2 = 2.5

Parasitic capacitance C

200 (pF)

On resistance RDon

0.086 (Ω)

Oﬀ resistance RDoﬀ

1 (kΩ)

Forward voltage VF

0.86 (V)Fig. 3. Simplified circuit of Fig. 2(b).

である。
また，Fig. 3 からダイオード電流 ID1 (s) とダイオード電
圧 vD1 (s) の関係を求めると，(2) 式となる。

vD1 (s) =RDoﬀ
ID1 (s) · · · · · · · · · · · · · · · · · · · · (2)1 + sCRDoﬀ(a) Voltage waveform of the diode(2) 式に (1) 式を代入し逆ラプラス変換すると，ダイオー
ド電圧 vD1 (t) が得られ，(3) 式となる。
τ
vD1 (t) = I st RDoﬀ 1 − e−τt cos ωvib t +sin ωvib tωvib− VF · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · (3)
ここで，I st ：ターンオフ時のダイオード電流の定常値，τ：ダイオード電圧の減衰時定数，ωvib ：振動角周波数である。また，I st ，τ，ωvib は (4)〜(6)(b) Surge voltage of the diodeFig. 4. Voltage waveforms and surge voltage (R is variable).

式で表される。

V se − Iout (R + RDon )· · · · · · · · · · · · · · · · · · · · · · (4)2R + RDon + RDoﬀ
CRDon RDoﬀ
+L
CRRDoﬀ +2· · · · · · · · · · · · · · · · · (5)τ=
2LCRDoﬀ



⎛
⎞2



⎜⎜⎜ CRR + CRDon RDoﬀ + L ⎟⎟⎟ 2R + R + R
Doﬀ
⎜
⎟⎟⎟
⎜
Don
Doﬀ
2
⎟⎟⎟
ωvib =− ⎜⎜⎜⎜⎜
2LCRDoﬀ
2LCRDoﬀ⎜⎝⎟⎟⎠
I st =

3.

各パラメータに対する (2) 式に示すダイオード電圧波形と (8) 式に示すサージ電圧の変化を確認するために，トランスの巻線抵抗 R，漏れインダクタンス L，ダイオードの寄生容量 C を変化させたときの (2)，(8) 式の計算結果を示す。Table 1 に計算条件を示す。

· · · · · · · · · · · · · · · · · · · · (6)〈3・1〉 巻線抵抗 R に対するサージ電圧の変化

さらに，ダイオード電圧の振動周波数 fvib は (6) 式の ωvib

Fig. 4(a) に巻線抵抗 R を変化させた場合のターンオフ時のダイを用いて (7) 式で表される。

fvib =

各パラメータに対するサージ電圧の変化

オード電圧の理論波形を，Fig. 4(b) にサージ電圧の変化を

ωvib· · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · (7)2π示す。Fig. 4 より，R が増加するとサージ電圧が減少することを確認できる。これは，R による電圧降下が増加するた

以上より，ダイオード電圧の極大点がサージ電圧となるめである。なお，自明であるが，R によってダイオード電

ので，(3) 式を微分しゼロとなる時間を求め，(3) 式に代入

圧の振動周波数はほぼ変化しない。

することで，ダイオードのサージ電圧を求められる。この〈3・2〉 漏れインダクタンス L に対するサージ電圧の変結果，サージ電圧 vD1max は (8) 式で表される。

− τ
vD1 max = I st RDoﬀ 1 + e 2 fvib − VF · · · · · · · · · · · · · · (8)化Fig. 5(a) に漏れインダクタンス L を変化させた場合のダイオード電圧の理論波形を，Fig. 5(b) にサージ電圧の(8) 式より，トランスの巻線抵抗 R，漏れインダクタンス
L，ダイオードの寄生容量 C によって，(4)〜(7) 式の定数が変化を示す。Fig. 5 より，L が増加するとサージ電圧の振動変化するため，サージ電圧が変化することがわかる。

サージ電圧が減少する原因は次の通りである。L の増加に

周波数は低下し，サージ電圧は減少することを確認できる。

352

IEEJ Trans. IA, Vol.133, No.3, 2013

絶縁形 DD コンのサージとスナバ（折川幸司，他）(a) Voltage waveform of the diode(a) Voltage waveform of the diode(b) Surge voltage of the diode(b) Surge voltage of the diodeFig. 5. Voltage waveforms and the surge voltage (L isvariable).

Fig. 6. Voltage waveforms and the surge voltage (C isvariable).

よって，LC 直列回路のインピーダンスが増加する。そのL = 8.6 μH，C = 200 pF のときのトランス一次側電圧，ダ

結果，C の突入電流が減少し，サージ電圧が減少する。こイオード電流，電圧の波形を示す。

れは，L の増加によって，(5) 式に示すダイオード電圧の減Fig. 7(a) より，トランス一次側電圧の極性が変化した後，衰時定数 τ および (7) 式に示すダイオード電圧の振動周波

転流重なり期間が発生し，その後サージ電圧が発生してい数 fvib が変化し，(8) 式の指数関数のべき乗部分が減少する

ることを確認できる。

ことを意味する。これに伴い，漏れインダクタンス L を流れる電流の diL /dt が減少し，逆起電圧 vL が減少する。こFig. 7(b)，(c) に R，C を一定とし L を変化させたときのダイオード電流，電圧の波形を示す。Fig. 7 より，L の増の結果，サージ電圧が減少する。

加に伴いサージ電圧と振動周波数が減少することを確認で〈3・3〉 ダイオードの寄生容量 C に対するサージ電圧の

きる。

変化

Fig. 6(a) にダイオードの寄生容量 C が変化した場
合のダイオード電圧の理論波形を，Fig. 6(b) にサージ電圧の変化を示す。Fig. 6 より，C が増加するとサージ電圧の波数と，サージ電圧と定常値の比の理論値と実験結果を示

振動周波数は低下し，サージ電圧が増加する。この原因は，し出力電流が低下する。

Fig. 8 に L を変化させたときのダイオード電圧の振動周す。L が増加すると，ダイオードの転流重なり期間が増加

C の増加によって，LC 直列回路のインピーダンスが減少するためである。この結果，C の突入電流が増加する。これに伴い，漏れインダクタンス L を流れる電流の diL /dt が増加し，逆起電圧 vL が増加する。この結果，サージ電圧がしたがって，ここでは L の増加とともに，負荷抵抗を小さ
くし出力電流を一定にしている。Fig. 8(a) より，振動周波数は (7) 式の理論値と実験値が概ね一致することを確認した。
これより，サージ電圧の発生が，漏れインダクタンスと寄

増加する。

4.

生容量により生じていることが確認できた。また Fig. 8(b)より，サージ電圧と定常値の比の理論値と実験値の傾向は実機実験によるサージ電圧の確認

一致することを確認した。

前章で述べた理論の妥当性を確認するため，トランスの〈4・2〉 寄生容量 C に対するサージ電圧の変化

本章

漏れインダクタンス L，ダイオードの寄生容量 C を変化さ

では，ダイオードに並列にコンデンサを追加して寄生容量せたときのサージ電圧を実測し，理論と比較する。実験条を変化させる。

件はシミュレーション条件と同じであり，回路パラメータ

Fig. 9(a)，(b) に R，L を一定とし C を変化させたときのは Table 1 に示す通りである。

ダイオード電流と電圧の波形を示す。Fig. 9 より，C の増〈4・1〉 漏れインダクタンス L に対するサージ電圧の変加に伴いサージ電圧と振動周波数が減少することを確認で化きる。

ここでは，巻線の抵抗値が等しくインダクタンスが異なる空芯リアクトルを製作し，トランス二次側に直列接

Fig. 10 に C を変化させたときのダイオード電圧の振動続する。この方法では，巻線抵抗 R によるダンピング効果

周波数と，ダイオードのサージ電圧と定常値の比の理論値を等しくできるため，漏れインダクタンスがダイオード電と実験結果を示す。Fig. 10(a) より，振動周波数の傾向は概圧に与える影響のみを測定できる。Fig. 7(a) に R = 53 mΩ，ね一致することを確認した。また Fig. 10(b) より，サージ
353

IEEJ Trans. IA, Vol.133, No.3, 2013

絶縁形 DD コンのサージとスナバ（折川幸司，他）(a) Vibrational frequency as a function of the leakage inductance(a) Voltage and current waveform (L: 8.6 μH)(b) Ratio of the surge voltage to the steady voltage as a function of theleakage inductanceFig. 8. Theoretical value and experimental value of thesurge voltage and the vibrational frequency (L is variable).

(b) Enlarged voltage and current waveform (L: 8.6 μH)(c) Enlarged voltage and current waveform (L: 15.9 μH)

Fig. 7. Experimental result (L is variable).

(a) Enlarged voltage and current waveform (C: 200 pF)

電圧と定常値の比の理論値と実験値は若干異なる傾向を示した。この理由は実機実験では，ダイオードに並列に接続したコンデンサとその配線抵抗がスナバ回路として動作し，理論とは異なりサージ電圧が抑制されているためと考えている。
以上の考察より，C に流れる突入電流を低減してサージ電圧を小さくするためには，以下の条件が必要である。

(b) Enlarged voltage and current waveform of the experiment (C: 2020 pF)（ 1 ） 巻線抵抗 R が大きいこと

Fig. 9. Experimental result (C is variable).

（ 2 ） 漏れインダクタンス L が大きいこと（ 3 ） 寄生容量 C が小さいこと
しかし，銅損を低減するためにトランスの巻線抵抗は小5.

さく設計される。また，漏れインダクタンスを積極的に利スナバ回路の設計方法

用する変換器を除いて，漏れインダクタンスは小さく設計さ4 章で述べたように，トランスの設計とダイオードの選れるのが一般的である。つまり，低損失かつ低漏れインダ

定によって寄生容量の突入電流を低減して，サージ電圧を

クタンスのトランスの実現とサージ電圧の大きさはトレー低減するには限界がある。そこで，寄生容量よりも容量のドオフの関係となる。一方，ダイオードの寄生容量は耐圧，大きいスナバコンデンサと抵抗からなるスナバ回路を接続

電流容量によって異なるため，常に寄生容量の小さいダイ

し，寄生容量に流れ込む突入電流をバイパスすることで，オードを選定できるわけではない。

サージ電圧を低減する。なお，スナバ回路の設計をするの354

IEEJ Trans. IA, Vol.133, No.3, 2013

絶縁形 DD コンのサージとスナバ（折川幸司，他）(a) Vibrational frequency as a function of the parasitic capacitanceFig. 11. Equivalent circuit of the transformer with the
RC snubber circuit.

スナバ回路に対してインピーダンスが大きいとし，それぞれ無視する。また，トランスの巻線抵抗はスナバ抵抗と比べて十分小さいとし，スナバ回路の配線インダクタンスも漏れインダクタンスよりも十分小さいとし，無視する。さらに，スナバコンデンサの等価直列抵抗はスナバ抵抗に含(b) Ratio of the surge voltage to the steady voltage as a function of theparasitic capacitance

まれるとする。本論文では，Fig. 11 を基にスナバ回路の設

Fig. 10. Theoretical value and experimental value of thesurge voltage and the vibrational frequency (C is variable).

計を行う。具体的には，Fig. 11 の回路をトランスとスナバ回路から構成される点線部分とそれを除くダイオードの等価回路の 2 つに分離して，サージ電圧の設計値 VD1snmax を導出する。まず，点線で囲まれた回路のステップ応答の最に PSpice（Cadence Design Systems）が良く用いられる。

大値を求め，それからダイオードの等価回路の電圧降下を

しかし，多くのデバイスのパラメータが必要となるうえ，シ

引いたものをサージ電圧の設計値 VD1snmax とする。

ミュレーション時間も長い。それに加えて，スナバ回路の〈5・1〉 制動係数 ζ の設計

最適な定数設計のためには，シミュレーションを何度も繰

関数は (9) 式で表される。

り返す必要がある。一方，提案の設計法は，スナバ回路のG (s) = (1 + sC sn R sn )定数とスナバ損失を計算式によって設計，計算可能である
ため，短時間でかつ効率を考慮したスナバ回路の設計がでFig. 11 の点線部分の伝達

ω2n· · · · · · · · · · (9)2
s + 2ζωn s + ω2n

ここで，ζ：制動係数，：ωn：固有角周波数である。

きる。
本論文では，エネルギーバッファ回路として抵抗とコン

次に，(9) 式のステップ入力に対する時間応答からステッ

デンサを直列に接続した RC スナバ回路をトランスの二次

プ応答の最大値を求める。それからダイオードの等価回路の側に接続することを検討する。一般にダイオード 1 つ 1 つ

電圧降下を引くことで，サージ電圧の設計値とする。サージに RC スナバを用いる方法がある。このようなスナバをこ電圧の設計値 VD1snmax を定常電圧 V st で割った係数を (10)

こでは，個別スナバと呼ぶ。しかし，個別スナバの問題点式に示す。

に一括に RC スナバ回路を接続する一括スナバ回路は個別

 (Iout RDon + VF )VD1sn max V se 
1 + e−k −=· · · · (10)
V st
V st
V st

スナバと比べて，部品点数が少なくて済む。一括スナバがここで，V se ：トランス二次側電圧，k：定数であ適用できる条件は，1) スナバの配線インダクタンスが漏れる。k は (11) 式で表される。

は部品点数が増加することである。一方，トランス二次側

⎧

⎫
⎡
⎞ ⎤⎥
⎛
⎪⎪⎪ 1−ζ 2 1−4ζ 2 ⎪⎪⎪
⎢⎢⎢
2⎟
⎜
1−ζ
⎟⎟⎟ ⎥⎥⎥⎥
⎜
⎨
⎬
⎜
⎢
−1 ⎜
⎢⎢⎢tan−1 ⎪
k= 
−tan


⎟ +π⎥
⎜
⎪
⎝
⎪
⎪
⎪⎩ ζ 3−4ζ 2⎪⎭ζ ⎠ ⎥⎦1−ζ 2 ⎣

インダクタンスよりも十分小さい，2) ダイオード整流器とζ

スナバ回路間の配線インダクタンスが十分小さいなどである。なお，一括スナバと個別スナバは原理的に等価である· · · · · · · · · · · · · · · · · · ·(11)ため，一括スナバ向けに設計したパラメータは，個別スナ
バにも適用可能である。具体的には，同じサージ電圧に低(10) 式の第一項が，(9) 式の時間応答から導出される項，減するために必要な個別スナバのパラメータは，一括スナ

第二項がダイオードの等価回路から導出される項である。

バのスナバ抵抗 R sn を 2 倍，スナバコンデンサ C sn を 1/2

また，ダイオードの定常電圧 V st は (3) 式で t → ∞ としたと倍にすればよい。このとき，一括スナバの損失と個別スナ

きのダイオード電圧である。(10) 式より，出力電流およびバの合計損失は等しい。

ダイオードのパラメータが既知であれば，制動係数によっFig. 11 にトランス二次側に一括スナバ回路が接続されてサージ電圧が決定されることがわかる。

Fig. 12 に，制動係数 ζ と (10) 式で表されるダイオードのサージ電圧と定常電圧の比の関係を示す。Fig. 12 より，定たときの Fig. 3 の等価回路を示す。ダイオードのオフ抵抗

RDoﬀ はオン抵抗 RDon よりも十分大きいとし，寄生容量は355

IEEJ Trans. IA, Vol.133, No.3, 2013

絶縁形 DD コンのサージとスナバ（折川幸司，他）

Fig. 12. Designed value of ratio of the surge voltage tothe steady voltage.

常電圧に対して任意の最大電圧となる制動係数 ζ を決定できる。
〈5・2〉 スナバ定数 R sn，C sn の設計(9) 式の，スナ

バ抵抗 R sn ，スナバコンデンサ C sn および制動係数 ζ の関
係は (12) 式で表される。

!

R sn = 2ζ

Fig. 13. Flowchart for design of snubber circuit.

L· · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · (12)
C sn

!
R0 =

L
· · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · (15)C sn(12) 式より，スナバコンデンサ C sn を決定すればスナバ
抵抗 R sn を設計できる。しかし，2 つの組み合わせは多数存

以上の結果より，Fig. 13 にスナバ回路の設計フローチャー

在する。そこで，本論文ではスナバコンデンサとダイオートを示す。スナバ回路の設計に必要なパラメータは，スナ

ドの寄生容量とスナバ損失との関係から，スナバコンデン

バ回路を接続して達成したいサージ電圧の設計値 VD1snmax ，サを決定する。そして最後に，(12) 式よりスナバ抵抗を設

出力電流 Iout ，ダイオードのオン抵抗 RDon ，順方向電圧 VF ，計する。以下に設計の詳細を述べる。

寄生容量 C ，漏れインダクタンス L，許容スナバ損失 Pasn

スナバコンデンサ C sn を小さくすると，(12) 式よりスナである。まず，Fig. 12 より制動係数 ζ を決定する。次に，

バ抵抗 R sn は大きくなる。さらに，スナバコンデンサ C sn

ダイオードの寄生容量 C を基準に，スナバコンデンサの初がダイオードの寄生容量 C に近づくほど，スナバ回路のイ期値を設定し，決定した制動係数 ζ を満足するスナバ抵抗

ンピーダンスが増加し，スナバ回路として動作しなくなり，を (12) 式より計算する。最後に，(13) 式でスナバ損失 P sn

サージ電圧を低減できない。

を計算し，許容スナバ損失 Pasn 以下であれば設計を終了す

一方，スナバコンデンサ C sn を大きくすると，(12) 式よる。スナバ損失 P sn が許容スナバ損失 Pasn 以上であればスりスナバ抵抗 R sn は小さくなる。そして，スナバ回路のイ

ナバコンデンサの容量を減らし，再びフローチャートに従ンピーダンスが減少する。この結果，ダイオードのサージう。なお，スナバコンデンサ C sn の容量を減らしすぎると，電圧は抑制されるものの，スナバ回路に流れる電流が増加

前述の通りスナバ回路として機能しなくなるため，サージ

し，スナバ損失が増大する。したがって，スナバコンデン

電圧を低減できないので注意が必要である。

サはダイオードの寄生容量に応じて最適な値が存在する。

6.

(13) 式に Fig. 11 の点線部分の回路のみを考慮したときのスナバ損失 P sn を示す。

Fig. 14 に，制動係数を一定とし，ダイオードの寄生容量

ω2n
ω20
R sn "
P sn = 2|V se (ωn )|2
⎛
⎞
2
R0
⎜⎜⎜
ω2n R2sn
ω2n ⎟⎟⎟⎜⎝1 − 2 ⎠⎟ + 2 2
ω0
ω0 R0· · · · · · · · · · · · · · · · · · ·(13)とスナバコンデンサ容量の比を変えた場合のダイオード電圧とスナバ電流を示す。Fig. 14 より，スナバコンデンサを変えても制動係数をほぼ一定にしているため，サージ電圧はほぼ等しくなる。また，スナバコンデンサが大きいほどスナバ電流が増加し，スナバ損失が増加することを確認できる。以上より，実験結果と 5 章の等価回路による解析がここで，V se：トランス二次側電圧，ωn：トランス

一致することを確認した。

二次側電圧の n 次角周波数，である。

Fig. 15(a) に，ダイオードの寄生容量とスナバコンデンサ

このとき，ω0 ，R0 は (14)，(15) 式で表される。

ω0 = √

スナバ回路の動作確認の比を変えた場合のダイオードのサージ電圧と定常値の比の設計値，シミュレーション値，実験値を示す。Fig. 15(b) に，

1· · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · (14)LC sn(13) 式のスナバ損失の理論値と Fig. 2 の等価回路に一括ス
356

IEEJ Trans. IA, Vol.133, No.3, 2013

絶縁形 DD コンのサージとスナバ（折川幸司，他）(a) C/C sn = 10−3(a) Ratio of the surge voltage to the steady voltage(b) C/C sn = 10−2(b) Snubber loss

Fig. 15. Ratio of the surge voltage to the steady voltage
and the snubber loss as a function of ratio of the parasitic
capacitance to the snubber capacitance.

Fig. 17 に，サージ電圧と定常値の比の設計値と実験値を示す。Fig. 17 より，設計値と実験値の傾向が一致し，制動(c) C/C sn = 3 × 10−2

係数が小さいほど設計値よりも実験のサージ電圧の抑制効

Fig. 14. Voltage and current waveforms of diode and thecurrent waveform of snubber.

果が大きいことを確認できる。このことは次のように説明できる。まず，スナバ回路の制動係数が小さくなると，スナバ回路によるサージ電圧抑制効果が低くなる。この結果，ナバ回路を接続してシミュレーションして求めたスナバ損

理論計算では考慮しきれない回路中の抵抗成分によるサー

失，Fig. 14 の実験により求めたスナバ損失を示す。Fig. 15

ジ電圧抑制効果がスナバ回路によるサージ電圧抑制効果により，今回の条件では，スナバコンデンサ容量 C sn をダイ

対して無視できなくなる。よって，制動係数が小さくなる

オードの寄生容量 C の 10〜30 倍程度に設計することで，と，実験結果のサージ電圧の抑制効果が理論計算よりもよダイオード電圧を設計値以下に抑制でき，かつスナバ損失

り高くなる傾向になる。

も小さいことを確認できる。

7.

Fig. 15(b) より，(13) 式のスナバ損失の計算値がシミュ

ま と め

レーション値より大きいことを確認できる。これは，ダイ

本論文では，絶縁形 DC-DC コンバータの整流ダイオー

オードを理想として扱い (13) 式を導出した結果，シミュレー

ドにおけるサージ電圧の発生原理とスナバ回路の設計法をションよりもスナバ電流が増加したためである。実験値は明らかにすることを目的として，等価回路による解析を行

いずれも理論値を下回ることから，言い換えれば，(13) 式をい，サージ電圧の理論式を導出した。また，従来からよく用いてスナバ損失のワーストケースを計算できる。Fig. 16

用いられているダイオード個別スナバに代わるトランス二に，スナバ回路を接続しないときと，Fig. 14，Fig. 15 の結次側に接続する一括 RC スナバ回路を提案し，その設計方

果より，スナバコンデンサ C sn と寄生容量 C の比 C/C sn を法について述べた。具体的には，トランスとスナバ回路か

3 × 10−2 一定にして，制動係数を変化させた一括スナバ回路を用いた実験結果を示す。Fig. 16 より，設計指針通り制ら構成される回路を用いて，ダイオードの寄生容量とスナ

動係数が大きいほどダイオードのサージ電圧を小さく抑制るフローチャートを明らかにした。

バ損失に着目した解析を行い，最適なスナバ定数を設計すできることが確かめられる。

実機実験では，スナバ回路を用いない場合のダイオード
357

IEEJ Trans. IA, Vol.133, No.3, 2013

絶縁形 DD コンのサージとスナバ（折川幸司，他）(a) Without RC snubber(a) Iout : 10 A(b) With RC snubber (ζ: 0.1)(b) Iout : 5 A(c) With RC snubber (ζ: 0.52)(c) Iout : 1 A

Fig. 17. Ratio of the surge voltage to the steady voltage.

に低減できることを確認した。したがって，等価回路によるサージ電圧の理論解析および提案するスナバ回路の設計法の妥当性を確認した。

(d) With RC snubber (ζ: 0.82)

Fig. 16. Voltage waveforms of the diode with and without the snubber.

文献（ 1 ） J. Kondoh, T. Yatsuo, I. Ishii, and K. Arai: “Estimation of Converters with
SiC Devices for Distribution Networks”, IEEJ Trans. IA, Vol.126, No.4,
pp.480–488 (2006)（ 2 ） J. Biela, D. Aggeler, S. Inoue, H. Akagi, and J.W. Kolar: “Bi-Directional
Isolated DC-DC Converter for Nexr-Generation Power DistributionComparison of Converters Using Si and SiC Devices”, IEEJ Trans. IA,
Vol.128, No.7, pp.901–909 (2008)（ 3 ） T. Friedli, S.D. Round, D. Hassler, and J.W. Kolar: “Design and Performance of a 200-kHz All-SiC JFET Current DC-link Back-to-Back Converter”, IEEE Trans. Industry Applications, Vol.45, No.5, pp.1868–1878(2009)（ 4 ） R. Simanjorang, H. Yamaguchi, H. Ohashi, T. Takeda, M. Yamazaki, andH. Murai: “A High Output Power Density 400/400 V Isolated DC/DC Con-

電圧の振動周波数およびサージ電圧の大きさが理論値と実験値とで概ね一致することを確認した。この結果，低損失
かつ低漏れインダクタンスのトランスの実現とサージ電圧の大きさはトレードオフの関係であることを確認した。また，スナバコンデンサの最適値を寄生容量とスナバ損失との関係から明らかにした。その結果，今回の条件では，ス
ナバコンデンサは寄生容量の 10〜30 倍程度を目安として設計すればよいことを確認した。以上より，提案する設計法を用いて，スナバ損失を抑制しつつ，所望のサージ電圧
358

IEEJ Trans. IA, Vol.133, No.3, 2013

絶縁形 DD コンのサージとスナバ（折川幸司，他）
ドにおける無損失スナバの提案」, 電学論 D, Vol.125, No.4, pp.366–371(2005)（14） D. Yoshitomi, J. Itoh, and K. Hirachi: “Relationship between Leakage Inductance and Surge Voltage on Isolated DC-DC Converter”, Japan Instituteof Power Electronics, JIPE-37-3 (2011) (in Japanese)
吉富大祐・伊東淳一・平地克也：「絶縁型 DC-DC コンバータにおける漏れインダクタンスとサージ電圧の関係について」, パワーエレク
トロニクス学会, JIPE-37-3 (2011)（15） M. Cacciato and A. Consoli: “New Regenerative Active Snubber Circuit for
ZVS Phase Shift Full Bridge Converter”, Applied Power Electronics Conference and Exposition (APEC) 2011, pp.1507–1511 (2011)verter with Hybrid Pair of SJ-MOSFET and SiC-SBD for Power Supplyof Data Center”, Applied Power Electronics Conference and Exposition(APEC) 2010, pp.648–653 (2010)（ 5 ） J. Biela, M. Schweizer, S. Waﬄer, and J.W. Kolar: “SiC versus SiEvaluation of Potentials for Performance Improvement of Inverter and DCDC Converter Systems by SiC Power Semiconductors”, IEEE Trans. Industry Applications, Vol.58, No.7, pp.2872–2882 (2011)（ 6 ） P. Meng, X. Wu, J. Yang, H. Chen, and Z. Qian: “Analysis and design
consideration for EMI and losses of RCD snubber in flyback converter”,
Applied Power Electronics Conference and Exposition, 2010, pp.642–647(2010)（ 7 ） A. Abramovitz, C. Tang, and K. Smedley: “Analysis and Design of Forward
Converter With Energy Regenerative Snubber”, IEEE Transaction on PowerElectronics, Vol.25, No.3, pp.667–676 (2010)（ 8 ） J. Bauman and M. Kazerani: “A Novel Capacitor-Switched Regenerative
Snubber for DC/DC Boost Converters”, IEEE Trans. Industry Applications,Vol.58, No.2, pp.514–523 (2011)（ 9 ） J.-J. Yun, H.-J. Choe, Y.-H. Hwang, Y.-K. Park, and B. Kang: “Improvement of Power-Conversion Eﬃciency of a DC-DC Boost Converter Using a
Passive Snubber Circuit”, IEEE Trans. Industry Applications, Vol.59, No.4,
pp.1808–1814 (2012)（10） R. Simanjorang, H. Yamaguchi, H. Ohashi, K. Nakano, T. Ninomiya, S.
Abe, M. Kaga, and A. Fukui: “High-Eﬃciency High-Power dc-dc Converter for Energy and Space Saving of Power-Supply System in a Data Center”, Applied Power Electronics Conference and Exposition (APEC) 2011,
pp.600–605 (2011)（11） J.-Y. Lee, Y.-S. Jeong, and B.-M. Han: “An Isolated DC/.DC Converter Using High-Frequency Unregulated LLC Resonant Converter for Fuel Cell Applications”, IEEE Trans. Industry Applications, Vol.58, No.7, pp.2926–2964(2011)（12） R. Simanjorang, H. Yamaguchi, H. Ohashi, T. Takeda, M. Yamazaki,
and H. Murai: “Low Cost Transformer Isolated Boost Half-bridge Microinverter for Single-phase Grid-connected Photovoltaic System”, AppliedPower Electronics Conference and Exposition (APEC) 2010, pp.648–653(2010)（13） M. Hirokawa and T. Ninomiya: “Non-Dissipative Snubber for Rectifying
Diodes in a High-Power DC-DC Converter”, IEEJ Trans. IA, Vol.125, No.4,
pp.366–371 (2005) (in Japanese)
広川正彦・二宮 保：「大容量 DC-DC コンバータの出力整流ダイオー折川

幸 司 （学生員） 1985 年 4 月 12 日生。2010 年 3 月長岡技術科学大学院工学研究科修士課程電気電子情報工学専攻修了。同年 4 月同大学大学院工学研究科博士後期課程エネルギー・環境工学専攻に進学。
主に電力変換回路に関する研究に従事。

伊東淳 一 （正員） 1972 年 1 月 6 日生。1996 年 3 月長岡技術科学大学大学院工学研究科修士課程修了。同年4 月，富士電機（株）入社。2004 年 4 月長岡技術
科学大学電気系准教授。現在に至る。主に電力変換回路，電動機制御の研究に従事。博士（工学）（長岡技術科学大学）。 2007 年第 63 回電気学術振興賞進歩賞受賞。IEEE 会員。

359

IEEJ Trans. IA, Vol.133, No.3, 2013