半導体の耐性試験-加速器によるシングルイベント耐性の実測評価小林 和淑
Endurance Measurement of Semiconductor Chips- Beam Test by Particle Accelerator for Single Event Eﬀects Kazutoshi Kobayashi
Our daily life highly depends on semiconductor devices such as smart phones. They are also used forsocial facilities and automotive which must have higher reliability. The soft error has been recognized
for these four decades, which is the phenomenon that contents of semiconductor storage elements are
ﬂipped by neutron or alpha particles. Since it rarely occurs on the terrestrial region, acceleration tests
are mandatory to evaluate radiation hardness. This paper ﬁrst introduces the single event eﬀects on
semiconductor chips. Then soft-error mitigation techniques are explained on process, device and circuit
levels. We ﬁnally explain how to measure radiation hardness by particle accelerators and conclude thispaper.

1

はじめにSEL (Single Event Latchup) 放射線により LSIに寄生するサイリスタが ON 状態となり，大電半導体集積回路 (Large Scale Integrated circuit,流が流れ，動作不良を起こす．
LSI) は 1958 年に Jack Kilby が発明して以来，Mooreの法則に従って 3 年 4 倍ともいわれる速度で，微細化SEB (Single Event Burnout) 主 に 大 電 流 を 流による集積度の向上を果たし，最新の LSI は，14nmすパワー素子で発生し，大電流により素子そのというシリコン原子 100 個を切るサイズまで微細化ものが破壊される．
している．LSI 上のトランジスタは，それまで使われこのうち SEU を一般的にソフトエラーと呼ぶ．こていた真空管と比べ信頼性は非常に高いが，その信頼性を脅かす要因として，経年劣化 (摩耗故障)，一時故 れは図 1 に示す通り，何らかの放射線が集積回路中障が主に挙げられる．一時故障の一つの中性子，α 粒 のトランジスタ付近に突入し，電子正孔対を発生さ子によるシングルイベント効果 (Single Event Eﬀect, せることにより起こる現象である．SRAM (StaticSEE) はその確率は低いものの，車や航空機などの信 Random Access Memory) や，フリップフロップな頼性を重視する機器では安全性を脅かす要因となる． どの記憶素子内で発生すると，記憶値の反転 (SEU)
アルファ粒子は，241 Am などの線源を用いること が起こる．記憶素子以外で発生しても，電子正孔対にで比較的簡便に照射試験を実施することができる．一 よって生じる SET (Single Event Transient) パルス
方，中性子照射にはサイクロトロンやライナックな が記憶素子に取り込まれると記憶値の反転が生じる．
半導体における放射線によるシングルイベント効
どの加速器による試験が必要であり，そのコストは果が最初に発見されたのは，現在でもコンピュータの大きい．
本稿では，2 節で，SEE の歴史，メカニズムを述 メインメモリとして広く使われている DRAM (Dyべる．3 節で SEE を防ぐためのプロセス・デバイス・ namic Random Access Memory) の故障の調査結果回路の各レベルの対策を説明する．4 節で，中性子を からである．これは，LSI を包むパッケージに含まれる微量の放射性同位体が α 崩壊することにより放用いた照射試験の方法を述べ，最後にまとめる．
出される α 線 (He の原子核) によるものである．α
粒子により DRAM の記憶内容を反転させるいわゆ2 ソフトエラー
るソフトエラーが発生する．
本節ではソフトエラーの歴史と発生要因について
SEE による不具合の具体的な事例として，Sun Mi述べる.
crosystems のワークステーション (WS) に使用され2.1 シングルイベント効果の分類とその歴 た IBM 社製の SRAM (Static RAM) が挙げられる．
この SRAM は偶然，ソフトエラーに脆弱で，Sun Mi史
cro Systems の当時の CEO は，「IBM の SRAM は金放射線によるシングルイベント効果は主に下記に 輪際使用しない」とまで言い切った [1]．それ以外にも，エアバス社の飛行機の操縦系統の不具合による分類される．
事故 [2] などが挙げられる．記憶に新しい TOYOTASEU (Single Event Upset) 放射線によりメモリ 社の Prius の暴走事故も SEU がその要因として疑わやフリップフロップなどの記憶素子の記憶内容 れているが真相は不明である．
が反転する．
日常に起こる電子機器の不具合のどの程度が SEE，特に SEU によるものなのかを示す興味深いデータが1

熱中性子 層間絶縁膜として使われている BPSG(borophosphosilicate glass) 膜のボロンの同位体 10 Bと衝突し, α 粒子と Li が生じる. 熱中性子のエネル
ギーは 1eV 以下と, 高エネルギー中性子と比べて小さいが, BPSG 膜が使われていた頃はソフトエラーの要因の約 75%を占めていた. しかし CMP (ChemicalMechanical Deposition, 薬液と研磨剤による平坦化)に移行した後は, BPSG を使用しなくなったため，エラー率は約 1/100 に激減した.

図 1: 地上で SEE を引き起こす 3 つの放射線表 1: ISO26262 の安全性定義
安全性ASIL-AASIL-B,C

ASIL-DFIT 値<1000<100<1

α 粒子 LSI やパッケージの材料に含まれる放射性不純物が α 崩壊することによって α 粒子が生じる.
α 粒子がドレインに突入すると, 通過領域に電子正孔対が生成される. 中性子と異なり，通過するだけで電子正孔対が生じる．かつては大きな問題であったが，パッケージやはんだ等に放射性不純物の少ない低 α 材が使われ，沈静化した．しかし，微細化に伴い，低 α 材でも問題となってきたため，さらに放射性不純物の少ない材料も使われ始めているが，コスト高となる．
荷電粒子により誘起された電荷は，空乏層による電界によって引き寄せられドリフト電流となる. その後, 拡散による電流や, 発生した電荷によって電界が生じファネリングによる電流も流れる.

用途
運転補助 (リアカメラ等)
運転補助 (自動ブレーキ，ダッシュボードディスプレイ等)
自動運転ある．[3] では，ソフトエラーに弱い SRAM を DRAMに置き換えた場合の電子機器の故障率が約 1/10 に下がることを実測により示している．この結果から，日常の電子機器の不具合の 90%は SEE によるものであると言える．
安全に直結する自動車，航空機，医療機器は，一時故障が事故に直結するためにソフトエラー対策は必須である．自動車用の LSI では，ISO26262 により表1 に示す安全基準レベル (ASIL) により必要なエラー率が，FIT 率として定められている．FIT (Failure inTime) とは 109 時間に発生するエラー数を表し，ソ 2.3 SER (Soft Error Rate) の見積もり
フトエラー率 (SER, Soft Error Rate) を表す単位とSER を NSER とすると次式で表される [9, 10, 11].
して用いられている．IEC では TC107 で航空機の安()全性, JEDEC では JESD89 としてソフトエラーの定
Qcrit
NSER = F · CS = F · A · K · exp −(1)
義や評価方法など標準化作業が定義されている．現
Qs
在その改訂作業が順次行われており，筆者もその議F は中性子量 (Neutron Flux)，K は合わせ込みの論に参加している．
ための比例定数で、2.2 ∗ 10−5 である．CS は Cross
理研や IBM などのスーパーコンピュータは数万個もの多数のプロセッサから構成されている．通常の Section (衝突断面積) であり，1 粒子により発生するコンピュータでは問題にならないエラー発生率でも， 単位時間あたりのソフトエラー数に等しい.
ソフトエラーは, トランジスタのドレイン付近に瞬時に動作不良となってしまうため，何らかのソフ粒子が突入することで発生する. 従って A は, ソフトエラー対策を施した LSI[4, 5] が使用されている．
トエラーを起こす可能性のあるノードに接続された
2.2 ソフトエラーの要因
MOS トランジスタのドレイン面積の和となる. Qcrit
は臨界電荷量 (critical charge) と呼ばれ, 保持データソフトエラーは放射線によって引き起こされる. 地を反転させるのに必要な電荷量である. Qs は電荷収上ではソフトエラーを引き起こす放射線は主に図 1
集効率 (charge collection eﬃciency) と呼ばれ, プロに示す次の 3 種類である [6, 7, 8].
セスによって決まる量であり, 微細化により減少していくと予想されている [11].
高エネルギー中性子 高エネルギー中性子は宇宙に
式 (1) は経験式であるが，実測値と合わせ込みを存在する高エネルギーのイオンが大気圏に入り, 酸素 行うことで簡単なソフトエラー率の見積りに利用すや窒素などの原子核と反応することで発生する. Si 基 ることができる．
板の Si 原子と衝突してプロトン，α 粒子，Al や Mgの荷電粒子が生じる. 中性子のエネルギーが 1MeV 3
ソフトエラー対策以上のものを高エネルギー中性子と呼ぶ. 地上では
本節では，ソフトエラーを防ぐためのプロセス，回おおよそ 1 時間に 1cm2 あたり，10 個程度の中性子路，システム各レベルの対策を述べる．
が降り注いでいる．

2

図 4: TMR FF.

図 2: バルクプロセスのソ 図 3: SOI のソフトエラー発生機構
フトエラー発生機構

3.1

プロセスレベルの対策

SOI (Silicon On Insulator) は，プロセスレベルの対策として最も有効である．SOI では図 2，3 に示す
通り，基板で発生した電子正孔対が BOX (BuriedOXide, 埋め込み酸化膜) に遮られドレインに到達しない．さらに寄生サイリスタが形成されないため SELも発生しない．SOI は基板配線間の寄生容量を低減することによる低電力化を志向して開発されたが，図 5: BCDMR FF.
微細化による短チャネル効果の抑制を目的に微細な平坦プロセスでも積極的に用いられている．我々は， 3.3 システムレベルの対策
28nm UTBB, 65nm SOTB プロセスを用いて耐ソフ自動車やスーパーコンピュータでは，回路レベルトエラーフリップフロップ (FF) の試作を行い，そのの多重化に加えて，システムレベルのエラー検出，訂ソフトエラー耐性の評価を行っている [12, 13]．ビッ
トあたりの SER は，65nm において SOI はバルクの 正機構を備える．自動運転に関連する処理はリアル
1/10 から 1/100，28nm SOI は 65nm SOI の約 1/20 タイム性が重視されるため自動車ではデュアルロッとなった．SOI では微細化に伴い電子正孔対の発生 クステップによりエラーを訂正する．これは 2 つのする有感領域が小さくなるためソフトエラーに強靭 処理をクロックサイクルをずらして行い，結果が異になる．トランジスタ同士が BOX 層により絶縁さ なる場合は再度実行する方式である．ルネサスエレ
れており，複数のトランジスタに荷電粒子の影響が クトロニクスではデュアルロックステップにより表 1及ぶ可能性が低い．[13] では，トランジスタを直列 に示した ASIL-B に準拠した SoC を 16nm FinFET接続することによる耐ソフトエラー FF を提案して プロセスを用いて開発している [18]．
いる．この対策は宇宙用途にも用いられている [14]． FPGA (Field Programmable Gate Array) はプログラム可能なハードウェアであり，微細化に伴う
3.2 回路レベルの対策
ASIC の初期コストの増大に伴い，少量多品種の製品を中心にその利用が拡大している．SRAM にそのソフトエラー対策としては，多重化が主に用いられ回路データ (コンフィギュレーションデータ) を格納る．図 4 は三重化冗長 (Triple Modular Redundancy,する SRAM 型 FPGA が一般的に用いられているが，TMR) フリップフロップと呼ばれる回路構造である．
SRAM はソフトエラーに脆弱である．コンフィギュ
3 つの FF のうち一つが反転しても，多数決回路にレーションデータの反転による誤動作を防ぐために，より正しい記憶値が出力される．メモリでは，ECC定期的にデータを読みだして再書き込みを行うスク(Error Correction Code) が用いられる．メモリに冗ラビングなどがソフトエラー対策として用いられる．
長ビットを付加し，エラーを検出し訂正する．一般
しかし，設計や実装にコストがかかる．
的に用いられているのは SECDED (Single-bit Error
SRAM ではなくアンチヒューズと呼ばれるソフトCorrection Double-bit Error Detection) であり，1エラーを起こさない不揮発素子をコンフィギュレービットのエラーを訂正し，2 ビットのエラーを検出でションデータの格納に用いる FPGA もあるが，書ききる．図 5 は，我々が開発した多重化フリップフロッ込みが一度しか行えないため，開発段階でのコストがプの BCDMR FF である．Intel と Stanford 大によ高い．ReRAM (抵抗変化型メモリ) の一つである原り提案された BISER FF はクロック周波数が高いと子スイッチは一定回数の書き込みが可能な不揮発メ
エラー率が高くなり，ばらつきにも弱い．この欠点モリである．NEC は原子スイッチを用いて面積オーを克服した FF である．我々はこの FF を 65nm からバヘッドが小さくソフトエラーにも強い FGPA の研16nm FinFET まで試作と評価を実施し，エラー耐究開発を行っている [19]．
性が高いことを実証している [15, 16, 17]. 現在，その宇宙応用を目指して複数の企業と共同研究を開始している．
3

4

加速器による中性子起因ソフトエラー耐性の実測評価

ここでは，中性子起因のソフトエラーを評価するための加速器を用いた実測方法に言及し，加速器を使わない他の評価方法についても述べる．

4.1

国内外の中性子照射施設

我々は，2009 年より中性子による半導体のソフトエラー耐性の実測評価を大阪大学核物理研究センター(RCNP) で行っている．RCNP では年に 2 回程度，白 図 6: 地上と RCNP の WN ビームによる中性子エネ
色中性子 (WN) ビームの実験期間が設けられている． ルギーの分布. WN ビームは地上の分布に規格化
我々に加えて複数の企業が実験を行っており，自動 口の前方に配置するとソフトエラーにより誤動作を車用，スーパコンピュータ用の SoC[20]，フラッシュ 起こす．これを防ぐため，テスターから 4m のケー
メモリ，DRAM，パワーデバイス [21] などの中性子 ブルを伸ばし専用の測定治具を射出口直後に置いて耐性試験を実施している．
いる．テスターは USB ケーブルにより PC と接続す
WN ビームは図 6 に示すように地上の中性子スペク るが，PC を実験室内に置くとエラーが多発し測定にトラムをほぼ再現し粒子数を増加させている．RCNP 支障が生じるため，USB ケーブルを LAN ケーブルで得られる中性子束は地上に降り注ぐ中性子強度の に変換し，PC は実験室の外に配置している．
4 × 108 倍であり，地上での 10 年を 1 秒に加速してこのような対策を施しても，テスターの誤動作やいる．WN ビーム実験が可能な施設は RCNP の他に 測定結果の誤判定が起こる．ソフトエラーによる誤は，米国のロスアラモス国立研究所の中性子科学セ 動作は電源を一旦切れば回復する．ただし，米国製
ンター LANSCE，カナダ TRIUMF，現在無期限閉 の測定機器は安全対策として緊急停止スイッチを備
鎖中のスウェーデンの ANITA など数えるほどしか えているものが多い．このため，AC 電源を切って再ない．米国では，ルータ企業の CISCO がソフトエ 度電源を投入してもテスタの電源は入らない．電源
ラー対策に積極的であり，Vanderbilt 大学を起点に 投入にはスイッチを物理的に押す必要がある．テス
ソフトエラーに強靭な FF の研究開発を行っており， タの再起動のためにはビームを止め，実験室に入室
エラー耐性試験に LANSCE の WN ビームを用いて しなければならないが，これは貴重なビームタイムいる．微細化に伴いソフトエラーの影響が無視でき の浪費だけではなく，ビーム停止による不具合にもなくなってきたこともあり，ロシア，韓国，米国な つながる．このためマイコンボードとサーボモータ
どの企業が RCNP のビームの利用を検討している． を使った遠隔電源制御装置を作成した．サーボモー
WN ビームの他には，準単色中性子ビームを用いて タ側を実験室に，マイコンボード側を実験室外に置地上でのソフトエラー率を測定する手法も提案され き，LAN ケーブルを制御線として利用する．電源のており [22]，日本では東北大学などが準単色ビーム ON/OFF はマイコンボード上のプッシュスイッチをを提供している．
用いて行う．LAN ケーブルはさらに，実験室内外を4.2結ぶインターフォンの通信路としても利用している．

WN ビームによる半導体の放射線耐性の評価方法

我々は LSI テスターと延長ケーブルを用いて評価しているが，海外でも同様の方法で測定を行っていRCNP では，400MeV の陽子ビームをタングステンターゲットに照射し，30 度方向に飛び出してくる る [23] ほか，FPGA を使って LSI を制御する方法も中性子を直径 10cm 程度にコリメートして西実験室 取られている．いずれも，測定系を中性子ビーム射へ導くことにより，WN ビームを供給している．中 出口の直後には置けないため，延長ケーブルを用い性子は透過率が高く，遮蔽するため，実験室は 3m 以 て測定を実施している．
SRAM や FF などのメモリ素子のソフトエラー率上のコンクリートで覆われている．測定には，DUTを測定する場合，下記の手順を繰り返す．初期化や(測定対象デバイス) に効率よく中性子を当てる必要があるが，同時にその測定系の中性子による誤動作 読み出し中にも中性子は DUT に照射されているたを防がなければならない．我々は，可搬型の LSI テス めソフトエラーは発生するが，通常 5 分としているターを実験室に持ち込んで測定を実施している．図 7， 放置時間に比べると無視できるほど小さい．
8 に実験のセットアップと実験の様子を示す．LSI テ
1. メモリ内容を初期化する．
スターは ASIC およびソフトエラーに脆弱な SRAM，2. 一定時間放置する．クロックを与えるダイナミッ
SRAM 型 FPGA が多数搭載されており，ビーム射出クテストと与えないスタティックテストの 2 種

4

図 9: 発生したエラーを閉じ込めるための構造．
RADTEST=1 でシフトレジスタからループ状に接続が変わる．
要し，SRAM などの揮発性メモリを用いる場合には電源を常に供給しておく必要がある．しかし，WNビームを用いる方法と比べて，地上で実際に起きるSER の観測が可能でありその精度は高い．
一方，コストのかかる実測ではなくシミュレーションにより SER を求めようという研究も盛んに行われている．シミュレーションにはデバイスシミュレーション (TCAD) や回路シミュレーション (SPICE) を用いる．TCAD にデバイス構造を与え，荷電粒子を突入させることによって発生する電荷がトランジスタに及ぼす影響を評価することができる．SPICE では，発生する電子正孔対による電流を電流源に置き換えて評価する方法 [25] が一般的である．我々は，放射線挙動を模擬できる PHITS[26] と，TCAD を組み合わせた SER 評価プラットフォームを構築し，正確かつ高速に SER を評価することが可能であることを示した [27]．

図 7: 中性子照射実験のセットアップ

5まとめ

図 8: 中性子照射実験の様子

本稿では，加速器を用いて生成した中性子の半導体利用の一例として，シングルイベント効果 (SEE)類がある．の測定をまとめた．SEE の一種である SEU は中性
3. メモリ内容を読み出す．
子起因の電流パルスにより，メモリの値が書き換わる現象である．地上での中性子数は少なく，SEE はFF の SER の評価には，すべての FF を数珠つなぎめったに発生しないため，加速器により生成した中にする回路シフトレジスタ構造で行っている．ダイ性子束により SEE の発生量を著しく高めた状態で測
ナミックテストの場合はクロックを与え続けるため，定をすることが望ましい．加速器を用いれば地上でFF の反転値がクロックによりチップの外に消えてし得られる中性子の 4×108 倍のスピードで実験が可能
まう．これを防ぐために，図 9 に示すループ構造をであり，10 年で起こる現象を 1 秒に短縮可能である．
用いている．初期化及び読み出し時にはシフトレジ
微細化に伴い 1 チップに搭載されるトランジスタスタ構造とし，放置時には一定数の FF をループ状の数は既に 10 億個を超えている．LSI の用途は，日に接続し，反転値をループ内に閉じ込める．
常の電子機器のみならず，社会インフラや自動車に
この測定手法により，3 節で紹介した BCDMR FFも大きく広がり，信頼性の低下は社会生活や人命をが従来の BISER FF と比べて高いクロック周波数でも脅かす．我々は今後も中性子ビームによる SEE 現も高いエラー耐性を示すことを実証した [16]．
象の実測評価により，一時故障に強靭な信頼性の高い集積回路の実現を目指す．
4.3 他の SER 評価手法
謝辞 中性子ビームの利用に関して，大阪大学 RCNP
地上での中性子による SEE を測定する方法として， に感謝する．測定に用いた LSI は，大規模集積シスフィールド試験も用いられている．これは，多数の テム設計教育研究センターを通じ，シノプシス，日本ケイデンス，メンターグラフィックス，ルネサス
DUT を並べ，宇宙から降り注ぐ中性子により測定を エレクトロニクス，ST マイクロエレクトロニクス行う方法である．海抜の低い地上ではエラー率が低 の協力で試作されたものである．本稿の執筆にあた
いため，ハワイのマウナケア山で測定をした例 [24] り，貴重なご意見を頂いた本学熊代教授，RCNP 福田教授，サムスン電子上村氏，ソシオネクスト松山も報告されている．フィールド試験には長い時間を 氏，HIREC 伊部氏に感謝する．

5

errors on the C-element,” in VLSI Circuit Symp.,
June 2010, pp. 123–124.
[16] C. Hamanaka, R. Yamamoto, J. Furuta, K. Kubota, K. Kobayashi, and H. Onodera, “Variationtolerance of a 65-nm error-hardened dual-modularredundancy ﬂip-ﬂop measured by shift-registerbased monitor structures,” IEICE Trans. on Fundamentals of Electronics, Communications andComputer Sciences, vol. E94-A, no. 12, pp. 2669–2675, Dec. 2011.
[17] R. Yamamoto, C. Hamanaka, J. Furuta,
K. Kobayashi, and H. Onodera, “An areaeﬃcient 65 nm radiation-hard dual-modular
ﬂip-ﬂop to avoid multiple cell upsets,” IEEE
Trans. Nucl. Sci., vol. 58, no. 6, pp. 3053 – 3059,
Dec. 2011.
[18] C. Takahashi, S. Shibahara, K. Fukuoka, J. Matsushima, Y. Kitaji, Y. Shimazaki, H. Hara,and T. Irita, “A 16nm FinFET heterogeneous
nona-core SoC complying with ISO26262 ASIL-B:
Achieving 107 random hardware failures per hourreliability,” in ISSCC, Jan 2016, pp. 80–81.
[19] M. Miyamura, S. Nakaya, M. Tada, T. Sakamoto,
K. Okamoto, N. Banno, S. Ishida, K. Ito, H. Hada,
N. Sakimura, T. Sugibayashi, and M. Motomura,“Programmable cell array using rewritable solidelectrolyte switch integrated in 90nm CMOS,” inISSCC, Feb 2011, pp. 228–229.
[20] T. Uemura, Y. Tosaka, H. Matsuyama, K. Shono,C. Uchibori, K. Takahisa, M. Fukuda, andK. Hatanaka, “SEILA: Soft error immune latch formitigating multi-node-SEU and local-clock-SET,”in Proc. Int. Rel. Phys. Symp., May 2010, pp. 218–223.
[21] H. Asai, K. Sugimoto, I. Nashiyama, Y. Iide,K. Shiba, M. Matsuda, and Y. Miyazaki, “Terrestrial neutron-induced single-event burnout in SiC
power diodes,” IEEE Trans. Nucl. Sci., vol. 59,
no. 4, pp. 880–885, Aug 2012.
[22] N. Kanekawa, E. H. Ibe, T. Suga, and Y. Uematsu,
Dependability in Electronic Systems: Mitigationof Hardware Failures, Soft Errors, and ElectroMagnetic Disturbances. Springer Science & Business Media, 2010.
[23] “https://www.cts-advantest.com/ja/stories/marvelser-evaluation.”[24] Y. Tosaka, R. Takasu, T. Uemura, H. Ehara,
H. Matsuyama, S. Satoh, A. Kawai, andM. Hayashi, “Simultaneous measurement of soft
error rate of 90 nm CMOS SRAM and cosmic ray
neutron spectra at the summit of mauna kea,” inProc. Int. Rel. Phys. Symp., May 2008, pp. 727–728.
[25] L.F.Kastensmidt, L.Carro, and R.Reis, FaultTolerance Techniques for SRAM-Based FPGAs.
Springer, 2006.
[26] “http://phits.jaea.go.jp/index.html.”[27] K. Zhang, S. Umehara, J. Yamaguchi, J. Furuta,
and K. Kobayashi, “Analysis of soft error rates
in 65- and 28-nm fd-soi processes depending on
BOX region thickness and body bias by montecarlo based simulations,” IEEE Trans. Nucl. Sci.,
vol. 63, no. 4, pp. 2002–2009, Aug. 2016.

参考文献[1] ComputerWorld, p. 12, Dec. 3, 2001.
[2] “In-ﬂight upset, 154 km west of learmonth, WA, 7October 2008, VH-QPA Airbus A330-303,” ATSB
Transp. Safety Report - Aviation Occurrence Investig., no. AO-2008-070, pp. 1–313, Dec. 2011.
[3] K. Shimbo, T. Toba, K. Nishii, E. Ibe,
Y. Taniguchi, and Y. Yahagi, “Quantiﬁcation &mitigation techniques of soft-error rates in routersvalidated in accelerated neutron irradiation test
and ﬁeld test,” SELSE, 2011.
[4] J. Warnock and et.al., “22nm next-generation IBM
system z microprocessor,” in ISSCC, Feb 2015, pp.
1–3.
[5] R. Kan, T. Tanaka, G. Sugizaki, R. Nishiyama,
S. Sakabayashi, Y. Koyanagi, R. Iwatsuki,
K. Hayasaka, T. Uemura, G. Ito, Y. Ozeki,
H. Adachi, K. Furuya, and T. Motokurumada,“A 10th generation 16-core sparc64 processor formission-critical unix server,” in ISSCC, 2013, pp.
60–61.
[6] 小林一, 臼木秀樹, 白石謙, 土屋博男, 元吉真, 義家敏正, 石崎敏孝, 櫻井良憲, 永井泰樹, and 高久圭二, “宇宙線中性子による SRAM のソフトエラー-微細化に伴う MOSFET 共通の問題-,” Technical report ofIEICE. ICD, vol. 103, no. 2, pp. 57–62, 2003.
[7] 長田健一, 北井直樹, 蒲原史朗, and 河原尊之, “電荷収集と寄生バイポーラ効果を考慮した SRAM の中性子ソフトエラー解析,” Technical report of IEICE.
ICD, vol. 105, no. 2, pp. 31–36, 2005.
[8] “知っておきたいソフト・エラーの実態 - 歴史と評価方法，対策まで,” 日経エレクトロニクス, no. 903, pp.
145–155, 2005.
[9] P. Hazucha, C. Svensson, and S. Wender, “CosmicRay Soft Error Rate Characterization of a Standard 0.6-μ mCMOS Process,” IEEE Journal of
Solid-State Circuits, vol. 35, no. 10, pp. 1422–1429,
2000.
[10] P. Shivakumar, M. Kistler, S. Keckler, D. Burger,and L. Alvisi, “Modeling the eﬀect of technology trends on the soft error rate of combinational
logic,” in Prof. of ICDSN, 2002, pp. 389–398.
[11] P. Hazucha and C. Svensson, “Impact of CMOS
technology scaling on the atmospheric neutron softerror rate,” IEEE Trans. Nucl. Sci., vol. 47, no. 6,
pp. 2586–2594, 2000.
[12] M. Hifumi, E. Sonezaki, J. Furuta, andK. Kobayashi, “Radiation hardness evaluations ofﬀs on 28nm and 65nm thin BOX fd-soi processes
by heavy-ion irradiation,” in RASEDA, Nov. 2015,pp. 93–96.
[13] J. Furuta, J. Yamaguchi, and K. Kobayashi,“A radiation-hardened non-redundant ﬂip-ﬂop,
stacked leveling critical charge ﬂip-ﬂop in a 65 nm
thin BOX fd-soi process,” IEEE Trans. Nucl. Sci.,
vol. 63, no. 4, pp. 2080–2086, Aug. 2016.
[14] A. Makihara, T. Yamaguchi, Y. Tsuchiya,T. Arimitsu, H. Asai, Y. Iide, H. Shindou,
S. Kuboyama, and S. Matsuda, “See in a 0.15 mu;mfully depleted cmos/soi commercial process,” IEEE
Trans. Nucl. Sci., vol. 51, no. 6, pp. 3621–3625,
2004.
[15] J. Furuta, C. Hamanaka, K. Kobayashi, and H. Onodera, “A 65nm bistable cross-coupled dual modular redundancy ﬂip-ﬂop capable of protecting soft6