製品紹介

新型 IC カードリーダーのハードウエア開発
前田孝 *1

Maeda Takashi

松下一子 *2

Matsushita Kazuko

当社が製作・販売している現行の入退室管理システムに使用する IC カードリーダーについて、小型化のきょうニーズがあり、筐体の小型化に対応した新型 IC カードリーダー基板を開発した。
基板の小型化を実現するために、回路の削減、基板上の部品レイアウトの見直し、部品の小型化を実施した。
また、要求される環境条件の見直しを行い、規格に捉われず実際に使用する環境を想定した試験を実施した。特に静電気を受けることによる誤作動の対策と基板の電源プレーンで発生する共振現象の対策に注力して開発した。
新型 IC カードリーダーの小型化を実現するための技術的課題と IC カードリーダー基板の評価方法について紹介する。
キーワード：入退出管理システム、IC カードリーダー、基板開発、小型化用のデータも登録できるため、IC カードリーダー

1. はじめにをスタンドアロン版として運用可能である。

IC カードリーダーは、入退出管理システムにおまた、LAN のネットワークに接続することによいて、IC カード（FeliCa）の認証情報を非接触でり最大 10 台の IC カードリーダーに認証データを読み取り、電気錠の施錠・解錠を行う中心的な機配信でき、管理 PC から入退出ログがダウンロー器である。

ド可能な入退出管理システムへ拡張することがでタッチパネル付きの液晶ディスプレイ（以下、きる。

LCD と記す）を用いたユーザーインタフェースをスタンドアロン版からシステム版へシステムを拡張した時のシステム構成を図 1 に示す。

有しており、ネットワーク接続するための LAN通信機能も有している。

入退出管理システムの概要については、IIC の一般的には、電気錠の施錠・解錠用に電気錠制ホームページを見ていただきたい。

御盤を別に用意するが、IIC で製作する IC カード

本編は、現行の IC カードリーダーに用いる基リーダーは、単独で電気錠の施錠・解錠を行う機板の小型化を実現するための技術的課題と IC カー能をもち、IC カードリーダー内に IC カード認証ドリーダー基板の評価方法について紹介する。

*1：制御システム事業部*2：制御システム事業部

エンジニアリング部
エンジニアリング部

課長—

IIC_Review_52.indb

91

91

—

IIC REVIEW/2014/10. No.52

2014/09/11

15:13:06

図1

システム構成2. 新型 IC カードリーダー基板の開発
2.1 小型化の技術的課題
入退出管理システムのユーザーには装置小型化の要望があり、現行の IC カードリーダーの 3 個用スイッチボックス（JIS C 8435

合成樹脂製ボッ（1）クスおよび、ボックスカバー） で取り付け可能な大きさから、2 個用スイッチボックスで取り付け可能な大きさを目標とした。IC カードリーダーの大きさ比較を表 1 に、図 2 に比較した写真を示す。
表1

図2

IC カードリーダーの大きさ比較

IC カードリーダーの大きさ比較写真

で代替 LCD とのインタフェースを可能にする。
（4）ログの保存を目的とした SD カードの対応を追加する。
（5）プリント基板を高密度化することによる信号品質の劣化を抑える。

小型化を実現するための技術的課題は次の 6 つ（6）耐環境性の能力は、維持する。

である。
（1）基板の面積を削減する。

この課題に取り組み、IC カードリーダー基板を、（2）電気錠等の外部と接続するコネクタは変更

面積比で約 15％削減した。
IC カードリーダー基板の大きさ比較を表 2 に、しない。

図 3 に比較した写真を示す。

（3）現行使用している LCD が廃品種となったの—

IIC_Review_52.indb

92

92

—

2014/09/11

15:13:13

表2

基板の大きさ比較

2.2.2 基板構成の検討
2.2.1 項の削減のみでは要求されたダウンサイジングは達成できず、基板構成の見直しを実施した。
目標とする筐体の大きさを CAD 化し、有効な基板構成を求めた結果、基板 1 枚から、2 枚の基板を積み重ねる構成とすることにより筐体収納時の面積を削減した。
2 枚構成にするにあたっては、2.2.3 項に示す回路の見直しを実施した。
また、透明の筐体を製作し実際に小型化した基板を収納して基板の取り付け、ハーネスの引き回しが計画通りできていることを確認した。
現行の IC カードリーダー基板の写真を図 4 に、小型化した基板の写真を図 5 に示す。

図3

基板の大きさ比較写真

2.2 小型化基板の開発
基板の小型化について、次のアプローチで開発を進めた。
2.2.1 削減可能な機能の洗い出し納入した装置の使用実績から、使用頻度が少ない機能（使用していない機能）を洗い出した結果、2 つの機能を削減できることがわかった。

図4

現行の基板写真

図5

小型化の基板写真

・ パッシブセンサーは、2 つ接続できる構成から 1 つ減らす。
注1

・ 電源の入力は、2 つ（LAN の PoEと、DC24V電源コネクタ）を切り替えていたが、LAN のPoE からの供給が 100％なので、DC24V 電源コネクタと電源切替スイッチは削除する。
注1

Power over Ethernet（PoE）とは、イーサネットの配線を通じて電力を供給する技術のこと。

—

IIC_Review_52.indb9393—

IIC REVIEW/2014/10. No.52

2014/09/11

15:13:27

2.2.4 部品の小型化

また、透明筐体を使用し、収納状態を確認した
時の写真を図 6 に示す。

基板上の部品について、小型化または他の部品に置き換えができるか検討した。
・ CPU の電源バイパス用コンデンサを、1005（1.0 × 0.5mm） サ イズ か ら 0603 サ イズ（0.6 ×0.3mm）に変更することにより面積比で 36％削減した。
大きさの比較を図 7 に示す。

図6

透明筐体での収納確認写真

2.2.3 回路の見直し
基板の構成を 1 枚から 2 枚に変更したことにより、各基板の機能割振り検討および、回路機能の見直しを実施した。
図7

検討の結果、CPU を中心とした演算機能を有す小型化したコンデンサ

る CPU 基板と、各 IO とのインタフェース回路および、電源回路を有する IF 基板とに機能を割り・ 抵抗は、信号のプルアップ・プルダウン用抵振った。

抗は単体の物から集合抵抗へ変更することにCPU 基板と IF 基板間の信号については、インより実装スペースの効率化を実現した。

タフェースする信号の本数を削減するために、通・ 電気錠用の電源出力は、設置現場での接続間信、音声、表示灯（LED）を除く制御信号・モニ違による短絡対応で電流制限素子（ポリスタ 信 号 に つ い て は、I2C（Inter-Integrated Circuit）イッチ）を使用している。

バスで信号の通信を行い、IF 基板でシリアル－パ溶断するヒューズを使用すると実装面積の削ラレル変換する回路とした。

減が期待できるが、設置現場でのヒューズ交回路規模が大きい電源部は、入力電源の 24V か換が難しいので現状から変更せずに電流制限

ら周辺用機器用の +12V、+5V および、基板内の素子（ポリスイッチ）を使用する。

IF 電源の +3.3V を IF 基板上で生成し、CPU の内部・ 外部接続コネクタを廃止して、電線をピグコア用 +1.25V および、DDR-SDRAM インタフェー

テールとすると、実装面積が削減できるが、ス用 +2.5V を CPU 基板で生成する構成とした。

設置時の作業性が悪いため、外部接続コネクタは現状と同じコネクタとした。
・ IC 類は、機能が同じで小型に置き換えが可能な物に見直した。
—

IIC_Review_52.indb

9494

—

2014/09/11

15:13:37

2.2.5 部品配置

・ コネクタ等の人が触る部品は、アクセス性を基板構成の見直しで割り出した基板形状・大き考慮する。
IF 基板と CPU 基板の部品配置検討を図 8、図 9

さに主要な回路部品を無理なく実装するために主に次の 3 つの条件を念頭に部品の配置を検討した。に示す。
また、基板を組み立てた時の配置検討を図 10・ 信号がスムーズに配線できる。
・ 発熱する部品の周囲はあける。

図 10に示す。

図8IF 基板の配置検討

図9CPU 基板の配置検討

基板を組み合わせた時の配置検討—

IIC_Review_52.indb

9595

—

IIC REVIEW/2014/10. No.52

2014/09/11

15:13:42

2.2.6 代替 LCD への対応

2.2.7 追加機能の対応

現行カードリーダーに使用していた LCD のメー

基板の小型化とともに次の 2 つの機能を追加しカは他社と事業統合し、生産品目も限定されたたた。

めカードリーダーに必要な LCD が入手できなく（1）SD カード対応なり、代替品を探す必要が生じた。

ログの保存用に SD カードの追加が必要となり、代替品調査の過程で、現行カードリーダーに使通常の SD では実装面積が大きいので MicroSD を用していた LCD の製造を下請けしていた台湾の採用した。

メーカがカードリーダーに適した小型 LCD を販売

現行の CPU には、SD を制御する機能がないのしていることがわかり、メーカの製品を調査したとで CPU を変更する必要がある。

ころ、IC カードリーダーで使用している LCD と同

CPU の変更は、同一シリーズから採用する CPU

じ大きさの LCD が見つかったので、候補 4 つをトを選択することにより回路およびソフト変更を最レードオフし代替の LCD（TX09D30VM1CCA）を小限にとどめた。

選定した。
（表 3 参照）（2）温度センサーの追加

代替 LCD は、現行と電気的インタフェースにIC カードリーダーを防滴化する構想があり、密違いがあるが、大幅な回路変更を実施せずに代替閉構造の中に基板を収納するため、筐体内の温度対応することができた。

上昇を監視する目的で温度センサーを追加することとした。
CPU と SPI（Serial Peripheral Interface）バスで接続する温度センサーを選定したことから最小の部品構成が実現できた。
図 11 に追加した MicroSD と温度センサーの位置を示す。
表3

代替 LCD のトレードオフ—

IIC_Review_52.indb

9696

—

2014/09/11

15:13:46

図 11追加機能

図 12

トポロジー

2.2.8 回路シミュレーション
小型化すると部品の実装面積が高密度化することになり、信号品質が劣化する可能性があり、3つのシミュレーションを実施した。
（1）伝送路プリシミュレーション
パターン設計の開始時点に動作速度の速い
CPU⇔DDR SDRAM 間のクロック、アドレスデー
タおよび制御信号を対象に 3 つの項目について確認した。
① 信号品質② 基準クロックと信号線の遅延③ クロストーク

図 13

伝送波形（シングルエンド表示）

図 14

伝送波形（アイパターン表示）

シミュレーションは、対象とする信号の分岐点、パターン長のトポロジー（図 12 に示す）を作成し、接続している IC の入出力仕様等の条件を元にメンター製 HyperLynx 8.2.1（LineSim）を使用することにより作成したトポロジーの妥当性を評価した。信号品質のシミュレーション結果である伝送波形を、図 13、図 14 に示す。

—

IIC_Review_52.indb

97

97

—

IIC REVIEW/2014/10. No.52

2014/09/11

15:13:57

この結果をまとめ、パターン設計の指針として電源プレーン上でのノイズ伝播状態を電磁妨害抑使用した。

制設計支援ツール DEMITASNX を使用して解析しまた、ダンピング抵抗および、終端抵抗の定数た。の違いによる信号波形の変化を確認することによ共振の発生個所に共振を抑制するためのコンデり定数の最適値を決定した。

ンサまたは、スナバ回路を挿入することにより対（2）電源プレーン共振シミュレーション策を実施した。

EMI（Electro-Magnetic Interference： 電 磁 妨 害 ）図 15 と図 16 は、対策部品のコンデンサ 1 個との評価として、電源 -GND プレーン間の共振の発スナバ回路 3 個の追加で共振レベルを 10dB 以上生をシミュレーションした。

抑止した例である。

解析対象の電源ネットに対して励振点（= 仮想ノイズ印加点）を設け、このノイズ印加点からの

図 15+3.3V 励振点：U100（対策前）—

IIC_Review_52.indb

98

図 1698+3.3V 励振点：U100（対策後）—2014/09/11

15:14:03

（3）EMI チェック及び測定技術－第 2 節：静電気放電イミュニ

パターン設計時に、電磁妨害抑制設計支援ツー

ティ試験

ル DEMITASNX を用いて EMI チェックを行うこ

評価は樹脂筐体に基板を収納するため、気中放とにより EMI の原因となる以下の 2 項目を確認し、電の厳しさレベル 3（評価レベル C）の性能を確

NG 数は、“0”（ゼロ）であった。

認した。

EMI ルールチェック結果の抜粋を、表 4 に示す。

また、LCD を除く基板単体としては厳しさレベ

・ 信号線が、GND と電源層間をまたいでいな

ル 4 の性能を確認した。
厳しさレベルと評価レベルの抜粋を表 5 と表 6

いか。（GV またぎ）
・ 信号線のリターン電流パスが、層内で分断さにまとめる。

れていないか。（リターンパス）

また、試験時の写真を図 17 と図 18 に示す。

表4表5JIS C EC61000-4-2 厳しさレベル（抜粋）表6JIS C EC61000-4-2 評価レベル（抜粋）EMI ルールチェック結果（抜粋）2.3 カードリーダー基板の評価試験
2.3.1 静電気放電イミュニティ試験
イミュニティ試験とは、装置の電磁妨害に対する耐性を評価するための試験である。
冬の湿度の低い時期に IC カードをかざした時の静電気で誤動作しないことを評価するために、次の規格に則って試験を実施した。
（2）① IEC 61000-4-2 静電気放電イミュニティ試験（3）② JIS C 61000-4-2 電磁両立性－第 4 部：試験—

IIC_Review_52.indb

9999

—

IIC REVIEW/2014/10. No.52

2014/09/11

15:14:07

となり、周囲温度に対して約 20℃上昇していた。
温度試験時の写真を図 19 と図 20 に示す、温度の実測データの抜粋を図 21 に示す。

図 17

静電気放電イミュニティ試験（1/2）

図 19

図 18

静電気放電イミュニティ試験（2/2）

図 20温度試験

温度計測用熱電対

2.3.2 温度試験
高温、低温環境で動作することおよび、高温、低温環境で保管した状態から常温に戻して動作することを、次の規格を参考に実施した。
・JIS C 60068（4）

環境試験方法高温動作試験；+45℃で実施
低温動作試験；-5℃で実施
高温放置試験；+70℃で実施
低温放置試験；-20℃で実施
また、試験時に温度上昇が考えられる部品につ
図 21

いて、温度変化を観測した結果、CPU が最も高温—

IIC_Review_52.indb

100100

温度実測データ（抜粋）—2014/09/11

15:14:28

2.3.3 電磁波イミュニティ試験① 無線 LAN 近傍の動作② アマチュア無線近傍の動作

電磁波イミュニティ試験には規格があるが、スマートフォンを持っている状態で IC カード認証③ CB 無線近傍の動作を行う等の使用時の電磁波環境を想定して試験を④ スマートフォン近傍の動作実施した。

図 22 と図 23 に試験時の写真を示す。

電磁波を発生する 4 つの機器の近傍で IC カー

3. まとめドリーダーが正常に動作した。

小型化ニーズに対して、要求を満足できる基板を開発することができた。
また、パターン設計時にシミュレーションを実施したことにより高密度の部品実装に対する静電気他の電磁適合性が保たれることを評価試験で確認できた。今後の基板開発を行う時には、パターン設計時のシミュレーションの利用を進める。
部品の小型化として 0603（0.6 × 0.3mm）サイズのコンデンサを新たに採用し、基板の小型化を実図 22現したので、さらに他の部品の小型化も、基板開電磁波イミュニティ試験（無線 LAN）発時に採用を検討して行く。
参考文献（1） JIS C 8435、合成樹脂ボックスおよびボック
スカバー（2） IEC 61000-4-2、静電気放電イミュニティ試験（3） JIS C 61000-4-2、電磁両立性－第 4 部：試験及び測定技術－第 2 節：静電気放電イミュニティ試験（4） JIS C 60068、環境試験方法

図 23

電磁波イミュニティ試験（スマートフォン）

制御システム事業部
エンジニアリング部課長

前田

制御システム事業部
エンジニアリング部

松下 一子

孝

TEL. 042-523-8313
FAX. 042-523-8321

TEL. 042-523-8313
FAX. 042-523-8321—

IIC_Review_52.indb

101

101

—

IIC REVIEW/2014/10. No.52

2014/09/11

15:14:43