STM32G0 - DMAMUX
ダイレクト・メモリ・アクセス・マルチプレクサ
レビジョン 1.0

STM32G0 DMA リクエスト・マルチプレクサ（DMAMUX）のプレゼンテーションへようこそ。ここでは、このモジュールの主な機能について説明します。

1

概要• DMAリクエスト･ルータ（DMAMUX）は以下を管理：• DMAリクエスト･カウンタとDMA用イベント・ジェネレータを使用したリクエスト連鎖

アプリケーション側の利点...

DMA チャネルへ...

• 同期入力のイベントとの同期を転送するリクエスト

Sync

...

• DMAリクエストラインのペリフェラルへの割当て

リクエスト発生回路

ペリフェラルからのリクエスト

トリガ入力

DMAMUX

...

2

•
•
•
•

DMAリクエスト･マッピングの選択における高い柔軟性
外部および内部のDMAリクエスト管理
リクエスト同期
リクエスト連鎖機能

AHB スレーブ I/F
2

割込みリクエストDMAMUX リクエスト・マルチプレクサにより、STM32G0 のペリフェラルとその DMA コントローラの間で DMA リクエストラインをルーティングすることができます。ルーティング機能は、プログラム可能なマルチチャネル DMA リクエストライン・マルチプレクサにより確保されます。各チャネルは、DMAMUX 同期入力のイベントで無条件に、または同期的に一意の DMA リクエストラインを選択します。DMAMUX は、入力トリガ信号のプログラム可能なイベントからの DMA リクエスト・ジェネレータとしても使用できます。
リクエスト連鎖機能は、別のチャネルを有効にするためにリク
エスト・ジェネレータの入力として使用される特定の出力チャネルで生成されたイベントに基づいています。
DMAMUX は、2 つの割込みリクエスト出力をサポートします。
DMAMUX レジスタには、AHB スレーブ・インタフェースを介してアクセスします。

2

DMAMUXの機能

3• DMAMUXはDMAリクエスト・マルチプレクサ／ルータである• DMAMUXは、任意のペリフェラル・リクエストからの7つのDMA（ハードウェア）リクエストのいずれかに対するプログラム可能なルーティングを提供する• さらに、4つのリクエスト・ジェネレータ・チャネルがある• ソフトウェアは、トリガ入力時に、DMAMUX自体によって生成されるDMAリクエストを設定できる• 以下がプログラム可能：• トリガ選択：EXTI0..15、LPTIM1/2OUT、TIM14_OC、または生成された4つのDMAMUXイベントのいずれか• トリガ･イベント：立ち上がりエッジ、立ち下がりエッジ、または両方のエッジ• トリガ･イベント時に生成されたDMAリクエストの数• （DMAのペースでの）生成されたDMAリクエストの数が次のトリガ･イベントの前に完了していない場合にソフトウェアにアラートを出すために、トリガ･オーバーラン･フラグと割込みがある

DMAMUX は、ペリフェラル・リクエストを 7 つの使用可能なDMA チャネルにマッピングするために使用されます。このマッピングはプログラム可能です。
さらに DMAMUX は、トリガを DMA リクエストに変換する 4チャネルのリクエスト・ジェネレータを内蔵しています。
次のトリガがサポートされています：16 の外部割込み、低消費電力タイマ 1 および 2 のタイムアウト、タイマ 14 の出力比較、および DMAMUX 自体によって生成される 4 つのイベント。
DMAMUX イベントにより、ユーザはソフトウェアの介入なしにDMA 転送を連鎖させることができます。
各リクエスト・ジェネレータは、以下を選択するためのプログラ
ム可能なレジスタを備えています：• トリガ入力、• トリガのアクティブエッジ、• 生成された DMA リクエストの数。
前のトリガが原因で生成された DMA リクエストの数が完了していないときに、新しいトリガが検出されると、オーバーラン割込みリクエストがアサートされます。
3

STM32G0 DMAおよびDMAMUXインスタンス

DMAMUXの機能

DMAMUX

ペリフェラル・リクエストの数

57

リクエスト・ジェネレータ・チャネルの数

4

トリガ入力の数23

同期入力の数23

出力DMAリクエストの数

7

DMAの機能
チャネル数

4

DMA
7

STM32G0 でインスタンス化された DMAMUX には、次の機能があります：• 7 つの DMA チャネルにマッピングされた 57 のペリフェラ
ル・リクエスト、• 4 つのリクエスト・ジェネレータ・チャネル、• 23 のトリガ入力、• 23 の同期入力。

4

DMAMUXブロック図

57

チャネル x
チャネルx xチャネル

61

STM32G0 の7 つのチャネル

DMA_CHx_Req

4

Sync

DMA_CHx_Evt

チャネル 0

DMA コントローラへ

ペリフェラル・リクエス
トDMAリクエストライン・マルチプレクサ

DMA リクエスト・ジェネレータDMA リクエス
トあり
トリガ入力

5

チャネル 123

チャネル 3

4

dmamux_evt0:3
23

同期入力

DMAMUX には、リクエストライン・マルチプレクサとリクエストライン・ジェネレータの 2 つの主なサブブロックがあります。
DMAMUX リクエスト・マルチプレクサにより、STM32G0 のペリフェラルと DMA コントローラの間で DMA リクエストラインをルーティングすることができます。
ルーティング機能は、プログラム可能なマルチチャネル DMA
リクエストライン・マルチプレクサにより確保されます。
各チャネルは、DMAMUX 同期入力のイベントで無条件に、または同期的に一意の DMA リクエストラインを選択します。
DMAMUX は、入力トリガ信号のプログラム可能なイベントからの DMA リクエスト・ジェネレータとしても使用できます。
DMA リクエストライン・マルチプレクサは、DMA コントローラへのリクエストと、同期入力およびトリガ入力として使用できるイベントの両方を生成します。
DMA リクエスト・ジェネレータ・チャネル（0～3）と DMA リクエ
ストライン・マルチプレクサ・チャネル（1～7）を混同しないでください。
5

DMAMUX動作モード（1/2）

6

無条件動作モード• 無条件動作モードの場合、1つの入力DMAリクエストのマルチプレ
クサ・チャネルの出力への接続は、以下を介して選択される：• チャネル制御レジスタ（DMAMUX_CxCR）のDMAREQ_IDフィールドのプログラムされたリクエストID番号• ペリフェラル・リクエスト・ラインごとに、IDが割り当てられる• DMAREQ_ID = 0x00は、選択されたDMAリクエスト･ラインがないことに対応する

チャネル xDMAMUX_CxCR[DMAREQ_ID]

DMA
ctlr

Cnt

• DMAMUXチャネルを設定した後、そのルーティング先のDMAコントローラ･チャネルを設定できる• 異なる2つのDMAMUXチャネルが同じDMAリクエスト･ソースを選択するように設定することはできない

無条件動作モードでは、DMAMUX リクエスト・マルチプレクサにより、ペリフェラルと DMA チャネルの間で DMA リクエストラインをルーティングすることができます。
マルチプレクサが設定されている場合、DMA リクエスト／確認応答制御信号の実際のルーティングが確保されます。
マルチプレクサ・チャネルの出力へのペリフェラル・リクエストの接続は、チャネル制御レジスタ（DMAMUX_CxCR）の DMAREQ_ID フィールドのプログラムされたリクエスト ID を介して選択されます

ペリフェラル・リクエスト・ラインごとに、ID が割り当てられます。
DMAREQ_ID = 0x00 は、選択された DMA リクエストラインがないことに対応します。

DMAMUX チャネルを設定した後、そのルーティング先の DMA コントローラチャネルを設定できます。

異なる 2 つの DMAMUX チャネルが同じ DMA リクエストソースを選択するように設定することはできません。
DMAMUX イベント出力は、DMA リクエストカウンタが値 0 に達したときに生成されます。その動作については、次のスライドで説明します。
6DMAMUX動作モード（2/2）

7

同期動作モード• 同期動作モードの場合、入力DMAリクエストのマルチプレクサ・チャネルの出力への接続は、以下によって条件付けされる：• 制御レジスタのSYNC_IDフィールドを介して選択された同期入力イベント• 同期イベントは、選択した入力の立ち上がりエッジ、立ち下がりエッジ、または両方のチャネル x
DMAMUX_CxCR[DMAREQ_ID]

DMA
ctlr

エッジになる。

• 内蔵DMA リクエスト･カウンタ

Sync

Cnt

• 処理された各DMAリクエストは、同期イベントの後に、DMAリクエスト･カウンタをデクリメントする。アンダーランの際：• DMAリクエスト･カウンタには、制御レジスタのNBREQフィールドの値が自動的にロードされる

DMAMUX_CxCR[SYNC_ID]• DMAリクエストラインは、マルチプレクサ・チャネルの出力から切断される

各 DMA リクエストライン・マルチプレクサは、対応するマルチプレクサ・チャネル制御レジスタ（DMAMUX_CxCR）の同期有効化（SE）ビットをセットすることにより、個別に同期動作モードに設定できます。
DMA リクエストルータには、複数の同期入力があります。同期入力は、すべてのマルチプレクサ・チャネルに並列に接続されます。
マルチプレクサ・チャネルが同期動作モードの場合、選択された入力
DMA リクエストラインのマルチプレクサ・チャネルの出力への効果的な接続は、選択された同期入力および内蔵 DMA リクエストカウンタのイベントにより条件付けられます。
同期イベントが発生すると、選択された DMA リクエストラインがマルチプレクサ・チャネルの出力に接続されます。この点以降、選択された
DMA リクエストライン上の処理済みの各 DMA リクエスト（1 から 0 への遷移）によって、DMA リクエストカウンタはデクリメントされます。
アンダーランの際、DMA リクエストカウンタには制御レジスタのNBREQ フィールドの値が自動的にロードされ、DMA リクエストラインはマルチプレクサ・チャネルの出力から切断されます。このため、同期イベントに続いてマルチプレクサ・チャネルの出力に転送される DMA リクエ
ストの数は、NBREQ フィールドの値に 1 を加えた値になります。

7

DMAMUX同期モード

8

DMA リクエスト保留中選択された DMA
リクエストライン

出力 DMA リク
エストライン
同期イベント：出力に接続された入力ライン

同期信号入力カウンタ・アンダーラン：出力から切断された入力ライン

DMA リクエスト
カウンタ

432

10

4

DMA イベント
出力イベント生成：同期イベントとして使用可能

DMAMUX チャネルが同期モードに設定されている場合、その動作は以下のようになります。
リクエスト・マルチプレクサ入力（ペリフェラルからの DMA リクエスト）はアクティブにすることができますが、同期信号が受信されるまで、DMAMUX リクエスト・マルチプレクサ出力に転送されません。
同期イベントを受信すると、リクエスト・マルチプレクサはその入力と出力を接続し、すべてのペリフェラル・リクエストが転送されます。
DMA リクエストが転送されるたびに、リクエスト・マルチプレクサ・カウンタ（ユーザがプログラムした値）がデクリメントされます。カウンタがゼロに達すると、DMA コントローラとペリフェラルの間の接続は切断され、新しい同期イベントを待ちます。
カウンタがアンダーランするたびに、リクエスト・マルチプレクサ・ラインがオプションのイベントを生成して、2 番目の DMAMUX ラインと同期させることができます。同じイベントを、CPU の介入なくシステムをSTOP モードに戻す一部の低消費電力シナリオで使用することができます。
同期モードは、たとえば、データ転送をタイマに自動同期させたり、ペリフェラル・イベントで転送をトリガするために使用することができます。
8同期モードに関する考慮事項

9• 同期イベント（エッジ）は、エッジ後の状態が2 HCLKクロック周期よりも長く安定している場合に検出される。
• DMAMUXチャネル制御レジスタ（DMAMUX_CxCR）に書き込んだ後、同期イベントは3 HCLKサイクルの間、マスクされる

同期イベント（エッジ）は、エッジ後の状態が 2 AHB クロック周期よりも長く安定している場合に検出されます。
この遅延により、同期イベントでのグリッチが考慮されなくなります。
DMAMUX_CxCR 制御レジスタに書き込んだ後、同期イベントは 3 HCLK サイクルの間、マスクされます。
この遅延により、制御レジスタの更新中に発生する可能性のある同期イベントがマスクされ、準安定状態となります。
同期イベントのオーバーラン状態は、リクエスト・マルチプレク
サ・カウンタがゼロ以外のときに新しい同期イベントを受信すると発生します。

9

DMAMUX動作モード

10

DMAリクエストライン・マルチプレクサ・イベント生成モード• 各DMAリクエストライン・マルチプレクサ・チャネルは、イベント生成動作モードで個別に設定できる。

DMA_CH3_Evt
DMA_CH2_Evt
DMA_CH1_Evt• DMAMUXチャネル制御レジスタの個別のイネーブル･ビット（EGE ビット）チャネル 0Sync• DMAMUXチャネルは、DMAリクエスト･カウンタに対応するNBREQフィールドの値が自動的に再ロードされると、イベント（パルス）を生成する。
• DMAMUXチャネルのイベント出力は、別のチャネルの同期イベントまたはトリガとして使用できる

Cnt

DMA_CH0_Evt

DMA リクエスト・ジェネ
レータへ同期入力へ• これにより、異なるDMA チャネルでのリクエスト連鎖が可能になる

マルチプレクサ・チャネルが有効である場合、DMA リクエストカウンタに対応する NBREQ フィールドの値が自動的に再ロードされると、イベント（パルス）を生成します。
イベント・ジェネレータは、対応するマルチプレクサ・チャネルの制御レジスタの EGE ビットをセットすることで有効になります。
イベントの生成をサポートするのは、チャネル 0～3 の 4 つのチャネルのみです。

10

DMAMUXイベント生成モード

11

選択されたDMA
リクエストライン
出力 DMA リク
エストライン
リクエストカウンタ自動再ロード

DMA リクエストカウンタ

32

1032

1032

10

DMA イベント
出力
イベント生成：同期イベントとして使用可能

転送のたびにリクエストカウンタがデクリメントされる

DMAMUX チャネルがイベント生成モードの場合、その DMAリクエストカウンタが自動的に再ロードされると、イベント（パルス）が生成されます。リクエストカウンタは、DMA リクエストの実行に伴ってデクリメントされます。
DMAMUX チャネルのイベント出力は、同期イベントまたは別のチャネルのトリガとして使用できます。

11

DMAMUX動作モード

12

DMAリクエスト・ジェネレータ動作モード• リクエスト・ジェネレータ･チャネルを有効にすると、トリガ･イベントに続いてDMAリクエストを生成できる• 各ジェネレータ･チャネルには、個別の設定レジスタがある：• SIG_IDフィールドは、ジェネレータのリクエスト･トリガ入力に対応する。

DMA リクエス
トあり
トリガ入力• DMAジェネレータ・チャネルの出力は、DMAリクエスト･ライン･マルチプレクサの入力に送られる• GNBREQフィールドは、トリガ･イベントの後に生成するDMAリクエストの数から1を引いた数に対応する。

ペリフェラル・イベントとマージされ、7 つの DMA リクエストライ
ン・マルチプレクサに送信される
DMAMUX_RGxCR[SIG_ID]

チャネル 0 Cnt
チャネル 1 Cnt

23
チャネル 3 Cnt

イベント• GPOLフィールドは、トリガ入力のアクティブエッジに対応する。トリガイ･ベントは、トリガ入力の立ち上がりエッジ、立ち下がりエッジ、または両方のエッジになる

DMA リクエスト・ジェネレータでは、その出力時に、DMA リク
エストトリガ入力のトリガイベントに続いて、DMA リクエストを生成します。
DMA リクエスト・ジェネレータには複数の 4 つのチャネルがあります。DMA リクエストトリガ入力は、4 つのチャネルに並列に接続されます。
DMA ジェネレータ・チャネルの出力は、DMA リクエストライン・マルチプレクサの入力に送られます。
各 DMA リクエスト・ジェネレータ・チャネル（このセクションでは以降「ジェネレータ・チャネル」と呼びます）には、イネーブルビットがあります。
ジェネレータ・チャネル x の DMA リクエストトリガ入力は、対応するジェネレータ・チャネルの制御レジスタの SIG_ID フィールドを介して選択されます。
DMA リクエストトリガ入力のトリガイベントは立ち上がりエッジと立ち下がりエッジのいずれかです。アクティブエッジは、対応するジェネレータ・チャネルの制御レジスタの POL フィールドを介して選択されます。
12

DMAリクエスト・ジェネレータ・モード

13

DMA コントローラによって確認応答されたリクエスト（シングル転送終了）

リクエスト・ジェネ
レータ出力

DMA リクエストライン出力

リクエスト・ジェネ
レータ・カウンタ

32

10

32

10

3

DMA トリガ入力

アクティブトリガ・イベント・エッジ（この例では立上りエッジ）

GNBREQ 値（この例では 3）で自動再ロード
される DMA リクエスト・ジェネレータ
新しいトリガを待つこのスライドは、DMA リクエスト・ジェネレータを使用して、単一の DMA トリガ入力エッジ検出から一連の DMA リクエストを生成する方法を示しています。
トリガイベント時、対応するジェネレータ・チャネルでは出力時に DMA リクエストの生成を開始します。処理された各 DMA リ
クエストは（リクエスト信号がデアサートされた場合）、DMAMUX リクエスト・ジェネレータに対して内部的に内蔵DMA リクエストカウンタをデクリメントします。アンダーランの際、DMA リクエストカウンタには対応する DMAMUX_RGxCR レ
ジスタの GNBREQ フィールドの値が自動的にロードされ、リクエスト・ジェネレータ・チャネルは DMA リクエストの生成を停止します。
このため、トリガイベント後に生成される DMA リクエストの数は、GNBREQ フィールドの値に 1 を加えた値になります。

13

DMAリクエスト・ジェネレータ・チャネル

14• トリガ･イベント時、対応するジェネレータ・チャネルでは出力時にDMAリクエストの生成を開始する• 処理された各DMAリクエストは、トリガ･イベントの後に、DMAリクエスト･カウンタをデクリメントする• アンダーランの際：• DMAリクエスト・ジェネレータ・カウンタには、ジェネレータ制御レジスタのGNBREQフィールドの値がロードされる• そしてジェネレータ・チャネルはDMAリクエストの生成を停止する

トリガイベント時、対応するジェネレータ・チャネルでは出力時に DMA リクエストの生成を開始します。処理済みの各 DMAリクエスト（1 から 0 への遷移）によって、内蔵 DMA リクエストカウンタはデクリメントされます。
アンダーランの際、DMA リクエストカウンタには対応するジェネレータ・チャネルの制御レジスタの GNBREQ フィールドの値が自動的にロードされ、ジェネレータ・チャネルは DMA リク
エストの生成を停止します。
このため、トリガイベント後に生成される DMA リクエストの数は、GNBREQ フィールドの値に 1 を加えた値になります。

14

DMAリクエスト・ジェネレータに関する考慮事項

15• トリガ･イベント（エッジ）は、エッジ後の状態が2 HCLKクロック周期よりも長く安定している場合に検出される。
• DMAMUXリクエスト・ジェネレータ制御レジスタ（DMAMUX_RGxCR）に書き込んだ後、トリガ･イベントは3 HCLKサイクルの間、マスクされるトリガイベント（エッジ）は、エッジ後の状態が 2 AHB クロック周期よりも長く安定している場合に検出されます。
この遅延により、トリガ入力でのグリッチが考慮されなくなります。
DMAMUX_RGxCR 制御レジスタに書き込んだ後、トリガイベントは 3 HCLK サイクルの間、マスクされます。
この遅延により、制御レジスタの更新中に発生する可能性のあるトリガイベントがマスクされ、準安定状態となります。

15

オーバーランおよび割込み

16• 次の場合に割込みを生成することができる• 各DMAリクエスト･ライン･マルチプレクサ･チャネルの同期イベント･オーバーラン• NBREQフィールド値よりもDMAリクエスト･カウンタの値が低い間、新しい同期イベントが発生すると生じる• ステータス･レジスタの同期オーバーラン･フラグSOFxがセットされる• 同期オーバーラン割込みイネーブル･ビットSOIEがセットされている場合、割込みが生成される• 各DMAリクエスト･ジェネレータ･チャネルのトリガ･イベント･オーバーラン• GNBREQフィールド値よりもDMAリクエスト･カウンタの値が低い間、新しいDMAリクエストのトリガ･イベントが発生すると生じる• ステータス･レジスタのトリガ･イベント･オーバーラン･フラグOFxがセットされる• DMAリクエスト･トリガ･イベントのオーバーラン割込みイネーブル･ビットOIEがセットされている場合、割込みが生成される

NBREQ フィールド値よりも DMA リクエストカウンタの値が低い間、新しい同期イベントが発生すると、ステータスレジスタ DMAMUX_CSR の同期イベント・オーバーランフラグ SOFx がセットされます。
このフラグは、DMAMUX_CFR レジスタの関連するクリアビット
CSOFx をセットすることでクリアされます。
対応するマルチプレクサ・チャネルの設定レジスタの同期オーバーラン
割込みイネーブルビット SOIE がセットされている場合、同期オーバーランフラグがセットされると、割込みが生成されます。
GNBREQ フィールド値よりも DMA リクエストカウンタの値が低い間、新しい DMA リクエストトリガ・イベントが発生すると、ステータスレジスタ
DMAMUX_RGSR のトリガイベント・オーバーランフラグ OFx がセットされます。
オーバーランフラグ OFx は、DMAMUX_RGCFR レジスタの関連するクリアビット COFx をセットすることでクリアされます。
対応するジェネレータ・チャネルの制御レジスタの DMA リクエストトリガ・イベントのオーバーラン割込みイネーブルビット OIE がセットされている場合、DMA リクエストトリガ・オーバーランフラグがセットされると、割込みが生成されます。

16DMAMUXマルチプレクサ入力
RQ ID

リソース

RQ ID

1

dmamux_req_gen0

22

TIM1_CH343

TIM15_UP2dmamux_req_gen1

23

TIM1_CH444

TIM16_CH1

3

dmamux_req_gen2

24

TIM1_TRIG_COM

45

TIM16_TRIG_COM

4dmamux_req_gen3

25

TIM1_UP46

TIM16_UP

5

ADC

26

TIM2_CH147

TIM17_CH1

6

AES_IN27

TIM2_CH248

TIM17_TRIG_COM

7

AES_OUT28

TIM2_CH349

TIM17_UP

8

DAC_Channel129

TIM2_CH450

USART1_RX

リソース

RQ ID

17リソース

9

DAC_Channel230

TIM2_TRIG

51

USART1_TX

10

I2C1_RX31

TIM2_UP52

USART2_RX

11

I2C1_TX

32

TIM3_CH153

USART2_TX

12

I2C2_RX33

TIM3_CH254

USART3_RX

13

I2C2_TX

34

TIM3_CH355

USART3_TX

14

LPUART_RX

35

TIM3_CH456

USART4_RX

15

LPUART_TX

36

TIM3_TRIG

57

USART4_TX

16

SPI1_RX37

TIM3_UP

58

UCPD1_RX

17

SPI1_TX

38

TIM6_UP

59

UCPD1_TX

18

SPI2_RX39

TIM7_UP60

UCPD2_RX

19

SPI2_TX40

TIM15_CH1

61

UCPD2_TX

20

TIM1_CH141

TIM15_CH2

21

TIM1_CH242

TIM15_TRIG_COM

この表は、DMAMUX ユニットのリクエスト入力のリストを示しています。1 から 4 までの番号が付けられたリクエストは、4 つのリクエスト・ジェネレータ・チャネルの出力であるため、実際のリクエスト入力の数は 57 + 4 であることに注意してください。

17

トリガ入力と同期入力
RQ ID

リソース

RQ ID

18

リソース

0

EXTI ライン 0

12

EXTI ライン 121

EXTI ライン 1

13

EXTI ライン 13

2

EXTI ライン 214

EXTI ライン 143

EXTI ライン 3

15

EXTI ライン 154

EXTI ライン 416

dmamux_evt05

EXTI ライン 5

17

dmamux_evt16

EXTI ライン 618dmamux_evt27

EXTI ライン 7

19

dmamux_evt38

EXTI ライン 8

20

LPTIM1_OUT

9

EXTI ライン 9

21

LPTIM2_OUT

10

EXTI ライン 10

22

TIM14_OC

11

EXTI ライン 11

トリガ入力と同期入力は同じであり、STM32G0 でインスタンス化された DMAMUX で同じ ID を持っています。

18

割込み
割込みイベント

19

説明

SOFx

DMA リクエスト･ライン･マルチプレクサのチャネルxで同期イベント･オーバーランが検出されたときにセットされる

OFx

DMAリクエスト･ジェネレータのチャネルxでトリガ･イベント･オーバーランが検出されたときにセットされる

次の場合に割込みを生成することができます：• 各 DMA リクエストライン・マルチプレクサ・チャネルの同期
イベントオーバーラン• 各 DMA リクエスト・ジェネレータ・チャネルのトリガイベント・オーバーラン
両方のケースで、チャネルごとの個別の割込みイネーブルビットを使用できます。

19

関連ペリフェラル

20• 詳細については、次のペリフェラルにリンクされているこれらのトレーニングを参照：• STM32G0 DMAコントローラ（DMA）

詳細については、次のペリフェラルにリンクされているこれらのトレーニングを参照してください：STM32G0 DMA コントローラ（DMA）

20