STM32U5低電力タイマ（LPTIM）

STM32U5 低電力タイマのプレゼンテーションへようこそ。これらの超低電力タイマの主な機能について説明します。

1

概要• LPTIM は 16 ビットのタイマ• 多様なクロックソースにより、LPTIM は STM32U5 マイクロコントローラのほとんどの低消費電力モードで動作します

機能の概要•非同期実行機能•超低電力消費•STOP モードの自律モードで完全に機能します•

PWM & 入力キャプチャモード•

低消費電力モードからのウェイクアップのタイムアウト機能

2

STM32U5 マイクロコントローラに内蔵された低電力タイマペリフェ
ラルは、低消費電力モードでも動作可能な 16 ビットタイマです。
これは、柔軟性の高いクロック供給方式により可能になります。
低電力タイマペリフェラルは、基本的な汎用タイマ機能を備えています。
非同期カウントモードに設定された低電力タイマの主な機能は、アクティブな内部クロックソースが存在しない場合でも実行する能力です。

2

主な機能
• 多くの選択可能なクロックソースによる柔軟性の高いクロック供給方式:• 設定可能な内部クロックソース（RCC についてのプレゼンテーションを参照）• LPTIM の「LPTIM_IN1」入力での外部クロックソース（オンチップオシレータが動作していない場合でも機能し、パルスカウンタアプリケーションで使用されます）• 最大 8 個の外部トリガ• 設定可能なアクティブエッジ：立ち上がりエッジ、立ち下がりエッジ、および両方のエッジ• 誤ったトリガを回避するデジタルグリッチフィルタ付き• 2 つの動作モード：連続とワンショット• 設定可能なチャネル• 各チャネルは、入力キャプチャまたは PWM 出力として個別に設定可能• 設定可能なアクティブエッジとデジタルグリッチフィルタを備えた入力キャプチャ• 入力キャプチャと更新イベントの DMA リクエスト• 自律モードでは LPDMA を使用して STOP モードで LPTIM の全機能が利用できます
3

低電力タイマの主な特徴は、ほぼすべてのクロックソースがオフになっている低消費電力モードでも、動作を継続できることです。低電力タイマには非常に柔軟性の高いクロック供給方式が装備されています。LSE、LSI、 HSI16、MSIK、または APB クロックのオンチップクロックソースからクロック供給できます。または、低電力タイマの LPTIM_IN1入力で外部クロックソースからクロック供給することもできます。
後者の機能は、「パルスカウンタ」アプリケーションを構築するために使用され、 ガスメータなどの計測アプリケーションのための主要機能です。
この低電力タイマは、極性の設定が可能な最大 8 つの外部トリガソースを備えています。
外部トリガ入力には、ノイズの多い動作環境で発生する可能性のある障害のあるトリガをキャンセルするデジタルフィルタが装備されています。
低電力タイマは、連続モードまたはワンショットモードで動作するように設定できます。
ワンショットモードはパルス波形の生成に使用され、連続モードは PWM 波形の生成に使用されます。
入力キャプチャおよび PWM 機能は、LP タイマの 2 つのチャネルで使用できます。
LP タイマでは、入力キャプチャイベントまたは更新イベントが発生するたびに、DMA 転送をリクエストできます。
自律モードでは、LP タイマは、DMA でデータを転送するために、必要なときにカーネルクロックとバスクロックを一時的にリクエストできます。

3ブロック図LPTIM32 ビット APB バス

カーネルクロックドメイン

APB クロックドメイン

lptim_in2_mux1
lptim_in2_mux2
lptim_in2_mux3

アップ/ダウン
エンコーダ

エッジ検出回路

グリッチフィルタ

lptim_pclk

LPTIMレジスタ
インタフェース

同期

LPTIM_IN2 ピン

IRQ
インタフェース

16 ビット ARR

CLKMUX
lptim_ker_ck
lptim_wakeup
LPTIM_CH1
lptim_ic1_mux1
lptim_ic1_mux2
lptim_ic1_mux3
LPTIM_CH2
lptim_ic2_mux1
lptim_ic2_mux2
lptim_ic2_mux3

カウント
モード

10

LPTIM_RCR
LPTIM_ETR ピン

繰り返し
カウンタ

10

1

LPTIM_IN1 ピン

lptim_ext_trgx

CNTSTRT/SNGSTRT

Mux トリガlptim_it

グリッチ
フィルタ

エッジ検出回路

グリッチ
フィルタ

lptim_in1_mux1
lptim_in1_mux2
lptim_in1_mux3

16 ビットカウンタ

プリスケーラ

LPTI1

IC1

IC1PS

OC1REF

OC1
lptim_ch1

LPTI2

IC2
グリッチフィル
タ & エッジ検
出回路

キャプチャ/比較 1
レジスタ

プリス
ケーラ

グリッチフィル
タ & エッジ検
出回路

IC2PS
プリス
ケーラ

出力制御
OC2REF

キャプチャ/比較 2
レジスタ

LPTIM_CH1
OC2

出力
制御

lptim_ch2
LPTIM_CH2

lptim_ic1_dma
lptim_ic2_dma
lptim_ue_dma

4

低電力タイマは、2 つのクロックドメインに分割されたペリフェラルです。
図の左側に示した APB クロックドメインにはペリフェラルの APB インタフェースが含まれ、カーネルクロックドメインには低電力タイマペリフェラルのコア機能が含まれます。
図の右側に示したカーネルクロックドメインには、内部クロックソースから、またはタイマのLPTIM_IN1 入力を介して外部クロックソースからクロック供給できます。
低電力タイマペリフェラルには、2 のべき乗プリスケーラを介して供給される 16 ビットカウンタが内蔵されています。
低電力タイマペリフェラルは、16 ビット自動再ロードレジスタと 16 ビット比較レジスタを備えており、それぞれ、タイマの LPTIM_OUT 出力での PWM 波形信号出力の周期とデューティサイクルを設定するために使用されます。 PWM チャネル番号に応じて、LPTIM_CH1または LPTIM_CH2 出力のいずれかとなります。
低電力タイマは、カウンタのロールオーバーを調整できる繰り返しカウンタを備えています。
最後に、低電力タイマはエンコーダモード機能を備えています。この機能を使用すると、ペリフェラルの lptim_in1_mux および lptim_in2_mux 入力を使用して方向を選択し、インクリメント直交エンコーダセンサとインタフェース接続することができます。これらの入力信号は、この図の右上に示されています。
すべてのタイマ入力はグリッチフィルタリング回路に対応しています。

4

最大 3 つの設定可能な波形PWM 波形、ワンパルス波形、およびセットワンス波形
WAVEPOL=0
LPTIM_ARR
LPTIM_CCRx

PWM
ワンパルス
セットワンス

5

出力波形を制御するため、LPTIM_CCRx および LPTIM_ARR レジスタを、
LPTIM_CFGR レジスタのビットフィールド WAVE と、LPTIM_CR レジスタのシングルスタートと併せて使用します。
出力波形は標準的な PWM 信号で、周期とデューティサイクルはそれぞれ
LPTIM_ARR レジスタと LPTIM_CCRx レジスタで制御されます。
または、前回の出力状態が設定済みの波形で定義された、単一パルスです。
前回の出力状態が波形の最初の状態と同じである場合、ワンパルスモードが設定されます。
そうでない場合は、セットワンスモードが設定されます。
低電力タイマの出力極性は、LPTIM_CFGR レジスタの WAVPOL ビットフィー
ルドで制御されます。
極性ビットをセットすることによって、出力のデフォルト状態はハイレベルとなり、図に示されている波形に対して 1 の補数が適用されます。

5

PWM モードPWM モード• 各チャネルは、以下の機能を利用して PWM 出力に設定することができます• LPTIM_CCRx レジスタでの定義に基づく設定可能なデューティサイクル
• LPTIM_ARR レジスタで定義される設定可能な周期（全チャネル共通）• プログラム可能な出力極性• カウンタオーバーフローおよび繰り返しカウンタアンダーフローについては、更新イベント（割込みまたは DMA）が発行されます• PWM 周期またはデューティサイクルは、更新イベントのたびに CPU または DMA によって定期的に変更できます• 更新割込み発行頻度は繰り返しカウンタで調整できます6

PWM（PWM）モードでは、LPTIM_ARR レジスタの値によって決められた周波数と、LPTIM_CCRx レジスタの値によって決められたデューティサイクルを元に信号が生成されます。
LPTIM では、エッジアラインモードで PWM を生成できます。
PWM 周期またはデューティサイクルの動的変更は、CPU またはDMA アクセスによって実行できます。
割込みリクエストを生成するためには、カウンタオーバーフロー、繰り返しカウンタアンダーフローの PWM イベントを使用します。
8 ビット繰り返しカウンタは、カウンタがオーバーフローするたびにデクリメントし、ゼロに達すると割込みをトリガします。これは割込みレートの調整に便利です。

6

入力キャプチャ
入力キャプチャモード• 各チャネルは、次の機能を持つ入力キャプチャとして個別に設定できます• プログラム可能なエッジ感度（立ち上がり/立ち下がり/両方）

LPTI1
チャネル 1 IO パッド• デジタルフィルタ（デバウンス、ノイズ除去用）

IC1
グリッチフィ
ルタ & エッジ検出回路

内部信号• イベントプリスケーラ（1、2、4、8 イベントごとに 1 キャプチャ）• キャプチャイベントが発生すると、カウンタ値がキャプチャレジスタに転送され、割込みまたは DMA リクエストがトリガされます

16 ビットカウンタ

チャネル 1
IC1PS

キャプチャ/比較 2
レジスタ

プリス
ケーラ

チャネル 2LPTI2チャネル 2 IO パッド
内部信号

IC2
グリッチフィ
ルタ & エッジ検出回路

IC2PS
プリス
ケーラ

キャプチャ/比較 2レジスタ• キャプチャした値は、CPU または DMA で転送できます• キャプチャレジスタが読み出されることなく上書きされた場合、オーバーキャプチャフラグがセットされます7

このスライドでは、入力キャプチャ機能について説明します。
各チャネルは、さまざまな信号調整オプションを備えた入力キャプチャとして個別に設定できます。
エッジ感度のプログラムが可能で、立ち上がりエッジ、立ち下がりエッジ、またはその両方に設定できます。
イベントプリスケーラは、プリスケーラでのプログラムに従って、2、4、または8 イベントごとに 1 つのイベントをキャプチャします。
ノイズやバウンスによる疑似遷移を除去するには、プログラム可能なデジタルフィルタを使用します。
キャプチャトリガが発行されると、タイマのカウンタ値がキャプチャレジスタに転送され、割込みまたは DMA リクエストを発行できます。
前のキャプチャが読み出される前に新しいキャプチャが発生した場合、キャプチャレジスタは上書きされ、必要に応じてソフトウェアでこの状態が管理できるように、オーバーキャプチャフラグがセットされます。

7

自律モードと DMA
RUN モードでの CPU オーバーヘッドを低減し、CPU が STOP からウェイクアップする必要性を低減します• CPU（RUN モード）の負荷を軽減するため、または STOP モードでのウェイクアップを回避するために、DMA でLPTIM 自律モードを使用することができます• 自律モードでは、APB クロックが停止する STOP モードでも LPTIM は完全に機能します• 自律 PWM• LPTIM は、更新イベントのたびに（RUN または STOP モード）出力波形のパルス幅やデューティサイクルを、CPU の介入なしに自律的に変更するように設定できます• STOP モードでの更新イベントのたびに、ペリフェラルから APB クロックがリクエストされ、DMA リクエストが生成されます• LPTIM_ARR レジスタが 書き込まれると、UE フラグがハードウェアによって自動的にクリアされます• 自律入力キャプチャ• 各キャプチャイベント時に、キャプチャされた値を CPU または DMA によって読み出すことができます• STOP モードでは、カウンタ値がキャプチャされて LPTIM_CCRx レジスタで使用可能になるたびに、ペリフェラルによってAPB クロックがリクエストされ、DMA リクエストが生成されます• キャプチャされた値が読み出されると、CCxIF フラグがハードウェアによって自動的にクリアされます
8

LP タイマ 1 ～ 3 は自律的であり、STOP モードで動作させるには、必要に応じてカーネルクロックとバス（APB または AHB）をリクエストし、DMA（ペリフェラルおよび電源モードに応じて GPDMA またはLPDMA）によってデータを転送します。
APB クロックは、SRAM との間でデータの転送が必要になるたびに、ペリフェラルによってリクエストされます。
APB クロックがペリフェラルに受信されると、LPTIM の設定に応じて、割込みまたは DMA リクエストが生成されます。
CPU の負荷を軽減するか（RUN モードで）、STOP モード時のウェイクアップを避けるため、LPTIMDMA リクエストを使用して、入力キャプチャモードではキャプチャした値を転送し、PWM モードではLPTIM レジスタを更新します。
STOP モードの場合、LPTIM カウンタは、外部入力トリガの 1 つのアクティブエッジが検出された後に自動的に開始できます。
LP タイマが自律モードの状態で PWM モードがアクティブになっている場合、LPTIM を設定して、CPUの介入なしで、更新イベントのたびに出力波形のパルス幅やデューティサイクルを自律的に変更できます。更新イベント（UE）フラグは、DMA 書込みによって自動再ロードレジスタに書き込まれると、自動的にクリアされます。
LP タイマが自律モードの状態で入力キャプチャがアクティブになっている場合、カウンタ値がキャプチャされて LPTIM_CCRx レジスタで使用可能になるたびに、ペリフェラルによって APB クロックがリクエストされ、DMA リクエストが生成されます。
キャプチャされた値は SRAM に転送されます。CCxIF フラグは、キャプチャされた値が APB（CPU やDMA などのバスマスタ）によって読み出されると、ハードウェアによって自動的にクリアされます。
まとめると、STOP 状態に再び入るために CPU 介入は必要ありません。STOP 状態ではカーネルクロックと APB クロックの両方がゲートオフされます。

8タイマカウンタのリセット
タイマカウンタのリセット• タイマカウンタをリセットすると、LPTIM_CNT レジスタの内容がクリアされます• 次の 2 つのカウンタリセットメカニズムが実装されています。
• 同期カウンタリセットメカニズム• LPTIM_CR レジスタの COUNTRST ビットが「1」にセットされると、LPTIM_CNT レジスタの内容がリセットされます• このリセットは、3 カーネルクロックサイクルの同期遅延後にのみ発生します（lptim_ker_ck カーネルクロック信号は APB クロックと異なる場合があります）• 非同期カウンタリセットメカニズム• LPTIM_CR レジスタの RSTARE ビットが「1」にセットされると、LPTIM_CNT レジスタへの読出しアクセスに
よって LPTIM_CNT レジスタの内容が非同期にリセットされます

9

低電力タイマには、 LPTIM_CNT レジスタの内容を「0」にリセットするためのカウンタリセット機能が装備されています。
カウンタリセットメカニズムには、同期カウンタリセットメカニズムと非同期カウンタリセットメカニズムの 2 種類があります。
同期カウンタリセットを実行するには、 COUNTRST ビットをセットします。同期という特性を持つこのリセットは、3 LPTIM カーネルク
ロックサイクルの同期遅延後にのみ実行されます。
RSTARE ビットをセットすると、次の LPTIM_CNT レジスタへの APB
読出しアクセス時に非同期カウンタリセットが実行されます。

9エンコーダモード
エンコーダモード• 汎用タイマのエンコーダモードと同じ動作モード• LPTIM が連続モードで実行されている場合にのみ使用できます

チャネル A

Input 1チャネル B

Input 2LPTIM

10この低電力タイマは、ペリフェラルの Input1 および Input2 を使用してインクリメント直交エンコーダセンサとのインタフェース接続ができるエンコーダモード機能を備えています。
このモードでは、ロータリー素子の角度位置の検出に使用される直交エンコーダからの信号を処理できます。
エンコーダインタフェースモードは、方向選択を含む外部クロックとして動作します。そのため、カウンタでは 0 から LPTIM_ARR レジスタにプログラムされた自動再ロード値までの間で連続してカウントされます。
Input1 と Input2 の 2 つの外部入力信号から、LPTIM カウンタのクロックのためのクロック信号が生成されます。この 2 つの信号の間の位相によって、カウント方向が決まります。
両方の入力は、グリッチフィルタ回路を備えています。
エンコーダ機能は汎用タイマに組み込まれている機能と似ています。
エンコーダモード機能を使用するには、低電力タイマが連続モードで実行されている必要があります。
重要なのは、エンコーダモード機能を低電力タイマ 1 および 2 だけに組み込むことです。

10

割込みと DMA
イベント

割込みDMA

説明

キャプチャ

あり

はい比較あり不可

自動再ロード一致あり

不可

自動再ロード一致がトリガされたときに発生します

外部トリガあり不可

外部トリガが検出されたときに発生します

ARR、CCRx、RCR レジスタの書込み OKあり

不可

ARROK、CMPxOK、または REPOK フラグは、それぞれ LPTIM_ARR、LPTIM_CCRx、または LPTIM_RCR レジスタへの書込みアクションが完了すると立てられます

方向の変更

あり

不可

エンコーダモードで使用：アップフラグはアップカウントの方向変更をハイライトし、ダウンフラグはダウンカウントの方向変更をハイライトします

更新イベントあり

はい繰り返しカウンタのアンダーフロー（または 0）、および LPTIM カウンタのオーバーフローが発生したときに、立ちます

比較一致またはキャプチャがトリガされたときに生成されます

11

次の表に、割込みと DMA リクエストソースを示します。
•
カウンタレジスタ LPTIM_CNT の内容が比較レジスタ LPTIM_CCRx の内容と一致するか、それより大きくなると、「キャプチャ」割込みまたは DMA リクエストが生成されます。
•
カウンタレジスタ LPTIM_CNT の内容が比較レジスタ LPTIM_CCRx の内容と一致するか、それより大きくなると、「比較一致」割込みまたは DMA リクエストが生成されます。
•
カウンタレジスタの内容が自動再ロードレジスタの内容と一致すると、「自動再ロード一致」割込みが発生します。
•
有効な外部トリガが検出されると、「外部トリガイベント」割込みが発生します。
•「自動再ロードレジスタ書込み OK」割込み、 「比較レジスタ書込み OK」割込み、および「繰り返しレジスタ書込み OK」割込みは、それぞれ LPTIM_ARR レジスタ、LPTIM_CCRx レジスタ、または LPTIM_RCR レジスタの内容が、2 つの異なるクロックドメインに含まれるペリフェラルの APB インタフェースロジックからペリフェラルのコアロジックに完全に転送されたときに発生します。これらの 3 つの割込みは、ペリフェラルコアクロックが APB インタフェースクロックよりもはるかに低速である場合に、ステータスでのポーリングまたはこれらのステータスレジスタへの書込みのオーバーヘッドを軽減するのに有益です。
•「アップおよびダウン方向変更」割込みは、エンコーダモード機能が有効で、カウント方向がアップからダウンまたはその逆方向に変更されたときに発生します。低電力タイマのカウンタのカウント方向には、直交センサの回転方向が反映されます。
•「更新イベント」割込みまたは DMA リクエストは、繰り返しカウンタがアンダーフローし、LPTIM カウンタがオーバーフローしたときに生成されます。

低消費電力モード
モード

説明SLEEPアクティブ• ペリフェラル割込みが発生すると、デバイスの SLEEP モードが終了します

低電力 SLEEPアクティブ• ペリフェラル割込みが発生すると、デバイスの低電力 SLEEP モードが終了します

STOP

STOP モードで使用可能なオシレータから LPTIM のクロックが供給されている場合、LPTIM が機能し、割り込みによりデバイスの STOP モードは終了します。
• インスタンスが自律モードに対応している場合、DMA リクエストは機能します

STOP 3、STANDBY

パワーダウン• ペリフェラルは、STANBY モード終了後に再初期化する必要があります

SHUTDOWN

パワーダウン• ペリフェラルは、SHUTDOWN モード終了後に初期化する必要があります

12

低電力タイマペリフェラルは、SLEEP および STOP 電力モードでアクティブです。
次のスライドでは、STOP 2 モードで引き続き機能する LP タイマを示します。
低電力タイマにより、マイクロコントローラは SLEEP モードまたはSTOP モードからウェイクアップします。

STM32U5 インスタンスの機能
LPTIM の機能

LPTIM1LPTIM2

LPTIM3

LPTIM4

エンコーダモードサポートされますサポートされます--

PWM モード

サポートされます

サポートされます

サポートされます

サポートされます

入力キャプチャ

サポートされます

サポートされます

サポートされます

-

チャネル数

222-

DMA リクエスト数

333-

STOP 0 および STOP 1 モード空のウェイクアップ

サポートされます

サポートされます

サポートされます

サポートされます

STOP 2 モードからのウェイクアップ

サポートされます-

サポートされます

サポートされます

自律モード

サポートされます

サポートされます

サポートされます13

STM32U5 デバイスには 4 つの LPTIM ペリフェラルが内蔵されており、LP タイマ 1、3、4 の3 つは APB3 に接続され、LP タイマ 2 は APB1 に接続されます。
RCC でのクロック供給方式も、LP タイマ 1、3、および 4 では LP タイマ 2 とは異なります。
エンコーダモードに対応しているのは、LPTIM1 および LPTIM2 インスタンスのみです。
LPTIM 1、2、および 3 は 2 つのチャネルを実装し、各チャネルは入力キャプチャまたは PWM モードに設定できるため、これらのタイマは自律モードでの動作が可能です。
LP タイマ 1、2、および 3 は、3 つの DMA リクエスト信号も実装します。2 つは入力キャプチャに関連し、1 つは更新イベントに関連するものです。
STOP 0 および STOP 1 モードからのウェイクアップはすべての LPTIM インスタンスでサポートされますが、STOP 2 からのウェイクアップは LPTIM2 ではサポートされません。

参照• 詳細と追加情報については、以下を参照してください。
• アプリケーションノート AN4865：STM32 MCU での低電力タイマ（LPTIM）の実用的なユースケース• 自律 DMA と低消費電力モード

14

詳細については、当社 Web サイトから入手可能な以下のドキュメ
ントを参照してください。

14

© STMicroelectronics - All rights reserved.
ST logo is a trademark or a registered trademark of STMicroelectronics International NV or its affiliates in the EU and/or other countries.
For additional information about ST trademarks, please refer to www.st.com/trademarks.
All other product or service names are the property of their respective owners.

このプレゼンテーション以外に、次のプレゼンテーションを参照できます。
-リセットおよびクロックコントローラ（RCC）-電源管理（PWR）

15