STM32U5
DMA：DMA 転送のハードウェア
ビューとソフトウェアビュー
Rev 1.0

こんにちは。このプレゼンテーションでは、DMA 転送のハードウェ
アビューとソフトウェアビューについて説明します。

1

DMA リクエスト転送• DMA 転送を開始するリクエスト：• DMA モードで設定されたペリフェラルからのハードウェアリクエスト（ペリフェラルデータレジスタとメモリとの間の転送の場合）• メモリから制御レジスタを更新するための、ペリフェラルからのハードウェアリクエスト• メモリに制御レジスタを読み出すための、ペリフェラルからのハードウェアリクエスト• メモリマップド（メモリマップされた）アドレスから別のメモリマップドアドレスにデータ転送するための、通常は CPU からのソフトウェアリクエスト

2

DMA 転送を開始するには、リクエストが必要です。
このリクエストは、ハードウェアイベントによって発生することがあります。
- データの転送準備ができたことを示すペリフェラルから- 制御レジスタの更新が必要であることを示すペリフェラルから- ステータスレジスタの読出しが必要であることを示すペリフェラル
から
ソフトウェアリクエストによって DMA 転送を開始することもできます。
これは通常、メモリマップドアドレス範囲から別のメモリマップドアド
レス範囲にデータを転送するために、CPU が DMA コントローラの制御レジスタに書き込むことによって発生します。

2

DMA リクエストアービトレーション（調停）• DMA アービトレーションとバンド幅の保証条件：• 優先順位が同じリクエスト間で、最大帯域幅が同じであること• 時間的制約のあるリクエストに対して予約された帯域幅があること（最高優先順位 3 の場合など）• 優先順位が低い異なるリクエスト間の残りの加重バンド幅（それぞれ最低優先順位 0 V.S. 優先順位 1
V.S. 優先順位 2）• さまざまな重みは、プログラムされたチャネルの優先順位からの単調な結果
DMA_CxCR[PRIO]=0 で割り当てられた任意のチャ
ネル x からのリクエスト

キュー 0 RRADMA_CxCR[PRIO]=1 で割り当てられた任意のチャ
ネル x からのリクエスト

キュー 1 RRADMA アービトレーション

RRA

低優先
FPA
高優先

DMA_CxCR[PRIO]=2 で割り当てられた任意のチャ
ネル x からのリクエスト

DMA_CxCR[PRIO]=3 で割り当てられた任意のチャ
ネル x からのリクエスト許可されたリクエスト

キュー 2 RRA

キュー 3 RRA

RRA= ラウンドロビン方式アービトレーション
FPA：固定優先順位アービトレーション

3

DMA コントローラはプログラム可能なアービトレーションロジックを実装しています。これにより、ユーザは次のルールに従って、チャネルバンド幅と遅延要件を調整できます。
リクエストの優先順位は、0 から 3 の間でプログラム可能です。
同じ優先順位のリクエストは、ラウンドロビン方式アービトレーション構成で処理されます。
時間的制約のあるリクエストには、優先順位 0 から 2 よりも高い固
定優先順位構成で処理される、優先順位 3 を割り当てる必要があります。
残りのバンド幅は、これらの時間的制約のないチャネルに加重ラウ
ンドロビン割当てを実装することで、優先順位 0 から 2 のリクエス
トによって共有されます。
さまざまな重みは、プログラムされたチャネルの優先順位からの単調な結果です。キュー 0 の重みが一番低くなります。

3

LPDMA シングル

プログラムされた LPDMA 転
送元/転送先シングル

SDW_LOG2[1:0]、
DDW_LOG2[1:0]データ幅（バイト）

固定バイトのシングル

00

1

固定ハーフワードのシングル

01

2

固定ワードのシングル

10

4

インクリメントバイトのシングル

00

1

インクリメントハーフワードのシ
ングル

01

2

インクリメントワードのシングル

10

設定禁止

11

SINC/DINC

アドレッシングモード

SAR/DAR の次のシングル・アド
レス

アドレスの整列

0

固定

+0

2

1

4

1

4

インクリメント

+1

1

+2

2

+4

4

USEF を生成し、シングルを発行しない

4

このスライドと次の 2 つのスライドでは、低電力 DMA のソフトウェア設定とハードウェアトランザクションの関係を明らかにします。
最下位レベルのプログラム転送は、LPDMA シングルと呼ばれます。
LPDMA シングルのデータ幅は、LPDMA_CxTR1 レジスタの SDW_LOG2 およ
び DDW_LOG2 フィールドの 2 つの LSb で定義されているように、1、2、または 4 バイトです。これらのフィールドにバイナリ値 11 をプログラムすると、ユーザ設定エラーフラグがセットされます。
幅は、転送元および転送先への転送で個別にプログラムされることに注意してください。
LPDMA シングルの各データ後のアドレッシングモードは、PDMA_CxTR1 レ
ジスタの SINC および DINC ビットで定義される、固定アドレッシングまたは
連続データによるインクリメントアドレッシングのいずれかです。
LPDMA 転送元および転送先シングルの開始アドレスおよび次のアドレスは、それぞれのデータ幅にそろえる必要があります。

4

LPDMA データ処理
バイトベースのパディング/切り捨て、符号拡張、および左捨て/右捨て
SDW_LOG2 [1:0]

00

01

10

転送元デー
タ

バイト

ハーフワー
ド

ワード

転送元データストリーム

B7,B6,B5,B4,
B3,B2,B1,B0

B7B6,B5B4,
B3B2,B1B0

B7B6B5B4,B3B2B1B0

DDW_LOG2 [1:0]

転送先データ

00

バイト

01

ハーフワード

10

ワード

00

バイト

01

ハーフワード

10

ワード

00

バイト

01

ハーフワード

10

ワード

PAM[0]
xx

転送元データストリーム
B7,B6,B5,B4,B3,B2,B1,B0

0（右捨て、ゼロビットパディング）

0B3,0B2,0B1,0B0

1（右捨て、符号ビット拡張）

SB3,SB2,SB1,SB0

0（右捨て、ゼロビットパディング）

000B1,000B0

1（右捨て、符号ビット拡張）

SSSB1,SSSB0

0（右捨て、左切り捨て）

B6,B4,B2,B0

1（左捨て、右切り捨て）
xx

B7,B5,B3,B1
B7B6,B5B4,B3B2,B1B00（右捨て、ゼロビットパディング）

00B3B2,00B1B01（右捨て、符号ビット拡張）

SSB3B2,SSB1B0

0（右捨て、左切り捨て）

B12,B8,B4,B0

1（左捨て、右切り捨て）

B15,B11,B7,B30（右捨て、左切り捨て）

B5B4,B1B0

1（左捨て、右切り捨て）
xx

B7B6,B3B2
B7B6B5B4,B3B2B1B0

5

ユーザは、転送元から転送先へ転送されたデータ間のデータ処理について設定できます。
この表は、転送元から転送先の間で実行可能なすべてのデータ処理について示しています。
転送先のデータ幅が転送元のデータ幅と同じである場合、転送元データはそのままコピーされ、転送先に転送されます。
そうでない場合は、パディングと配置モードの制御ビットに依存します。
– 転送先データ幅が転送元データ幅より大きい場合、転送元データを右捨て
して 0 でパディングするか、転送先データ幅まで符号拡張できます。
– 転送先のデータ幅が転送元のデータ幅より小さい場合、転送元データを右捨てして転送先のデータ幅に合わせて左に切り捨てるか、左捨てして転送先のデータ幅に合わせて右に切り捨てることができます。
転送先への転送が生成される前に、転送元から転送された 2 つの異なるデータの間でのデータ操作はありません。
この表では、データストリームの時間順序は、従来最下位インデックス B0 の転送データの最初のバイトで並べられます。

5

LPDMA 転送
ハードウェアビューとソフトウェアビュー

ハードウェア

ソフトウェアプログラムされた LLI 転送

DMA LLIn 転送

プログラムされた DMA LLI
データ/リンク転送

DMA LLIn データ転送

DMA LLIn+1 転送

DMA LLIn リンク転送

DMA LLIn+1 データ転送

DMA LLIn+1 リンク転送

プログラムされた
DMA ブロック転送

シングル読出しシングル書込み

シングル読出しシングル書込み

シングル読出しシングル書込み

シングル読出しシングル書込み

プログラムされた基本
DMA データ転送

シングル読出しシングル書込み

シングル読出しシングル書込み

シングル読出しシングル書込み

シングル読出しシングル書込み

DMA アービトレーショ
ンサイクル

シングル読出しシングル書込み

シングル読出しAHB バストランザ
クション

シングル読出しシングル書込み

シングル読出しシングル読出しシングル読出しシングル書込み

シングル読出しシングル読出しシングル読出しシングル書込み

シングル読出しシングル書込み

シングル読出しシングル読出しシングル読出しシングル書込み

シングル読出しシングル読出しシングル読出しシングル書込み

シングル読出しシングル読出しシングル書込み

シングル読出しシングル読出しt6

このタイミング図は、チャネルのソフトウェア設定と AHB マスタポートで生成されるトランザクションの関係を示しています。
最初に LLI 番号 n、次に LLI 番号 n+1 の、2 つの連続したリンクリストアイテ
ム（Linked-List Item）または LLI が表されます。
LLI 転送には、データ転送とリンク転送が含まれます。
LPDMA は、シングル転送の動作モードであるダイレクトモードをサポートします。
LPDMA は FIFO をサポートしていないため、データ転送ではシングルデータ
読出し後、直ちにシングルデータ書込みが行われます。
シングル読出しとそれに続く書込みデータ転送は、それぞれ AHB マスタ
ポートで転送される前に、アービトレーションサイクルが必要です。
データ転送はブロック転送で、つまり、一連の読出しとそれに続くシングル転送書込みです。
リンク転送はシングルデータ読出しで構成され、それぞれアービトレーション
サイクルと AHB マスタポートでの転送が必要です。
リンク転送では、メモリ内の構造から読み出された値でチャネル制御レジスタを更新します。

6

GPDMA バースト
• FIFO モードでは、一般に、データ転送は 2 つのスケジュールされたバースト転送で構成• SAP 割当てマスタポートを介した、転送元から FIFO への読出しバースト• FIFO から DAP を介した転送先（通常は他のマスタポート）への書込みバースト• ASAP FIFO スケジューリング：• 転送元バースト：FIFO が 1 つの新しいプログラムされた転送元バーストを取得する準備ができたとき（バーストサイズ ≤ FIFO サイズの半分）• 転送先バースト： FIFO が新しいプログラムされた転送先バーストを 1 つプッシュする準備ができたとき• 準備ができた FIFO ベース転送のバーストリクエストは、他のアクティブな同時リクエスト/チャネルに対してアービトレーションが実行
7

このスライドと次の 6 つのスライドでは、汎用 DMA のソフトウェア設定とハードウェアトラ
ンザクションの関係を明らかにします。
GPDMA は、シングル転送の動作モードである FIFO モードをサポートします。
最下位レベルのプログラム転送は、GPDMA バーストと呼ばれます。
GPDMA バーストは、転送元から受信したデータのバースト、または転送先に送信されたデータのバーストです。
GPDMA には 2 つの AHB マスタポートがあるため、転送元と転送先のバーストを同時に実行できます。
リクエストされた FIFO への転送元バースト転送は、FIFO がいつ転送元から新しいバーストを取得する準備ができるかによって、割り当てられたポートを介してできるだけ早くス
ケジュールすることができます。
リクエストされた FIFO への転送先バースト転送は、FIFO がいつ転送先に新しいバーストをプッシュする準備ができるかによって、割り当てられたポートを介してできるだけ早くス
ケジュールすることができます。
これらの準備ができた FIFO ベースの転送元および転送先への転送は、チャネルの優先順位に基づいて、他のリクエストされたアクティブなチャネルに対して内部でアービトレー
ションされます。

7

GPDMA バースト
SDW_LOG2[1:0],
DDW_LOG2 [1:0]

データ幅
（バイト）

00

1

01

2

10

4

00

1

01

2

10

4

11

SINC/DINC

SBL_1[5:0],
DBL_1 [5:0]

バースト長（データ/ビート）

次のデータ/
ビートアドレス

次のバース
トアドレス

バーストアドレス
の整列

+0

+0

2

+1

+(n+1)

1+2+2*(n+1)

2+4+4*(n+1)

4

1
0（固定）
n = 0 ~ 63
1（連続インクリメ
ント）

n+1

4

USEF を生成し、シングルを発行しない

8

この表は、GPDMA バーストの主な特性を示しています。
転送元および転送先バーストは、GPDMA_CxTR1 レジスタの SBL_1 およびDBL_1 フィールドでそれぞれ定義されたバースト長、および SDW_LOG2 およ
び DDW_LOG2 フィールドでそれぞれ定義されたデータ幅でプログラムされます。
SDW_LOG2 または DDW_LOG2 にバイナリ値 11 をプログラミングすると、ユーザ設定エラーが発生します。
GPDMA バーストの各データ（ビート）後のアドレッシングモードは、転送元および転送先の SINC および DINC でそれぞれ定義される、固定アドレッシン
グまたは連続データによるインクリメントアドレッシングのいずれかです。
GPDMA 転送元/転送先バーストの開始アドレスおよび次のアドレスは、それぞれのデータ幅にそろえる必要があります。
転送元または転送先アドレスのインクリメントモードが選択された場合、アドレスはバーストの終了時に自動的に更新されます。このとき、バーストサイズ
はバイト単位で、バースト長 + 1 にデータ幅を乗算した値と同じです。
バースト長が 1 の場合、バーストはシングルと呼ばれます。

8

GPDMA バースト• プログラムされたバーストは、ハードウェアに実装可能：• そのまま（マスタポートで同じ AHB バーストトランザクション）、または• 以下に起因すると思われる、より短い長さの一連のバースト、および／またはシングル：• バーストサイズ > FIFO サイズの半分• バーストサイズが FIFO サイズの LOG2 の約数ではない• （ソース）ブロックサイズが転送元データ幅の倍数ではない• AHB 制約••

1 KB のアドレス境界跨ぎ
4、8、および 16 ビートのインクリメントバーストのいずれか• どの場合でも：• データ/アドレッシングの整合性をユーザ制約なしで保証• ハードウェアは、プログラムされたバーストに従って最大許容バーストサイズを実装することにより、性能を最大化する

9プログラムされた転送元および転送先 GPDMA バーストは、次の条件のいずれかが満たされない場合、そのままの状態の AHB バーストとして実装されます。
チャネルの FIFO サイズの半分が、プログラムされた転送元または転送先のバーストサイ
ズより小さい場合、プログラムされた転送元または転送先の GPDMA バーストには、より小さいサイズの一連のシングルまたはバーストが実装されます。各転送は、FIFO サイズの半分以下のサイズです。
転送元ブロックサイズが転送元バーストサイズの倍数ではなく、転送元バーストのデータ幅の倍数である場合、GPDMA では、転送元ブロックサイズを正確に転送するために、バーストをシングルまたはより短い長さのバーストに変更し、短くします。
転送元または転送先へのバースト転送が AHB 転送時に 1 KB のアドレス境界を跨ぐ場
合、GPDMA では、プログラムされたバーストをシングルまたはより短い長さのバーストに変更して短くし、AHB プロトコルに準拠するようにします。
転送元または転送先へのバースト長が AHB 転送時に 16 を超える場合、GPDMA では、プログラムされたバーストをシングルまたはより短い長さのバーストに変更して短くし、AHB プロトコルに準拠するようにします。
どの場合でも、GPDMA は、転送元と転送先のデータおよびアドレスの整合性をユーザ制
約なしで保証します。

9

GPDMA データ処理
バイトベースの順序変更、パック/アンパック、パディング/切り捨て、符号拡張、および左捨て/右捨て
SDW_LOG2
[1:0]

転送元デー
タ

転送元データストリーム

SBX

DDW_LOG2 [1:0]

転送先データPAM[1:0]

DBX

00

バイト

xx

x
0
1

00（右捨て、ゼロビットパディング）01

ハーフワード00（右捨て、符号ビット拡張）
1x（PACK）

00

バイト

B7,B6,B5,B4,
B3,B2,B1,B000（右捨て、ゼロビットパディング）

x

10

ワード

01（右捨て、符号ビット拡張）

1x（PACK）

0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

DHX

転送元データストリーム
B7,B6,B5,B4,B3,B2,B1,B0
0B3,0B2,0B1,0B0
B30, B20, B10, B00

x

0
1
0
1
0
1

SB3,SB2,SB1,SB0
B3S, B2S, B1S, B0S
B7B6,B5B4,B3B2,B1B0
B6B7,B4B5,B2B3,B0B1
000B1,000B0
00B10,00B00
0B100,0B000
B1000, B0000
SSSB1,SSSB0
SSB1S,SSB0S
SB1SS,SB0SS
B1SSS, B0SSS
B7B6B5B4,B3B2B1B0
B6B7B4B5,B2B3B0B1
B5B4B7B6,B1B0B3B2
B4B5B6B7,B0B1B2B3

10

この表は、転送元データ幅がバイトの場合に、転送元から転送先の間で実行可能なデータ処理について示
しています。
プログラムされたバーストの転送元/転送先のデータ幅は、SDW_LOG2 および DDW_LOG2 フィールドに従って、バイト、ハーフワード、またはワードです。
ユーザは、転送元から転送先へ転送されたデータ間のデータ処理について設定できます。
実行可能なデータ処理：
1.バイトベースの転送元の順序変更
2.パディング／配置モード制御フィールドに応じて、転送先データ幅が転送元データ幅と異なる場合の、パック、アンパック、パディング、または切り捨てによるデータ幅変換
3.バイトベースの転送先の順序変更
転送先データ幅が転送元データ幅より大きい場合、転送元データを右捨てして 0 でパディングするか、転送
先データ幅まで符号拡張するか、FIFO キューに入れて転送先データ幅までパックします。
転送先のデータ幅が転送元のデータ幅より小さい場合、転送元データを右捨てして転送先のデータ幅に合わせて左に切り捨てるか、FIFO キューに入れてアンパックし、転送先データ幅に合わせて転送します。
DBX = 1 で、転送先データ幅が 1 バイトでない場合、2 つのバイトは整列されたポスト PAM ハーフワード内で交換されます。
たとえば、バイト 7、バイト 6 のハーフワードはバイト 6、バイト 7 のハーフワードになります。
DHX = 1 で、転送先データ幅が 1 バイトでもハーフワードでもない場合、2 つの整列されたハーフワードは整列されたポスト PAM ワード内で交換されます。
たとえば、バイト 7、バイト 6、バイト 5、バイト 4 のワードは、バイト 6、バイト 7、バイト 4、–バイト 5 のワードになります。

10

GPDMA データ処理
バイトベースの順序変更、パック/アンパック、パディング/切り捨て、符号拡張、および左捨て/右捨て
SDW_LOG2
[1:0]

転送元デー
タ

転送元データストリーム

SBX

転送先データPAM[1:0]00

バイト00（右捨て、左切り捨て）
01（左捨て、右切り捨て）
1x（UNPACK）

01

ハーフワードxx

DDW_LOG2 [1:0]00（右捨て、ゼロビットパディング）01

ハーフワードB7B6,B5B4,
B3B2,B1B0

x

10

ワード

01（右捨て、符号ビット拡張）

1x（PACK）

DBX

x
0
1
0
1
0
1
0
1
0
1
0
1
0
1

DHX

転送元データストリーム

x

B6,B4,B2,B0
B7,B5,B3,B1
B7,B6,B5,B4,B3,B2,B1,B0

x
0
1
0
1
0
1

B7B6,B5B4,B3B2,B1B0
B6B7,B4B5,B2B3,B0B1
00B3B2,00B1B000B2B3,00B0B1
B3B200,B1B000
B2B300,B0B100
SSB3B2,SSB1B0
SSB2B3,SSB0B1
B3B2SS,B1B0SS
B2B3SS,B0B1SS
B7B6B5B4,B3B2B1B0
B6B7B4B5,B2B3B0B1
B5B4B7B6,B1B0B3B2
B4B5B6B7,B0B1B2B311

この表は、転送元データ幅が 16 ビットハーフワードの場合に、転送元から転送先の間で実行可能なデータ処理について示しています。

11

GPDMA データ処理
バイトベースの順序変更、パック/アンパック、パディング/切り捨て、符号拡張、および左捨て/右捨て
SDW_LOG2
[1:0]

転送元デー
タ

転送元データストリーム

SBX

DDW_LOG2 [1:0]00

転送先データPAM[1:0]

バイト00（右捨て、左切り捨て）
01（左捨て、右切り捨て）
10（UNPACK）
00（右捨て、左切り捨て）

001

ハーフワード01（左捨て、右切り捨て）
1x（UNPACK）

10
10

ワード

B15B14B13B12,
B11B10B9B8,
B7B6B5B4, B3B2B1B0

ワード

xx

DBX

DHX

x
0
1
0
1
0
1
0
1
0
1

x

0
1

00（右捨て、左切り捨て）00

バイト01（左捨て、右切り捨て）
1x（UNPACK）
00（右捨て、左切り捨て）

101

ハーフワード01（左捨て、右切り捨て）
1x（UNPACK）

10

ワード

xx

x
0
1
0
1
0
1
0
1
0
1

転送元データストリーム
B12,B8,B4,B0
B15,B11,B7,B3
B7,B6,B5,B4,B3,B2,B1,B0
B5B4,B1B0x0
1

B4B5,B0B1
B7B6,B3B2
B6B7,B2B3
B7B6,B5B4,B3B2,B1B0
B6B7,B4B5,B2B3,B0B1
B7B6B5B4,B3B2B1B0
B6B7B4B5,B2B3B0B1
B5B4B7B6,B1B0B3B2
B4B5B6B7,B0B1B2B3
B12,B8,B4,B0
B15,B11,B7,B3
B7,B5,B6,B4,B3,B1,B2,B0
B6B4,B2B0
B4B6,B0B2
B7B5,B3B1
B5B7,B1B3
B7B5,B6B4,B3B1,B2B0
B5B7,B4B6,B1B3,B0B2
B7B5B6B4,B3B1B2B0
B5B7B4B6,B1B3B0B2
B6B4B7B5,B2B0B3B1
B4B6B5B7,B0B2B1B3

12

この表は、転送元データ幅が 32 ビットワードの場合に、転送元から転送先の間で実行可能なデータ処理について示しています。
SBX が 1 であり、転送元データ幅がワードの場合、各転送元デー
タワードの中央にある未整列のハーフワードの 2 バイトが交換されます。
たとえば、バイト 7-6-5-4 は、バイト 7-5-6-4 になります。
転送先データ幅が転送元データ幅より大きい場合、ポスト SBX 転
送元データを右捨てして 0 でパディングするか、転送先データ幅まで符号拡張するか、FIFO キューに入れて転送先データ幅までパックします。
転送先のデータ幅が転送元のデータ幅より小さい場合、ポスト
SBX データを右捨てして転送先のデータ幅に合わせて左に切り捨
てるか、FIFO キューに入れてアンパックし、転送先データ幅に合わせて転送します。

12

GPDMA 転送
ハードウェアビューとソフトウェアビュー

ソフトウェアプログラムされた LLI 転送

DMA LLIn データ転送

DMA LLIn リンク転送

DMA LLIn+1 リンク転送

バースト読出しバースト（読出しまたは書込み）

バースト

バースト書込み

バースト読出しバースト（読出しまたは書込み）

バースト

バースト書込み

プログラムされた基本
DMA データ転送

バースト読出しバースト（読出しまたは書込み）

バースト

バースト書込み

バースト読出しバースト（読出しまたは書込み）

バースト

バースト書込み

シングル読出しシングル読出しDMA アービトレーショ
ンサイクル

バースト/シングル読出し

バースト/シングル（読出しまたは書込み）

バースト/
シングル

バースト/シング
ル書込み

シングル読出しバースト/シングル読出し

バースト/シングル（読出しまたは書込み）

バースト/
シングル

バースト/シング
ル書込み

シングル読出しシングル読出しAHB バストランザ
クション

バースト/シングル読出し

バースト/シングル（読出しまたは書込み）

バースト/
シングル

バースト/シング
ル書込み

シングル読出しバースト/シングル読出し

バースト/シングル（読出しまたは書込み）

バースト/
シングル

バースト/シング
ル書込み

シングル読出しシングル読出しシングル読出しハードウェアDMA LLIn+1 データ転送

プログラムされた
DMA ブロック転送

シングル読出しシングル読出しシングル読出しt13

このタイミング図は、チャネルのソフトウェア設定と AHB マスタポートで生成されるトランザクションの関係を示しています。
進行中の GPDMA 転送は、転送元および転送先のバースト転送を含むデー
タ転送、または次のリンクリストアイテムからのリンクリストレジスタファイルの内部更新のためのリンク転送である場合があります。
最初に LLI 番号 n、次に LLI 番号 n+1 の、2 つの連続したリンクリストアイテ
ム（Linked-List Item）または LLI が表されます。
GPDMA は FIFO をサポートしているため、データ転送は、一連のバースト
データ読出しとそれに続くバーストデータ書込みで構成されています。
以前のスライドで説明しているように、GPDMA は、バーストをシングルまたはより短い長さのバーストに変更して短くすることができます。
各バーストまたはシングルデータ転送では、1 つのアービトレーションサイク
ルと、AHB マスタポートを介した転送が必要です。
リンク転送はシングルデータ読出しで構成され、それぞれアービトレーション
サイクルと AHB マスタポートでの転送が必要です。

13

© STMicroelectronics - All rights reserved.
ST logo is a trademark or a registered trademark of STMicroelectronics International NV or its affiliates in the EU and/or other countries.
For additional information about ST trademarks, please refer to www.st.com/trademarks.
All other product or service names are the property of their respective owners.

このプレゼンテーション以外に、GPDMA および LPDMAに関する他のプレゼンテーションを参照できます。
- DMA の概要
- 自律 DMA と低消費電力モード- DMA の 2 次元アドレス- DMA のサーキュラバッファリングとダブルバッファリ
ング- DMA のレジスタファイル- DMA のエラーレポート- DMA のリンクリスト- DMA の入出力 LLI 制御

14