のディスクリート回路には Ver10 以降の評価版が適しています．
Ver9.2 は「電子回路シミュレータ PSpice 入門編，CQ 出版社」，Ver15.7 は「デザインウェーブマガジン
2008 年 2 月号，CQ 出版社」に付録で収録されています．
最新の評価版は，Cadence 社のホームページがら無料でダウンロードできます．
図 1-14 は，PSpice の AC 解析でリプル・リジェクション特性（入力電圧の変動がどの程度出力で抑圧できるか）をシミュレートした例です．AC 解析が完了すると，回路の各部分の直流バイアス電圧や電流が表示され便利です．

1-5-2 LTspice
リニアテクノロジー社が，自社の IC の販売促進のために無料で配布しているシミュレータです．同社のホームページからダウンロードでき，回路規模の制限がないのが特徴です．
リニアテクノロジー社が販売しているほとんどの OP アンプや電源用 IC のモデル・ライブラリが収録されています．他社の IC を組み込むことも可能です．

30kHz での位相が約 90ﾟ

30kHz でループ利得が 1（0dB）

周波数利得

図 1-15022

第1章

位相LTspice を使用してシリーズ・レギュレータの負帰還の安定性をシミュレーションした例

電源回路の概要

スイッチング状態での AC 解析は直接できませんが，DFT（Design For Testability）機能を備えています．このため，スイッチング状態での特定の周波数の利得・位相を求めることができます．
電子回路の独習には最適なシミュレータで，「電子回路シミュレータ LTSpice 実践入門編，CQ 出版社」の付録 CD に収録されています．
図 1-15 は，リニア・レギュレータの負帰還の安定性をシミュレーションした例です．ループ利得を求めるために挿入した信号源 V2 の両端の振幅比と位相差でループ利得をシミュレーションしています．シミュレーション結果から，ループ利得が 1（0dB）になる周波数が 30kHz で，そのときの位相が約 90ﾟで安定な負帰還であることを示しています．負帰還については，第 4 章で説明します．

1-5-3 SIMetrix/SIMPLIS
スイッチング・レギュレータは，電源入力周波数が 50/60Hz，負帰還のループ利得が 1 になる周波数が数 kHz 程度，そして，スイッチング周波数が 100kHz 程度と，一つの回路で扱う時間の乖離が非常に大RL：80 Ωでの利得
RL：5 Ωでの利得

RL：80 Ωでの位相

RL：5 Ωでの位相周波数

位相

図 1-16利得

SIMPLIS を使用してスイッチング部分の利得・位相特性をシミュレーションした例（Buck̲Cont̲AC̲SIMPLIS，これは PSpice や LTspice ではできないシミュレーション）

1-5電源回路とシミュレータ

023

（a）シミュレーション回路［Open̲Close̲Gain］

裸利得（Ao ）仕上がり利得（Ac ）Ao・β＝ 1（b）シミュレーション結果

図 5-3

OP アンプの裸利得（Ao ）と仕上がり利得（Ac ）のシミュレーション

利得が 50 倍（約 34dB）になるはずですが， 図 5-3（b）では約 37dB になっています． これは位相の遅れ（90ﾟ）が関係しているためです．
図 5-4 は，ループ利得 A o ・βのシミュレーションです．図 5-3 の OP アンプ出力から R2 に接続されている結線を切断し，R2 に信号を加えています（実際の OP アンプでは，入力オフセット電圧のために OPアンプ出力が飽和して正常動作できない）． したがって， β回路と OP アンプが縦続接続され， 利得がA o ・βになります．
100kHz での利得が 100 倍なので，100kHz で A o ・βが 0dB（1 倍）になっています．後の項で説明しま
すが，負帰還ではこの A o ・β =1 になる点が非常に重要になります．

5-2

安定な負帰還を実現するために高利得の増幅器を実現するには，複数の半導体や抵抗，コンデンサが必要になります．このため，増幅器の内部には利得 周波数特性を悪化させる複数の要因（時定数）が含まれることになります．図 5-5 は，088

第5章

負帰還の動作と設計

（a）シミュレーション回路［LoopGain̲AoB］

Ao・β＝ 0dB（b）シミュレーション結果

図 5-4ループ利得 Ao ･ βのシミュレーション

この時定数が二つ含まれている増幅器のモデルです．
E1 から E6 は電圧制御電圧源（記号 E）と呼ばれる SPICE モデルで，入力電圧を設定倍して電圧出力します．入力インピーダンスは無限大，出力インピーダンスは 0 で入出力が絶縁されています．
［Place］→［Controlled Sources］から取り出します．E1 と E4 の利得が 100,000 倍で，ほかはすべて利得 1 です．E1〜 E3 の回路には負帰還はなく，E4〜 E6 の回路では利得を 10 倍に設定した負帰還を施しています．
R1・C1 と R3・C3 の時定数が 100Hz です．R2・C2，R4・C4 の時定数は C2，C4 を 100n，1n，10p（時定数 1k，100k，10MHz）に切り換えて，マルチステップ解析しています．
図 5-5（b）の仕上がり利得（A c ）を見ると，R4・C4 の時定数が 10MHz の場合は平坦な利得特性になっていますが，100k と 1k の時定数では高域遮断周波数付近に大きなピークが生じています．
これは，A o が利得だけではなく位相が含まれていることが原因です．負帰還の利得を表す式（5-1-6）のA o ・βは，利得と位相の二つの要素が含まれる複素数になっています．したがって，A o ・βが−1 になることもあります．式（5-1-6）
で A o ・βが−1 になると分母が 0 になり利得が無限大，すなわち発振器になってしまいます．

A o ・βが−1 になるのは，設定利得と A o の値が一致する周波数（ | A o ・β | ＝ 1）で，位相が 180ﾟ遅れた場合です．図 5-5 では設定利得が 10 倍なので，図 5-5（c）で A o の値が 10 倍になった周波数における位相5-2安定な負帰還を実現するために089

5-5-2 制御部の特性が 1 次 LPF 特性の場合電解コンデンサは，電解液が蒸発するので寿命のある部品です．このため，高信頼性を求められる電子機器のなかには，電解コンデンサを使用できない場合があります．
図 5-30（a）は， 出力コンデンサに 47uF の積層セラミック・ コンデンサを使用したシリーズ・ レギュ
レータで，制御部の利得・位相 周波数特性を求めるシミュレーションを行ったものです．OS CON（パナソニック）などの直列等価抵抗値の低いコンデンサも，この特性に近くなります．
100kHz 以上になると位相が戻ってきていますが，100kHz 以上でループ利得を 1 にすると利得の減衰が大きく，誤差増幅器の GBW が足りなくなります．また，レギュレータはインピーダンスが非常に低い部分が含まれるため，100kHz 程度以上ではプリント・パターンなどの浮遊インダクタンス成分による影響が大きくなり，モデリングが難しくなります．
ここでは，30kHz 付近を狙ってループ利得が 1 になるように負帰還を設計しています．30kHz 付近で（a）シミュレーション回路［SerRegu15V̲Cont］

位相（b）シミュレーション結果

図 5-30106第5章

制御部が 1 次 LPF 特性のシリーズ・レギュレータ

負帰還の動作と設計

EFO

利得

は位相が 90ﾟ近く遅れているので，誤差増幅器における位相遅れは許されません．そこで，誤差増幅器の30kHz 付近の利得を平坦にして位相を戻します．
図 5-31 に，ここで使用する誤差増幅器タイプⅡを用いた負帰還を設計するための利得の漸近線を示します．
図 5-30（b）の 30kHz での利得が−22.4dB（0.075）です． そこで， 図 5-32（a）として平坦部の利得が＋22.5dB（13.3 倍）になるように，R7：10k，R11：130k としました．図 5-31 における f 1 を 10kHz にすると R11：130k なので，C2：120pF になります．
図 5-32（b）のシミュレーション結果をみると，約 33kHz でループ利得が 1 になり，位相余裕が約 78ﾟRa

C1R1CafA

R2fA ＝

12π・Ca・RafAoB

3 f 1 ≦ fAoB

3 fAoB ≦ f 2−20dB/dec−A［dB］

誤差増幅器利得特性

f1 ＝12π・C 1・R 2−20dB/dec

f2 ＝

f1

OPアンプのGBW（R 2 /R 1 ）＋1

f2＋A［dB］＝−20dB/dec

R2＋A［dB］＝
R1
ループ利得−20dB/dec−40dB/dec| Ao β| ＝１0dB−20dB/dec−40dB/dec

図 5-31 誤差増幅器タイプⅡを使用した負帰還の設計（1）5-5誤差増幅器の設計

107

（a）シミュレーション回路［SerRegu15VB̲Loop̲A］（b）シミュレーション結果

図 5-32制御部が 1 次 LPF 特性のシリーズ・レギュレータのループ特性で安定な特性を示しています．
R12 は，出力スタートのための抵抗です．シミュレーションでは必要ですが，実際の回路では不要です．

5-5-3 制御部の特性が 2 次から 1 次 LPF 特性になる場合
スイッチング・レギュレータでは通常出力部分にコイルとコンデンサが挿入され，利得傾斜が−40dB/dec になり，位相が 180ﾟ近く遅れます．しかし，一般的な電解コンデンサを用いるとその ESR の影響で，
図 5-33 に示すように高域では利得傾斜が−20dB/dec に近づき， 位相が 90ﾟ遅れに戻ります． したがって，誤差増幅器タイプⅡを使用して−20dB/dec の傾斜の部分でループ利得を 1 にすれば，安定な負帰還が実現できます．
図 5-34 に，ここで使用する誤差増幅器タイプⅡを用いた負帰還設計のための利得の漸近線を示します．
図 5-35（a）は，約 20kHz でループ利得を 1 に設計した Buck コンバータのループ特性のシミュレーションです．V2 は PWM 変調のための三角波で，周波数 100kHz 振幅 0.6V に設定しています．X1 はコンパ

108

第5章

負帰還の動作と設計11-3負帰還設計

誤差増幅器を設計するためには，まず図 11-6（a）に示す制御部の周波数特性を求めます．
V2 には三角波を選び，FA5511 のデータシートに書かれている値から，振幅を 1V 〜3V に設定しました．負荷抵抗 RL には 24 Ωと 1kΩを設定し，CCM と DCM の状態をマルチステップ解析をしています．
図 11-6（b）が解析結果です．CCM（RL：24 Ω）と DCM（RL：1kΩ）の特性になっています．
Appendix B で示したように，CCM の利得特性は L1，C13，C14 の共振周波数とスイッチング・デューティ（D ）で決定される高域遮断周波数から−40dB/dec の傾きで減衰していきます．そして，出力コンデンサの ESR などの影響で，10kHz 付近から利得の傾きが緩やかになっていきます．しかし，第 4 章と第8 章で説明したように過剰位相系が生じ，利得の傾きが緩やかになるにも関わらず，位相のほうは 10kHzから戻ることなく位相遅れ 180 °に向かっていきます．

（a）シミュレーション回路［VBoost̲Cont̲AC］

RL：24Ω利得

RL：1kΩ利得

RL：1kΩ位相（b）シミュレーション結果

図 11-6232

第 11 章制御部の利得・位相 周波数特性シミュレーション

電圧モードBoostコンバータの設計・製作・評価

RL：24Ω位相DCM の利得特性は，負荷抵抗と出力コンデンサと D で決定される高域遮断周波数から−20dB/dec の傾きで利得が減衰していきます．そして，出力コンデンサの ESR のために利得は平坦になります．DCM
でも過剰位相系が現れますが，D が狭くなるため過剰位相系が発生する周波数が高くなり，30kHz 付近から利得が平坦であるにもかかわらず一度戻った位相が再び遅れていきます．
過剰位相系では，利得が下がらず位相が遅れていきます．下がらない利得を下げてループ利得を 1 にするためには，誤差増幅器の高域利得を下げるしかありません．しかし，誤差増幅器の高域利得を下げると，誤差増幅器で位相遅れが発生してしまいます．このため，ループ利得を 1 にする周波数で位相余裕を確保することができません．
以上のことから，一般的には過剰位相系が現れない低い周波数でループ利得を 1 に設定します．図 11-6（b）をみると，6kHz 付近なら過剰位相系が現れずループ利得を 1 にできそうです． ということで， 図11-7 の漸近線を設計しました．CCM 特性の 6kHz 付近は位相が 150ﾟ程度遅れています．したがって，誤差増幅器は 6kHz 付近で位相を進ませることができる誤差増幅器タイプⅢを使うことになります．
図 11-7 の f 2 から f 3 で利得を上昇させ，位相進みを実現します．f 2 と f 3 の間隔が広いほど位相進みが多くなり，最大では 90ﾟ近い位相進みになります．f 2 と f 3 が 10 倍程度離れると，約 60ﾟほどの位相進みが実現できます．ということで，ループ利得を 1 にしたい f 5 が f 2 と f 3 の中間になるので，

f 2 ＝ f 5 ÷ 10 ≒ 1.9kHz

f 3 ＝ f 5 × 10 ≒ 19kHz

CCM 特性の 6kHz の利得は，−18.8dB（0.115 倍）です．したがって，誤差増幅器の 6kHz の利得を＋18.8dB（8.71 倍）にすればよいことになります．f 2 から f 3 にかけての利得は＋20dB/dec の傾きなので，漸近線のf 2，f 3 の利得は次式から求まります．
Gain f 2 ＝＋18.8dB − 10dB ＝＋8.8dB（2.75 倍）
Gain f 3 ＝＋18.8dB ＋ 10dB ≒ 28.8dB（27.5）
f 1 から f 2 の平坦部の利得が＋8.8dB なので，DCM の特性で−8.8dB になる周波数は約 86Hz です．f 1 をCCM制御部利得特性
DCM制御部利得特性86Hz

f66kHz−8.8dBf51f 1＝
2π・C2・R2−18.8dBf 2＝

12π・C1・R7

f 3＝

12π・C1・（R1//R7）

誤差増幅器利得特性
43Hz
2.75倍
＋8.8dB

f4＝

12π・C3・R2

R11
R19×R10//R12R18＋R19

f1

R2
R19×R7
R18＋R19

図 11-78.7倍
20dB ＋18.8dB

f2
1.9kHz＋28.8dB
27.5倍

f3

f4

19kHz
10・f 2＝f 3

f 5 ＝ f 2 ×f 3

負帰還設計のための利得の漸近線

11-3

負帰還設計

233

（a） シミュレーション回路［VBoost̲Vout̲CCM̲Tran̲SIMetrix］（b） 出力電流524mA〜1.024A急変時の出力電圧過渡応答波形［VBoost̲Vout̲CCM̲Tran̲SIMetrix］（c） 出力電流24mA〜1.024A急変時の出力電圧過渡応答波形［VBoost̲Vout̲CCM̲DCM̲Tran̲SIMetrix］（d） 出力電流524mA〜1.024A急変時の出力電圧過渡応答実測波形 （e） 出力電流24mA〜1.024A急変時の出力電圧過渡応答実測波形

図 11-11出力電流急変時の出力電圧過渡応答シミュレーションと実測らも， もっと速い回復特性になるはずです． 図 11-11（d）が実測した負荷急変時の出力電圧応答波形です．200us 程度で安定に元の電圧に復帰しています．
図 11-11（c）は，DCM から CCM へ出力電流が 1A 急変したときのシミュレーション結果です．同じ条件で実測した図 11-11（e）と比べると，回復時間は同程度ですが，変動値が実測値の 2 倍程度になっています．

11-4

各種特性のシミュレーション値と実測値の比較

239

このPDFは，CQ出版社発売の「電 回路シミュレータSIMetrix/SIMPLISによる性能電源回路の設計」の 部 本です．
内容・購内容購法法などにつきましては以下のホームページをご覧下さい．
http://shop.cqpub.co.jp/hanbai/books/49/49511.htm
http://www.cqpub.co.jp/order.htm