強誘電体薄膜アナログメムキャパシタを⽤いた
ニューロモーフィックシステム

⿓⾕⼤学
先端理⼯学部 電⼦情報通信課程
教授 ⽊村 睦2024年2⽉29⽇
1

研究の背景・⼈⼯知能の普及に起因する莫⼤な電⼒消費が予測
・2050年には全発電量の60%となり、世界的なエネルギー問題

・超⼩型化・超⾼効率計算を実現する脳を模倣した『ニューロモーフィックシステム』の研究開発
・上記システム構築のキーデバイスとなる『アナログメムキャパシタ』の研究開発
2

新技術の効果
データトラフィック増サーバー(AI)電⼒増
電⼒予測値 1)
現在

2030年

24PWh

42PWh 5,000PWh

協
Beforeサイバー空間解析

AI

⼤量データ通信

消費電⼒を『1/1,000』へ

材

研

料

超脳ニューロモーフィックシステム

デバイス

2050年

データのメタ化、低消費電⼒システム導⼊で、調

⼈⼯知能
従来システム

⼤消費電⼒搭載

究システム

サイバー空間解析

AI

必要量データ通信

After

超ローパワー
ニューロモー
フィックシステム

超低消費電⼒Society5.0・SDGs
超コンパクト
カーボンニュートラル
ニューロモー 同時実現の未来社会
フィックシステム

フィジカル空間

フィジカル空間

新技術システムの概念図

1) JST LCS, 低炭素社会の実現に向けた技術および経済・社会の定量的シナリオに基づくイノベーション政策⽴案のための提案書, 技術普及編, 情報化社会の進展がエネルギー消費に与える影響（Vol.1） -IT機器の消費電⼒の現状と将来予測-,
https://www.jst.go.jp/lcs/proposals/fy2018-pp-15.html, 2018年

3これまでの研究成果① 強誘電体薄膜アナログメムキャパシタ② コンピューティングアーキテクチャ③ ニューロモーフィックシステム

4これまでの研究成果①強誘電体薄膜アナログメムキャパシタ
・強誘電体薄膜アナログメムキャパシタを作製
・強誘電体層が上下電極間に挟まれたシンプルな構造
・課題︓動作原理の検証・Dレンジ改善・
繰返特性の評価・保持特性の評価

Analog Memcapacitor by Ferroelectric Capacitor.
5これまでの研究成果②コンピューティングアーキテクチャ
・メムキャパシタ(可変容量素⼦)を⽤い、定常電流が無く、過渡電流も減、消費電⼒が⼤幅減
・従来のシナプス素⼦の結合強度の制御回路不要、メムキャパシタだけで学習が可能
NeuronSynapse
Upper printed circuit board

Switch B

Lower printed
circuit board

Switch A
Training

Operation

Actual photograph

Schematic model

Neuromorphic System using Memcapacitors.

6これまでの研究成果③ニューロモーフィックシステム
・スパイキングニューラルネットワークは、⾼速化と低消費電⼒化を実現する計算アルゴリズム
・アナログ実装でデジタル実装よりも低消費電⼒
・回路の⾮線形性をニューロン素⼦のモデルに組込、シナプス強度を回路パラメータに変換する学習⽅法【結果】
消費電⼒︓33.9 nJ/推論
精度︓97%INPUT※Python等の学習・HSPICEでのシミュレーション
180 nmプロセス使⽤
Memcapacitive Spiking Neural Network.

7競合技術、従来技術とその問題点・メムデバイスの競合技術が、「メモリスタ」低消費電⼒に向け「メムキャパシタ」を採⽤
・「メムキャパシタ」課題解決に向け研究開発中
特⻑

短⻑
所

所

メモリスタ
アナログ特性が⼗分コンダクタンスのダイナミックレンジの確保が容易
定常電流が流れ低消費電⼒に不利

メムキャパシタ
瞬間的に電圧が送られ低消費電⼒に有利
アナログ特性が未開発
キャパシタンスのダイナミックレンジの確保が困難

今後の研究で解決する課題
8

新技術の特徴・従来技術との比較• 「新⼈⼯知能システム」「データ通信量減」で、消費電⼒の削減効果は『1/1,000』程度を実現
ニューロモルフィックシステム
ニューロモルフィックシステムの強誘電体薄膜
脳
従来システム・シリコン半導体・デジタル アナログメムキャパシタ（人間）
WatsonTrueNorth
Loihi
Akida
本提案
(IBM)
(IBM)
(Intel)（BrainChip）（概念実証）
発表時期
20 万年前2010 年
2014 年2017 年
2019 年
2030 年11010
1106
1105
1106
11010エレメント数 ニューロン
1.51013（1 チップ） シナプス
(Memory)
1101431081108
1101011014サイズ（脳の相当の規模）
2ℓ
冷蔵庫100 台 3105 Chip 1106 Chip 1104 Chip 1 Chip = 55 cm
消費電力（シナプスあたり） 200 fW
900 pW
300 pW不明
200 fW
消費電力（脳の相当の規模）
20 W
850 kW
90 kW
30 kW
不明
20 W
人工知能の従来システム

9新技術の特徴・従来技術との比較
目標と実施構想① 強誘電体材料・薄膜作製プロセスの探索
A) 強誘電体材料の選択と薄膜作成プロセスの探求
B) メムキャパシタを連続成膜・⼀体形成② アナログメムキャパシタ特性の実現③ コンピューティングアーキテクチャの構築
C) アナログメムキャパシタ特性のモデリング10

新技術の実施構想①強誘電体材料・薄膜作製プロセスの探索• ⽬標︓強誘電体材料 誘電率=100程度
作製プロセス ルール=30nm程度
膜厚=20nm程度
積層数=100程度• 解決策︓薄膜作成プロセスの検討

スパッタ成膜法・ゾルゲル成膜法・ミストCVD成膜法等
実験実証

強誘電体材料誘電率パターンルール

薄膜作製プロセス

膜厚積層数

概念実証

100
ラボレベル

30nm

20nm
積層数

100
11

新技術の実施構想①強誘電体材料・薄膜作製プロセスの探索
A) 強誘電体材料の選択と薄膜作成プロセスの探求• 材料候補︓「Pb-Zr-Ti-O」「Bi-La-Ti-O」「Hf-Zr-O」等• プロセス︓下層へのダメージを避けるため「低温化」
⼀般的な半導体製造装置で実現可能

ミストCVD成膜装置
スパッタ成膜装置
12新技術の実施構想①強誘電体材料・薄膜作製プロセスの探索
B) メムキャパシタを連続成膜・一体形成• メモリスタ、キャパシタとショットキーダイオードの集積デバイスを連続成膜、⼀体形成積層型の集積回路作製• 低ダメージプロセスで
1) 固定キャパシタ
2) アナログメモリ
3) ショットキーダイオードの順番で形成し、⼀体化を実現

A[界⾯]
ショットキー特性[バルク]
B アナログメモリスタ特性[薄膜成⻑]A

アモルファス
⾦属酸化物
半導体

スパッタ
ミストCVD

B

通常絶縁体
High-k 材料

スパッタ
ミストCVD
陽極酸化連続成膜
⼀体形成集積回路

動的メムキャパシタの構成・⼀体形成
13

新技術の実施構想①強誘電体材料・薄膜作製プロセスの探索
B) メムキャパシタを連続成膜・一体形成• 動作原理の詳細解析を⾏い、所望の特性の獲得・改善– アナログメモリスタ特性︓AOS※バルクのフィラメントモデル・酸素空孔ドリフトモデルの構築– ショットキー特性︓界⾯のバンドエンジニアリングやバンド構造等の解析– 連続成膜・⼀体形成・集積回路の具現化のため製造プロセスも研究

ショットキーダイオード&メモリスタ&キャパシタ集積デバイスの連続成膜・⼀体形成と材料・物理の研究
14新技術の実施構想②アナログメムキャパシタ特性の実現• ⽬標︓ダイナミックレンジ=10程度
特性バラツキ=10%程度
繰返特性=103回程度
保持特性=103時間程度• 解決策︓特性の動作原理解明と詳細評価

15

新技術の実施構想③コンピューティングアーキテクチャの構築• ⽬標︓論理・回路シミュレーション(Sim)でアプリケーションなどへの応⽤を検証
論理・回路Sim＝線形性・加算性確認
MNISTやCIFARなど＝90%以上の認識精度を確認→ 過去の研究で他のアプリケーションへ応⽤確認済

16新技術の実施構想③コンピューティングアーキテクチャの構築• 拡張スパイキング計算は、ハードウェアシミュレーションで定量評価

電圧印加

学習回路

接続切替

信号入力

演算回路

シナプスアレイ

接続切替

シミュレーションとアップロード

電圧印加

信号出力

学習回路

演算回路

超脳ニューロモーフィックシステム学習法
超脳スパイキングニューロモーフィックシステム

17新技術の実施構想③コンピューティングアーキテクチャの構築
C) アナログメムキャパシタ特性のモデリング• 解決策︓アナログメムキャパシタ特性モデリング
論理Sim＝Python・PyTorch
回路Sim＝HSPICE

アナログメムキャパシタへの書込動作・読出動作に組込み、線形成・加算性の確認

回路設計・回路シミュレータ
18

想定される用途• 本技術の特徴である「超低消費電⼒」を⽣かし、⼈⼯知能システム（クラウド側、エッジ側）
特に、エッジ側のIoTデバイスへの搭載を期待• 具体的には、下記のような危機に搭載製造機器データから現場で判断、メタ化して発信通信の困難な場⾯での⾃律型ロボットの制御 etc.

19

実用化に向けた課題• 現在、『①強誘電体薄膜アナログメムキャパシタ』についてサンプル作製まで開発済み。
• しかし、動作原理の検証とＤレンジ改善の点が未実施である。今後、繰返特性や保持特性について評価データを取得し、動作原理を解明し、特性ばらつきの改善を⾏っていく。
• 実⽤化に向け、アナログメムキャパシタのモデリングを⾏い、ロジック部や周辺I/Oとの⼀体化を図る。
• 加えて実際にMNISTやCIFARなど具体的な⼿法で100%に近い認識精度を確認してゆく。
20

企業への期待• 半導体の材料・デバイス技術をお持ちの企業様との共同研究を希望。
• また、ニューロシステムを開発中の企業様、低消費電⼒コンピューティングシステムへ興味をお持ちの企業様には、本技術の導⼊が有効と思われる。

21

本技術に関する知的財産権• 発明の名称︓積和回路およびその積和回路を備えたニューラルネットワーク
出願番号 ︓特願2022-085622
公開番号 ︓特開2023-173393
• 出願⼈
︓⿓⾕⼤学
• 発明者
︓⽊村 睦

22

産学連携の経歴• 2019年-2024年

JSPS科研費 基盤研究(C)に採択• 2022年-2025年

JST国際科学技術協⼒基盤整備事業「⽇本－台湾研究交流」に採択• 2022年-2023年 株式会社村⽥製作所様「強誘電体ゲート使⽤メムキャパシタ」

共同での研究23

お問い合わせ先
⿓⾕⼤学
⿓⾕エクステンションセンター
産学連携コーディネーター ⽥代 信⼀
ＴＥＬ 077-543-7743
ＦＡＸ 077-543-7771
e-mail rec＠ad.ryukoku.ac.jp

24