Double Thresholding 方式を用いた
1 V 299 μW Flashing UWB トランシーバ
高宮 真 1、アーティット タムタカーン 2、石黒 仁揮 3、石田 光一 4、桜井 貴康 2
大規模集積システム設計教育研究センター 〒153-8505 東京都目黒区駒場 4-6-1
国際・産学共同研究センター 〒153-8505 東京都目黒区駒場 4-6-1
3 慶應義塾大学
理工学部 電子工学科 〒223-8522 横浜市港北区日吉 3-14-1
4 東京工業大学
統合研究院 〒226-8503 横浜市緑区長津田町 4259-R-17
E-mail: mtaka@iis.u-tokyo.ac.jp

1 東京大学2 東京大学

あらまし 新たに提案する double thresholding 方式を用いた Ultra-Wide-Band(UWB)のトランシーバを開発した。
本方式は正確な同期が不要であるため、アドホックネットワークに適している。また、本方式はノイズやマルチパスによる信号干渉に対してロバストである。平均電力を削減するため、すべてのアナログ回路ブロックは、flashingという新しい電源遮断技術により短期間のみ活性化される。0.15 μm の完全空乏形 SOI CMOS を用いて、テストチップを製造した。35 cm 離れて 25 kbps のデータ通信を行った場合、平均電力の実測値は 299 μW であった。
キーワード UWB、低消費電力、Flashing、Double thresholding

A 1-V 299-μW Flashing UWB Transceiver
Based on Double Thresholding Scheme
Makoto TAKAMIYA1, Atit TAMTRAKARN2, Hiroki ISHIKURO3,
Koichi ISHIDA4, and Takayasu SAKURAI2
1

VLSI Design and Education Center, University of Tokyo, 4-6-1 Komaba, Meguro-ku, Tokyo 153-8505, Japan
Center for Collaborative Research, University of Tokyo, 4-6-1 Komaba, Meguro-ku, Tokyo 153-8505, Japan3Keio University, Department of Electronics and Electrical Engineering, 3-14-1, Hiyoshi, Kohoku-ku, Yokohama
223-8522, Japan4
Tokyo Institute of Technology, Integrated Research Institute, 4259-R2-17, Nagatsuta, Midori-ku, Yokohama,226-8503, Japan
E-mail: mtaka@iis.u-tokyo.ac.jp
2Abstract This paper presents an Ultra-Wide-Band transceiver based on a newly proposed double thresholding scheme. Thescheme does not require any precise synchronization and thus is practical in ad-hoc networks. The proposed architecture hashigh noise and multi-path fading signal immunities. All analog blocks are activated in a short period called ‘flashing’ tosuppress total average power. A tested chip is manufactured using 0.15μm FD-SOI CMOS technology. The measured averagepower is 299μW at 25kbps data-rate over the distance of 35cm.
Key words UWB,Low-power,Flashing, Double thresholding1. はじめにThresholding 方式を示し、3 章でアナログ回路の DC 電流をカットする flashing 技術を示す。4 章で UWB トランシーバの試作評価結果を示す。5 章で従来との比較と低電力技術の効果を整理し、最後に 6 章でまとめる。

アドホックなワイヤレスセンサネットワーク(WSN)が VLSI の新しい応用分野として注目を集めている。
Ultra-Wide-Band (UWB)のトランシーバは、低消費電力[1]-[2]であるため、ワイヤレスセンサネットワーク応用に適している。一般に UWB は、3.1～10.6GHz の周波数帯が注目されているが、0～960MHz の周波数帯もある。3.1～10.6GHz の周波数帯では高速動作が必要であるため、消費電力が大きくなってしまう傾向がある[3]-[5]。そこで、我々は低消費電力の観点から、0～960MHz の周波数帯に注目し、この周波数帯での UWBトランシーバの開発を行った。

2. Double Thresholding アーキテクチャ
図 1 に提案する UWB トランシーバのアーキテクチャを 示 す 。 変 調 方 式 は Binary Phase Shift Keying(BPSK)である。図 1 の左上図に示す送信機はすべてデジタル回路で、図 1 の右上図に示すように正と負のピークをもつ信号を生成する。図 1 の右下図に示すように、この信号は広い周波数スペクトラムを有する。 0～960MHz の周波数帯以外の信号はパルスフィルタとアンテナによって除去する。

これまでに報告されている 0～960MHz の周波数帯の UWB トランシーバ[1]の消費電力は 4.7 mW であり、ワイヤレスセンサネットワーク応用には一層の低消費電力化が必要である。また、このトランシーバ[1]は相関器（コリレータ）を用いているため、送受信機間でクロックの同期を取る必要がある。しかし、アドホックなネットワーク環境において、クロック同期を実現するのは困難である。

図 1 の左下図に示す受信機の主要なブロックは、フロントエンドアンプ、連続時間のコンパレータ、位相検出器である。まず、入力パルスがフロントエンドアンプによって増幅され、そのピークを検出するために、2 つのしきいレベル(VTH, VTL)と比較される。正のピークと負のピークが検出されたとき、コンパレータは V+と V－信号を出力する。位相検出器を用いて、V+信号か V－信号かどちらか先に立ち上がった信号を検出することにより、受信データが 1 か 0 かを判定する。具体的には、図2 に示すように、V+信号が V－信号よりも先に high になれば、1 のデータを受信(RxBit)、V－信号が V+信号より

そこで本研究では、送受信機間でクロックの同期を取る必要がない Double Thresholding 方式という新しいアーキテクチャを提案し、これにより消費電力が 1 mW以下の UWB トランシーバを実現した。2 章で DoubleTransmitting pulse
400QPulse
filterφTX

Q

All digital UWB pulse transmitter

VTH VTL
Front-end
amplifierGainstages0-200
5Continuous-time
comparators
VBitholder

V+READ
Phase
detector

Flashing clock
generator

n-bit
n-bit Data
Adjacent pulse
Counter n recorder n interval counter

図1200-400

Double thresholding UWB
receiver architecture

viGvinVoltage (mV)

DPower-gatingcontrol block

RxBit

1525Time (ns)FCC regulation-41.3(dBm/MHz)

TxBit

-50
Power spectrum
density-60
0200400600
Frequency (MHz)提案する UWB トランシーバの Double Thresholding アーキテクチャ

35

10V

も先に high になれば、0 のデータを受信(RxBit)したと判定する。V+信号のみが変化し、V－信号が変化しない場合も、1 のデータを受信したと判定する。逆の場合も同様である。これにより、図 2 の右下図に示すように、真の信号に対して遅延のあるマルチパスの信号は自動的に無視される。UWB のパルス幅は数 ns であるため、数 ns 後に受信機をリセットすることにより、次のパルス受信に備える。図 2 の右上図に示すように、2 つのしきいレベル(VTH, VTL)の電圧差がノイズに対する耐性を決める。ノイズ振幅が VTH と VTL の電圧差よりも小さければ、正しく信号を検出することができる。図 3 にビットエラーレート(BER)のシミュレーション結果を示す。
マルチパスの信号による BER の劣化はほとんどない。
このように、図 1 に提案するアーキテクチャはマルチパスの信号とノイズに対してロバストである。

TH

VTH
ViG

V

VTL

TL

V+V+

VVSYNCXXXXXXXXX

RxBit

XXt+tMIN
MIN

V
TH
VTL

READ

V+

X = Not valid

Vt-MIN

図2t+MIN

Multi-path
signalDouble Thresholding アーキテクチャの動作

100

3. アナログ回路の flashing 技術

Channel without
multi-path signal

10-1

フロントエンドアンプとして、広帯域でのインピーダンスマッチングを実現するために、図 4 に示す並列ゲート接地アンプを用いた。2 章で述べたように、提案するアーキテクチャはノイズ耐性が高いため、このアンプでは入力ノイズを犠牲にして低消費電力を優先させて抵抗終端を用いた。アンプの出力ノードの DC レベルはオペアンプを用いて安定化した。トータルでゲイン 50dBを得るために、フロントエンドアンプの後に、3 段のソース接地アンプを縦続接続した。

BER10-2
10-310-4

Channel withmulti-path signal

10-50

図351015Signal-to-Noise Ratio (dB)20

ビットエラーレート(BER)のシミュレーション結果

送信機のアナログ回路の DC 電流をカットするために、高速な電源遮断技術である flashing 技術を提案す

Return loss (dB)0VDD
Replicabias

Biaskeeper

φ1M2

Flashing
Front-end
amplifier-5

140MHz 1.9GHzvOUT

-10

M1

Gain (dB)
10φ1vIN350MHz

0VSS-10-200.5VDD10M
図4100M
1G10GFrequency (Hz)

低消費電力のフロントエンドアンプ

る。UWB のパルス幅はパルス間隔に比べて非常に短いので、flashing 技術は低消費電力化に有効である。まず、データ通信を行う前のトレーニング過程において、隣接する 2 つのパルス間隔をカウンタで計測し、その値を信号周期の近似値として保存する。次に、信号パルスを検出した直後から、次の信号が来る前までの期間、アナログ回路部の電源を遮断する。電源遮断期間は上記カウンタの値の 90%とし、10%のマージンを持たせた。図 4の左図に示すように、アンプが電源遮断中も、アンプのDC バイアス点を保持するために「バイアスキーパ」というアンプの小さなレプリカ回路を用いた。4 段のアンプは同時に電源オンするのではなく、時間差をつけて電源オンするのが良いことが分かった。図 5 の左下図の点線に示すように、4 つのアンプの電源を同時にオンした
場合、最終段のアンプの出力が安定するのに、図 5 の右上図に示すように 5.5 μs かかる。これに対して、図 5の左下図の実線に示すように、4 つのアンプの電源を前段から後段へ順番にオンした場合、最終段のアンプの出力が安定する時間が、図 5 の右下図に示すように 3.1 μsと 44%短縮できる。

4. UWB トランシーバの試作評価提案する UWB トランシーバを 0.15 μm の完全空乏形
SOI CMOS を用いて製造した。図 6 の右上図に送信回路、左図に受信回路のチップ写真を示す。コア部の面積
V DD

φ1VB

φ2φ3は送受信合わせて 0.4 mm2 である。図 6 の右下図に示すように、35 cm 離れて 25 kbps のデータ通信を行った
場合、平均電力の実測値は 299 μW であった。消費電力はデータレートではなく、flashing の duty 比に依存する。表 1 にトランシーバの消費電力の内訳を示す。総電力は、flashing を用いない場合は 1667 μW に対し、flashing を用いることにより 299 μW と 82%削減することができた。図 7 の左図に BER の送受信機間の距離依存の実測結果を示す。35 cm における BER は 10-2、5 cmにおける BER は 10-5 であった。

5. 従来との比較と低電力化のまとめ
図 7 の右図に従来の研究と本研究の消費電力とコア面積の比較を示す。本研究は最小電力と最小面積を達成している。
図 8 に、提案したそれぞれの低消費電力技術の総電力低減への寄与を示す。Double Thresholding アーキテク
チャにより同期が必要な相関器をなくし、低消費電力の広帯域ゲート接地アンプを採用し、時間差をつけて電源オンする flashing 技術を用いることにより、初期設計
では 4 mW の消費電力を、最終的には 299 μW と 93%削減することができた。

Wake-up time

φ4Non-staggered power gating

φ11.0VvO0.5VvO

M2
M15.5µsφ1φ2φ3φ40.0V0s

V SSStaggered activation scheme
Ф15µs

10µs

15µs

20µs

Staggered power gating
1.0VvOФ20.5VФ33.1µsФ40.0V
Staggered scheme
0s
Non-staggered scheme
図55µs

10µs

時間差をつけて電源オンする flashing 技術

15µs

20µs

LNA & Gain stages

Pulse transmitter

Comparators

C125µmC

Output buffer
Phase detector
Flashingclockgenerator

C
Pulse
intervalcounter

Output buffer

210µm
520µm

RxBit
5-bit
counter

5-bit data
recorder110100READ

715µm
The proposed UWB receiver

図6表1TransmitterFront-end amplifier
CSA Gain stages
Comparators
Bias & bias keeper
Digital blocks
Total (measured)UWB トランシーバのチップ写真とデータ伝送測定結果

6. 結論

トランシーバの消費電力の内訳
w/o Flashing (μW)
-157
360
1000
150-1667

正確な同期が不要で、ノイズやマルチパスによる信号干渉に対してロバストな Double Thresholding 方式を用いた flashing UWB トランシーバを実現した。テスト
チップの試作評価により、299 μW という最小電力を実証した。

With Flashing (μW)<113287815030299

参考文献

Comparison with previous works
103 bps = bit/second[3]

BER vs Distance
100cps = chip/second

Power (mW)

10-1
BER

10-2
10-3

102

100

10-510-1

51525Distance (cm)35[4](1Gcps)[5](480Mbps)[1](1Mbps)
101 Require very precise synchronization

10-4

No precise synchronizationis required[6](5kbps)*
This work(25kbps)
0 1 2 3 4 5 6 7Area (mm2)

8 9 10*Require Bulk Acoustic Wave (BAW) resonator

図 7
BER の送受信機間の距離依存の実測結果と従来の研究と本研究の消費電力とコア面積の比較
Conventionalcorrelator
methodRemove correlator andrequirement of precise
synchronization

Proposeddoublethresholding
methodLow-power amplifiersFlashing transceiver
01234

Power consumption (mW)

図8Transmitting edge

提案した各低消費電力技術の総電力低減への寄与

5[1] T. Terada, S. Yoshizumi, Y. Sanada and T. Kuroda, “ACMOS impulse radio ultrawideband transceiver for
1Mb/s data communications and ±2.5cm range findings,” IEEE VLSI Circuit Symposium, June 2005,
pp.30-33.
[2] Federal Communication Commission (FCC), “Ultra-wideband (UWB) first report and order,” Feb. 2002.
[3] A. Ismail and A. Abidi, “A 3.1 to 8.2GHz direct conversion receiver for MBOFDM UWB communications,”
IEEE International Solid-State Circuits Conference,Feb. 2005, pp.208-209.
[4] S. Iida, K. Tanaka, H. Suzuki, N. Yoshikawa, N. Shoji,B. Griffiths, D. Mellor, F. Hayden, I. Butler, and J.
Chatwin, “A 3.1 to 5GHz CMOS DSSS UWB transceiver for WPANs,” IEEE International Solid-StateCircuits Conference, Feb. 2005, pp.214-215.
[5] B. Razavi, T. Aytur, F.-R. Yang, R.-H. Yan, H.-C. Kang,C.-C. Hsu, and C.-C. Lee, “A 0.13μm CMOS UWBtransceiver,” IEEE International Solid-State Circuits
Conference, Feb. 2005, pp.216-217.
[6] B. Otis, Y.H. Chee, and J. Rabaey, “A 400μW-RX,1.6mW-TX super regenerative transceiver for wirelesssensor networks” IEEE International Solid-State Circuits Conference, Feb. 2005, pp. 396-397.