Technical-Report

トレンチMOSFETのゲート形成に必要な成膜技術の紹介【サムコ（株）基盤技術研究所】■はじめに膜したゲート酸化膜を作製した。トレンチ底面の厚さは、ALD-SiO2膜とPECVD-SiO2 膜 の 積 層 膜 が138nm、PECVD-SiO2 膜 の み が173nmであり、いずれも成膜後にポストアニールを行っている。

炭化ケイ素（SiC）や窒化ガリウム（GaN）は､その物性からパワーデバイス市場においてSiに代わりうる材料として期待されている。SiCに関しては、昇華法の発展によりSiC基板の入手が容易になったことか
らSBDやMOSFET等のデバイス開発が加速し､モジュール化も進められている。MOSFETでは、低損失化を目的にさらなる低オン抵抗化､高耐圧化に向けた開発が行われている｡特にトレンチMOSFETは一部で実用化されており､SJ-MOSFETやIGBT等の研究開発が行われている｡GaNに関しては､今後数年以内にNaフラックス法等の進歩によりGaN基板の入手が容易になり､かつイオン注入等によるp・nタイプの生産が可能になり、実用化が加速すると予測している。いずれの材料においてもトレンチゲートが重要であり､トレンチ加工､ゲート酸化膜形成および電極形成は必須の要素技術である。当社はこれまでSiC､GaNのトレンチ加工技術に関する取り組みを続けている｡［1,2]ここでは高耐圧化のためのトレンチ部へのゲート酸化膜の成膜およびゲート電極としてのタングステンの成膜について紹介する。

図1にTZDB法によるトレンチ型SiC MOS構造のゲート酸化膜の絶縁破壊電圧を示す。図1より算出したトレンチ側面のALD-SiO2 膜とPECVD-SiO2 膜の積層膜とPECVD-SiO2 膜のみのそれぞれの絶縁破壊強度は11.2 MV/cmと10.0 MV/cmであった。また、図2にオフ 状 態 で のトレン チ 型SiC MOSFETの 耐 圧 測 定 結 果 を 示 す。
ALD-SiO2 膜とPECVD-SiO2 膜の積層膜は耐圧が1,500Vと良好な結 果であり、トレンチ底 面の酸 化 膜の膜 厚 が 薄 いにも関 わらず
PECVD-SiO2 膜の耐圧値1,300Vよりも優れた特性を示した。この結果から、ALD-SiO2 膜をPECVD-SiO2 膜とデバイス界面の間に成膜することで、界面準位密度が低減されたことが示唆される。
■熱CVDによる金属ゲート電極の形成

高融点金属であるタングステン（W）は、パワーデバイスのコンタクト電極として期待されている。また、タングステンは低抵抗でかつゲート酸化膜との界面での空乏化が発生しないためPoly-Siに比べて優れており、SiCやGaN系のパワー MOSFETのゲート電極としても期待されている。トレンチ構造への適用を検証するためにモノシランとWF6 およびH2 を用いた熱CVDによるタングステンの成膜を試みた。

■トレンチ構造に適したゲート酸化膜の成膜と評価

SiC､GaN系のトレンチ MOSFETでは、逆バイアス印加時にトレンチ底面角部のゲート酸化膜に電界が集中し破壊するという課題がある。一般的には､トレンチ底部をラウンド形状にすることにより電界集中を緩和している｡当社では､この課題を解決する方法としてトレンチ側壁（MOSゲート部､SiO2 : 〜50nm）の膜厚は薄く、トレンチ底プラズマCVD装置 SAMCO PD-220Lを熱CVD用に改造して成膜した。トレンチ幅の違う2種類のパターンに膜厚30 nm狙いでタングステンの成膜を行った。成膜結果を図3に示す。図3より、表面の凹凸が少ない滑らかな膜がカバレッジ性よく成膜できていることが確認できた。成膜時間を調整することでトレンチへの埋め込みも可能になると考えており、ゲート電極としてだけではなくコンタクト電極の形成にも応用できると考えている。

面の膜厚は厚くした酸化膜を形成することを提案する。当社のカ
ソードカップリングタイプのPECVDによるSiO2 成膜では、トレンチ側壁より底面の膜厚を厚くすることが可能である。つまり、酸化膜の耐圧を利用するこの方法によりデバイスの高耐圧化を実現できる。しかし､プラズマがSiC表面に与える影響（一般的にプラズマダメージ）によって界面準位密度が高くなる懸念がある｡そこでSiO2 ／ SiC界■おわりに面に関しては､低界面準位､低オン抵抗を達成すべく新しいAtomicLayer Deposition（ALD）を提案する。

トレンチMOSFETのゲート形成に必要なゲート酸化膜の成膜と金当 社では、ALDで成 膜したSiO2 膜（ALD-SiO2､プラズマレス）とPECVDで成膜したSiO2（PECVD-SiO2）の積層膜によるゲート酸化属ゲート電極の成膜について新たな提案を行い、特性やカバレッジ性を確認した。また、当社ではSiCやGaN系のトレンチMOSFETの作製に必要不可欠なエッチングについても技術の蓄積があり、開発を行っている。

膜の形成を試みた。形成後アニールを行い、MOSキャパシタとトレンチ型SiC MOSFETを試作し、ゲート酸化膜の性能評価を行った。
積層膜によるゲート酸化膜は、デバイスとの界面にALD-SiO2 膜（SAMCO AL-1使 用）をトレン チ 側 面 に20nm、そ の 上 にPECVDSiO2 膜（SAMCO PD-270STL 使 用）を30nmの 合 計 50nm 成 膜 し■参考文献[1] Samco NOW vol.104 Technical-Report, 2019年1月た。また、比較のためPECVD-SiO2 膜のみでトレンチ側面に50nm成TZDB (D-S common ground)

1.E-04Single PECVD-SiO2 film

Leakage (A)

1.E-05

ALD-SiO2 andPECVD-SiO2
multilayer film

1.E-06
1.E-07GS

1.E-08S

1.E-09BPW

1.E-101.E-11

D01020

3040

5060

7080

Voltage (V)

図1 2種類のゲート酸化膜の絶縁破壊電圧測定

Vgs = 0 V

1.E-0490100

Oﬀ state Drain Current (A)1.E-031,300 V

1.E-051,500 V

1.E-06 - Single PECVD-SiO film
2
1.E-07 - ALD-SiO2 and PECVD-SiO2
multilayer film
1.E-08W (30 nm thickness)

W (30 nm thickness)

1.E-09
1.E-101.E-11
1.E-12

0500

1,000

1,500

Drain to Source Voltage (V)2,000

図2 オフ状態 (Vgs = 0 V) でのトレンチ型SiC MOSFETの耐圧測定

vol.106
サムコ株式会社[2] Samco NOW vol.105 Technical-Report, 2019年4月

Wide pattern (Aspect ratio : 1.3)

図3 トレンチ構造へのタングステンの成膜2019年 7月発行

〒612-8443 京都市伏見区竹田藁屋町36

TEL 075-621-7841 FAX 075-621-0936 E-mail koho@samco.co.jp

Narrow pattern (Aspect ratio : 2.2)https://www.samco.co.jp/