電子情報技術産業協会技術レポート
Technical Report of Japan Electronics and Information Technology Industries Association

JEITA EDR-7101

電子デバイスモデル仕様書標準化の必要性調査報告
Report on a study of the need for standardizationof model specifications for electronic devices

2023 年 3 月制定

作成

半導体標準化専門委員会
Semiconductor Standardization Committee

発行

一般社団法人 電子情報技術産業協会
Japan Electronics and Information Technology Industries Association

JEITA EDR-7101

目

次
ページ

まえがき
序文

ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

1

1

適用範囲

ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

1

2

引用規格

ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

1

3

用語，定義及び略語

ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

1ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

1ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

2ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

2

3.1

用語及び定義

3.2

略語

4

背景と目的

4.1

背景

ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

2

4.2

目的

ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

2

5

実施内容

ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

3

5.1

概要

ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

3

5.2

シミュレーション作業プロセスに想定されるシナリオ及びリスクꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

3

5.3

実証実験題材ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

4

5.4

実証実験シナリオꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

5ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

7ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

7ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

7ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

7

6

結果

6.1

想定シナリオから分かったモデル要件①―設計情報に基づくモデル選定

6.1.1

モデルの使用用途が不明確

6.1.2

モデル仕様書に端子リード成分有無の情報記載がない

6.1.3

モデル仕様書にトランジスタコンパクトモデル種類の情報記載がない

ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

8

6.1.4

モデル仕様書に S-parameter 形式モデルの周波数範囲の情報記載がない

ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

8

6.1.5

モデル仕様書に使用する回路シミュレータの種類の情報記載がない

ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

9

6.1.6

モデル仕様書に使用する回路シミュレータのバージョン情報の記載がない

ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

9

6.1.7

モデル仕様書にモデル容量特性有無の情報記載がない

ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

10

6.1.8

モデル仕様書に前提条件（ゲートドライバ抵抗有無）の情報記載がない

ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

11

6.1.9

モデル仕様書に寄生インダクタンスモデルの種類の情報記載がない

ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

11

6.1.10 モデル仕様書に負荷インダクタンスモデルの種類の情報記載がない

ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

12ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

12

6.2

想定シナリオから分かったモデル要件②―解析設定条件

6.2.1

モデル使用者が電磁界シミュレータのメッシュ数の設定を誤るꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

12

6.2.2

モデル使用者が電磁界シミュレータの解析領域の設定を誤るꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

13

6.2.3

モデル使用者が電磁界シミュレータの解析周波数範囲の設定を誤るꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

14

6.2.4

モデル使用者が異なる種類の電磁界シミュレータを使用する

ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

15

6.3

想定シナリオから分かったモデル要件③―解析結果考察ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

16

6.3.1

モデル仕様書に解析結果の波形確認方法の情報がない

ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

16ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

17

6.4

想定外シナリオから分かったモデル要件

6.4.1

モデル仕様書に等価回路に寄生成分の記載がない

ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

17

6.4.2

モデル仕様書に実測結果観測位置の記載がない

ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

19

6.4.3

モデル仕様書に入力信号の仕様情報がない

ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

19

(0)
(1)

JEITA EDR-7101
6.5

実証実験から得られたシミュレーション実施時の留意事項（参考） ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

19ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

20ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

20

6.5.1

基板の実装部品の配置及び寸法の情報について

6.5.2

基板・実装部品の物性情報

6.5.3

基板 S-parameter 形式モデルのポート名の情報について

6.5.4

基板 S-parameter 形式モデル使用時のデバイスモデルの接続方法について

6.5.5

基板の波形観測点の情報について

6.5.6

S-parameter 形式モデルの周波数範囲の外挿について

6.6
7

ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

21ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

21ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

23ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

23ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

24ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

29ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

29ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

29

モデル仕様書に定義すべき項目の考察
まとめと今後の課題

7.1

まとめ

7.2

今後の課題

附属書 A（参考）集積回路実証実験

ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

30ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

30ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

30ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

30

A.1

実証実験の概要

A.2

題材

A.3

実証実験方法

附属書 B（参考）MOSFET スイッチング回路実証実験

ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

32ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

32ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

32ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

33ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

33

B.1

実証実験の概要

B.2

題材

B.3

検証シナリオ

B.4

各シナリオのシミュレーション条件

附属書 C（参考）IGBT ダブルパルス回路実証実験

ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

35ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

35ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

35ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

37ꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏꞏ

37

C.1

実証実験の概要

C.2

題材

C.3

検証シナリオ

C.4

各シナリオのシミュレーション条件

(1)
(2)

JEITA EDR-7101

まえがき
この技術レポートは，一般社団法人 電子情報技術産業協会（JEITA）半導体システムソリューション技
術委員会/デバイスモデル DX 推進 SC/モデル要件 WG/規格ガイドライン TG が作成したものである。
この規格は，著作権法によって保護されている著作物であるため，許可なくこのレポートの一部又はすべてを複製・転載することを禁止する。
この技術レポートは，その一部が工業所有権（特許権，実用新案権，意匠権など）に抵触する可能性に関係なく制定されている。一般社団法人 電子情報技術産業協会は，このような工業所有権に係る確認について，責任はもたない。
この技術レポートは，JEITA TSC-16（電子情報技術産業協会規格類の作成基準）の様式によって作成し
てある。

(

1
JEITA EDR-7101

電子情報技術産業協会技術レポート

電子デバイスモデル仕様書標準化の必要性調査報告
Report on a study of the need for standardizationof model specifications for electronic devices
序文
近年，半導体を用いるシステムの複雑化，高信頼化や開発コスト削減，開発期間短縮のため，シミュレー
ション技術を活用する仮想設計の実用化が推進されている。仮想設計では目的に応じたシミュレーション
モデルが必要である。半導体・電子部品ベンダが提供する電子デバイスモデルは，回路シミュレーション等に用いられる。これらのモデルは各ベンダ独自の分類方法で Web サイトに公開される無償モデルや機密保持契約 NDA を要する限定モデルである。これらのモデルは次の課題がある。①欲しいモデルがタイムリーに提供されていない。②十分な種類が提供される状態になっていない。③モデル使用者の使用目的に応じたモデルかどうかが不明。例えば，モデルが入手困難な場合や，入手できた場合でも目的に適するか分からず動作確認が必要な場合がある。具体的には，温度や電圧に依存する特性及びパッケージ成分包含の不明点や，3D 構造に関する情報提供の少なさ等の課題がある。したがって，モデルが円滑に提供されること，及びモデル使用者が使用目的への適合性を判断できる情報を提供することが，課題解決の糸口と考えられる。
本技術レポートは，上記課題のうち，シミュレーション目的に適するか判断するために必要な情報を，具体的な事例を用いて調査実証し，モデル仕様書作成及びその標準化の必要性について提案するものであ
る。
1

適用範囲
この技術レポートは，回路シミュレータで使用する，受動素子，半導体素子，集積デバイス等の電子デバイスのシミュレーションモデル，基板構造を電磁界シミュレーションにより抽出した基板モデル，及びそれらを使用するシミュレーションに適用される。
2

引用規格
引用規格なし。

3

用語，定義及び略語

3.1

用語及び定義a)モデル
回路シミュレータで使用する，受動素子，半導体素子，集積デバイス等の電子デバイスのシミュレー
ションモデルの省略呼称。

b) モデル作成者
モデルを作成又は提供する法人又は個人。

2
JEITA EDR-7101
c)モデル使用者
モデルを使用する法人又は個人。

d) モデル仕様
モデルが表現する機能特性や使用する際の前提条件など。
e)

モデル要件
モデル仕様の構成要素。

f)モデル仕様書モデル仕様を文書にしたもの。

3.2

略語

a)

マイコン
マイクロコントローラb) ADC
Analog-to-Digital Converterc)

FFT
Fast Fourier Transformd) S-parameter
Scattering parameter
e)

SPICE
Simulation Program with Integrated Circuit Emphasis

4

背景と目的

4.1

背景

現在，半導体・電子部品ベンダが提供するモデルは，モデル使用者が使用適否を判断するための情報が不足している場合がある。このため，モデル使用者は自身のシミュレーション対象においてモデルの使用目的への適合性を判断できず，検証作業に時間がかかる状況が発生している。
また，この情報不足から，モデルに関する技術知見レベルによっては，扱い方に相違が生じてしまい，
シミュ―ション結果に齟齬が発生するという問題もある。仮想設計の実用化のためには，これらの問題が解決されることが必要であり，具体的には，温度や電圧に依存する特性といったモデルが表現する機能特性や，パッケージ成分やデバイス内部の 3D 構造が反映されたモデルであるかなどのモデルを使用する際の前提条件が記載されたモデル仕様書の活用が有用であると考えられる。
4.2

目的

仮想設計に必要となるモデルの円滑な提供と，使用目的に対する適合性を判断できる情報提供手段として，要件が記載されたモデル仕様書が有用であると考えられる。そのモデル仕様書の必要性を調査するた
めに，モデル仕様書に定義すべき具体的な項目を調査し，それらの実証実験を実施する。

3
JEITA EDR-7101
5

実施内容

5.1

概要

シミュレーションでは，モデルに対する情報不足や技術不足があった場合に様々な問題が発生する状況とリスクが予想される。そこで，シミュレーション作業の各プロセスにおいて，情報不足や技術不足があった状況のシナリオ及びリスクを想定し，実際にシミュレーションを行うことによってそれらを検証する。
検証に当り，複数の回路題材を選定し想定シナリオ及びリスクを用意した。検証では想定シナリオに沿って，情報不足や技術不足のある場合とない場合のシミュレーションを行い，両者の結果を比較することによって，各シナリオで想定した情報不足や技術不足の影響度合いを評価する。また，参考として，実証実
験から得られたシミュレーション実施時の留意事項をまとめる。
最後に，評価結果に基づいてモデル仕様書に記載すべき項目を考察し，モデル仕様書作成及びその標準化の必要性を提案する。
5.2

シミュレーション作業プロセスに想定されるシナリオ及びリスクモデルを使用した一般的なシミュレーションプロセスとモデル使用時に想定されるシナリオ及びリスクを図 1 に示す。プロセスは設計情報に基づき必要なモデルを選定するシミュレーションプロセス 1，検証
内容に適した解析設定を決めるシミュレーションプロセス 2，及び解析結果を分析するシミュレーション
プロセス 3 の，三つのプロセスで構成される。
シミュレーションプロセス 1 では，モデル作成者がモデル作成時に，意図した使用用途が不明確な場合
やモデル仕様の機能特性や前提条件が不明確な場合に期待するシミュレーション結果を得られない，というシナリオ及びリスクが考えられる。
シミュレーションプロセス 2 では，モデル使用者が不適切なシミュレーション条件を設定した場合に期待するシミュレーション結果が得られない，というシナリオ及びリスクが考えられる。
シミュレーションプロセス 3 では，シミュレーション結果の評価方法が不明確な場合はシミュレーション
結果を適切に考察できない，というシナリオ及びリスクが考えられる。

シミュレーション

シミュレーション

シミュレーションプロセス 1プロセス 2プロセス 3

使用者設計情報に基づくモデル選定

使用者解析設定

解析結果考察モデル使用時モデル使用用途
シナリオ・リスクモデル使用用途が不明確（→ No.1-1）

実証実験

モデルの
機能特性・前提条件

モデル使用時モデル使側時回路 SIM/電磁界 SIM

回路 SIM/電磁界 SIM

シナリオ・リスクモデル仕様の機能特性/
前提条件が不明確（→ No.1-2～1-10）

シナリオ・リスク
設定条件指定が不明確（→ No.2-1～2-4）

シナリオ・リスク
分析方法指定が不明確（→No.3-1）

実証実験

実証実験

実証実験

・想定シナリオから分かったモデル要件（→ 6.1，6.2，6.3）
・シナリオ想定外から分かったモデル要件（→ 6.4)モデル仕様書に定義すべき項目の抽出
図 1―シミュレーションプロセスから想定したシナリオ及びリスクの検証手順

4
JEITA EDR-7101
5.3

実証実験題材実証実験では，JEITA デバイスモデル DX 推進 SC 参加各社から得た実際の製品設計におけるモデル使
用時の課題を集約し，評価特性を端的に表現する回路を題材として選定した。表 1 に実証実験に用いた三つの題材を示し，図 2，図 3，図 4 に題材に用いた検証回路図を示す。それぞれの題材において，期待する情報が備わっている場合と，情報不足がある場合のシナリオを作成し実際にシミュレーションを行った。
各題材の詳細は附属書に記載する。
表 1―実証実験題材
回路

No.

評価特性

詳細

1

集積回路

ADC 入力特性

附属書 A を参照

2

MOSFET スイッチング回路

スイッチングノイズ特性

附属書 B を参照

3

IGBT ダブルパルス回路

スイッチング波形サージ

附属書 C を参照

VDD

R1

R2

サーミスタ

R0

RC フィルタ
ADC 入力端

C1

C0

C2

図 2―集積回路の題材

+
R1

C2

C1

Vd
+
FET1

−

VG

図 3―MOSFET スイッチング回路の題材

VIN

5
JEITA EDR-7101

L4
L5

IGBT2

L3

VIN

+

Vce

C1

+
−

L2
R2

D2

Vge
IGBT1

R1
VG

D1
L1
Ic

図 4―IGBT ダブルパルス回路の題材
5.4

実証実験シナリオ

実証実験で用意した想定シナリオ及びリスクの内容を表 2 に示す。
表 2―実証実験シナリオ
シナリオ シミュレーション
No.
プロセス

想定シナリオ

想定リスク実証実験内容

題材

実証実験
結果

1-1

プロセス 1モデルの使用用途 モデル使用者に必要十分な 使用用途に対する認識ずれ
設計情報に基づく が不明確。
機能・精度のモデルが提供 により生じるモデルの機能モデル選定
されず，期待するシミュレー や精度の差異を確認する。
ション結果を得られない。

集積回路

6.1.1 参照

1-2

モデル仕様書に端 期待するシミュレーション パッケージの端子リード成
子リード成分有無 結果を得られず，ノイズ特 分ありとなしのモデルを用意し，回路シミュレーションの情報記載がない｡ 定の判断を誤る。
結果の差異を確認する。

MOS
FET
回路

6.1.2 参照

1-3

モデル仕様書にト 期待するシミュレーション コンパクトモデルに BSIM3 MOS
FET
ランジスタコンパ 結果が得られず，ノイズ特 を使用したモデルと MOS3を使用したモデルを用意し， 回路
クトモデル種類の 定の判断を誤る。
回路シミュレーション結果
情報記載がない。
の差異を確認する。

6.1.3 参照

1-4

モ デ ル 仕 様 書 に 期待するシミュレーション S-parameter 形式モデルの周 MOS
FETS-parameter 形式モ 結果を得られず，ノイズ特 波数範囲が広帯域のモデルと狭帯域のモデルを用意し， 回路
デルの周波数範囲 定の判断を誤る。
回路シミュレーション結果の情報記載がない｡の差異を確認する。

6.1.4 参照

1-5

モデル仕様書に使 期待するシミュレーション 異なる回路シミュレータで MOS用する回路シミュ 結果を得られず，ノイズ特 シミュレーションを実施し， FET
結果の差異を確認する。
回路
レータの種類の情 定の判断を誤る。
報記載がない。

6.1.5 参照6
JEITA EDR-7101
表 2―実証実験シナリオ（続き）
シナリオ シミュレーション
No.
プロセス

想定シナリオ

想定リスク実証実験内容

題材

実証実験
結果

1-6

モデル仕様書に使 期待するシミュレーション
用する回路シミュ 結果を得られず，ノイズ特レータのバージョン 定及び損失特性の判断を誤情報の記載がない｡ る。

シミュレータのバージョン
依存により，サポートしている/していないモデル形式を用意し，回路シミュ
レーション結果の差異を確
認する。

IGBT
回路

6.1.6 参照

1-7

モデル仕様書にモ 期待するシミュレーション IGBT モデルの容量特性を
デル容量特性有無 結果を得られず，ノイズ特 実測と合わせ込んだモデルの情報記載がない｡ 定及び損失特性の判断を誤 と合わせ込んでいないモデルを用意し，回路シミュる。
レーション結果の差異を確
認する。

IGBT
回路

6.1.7 参照

1-8

モデル仕様書に前 期待するシミュレーション テストベンチ回路にゲート
提条件（ゲートド 結 果 を 得 ら れ ず ， ス イ ッ ドライバのゲート抵抗があ
ライバ抵抗有無） チング特定の判断を誤る。 る 場 合 と な い 場 合 を 用 意
し，回路シミュレーションの情報記載がない｡
結果の差異を確認する。

IGBT
回路

6.1.8 参照

1-9

モデル仕様書に寄 期待するシミュレーション IGBT のリードフレーム+バ
生インダクタンス 結果を得られず，ノイズ特 スバーのモデルに対して，
理想インダクタンスモデル
モデルの種類の情 定の判断を誤る。
と電磁界シミュレータで求報記載がない。
めた S-parameter 形式モデルを用意し，回路シミュレー
ション結果の差異を確認す
る。

IGBT
回路

6.1.9 参照

1-10

モデル仕様に負荷 期待するシミュレーション モータコイル+ケーブルのインダクタンスモ 結果を得られず，ノイズ特 モデルに対して，理想インダクタンスモデルと電磁界
デルの種類の情報 定の判断を誤る。
シミュレータで求めた記載がない。
S-parameter 形式モデルを用意し，回路シミュレーション
結果の差異を確認する。

IGBT
回路

6.1.10 参照

モデル使用者が電磁界シミュレータのメッシュ数の設定を誤る。

適切なシミュレーション条
件を設定できず，モデル作
成者のシミュレーション結果が再現できない。

電磁界シミュレータのメッ
シュ数を変えて S-parameter
形式モデルを生成し，回路シミュレーションでモデル特性の差異を確認する。

MOS
FET
回路

6.2.1 参照

2-2

モデル使用者が電磁界シミュレータの解析領域の設定を誤る。

適切なシミュレーション条
件を設定できず，モデル作
成者のシミュレーション結果が再現できない。

電磁界シミュレータの解析
領域を変えて S-parameter 形式モデルを生成し，回路シ
ミュレーションでモデル特性の差異を確認する。

MOS
FET
回路

6.2.2 参照

2-3

モデル使用者が電 適切なシミュレーション条 電磁界シミュレータの解析
磁界シミュレータ 件を設定できず，ノイズ特 周 波 数 範 囲 を 変 え て
S-parameter 形式モデルを生の解析周波数範囲 性の判断を誤る。
成し，回路シミュレーションの設定を誤る。
でモデル特性の差異を確認
する。

MOS
FET
回路

6.2.3 参照

2-4

モデル使用者が異なる種類の電磁界
シミュレータを使用する。

異なる電磁界シミュレータで生成した基板 S-parameter
形式モデルを用意し，回路シミュレーション結果モデ
ル特性の差異を確認する。

MOS
FET
回路

6.2.4 参照

モデル仕様書に解 シミュレーション結果を適 シミュレーション結果分析
時の FFT の Time Span と析結果の波形評価 切に考察できない。
Window Function の設定を方法の情報記載が変更して，結果の差異を確
ない。
認する。

MOS
FET
回路

6.3.1 参照

2-1

3-1

プロセス 2
解析設定条件プロセス 3
解析結果考察同等の結果を得るためのシ
ミュレーション条件を設定できず，シミュレータの種類でシミュレーション結果
が異なる。

7
JEITA EDR-7101
6

結果

6.1
6.1.1

想定シナリオから分かったモデル要件①―設計情報に基づくモデル選定
モデルの使用用途が不明確（シナリオ：No.1-1，題材：集積回路）実証実験の結果，今回の基本動作検証及びノイズ検証の使用用途には，複雑なマイコンモデルは必要なく，容量 1 個のマイコンモデルで十分な検証結果が得られることが分かった。使用用途の認識合わせ有無
による提供モデルの違いの例を図 5 に示す。モデル選定・モデル授受の際に十分な使用用途の認識合わせが行われない場合，必要以上に複雑なモデルが提供されやすい。モデル作成者は，モデル使用者の潜在的ニーズを推測し，広範囲に満たそうとするためである。反対に，認識ずれによりモデル使用者が必要とす
る機能特性が不足することも懸念される。そのため，モデル仕様書には，作成したモデルの使用用途を明示する必要がある。また，モデル使用者は，モデル作成依頼時の認識ずれを防止し，使用用途や必要とする機能特性を的確にモデル作成者へ伝えるため，今後，モデルの要求仕様書を整備する必要があることが
分かった。

VDD

R1
R2

R0

ノイズ

a)

C1

温度センサ

SW

R2

ADC

R3

使用用途に合った
マイコンモデルR1

ADC IC

MUX

温度センサ

C0

VDD

必要以上に複雑なマイコンモデル

R0

C0

ノイズ

C2

使用目的の認識合わせ前に提供されたモデル

b)

C1

C2

使用目的の認識合わせ後に提供されたモデル

図 5―使用用途の認識合わせの有無による提供モデルの違い
6.1.2

モデル仕様書に端子リード成分有無の情報記載がない（シナリオ：No.1-2，題材：MOSFET スイッチング回路）
MOSFET モデル内に，MOSFET デバイスのパッケージのリードに相当するインダクタンス成分が含まれる場合と含まれない場合で，過渡解析結果に差異が見られた（図 6 参照）。モデル内のリード成分の有無が，評価回路のインダクタンスの増減につながり，反共振の周波数が変動する。リードのインダクタンス成分がない場合（図 6 中青線）
，反共振の周波数は高くなる。シミュレーションを行う上で，モデル仕様書にデバイスのパッケージのリード成分が含まれているか否かの情報の記載が必要である。

20

ドレイン電圧Vd [dBμV]

ドレイン電圧Vd [V]8
JEITA EDR-7101

15
10
5
0
3.2

3.4

3.6

3.8

0

赤：リード有-20

青：リード無

-40
-60
-80
-100
10

4

分析周波数 [MHz]時間 [μs]
a)

100

b)

ターンオフ時_スイッチング波形

ターンオフ時_ノイズスペクトル

図 6―端子リード成分有無によるシミュレーション結果
6.1.3

モデル仕様書にトランジスタコンパクトモデル種類の情報記載がない（シナリオ：No.1-3，題材：MOSFET スイッチング回路）
トランジスタのコンパクトモデルに BSIM3 を使用したモデルと MOS3 を使用したモデルでは，シミュレーション結果に差異が見られた（図 7 参照）。トランジスタのコンパクトモデル精度の違いによりターン
オフ後のスイッチング波形に差異が生じる。今回の差は，MOS3 モデルは ON 抵抗を低くモデル化されていたため生じた。静特性の違いが動特性の結果の違いとなって現れており，モデル仕様書には，使用するコンパクトモデルの種類の情報，及びシミュレーション目的に対して十分な精度をもっているか確認できる情報（実測相関（対実測及び/又は対データシート値））の記載が必要である。

ドレイン電圧Vd [dBμV]

ドレイン電圧Vd [V]

20
15
10
5
0
3.2
a)

3.4

3.6
時間 [μs]3.8

40

赤：BSIM3-20

青：MOS3

-40
-60
-80
-100

ターンオフ時_スイッチング波形

10100
分析周波数 [MHz]b) ターンオフ時_ノイズスペクトル

図 7―トランジスタコンパクトモデル違いによるシミュレーション結果
6.1.4

モデル仕様書に S-parameter 形式モデルの周波数範囲の情報記載がない（シナリオ：No.1-4，題材：MOSFET スイッチング回路）
周波数範囲の異なる S-parameter 形式モデルではシミュレーション結果に差異が見られた（図 8 参照）。
帯域が狭い（図 8 中赤線）と高周波成分が欠落するため，リンギングが小さい。電子デバイスモデルに
S-parameter 形式モデルを使用する際は，モデル仕様書にモデル形式及びその周波数範囲の情報が必要である。さらに，電子デバイスモデルを S-parameter 形式モデルにすることで DC レベルが正しく取れない場合があることに注意が必要であることが分かった。

9
JEITA EDR-7101

ドレイン電圧Vd [dBμV]

ドレイン電圧Vd [V]

8
6
4
2

0

赤：狭帯域

-20

青：広帯域

-40
-60
-80

-100

0
3.2
a)

3.4

3.6
時間 [μs]

3.8

10

4

100
分析周波数 [MHz]b)

ターンオフ時_スイッチング波形

ターンオフ時_ノイズスペクトル

図 8―周波数範囲の異なる S-parameter 形式モデル使用時のシミュレーション結果
6.1.5

モデル仕様書に使用する回路シミュレータの種類の情報記載がない（シナリオ：No.1-5，題材：MOSFET スイッチング回路）
同一の回路に対して，同様の解析条件を設定しても，使用する回路シミュレータによってデフォルト設
定が異なるため，結果に差異が見られた（図 9 参照）。モデル使用者はツールによって結果が変わることを理解して使用する必要がある。また，モデル仕様書には，モデル特性として回路シミュレーション結果を記載する際に，検証に用いたツールのバージョン，及びその設定条件も明示する必要がある。

ドレイン電圧Vd [dBμV]

ドレイン電圧Vd [V]

20
15
10
5
0
3.2

3.4

3.6

3.8

4

0

回路シミュレータ A-20回路シミュレータ H-40回路シミュレータ N

-60
-80
-100
10

100

時間 [μs]分析周波数 [MHz]a) ターンオフ時_スイッチング波形b) ターンオフ時_ノイズスペクトル

図 9―回路シミュレータを変更したシミュレーション結果
6.1.6

モデル仕様書に使用する回路シミュレータのバージョン情報の記載がない（シナリオ：No.1-6，題材：IGBT ダブルパルス回路）
シミュレータのバージョン依存により，サポートしている/していないモデル形式を用意した結果，シミュレーション結果に差異が見られた（図 10 参照）。モデルが対応してないツールバージョン（図 10 中赤線）で解析すると，モデルパラメータの算出式違いにより特性が変化しリンギング周波数に影響を及ぼした。モデル仕様書には，モデル特性としてシミュレーション結果を記載する際に，検証に用いたツールのバージョンを併記する必要がある。

10
JEITA EDR-7101

600
400
200
0
-200
5

10

15

コレクタ-エミッタ間電圧Vce [V]ツールバージョン非対応

0

1000

1000

ツールバージョン対応
800

コレクタ-エミッタ間電圧Vce [V]コレクタ-エミッタ間電圧Vce [V]

1000

800
600
400
200
0
-200

20

5.3

時間 [μs]

5.5

5.7

800
600
400
200
0
-200
15.1

15.3

15.5

時間 [μs]

時間 [μs]

コレクタエミッタ間電圧 Vce_スイッチング波形

図 10―異なるシミュレータバージョンによるシミュレーション結果
6.1.7

モデル仕様書にモデル容量特性有無の情報記載がない（シナリオ：No.1-7，題材：IGBT ダブルパルス回路）
IGBT モデルにおいて，容量特性を合わせ込んだモデルと合わせ込んでいないモデルとではシミュレー
ション結果に差異が見られた（図 11 参照）。容量特性をフィッティングしたモデル（図 11 中青線）ではリンギングが表現できているが，容量特性をフィッティングしていないモデル（図 11 中赤線）ではリンギングが発生していない。さらに，オン/オフ時のスルーレートが変化するため，損失計算結果が大きく変化する
ことが確認できる。モデル仕様書には，モデル化対象の容量特性，及び実測相関（対実測及び/又は対デー
タシート値）に容量特性の再現有無を記載する必要がある。
900

800

容量特性非合わせ込み

600
400
200
0
-200
0

5

10

15

20

コレクタ-エミッタ間電圧Vce [V]900
容量特性合わせ込み

コレクタ-エミッタ間電圧Vce [V]コレクタ-エミッタ間電圧Vce [V]

1000

700
500
300
100
-100
-300
-500
5

時間 [μs]

容量特性合わせ込み
容量特性非合わせ込み

150

損失 Vce×Ic [kW]損失 Vce×Ic [kW]

300
100
-100
-300
-500
15.1

15.4

15.7

16

時間 [μs]

コレクタエミッタ間電圧 Vce_スイッチング波形

200

100
50
0
-50
-100
5

500

時間 [μs]

250

0

6

10

15

時間 [μs]

b)

20

250

250

200

200

150

150

損失 Vce×Ic [kW]

a)

5.5

700

100
50
0

100
50
0

-50

-50

-100

-100
15.1

5

5.5

6

時間 [μs]損失 Vce×Ic_スイッチング波形

図 11―容量特性の合わせ込み有無によるシミュレーション結果

15.4

15.7

時間 [μs]16

11
JEITA EDR-7101
6.1.8

モデル仕様書に前提条件（ゲートドライバ抵抗有無）の情報記載がない（シナリオ：No.1-8，題材：IGBT ダブルパルス回路）
テストベンチ回路にゲートドライバ抵抗がある場合とない場合では立ち上がり時間に 110ns の差があり，シミュレーション結果に差異が見られた（図 12 参照）。これは，ゲートドライバ抵抗を付けず，ゲート端子に理想電源を直付けした場合，CR による信号遅延が発生せずに IGBT が ON/OFF する。このため，出力波形の立ち上がり/立ち下がりの遅延時間に大きく影響することになる。ゲートドライバの抵抗値はス
イッチング特性を決める重要な要素であり，モデル仕様書には，モデルの前提条件となる，検証用テスト
ベンチ回路図及びゲートドライバの抵抗値の情報を記載する必要がある。

ゲートドライバ抵抗なし

600
400
200
0
-200
0

5

10

15

20

900
800
700
600
500
400
300
200
100
0
-100
-200
5

時間 [μs]

a)

5.5

15

15.5

16

時間 [μs]コレクタ-エミッタ間電圧 Vce_スイッチング波形
20
ゲートドライバ抵抗あり

15

ゲートドライバ抵抗なし

ゲート電圧Vge [dBV]

0

10
5
0

ゲートドライバ抵抗あり

-5
0

5

ゲートドライバ抵抗なし
10
15

20

-20

-40

-60
0.1

時間 [μs]

b)

6

900
800
700
600
500
400
300
200
100
0
-100
-200

時間 [μs]20

ゲート電圧Vge [V]コレクタ-エミッタ間電圧Vce [V]コレクタ-エミッタ間電圧Vce [V]ゲートドライバ抵抗あり
800

コレクタ-エミッタ間電圧Vce [V]1000

ゲート電圧 Vge_スイッチング波形

1

10

100

分析周波数 [MHz]c)

ゲート電圧 Vge_ノイズスペクトル

図 12―前提条件（ゲートドライバ抵抗）の有無によるシミュレーション結果
6.1.9

モデル仕様書に寄生インダクタンスモデルの種類の情報記載がない（シナリオ：No.1-9，題材：IGBT ダブルパルス回路）
IGBT のリードフレーム+バスバーの寄生インダクタンスモデルを理想定数から高周波数特性をもつ
S-parameter 形式モデルに変更するとシミュレーション結果に差異が見られた（図 13 参照）。構造形状に起因する寄生成分が付加されることで周波数特性が変化する。ベアチップを用いる場合は，モデル使用者が使用するリードフレーム構造に起因した周波数特性の影響が現れることに注意する必要がある。モデル仕様書には，モデル形式及び実測相関（対実測及び/又は対データシート値）の記載が必要である。

12
JEITA EDR-7101

800

コレクタ-エミッタ間電圧Vce [V]コレクタ-エミッタ間電圧Vce [V]

寄生L(理想定数)
寄生L(S-parameter)

600
400
200
0
-200
-400
0

5

10

15

1000

コレクタ-エミッタ間電圧Vce [V]

1000

1000

800
600
400
200
0
-200
-400
5

20

5.5

6

800
600
400
200
0
-200
-400
15.1

15.4

時間 [μs]

時間 [μs]15.7

16

時間 [μs]

コレクタエミッタ間電圧 Vce_スイッチング波形

図 13―寄生インダクタンスモデルの差異シミュレーション結果
6.1.10 モデル仕様書に負荷インダクタンスモデルの種類の情報記載がない（シナリオ：No.1-10，題材：IGBT ダブルパルス回路）
モータコイル+ケーブルの負荷インダクタンスモデルを理想定数から実測 S-parameter 形式モデルに変更
すると，リンギング周波数に変化が見られた（図 14 参照）。スイッチング後のリンギング波形の傾向に違いがみられる。
時間軸波形の傾向を分析する際には，波形分析に必要な詳細度に応じて負荷モデルの粒度（理想定数，
S-parameter 形式など）を選定する必要があることが分かった。モデル仕様書には，モデル形式及び実測相
関（対実測及び/又は対データシート値）の記載が必要である。
1000

800

負荷L(S-parameter)

600
400
200
0
-200
-400
0

5

10

15

20

コレクタ-エミッタ間電圧Vce [V]1000
負荷L(理想定数)

コレクタ-エミッタ間電圧Vce [V]コレクタ-エミッタ間電圧Vce [V]

1000

800
600
400
200
0
-200
-400
5

時間 [μs]

5.5

6

800
600
400
200
0
-200
-400
15.1

15.4

時間 [μs]15.7

16

時間 [μs]

コレクタエミッタ間電圧 Vce_スイッチング波形

図 14―負荷インダクタンスモデルの差異によるシミュレーション結果
6.2
6.2.1

想定シナリオから分かったモデル要件②―解析設定条件
モデル使用者が電磁界シミュレータのメッシュ数の設定を誤る（シナリオ：No.2-1，題材：MOSFET スイッチング回路）
電磁界シミュレータのメッシュ数をデフォルト設定から-15%及び+20%に変更して生成した S-parameter
形式モデルを回路シミュレーションで特性を確認した結果，結果の差異は見られなかった（図 15 参照）。メッ
シュ数で差が出ないようにツールで最適化等の工夫がなされていると考えられる。これにより，本題材の基板モデルに関しては，モデル使用者は電磁界シミュレータのメッシュ数については厳密な注意を払わなくてもよいことが分かった。なお，本シナリオからモデル仕様書に反映すべき事柄は特になかった。

13
JEITA EDR-7101

a)b)

基板パターン CAD データ

基板パターンメッシュ作成後（デフォルト設定）-2-3

メッシュ数 ソルバーデフォルト

振幅[dB]-4(648,237)

-5

メッシュ数

-6
-7

(805,102)

-8

メッシュ数

-9

(562,720)

デフォルト+20%

デフォルト-15%

-10
0

200

400

600

800

1000

周波数[MHz]図 15―電磁界モデルメッシュ数を変更した場合のシミュレーション結果（伝達特性 S34）
6.2.2

モデル使用者が電磁界シミュレータの解析領域の設定を誤る（シナリオ：No.2-2，題材：MOSFET スイッチング回路）
今回の検証に用いたシミュレータの場合，ツールベンダ推奨の解析領域は，解析最大周波数の λ/4 以上（1GHz の場合 λ/4=75mm）であった。推奨値に基づき λ/4 以上解析領域を確保している解析条件±100mm
及び±1000mm 時では同等の結果が得られることが確認できた（図 16 参照）。解析領域の推奨値はシミュ
レータの解法や境界条件によって変化するため，モデル使用者は使用する電磁界シミュレータと解析対象に応じた適切な解析領域を確保する必要があることが分かった。なお，本件は電磁界シミュレータの使用方法に関する注意事項のため，本シナリオからモデル仕様書に反映すべき事柄は特になかった。

14
JEITA EDR-7101

解析領域条件±100mm の場合-2

振幅[dB]-3-4

解析モデル端から-5

解析領域端までの距離

-6

±10mm

-7

±100mm-8±1000mm

-9
-10
0

200

400

600

800

1000

周波数[MHz]図 16―電磁界モデル解析領域を変更した場合のシミュレーション結果（伝達特性 S34）
6.2.3

モデル使用者が電磁界シミュレータの解析周波数範囲の設定を誤る（シナリオ：No.2-3，題材：MOSFET スイッチング回路）
電磁界シミュレータの解析周波数を広帯域と狭帯域でそれぞれ解析して取得した S-parameter 形式モデルを用いて回路シミュレーションを行ったところ，結果に差異が見られた。狭帯域の S-parameter 形式モデ
ルは過渡波形でリンギングが小さくなる。狭帯域の S-parameter 形式モデルは高周波成分が抜け落ちたためと考えられる。結果を図 17 に示す。
これにより，モデル使用者は電磁界シミュレータの解析周波数範囲に注意を払う必要があることが分かった。具体的には，周波数分析結果に含めたい周波数成分に必要な周波数範囲の目安として Knee 周波数𝑓0.5⁄𝑇 を用いるとよい。ここで，𝑇 は電圧時間軸波形の立ち上がり時間であり，電圧変化の 10～

90%にかかる時間を表す。なお，本件は電磁界シミュレータの使用方法に関する注意事項のため，本シナ
リオからモデル仕様書に反映すべき事柄は特になかった。

15
JEITA EDR-7101-2-3

モデルに使用した-4
振幅[dB]

S-parameter(S34)の

0.1M〜10MHz

-5

周波数範囲

-6
-7

0.01M～1000MHz-8

0.1M～10MHz

0.01M〜1000MHz

-9
-10
0.01

0.1

1

10

100

1000

周波数[MHz]
ドレイン電圧Vd[dBμV]

ドレイン電圧Vd[V]

20
15
10
5
0
3.2
a)

3.4

3.6
時間[μs]

3.8

0
-20
-40
-60
-80
-100

4

ターンオフ時_スイッチング波形

10b)分析周波数[MHz]100

ターンオフ時_ノイズスペクトル

図 17―電磁界モデル解析周波数範囲を変更したシミュレーション結果
6.2.4

モデル使用者が異なる種類の電磁界シミュレータを使用する（シナリオ：No.2-4，題材：MOSFET スイッチング回路）
同じ CAD データ・3D 構造の情報を使用した場合でも，電磁界シミュレータを変更するとシミュレー
ション結果に差異が見られた（図 18 参照）。各シミュレータのデフォルト設定は，解析時間と解析精度のバランスが異なるために必ずしも同じ結果にはならないと考えられる。モデル使用者はツールによって結果が変わることを理解して使用する必要があり，また，シミュレーション結果を他者と共有する際には，検証に用いたツール名及びバージョンを明示する必要があることが分かった。なお，本件は電磁界シミュ
レータの使用方法に関する注意事項のため，本シナリオからモデル仕様書に反映すべき事柄は特になかった。

16
JEITA EDR-7101

0

H シミュレータ(FEM)

振幅 [dB]-0.5

M シミュレータ(FEM)
P シミュレータ(FDTD)

-1
-1.5
-2
0

200

400

600

800

1000

周波数 [MHz]図 18―電磁界シミュレータを変更したシミュレーション結果（伝達特性 S52）
6.3

想定シナリオから分かったモデル要件③―解析結果考察

6.3.1

モデル仕様書に解析結果の波形確認方法の情報がない（シナリオ：No.3-1，題材：MOSFET スイッチング回路）
シミュレーション結果を分析する際，解析結果の波形確認方法に対する情報がない場合，モデル使用者
により FFT の条件設定が異なり結果評価に差異が生じることが分かった。FFT に用いる時間波形の Time
Span を 40μs とした場合と 5μs とした場合を比較した（図 19 a) 参照）。FFT 結果（図 19 b) 参照）を比較すると，10dB 程度の差が生じていることが確認できる。さらに，FFT を実行する際の Window Function を変更した場合の結果を比較した（図 19 c)，図 19 d) 参照）。FFT 結果に 10dB 程度のレベル差が生じるとともに，ノイズレベルの変動状態が異なる結果が確認でき，FFT は条件設定により分析周波数スペクトルのレベルが変化することが分かる。モデル仕様書の実測相関（対実測及び/又は対データシート値）には，FFTの分析に用いた Time Span と Window Function を記載する必要がある。

17
JEITA EDR-7101

TimeSpan40μs
TimeSpan5μs

15ドレイン電圧Vd [dBV]

ドレイン電圧 Vd [V]

20

10
5
0
0

5

10

15

20
25
時間[μs]

30

35a)

スイッチング_時間波形b)
ドレイン電圧 Vd [dBV]

ドレイン電圧 Vd [V]TimeSpan40μs
15
10
5
0
5

10

15

20
25
時間[μs]

30

35c)

スイッチング_時間波形

TimeSpan40μs
TimeSpan5μs
0.1

40

20

0

0
-10
-20
-30
-40
-50
-60
-70
-80
-90
-100
-110
-120

40

0
-10
-20
-30
-40
-50
-60
-70
-80
-90
-100
-110
-120

1

10
周波数[MHz]

100

1000

スイッチング_ノイズスペクトル

Rectangle
Hanning
0.1

d)

1

10
100
分析周波数[MHz]1000

スイッチング_ノイズスペクトル

図 19―回路シミュレーション結果分析における FFT の設定条件
6.4

想定外シナリオから分かったモデル要件

今回の実証実験を通じ，想定したシナリオ・リスク以外の要因でシミュレーション結果に差異が生じた事例がある。それらのシナリオ・リスクから分かったモデル要件を示す。
6.4.1

モデル仕様書に等価回路に寄生成分の記載がない（題材：MOSFET スイッチング回路）
モデル使用者が電子デバイスモデルを用いる場合，モデルの等価回路図に寄生成分が記載されているとモデルの周波数特性に対する理解が深まる。モデル使用者が電子デバイスモデルの仕様を理解できるように，モデル仕様書には，電子デバイスモデルの等価回路図が記載されることが望ましい（図 20 参照）。

18
JEITA EDR-7101

R1

C2

+

C1
+
−

FET1
VG
VIN

部品

仕様

C1

アルミ電解

等価回路
15megΩ

コンデンサ
100μF/35V
3.0nH 95μF
C2

セラミック

60m
15GΩ

コンデンサ
1μF/100V
2.5nH 0.95μF 8mΩ
R1

抵抗0.5Ω/100W

FET1

13nH

510mΩ

N-Channel FET

Drain

40V/65A
Cgd

Cds

Gate

Cgs
Source

図 20―電子デバイスモデルの等価回路表現例

19
JEITA EDR-7101
6.4.2

モデル仕様書に実測結果観測位置の記載がない（題材：MOSFET スイッチング回路）実証実験では，シミュレーション結果を実測と対比させる場合，回路図とプローブ位置情報だけでは計測位置を誤ってしまい，シミュレーションと実測で齟齬が生じることがあった。モデル仕様書には，検証用テストベンチの情報として，基板の計測位置を対応付けた回路図を記載しておくことが望ましい（図 21参照）。

図 21―基板の計測位置及び等価回路表現例
6.4.3

モデル仕様書に入力信号の仕様情報がない（題材：MOSFET スイッチング回路）実証実験では，回路シミュレーションを実施する際，入力信号波形の詳細仕様の情報がないため，モデル使用者が正しい設定でシミュレーションを実施できないことがあった。モデル使用者の解析条件設定間違いを防止するために，モデル仕様書の検証用テストベンチの情報には，入力信号の波形仕様が記載されている必要があることが分かった（図 22 参照）。

Tr=15ns

Tf=15ns

0V-10V 台形波

R1
FET1

C2

+
C1
VIN

10V

VG

0
TD=1μs+−PW=2μsPER=100μs

図 22―入力信号波形仕様の表現例
6.5

実証実験から得られたシミュレーション実施時の留意事項（参考）

今回の実証実験を通じ，想定したシナリオ・リスク以外の要因でシミュレーション結果に差異が生じた事例がある。今後仮想設計を行う上で留意すべき事柄として，得られた知見を記載する。

20
JEITA EDR-7101
6.5.1

基板の実装部品の配置及び寸法の情報について（題材：MOSFET スイッチング回路）
基板モデル抽出のための電磁界シミュレーションを実施する際，実装部品表や CAD データの部品情報に加えて，部品の配置位置及び構造寸法に関する情報を用いて実装部品を正確に構成することが必要であることが分かった。このため，電磁界シミュレーション用の CAD データを他者と共有する場合は，基板の設計情報を忠実に反映できるように，実装部品の配置及び寸法の情報を明示する必要があることが分かった（図 23 参照）。

ヒートシンクTH4-Φ3.5

SMA3

R1
C2

VD
Q1

C1

GND1 VIN
VG

GND2
SMA1

SMA2

図 23―基板の実装部品配置及び寸法の表現例
6.5.2

基板・実装部品の物性情報（題材：MOSFET スイッチング回路）実証実験では，基板モデル抽出のための電磁界シミュレーションを実施する際，構成する部品の物性が明確でないため，誤った物性を定義し結果に差異が生じることがあった。このため，電磁界シミュレー
ション用の CAD データを他者と共有する場合は，解析に使用した各部品の物性を明記する必要があることが分かった（表 3 参照）。

21
JEITA EDR-7101
表 3―電磁界シミュレーションで使用する物性の表現例
Relative
Permittivity

Part

Relative
Permeability

Bulk
Conductivity

Dielectric
Loss Tangent

Magnetic
Loss Tangent

e.g.

LAND_*

1

0.999991

58,000,00000Copper

LEAD_*

1

0.999991

58,000,00000CopperRESIST_*

3.6

1

0

0

0

Epoxy

0

FR4

4.4

1

HEATSINK

11.000021

0.02

0

FR4

38,000,000

0

0

Al

PIN*

1

PORT_*

1

4,000

10,300,000

0

0

Iron

1

7,000,00000Solder

SOL_*

1

1

7,000,00000SolderTH_*

1

17,000,00000SolderREGION

1

1

0

0

0

vacuum

[S/m]

6.5.3

基板 S-parameter 形式モデルのポート名の情報について（題材：MOSFET スイッチング回路）実証実験では，電磁界シミュレーションで基板モデル（S-parameter 形式）を抽出し，それを用いた回路シミュレーションを実施する際，基板 S-parameter 形式モデルのポート名と電磁界シミュレーション上のポート位置の対応情報がないため，回路接続ができずシミュレーションを実施できないことがあった。このため，シミュレーション結果を他者と共有する際には，モデル使用者が間違いなくネットリストを作成できるように，基板 S-parameter 形式モデルに Port 名を明示する必要があることが分かった（図 24 参照）
。

Port1
:VIN
+
R1

C2

C1

Vd
+
FET1

VIN

−

R1

C2
C1

VD

GS

VG

Port2
:VG

DS
VIN

VG

Port3
:VD

Port4
:DS
Port5
:GS
Port6
:C1
Port7
:C2
Port8
:R1

図 24―基板 S-parameter 形式モデルのポートの表現例
6.5.4

基板 S-parameter 形式モデル使用時のデバイスモデルの接続方法について（題材：MOSFET スイッチング回路）実証実験では，電磁界シミュレーションで基板モデル（S-parameter 形式）を抽出し，それを用いた回路シミュレーションを実施する際，基板モデルの 1 Port に 2 端子素子の電子デバイスモデルを接続させる場
合に，適切に回路接続ができずシミュレーションを実施できないことがあった。電磁界/回路シミュレー
ションの GND 電位の扱いについて，DC～低周波を想定した回路シミュレーションを実施する場合，GND
パターンはパターン上のどの位置でも同電位であると仮定した理想 GND を採用する。一方，高周波を想定した電磁界シミュレーションを実施する場合では，パターン構造に高周波特性を変化させる寄生成分が有り，GND パターン上の 2 点間で電位差が生じる（図 25 a)，図 25 b) 参照）。このため，基準電位及びGND 電位の回路接続で問題が生じる場合がある。

22
JEITA EDR-7101
基板 S-parameter 形式モデルの Port には，基準側端子-信号側端子間の電位・電流の関係が示されている。
よって，回路シミュレーション上で，基板 S-parameter 形式モデルの 1 Port に 2 端子素子の電子デバイスモ
デルを接続させる場合は，一般的に，電子デバイスモデルの基板 S-parameter 形式モデルの Port に接続する端子の反対側の端子を基準電位に接続させる必要がある。このとき，各端子の基準電位は任意に取ることができるため，フローティングノード発生による回路シミュレーションの収束しにくさを回避するためにも，各基準電位側に理想 GND に接続させて解析を実施する（図 25 c) 参照）。その場合，電子デバイスモ
デルは一見理想 GND 電位（V=0）に接続されているように見えるが，実際には，基板 S-parameter 形式モ
デルの Port の電位差は，パターン構造による電位差及び GND 電位を基準とした電子デバイスモデルに生じる電位差を重畳した電位差が適用されることになるため，図 25 b) 及び図 25 d) は等価な解析となる。
上記の知見を用いることにより，回路接続ができて適切な回路シミュレーション結果を得られることが
できた。

電源
パターン

Port8:R1

電源
パターン

Port7:C2
Port5:GS

V1d

VD

Port3:VD

V1c

C2

V1b

+

C1

V2a
V2b

V0f
≠0V

FET1

V0c
≠0V

VG

Port4:DS

V1a

+
－

V0b
≠0V

V3a V3b

Port6:C1

Port1:VIN

V2c

R1

VIN
V0a
≠0V

V0d
≠0V

V0e ≠0V

GND
パターン

Port2:VG

0V←パターン構造の寄生インダクタンス

高周波を想定した場合，パターン構造の寄生インダクタンスがある
ため電子デバイスの各基準電位 V0x は電源電圧 0V とは異なる。

a) 電磁界シミュレーションモデルポート設定例

b)回路シミュレーション回路図（基板 S-parameter 形式なし）

Port5
Port6

Port2

Port7

R1

V0e

+
－

Port1

V0a

V1a

FET1
Port4
:DS V2b
V0d

Port1
:VIN

Port5
:GS V3b

Port2
:VG

Port3

Port8

Port6
:C1 V1b

V3a

ref
V0f

Port7
:C2 V1c
Port8
:R1

V2c

C1

Port3
:VD

+

Port4

V0b

C2

V0c

R1

V1d

2 端子素子の電子デバイスモデルを Port 及び基準電位に接続させる。

基板 S-parameter 形式モデルを用いる場合は、Port 及び任意

この場合，各端子の基準電位は任意に取ることができるため，理想の基準電位（理想 GND）間に電子デバイスモデルを接続

GND に接続させて解析を実施する

させれば，回路図 b）と 回路図 d）は等価な解析となる。

c)

回路シミュレーション回路図（基板 S-parameter 形式あり）

d)

回路シミュレーション回路図（基板 S-parameter 形式あり）

図 25―基板 S-parameter 形式モデル使用時のデバイスモデルの接続方法

V2a

23
JEITA EDR-7101
6.5.5

基板の波形観測点の情報について（題材：MOSFET スイッチング回路）実証実験では，電磁界シミュレーションで基板モデル（S-parameter 形式）を抽出し，それを用いた回路シミュレーションを実施する際，その基板モデルと回路図との接続情報がないため，解析結果を再現できないことがあった。このため，シミュレーション結果を他者と共有する際には，テストベンチ情報に波形観測点を明示する必要があることが分かった（図 26 参照）
。

FET1

+
−

R1

C2

+

Port1:VIN

C1

Port5:GS

+
＋
－

FET1

Port4:DS

波形観測点 p1

Port6:C1

Port2:VG

Port7:C2

VG

b)

回路図

C2
R1

Port8:R1

Port3:VD

a)

C1

+

波形観測点 p1

電磁界シミュレーションで作成した
S-parameter 形式モデル

図 26―波形観測点の表現例
6.5.6

S-parameter 形式モデルの周波数範囲の外挿について（題材：MOSFET スイッチング回路）
回路シミュレーションに S-parameter 形式モデルを用いる場合，S-parameter がもつ周波数範囲外でシミュ
レーションを実施すると結果が大きく異なることが分かった（図 27 参照）。S-parameter 形式モデルに記載されている周波数範囲外で使用すると，シミュレータが外挿した値が用いられ，等価回路モデルから大きく乖離することに注意が必要であることが分かった。

10
等価回路

インピーダンスZ[kOhm]

1

S-parameter形式(10kHz-1GHz)

0.1
0.01
0.001
0.0001

外挿0.00001
0.000001

外挿

S-parameterの範囲
0.001

1

等価回路モデル1000

周波数[MHz]図 27―S-parameter 形式モデルの周波数範囲と利用時の注意点

24
JEITA EDR-7101
6.6

モデル仕様書に定義すべき項目の考察

シミュレーションプロセスの各過程において，シナリオごとにどのような設計上の問題を引き起こすかをいくつかの題材を用いて実証し，モデル仕様書に定義すべき具体的な項目を考察した。得られた結果を要約して表 4 に示す。また，現在検討中のモデル仕様書の記載例を図 28，図 29 に示す。ここで，表 4 中の注釈**は，図 28，図 29 記載例の該当項目を示す。これらにより，モデル使用者は，目的を満たしたモデルの選定と妥当なシミュレーション結果を得るためには，モデルに含まれる特性が明示されたモデル仕様書を用いることが効果的であり，仮想設計に必要なモデルの流通と実用化を加速するためには，モデル
仕様書を標準化することが必要であることが確認できた。
表 4―モデル仕様書に定義すべき項目の一覧
シナリオ シミュレーション
想定シナリオ
プロセス
No.

想定リスク

実証実験
結果

参照する実証実験結果

モデル仕様書に定義すべき項目

1-1

プロセス 1モデルの使用 モデル使用者に必 6.1.1 参照
設計情報に基づく 用途が不明確｡ 要十分な機能・精モデル選定
度のモデルが提供
されず，期待するシミュレーション
結果を得られない。

容量 1 個のマイコンモデル モデルの用途**1
で十分な検証結果が得られた。十分な使用用途の認識合わせが行われない場合，
必要以上に複雑なモデルが提供されやすい。反対に，機能特性が不足することも懸念される。

1-2

モデル仕様書 期 待 す る シ ミ ュ 6.1.2 参照に端子リード レーション結果を
成分有無の情 得られず，ノイズ
報記載がない｡ 特 定 の 判 断 を 誤る。

リードのインダクタンス成 パ ッ ケ ー ジ 寄 生
分 の 有 無 で シ ミ ュ レ ー 成分**2
ション結果に差異が見られた。モデル内のリード成分の有無が，評価回路のインダクタンスの増減につながり，反共振の周波数が変動
する。

1-3

モデル仕様書 期 待 す る シ ミ ュ 6.1.3 参照にトランジス レーション結果がタコンパクト 得られず，ノイズ
モデル種類の 特 定 の 判 断 を 誤情報記載がな る。
い。

コンパクトモデルに BSIM3 コ ン パ ク ト モ デを使用したモデルと MOS3 ルの種類**3，を使用したモデルでは，モ 実測相関（対実測
デ ル 精 度 の 違 い に よ り 及び/又は対デー
ターンオフ後のスイッチン タシート値）**4
グ波形に差異が見られた。

1-4モデル仕様書 期 待 す る シ ミ ュ 6.1.4 参照に S-parameter レーション結果を
形式モデルの 得られず，ノイズ
周波数範囲の 特 定 の 判 断 を 誤情報記載がな る。
い。

S-parameter 形式モデルが狭 モデル形式**5，帯域の場合，高周波成分が 周波数範囲**6
欠落しリンギングが小さくなる結果となった。

1-5モデル仕様書 期 待 す る シ ミ ュ 6.1.5 参照に使用する回 レーション結果を
路シミュレー 得られず，ノイズ
タの種類の情 特 定 の 判 断 を 誤
報記載がない｡ る。

同一の回路に対して，同様 使 用 回 路 シ ミ ュの解析条件を設定しても， レータ**7
使用する回路シミュレータ
によってデフォルト設定が異なるため，結果に差異が
見られた。

1-6

モデル仕様書 期 待 す る シ ミ ュ 6.1.6 参照に使用する回 レーション結果を
路シミュレー 得られず，ノイズ
タのバージョン 特定及び損失特性情報の記載が の判断を誤る。
ない。

モデルが対応してないツー ツ ー ル の サ ポ ールバージョンを使用する トバージョン及と，モデルパラメータの算 び そ の 設 定 条 件
出式違いにより特性に変化 **8が生じてリンギング周波数に影響を及ぼした。

25
JEITA EDR-7101
表 4―モデル仕様書に定義すべき項目の一覧（続き）
シナリオ シミュレーション
想定シナリオ
プロセス
No.

想定リスク

実証実験
結果

参照する実証実験結果

モデル仕様書に定義すべき項目

1-7

モデル仕様書 期 待 す る シ ミ ュ 6.1.7 参照にモデル容量 レーション結果を特性有無の情 得られず，ノイズ
報記載がない｡ 特定及び損失特性の判断を誤る。

容量特性を実測と合わせ モデル化対象の込んだモデルと合わせ込ん 容量特性**9，で い な い モ デ ル で は ， シ 実測相関（対実測
ミュレーション結果に差異 及び/又は対デー
が 見 ら れ た 。 容 量 特 性 を タシート値）**4
フィッティングしたモデル
ではリンギングが表現できているが，容量特性をフィッティングしていないモデルではリンギングが発
生しない。

1-8

モデル仕様書 期 待 す る シ ミ ュ 6.1.8 参照に 前 提 条 件 レーション結果を（ ゲ ー ト ド ラ 得られず，スイッ
イ バ 抵 抗 有 チング特定の判断無）の情報記 を誤る。
載がない。

テストベンチ回路にゲート 検証用テストベン
ドライバのゲート抵抗がな チ及びゲートドラ
い場合，信号遅延が発生せ イバの情報**10ず，出力波形の立ち上がり/
立ち下がりの遅延時間に大きく影響する解析結果と
なった。

1-9

モデル仕様書 期 待 す る シ ミ ュ 6.1.9 参照に寄生インダ レーション結果をクタンスモデ 得られず，ノイズ
ルの種類の情 特 定 の 判 断 を 誤
報記載がない｡ る。

IGBT のリードフレームの モデル形式**5，
寄生インダクタンスモデル 実測相関（対実測を理想定数から高周波数特 及び/又は対デー性をもつ S-parameter 形式モ タシート値）**4
デルに変更するとシミュ
レーション結果に差異が見られた。構造形状に起因す
る寄生成分が付加されることで周波数特性が変化す
る。

1-10

モデル仕様に 期 待 す る シ ミ ュ 6.1.10 参照 モータコイル+ケーブルの モデル形式**5，
負荷インダク レーション結果を
負荷インダクタンスモデル 実測相関（対実測
タンスモデル 得られず，ノイズを 理 想 定 数 か ら 実 測 及び/又は対デー
S-parameter 形式モデルに変 タシート値）**4の種類の情報 特 定 の 判 断 を 誤記載がない。 る。
更すると，リンギング周波数に変化が見られた。

2-1

2-2

プロセス 2
解析設定条件モデル使用者 適切なシミュレー 6.2.1 参照
が 電 磁 界 シ ション条件を設定
ミュレータの できず，モデル作
メッシュ数の 成者のシミュレー
設定を誤る。 ション結果が再現できない。

電磁界シミュレータのメッ 特になし。
シュ数をデフォルト設定か
ら-15%及び+20%に変更して生成した S-parameter 形式
モデルを回路シミュレー
ションで特性を確認した結果，結果の差異は見られなかった。

モデル使用者 適切なシミュレー 6.2.2 参照
が 電 磁 界 シ ション条件を設定
ミュレータの できず，モデル作解析領域の設 成者のシミュレー
定を誤る。
ション結果が再現できない。

ツールベンダ推奨値に基づ 特になし。
き λ/4 以上解析領域を確保している解析条件±100mmと±1000mm 時では同等の結果が得られることが確認
できた。

26
JEITA EDR-7101
表 4―モデル仕様書に定義すべき項目の一覧（続き）
シナリオ シミュレーション
想定シナリオ
プロセス
No.

想定リスク

実証実験
結果

参照する実証実験結果

モデル仕様書に定義すべき項目

2-3

モデル使用者 適切なシミュレー 6.2.3 参照
が 電 磁 界 シ ション条件を設定
ミュレータの できず，ノイズ特解析周波数範 性の判断を誤る。
囲の設定を誤る。

電磁界シミュレータの解析 特になし。
周波数を広帯域と狭帯域でそれぞれ解析して取得した
S-parameter 形式モデルを用いて回路シミュレーションを行ったところ，結果に差異が見られた。狭帯域のS-parameter 形式モデルは過渡波形でリンギングが小さ
くなる。

2-4

モデル使用者 同等の結果を得る 6.2.4 参照
が異なる種類 ためのシミュレーの 電 磁 界 シ ション条件を設定
ミュレータを で き ず ， シ ミ ュ
使用する。
レータの種類でシ
ミュレーション結果が異なる。

同じ CAD データ・3D 構造 特になし。
の情報を使用した場合でも，各電磁界シミュレータのデフォルト設定が異なる
ため，シミュレーション結果に差異が見られた。

3-1

プロセス 3
解析結果考察モデル仕様書 シミュレーション 6.3.1 参照に解析結果の 結果を適切に考察
波形評価方法 できない。
の情報記載がない。

シミュレーション結果を分 実測相関（対実測析する際，FFT の Time Span 及び/又は対デー／Window Function の設定 タシート値）**4を変更すると，結果に差異 に FFT 分析に用が生じることが分かった。 いた Time Span とWindow Function
を記載。

4-1

想定外シナリオか モデル仕様書 期 待 す る シ ミ ュ 6.4.1 参照
ら分かったモデル に等価回路に レーション結果を要件
寄生成分の記 得られず，ノイズ載がない。
特定及び損失特性の判断を誤る。

モデルの等価回路図に寄生 等 価 回 路 の 情 報
成分が記載されているとモ **11
デルの周波数特性に対する理解が深まる。

4-2

モデル仕様書 期 待 す る シ ミ ュ 6.4.2 参照に実測結果観 レーション結果を測位置の記載 得られず，ノイズがない。
特定及び損失特性の判断を誤る。

シミュレーション結果を実 検 証 用 テ ス ト
測と対比させる場合，回路 ベ ン チ 及 び 観 測
図とプローブ位置情報だけ 点の情報**12
では計測位置を誤ってしまい，シミュレーションと実測で齟齬が生じることがあ
ることがあった。

4-3モデル仕様書 期 待 す る シ ミ ュ 6.4.3 参照に入力信号の レーション結果を
仕様情報がな 得られず，ノイズ
い。
特定及び損失特性の判断を誤る。

回路シミュレーションを実 検 証 用 テ ス ト
施する際，入力信号波形の ベ ン チ 及 び 入 力
詳 細 仕 様 の 情 報 が な い た 信号波形**13
め，モデル使用者が正しい設定でシミュレーションを実施できないことがあった。

27
JEITA EDR-7101

図 28―現在検討中のモデル仕様書記載例

28
JEITA EDR-7101

図 29―現在検討中のモデル仕様書記載例（付図）29
JEITA EDR-7101
7

まとめと今後の課題

7.1

まとめ

モデル仕様書に記載すべき具体的ないくつかの項目を，実証実験を通して抽出できた。モデル使用者は，目的を満たしたモデルの選定と妥当なシミュレーション結果を得るためには，モデルに含まれる特性が明示されたモデル仕様書を用いることが効果的であり，仮想設計に必要なモデルの流通と実用化を加速する
ためには，モデル仕様書を標準化することが必要であることが確認できた。
7.2

今後の課題

モデル仕様書の標準化に向けて，モデル仕様書作成規格を整備し，モデル使用者が必要としている情報をモデル作成者が正しくモデルに盛り込むことのできる標準仕様の策定を進めていく必要がある。
また，仮想設計をさらに加速させ，モデル使用者が目的に適するモデルを入手するには，使用用途に対してミスマッチのないモデルの要求仕様書を整備する必要がある。合わせて，仮想設計に必要なモデルの流通及び実用化のための流通アーキテクチャの在り方も検討していく。

30
JEITA EDR-7101

附属書 A
(参考)
集積回路実証実験
A.1

実証実験の概要

モデル使用者がマイコンの ADC 端子に接続するフィルタ特性を評価する場合に，モデル及びモデル仕様の情報の有無に伴うシナリオ及びリスクを想定し，実際にシミュレーションを行うことによってそれらを検証する。
A.2

題材

マイコンのアナログ入力端子への経路のノイズ耐性を検証するため，マイコンの ADC 端子を題材として，端子にノイズを印加したシミュレーションを実施する。具体的には，図 A.1 に示すように，温度セン
サと RC フィルタをマイコンの ADC 端子に接続した回路に対してノイズ注入を行い，その挙動を確認する。

VDD
マイコン
R1
温度センサ
R0

R2

SW
ADC

R3

ノイズ入力
C0

ADC IC

MUX

C1

C2

キックバック

図 A.1―集積回路の題材
A.3

実証実験方法表 A.1 と表 A.2 のようにシミュレーション項目を設定した。基本動作検証の二項目及びノイズ検証の一項目を実施する。ノイズ検証については，図 A.2 に示す経路でノイズが印加された場合を想定する。シミュ
レーション実施の際には，マイコンやサーミスタのモデルの粒度について検討を行い，検証用途に対して必要十分なモデルを選定する。今回の場合，容量 1 個のマイコンモデルで十分な検証が可能かどうか確認する。

31
JEITA EDR-7101
表 A.1―基本動作検証項目リスト
目的 (大項目)目的 (小項目)

実施内容

周波数

モデル

基本動作検証

ADC の
DC 解析
0Hz
基本機能の確認 サーミスタで生じた電圧を
マイコン端でモニタする。

マイコン：容量 1 個
サーミスタ：抵抗 1 個

ADC の
過渡解析
1Hz～10Hz
電気特性の確認 サーミスタの抵抗値を時間 100Hz変動させた際のマイコン端
電圧をモニタする。

マイコン：容量 1 個
サーミスタ：可変抵抗 1 個

表 A.2―ノイズ検証項目リスト
目的 (大項目)
ノイズ検証

目的 (小項目)
ノイズ試験
（フィルタ
動作確認）

実施内容

周波数

過渡解析
10Hz
サーミスタに電圧ノイズを ～300MHz
印可してマイコン端電圧をモニタし，ノイズがフィル
タで減衰する様子を確認する。

モデル
マイコン：容量 1 個
サーミスタ：抵抗 1 個※300MHz を超える高周波においては，配線やパッ
ケージの寄生成分も必要となることに注意。

VDD
プローブ

ノイズ注入
R1

ポイント

R2

サーミスタ

R0

ポイント
RC フィルタ

C0

ADC 入力端C1

図 A.2―実証実験方法

C2

32
JEITA EDR-7101

附属書 B
(参考)
MOSFET スイッチング回路実証実験
B.1

実証実験の概要

モデル使用者が MOSFET のスイッチングから生じるノイズ特性を評価する場合に，モデル及びモデル仕様の情報の有無に伴うシナリオ及びリスクを想定し，実際にシミュレーションを行うことによってそれらを検証する。
B.2

題材

スイッチングデバイスから生じるラジオノイズの影響を検証するため，図 B.1 に示す MOSFET を用いた回路を使用する。評価対象の MOSFET（FET1）のドレイン端子に負荷抵抗（R1）を接続し，電源安定化
容量（C1）及びリンギング抑制容量（C2）をそれぞれ電源-GND 間に接続する。MOSFET のゲート電圧と電源電圧の GND は共通とした。電源電圧（VIN）を DC=10V とし，ゲート電圧（VG）を周波数 500Hz，
Duty 0.1%，振幅 0-10V，Tr/Tf=15ns/15ns とした。MOSFET のスイッチング波形を確認するため，FET1 のドレイン端子の電圧（Vd）を観測する。また，電磁界シミュレーションにおける基板の寄生成分の抽出には，図 B.2 に示す基板のパターン及び構造を使用した。

+
R1

C2

C1

Vd

+
FET1

VIN

－

VG

FET1：MOSFET デバイスモデル（SPICE 等価回路）
R1：負荷抵抗モデル（SPICE 等価回路 or S-Parameter 形式）

C1：電源安定化セラミックコンデンサモデル （SPICE 等価回路 or S-Parameter 形式）

C2：リンギング抑制化アルミ電解コンデンサ（SPICE 等価回路 or S-Parameter 形式）

VIN ：DC 電源 （10V）
VG ：ゲート電圧波形入力 （周波数=500Hz，Duty=0.1%，振幅=0-10V，Tr/Tf=15ns/15ns）
Vd：電圧波形観測点

図 B.1―MOSFET スイッチング回路の題材

33
JEITA EDR-7101

解析領域条件±100mm の場合

図 B.2―基板のパターン及び構造
B.3

検証シナリオa)

回路シミュレーション
シナリオ B1（No.1-2）パッケージ（端子リード）成分有無の影響
シナリオ B2（No.1-3）トランジスタコンパクトモデル種類の差異の影響
シナリオ B3（No.1-4）S-parameter 形式モデルの周波数範囲の差異の影響
シナリオ B4（No.1-5）シミュレータの種類の差異の影響（回路シミュレータ A/H/N）
シナリオ B5（No.3-1）シミュレーション結果分析時の FFT 設定の差異の影響（Time Span：40μs/5μs，Window Function：Rectangle/Hamming）b) 電磁界シミュレーション（基板モデルの寄生成分の抽出）
シナリオ B6（No.2-1）メッシュ数の設定の差異の影響
シナリオ B7（No.2-2）解析領域の設定の差異の影響
シナリオ B8（No.2-3）解析周波数範囲の設定の差異の影響
シナリオ B9（No.2-4）シミュレータの種類の差異の影響（電磁界シミュレータ H(FEM)/M(FEM)/P(FDTD)）
B.4

各シナリオのシミュレーション条件

回路シミュレーションに使用したモデルパラメータの組合せを表 B.1 に示す。部品の基準モデルに対し，「パッケージ（端子リード）成分の有無」「トランジスタコンパクトモデルの種類」「S-parameter 形式モデ
ルの周波数範囲」の影響を確認するためのモデルを準備した。

34
JEITA EDR-7101
表 B.1―回路シミュレーションに使用するモデルパラメータ
シナリオ

基準
モデル

モデルの
パラメータ

SPICE
抵抗
(R1)

リードあり

―

リードなし

―

S-parameter リードあり

SPICE
コンデンサ
(C1，C2)

FET(FET1)

SPICE

基板モデル S-parameter〇

S-parameter 形式の
周波数範囲の差異
B3 (No.1-4)

〇
〇

狭帯域

〇

広帯域

リードあり

―

リードなし

―

S-parameter リードあり

パッケージ トランジスタ(端子リード) コンパクト
成分の有無 モデルの差異
B1 (No.1-2) B2 (No.1-3)

〇
〇

〇
〇

狭帯域

〇

広帯域

〇

リードあり

BSIM3

〇

リードなし

BSIM3

リードあり

MOS3

―

基準モデル

〇

〇

〇

〇

〇
〇
〇

〇

〇

電磁界シミュレーションの設定パラメータの組合せを表 B.2 に示す。基板の基準モデルに対し，「メッ
シュ数の設定」，「解析領域の設定」，「解析周波数範囲の設定」の影響を確認するためのパラメータを準備した。
表 B.2―電磁界シミュレーションに使用するパラメータ
シナリオ
モデルのパラメータ
1：ソルバーデフォルト
メッシュ数

基準基板
モデル

メッシュ数の設定
B6 (No.2-1)〇

2：デフォルト-15%（性能優先）〇

広帯域 0.01MHz～1GHz
狭帯域 0.1MHz～10MHz

〇

〇
〇

〇

〇

〇
〇

±1000mm
計算周波数
範囲

〇

〇

±10mm
±100mm

解析周波数範囲の設定
B8 (No.2-3)〇

3：デフォルト+20%（精度優先）

解析領域

解析領域の
設定
B7 (No.2-2)

〇

〇

〇

〇

〇
〇

35
JEITA EDR-7101

附属書 C
(参考)
IGBT ダブルパルス回路実証実験
C.1

実証実験の概要

モデル使用者が IGBT のダブルパルス試験を想定したシミュレーションを実施する場合に，モデル及びモデル仕様の情報の有無に伴うシナリオ及びリスクを想定し，実際にシミュレーションを行うことによってそれらを検証する。
C.2

題材

パワーデバイスのダブルパルス試験を想定したシミュレーションを実施するため，IGBT デバイスを用いた図 C.1 に示す回路を使用する。IGBT のハイサイド側並列にモータコイル+ケーブル分の負荷インダク
タンス（L5）を配置し，フィルムコンデンサの電源安定化容量（C1）を電源-GND 間に接続する。ここで，IGBT はパッケージ中にリードフレームを用いて電源ライン及び GND ラインと接続されており，ハイサイ
ド及びローサイドのコレクタ側及びエミッタ側をそれぞれリードフレーム+バスバーの寄生インダクタン
ス（L4，L3，L2，L1）で接続する。本題材では，ローサイド側のスイッチングを確認するため，ハイサイ
ド側ゲート端子とエミッタ端子を短絡させる。ローサイド側ゲート端子にゲート信号を入力する。ゲート
ドライバ抵抗として（R1，R2）及びダイオード（D1，D2）を接続してある。電源電圧（VIN）を DC=604Vとし，ゲート電圧（VG）を Period=15.02μs，delay=10ns，Pulse width=4.99μs，振幅=0-17V，Tr/Tf=1ns/1nsを印加した。IGBT のスイッチング波形サージを確認するため，ローサイド側のコレクターエミッタ間電圧（Vce），ゲートーエミッタ間電圧（Vge），コレクタ電流（Ic）を観測する。

36
JEITA EDR-7101

L4
IGBT2

L5

L3
+

Vce

+

C1
R2

L2
D2
Vge

R1

− VIN

IGBT1

D1

VG

L1

Ic

IGBT1，IGBT2：IGBT デバイスモデル（SPICE 等価回路）

L1，L2，L3，L4 ：IGBT リードフレーム+電流検出用バスバー モデル（理想素子 or RLCG 回路）
R1，R2，D1，D2 ：ゲートドライバ抵抗モデル（理想素子）
L5：モータコイル+ケーブル モデル（理想素子 or S-Parameter 形式）

C1：フィルムコンデンサモデル（理想素子）

VIN：DC 電源 （604V）

VG：ゲート電圧波形入力(Period=15.02μs，delay=10ns，Pulse width=4.99μs，振幅=0-17V，Tr /Tf=1ns/1ns)

Vce：コレクターエミッタ間電圧観測点

Vge：ゲートーエミッタ間電圧観測点

Ic：コレクタ電流観測点

図 C.1―IGBT ダブルパルス回路の題材

37
JEITA EDR-7101
C.3

検証シナリオa)

回路シミュレーション
シナリオ C1（No.1-6） シミュレータのバージョンの差異の影響（シミュレータのバージョン依存により，サポートしている/していないモデ
ル形式を用意）シナリオ C2（No.1-7）IGBT モデルの容量特性の差異の影響
シナリオ C3（No.1-8）IGBT モデルの前提条件の差異（ゲートドライバ抵抗の有無）の影響
シナリオ C4（No.1-9） 寄生インダクタンスモデル成分（リードフレーム+バスバーモデル）の差異の影響
シナリオ C5（No.1-10） 負荷インダクタンスモデル成分（モータコイル+ケーブルモデル）の差異の影響

C.4

各シナリオのシミュレーション条件

表 C.1 に，各シナリオの回路シミュレーションに使用したモデルパラメータの組合せを示す。部品の基準モデルに対し，「シミュレーションのバージョンの差異」「IGBT モデルの容量特性の差異」「IGBT モデルの前提条件の差異（ゲートドライバ抵抗の有無）」「寄生・負荷インダクタンスモデルの成分の差異」の影響を確認するためのモデルを準備した。
表 C.1―各シナリオのモデルのパラメータ

モデルの
パラメータ
シミュレータバージョン 1 用
半導体

IGBT
(IGBT1,
IGBT2)

SPICE

基準モデル

シナリオ

寄生インダクタンスモデル成分（リードフレーム+バスバーモデル) の差異C5 (No.1-9)

負荷インダクタンスモデル
成分（モータ
コイル+ケー
ブルモデル)の差異
C5 (No.1-10)

〇

〇

〇

〇

〇

〇

〇

〇

〇

〇

シミュレータバージョン 2 用
容量特性
合わせ込みあり

IGBT
モデルの
シミュ
IGBT
モデルの
前提条件の
レータの
バージョン 容量特性の 差異（ゲート差異
ドライバ抵抗の差異の有無)
C1 (No.1-6) C2 (No.1-7)
C3 (No.1-8)

〇
〇

〇

容量特性
合わせ込みなし

R

L

ゲートドラ
イバ抵抗
(R1，R2,
D1，D2)
リード
フレーム+
バスバー
(L1，L2,
L3，L4)
モータ
コイル+
ケーブル
(L5)

C

フィルム
コンデンサ
(C1)

理想定数

抵抗あり

〇
〇

〇

〇

抵抗なし
理想定数

1GHz 値

RLGC

電磁界解析
により抽出

理想定数

推定値

S-parameter
形式

実測

理想定数

公称値

〇
〇

〇

〇

〇

〇
〇

〇

〇

〇

〇

〇
〇

〇

〇

〇

〇

〇

〇

一般社団法人 電子情報技術産業協会が発行している規格類は，工業所有権（特許，実用新案など）に関する抵触の有無に関係なく制定されています。
一般社団法人 電子情報技術産業協会は，この規格類の内容に関する工業所有権に係る確認について，責任はもちません。

JEITA EDR-7101
2023 年 3 月発行
発 行

一般社団法人 電子情報技術産業協会
事業推進戦略本部 事業推進部〒100-0004 東京都千代田区大手町 1-1-3
ＴＥＬ 03-5218-1050(代表)印 刷株式会社 オガタ印刷〒 102-0072 東京都千代田区飯田橋 1-5-6
ＴＥＬ 03-3264-3456

禁

無

断

転

載

この規格類の全部又は一部を転載しようとする場合
は，発行者の許可を得て下さい。