電子情報技術産業協会規格
Standard of Japan Electronics and Information Technology Industries Association

JEITA ED-5007

統一化広電源電圧 CMOS インターフェース規格
Unified wide power supply voltage range CMOS DC interface
standard for non-terminated digital integrated circuits

2010 年 4 月制定

作

成

半導体実装・製品技術専門委員会
Semiconductor Product Technology Committee of Japan

発行

社団法人 電子情報技術産業協会
Japan Electronics and Information Technology Industries Association

In case of a disagreement between the translation and the original version of the standard or
technical report in Japanese, the original version will prevail.

Ⓒ JEITA :2010 - Copyright - all reserved
No part of this publication may be reproduced or utilized in any form or by any means without
permission in writing from the publisher.

JEITA ED-5007

CONTENTS
page
1 Interface Standard···························································································································

1

1.1 Purpose·········································································································································

1

1.2 Scope·············································································································································

12 Standard specifications··················································································································

2.1 Absolute maximum continuous ratings·····················································································

1·························································································

3·······································································································

3································································································································

52.2 Recommended operating conditions
2.3 DC electrical characteristics
3 Test conditions

13.1 Positive Going Threshold Voltage: Vt+ (Vp)···············································································

53.2 Negative Going Threshold Voltage: Vt- (Vn)···············································································

5(1)JEITA ED-5007目

次ページ

1まえがき

1.1

目的1.2

適用範囲

2仕様

······················································································································································2···························································································································································

2···················································································································································

2······························································································································································

22.1

絶対最大定格···········································································································································22.2

推奨動作条件···········································································································································42.3

DC 仕様····················································································································································43

テスト条件··················································································································································63.1

立ち上がり入力スレッショルド電圧

Vt+ (Vp)···················································································

63.2

立ち下がり入力スレッショルド電圧

Vt- (Vn)····················································································

6····································································································································································

7

解説(2)

1
JEITA ED-5007

Standard of Japan Electronics and Information Technology Industries Association

Unified wide power supply voltage range CMOS DC interface
standard for non-terminated digital integrated circuits
1 Interface Standard
1.1 Purpose

To provide this standard of specifications for uniformity, multiplicity of sources, elimination of confusion,and ease of device specification and design by users.
1.2 ScopeThis standard defines DC interface parameters and test conditions for a family of non-terminated
CMOS digital circuits intended for use over a wide power supply voltage range. The standard bridges
a number of existing JEITA ED-500xA (x = 1 ~ 6) standards to facilitate applications that operate overan ultra-wide power supply voltage range in order to achieve lower power dissipation or higherperformance. Three voltage range categories (1, 2 and 3) are defined to support a variety ofapplication requirements. A design claiming compliance with the standard must specifically identify thecategory or categories supported.
Some characteristics of it do not support DDR SDRAM specs (DDR2, DDR3 etc.).
2 Standard specifications

All voltages listed are referenced to ground except where noted.
2.1 Absolute maximum continuous ratings
Table 1 – Absolute maximum continuous ratings
Parameter

Condition

Range

Note

Category 1-0.5 V to 4.6 V

1, 4

Category 2-0.5 V to 3.6 V

1, 4

Category 3-0.5 V to 2.5 V

1, 4

dc Input Voltage, VIN

except I/O pins-0.5 V to VDD +0.5 V

1, 2, 3dc Output Voltage, VOUTincluding I/O pins

-0.5 V to VDD +0.5 V2, 3

dc Input Diode Current, IIK

VIN < 0 or VIN > VDD+/- 20 mA-dc Output Diode Current, IOK

VOUT < 0 or VOUT > VDD+/- 20 mA---

4Supply Voltage, VDD

TSTG
Note 1

Absolute maximum continuous ratings are those values beyond which damage to the device
may occur. Exposure to these conditions beyond those indicated may adversely affect device
reliability. Functional operation under absolute maximum conditions is not implied.

Note 2

Not to exceed maximum VDD.

Note 3Range limited to “-0.4 V to VDD +0.4 V” when VDD is less than 1.1 V.

Note 4

Specified by manufacturer for various purposes, respectively.

2
JEITA ED-5007

電子情報技術産業協会規格

統一化広電源電圧 CMOS インターフェース規格
Unified wide power supply voltage range CMOS DC interface
standard for non-terminated digital integrated circuits
1

まえがき

1.1

目的

この標準インターフェース規格の制定は，IC における電源電圧仕様の統一性，互換性の確保，仕様の不一致による混乱の防止，及びユーザによるデバイスの仕様決定や設計の容易化を目的とする。
1.2

適用範囲

この規格は，広電源電圧範囲で駆動する（又は駆動される）非終端 CMOS デジタル回路の DC インターフェース・パラメータ及び試験条件を定義する。
この規格は，既存の JEITA ED-500xA（x = 1～6）規格を包括する内容となっており，より低消費電力又は高性能化を達成するために，さらに広電源電圧範囲で動作するアプリケーションを手助けするものである。
具体的には，様々なアプリケーションの仕様（要求）をサポートするために，三つの電圧カテゴリが定義されている。そして，規格の順守を要求する設計では，本カテゴリのいずれか又はいくつかで特定されなければならない。
なお，この規格は，DDR2 や DDR3 などの DDR SDRAM 規格について言及するものではない。
2仕様
特に表記のない限り，すべての電圧はグランドを基準とする。

2.1

絶対最大定格

絶対最大定格は，表 1 による。
表 1―絶対最大定格 (1)項目
電源電圧
DC 入力電圧

記号
VDD
VIN

条件

定格値

単位

カテゴリ 1(4)-0.5～4.6

V

カテゴリ 2(4)-0.5～3.6

V

カテゴリ 3(4)-0.5～2.5

I/O 端子を除く

V-0.5～VDD +0.5(2) (3)V-0.5～VDD +0.5(2) (3)V

DC 出力電圧

VOUT

I/O 端子を含む

DC 入力電流IIK

VIN＜0 V 又は VIN＞VDD±20mA

DC 出力電流IOKVOUT＜0 V 又は VOUT＞VDD±20mA－(4)°C

保存温度範囲

TSTG

注 (1) 絶対最大定格とは，これらの値を超えるとデバイスに損傷が生じる可能性のある値を示す。
本定格内であっても，この規格の推奨動作条件を超えている場合の機能動作は保証されない。
注(2)VDD の最大値を超えてはいけない。

注(3)VDD≦1.1 V のときは，-0.4～VDD +0.4［V］とする。

注(4)製造業者によって，用途ごとに個別に定める値。

3
JEITA ED-5007
2.2 Recommended operating conditions
Table 2 – Recommended operating conditions
SymbolParameter

VDD

Power Supply Voltage

TA
Note 5

Category (Note 5)

Operating Range (Note 6)

1

1.65 V to 3.6 V

2

1.4 V to 2.7 V

3

0.7 V to 1.95 V-(Note 7)

Operating Temperature

Categorized by manufacturer for each application. An application may support one or morecategories.

Note 6

Specified according to recommended operating conditions for each device.

Note 7

Specified by manufacture to be commercial, industrial, and/or military grade.

2.3 DC electrical characteristics
All specifications in the following tables apply across the operating temperature range.
Table 3 – DC electrical characteristics (Note 8)
SymbolParameter

Test Condition

MIN

MAXUnit

VIH

Input High Voltage-0.7 VDD

VDD +0.3

VVIL

Input Low Voltage--0.3

0.3 VDDV

VOH

Output High Voltage

IOH = -100 μA

0.85 VDD-V

VOL

Output Low Voltage

IOL = 100 μA-0.15 VDD

V

Note 8For VIH and VIL, VDD refers to the receiving device. For VOH and VOL, VDD refers to the sendingdevice.
Table 4 – DC electrical characteristics for Schmitt trigger operation (Note 9)

SymbolParameter
Positive Going
Threshold Voltage
Negative Going
Threshold Voltage

Vt+ (Vp)
Vt- (Vn)

Test Condition

MIN

MAXUnit

VOUT > VOH (min)0.35 VDD

0.75 VDD

V

VOUT < VOL (max)0.25 VDD

0.65 VDDV

VH (ΔVt)

Hysteresis Voltage

Vt+ - Vt-

0.1 VDD

0.5 VDDV

VOH

Output High Voltage

IOH = -100 μA

0.85 VDD-V

VOL

Output Low Voltage

IOL = 100 μA-0.15 VDD

V

Note 9For Vt+ (Vp) and Vt- (Vn), VDD refers to the receiving device. For VOH and VOL, VDD refers to thesending device.

4JEITA ED-5007
2.2

推奨動作条件

推奨動作条件は，表 2 による。
表 2―推奨動作条件
項目
電源電圧
動作温度

記号VDD
TA

カテゴリ (5)

動作範囲 (6)単位11.65～3.6

V

21.4～2.7

V

30.7～1.95

V－(7)°C

注 (5) アプリケーションに応じて，製造業者によって分類される。アプリケーションは，一又は複数のカテゴリをサポートする。
注(6)デバイスの推奨動作条件によって定める値。

注(7)製造業者によって，用途ごとに個別に定める値。

2.3

DC 仕様

次の仕様は，すべての動作温度範囲内で適用される。

表 3―DC 仕様 (8)
項目

記号

条件

最小

最大単位

高レベル入力電圧

VIH－0.7 VDD

VDD +0.3V

低レベル入力電圧

VIL－-0.3

0.3 VDDV

高レベル出力電圧

VOH

IOH = -100 μA

0.85 VDD－V

低レベル出力電圧

VOL

IOL = 100 μA－0.15 VDD

V

注 (8) VIH，VIL に用いる VDD は，受信デバイスの VDD 電圧である。VOH，VOL に用いる VDD は，送信デバ
イスの VDD 電圧である。

表 4―DC 仕様（シュミットトリガ動作) (9)
項目記号

条件

最小最大単位立ち上がり入力
スレッショルド電圧

Vt+ (Vp)

VOUT ≧VOH (min)0.35 VDD

0.75 VDD

V

立ち下がり入力
スレッショルド電圧

Vt- (Vn)

VOUT ≦VOL (max)0.25 VDD

0.65 VDD

V

ヒステリシス電圧

VH (ΔVt)

Vt+ - Vt-

0.1 VDD

0.5 VDDV

高レベル出力電圧

VOH

IOH = -100 μA

0.85 VDD－V

低レベル出力電圧

VOL

IOL = 100 μA－0.15 VDDV

注 (9) Vt+ (Vp)，Vt- (Vn) に用いる VDD は，受信デバイスの VDD 電圧である。VOH，VOL に用いる VDD は，送信デバイスの VDD 電圧である。

5JEITA ED-5007
3 Test conditions
3.1 Positive Going Threshold Voltage: Vt+ (Vp)
Input signal is raised from a grand level in the measurement circuit shown in Fig. 1, and the input voltage
value of which output logic changed is determined as Vt+ (Vp).
3.2 Negative Going Threshold Voltage: Vt- (Vn)
Input signal is dropped from a power supply voltage level in the measurement circuit shown in Fig. 1, andthe input voltage value of which output logic changed is determined as Vt- (Vn).

Fig. 1 – DC characteristic measurement circuit of Schmitt-trigger input

6JEITA ED-5007
3テスト条件3.1

立ち上がり入力スレッショルド電圧

Vt+ (Vp)

図 1 に示す測定回路にて，入力信号をグランドレベルから上昇させ，出力論理が変化した入力電圧値をVt+ (Vn) とする。
3.2

立ち下がり入力スレッショルド電圧

Vt- (Vn)

図 1 に示す測定回路にて，入力信号を電源電圧レベルから降下させ，出力論理が変化した入力電圧値をVt- (Vn) とする。

図 1―シュミットトリガ入力の DC 特性測定回路

7JEITA ED-5007

統一化広電源電圧 CMOS インターフェース規格解 説
1制定の目的この規格は，広電源電圧で駆動する（又は駆動される）非終端デジタル回路の電源電圧範囲，及び DCインターフェースの各種パラメータについて，統一化した仕様を定義することにより，IC における電源電圧仕様の統一性，互換性の確保，仕様の不一致による混乱の防止，及びユーザによるデバイスの仕様決定や設計の容易化を目的とする。
2過程

2.1

これまでの審議IC の電源電圧仕様は，米国の JEDEC JC-16 低電圧・高速インターフェース委員会（以下，JEDEC という。
）が主導的に審議を行い，実質的に国際的な業界標準を制定してきた。
一方，JEITA の下部組織である低電圧 IC サブコミティ（以下，サブコミティという。
）（1992 年に旧 EIAJの下部組織として発足）も設立以来，JEDEC との協調を図り，情報交換などの活動を行ってきた。
IC の電源電圧は 80 年代から長い間，実質 5 V 単一の時代が続いていた。しかしながら，90 年代に入り，長時間の電池駆動が要求される携帯機器（ノート PC，など）や性能最優先の高性能機器（WS，など）を中心に，システムの低消費電力化，低雑音化のために電源電圧の低電圧化の必要性が本格的に叫ばれるようになってきた。一方，IC も 0.5 μm 以下のディープサブミクロン技術時代を迎え，信頼性を確保し，高集積化・高速化のトレンドを維持するには電源電圧の低電圧化が必須となってきた。
このような技術動向を受けて，JEDEC では 1990 年代初頭より 2002 年にかけて，3.3 V から 1.0 V までの低電源電圧 CMOS インターフェース規格が相次いで制定された。
また，同時期に JEITA においても，JEDEC での審議の状況，及び 90 年代半ば以降の 3.3 V 電源電圧 ICの本格的な普及とポスト 3.3 V の到来を睨んで，サブコミティにて低電圧仕様の審議を本格的に開始した。
そして，適宜 JEDEC への提案を行いつつ互いの意見統一を図り，1998 年から 2002 年の間に，3.3 V～1.0 Vの低電源電圧 CMOS インターフェース規格を制定した。
その後，サブコミティでは，シュミットトリガ入力についての DC 規格制定に向けて，2003 年より審議を開始し，JEDEC に提案を行った。そして，既存の低電源電圧仕様にシュミット規格を追加することで合意し，2004 年 12 月に JEDEC，2006 年 4 月に JEITA にてインターフェース規格が制定された。
なお，これらの規格は，0.10 μm 時代の高性能・高集積な IC を想定し，高速動作を目的としたレギュレータ駆動のノーマルレンジと，低消費電力動作を目的とした電池駆動のワイドレンジとで構成される。
付表 1 に，JEDEC 及び JEITA で制定された低電源電圧 CMOS インターフェース規格（以下，従来規格という。）を示す。

8JEITA ED-5007
付表 1―低電源電圧 CMOS インターフェース規格（従来規格)

2.2

電源電圧仕様

JEDEC

JEITA

3.3 V

JESD8C.01

ED-5001A

2.5 V

JESD8-5A

ED-5002A

1.8 V

JESD8-7A

ED-5003A

1.5 V

JESD8-11A

ED-5004A

1.2 VJESD8-12A

ED-5005A

1.0 V

JESD8-14A

ED-5006A｢統一化広電源電圧 CMOS インターフェース規格」について

昨今，携帯型機器の性能が飛躍的に向上し，システムの低消費電力化が一層図られている。そのため，アプリケーションに応じて，より広範囲な電源電圧に対応したインターフェース規格が求められている。
・従来規格におけるワイドレンジ電源電圧仕様は，主に乾電池駆動を想定したものであるため，充電池駆動に代表される昨今の電池駆動システムに適用し難い。
・従来規格のうち，3.3 V 電源電圧仕様は TTL インターフェースを想定したものであり，入力及び出力電圧規格が他の電源電圧仕様のそれと連続性をもたない。
そこで，「統一化広電源電圧 CMOS インターフェース規格」は，従来規格の枠組みを参照しつつ，低消費電力かつ高機能なアプリケーションに対応することを目的とする。
・電源電圧仕様を三つのカテゴリに集約する（付表 2，付図 1）。
・入出力電圧規格を統一化する（付図 2，3，4）。
サブコミティでは，2006 年より審議を開始し，2008 年 8 月に JEDEC に提案を行った。そして，2009 年
10 月に JEDEC にてインターフェース規格（JESD8-23）が制定された。
付表 2―電源電圧仕様
従来規格

電源電圧仕様
JEDEC

JEITA

(1)

3.3 V

JESD8C.01

ED-5001A

(2)

2.5 V

JESD8-5A

ED-5002A

(3)

1.8 V

JESD8-7A

ED-5003A

(4)

1.5 V

JESD8-11A

ED-5004A

(5)

1.2 V

JESD8-12A

ED-5005A

(6)

1.0V

JESD8-14A

ED-5006A

統一化広電源電圧
CMOS インターフェース規格
カテゴリ
1カテゴリ
2カテゴリ
39JEITA ED-5007【従来規格】■ノーマルレンジ仕様■ワイドレンジ仕様【 統 一 化 広 電 源 電 圧 CMOS イ ン タ ー フ ェ ー ス 規 格 】
付図 1―電源電圧仕様

10JEITA ED-5007

3.0
Unified wide range
JEITA ED-5001A

2.5

同ED-5002A
同ED-5003A
同ED-5004A
同ED-5005A
同ED-5006A

2.0
VIH/ VIL (V)VIH min=VDD × 0.7

1.5

1.0

VIL max=VDD × 0.3

0.5

0.0
0.5

1.0

1.5

2.0
2.5
3.0
Power supply voltage (V)

3.5

4.0

付図 2―入力電圧規格 Window

3.0
Unified wide range
JEITA ED-5001A

2.5

同ED-5002A
同ED-5003A
同ED-5004A
同ED-5005A
同ED-5006A

2.0
Vt+/ Vt- (V)Vt+ max=VDD × 0.75

1.5

1.00.5Vt- min=VDD × 0.25

0.00.5

1.0

1.5

2.0
2.5
3.0
Power supply voltage (V)付図 3―入力電圧規格 Window（シュミットトリガ)

3.54.011JEITA ED-5007

3.5

unified-wide range
JEITA ED-5001A

3.0

同ED-5002A
同ED-5003A
同ED-5004A
同ED-5005A
同ED-5006A

2.5
VOH/ VOL (V)VOH min=VDD × 0.85

2.0
1.5
1.0
0.5
0.0
0.5

1.0

1.5

2.0
2.5
3.0
Power supply voltage (V)

3.5

4.0

VOL max=VDD × 0.15
図 4―出力電圧規格 Window
3審議委員
この規格の審議は，主に半導体実装・製品技術専門委員会／集積回路製品技術小委員会の低電圧 IC サブコミティが行った。以下にその委員を示す。
＜半導体実装・製品技術専門委員会＞
委員長㈱ルネサステクノロジ

宮本 和 俊菅野 利 夫＜集積回路製品技術小委員会＞
主 査

エルピーダメモリ㈱＜低電圧 IC サブコミティ＞
主 査

富士通ＶＬＳＩ㈱宇野副主査

日本アイ・ビー・エム㈱松瀬 秀 作委 員㈱東 芝山

口 一 夫

㈱東 芝衣

笠 昌 典

三洋半導体㈱藤田 浩 志

三洋半導体㈱馬場 秀 光パナソニック㈱吉河 武 文

日本アイ・ビー・エム㈱安田 岳 雄セイコーエプソン㈱角張 秀 幸㈱日立製作所

三谷 真一郎アドバイザ

治

(社）電子情報技術産業協会が発行している規格類は，工業所有権（特許，実用新案など）に関する抵触の有無に関係なく制定されています。
(社）電子情報技術産業協会は，この規格類の内容に関する工業所有権に係る確認について，責任はもちません。

JEITA ED-5007
2010 年 4 月発行
発 行(社）電子情報技術産業協会 電子デバイス部〒100-0004 東京都千代田区大手町 1-1-3
ＴＥＬ 03-5218-1061 ＦＡＸ 03-5218-1080

印 刷(株）オガタ印刷〒 102-0072 東京都千代田区飯田橋 1-5-6
ＴＥＬ 03-3264-3456

禁無断転載

この規格類の全部又は一部を転載しようとする場合は，発行者の許可を得て下さい。

Standard of Japan Electronic and Information Technology Industries Association

JEITA ED-5007
Unified wide power supply voltage range CMOS DC interface
standard for non-terminated digital integrated circuits

Established in April, 2010

Prepared bySemiconductor Product Technology Committee of Japan

Published byJapan Electronics and Information Technology Industries AssociationOte Center Bldg., 1-3, Otemachi 1-chome, Chiyoda-ku, Tokyo, 100-0004, Japan
Printed in Japan