Analog Design Journal

アンチエイリアシング フィルタ設計手法によるアクティブ RF コンバータ フロント エンドの改善方法
Rob Reeder
Application Manager
High-Speed Data Converters
1. アンプの負荷インピーダンス (RL) の特性について理解しはじめにます。アンプが最高の性能を発揮するには、データシート

完全差動アンプ (FDA) を使用するアクティブ A/D (ADC) フロに記載されている適切な DC 負荷または RL をアンプがント エンドには、優れたインピーダンス整合、パスバンドの平感じる必要があります。これは、仕様の各表の最上部に坦性、信号ゲインなど、多くの利点があります。ただし、次期記載されているインピーダンスの特性です。

設計で ADC の帯域の一部だけを必要とする場合は、FDA2. アンプの出力に最も近い位置で使用する、適切な出力直の出力と ADC の入力の間にアンチエイリアシング フィルタ列抵抗の量の開始点を決定します。これにより、パスバ(AAF) を使用する必要があるかもしれません。AAF を使用す

ンドでの不要なピークを防ぐことができます。通常この情ると、周波数帯域要件内で、信号対雑音比 (SNR) 性能が向報は FDA の『LMH5401 8GHz、低ノイズ、低消費電力、上し、スプリアスまたはスプリアス フリー ダイナミック レンジ完全差動アンプ データシート』にも掲載されています。

(SFDR) が低下します。

3. ADC への入力を逆終端するために 1 つまたは複数の外どのような種類の AAF 構造でも、フィルタの次数とトポロジ、付け並列抵抗を使用するかどうか、および ADC をフィル

FDA と ADC の間のインターフェイスを強化するために逆終タから分離するための入力直列抵抗の開始値を決定しま

端抵抗や直列抵抗が必要かどうかなど、実装プロセス中に考す。また、これらの直列抵抗は、パスバンドでの不要なピ慮する必要があるトレードオフがいくつかあります。本書でークや、バッファなし ADC でよく見られるキックバックをは、このような AAF のニュアンスと、次期設計で直面するか低減するのにも役立ちます。

もしれない問題を回避する方法について説明します。

AAF 設計手法
ADC の前で最適な性能 (帯域幅、SNR、SFDR) を実現する
ために、アプリケーションに適した FDA を決定し、ローパス フィルタとバンドパス フィルタのどちらを使用するかを決定したと仮定して、以下の 3 つのステップに従ってください。

アンチエイリアシング フィルタ設計手法によるアクティブ RF コンバータ フロント エンドの改善方法

1

ADJ 2Q 2024

Analog Design Journal
図 1 に、仕様表の例を示します。

図 1. LMH5401 データシートからの電気的仕様表の抜粋、RL = 200Ω

図 2 の汎用回路と、表 1 のフィルタ パラメータ一覧は、ほとんどの高速差動 FDA と ADC インターフェイスに適用されるので、AAF 設計の基礎として両方を使用できます。
すべてのフィルタ構造が完全に同じになるわけではありませんが、図 2 は設計を開始するための青写真として活用することができます。この設計手法を使用すると、ほとんどの高速 ADC の比較的高い入力インピーダンスと、駆動源 (FDA) の比較的低い出力インピーダンスを利用することで、フィルタの挿入損失を最小限に抑えることができるようになります。

RA0.1uRTAMP

ZO

CAAF20.1u

ZAL

ADC

RTADC

LAAF2
LAAF1

LAAF1RARKB

LAAF1

LAAF1Amp
RI

CAAF3

CAAF1

RADC ||CADC

CAAF1

CAAF3

ZAAFS

ZAAFL

RKB
ZAL = 2RA + (ZAAFL || RTAMP)ZAAFL = RTADC || (RADC + 2RKB)ZAAFS = RTAMP || (ZO + 2RA)

図 2. バンドパス フィルタ付きの汎用 FDA および ADC インターフェイス
記号

パラメータの説明

Ri

アンプの入力インピーダンス

Zo

アンプの出力インピーダンス

RA

アンプ出力付近に配置された直列出力抵抗

RTAMP

アンプ出力付近の逆終端抵抗

CAAF1

第 1 AAF コンデンサ

LAAF1

第 1 AAF インダクタ

CAAF2

第 2 AAF コンデンサLAAF2

第 2 AAF インダクタ

CAAF3

第 3 AAF コンデンサ

RTADC

ADC 入力付近の逆終端抵抗

RKB

ADC 入力付近に配置された直列キックバック抵抗

ZAL

アンプが感じる負荷インピーダンスの合計

ZAAFS

AAF の合計ソース インピーダンスZAARLAAF の合計負荷インピーダンス

表 1. フィルタ パラメータの定義

アンチエイリアシング フィルタ設計手法によるアクティブ RF コンバータ フロント エンドの改善方法

2

ADJ 2Q 2024

Analog Design Journal

AAF の設計プロセスおよびパラメータと、アプリケーションごとに意図した帯域幅がを確実にカ

基本的な AAF の設計プロセスとガイドラインは次のとおりで次および 3 次の寄生損失を克服することができます。

バーされ、フィルタの実装プロセスで実現されなかった 2す。
予備的なシミュレーションを数回実行した後、次の項目に
1. 外付け ADC 終端抵抗 (RTADC) を適切に設定します。こついて回路を簡単に確認します。

れにより、AAF は目的の周波数応答で真のインピーダン

8. CAAF2 & 3 の値は、CADC の変動に対するフィルタの影響スを実現することができます。

を最小限に抑えるために、CADC に対して十分に大きな

2. 経験または ADC データシートの推奨事項に基づいて、値でなければなりません。

RKB を選択します。通常、これは 5Ω～50Ω です。

9. フィルタがほとんどのフィルタ テーブルや設計プログラム

3. 式 1 を使用して、RTADC、RKB、RADC の並列と直列の組の制限内に収まるように、ZAAFL と ZAAFS の比率は 6 対み合わせの合計が 100Ω～400Ω になるように、フィルタ7 を超えないようにする必要があります。理想的には、損の負荷インピーダンスを計算します。前のセクションの推失を最小限に抑えるために同じにするべきですが、通常奨事項を参照してください。

は不可能です。

ZAAFL - RTADC || (RADC + 2RKB)

10. 寄生容量や部品のばらつきの影響を最小限に抑えるた(1)

めに、CAAF2 の値は数 pF の範囲で使用するようにしてく

4. アンプの外付け直列抵抗 (RA) を選択します。通常、これださい。

は 5Ω～50Ω です。RA は、アンプの出力応答を減衰さ

11. インダクタ LAAF1 と LAAF2 は妥当な値で、nH の範囲内でせ、パス バンドでの不要なピークを減少させます。

なければなりません。

5. 計算された ZAAFL を使用して、アンプが感じる総負荷

12. CAFF2 と LAAF2 の値は妥当な値であるべきで、フィルタの(ZAL) が、選択した特定の差動アンプに最適になるように中心周波数を最適化するためにこの 2 つのパラメータをします。上記の「AAF 設計手法」セクションのステップ 1選択します。回路シミュレータでは、これらの値が低すぎを参照し、式 2 を使用してください。
ZAL = 2RA + ZAAFLたり高すぎたりすることがあります。これらの値をより妥当なものにするには、同じ共振周波数を維持する、より優れ(2)た標準値の部品とこれらの値とを単純に比較するだけです。

ZAL は FDA の特性 RL であることに注意してください。し13. ギガヘルツ帯で設計する場合は、フィルタの特性形状やたがって、値が高すぎても低すぎても、アンプの直線性にアウトラインを乱す可能性のある 2 次および 3 次の寄生悪影響を及ぼす可能性があります。

効果を最小限に抑えるため、可能な限り 0201 パッケー

6. フィルタのソース抵抗を、式 3 で計算します。
ZAAFS = ZO + 2RA

ジ スタイルを使用してください。

(3)

場合によっては、特に高次フィルタでは、フィルタ設計プログラ
7. フィルタ設計プログラムを使用して、同じソースと負荷のムによって複数の独自ソリューションが提供されることがありインピーダンス、可能であれば ZAAFS と ZAAFL を使用します。常に、最も妥当な部品値一式を使用するソリューションてフィルタを設計します。これにより、フィルタ内での損失を選択してください。シャント コンデンサで終わるフィルタ構成量を減らすことができます。入出力インピーダンスの不一の場合、ADC の内部入力容量も考慮してください。フィルタの致がある場合、10*log (入力 Z / 出力 Z) の損失が発生し極と最終的な帯域幅を正しく設定するには、1 回または 2 回ます。たとえば、入力インピーダンスが 50Ω、出力インピの反復が必要になる場合があります。

ーダンスが 200Ω の場合、フィルタの損失は -6.0dB ま
たは 10*log (50/200) となります。また、アプリケーションの目的の帯域幅よりも 10% 程度高い帯域幅を使用する

アンチエイリアシング フィルタ設計手法によるアクティブ RF コンバータ フロント エンドの改善方法

3

ADJ 2Q 2024

Analog Design Journal
図 3 では、FDA の出力直列抵抗 (RA) の値が変化すると、パAAF 設計のトレードオフ

スバンドのピークがどのように強まったりまたは平坦になった

このインターフェイス回路のパラメータは相互に影響し合うたりするかに注目してください (青色の破線曲線)。この抵抗のめ、主要な仕様 (帯域幅、帯域幅平坦性、SNR、SFDR、ゲイ値が小さくなるにつれて、信号のピークが多くなり、AAF 周波ン) に対して、多少のトレードオフなしに、回路を最適化するこ

数応答の端に近いパスバンドの平坦性応答が損なわれるたとはほとんど不可能です。ただし、帯域幅応答の最後の部分め、その結果、アンプが ADC のフルスケール入力範囲を満でよく発生する帯域幅ピークを、RA、RKB、またはその両方をたすために信号を十分に駆動できなくなります。

変化させることで最小限に抑えることができます。いずれの場
合も、AAF 帯域幅の性能に対して、プラスの影響を与えることもあれば、マイナスの影響を与えることもあります。

0-5

Amplitude (dBFS)-10-15-20
RA = 8 Series RKB = 5 Series
RA = 8 Series RKB = 10 Series
RA = 8 Series RKB = 15 Series
RA = 8 Series RKB = 30 Series
RA = 2 Series RKB = 15 Series
RA = 18 Series RKB = 15 Series
RA = 24 Series RKB = 15 Series
RA = 36 Series RKB = 15 Series-25-30-35-40
01E+92E+93E+9Frequency (Hz)

4E+95E+9

図 3. パスバンドの平坦性性能と RA および RKB の変化の関係

RA の値 も SNR 性能に影響を与える可能性があります。値

通常、ADC 入力の終端抵抗である RTADC の値を決定するこを小さくすると、帯域幅のピークは高まりますが、帯域幅が広とで、ADC の正味入力インピーダンスはほとんどのアンプのがって不要なノイズが増えるため、SNR は低下する傾向があ

特性負荷 (RL) の標準値に近くなります。RTADC に選択する値ります。

が高すぎても低すぎても、アンプの直線性に悪影響を及ぼす可能性があり、その結果、SFDR 信号チェーン全体のラインまた、ADC 内の内部サンプリング コンデンサからの残留電アップに反映されます。

荷注入による歪みを最小限に抑えるために、ADC 入力のRKB 直列抵抗を選択することも重要です。ただし、この抵抗を増やすと、フィルタのトポロジによっては、帯域幅のピークが強まったり弱まったりする傾向もあります。
AAF のロールオフ周波数を最適化する場合、CAAF2 をわずかに変化させることで、アプリケーションに最適な周波数範囲を実現できるように補正することができます。

アンチエイリアシング フィルタ設計手法によるアクティブ RF コンバータ フロント エンドの改善方法

4ADJ 2Q 2024

Analog Design Journal
AAF は、標準のフィルタ設計プログラムを使用して、差動ソーAAF 設計例

ス インピーダンス (ZAAFS) 39Ω (2 ´ 18Ω + 3Ω)、差動負荷イン

図 4 に示す設計例の回路は、テキサス・インスツルメンツのピーダンス (ZAAFL) 103Ω、カットオフ周波数 2.4GHz の 3 次

TRF1208 (10MHz～11GHz、3dB 帯域幅のシングルエンド

バターワース フィルタとして設計されました。シミュレーション

入力 / 差動出力アンプ) と、ADC12DJ5200RF (無線周波数で必要な直列インダクタンスの値が高いため、レイアウト固有(RF) サンプリング 12 ビット デュアルチャネル 5.2GSPSのパターン インダクタンスを考慮して、これらのインダクタをADC) をベースにした広帯域ローパス レシーバのフロント エ3nH に減らしました。それに比例して、シミュレーションで最初ンドです。アンプと ADC の性能とインターフェイス要件に基づにグランドに接続した 1.8pF のコンデンサを 2.2pF に増やいて、3 次バターワース AAF を最適化した結果、フィルタ ネし、これにより 2.4GHz の要件周辺で適切なロールオフを維ットワークと他の部品による合計挿入損失は 6dB 未満になり持できるようにしました。

ました。この AC 結合設計では、0.1µF コンデンサがアンプ、この場合、TRF1208 は全体的な性能を達成するために逆終その終端抵抗、ADC 入力の間の同相電圧をブロックします。

端接続されおらず、正味の差動インピーダンス負荷は 139Ω

10MHz～11GHz の TRF1208 差動アンプは、シングル エン(ZAL) でした。18Ω 直列抵抗を実装することで、フィルタ容量ド入力を受け入れ、フィルタ ネットワークの挿入損失を補償すがアンプ出力から分離されました。FDA のインピーダンスのるためにゲイン 16dB で動作する差動信号に変換して、全体詳細については、 S パラメータをダウンロードしてください 。

として信号ゲイン +7.8dB を提供します。

ADC 入力と直列に 15Ω 抵抗を取り付けることで、内部スイッ–6.8dBm の入力信号は、ADC 入力でフルスケールのチング過渡がフィルタとアンプから分離され、FDA に必要な特800mV ピーク ツー ピーク差動信号を生成します。

性負荷が提供されます。

回路全体の帯域幅は 2.34GHz で、パス バンドの平坦性はデータシートに従って ADC の 100Ω 入力インピーダンスを使<3dB です。534MHz アナログ入力周波数で測定した SNR用しました。ADC のインピーダンスの詳細については、S パと SFDR は、それぞれ 52.5dBFS と 71.4dBFS です。サンプ

ラメータをダウンロードしてください。

リング周波数は 5.2GSPS であるため、10MHz と 2.5GHz の間の 1 次ナイキスト領域全体を網羅する広帯域ローパス フィルタが形成されます。図 4 に、最終的なフィルタ受動部品の値 (実際の回路寄生を調整した後) を示します。

18

2.2μF

Amp
RI

15

0.1u
3nH

3nH

3nH

3nH

500

ZO
18

RADC ||CADC
15

0.1u
2.2pF

ZAL

ZAAFS

ADC

RADC = 100
CADC = 0.2pF

ZAAFL

図 4. FDA、AAF、ADC の広帯域レシーバのフロント エンドの設計 (概略回路図)

表 2 は、システムの測定性能をまとめたものです。ネットワークの合計挿入損失は約 5.8dB です。

アンチエイリアシング フィルタ設計手法によるアクティブ RF コンバータ フロント エンドの改善方法

5ADJ 2Q 2024

Analog Design Journal
1dBFS (FS = 0.8V ピーク ツー ピーク)、サンプル レート = 5.2GSPS、JMODE 3 での性能仕様

最終結果

カットオフ周波数

2,340MHz

パスバンドの平坦性 (10MHz～2.2GHz)<3.0dB

534MHz での SNR フルスケール

52.5dBFS

534MHz での SFDR

71.4dBFS

534MHz での H2/H3–71.4dBFS/–73.0dBFS

534MHz での総合ゲイン+7.8dB

534MHz での入力ドライブ-12.8dBm (−6dBFS)

表 2. 回路の測定性能

図 5 に、FDA、AAF、ADC の信号チェーンを組み合わせた結果の周波数応答を示します。

0-2–3dB BW@ 2.34GHz

Amplitude (dBm)-4-6-8-10-12-14–6dBFS Reference Point
Input Drive Level = –12.8dBm @ 534MHz-16-18-20
1E+75.2E+81.03E+9 1.54E+9 2.05E+9 2.56E+9 3.01E+9Frequency (Hz)図 5. パスバンドの平坦性性能と周波数の関係

アンチエイリアシング フィルタ設計手法によるアクティブ RF コンバータ フロント エンドの改善方法

6ADJ 2Q 2024

Analog Design Journal

SNR/SFDR (dBFS)

図 6 に、SNR と SFDR の性能と周波数との関係を示します。

80787674727068666462605856545250

SFDR
SNR

06E+81.2E+91.8E+9Frequency (Hz)

2.4E+93E+9

図 6. SNR/SFDR の性能と周波数の関係、サンプル レート = 5.2GSPS

AAF 設計のまとめ

その他の資料FDA と RF ADC の間で AAF を設計する際に関係するさまざ

1. Keysight ADS シミュレーション ソフトウェア：https://

まな要因、パラメータ、トレードオフのすべてを理解すること

www.keysight.com/us/en/products/software/

は、思いのほか困難と言えます。この記事で説明している設

pathwave-design-software/pathwave-advanced-

計例では、各パラメータに同じ重みを与えているため、選択さdesign-system.html

れた値はすべての設計特性に対するインターフェイスの性能

2. Ansys/Nuhertz Technologies、フィルタ ソリューション設を表しています。設計によっては、システム要件に応じて、計プログラム：https://www.ansys.com/products/

SFDR、SNR、または入力ドライブ レベルを最適化するために

electronics/ansys-nuhertz-filtersolutions

異なる値を選択する場合があります。次期設計で AAF が共

3. Reeder, Rob。2022 年。『高速 RF コンバータ フロント エ

振しないように、これらの重要なポイントをすべて頭に入れてンド アーキテクチャの評価』Planet Analog、2022 年 4

おいてください。

月 7 日。
4. Reeder, Rob。2022 年。『アクティブ型とパッシブ型の RF
コンバータ フロント エンドの比較』Planet Analog、2022年 1 月 24 日。
5. Bowick, Chris。1997 年。『RF 回路の設計』マサチュー
セッツ州ボストン：Newnes。

重要なお知らせ：ここに記載されているテキサス・インスツルメンツ社および子会社の製品およびサービスの購入には、TI の販売に関する標準の使用許諾契約への同意が必要です。お客様には、ご注文の前に、TI 製品とサービスに関する完全な最新情報のご入手をお勧め致します。TI は、アプリケーションに対する援助、お客様のアプリケーションまたは製品の設計、ソフトウェアのパフォーマンス、または特許の侵害に対して一切責任を負いません。ここに記載されている他の会社の製品またはサービスに関する情報は、TI による同意、保証、または承認を意図するものではありません。
すべての商標は、それぞれの所有者に帰属します。
© 2024 Texas Instruments IncorporatedJAJT324

重要なお知らせと免責事項
TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス・デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。
これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適したTI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。
上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TIは一切の責任を拒否します。
TI の製品は、TI の販売条件、または ti.com やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。
お客様がいかなる追加条項または代替条項を提案した場合でも、TI はそれらに異議を唱え、拒否します。IMPORTANT NOTICE
郵送先住所：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2024, Texas Instruments Incorporated