参 考 資 料
Application Reportwww.tij.co.jp

JAJA122完全差動アンプ（Fully-Differential Amplifiers）
James Karki
差動信号処理は外部ノイズ源に対する固有抵抗を持つた

AAP Precision Analog
および適切な使用方法に重点を置いて説明します。本レ

め、長い間オーディオ、データ伝送、テレフォンシステム

ポートは次の三部からなります。1）完全差動アンプのアーで広く利用されてきましたが、最近では高速データ収集のキテクチャ、標準的なオペアンプとの類似点および相違点、分野でよく利用されるようになってきました。高速データ

その電圧定義および基本的な信号処理回路。2）回路解析

収集ではADCの入力が差動式であり、その入力を正しく駆（ノイズ解析等）により、回路動作をより深く理解し、設計動するために差動アンプが必要となります。

者が基本よりさらに上を行くレベルの知識を身につけられ差動信号処理にはもう2点、偶数次高調波を減少させ、ダるようにします。3）差動ADC入力、アンチエイリアスフィ

イナミックレンジを増加させるというメリットがあります。

ルタリングとのインターフェイス用や、伝送ライン駆動用

本レポートでは統合完全差動アンプとその独自の利点、目の各種アプリケーション回路

次
1.
2.
3.
4.
5.
6.

はじめに..............................................................................................................................................3
統合完全差動アンプとは.....................................................................................................................3
電圧定義..............................................................................................................................................4
ノイズ耐性の増加 ...............................................................................................................................5
出力電圧スイングの増加.....................................................................................................................5
偶数次高調波ひずみの減少 .................................................................................................................5

7. 基本回路..............................................................................................................................................6
8. 回路解析とブロックダイアグラム ......................................................................................................7
9. ノイズ解析 ........................................................................................................................................11
10. アプリケーション回路......................................................................................................................13
11. 入力電源の終端処理 .........................................................................................................................13
12. 能動型アンチエイリアスフィルタリング .........................................................................................17
13. VOCM とADCのリファレンスおよび入力コモンモード電圧 ...........................................................20
14. 電源バイパス ....................................................................................................................................21
15. レイアウトの考慮事項......................................................................................................................21
16. 正帰還を利用して能動終端を提供する.............................................................................................21
17. 結論...................................................................................................................................................22

この資料は、Texas Instruments Incorporated（TI）が英文で記述した資料を、皆様のご理解の一助として頂くために日本テキサス･インスツルメンツ（日本TI）が英文から和文へ翻訳して作成したものです。
資料によっては正規英語版資料の更新に対応していないものがあります。
日本TIによる和文資料は、あくまでもTI正規英語版をご理解頂くための補助的参考資料としてご使用下さい。
製品のご検討およびご採用にあたりましては必ず正規英語版の最新資料をご確認下さい。
TIおよび日本TIは、正規英語版にて更新の情報を提供しているにもかかわらず、更新以前の情報に基づいて発生した問題や障害等につきましては如
何なる責任も負いません。

SLOA054D 翻訳版

最新の英語版資料
http://focus.ti.com/lit/an/sloa054d/sloa054d.pdf

JAJA122

説明図
図 1.
図 2.
図 3.
図 4.
図 5.
図 6.
図 7.
図 8.
図 9.
図 10.
図 11.
図 12.
図 13.
図 14.
図 15.
図 16.
図 17.
図 18.
図 19.
図 20.
図 21.
図 22.
図 23.
図 24.
図 25.
図 26.
図 27.
図 28.
図 29.
図 30.
図 31.
図 32.
図 33.

2

統合完全差動アンプ vs 標準的なオペアンプ ................................................................................3
完全差動アンプの簡略図 ...............................................................................................................4
完全差動アンプの電圧定義 ...........................................................................................................4
完全差動アンプのノイズ耐性........................................................................................................5
差動出力の電圧スイング ...............................................................................................................5
差動信号の増幅 .............................................................................................................................6
シングルエンド信号を差動信号に変換する ..................................................................................6
解析回路 ........................................................................................................................................7
ブロックダイアグラム...................................................................................................................8
シングルエンド〜差動アンプ .......................................................................................................9β1 = 0とした場合の回路 ...............................................................................................................9β2 = 0とした場合の回路 .............................................................................................................10
β2 = 1とした場合の回路 .............................................................................................................10β1 = 0 and β2 = 1とした場合の回路...........................................................................................10
ノイズ解析回路 ...........................................................................................................................11
アンプの入力基準ノイズのブロックダイアグラム .....................................................................12
差動入力信号の終端処理.............................................................................................................13
差動終端インピーダンス.............................................................................................................13差動型テブナンの等価表示 .........................................................................................................14差動式に回路を解く方法（ゲイン = 1）......................................................................................14
シングルエンド入力信号の終端処理...........................................................................................15
シングルエンド終端AC インピーダンス.....................................................................................15
シングルエンドでのテブナンの等価表示 ...................................................................................16
シングルエンド式に回路を解く方法（ゲイン = 1）....................................................................16
平衡アンプ vs 不平衡アンプ.......................................................................................................17
能動型一次ローパスフィルタ .....................................................................................................17
受動型二次極付き能動型一次ローパスフィルタ.........................................................................18
三次ローパスフィルタでのADCの駆動.......................................................................................18
15.9 MHzでの実極付き二次バタワースローパス（1-MHz）.......................................................19
ADS809の内部リファレンス回路と推奨バイパスの図式 ...........................................................20
VOCM .........................................................................................................................................20
正帰還を利用した能動終端の実現 ..............................................................................................21
能動･標準終端を使用した場合の出力波形.................................................................................22

JAJA122

1.

はじめに

2.

統合完全差動アンプを使う理由とは

統合完全差動アンプとは統合完全差動アンプはアーキテクチャの点で標準的な電• 外部ノイズへの耐性の増加

圧帰還型オペアンプに非常に類似しており、図1に示すよう• 任意の電圧レール用の出力電圧スイングの増加にわずかな違いしかありません。どちらのタイプのアンプ• 低電圧システムにとって理想的であること

も入力は差動型になっています。標準的なオペアンプの出• ICをより簡単に利用できる力がシングルエンド型なのに対し、完全差動アンプの出力• 偶数次高調波の減少は差動型です。出力が差動型である完全差動アンプでは、プロのオーディオエンジニアは、「平衡（balanced）」とい

出力コモンモード電圧を差動電圧とは別個に制御できます。

う言葉を「差動信号伝送」と同じ意味で使います。これは完全差動アンプでのVocm入力の目的は出力コモンモード電「対称性（symmetry）」という意味を含む言葉ですが、対称

圧を設定することです。シングルエンド型出力を持つ標準性とは差動システムでは非常に重要な要素となるものです。

的なオペアンプでは、出力コモンモード電圧と信号は同じドライバには平衡出力があり、ラインには平衡特性があり、ものになります。標準的なオペアンプでは通常、出力からレシーバには平衡入力があります。

負入力への帰還パスはひとつです。これに対して完全差動

差動信号を操作するための主な方法として、電子回路（electronic）を使う方式とトランス（transformer）を使う方

アンプでは複数の帰還パスがあります。（詳細は後述）
図 2 は 、 統 合 完 全 差 動 ア ン プ（ 代 表 例 は T H S 4 1 x x や
THS45xx）を簡略に示したものです。Q1とQ2は入力差動ペ式があります。
• 電子回路を使う方式には、低コスト、サイズが小さく軽いこと、広帯域といった利点があります。

アです。標準的なオペアンプでは, 出力電流は入力差動ペアの片方のみから取られ、シングルエンド出力電圧の形成に• トランスを使う方式の利点としては、非常に周波数特使用されます。完全差動アンプでは両方から取った電流を性の良いCMRR（同相信号除去比）、直流絶縁、無消費使用して、Q3/Q5とQ4/Q6のコレクタのハイインピーダンス

電力（効率ほぼ100％）、および電磁的な不干渉性や耐性ノードで電圧を形成します。これらの電圧はその後、差動を持つことが非常に難しい環境で耐性を持てることが

出力OUT+とOUT–にバッファリングされます。

あります。
本アプリケーション･レポートでは、Texas Instrumentsの高速アンプであるTHS41xxやTHS45xxファミリーのような
統合完全差動アンプを使った、差動信号処理用の電子回路方式に重点をおきます。

VIN–

– +

VOUT+

VIN–

–

VIN+

+ –

VOUT–

VIN+

+

VOUT

VOCM
完全差動アンプ

標準的なオペアンプ

完全差動アンプ

標準的なオペアンプ

差動入力

差動入力

差動出力

シングルエンド出力

出力コモンモード電圧はVocmが設定

出力コモンモード電圧は信号複数の帰還パス

単独の帰還パス

図 1. 統合完全差動アンプ vs 標準的なオペアンプ

3

JAJA122

VCC
D1
I

I
D2

Q3

I2

Q4

出力バッファ

IN–

OUT+

x1
IN+

Q1

Q2

Vocmエラー
アンプ
+

R

C

–

C

R

I
x1
Q5

OUT–
出力バッファ

Q6

VEE

VCC

Vocm

図 2. 完全差動アンプの簡略図

最初の解析では、IN+とIN–に共通の電圧はQ1またはQ2を

3.

電圧定義

通る電流に何の変化も起こさず、したがって出力電圧を起こしません -- 除去されてしまいます。出力コモンモード電完全差動アンプの動作を理解するには、アンプの説明に

圧は、入力には制御されません。Vocmのエラーアンプは、利用される「電圧定義」を理解することが重要です。図3は、出力コモンモード電圧をサンプリングし、Vocmでの電圧と完全差動アンプと、その入力と出力の電圧定義を表すブ

それを比較し、内部帰還を調整することによって、出力コ

ロック･ダイアグラムです。

モンモード電圧をVocmピンに印加されるのと同じ電圧に保正入力と負入力間の電圧の差を、入力差動電圧Vidと呼びちます。接続されていない場合、Vocmが内部分圧器によっます。2つの入力電圧の平均を、入力コモンモード電圧VicてVCCとVEEの中間点にバイアスされます。

と呼びます。
正出力と負出力間の電圧の差を出力差動電圧Vodと呼びます。出力コモンモード電圧Vocは2つの出力電圧の平均であり、Vocmでの電圧に制御されます。
アンプの周波数依存差動ゲインをa（f）とすると、Vod =Vid × a（f）となります。

VCC
VIN–
VIN+

– +
a(f)
+ –

VOUT+
VOUT–

VOCM
VEE

図 3. 完全差動アンプの電圧定義

4

入力電圧定義Vid = (Vin+) – (Vin–)

Vic =(Vin + ) + (Vin–)2

出力電圧定義Vod = (Vout+) – (Vout–)

Voc =(Vout + ) + (Vout–)2

伝達関数

Vod = Vid × a(f)出力コモンモード電圧

Voc = Vocm

JAJA122

入力で乗ったノイズを差動構造で除去VCC

出力で乗ったノイズを差動構造で除去

VIN–

– +

VOUT+

VIN+

+

電源で乗ったノイズを差動構造で除去

_

VOUT–

VOCM
VEE

図 4. 完全差動アンプのノイズ耐性

4.

ノイズ耐性の増加

6.

信号がある場所から別の場所へ送信される際には必ず、回路の伝達関数をべき級にまで拡張することは、ひずみノイズが配線に乗ってきます。差動システムでは各線を可成分の量を測るための典型的な方法です。

能な限り互いに近づけて配線するため、導線に乗ったノイ

出力を一般的な方法で拡張し、アンプがマッチング済み

ズがコモンモード電圧のように見えます。また、各電源にと仮定した場合、次のような結果が得られます。

共通のノイズもコモンモード電圧のように見えます。差動

Vout+ = k 1 Vin + k 2 Vin 2 + k 3 Vin 3 + . . . , およびアンプではコモンモード電圧を除去するため、システムが外部ノイズに対してより強い耐性を持っています。図4に、Vout– = k 1 (–V in)+ k 2 (–V in) 2 + k 3 (–Vin)3 +完全差動アンプのノイズ耐性を示します。

5.

偶数次高調波ひずみの減少. . . . 差動出力をとる
Vod = 2k 1 Vin + 2k 3 Vin 3 +

出力電圧スイングの増加. . . , ここでk1, k2およびk3は定数。

差動出力の出力電圧スイングは、差動出力間のフェーズ
変化により、同じ電圧スイングを持つシングルエンド出力

二次項により2次高調波ひずみが発生し、三次項により3の2倍に増加します。図5にこのことを示します。低電圧ア

次高調波ひずみが発生するといったようになります。

プリケーションにとって差動出力が理想的なのはこのため

完全差動アンプでは、偶数次項が常に正なのに対し、奇です。

数次項は両極性を保ちます。差動出力が取られる時、偶数
次項はキャンセルになります。
実世界の現象は上記のように完全ではありません。
THS4141（1MHz時）の出力における2次高調波を計測すると、差動で計測した場合には、シングルエンドで計測した場合と比べて6dB近く減少します。3次高調波ひずみは、差動計測でもシングルエンド計測でも変わりません。

a
VCC

VOD = 1 – 0 = 1
+1

VIN–

– +

VOUT+

VIN+

+

–

VOUT–

VOCM
VEE

0
+1
0

VOD = 0 – 1 = –1b

差動出力の結果、VOD p-p = 1 – (–1) = 2 X SE 出力となる

図 5. 差動出力の電圧スイング

5

JAJA122
Rf
VCC
+
–Vs
2

0.1 µF

VIN– Rg

VIC

VIN+

Rg

+Vs
2

10 µF

– +

VOUT+

+ –

VOUT–

VOD = A × Vs
VOC = 0
Rf
A=
Rg

VOCM
VEE

0.1 µF

+

10 µF

Rf

図 6. 差動信号の増幅

7.

基本回路

Vocmエラーアンプは、メイン差動アンプから独立して動作します。Vocmエラーアンプの動作は、Vocmピンへの電完全差動アンプでは、メイン差動アンプの両側にひとつ

圧入力と同じレベルに出力コモンモード電圧を維持するたずつ、計2個まで帰還パスを持つことができます。このためめのものです。対称帰還によって出力の平衡が維持され、反転アンプも2個できることになり、反転トポロジを容易に

Vout+とVout– がVocm入力での電圧付近を対称的にスイン

完全差動アンプに適用できます。図6は、ゲインを制御し、グします。

平衡アンプを維持するために負帰還を使って完全差動アンプを構成する方法です。

差動信号の生成は、以前には手間のかかるものでした。
差動型方式には複数のアンプが必須でした。統合完全差動

CMRRのパフォーマンスを良くするためには、2つの帰還アンプでは、よりスマートに回路を解く方法を提供します。

パスの対称性が重要です。CMRRは抵抗マッチ誤差に正比例

図7はシングルエンド信号を差動信号に変換する場合の例

します — エラーが0.1％の場合、CMRRは60dBとなります。

です。

Rf
VCC
+
0.1 µF

Rg
VIN–
Rg
VIN+

VOUT+

+ –

VOUT–
VOCM

Vs
VEE

0.1 µFRf

図 7. シングルエンド信号を差動信号に変換する

6

10 µF

– +

+

10 µF

VOD = A × Vs
VOC = 0Rf
A=
Rg

JAJA1228.

回路解析とブロックダイアグラム

図2の簡略結線図を改めて見てまず気付くのは、VinからVoutへのメイン差動アンプとVocmエラーアンプという2つのアンプがあることです。最初に、2つのうち動作がより単

完全差動アンプの回路解析は、通常のシングルエンドアン

純なVocmエラーアンプの動作について考察します。

プの場合と同じ規則で行います。ただし、解析が全面的にな

Vout+とVout–は出力端子の間に接続された内部RCネット

されるまでは完全な評価ができない微妙な点もあります。図ワークによってフィルタリングされ、合計されます。これに8の解析回路は、汎用回路公式とブロック･ダイアグラムを導よりVocmアンプの正極にある電圧は次のようになります。

き出すために使用されます。これにより、具体的な回路構成を容易に解くことができます。電圧定義は図3に示す回路と同様ですが、帰還の使用を反映するために変更されます。

(Vout +) + (Vout–)2

これらの定義は、回路を解く実践的な方法に到達するため
これは定義によりVocとなります。Vocmエラーアンプのには必須となります。
アンプの開ループ差動ゲインはa（f）で表され、（Vout+）–

出力は、Q5とQ6のベースを駆動します。ベースからコレク（Vout–）= （a f）（Vp – Vn）のようになります。これは差動アン

タへ移ることにより、ループでの負帰還に必須の信号反転がプの両側のゲインがよくマッチしていて変化量がわずかな得られます。このようにして、Vocmエラーアンプのエラーことが前提となります。負帰還があるのは、通常a（f）>> 1

電圧（入力ピン間の電圧）がゼロにされ、Voc = Vocmとなりの場合です。ただしa（f）は周波数関数であり、主要極の補ます。 これは、式（6）で示される電圧定義の基礎です。

償により、アンプの有効な帯域のほとんどで–20dB/dec分

メイン差動アンプを解析するもっとも簡単な方法は、
ノード方程式をいくつか書いてからそれを代数的に変形し、低くなります。

実用的な形式に変えることです。回路を解く方法はまず、節点解析のみに基づいて導き出されます。 次に、先に挙げた電圧定義を使用して、シングルエンド出力として取られた
R2

出力電圧、つまりVout+とVout–を解く方法を導き出します。
これらの定義はその後、Vodを計算するために使用され

Vn
R1
VIN–
VIN+

Vp
R3

– +
a(f)
–
+
R4

VOUT+

ます。
VnとVpでのノード方程式を解くと、次のようになります。

VOUT–
VOCM

Vn = (Vin–)( R1 R2+ R2 ) + (Vout +)( R1 R1+ R2 ) , and

Vp = (Vin +)図 8. 解析回路( R3 R4+ R4 ) + (Vout –)( R3 R3+ R4 ) .

( R3 R3+ R4 ) andR1
β2 = (,
R1 + R2 )By setting β1 =入力電圧定義：
Vid = (Vin +) – (Vin–)(1)

Vn and Vp can be rewritten as:
Vic =(Vin +) + (Vin–)2(2)

出力電圧定義：
Vod = (Vout +) – (Vout–)(3)(Vout +) + (Vout–)
2(4)(Vout +) – (Vout–) = a(f)(Vp–Vn)(5)

Voc = Vocm

(6)

Voc =

Vn = (Vin–) (1 – β2 ) + (Vout +) ( β2 ) , and(7)

Vp = (Vin +) (1 – β1 ) + (Vout–) ( β1 )(8)7

JAJA122
図9に示すようなメイン差動アンプのブロック･ダイアグ
ラムは、式（7）と（8）を使用して構築できます。ブロック･

理想的な仮定を用いると: a(f)β1 >>1 and a(f)β2 >>1、式（10）は次のように変形されます。

ダイアグラムは回路動作を理解し、他のバリエーションに(Vout +) =ついて調べるために役立つツールです。

(Vin +) (1 – β1 ) – (Vin–) (1 – β2 ) + 2Vocmβ1( β1 – β2 )

β2
VIN–

1 – β2
–
+

VIN+

(11)

–

VOUT+

Vp –VnΣ

同様にして、Vout–も次のように導き出されます。

a(f)
VOUT–

+

1–β1

(Vout–) =β1

図 9. ブロック･ダイアグラム

1( β1 – β2 )–[(Vin +) (1–– β1) – (Vin–) ( 1– β2 ) ] + 2Vocm(

ブロック･ダイアグラムを使用したり、式（7）および（8）を式（5）と結合したりすることにより、入力と出力の関係が次

1 +2a(f)β1 + a(f)β2

1 +
β2 )
(a(f)

)
(12)

のようなものであることがわかります。

再び、a(f)β1 >>1および a(f)β2 >>1と仮定して、これを次(Vout +) (1 + a(f)β2 ) – (Vou t–) ( 1 + a(f) β1)= a(f)[(Vin +) (1– β1 ) – (Vin–) (1– β2 ) ]のように変形します。

(9)(Vout–) =帰還パスに対称性がない場合、式(9)は正確ですがやや煩–[ (Vin +) (1 – β1) – (Vin–)(1– β2 ) ] + 2Vocmβ2

雑なものになります。式（1）〜（4）および式（6）に示された( β1 – β2 )電圧定義を使用すれば、より実用的な式を導き出せます。

(13)

右のように代入すると: (Vout–) = 2Voc – (Vout+), and Voc= Vocm、下のようになります。

Vod =（Vout+）–（Vout–）を計算するには、式（10）から式(Vout +) (2 + a(f)β1 + a(f)β2 ) – 2Vocm ( 1 + a(f)β1 )（12）を引きます。

= a(f)[(Vin +) (1– β1 ) – (Vin–) (1– β2 ) ]Vod =(Vout +) =

(

(

)

(Vin +) (1– β1 ) – (Vin–) (1– β2 ) + 2Vocm(( β1 – β2 )2[ (Vin +) (1 – β1) – (Vin–)(1– β2 ) ] + 2Vocm (β1 – β2)1
β1 + β 21+12a(f) β1 + a(f)β2

(

1 +

2
a(f)β1 + a(f)β2

)
(14)

)

1 +β
a(f) 1

再び、a(f)β1 >>1および a(f)β2 >>1と仮定して、これを次)のように変形します。

(10)

Vod =
2[ (Vin +) (1 – β1) – (Vin–)(1– β2 ) ] + 2Vocm (β1 – β2)( β1 – β2 )(15)8JAJA122
式（11）、（13）、（15）より、完全差動アンプの使用には対信号がグランドを基準電圧にしているのでなければ、基称帰還が必要であることは明らかであるものの、ゲインは

準電圧は必要な信号に同調して増幅され、アンプのダイナ

ひとつの帰還パスでしか制御できないということが分かり

ミックレンジが低減されます。不要なdcオフセットを取ります。

除くには、キャパシタを使って信号をVin+にカップリング

図8の解析回路中のマッチした抵抗R1 = R3 および R2 = R4を使って帰還パスの平衡が保たれることにより、 β1 = β2 =します。 β1 = β2を維持することにより、VocmがVodでオフセットを発生させないようにできます。

β、および伝達関数が次のようになります。

(1 – β ) a(f)(Vout +) – (Vout–)=(Vin +) – (Vin–)(1 + a(f) β )
=

1–β
×
β

R2

R1

1

(

1+

1
a(f)β

)

R3

VIN+

VOUT+

– +
a(f)
+ –

入力/出力でのコモンモード電圧は式に入りません — Vic

VOUT–
VOCM

R4

は除去され、VocはVocmでの電圧によって設定されます。
理想的なゲイン（a(f)β >>1と仮定して）は次の比率によって設定されます。

1–β
= R2
R1
β

図 10. シングルエンド〜差動アンプ

以下の4つの回路では、非対称帰還が使用されています。
これにより、VocmがVout+とVout–に別々に影響するように反転アンプに想定される通常の反転は、結果的に正のゲなり、結果としてVodの中にVocmが出現するようになりま

インの元になる出力電圧定義で説明されることに注意してす. このことで、差動アンプ中の内部ノード間の動作点が不ください。 多くのアプリケーションでは、シングルエンド

均衡になり、開ループゲインのマッチングが低下します。

信号を差動信号に変換することが必須となっています。 下CMRRは、シングルエンド入力に関してはたいした問題とに示す回路には、変換のためのさまざまなアプローチが示はなりませんが、非対称帰還が使用される場合はCMRRがしてあります。回路の解き方は、式（11）、（13）、（15）を用著しく危うくなることが解析結果から分かります。ノイズ

いることで容易に導き出せます。

解析部は、非対称帰還もVocmピンで導入されるノイズを増

図10は図8をわずかに変更したものですが、シングルエン

加させることを示しています。このような理由により、図ド信号を増幅して差動信号に変換できることを示していま

11、12、13および14の回路は主に教育的な目的で提示されす。Vin–はこの図では接地されています。印加されているており、さらにテストを行ってからでないと使用をお勧め

信号はVin+です。

できません。

式（11）、（13）、（15）に Vin– = 0 resultsを代入すると、次のようになります。

(Vout +) =(Vout–) =図11の回路では, Vin– = 0 およびβ1 = 0です。出力電圧は次のとおりです。

(Vin +) (1 – β1) + 2Vocmβ1( β1 + β2 )2Vocmβ2 – (Vin +) (1 – β1)( β1 + β2 )(Vout +) =(Vin +)(Vin +),, (Vout–) = 2Vocm –β2
β2

and Vod =2 (Vin +)– 2Vocm. With
β2

,

, and

β1 = 0の場合、この回路は非反転アンプに似ていますが、2倍のノーマルゲインを持っています。

Vod =2 (Vin +) (1 – β1 ) + 2Vocm (β1 – β2)( β1 + β2 )

R1

VIN+

R2

– +
a(f)
+ –

VOUT+
VOUT–
VOCM

図 11. β1 = 0とした場合の回路

9JAJA122
図12の回路では、Vin– = 0およびβ2 = 0です。出力電圧は次のとおりです。

(Vout +) =(Vout–) =Vod =(Vin +) (1 – β1)
β1+ 2Vocm,

R3

VIN+– (Vin +) (1 – β1)
β1

2 (Vin +) (1 – β1)
β1

– +
a(f)
_
+

VOUT+
VOUT–
VOCM

R4

, and

+ 2Vocm .

β2 = 0で、ゲインは反転アンプの2倍となります。（負符号

図 13. β2 = 1とした場合の回路

図14の回路では, Vin– = 0, β1 = 0, and β2 = 1です。出力電圧は次のとおりです。

なし）(Vout+) = (Vin+), (Vout–) = 2Vocm – (Vin+), および Vod =2[(Vin+) – Vocm]です。この回路では、抵抗なしでゲイン2を実現します。

R3

VIN+

– +
a(f)
+ –
R4

VOUT+
VOUT–
VOCM

VIN+

図 12. β2 = 0とした場合の回路

図13の回路では、Vin– = 0 and β2 = 1です。出力電圧は次(Vout–) =Vod =(Vin +) (1 – β1 ) + 2Vocmβ1,
β1 + 1
2Vocm – (Vin +) (1 – β1 )β1 + 1, and

2 (Vin +) (1 – β1 ) + 2Vocm (β1 – 1 )( β1 + 1 )β1 = 0.333で、ゲインは1となります。β1 = 0.6の場合、ゲインは1/2になります。

10

VOUT–
VOCM

のとおりです。

(Vout +) =

VOUT+

– +
a(f)
+ –

図 14. β1 = 0 and β2 = 1とした場合の回路

JAJA122

Er1

R1

R2

Er2

VOUT+

–

+
a(f)
+ –

Iin–
Iin+
Er3

R3

VOUT–
VOCM

Ein
R4

Er4
Ecm

図 15. ノイズ解析回路

9.

ノイズ解析

Eodは差動RMS出力ノイズ電圧です。Eod = A（Eid）であり、ここでEidは単入力ノイズ源, Aはソースから出力へのゲノイズ源を図15に示します。解析には、この図に示す定義を使用します。
Einはアンプの入力基準RMSノイズ電圧Ein ≈ ein × √ENB
（1/fノイズが無視できるものと仮定した場合）です。ここで、einは入力ホワイトノイズのスペクトル密度（単位: Ｖ/rtHz（周波数の平方根ごとの電圧））であり、ENBは有効なノイインです。Eodの1/2は( + Eod
2 )
(–Eod
2 )

正出力 によるものであり、あとの1/2は負出力によるものです。したがって、ズ帯域です。Einは入力での差動電圧として表されています。
Iin+と Iin–は、各入力を流れる入力基準 RMSノイズ電流です。この2つは同一とみなされ、Iinと呼ばれます。Iin ≈ iin ×√ENB（1/fノイズが無視できるものと仮定した場合）にある(–Eod( + Eod2 )2 )とは互いおよび入力源と相関関係にあり、次のように直接加算できます。

i in は入力ホワイトノイズのスペクトル密度（単位: A/rtHz（周波数の平方根ごとの電流））、ENBは有効なノイズ帯域です。Iinは、入力ノードから見た等価入力インピーダンスに

–Eod
– (
= Eod = A(Eid).
( + Eod2 )2 )比例した電圧を形成します。次のように、等価入力イン
ピーダンスはゲイン設定抵抗の並行連結によって支配されるものと仮定します。

Req1 =

R1R2 and Req2 = R3R4
R1 + R2
R3 + R4

独立したノイズ源同士は、通常相関関係にありません。
非相関ノイズ電圧を結合するには、平方和の手法を使います。RMS電圧全体を平方したものは、個々の RMS電圧を加算して平方したものと同じになります。
個々のノイズ源からの出力ノイズ電圧は一度に1つずつ計算されてから、このように結合されます。

E cm は、入力基準ノイズ源と同様にスペクトル密度と帯域を考慮に入れた、VocmピンでのRMSノイズです。Vocm
ピンを正しくバイパスすれば有効な帯域が減るため、この電圧は無視できるほどわずかになります。
Er1 - Er4は、抵抗からのRMSノイズ電圧であり、次のよ
うに計算されます。: Ern = √4kTR × ENBここでnは抵抗の数（番号）、kはボルツマン定数（1.38 × 10–23 j/K）、 Tは絶対温度（K）、 Rは抵抗（Ω）、ENBは有効なノイズ帯域です。

11

JAJA122β2

Iin x Req1
–
–
Ein

Σ

+

+

Vp –Vn

+ EOD
2
– EOD
2

a(f)

+

Iin x Req2

β1

Ecm

図 16. アンプの入力基準ノイズのブロック･ダイアグラム

同様に、lin × Req1とlin × Req2 からのノイズ寄与は次のよ

図16のブロック･ダイアグラムは、アンプのノイズ源の解析に役立ちます。

うになります:E inのみを考慮すれば、ブロック･ダイアグラムから次の2lin × Req1

ように書くことができます。

[

Eod = a(f) Ein +Solving : Eod =(–Eod)β12(2Ein
β1 + β2–)[(+ Eod)β22]( β1 + β2).

および2lin × Req2

( β1 + β2)のそれぞれ。

Vocmエラーアンプは、コモンモードノイズ電圧Ecmと同12
1+a(f) ( β1 + β2)

等の出力でコモンモードノイズ電圧を生成します。帰還パ]スβ1とβ2があるために、Ecm（β1 – β2）と同等の入力でノイズ電圧が見えます。これは入力と同様に増幅され、2Ecm ( β1 – β2)
このときの仮定は次のようになります。

a(f)β1 >> 1 and a(f)β2 >> 1 : Eod =( β1 + β2)
2Ein( β1 + β2)と同等の差動ノイズ電圧として出力で見えます。Vocmピンからのノイズゲインの範囲は、0（（β1 –β2）の場合）から 2の最大絶対値（given β1 = 1およびβ2 = 0、またはβ1 = 0およびβ2 = 1の場合）までです。

β1 = β2 = β（対称帰還）: Eout = Einβ

図8では、抵抗R1およびR3のノイズは、Vin+と Vin–での信号のように見えます。セクション8に示す回路解析より、と仮定すると、標準的なシングルエンド 電圧帰還型オペアン

回路解析、ブロック･ダイアグラム、R1とR3からの差動出プと同じになります。

力ノイズ寄与はそれぞれ次のようになります：

2(Er1 ) (1 – β2)( β1 + β2)

and2(Er3 ) (1 – β1)( β1 + β2)

抵抗R2とR4からのノイズは、増幅されずに出力へ直接課されます。これらのノイズの寄与はEr2とEr4です。
個々のノイズ源を加算すると、出力差動ノイズは全部で次のようになります。

Eod =

12

√

(

(2Ein) 2 + (2lin × Req1) 2 + (2lin × Req2) 2 + 2Ecm (β1 – β2)(β1 + β2)2

) 2 + (2(Er1) (1 – β2 )) 2 + (2(Er3) (1 – β1 ))2+ Er2 2 + Er4 2

JAJA12211.

個々のノイズ源は、平方和の手法で加算されます。入力

入力電源の終端処理

基準の項は、回路のノイズゲインによって次のように増幅
伝送ラインの反射を減らし、信号精度を上げるために、

されます。

2
Gn =
( β1 + β2 )高速システムには通常二重終端を使用します。二重終端により、駆動源の出力インピーダンスおよび遠端終端と、伝対称帰還が使用された場合、β1 = β1 = β

送ラインのインピーダンスのマッチングが行われます。
共通の値は50Ω、75Ω、100Ω、600Ωです。電源が差動式

として、ノイズゲインは次のようになります。

の場合、終端はライン間に（アクロスザライン）配置されます。電源がシングルエンド式の場合、終端はラインからグ

Gn = 1 = 1 + Rf ここでRfは帰還抵抗、Rgは入力抵抗
Rgβ

ラウンドに対して配置されます。
図17に、差動信号源に終端処理を行う場合の例を示しまであり、標準的なシングルエンド電圧帰還アンプと同じにす。この図では、Vicを中心点にして1/2 Vsと1/2 Rsがそれなります。

ぞれの側に起因するように平衡が取られています。

10.

は示されていません。回路は平衡が取られていますが、1）

Rsは電源インピーダンス、Rtは終端抵抗です。伝送ライン

アプリケーション回路

正しい終端 と、2）ゲインの設定 という2つの問題を解決する必要があります。

基本回路動作を説明し、基本よりさらにレベルが上の解析手法を紹介した後は、ADC入力や伝送ラインを駆動する

a(f) >> 1とアンプが線形動作にある限り、アンプの動作はといった典型的なアプリケーションをいくつか調べること

Vn ≈ Vpを保ちます。したがって、一次近似に対しては、図にします。アンプがa(f) >> 1という条件の周波数で使用され18に示すように2つのノード間で仮想短絡が見られます。終ていると仮定し、以下に述べる式にはアンプの影響を含め

端インピーダンスは、Rt ||（R1 + R3）という並列結合です。
正しい終端用のRtの値は

Rg
β1 = β2 =Rg + Rfという条件で使用されているもの

Rt =

1
1 –
1
Rs (R1 + R3)という式で計算します。

ないものとします。また、対称帰還がとします。アプリケーション回路の説明に入る前に少し回り道をして、電源終端と、帰還の対称性を維持するためにそれがどのような役割を果たすのかを見てみましょう。

Rs/2

R2

R1

–Vs
2

Vn
Rt

Vic

Vp
+Vs
2
Rs/2

R3

– +
+

VOUT+

–

VOUT–
VOCM

R4

図 17. 差動入力信号の終端処理

R1
Zt

仮想短絡

Rt
R3

Rt =

1
1
1
–
Rs (R1 + R3)

図 18. 差動終端インピーダンス

13

JAJA122
Rtが分かれば、回路にテブナンの定理を当てはめること

終端によって形成される分圧回路を使用する場合、約2のにより、必要なゲインも分かります。回路はRtと、アンプ

ゲインがアンプに必要であると仮定するのが適切です。まの入力抵抗R1とR3の間で遮断されます。Vicについてはここ

た、高速アンプ用には500Ω近い帰還抵抗値が適切です。開始

では関係ないためそのままにしておき、1/2 Vsの1/2を結合にあたってこれらの仮定を使用し、249Ωに等しいR1とR3をします。その後、選択します。その後、次の式よりRtを計算します。

Vth = Vs ×

Rt
Rt + RsRt =Rth = Rs Rt

および

1
1
=
= 55.6Ω
1 –
1 –
1
150 (249 + 249)
Rs (R1 + R3)（もっとも近い標準1%値は56.2Ω）（1/2は各側に起因します）となります。その結果得られるテブナンの等価表示を図19に示します。正しいゲインは次のこの時点になるとゲインは、次のように帰還抵抗の値をように計算します。

計算することによって設定されます。

Vod
=
Vth

Rf
Rs || Rt
Rg +
2

Rf =

Vthを置き換えると、次のようになります。

Rs || Rt Rs + Rt
Rg +() ( Rt )( Vout)2Vs(= (1) 249 +
Vod =
Vs

Rt
Rf
×
Rs + Rt
Rs || RtRg +2

50 || 56.2
2)（もっとも近い標準1%値は499Ω）
標準1％抵抗値での回路を解く方法を、図20に示します。

です。R2 = R4およびR1 = R3の対称性を必ず保つようにしてください。
例えば、平衡の取られた50Ω差動電源の終端処理をしようとしており、電源からアンプの差動出力までの間全体でゲインが1必要であると仮定します。R1とR3の値の選択か
ら設計を開始し、次にRtと帰還抵抗を計算します。

Rs  Rt
2

R2

R1

– +

VOUT+

–

VOUT–

Vth
+
Rs Rt
2

R3

VOCM

R4

図 19. 差動型テブナンの等価表示

25

249

–Vs
2
56.2

Vic
+Vs
2
25

14

50 + 56.2
56.2= 495.5 Ω

ここで、Rfは帰還抵抗（R2かR4）、Rgは入力抵抗（R1かR3）

図 20. 差動式に回路を解く方法（ゲイン = 1）

)(

249

499

– +

VOUT+

+ –

VOUT–

499

VOCM

JAJA122

R1

R2

Vn
Rs

Vin R3

Rt

Vs

Vp

– +

VOUT+

+ –

VOUT–
VOCM

R4

図 21. シングルエンド入力信号の終端処理

図21にシングルエンド信号源の終端処理の例を示します。

正しい終端用のRtの値は、次のように計算されます。

Rsは電源インピーダンス、Rtは終端抵抗です。伝送ラインは示してありません。回路は平衡を取っていないため

1）正

1

Rt =

しい終端 2）ゲイン設定 3）平衡 という3つの問題を解決す

1 –Rs

る必要があります。

1 –K
2 × (1 + K)
R3

Vinでのアンプの入力を見ているラインから見た終端イン
ピーダンスを判別するには、VsとRsを除去して、他の電源

Rtが分かれば、回路にテブナンの定理を当てはめることにをすべて短絡します。a(f) >> 1とアンプが線形動作にある限より、必要なゲインも分かります。回路はRtと、アンプの入り、アンプの動作はVn ≈ Vpを保ちます。Vnは、Vout+の時

力抵抗R1 と R3の間で遮断されます。

点での抵抗率R1の電圧を見ます。アンプの平衡
R1 + R2および Rth = Rs || Rt

示します。正しい対称性R2 = R4およびR1 = R3 + (Rs || Rt)を

Vout + = K × Vin
2

ここで K はアンプの閉ループ

ゲイン（Vocm = 0）です。終端インピーダンスは次のように、

Vin =
IR3
1 –

R3

使用すると、テブナンゲインは次の式によって求められます。

Vod
R4= R2 =
R1
R3 + (Rs || Rt)
Vth
Vthを置き換えると、回路のゲインは次のようになります。

K
2 × (1 + K)

Vod = R2 ×
Rt
Vs
Rs + Rt
R1と並列になっています。

=

R3

Vp =

Vin
Zt

Rt
Rt + Rsとなります。その結果得られるテブナンの等価表示を図23にが取られていると仮定すると、次のようになります。

並列結合です。Rtが、Vth = Vs ×

Rt
I

R3

=

Vin–VpR3

Vin × K
2 × (1 + K)

Rt
R4
×Rs + Rt
R3 + (Rs || Rt)

1

Rt =
1
Rs –

1–

K
2 × (1 + K)
R3.

図 22. シングルエンド終端AC インピーダンス

15

JAJA122

R1

Rs || Rt

R2

– +

VOUT+

–

VOUT–

R3
+

VOCM

R4

Vth

図 23. シングルエンドでのテブナンの等価表示

例えば、50Ωシングルエンド電源の終端処理をしようと(R3 + Rs || Rt) ( Rs + Rt )
( Vod
Rt
Vs )
= (1) × (244 + 50 || 58.7) × ( 50 + 58.7 )
58 .7

R4 =

しており、電源からアンプの差動出力までの間全体でゲインが1必要であると仮定します。まずR3の値の選択から設計を開始し、次にRtと帰還抵抗を計算します。これは、最初の前提から始めて、それを改良していくということの反復プ= 464.7 Ω

ロセスとなります。
Rt = 50Ωであり、2のゲインがアンプに必要だという仮定

ゲインが2ではなく460.9/249 = 1.85であり、Rtの計算結果からスタートしてください。また、高速アンプ用には500 Ω

が50Ωではなく58.7Ωであることから、プロセスが反復的で近くの帰還抵抗値が適切です。これらの最初の仮定を使い、あることがわかります。計算をさらに2回反復すると、次のR1 = 249ΩおよびR3 = R1 – Rs || Rt = 249Ω – 25Ω = 224Ωを選結果になります。R3 = 221.9Ω（もっとも近い標準1％値は択します。次に、下の式からRtを計算します。

221Ω）、Rt = 59.0（1％値）、およびR2 = R4 = 460.9（もっとも

1

Rt =

1–
1 –
Rs

K
2(1 + K)R3

近い標準1％値は464Ω）。標準1％抵抗値を使用した回路を

1

=

1 –
50

1–

2
2(1 + 2)224

解く方法を図24に示します。
表計算ソフトを使用すると、上記の反復プロセスが非常に簡潔になります。また、標準的な使用可能値にさらに適したものを見つけるために、成分値を容易に調整できます。

= 58.7 Ω

図25に、平衡と不平衡各々の場合の、シングルエンドアン
プから差動アンプへの出力電圧を示します。ここで、Vocm= 2.5 Vです。

そして帰還抵抗の値を計算します。

( ) () = (1) × (249)
50 + 58.7 =× () 460.9 Ω, and
58.7

R2 =

平衡アンプは、前述の例で計算した値を反映します。

Vod (R1) Rs + Rt
Rt
Vs

不平衡アンプの場合：
Rt = 59Ω、R1 = R3 = 249Ω、およびR2 = R4 = 499Ω。
不平衡アンプにおける不等価帰還率により、Vocmが差動出力でのオフセットを生じさせることに注意してください。
ADCの駆動にダイナミックレンジを使用すると、ダイナ
ミックレンジは失われます。

249

50

464

Vout +

221

Vout –
Vs

59.0

図 24. シングルエンド式に回路を解く方法（ゲイン = 1）

16

464

Vocm

JAJA122

3.1 V
3V

平衡

VOUT
シングルエンド式

不平衡

2V
1.9 V
1V

V(Balanced: Out–)

0V

V(Balanced: Out+)

平衡

VOUT
差動式
SEL>>
–1.2 V
0 µs

V(Unbalanced: Out–)0.1 µs0.2 µsV(Unbalanced: Out+)

不平衡

0.3 µs0.4 µs

0.5 µsV(Balanced: Out+, Balance: Out–)

0.6 µs0.7 µs0.8 µs0.9 µs1 µs

V(Unbalanced: Out+, Unbalance: Out–)

図 25. 平衡アンプ vs 不平衡アンプ

先に述べた解析からわかるのは、ライン終端という考え

図26に示すように、能動型一次ローパスフィルタは、帰方は些細なことのように見えるかもしれませんが、それを還ループにキャパシタを追加すれば容易に作成できます。

正しく理解するにはかなりの労力を必要とするということ

平衡帰還では、伝達関数は次のようになります。

です。

12.

Vod = Rf ×
1Vid
Rg
1 + j2πf(RfCf)

能動型アンチエイリアス
フィルタリング

伝達関数で作成された極（pole）は、s平面上にある負の実軸の実極です。

完全差動アンプの主要アプリケーションのひとつは、差動入力を使用したADCのローパスアンチエイリアスフィル
タ中にあります。

Cf
Rf
VCC
+
0.1 µF

Rg
VIN–

–

VOUT+

+

Rg
VIN+

10 µF

–

+

VEE

VOUT–
VOCM
0.01 µF+

0.1 µF0.1 µF

10 µF

Rf
Cf

図 26. 能動型一次ローパスフィルタ

17

JAJA122

Cf
Rf
VCC
+
0.1 µFRg
VIN––

2 × Co
Ro
VOUT+

+

Rg
VIN+

10 µF

Ro Co

–

+

VOUT–
VOCM
0.01 µF

VEE+

0.1 µF0.1 µF

10 µF

2 ⋅ CoRf
Cf

図 27. 受動型二次極付き能動型一次ローパスフィルタ

二極ローパスフィルタを作成するために、図27に示すよ伝達関数で作成される二次極も、s平面上にある負の実軸

うにRoとCoを出力に置くことによって、もうひとつの受動の実極です。キャパシタCoを、実線で示すように出力を横型実極を作成することもできます。平衡帰還を使うと、伝切って差動的に置くこともでき、（値が2倍の）2つのキャパ達関数はつぎのようになります。

シタを破線で示すように各出力とグラウンドの間におくこ

Vod
Rf
1
1
=
×
×
Vid
Rg 1 + j2πf(RfCf) 1 + j2πf × 2 × RoCo

波数を超える周波数では、Coとの直列結合がアンプをローともできます。通常、Roの値はlow（低域？）であり、極周ドします。追加ローディングにより、アンプの出力にさらにひずみが生じます。これを避けるには、極をスタガ同調
して（stagger the poles）、RoCo極がRfCf極より高い周波数に来るようにするとよいでしょう。

R2
C1

2 × C2
VCC

+
VIN–
VIN+

R1
R1

R3
C2

R3

0.1 µF–

10 µF

2 × C3
R4

VOUT+
VIN+

+
R4

_

+

C3
VOUT–

VOCM
2 × C2VEE
C1R2

図 28. 三次ローパスフィルタでのADCの駆動

180.1 µF+

10 µF

0.01 µF

0.1 µF

VIN–

2 × C3VCM

JAJA122
C1とC2用の標準的なキャパシタ値を選ぶことから設計を

このフィルタ回路の伝達関数は次のとおりです。

始めるのが最も容易です。これにより、nに値が与えられま

Vod
=
Vid

×

す。それから、望ましいゲインを帯びたフィルタに必要な

K

(

f
–
FSF × fc(

2)

Qを得ることにつながるm用の値があるかどうかを判断しま

jf
1
+
+1
Q FSF × fc

1
1 + j2π f × 2 × R4C3)

す。ない場合は、もうひとつのキャパシタ結合を使用して再試行します。mとnの適切な組み合わせが見つかったら、Cの値を使用して、望ましいfcに基づいてRを計算します。

,

適切な成分値を取得するには、数回試行を繰りかえす必要があるかもしれません。
R4とC3は三次フィルタの実極を設定するために選ばれます。この極の設定には注意が必要です。通常、R4はlow（低R2 , FSF × fc =1,
R1
2π √ 2 × R2R3C1C2

ここで K =

√ 2 × R2R3C1C2

and Q =

域？）の値であり、極周波数を超える周波数では、C3との直列結合がアンプをロードします。余分のローディングにより、アンプの出力にさらにひずみが生じます。これを避R3C 1 + R2C1 + KR3C1です。

けるには、実極を複素極ペアのカットオフ周波数より高い周波数に置いてください。
図29に、コーナー周波数を1MHzに設定し、R4とC3に

Kは通過帯域ゲインを設定し、fcはフィルタのカットオフ

よって実極を15.9MHzに設定した二次バタワースローパス

周波数であり、FSFは周波数スケーリング係数, Qは線質係フィルタのゲインと位相レスポンスを示します。使用され数です。

ている成分は、R1 = 787Ω、R2 = 787Ω、R3 = 732Ω、 R4 =FSF = √ Re 2 +|Im |2, and Q =√ Re 2 + |Im |50Ω、 C1 = 100pF、C2 = 220pF、C3 = 100pF、および
2

THS4141完全差動アンプです。より高い周波数では、寄生要素によって信号が通ることが可能になります。

2Re

ここで、Reは複素極ペアの実数部、Imは虚数部です。
R2 = R, R3 = mR, C1 = C, C2 = nCを設定すると、次の結果になります。

FSF × fc =2 × mn1, and Q = √1+m(1 + K)
2π RC √ 2n × m

0

0
ゲイン

–90

フェーズ
–40

–180

–60

–270

–80
100 k

1M

10 M

100 M

Phase – deg

Gain – dB

–20

–360
1G

f - 周波数 - Hz
図 29. 15.9MHzでの実極付き二次バタワースローパス（1-MHz）

19

JAJA122

13.

VOCMとADCのリファレンス

ライドするために外部電源から要求される電流を計算する

および入力コモンモード電圧

内部回路は、VOCMエラーアンプによって引かれたバイア方法を示しています。
ス電流（IEA）をキャンセルするために使用します。（シング

図30に、ADS809 ADCデータシートに記載の内部リファ
レンス回路を示します。基準電圧、REFTおよびREFBは、コンバータの入力電圧範囲を決定します。電圧CMはREFTとル+5V電源アプリケーションでのように）電源電圧間の途中に望ましいVOCMがあった場合、外部電流が必須でないことは容易にわかります。一方、アンプが±5Vから電源を取っ

REFBの中間点にあります。ADCへの入力信号はCM周辺を対ており、望ましいVOCMが+2.5Vであると仮定すると、外部称的にスイングして、コンバータのダイナミックレンジ全電源が供給する必要があるのは100µAです。ADCからのCM体を利用する必要があります。つまり、アンプの出力コモン

出力駆動能力によっては、この電流を供給するためにバッ

モード電圧はこの電圧とマッチしなければなりません。

ファが必要になる可能性があります。

THS45xx上のVOCM入力は、この目的に特化して提供され今まで見てきたような差動入力を利用するすべての高性ます。内部回路では、出力コモンモード電圧がVOCMに印加された電圧と等しくなるようにします。このようにして、
VOUT+とVOUT–はVOCM周辺を対称的にスイングします。多能ADCには、駆動回路のコモンモード電圧を設定するための出力があります。メーカーごとに、その電圧の名称も様々です。私が見ただけでも、CM、REF、V REF 、V CM 、

くの場合、必要なのはただ、バイパスキャパシタをグラン

VOCMという名前がついていました。しかし名称はどうあれ、ドにつないで（通常0.1µFから10µF）CMをVOCMに結びつけ重要なので覚えておく必要があるのは次のとおりです。

て、ノイズを減らすことだけです。

• VOCMが中間電位にない場合、アンプが十分な出力駆動

図31は、THS45xx上のV OCM 入力の簡略な結線図です。

電流を持っているかどうかを確認する。

VOCMが接続されていない場合、抵抗分圧器は電圧を電源電• バイパスキャパシタを利用して、コモンモードノイズを

圧間の途中に設定します。下の式は、この電圧をオーバー減らす。

SEL1 SEL2

バイパス
0.1 µF

PD

範囲選択
および
ゲイン増幅回路上部
リファレンス
駆動

REFT
0.1 µF330Ω+ 1VDC
バンドギャップ
リファレンス

0.1 µFCM1

0.1 µF330Ω
下部
リファレンス
駆動

REFB
0.1 µF

ADS809VREF

1 µF

0.1 µF

図 30. ADS809の内部リファレンス回路と推奨バイパスの図式

VCC+

IEA = 0

50 kΩ
IExt
VOCM

Vocmエラーアンプ

50 kΩ
VCC–

図 31. VOCM

20

I

Ext

=

(

)

2V OCM – V CC+ + V CC–
50 kΩ

JAJA12214.

電源バイパスの遠端が同じ値の抵抗つまりRt = Zoで終端処理されます。
正しく平衡を取るために、Zoは差動出力の各半分に1/2ずつ各電源レールでは、6.8µFから10µFのタンタルコンデンサを置き、Zo = 2 x Zo±となるようにします。

アンプから数インチ以内の場所に置き、低周波の電源バイ

出力インピーダンスを計算するには、入力を接地し、電パスを提供する必要があります。0.01µF から 0.1µFのセラ

圧源または電流源をVout+とVout–の間に挿入し、回路の反ミックコンデンサはアンプ上の各電源ピンの0.1インチ以内

応からインピーダンスを計算します。

に配置され、高周波の電源バイパスを提供する必要があります。

対称性があるために、Zo+ = Zo–、 Vout+ = –(Vout–)、および Vo+ = –(Vo–)となります。片側のインピーダンスを計算すれば、回路を解く方法が得られます。

15.

レイアウトの考慮事項
Zo + =

すべての高速アンプの場合と同様、アンプの入力での寄生キャパシタンスに関しては注意を払い、ピンやあらゆる相互接続回路付近の接地面を除去しておく必要があります。
また、 トレースルーティングは最小限にとどめ、表面実装
コンポーネントを使用してください。

16.

Vout +,
lout +

lout + =and Vo + = (Vout–) ×(Vout +) – (Vo +)
,
Ro

( –Rf
Rp )

アンプの出力をもう一度見てみると、ラインの両側に見られるインピーダンスは下のように、ラインの片側のゲインを正帰還を利用して能動終端を提供する

1から減算した値でRoを除算した値になっています。

Zo± =伝送ラインの差動的な駆動は、完全差動アンプの代表的

Ro
1– Rf
Rp

(16)

な使用方法です。正帰還を使うことにより、図32に示すよ
うに能動終端を提供するためにアンプを利用できるようになります。正帰還をかけた時、ラインから見た出力抵抗の値は実際よりも大きく見えます。それでも、抵抗を横断して下がった電圧は抵抗の実際の値によって変わるため、結正帰還はまた、フォワードゲインにも影響します。この影響と、RoとRt || 2Rpの間の分圧回路を考慮すると、Vin =(Vin+) – (Vin–) to Vout = (Vout+) – (Vout–)から求められるゲインは次のようになります。

果として効率の増加につながります。
反復するためには、このアプリケーションとともに対称A =帰還を使用することが重要になります。
二重終端を使用すると、アンプの出力インピーダンスZo

Vout
1= Rf ×Vin
Rg
2Ro + Rt || 2Rp– Rf
Rt || 2R p
Rp

(17)

が伝送ラインの特性インピーダンスに等しくなり、ライン

Rp
Rf
VO+

VCC

–

10 µF

Ro

Zod
ZO+

VOUT+

+

Rg
VIN+

IOUT+

0.1 µF

Rg
VIN–

+

Ro

–

+

ZO–

Rt
VOUT–

VOCM
IOUT–
VEE
Rf

0.1 µF

+

10 µF

VO–
Rp

図 32. 正帰還を利用した能動終端の実現

21

JAJA122
最初にRfとRoの値を選び、次にRpの必要な値を計算して能動終端のもうひとつの特徴は、低消費電圧アプリケー

望ましいZoを求めることによって容易に設計が実現できま

ションにおいて特に魅力的なことに、任意の電源電圧につす。その後、Rgを計算して必要なゲインを求めます。

いての出力電圧スイングを効率的に増加できるということです。

例：
望ましいゲインが1と仮定すると、Rf = 1kΩとRo = 10Ωで100Ωのラインの終端処理を正しく行うことが必要になりま

17.

結論

す。ZodとRtの正しい値は100Ω（Zo± = 50Ω）です。式1を整統合完全差動アンプは標準的なシングルエンド動作のアン

理すると、下のようになります。

プと非常によく似ていますが、入力差動ペアの両側から出力が取られて差動出力を生成するという点で異なります。

Rf
1 kΩ
Rp =
=
= 1.25 kΩ
Ro
1 – 10Ω
1–
50Ω
Zo ±

差動システムにより、耐性 to 外部コモンモードノイズへの耐性が増加し、偶数次高調波が減少し、シングルエンド
システムに比べて任意の電圧限界の出力スイングが2倍にな

次に式2を整理すると、下のようになります。

ります。

Rg = RfA=

1
×
2R0 + Rt || 2Rp Rf–
Rt || 2RpRp

2つの対称になった帰還パスを実装することで、反転アン
プのトポロジーを完全差動アンプに容易に適用できます。
対称帰還を使用すれば、最良のパフォーマンスが実現でき

1 k= 2.45kΩ
20Ω + 100Ω || 2.5K
– 1kΩ
100Ω || 2.5K
1.25kΩ

ます。
高速システムでは、ライン終端に配慮して、対称帰還を維持する必要があります。これは終端抵抗を考慮し、ゲイン設
定抵抗を適切に調整することによって実現できます。

回路は、上記の計算結果に最も近い標準値を用いて次の統合完全差動アンプは、差動ADC入力の駆動に非常に適ように構築され、テストされます。Rf = 1kΩ、Rp = 1.24kΩ、

しています。統合完全差動アンプにより、アンチエイリア

Rg = 2.43kΩ、Rt = 100Ω、および Ro = 10Ω。Compare 出力

スフィルタリングとコモンモード電圧の設定が容易になり電圧波形（Vout = 2Vp-p）を、図33に示す能動終端と標準終ます。

端(Vo = (Vo+) – (Vo–) and Vout = (Vout+) – (Vout–)と比較し統合完全差動アンプはまた、差動伝送ラインを駆動するます。標準終端については、Rf = 1kΩ、Rp = open, Rg =のに非常に適しており、能動終端により効率を増加させ、499Ω、Rt = 100Ω、Ro = 50Ωとなります。

電源の必要条件を減少させることが可能になります。

標準終端を使用すると、20mWの電力が出力抵抗で浪費されます。これとは対照的に、能動終端の場合は6.25mW
しか浪費されません。つまり、能動終端で無駄になる電力は69％より少なくなっています。

2V
標準終端のVO
1.5 V
能動終端のVO
1V
0.5 V
Vout
0V
–0.5 V–1 V–1.5 V
–2 V

図 33. 能動･標準終端を使用した場合の出力波形(sloa054d)

22

ご注意

IMPORTANT NOTICE

日本テキサス・インスツルメンツ株式会社（ 以下TIJといいます ）及びTexas

TIの製品もしくはサービスについてTIにより示された数値、特性、条件その他のパ

Instruments Incorporated（TIJの親会社、以下TIJないしTexas Instruments

ラメーターと異なる、
あるいは、それを超えてなされた説明で当該TI製品もしくはIncorporatedを総称してTIといいます）
は、その製品及びサービスを任意に修正し、サービスを再販売することは、当該TI製品もしくはサービスに対する全ての明示的改善、改良、
その他の変更をし、もしくは製品の製造中止またはサービスの提供を保証、及び何らかの黙示的保証を無効にし、かつ不公正で誤認を生じさせる行為

中止する権利を留保します。従いまして、
お客様は、発注される前に、関連する最です。TIは、
そのような説明については何の義務も責任もありません。

新の情報を取得して項き、その情報が現在有効かつ完全なものであるかどうかご確認下さい。全ての製品は、お客様とTIJとの間に取引契約が締結されている場

TIは、TIの製品が、安全でないことが致命的となる用途ないしアプリケーション（例

合は、当該契約条件に基づき、また当該取引契約が繍結されていない場合は、
ご

えば、生命維持装置のように、TI製品に不良があった場合に、その不良により相当注文の受諾の際に提示されるTIJの標準販売契約約款に従って販売されます。

な確率で死傷等の重篤な事故が発生するようなもの）に使用されることを認めておりません。但し、お客様とTIの双方の権限有る役員が書面でそのような使用に

ＴＩは、そのハードウェア製品が、TIの標準保証条件に従い販売時の仕様に対応

ついて明確に合意した場合は除きます。たとえTIがアプリケーションに関連した情

した性能を有していること、またはお客様とTIJとの間で合意された保証条件に従報やサポートを提供したとしても、お客様は、そのようなアプリケーションの安全面及い合意された仕様に対応した性能を有していることを保証します。検査およびそび規制面から見た諸問題を解決するために必要とされる専門的知識及び技術をの他の品質管理技法は、ＴＩが当該保証を支援するのに必要とみなす範囲で行持ち、かつ、お客様の製品について、またTI製品をそのような安全でないことが致

なわれております。各デバイスの全てのパラメーターに関する固有の検査は、政府命的となる用途に使用することについて、お客様が全ての法的責任、規制を遵守

がそれ等の実行を義務づけている場合を除き、必ずしも行なわれておりません。

する責任、及び安全に関する要求事項を満足させる責任を負っていることを認め、

ＴＩは、製品のアプリケーションに関する支援もしくはお客様の製品の設計についとが致命的となる用途に使用されたことによって揖害が発生し、TIないしその代表て責任を負うことはありません。TI製部品を使用しているお客様の製品及びその者がその損害を賠償した場合は、お客様がTIないしその代表者にその全額の補アプリケーションについての責任はお客様にあります。TI製部品を使用したお客様

償をするものとします。

かつそのことに同意します。
さらに、
もし万一、TIの製品がそのような安全でないこの製品及びアプリケーションについて想定されうる危険を最小のものとするため、適切な設計上および操作上の安全対策は、必ずお客様にてお取り下さい。

TI製品は、軍事的用途もしくは宇宙航空アプリケーションないし軍事的環境、航空

ＴＩは、TIの製品もしくはサービスが使用されている組み合せ、機械装置、
もしくはされておりません。但し、当該TI製品が、軍需対応グレード品、若しくは「強化プラス

宇宙環境にて使用されるようには設計もされていませんし、使用されることを意図
方法に関連しているTIの特許権、著作権、回路配置利用権、その他のTIの知的ティック」製品としてTIが特別に指定した製品である場合は除きます。TIが軍需対財産権に基づいて何らかのライセンスを許諾するということは明示的にも黙示的に応グレード品として指定した製品のみが軍需品の仕様書に合致いたします。お客も保証も表明もしておりません。TIが第三者の製品もしくはサービスについで情報様は、TIが軍需対応グレード品として指定していない製品を、軍事的用途もしくはを提供することは、TIが当該製品もしくはサービスを使用することについてライセン

軍事的環境下で使用することは、
もっぱらお客様の危険負担においてなされるとスを与えるとか、保証もしくは是認するということを意味しません。そのような情報をいうこと、及び、お客様がもっぱら責任をもって、そのような使用に関して必要とされ使用するには第三者の特許その他の知的財産権に基づき当該第三者からライセ

る全ての法的要求事項及び規制上の要求事項を満足させなければならないこと

ンスを得なければならない場合もあり、またTIの特許その他の知的財産権に基づを認め、かつ同意します。

きTI からライセンスを得て頂かなければならない場合もあります。
TI製品は、
自動車用アプリケーションないし自動車の環境において使用されるよう
TIのデータ・ブックもしくはデータ・シートの中にある情報を複製することは、その情報には設計されていませんし、また使用されることを意図されておりません。但し、TIに一切の変更を加えること無く、かつその情報と結び付られた全ての保証、条件、がISO/TS16949の要求事項を満たしていると特別に指定したTI製品は除きます。

制限及び通知と共に複製がなされる限りにおいて許されるものとします。当該情

お客様は、お客様が当該TI指定品以外のTI製品を自動車用アプリケーションに使報に変更を加えて複製することは不公正で誤認を生じさせる行為です。TIは、
そ用しても、TIは当該要求事項を満たしていなかったことについて、いかなる責任ものような変更された情報や複製については何の義務も責任も負いません。

負わないことを認め、かつ同意します。

Copyright 2008, Texas Instruments Incorporated
日本語版 日本テキサス・インスツルメンツ株式会社

弊 社 半 導 体 製 品 の 取り扱 い・保 管につ い て
直射日光があたる状態で保管・輸送しないこと。

半導体製品は、取り扱い、保管･輸送環境、基板実装条件によっては、お客様での実装前後に破壊/劣化、または故障を起こすことがあります。

3.

防湿梱包
防湿梱包品は、開封後は個別推奨保管環境及び期間に従い基板実装

弊社半導体製品のお取り扱い、ご使用にあたっては下記の点を遵守して下さい。
1.

静電気
素手で半導体製品単体を触らないこと。どうしても触る必要がある

すること。
4.

機械的衝撃
梱包品（外装、内装、個装）及び製品単品を落下させたり、衝撃を場合は、リストストラツフ等で人体からアースをとり、導電性手袋等をして取り扱うこと。
弊社出荷梱包単位（外装から取り出された内装及び個装）又は製品

与えないこと。
5.

熱衝撃
はんだ付け時は、最低限260℃以上の高混状態に、10秒以上さら単品で取り扱いを行う場合は、接地された導電性のテーブル上で（導電性マットにアースをとったもの等）、アースをした作業者が行うこと。また、コンテナ等も、導電性のものを使うこと。
マウンタやはんだ付け設備等、半導体の実装に関わる全ての装置頬
は、静電気の帯電を防止する措置を施すこと。
前記のリストストラップ・導電性手袋・テーブル表面及び実装装置
類の接地等の静電気帯電防止措置は、常に管理されその機能が確認さないこと。（個別推奨条件がある時はそれに従うこと。）
6.

汚染
はんだ付け性を損なう、又はアルミ配線腐食の原因となるような汚染物質（硫黄、塩素等八ロゲン）のある環境で保管・輸送しないこと。
はんだ付け後は十分にフラックスの洗浄を行うこと。（不純物含有率が−定以下に保証された無洗浄タイフのフラックスは除く。）

されていること。
2.

温・湿度環境温度：0〜40℃、相対湿度：40〜85％で保管・輸送及び取り扱いを行うこと。（但し、結露しないこと。）

以上

2001.11