MWE 2019 TH6A-1

マイクロ波増幅器設計の基礎－教科書に書いてある基礎と案外書いてない基礎－

Introduction to Microwave Amplifier Design－From Textbook Basics to Practicing Designer’s Basics－
石原 昇
Noboru Ishihara
東京工業大学 科学技術創成研究院 未来産業技術研究所
FIRST, Institute of Innovative Research, Tokyo Institute of Technology
概要
本稿ではトランジスタ 1 段のマイクロ波増幅器を例に、教科書では意外と説明されていない理由も含めた高周波増幅回路設計の基本的考え方、勘所を述べる。まず、キーコンポーネントである増幅素子の代表として MOS 型電界効果トランシスタに着目し、その動作特性（直流特性、増幅素子の三定数、等価回路による高周波特性、S パラメータによる電力利得の高周波特性）について理解を深め、回路設計の要である整合設計とはなにか、インピーダンス/アドミタンスチャートによるインピーダンス整合の取り方、整合設計におけるトランジスタの双方向特性の影響について考える。さらに、システム応用として無線通信で利用されている増幅器の高電力効率化、低雑音化のポイントについても触れる。

Vbias

RFC

Lp

Ri

Pin

Cc

入力
整合

Rs

Vg

高周波
トランジスタ

＊

Cc

Vd

ro

Pout

出力
整合

Id

RL

Common GND
同軸コネクタ

Vp
入力
整合

L

C

出力
整合

Tr
L

電力利得,安定指数K（dB）

Vp

C

0.18-μm nMOSFET (Wg = 15µm x 9)

30

Gu

実測結果

20

GMSG
増幅器として
利用可能

10

GMAG

K

0

fmax
ｰ10

1

3

10
周波数（GHz）

定ｺﾝﾀﾞｸﾀﾝｽ円上

マイクロ波増幅器の基本構成とイメージ

Zs vin

rg
iin

v

rd

Cgd
Cgs

gm v

ro

入力整合回路Pinvout ZL
＊

rs
S

D

Lmi

io
Cds

～

100

増幅回路の電力利得

Common GND

G

30

Sub

Rc

トランジスタ
B:S11*

C: 50ΩCmi

B:S11*

A:S11

Lim

Lom

A:S11

3GHz

トランジスタの等価回路

Cin

C: 50Ω
定抵抗円上

整合回路設計Abstract
The basic design techniques of a microwave amplifier with one transistor are explained. At first, a MOS field
effect transistor is focused as a representative of amplifying element and its operating characteristics are deepen in
our understanding. And next, it is discussed about importance of impedance matching that is key in the amplifier
design, how to perform the matching using an impedance / admittance chart, and the influence of bidirectionaltransistor characteristic in the matching design. In addition, it is touched on the design points of higher power
efficiency and lower noise of amplifiers.

1. はじめに1906 年 3 極真空管[1]が、1947 年にはトランジス
タが発明[2]されて以来、エレクトロ二クスは、増幅素子であるトランジスタを集積化した回路として飛躍的な進歩を遂げた。現在、我々が使用しているパーソナルコンピュータやスマートフォン、様々なデジタル家電（TV など）に搭載されている中央演算処
理集積回路（CPU）には、数千万個以上のトランジス
タが搭載されており、それらの無線や有線の通信イ
ンターフェースには、マイクロ波帯（数百 MHz 以上）で動作する高周波増幅器が搭載されている。我々の現在のインテリジェントな生活は、天文学的な数の増幅素子により支えられており、その要素であるトランジスタ増幅回路の理解は、エレクトロニクス設計の要である。
本稿では、トランジスタ 1 段のマイクロ波増幅器
を例に、教科書では意外と説明されていない理由も含めた高周波増幅回路設計の基本的考え方、勘所を述べる。マイクロ波帯増幅器では、高周波特性に優れるバイポーラトランジスタ（BIP）や化合物半導体
による電界効果トランジスタ（FET）が、増幅素子としてこれまで多く用いられてきたが、製造技術の微細化により、MOSFET でもマイクロ波帯での増幅動作が可能となった［3,4］。そこで本稿では、増幅素子
として MOSFET を例にマイクロ波帯増幅器設計の理解を深めることにする。
2. マイクロ波増幅器の基本構成と設計フロー
マイクロ波は波長の短い信号の総称で、一般的に数百 MHz 以上で動作する高周波信号増幅器をマイ
クロ波増幅器と呼んでいる。
2.1 マイクロ波増幅器の基本構成
図 1 にトランジスタ 1 段のマイクロ波増幅器の基本構成とその物理的イメージを示す。ソース接地増幅回路で、入力信号により出力電流を制御し、出力の負荷により増幅された信号を得る構成である。低周波の増幅器とは、①増幅素子が高周波で動作可能であること、②入出力部にインピーダンス整合回路が付加され、信号の入出力は伝送線路を介して行っていること、③トランジスタ側から見た整合回路のインピーダンスをパラメータとして所望の増幅特性が得られるよう設計されていることが主に異なっている。
マイクロ波増幅器は、数百 MHz から数百 GHz レ
ベルまで、様々な特性の増幅器が実現されており、動作周波数帯や出力電力、雑音などの特性により分類することができる。また、増幅器のイメージを考

Vp
Vbias
Pin

RFC

Lp

Ri
Cc
入力

Vg

整合

Rs

高周波
トランジスタ

＊

Cc

Vd

Id

ro

Pout

出力
整合

RL

Common GND

同軸コネクタ

同軸コネクタ

Vp
入力
整合

C

出力
整合

Tr

L

L

C

Common GND

図 1 ﾏｲｸﾛ波増幅器の基本構成とｲﾒｰｼﾞ表１

マイクロ波増幅器の使用素子による分類
増幅素子

ﾊｲﾌﾞﾘｯﾄﾞ集積

ﾓﾉﾘｼｯｸ集積整合回路用素子

ﾃﾞｨｽｸﾘｰﾄﾄﾗﾝｼﾞｽﾀ（ﾊﾟｯｹｰｼﾞ品）
設計用ﾓﾃﾞﾙ
Sﾊﾟﾗﾒｰﾀﾃﾞｰﾀ

ﾁｯﾌﾟ部品

集積回路用ﾄﾗﾝｼﾞｽﾀ（ｽｹｰﾗﾌﾞﾙ）設計用ﾓﾃﾞﾙ
等価回路

集中定数素子～ 3 GHz（R,L,C on chip）

分布定数素子（R,L,C pattern on

最大周波数領域（目安）

PCB）（R,L,C on chip）

分布定数素子～ 数10 GHz

10 GHz ～（R,L,C pattern on chip）

えると使用する部品や回路の製造法により表１のように分類することができる。
大別して、増幅素子としてパッケージに封入されたディスクリートトランジスタを用いプリント基板上に構成するハイブリッド構成と集積回路用トラン
ジスタを用いるモノリシック構成に分けられる。整合回路は、集中定数素子と分定数素子を用いる場合に分けられる。チップ部品を用いる場合は、チップ部品の寄生インスタート
ピーダンスによ
仕様の決定
り動作帯域が２~３GHz ほどにﾄﾗﾝｼﾞｽﾀの選択＆ﾃﾞｰﾀの入手
データシート＆設計用モデル制限される。モ
直流特性：I-V
高周波特性：等価回路、Sパラメータ
ノリシック構成
では、小型集積ﾄﾗﾝｼﾞｽﾀの最適動作点の抽出により、100 GHz
入出力整合回路の設計を越える周波数
電力利得、雑音、帯域
高周波特性：等価回路、Sパラメータで動作する増幅器も報告されて実装設計
モジュール化： プリント基板設計
いる [5]。
集積回路設計
特性判断
2.2 設計フロー
図２にマイク
設計終了
ロ波増幅器の設
図２ ﾏｲｸﾛ波増幅器の設計ﾌﾛｰ
計フローを示す。

3.1 動作原理
図３に nMOS トランジスタの構造を示す。その動作はゲートに正電圧 Vg を印加するとゲート酸化膜
直下に負の電子が集まる。ドレイン・ソース間に Vdを印加し水平方向に電界を発生させると電流が流れる仕組みで、ゲート電圧 Vg（垂直方向の電界）を制御することにより、出力電流を制御できる。増幅動作を可能としているのは、垂直方向の電界で、水平方向の電流を制御している点にある。ゲート端子は、電界を発生させているだけなので少ない電力でドレイン・ソース間を流れる電子の量を制御でき 1 より大きい増幅率 µ（後述）が得られる。ゲート幅をより広くとれば、より多くの電子を集めることができ、大電流を制御できることになる。

ゲート幅
（Wg）

ソース（S）

ゲート（G）

ドレイン（G）

GND

Vｇ＋

Vd＋

ｎ

ｎ
GND

図３ nMOSFET の構造
0.18-μm nMOSFET
8③

4

Vt=0.4 V
0

𝐼 =𝐾 ∙𝑊 ∙ 𝑉 −𝑉

(1 + 𝜆 ∙ 𝑉 )② 電子またはホールの速度飽和領域：
Vvsat≦ Vg-Vt, Vd Vg-Vt≦Vd(1)

ピンチオフ電圧

実測結果

Vg = 1.4 V

速度飽和電圧

②

①

0

8

実測結果

④

⑤

1.2 V
4

1.0 V
0.8 V

Vvsat
=0.4 V

0.5
1
Vg (V)① 弱反転領域② 強反転領域

0

1.5

0.6 V
0

Vvsat 0.5

Vd (V)

1

1.5③ 飽和領域（2乗特性）④ 飽和領域（速度飽和：比例特性）⑤ 強垂直電界領域

図 4 MOSFET の動作領域

𝐼 = 𝐾𝑇 ∙ 𝑊 ∙𝑉 −𝑉 ∙𝑉− 𝑉(1 + 𝜆 ∙ 𝑉 )(2)
ここで、KT：ドレイン電流係数, Wg：ゲート幅, Vt：
しきい値電圧,λ：ドレイン変調係数, Vvsat: 電子またはホールの速度飽和電圧（速度飽和電界ｘゲート
長 Lg）である。
速度飽和領域はゲート長がサブミクロン以下の
MOSFET で顕著となる。この領域の Id は Vg に比例し２乗特性は示さない。
3.3 MOSFET の増幅素子 3 定数
入力信号電圧の変化をΔVg、出力信号電圧の変化
をΔVｄとすると、出力電流変化ΔIｄは、
𝛥𝐼 =3.2 直流特性（電圧電流特性）
MOSFET の動作領域は、図４に示す領域に分けられ、増幅回路では主に飽和領域（2 乗特性と速度飽和領域）を利用する。その時のドレイン電流 Id は、下式で表される。
① 2 乗特性領域: Vg-Vt<Vvsat ,Vvsat<Vd

Idｐ

Id (mA)

3. MOSFET の特性
キーコンポーネントである増幅素子の理解は、設計を有効かつ効率的に行うために不可欠である。ここ で は 、 増 幅 素 子 の 代 表 と し て MOSFET（Metal-Oxide-Semiconductor Field-Effect Transistor）
を取り上げトランジスタの増幅特性について理解を深める。

ゲート長（Lg）

Id (mA)

目標仕様を設定後、トランジスタの選定を行う。データシートを参考にトランジスタの高周波特性を判断し、設計に必要となるトランジスタパラメータ（等価回路や S パラメータ）を入手する。
マイクロ波増幅回路の設計のポイントは入出力整合設計である。トランジスタの特性、特に入出力イ
ンピーダンス特性をベースに整合回路定数を最適化する。
実装設計は回路を具現化するため、ハイブリッド
構成ではプリント基板の設計を行い、モノリシック
構成では、集積回路チップのレイアウト設計、チップのパッケージングや基板への実装設計も行う。
設計性能が目標に達しない場合は、再検討となる。

𝛥𝑉 + 𝑔 ∙ 𝛥𝑉

（3）と表現できる。ここで、gm は相互コンダクタンス、ro は出力抵抗で、それぞれ下式により得られる。
𝑔 =

(4)

𝑟 =

(5)

図１のトランジスタ部の電圧利得 Gv は、負荷を ZLとすると、
𝐺 = −𝑔 ∙ (𝑍 //𝑟 )(6)𝑔 = 2 𝐾 ∙ 𝑊𝑔 ∙ 𝑉 − 𝑉(8)となる。さらに Vg が高くなると速度飽和領域に入り、
𝑔 = 𝐾 ∙ 𝑊𝑔 ∙ 𝑉(9)となり、gm は Vg に依存せず一定の値を取る。
相互コンダクタンスは、図５に示すように 2 乗特性領域で増加し、速度飽和領域で一定値に飽和する。
次に出力抵抗 ro を導出し増幅率 µ を求めると、2乗特性領域では、
𝜇= ∙

(10)

速度飽和領域では、
𝜇=

∙

(11)

となる。いずれも µ はドレイン変調係数λと Vg により制限される。
gm と µ の関係は、図５のシミュレーション結果か
らも分かるように Vg を高くしていくと gm は増加す
るが µ は低下する。
また、gm は(8,9)式から分かるようにゲート幅 Wg
を大きくすれば、大きな値を得ることができるが、µには Wg 依存性がない。Wg を大きくすることによりId が増し、gm は大きくなるが、逆に ro は Wg に反比例するため、µ はトランジスタ固有の値となる。利得を得るために gm を大きくしても最大利得は、µ により制限される。
なお、集積回路に用いられている MOSFET では製造技術の微細化（ゲート長 Lg および酸化膜厚 tox）により KT 値を高め、電流駆動能力の向上によりデジタ
ル回路の高集積化、高速動作化を可能にしてきた。
しかし、耐圧は低下しλの値は増加、その結果 µ 値は低くなっている。このため Lg の小さい先端的な
MOSFET は高周波特性に優れるが目的とする増幅回路に適さない場合があるので注意が必要である。

120

Lg = 0.18µm, Wg=2µm, M=100

80

20

Id

60

µ

40

Vt = 0.4V
20
Vvsat=0.4V
0
0
0.5

5
4
3
2
1
0
-1
-2
-3
-4
-5
0

30

gm

100

10

Vd=1.8V
11.5
ｹﾞｰﾄ電圧Vg（V）

増幅率 µ（倍）ﾄﾞﾚｲﾝ電流 Id（mA）
相互ｺﾝﾀﾞｸﾀﾝｽ gm（mS）
gm‘,gm’’（S/V, S/V 2）

で与えられる。マイナスは反転増幅を示す。ここで、ZL が無限大の時の Gv の絶対値は増幅素子の増幅能力を示す増幅率 µ と呼ばれている[6]。
𝜇 =𝑔 ∙𝑟(7)
仮に負荷 ZL を LC 並列共振回路で構成すると共振周
波数でのインピーダンスは理想的には無限大となり、その時の利得は増幅率 µ の最大値となる。
gm, ro, µ は、増幅素子の三定数と呼ばれ、3 極真空管の発明以来、増幅回路設計時の基準となる増幅素子の定数として用いられている。増幅素子としての条件は、µ が 1 より大きく、また、その値が大きい
程、増幅能力が高いことを示す。
(4,5,7)式から MOSFET の 3 定数を考えると、相互コンダクタンス gm は、2 乗特性領域で、

02

gm‘’：3次係数
gm‘： 2次係数

0.5

1
1.5
ｹﾞｰﾄ電圧Vg（V）

2

図５ MOSFET の相互コンダクタンス、
増幅率、歪係数3.4 動作点による歪係数
増幅回路設計では、所望の電流出力が得られる動作点（ゲートとドレインのバイアス電圧）を設定する。ゲートバイアスの設定は、前述の直流特性、gmと µ のトレードオフ関係、および、非線形特性を考慮して設定する。
gm は、図５から分かるように Vg の変化に対して線形ではない。gm の 2 次、3 次の微分係数を用いると∆Id は下式で表現できる。
、∆𝐼 = 𝑔 ∙ ∆𝑉 + 𝑔 ∙ ∆𝑉

+𝑔

、、

∙ ∆𝑉

(12)

ここで図５の相互コンダクタンス特性を微分して2 次、3 次の係数の変化を求めると図５の下段の特性を示す。2 次係数値は 2 乗特性領域で、3 次係数値は
弱反転と２乗特性、および２乗特性と速度飽和の各領域の境界で高くなる。歪の少ない増幅動作を得るには、これらの領域を避けてゲートバイアス電圧を設定する。図５の場合、ゲートバイアス Vg を１V に設定すると歪の少ない線形動作が可能となり、その時の増幅率 µ は 10 倍となる。最大 20dB の電圧利得が期待できることになる。低歪特性よりも高い小信
号利得を優先するのであれば、増幅率 µ の大きい領域を利用する。Vg をしきい値電圧より少し高めに設定すれば良い。
以上のように動作点は、目標達成に必要な出力電流や増幅率、歪特性を念頭に設定する。

3.5 高周波特性
MOSFET の高周波特性は、ゲート容量、出力抵抗お
よび端子電極に付随する寄生抵抗成分により制限される。
(1) MOSFET の等価回路
高周波特性を MOSFET の等価回路から考える。等価回路は図３の構造から容易に求めることができる。図 6 にソース接地増幅回路の小信号等価回路（π型等価回路）を示す。

rg

G

iin

Zs vin

v

Cgd
Cgs

rd
gm v

ro

D
io

vout ZL

Cds
rs

vs ～

Sub

S

図６ MOSFET の小信号π型等価回路(2) 電圧利得の周波数特性
信号伝達特性として電圧利得 Gv を、この等価回路から求めると、

Ｇ =

=−

∙
∙

(13)

× 𝐺 (𝜔) × 𝐺 (𝜔)(14)

𝐺 (𝜔) =∙

(15)

𝐶 = 𝐶𝑔𝑠 + 𝐶𝑔𝑑(1 +

∙
∙

)

(16)

となる。MOSFET の周波数応答は抵抗負荷（ZL=RL）を想定すると入力側と出力側の２つの RC 時定による
ローパスフィルタ特性となっている。入 力側の𝐺 (𝜔)と出力側の𝐺 (𝜔)のどちらが先に動作帯域を制限するかは素子値に依存するが、RL の値が大きい
程、𝐺 (𝜔)が支配的になる。
インダクタ L と容量 C の並列共振回路を負荷に用いた場合は、共振容量に FET の出力容量を取り込む
ことができ、より高い周波数領域での増幅動作が可能となる。図７に抵抗負荷と LC 共振負荷の場合の利得の周波数特性例を示す。抵抗負荷では、増幅率µ よりも低い値となるが、LC 共振負荷では、増幅率µ を最大限に活かすことができるため、抵抗負荷よりも高利得でしかも高周波での動作が可能となる。
(3) S パラメータによる周波数特性
a. S パラメータ
市販のトランジスタを用いる場合、2 ポートのＳ
パラメータをもとに設計に着手することが多い。４つのＳパラメータは、

S11：入力反射係数（入力ｲﾝﾋﾟｰﾀﾞﾝｽ特性）
S12：逆方向伝送係数（ｱｲｿﾚｰｼｮﾝ特性）
S21：順方向伝送係数（利得特性）
S22：出力反射係数（出力ｲﾝﾋﾟｰﾀﾞﾝｽ）

図７ 電圧利得の周波数特性（ソース接地）
0.18-μm nMOSFET (Wg = 15µm x 9)
S11:入力ｲﾝﾋﾟｰﾀﾞﾝｽ
S21：順方向伝送利得
20

L性

rg+rs
20GHz

Ｓ21 (dB)∙

12.5dB

10

14 GHz

0

ｰ10
ｰ20

C性

S21：逆方向伝送利得

5

0

15
10
周波数 (GHz)

20

S22：出力ｲﾝﾋﾟｰﾀﾞﾝｽ

0
Ｓ12 (dB)

𝐺 (𝜔) =

L性

ｰ10
ｰ20

rd+rs

ｰ30

Cdgによる帰還

ｰ40
0

5

15
10
周波数 (GHz)

20

ro
20GHz

C性

図８ MOSFET のＳパラメータ（実測）である。
図８に S パラメータの周波数特性例を示す。
S11 と S２2 は、反射係数であるが、インピーダンスと等価であるので、スミスチャート上に表示している。
なお、等価回路を理解していると S パラメータデータから図３の等価回路パラメータを求めることができる[7]。

れる。また、電力の一部は入出力で反射されるので
S11、S22 の影響を考慮し、S12 は十分小さく無視できとすると、下記の電力利得式を得ることができる。
𝐺 =𝐺 ×𝐺 ×𝐺
|

=|

|
∙

|

∙ |S | ∙ |
|

|
∙

(17)

|

ここで、Γs、ΓL は信号源および負荷との反射係数（インピーダンスと等価）である（図 10 参照）。これを単方向電力利得（Unilateral Power Gain）と呼び、この式においてトランジスタの入出力インピーダンスと共役整合を取とると（Γs=S11＊、ΓL=S22＊）、
最大電力利得になる。
𝐺 _

|

=(

|

|

| )∙(

|

(18)

| )

但し、S12 が無視できるほど小さい場合である。実
デバイスでは、図６の等価回路から分かるように Cgdの影響により、高周波では出力信号が入力に帰還す
る双方向動作となる。信号源 Zs のインピーダンスを高くすると、Cgd の影響が大きくなり動作が不安定になることは容易に推定できる。そこで、動作安定条
件を考慮した時の最大電力利得式が導出されている。最大有能電力 GMAG（Maximum Available Power Gain）と呼ばれる。
𝐺

|

=|
𝐾=

|
|

(19)

(𝐾 + √𝐾 − 1)
|

|

|

|
|

|
||

|
|

(20)

K は安定指数（Stability factor K）で、K>1 で絶対安定となる。どのようなパッシブの複素インピーダ
ンスを入出力に接続しても安定に動作する条件である。K<1 の場合は、インピーダンス条件により動作が不安定になり、最悪、発振を生じることになる。
また、K=1 の時の境界条件時の利得を最大安定利得
GMSG（Maximum Stable Gain）と呼んでいる。
各電力式による周波数特性を図９に示す。GMAG、GMSG
以下の領域が増幅回路として利用可能な領域である。
なお、K の値が 1 より小さい低周波領域では、｜S11｜≒｜S22｜≒１、S1２≒0 になり、K の値は０に近づくが、すべてのインピーダンスに対して不安定になるわけではない。安定動作となるインピーダン
ス領域を見極める必要があるが、増幅回路として利用可能である。また、K>1 となる周波数領域の使用は安心ではあるが実現できる最大利得は低くなる。

電力利得,安定指数K（dB）

b. 最大電力利得の周波数特性[8,9]S パラメータの S21 は、50Ω負荷時の電圧利得に相当し、その絶対値の２乗｜S21｜2 は、トランスデューサ電力利得 GT（Transducer Power Gain）と呼ば

0.18-μm nMOSFET (Wg = 15µm x 9)

30

Gu

実測結果

20

GMSG
増幅器として
利用 可能

10

GMAG

K

0

fmax
ｰ10

1

3

10
30
周波数（GHz）
図９ 電力利得と安定指数の周波数特性

100(4) 高周波特性指標
図９において、電力利得が 0dB（1 倍）となる周
波数を最大発振可能周波数 fmax と呼んでいる。この
値が高い程、高周波動作が可能となる。図 6 の等価回路から fmax を求めると、
𝑓

=

(21)

∙

となる。ここで、fT は高域遮断周波数と呼ばれ、電流利得が 0dB（1 倍）となる周波数である。
𝑓 =

(

)

(22)

これは、相互コンダクタンスと入力容量の比である。fT、fmax は増幅回路を設計する際に、使用するトランジスタを選定する際の目安となる。増幅回路の場合、fmax を参考にする。fT はデジタル回路の目安として用いられている。トランジスタの選定にあたっては、大雑把ではあるが、実現したい利得と周波数の積が上記の指標値よりも低ければ、実現可能な領域と判断できる。
(5)トランジスタ特性の測定
設計用データがない場合は、測定を行うことになる。トランジスタ電圧電流特性は、DC 電源を用いれば容易に測定できる。高周波特性は、ネットワーク
アナライザで S パラメータを測定することにより把握できる。S21 は伝送特性を示し、S11、S22 からは、入出力インピーダンスの様子を把握でき、そのデータから等価回路パラメータも求めることができる。
fT,fmax は、測定したＳパラメータをマトリクス変換
し、fT は H21、fmax は単方向電力利得の周波数特性を計算し求めることができる。

4. バイアス回路
トランジスタを所望の特性で動作させるためには、(3.3),(3.4)節で述べた様にトランジスタを最適な動作点（ゲート電圧、ドレイン電圧）に設定する必要がある。バイアス電圧をトランジスタに印加する回路をバイアス回路と呼ぶ、図１の回路では、
Ri と Lp がバイアス回路である。動作周波数において、インピーダンスの低い電圧源に信号が流れ込まないように、インピーダンスの高い抵抗、インダクタを用いる。図１の回路では、電源電圧 Vp を、チョークインダクタを介してドレイン端子に印加し、ゲート端子には直流電流は流れないので高抵抗の Ri を介して印加している。ゲートバイアス電圧 Vbias は、
電源電圧を抵抗で分圧して用いることが多い。なお、電源端子は高周波 GND を強固にし、動作を安定化させるため、必ず Vp と Common GND 間にバイパスコン
デンサ（動作周波数に対してインピーダンスを十分低くする大容量）を付加する。
また、図１における Cc は、高周波信号のみを通過させ、直流をカットする容量である。高周波シス
テムでは、GND を基準に信号を伝送している。直接接続すると、ゲート端子、ドレイン端子が GND と短絡してしまい、バイアス電圧を印加できなくなってしまうので、注意が必要である。
なお、5GHz 以上の高周波帯ではバイアス設定用の素子として分布定数素子（図 13）の利用することが多い。
5. 整合回路の設計
整合回路設計はマイクロ波増幅器設計の要である。整合設計を考えるにあたって改めて、S パラメータによるマイクロ波増幅器の構成を図 10 に示す。
5.1 整合回路の重要性(1) 伝送線路インピーダンスとの整合［10］低周波回路における信号の入出力は、単に配線を接続すればよいが、信号の波長が配線長に近づき、さらに短くなってくると、信号が配線の上を伝搬するようになる。図 11(a)に示すように不安定な配線のインダクタンス成分や容量成分の影響を受け信号歪や減衰を生じる。
同軸ケーブルやプリント基板配線で使用するスト
リップラインは、信号線と GND 間の距離を一定に保ち高周波信号を高品質のまま伝送できるよう構成されている。図 11(b)において、波形品質を維持する条
件は、送信端の信号源の抵抗値 Rs と伝送線路のイン
ピーダンス Rc（特性インピーダンスとよび実数値を取る）、受信端の抵抗値 RL を一致させる。これを、
「整

Pin

入力整合

Rc

Rｓ

Γｓ

＊

出力整合

トランジスタ

Zs

Zin

S21

Pout
Zo

S11

ZL

S22

Rc

ΓL

RⅬ

S12
Gp

GⅬ

GTr

図 10 Ｓﾊﾟﾗﾒｰﾀ表現によるﾏｲｸﾛ波増幅器
Vout

Vin
L大
C大

Rs
L小

＊

C小

L中

RL

C大

不均一

電圧モード条件：Rs＜＜R L(a) 低周波の信号伝送（電圧モード）
伝送線路

Pin
Rs
＊

Rs=Rc

L

C

L

𝑅 =

C

Pout

L/C

L

C Rc=RL

RL

均一に分布

整合条件：Rs=Rc=RL(b)高周波の信号伝送（電力モード）

図 11 低周波と高周波の信号伝合を取る」と言い、マイクロ波増幅器における入出力部の整合回路は、伝送線路インピーダンスと整合を取るために付加し高周波の信号の入出力を可能にしているのである。現在の高周波の通信システムや計測システムでは、信号伝送に Rc =50Ωまたは 75Ω
の伝送線路が用いられているので、これらの値と具体的に整合を取る。
(2)トランジスタに作用する信号源インピーダンスと負荷インピーダンスとの整合
トランジスタによる増幅動作は、先に示した単方向電力利得の式(17)から分かるようにトランジスタ
側から見た整合回路のインピーダンスに依存し、利得や周波数特性が変化する。負荷インピーダンスと信号源インピーダンスがトランジスタに作用し、マイクロ波増幅器の特性を決定づける。マイクロ波増幅器設計の最大のポイントである。
5.2 整合回路設計の考え方［8,9］Ｓパラメータの入出力インピーダンスと共役整合（複素インピーダンスに対する整合条件）をとると電力利得が最大になることを式(18)に示した。
例としてＳパラメータの入力インピーダンス（S11）との整合を考えてみる。整合回路は、２つのパッシブ素子で実現できる。整合インピーダンスは計算で5.3 マイクロ波増幅回路の設計事例
以上の手法により図８で示した S パラメータを用いた 3GHz の増幅回路の設計解析結果を図 14 に示す。
5.2 項で述べた手法により LC 回路の定数を決定したが、残念ながら S11 は全く整合が取れていない。S21
利得も 0dB＠3GHz である。S22 の整合点も高周波側へシフトしている。
この原因は、S12 の影響である。具体的には、図６の等価回路 Cdg の影響により入力側と出力側のインピーダンスを独立に決定できないことによる。特に図６の等価回路の入力容量 Cin は、式(16)から分かるように、Cdg が増幅動作で利得倍されるミラー効果により入力インピーダンスが変化してしまう。
この影響をキャンセルするため、Cim の値を低減
し、削除も試みたが整合を確保できなかった。Lim
の値を調整しても上手くいかない。
そこで、5.2 項で求めた定数値は、そのままにして置き、Cin 増加の影響を新たなインダクタ Lim_adj
でキャンセルすることとした。改善回路の解析結果
を図 15 に示す。
Lim_adj の付加により特性は改善した。
出力側の整合も入力側のインピーダンスに依存し定ｺﾝﾀﾞｸﾀﾝｽ円上

入力整合回路Pin＊

Rc

トランジスタ
B:S11*Lmi

Cin

C: 50ΩCmi

B:S11*

A:S11

Lim

Lom

A:S11

C: 50Ω
定抵抗円上3GHz

図 12 インピーダンス整合の取り方
集中定数素子分布定数素子LlZo  tan 

L

ショート

C


2

  Zo  tan (  )

)

2

tan 
 Z0

(0    )

L

C 

l

(

2

オープン

C

C 
(

L

l
2
 l
g


2

L 

l :信号の波長

1

C



(0   Zo  tan 2 )sin  Z0 )

Zo  sin (0   
2)

図 13 集中定数素子と分布定数
Pin

入力整合回路

トランジスタLmi=4.8nH

Rc

出力整合回路Pout

Lmo＝1nHS

Cmi=
1.85pF＊

Ｓパラメータ（dB)

求められるが、スミスのインピーダンスチャート上の定抵抗円とコンダクタンスチャートの定コンダ
クタンス円を組み合わせによる考え方、導出が便利である。図 12 に整合の取り方を示す。図８の S パ
ラメータデータ 3GHz 時の S11 の A 点と整合を取る。
共役インピーダンスは、上下対象点に位置するので、
B 点が求まる。入力端子と並列に容量を接続し、容量を増やし定コンダクタンス円上を右へ回転させる。50Ωの定抵抗円上の C 点に達した値を Cmi とする。次に Lmi を直列に接続し定抵抗円上を回転させ、中心の 50Ωとの整合を確保する。
図 12 の場合、Lmi と Cm を入れ換えても整合を確保できる。整合のコツは、容量を並列に接続するときは右回転、直列の時は左回転、インダクタの場合は逆に並列に接続するときは左回転、直列の時は右回転なること利用することである。この手法により任意のインピーダンスと 50Ωの整合を取ることが可能となる。出力側も同様の考え方で整合が可能である。整合を取るインピーダンス点をずらすと式(17)から分かるように利得は、減少することになる。
整合用の素子は図 13 に示すように集中定数素子
を分布定数素子へ置き換えることも可能である。
5GHz を超える高周波では精度が得られる分布定数素子を用いることが多い。
なお、動作帯域が広帯域に渡る場合は、複数の LC
回路の組み合わせや抵抗を利用する場合もある。

Cmo=
1pF

Rc

20
10

S21

0

S11

ｰ10

S22

ｰ20
ｰ30

?

S12＜-30dB23
周波数（GHz)4

図 14 マイクロ波増幅回路の設計結果（調整て変化するので、負荷側にも調整用の Lom_adj を追加（Lomj 値を大きく）した。最終的な値は、Lim_adj と
Lom_adj の値を交互に変え周波数特性を確認しながら特性を追い込む。図 15 のＳパラメータは、その作業の結果である。S21 利得は、図９の GMAG の値とほぼ一致する 16 dB を得た。
整合性は入出力とも-10 dB
以下である。増幅回路としての安定指数 K は 3GHzで１(0dB)よりも大きい値が得られている。

6. 無線通信用マイクロ波増幅器
マイクロ波増幅器は無線通信システムで多く利用されている。送信部では電力増幅器が、受信部では低雑音増幅回路が不可欠である。

入力整合回路Pin

Lmi=4.8nH

Lmi_adjCmi=
1.85pF

4nH

Rc＊

Ｓパラメータ（dB)

マイクロ波増幅回路の設計、評価では、ロードプ
ル法と呼ばれる手法が提案され用いられている。信
号源と負荷の両方のインピーダンスを網羅的に変化させ、最適なインピーダンス条件を決定する。前
述の通り Cdg の影響により 5.2 項の手法のみでは、最適化が難しいための対処的な手法である。
なお、図 15 のトランジスタ部分に図 6 の等価回路を当てはめて考えて見ると、マイクロ波増幅器は、相互コンダクタンスを挟み込んだフィルタ回路と認識できる。フィルタ回路として定数を最適化する
設計手法も考えられる。

Lmo_adj Lmo＝1nH
2nH

S

S21
10
S11

0
ｰ10

S22
ｰ20

2

S12＜-20dB
3
周波数（GHz)4

図 15 マイクロ波増幅回路の設計結果（調整後）Co

𝑣 =𝑄 𝑣

ro

RL

Lc

𝑣

𝑣

50Ω

𝑟 <𝑅

電圧（V）

(1) 負荷への大電力供給
具体的に MOSFET で１W の信号電力をアンテナへ供給するには、どうすればよいであろうか。50Ω
の負荷に１W の電力を直接供給するには、20 Vppの電圧信号を負荷に印加する必要がある。ここで、0.18-µm MOSFET を増幅素子として選択すると、許容できる電源耐圧は 3.5 V 程であるので、20 Vpp の電圧信号を負荷へ直接供給することはできない。そこで、整合回路のインピーダンス変換特性を利用する。トランジスタ出力の負荷抵抗値として 1Ωを想定すると、電圧は 2.83V まで低減できることになる。
勿論、供給電流は、2.83A と大電流になるが、多数の FET を並列接続すれば実現可能である。総ゲート
幅が 1 mm を超える MOSFET が電力出力用として用いられている。
図 16 に整合回路による電圧振幅の変換回路例を示す。まず、周波数ｆo でトランジスタの出力容量
Co をインダクタ Lc との並列共振によりキャンセルする。図中の条件式から、トランジスタの出力抵抗が 1Ωで、周波数ｆo が 1GHz 時、L の値を 1.1nH、Cを 22.3pF とすると 7 倍（Q 値）の電圧振幅が得られる。これにより３Vpp の電圧信号が、21Vpp に変換される。このような電圧振幅変換回路を用いることにより、低耐圧の MOSFET でも 50Ω負荷への大

Rc

Cmo=
1pF

20

ﾄﾗﾝｼﾞｽﾀ出力

6.1 電力増幅器
無線信号送信用電力増幅器は、アンテナから情報の載った電磁波エネルギー信号を空間へ放射するための増幅器である。アンテナが負荷となり、そのインピーダンス（50Ωまたは 75Ω）にエネルギー（電力）信号を供給する。

Pout

出力整合回路

トランジスタ

15
10
5
0
-5

𝑣

3𝑉𝑝𝑝 →

𝑟 = 1Ω, 𝑅 = 50Ω

21𝑉𝑝𝑝

𝑄=7
𝑓 = 1𝐺𝐻𝑧𝑣

𝐿 = 1.1𝑛𝐻
𝐶 = 22.3𝑝𝐹

-10
70

71

72

73

74

75

時間（ns）

図 16 整合回路による電圧信号振幅変換

電力信号の供給が可能になる。
(2) 電力効率
電力増幅回路の電力効率η（％）は出力電力 Poutと供給した直流電力 Pin_dc に比により定義される。
数値としては高い方が良い。
𝜂=

_

× 100

(23)

また、増幅回路の電力利得を考慮した付加電力効率
PAE（Power-added efficiency）も性能評価パラメータとして用いられている。
𝑃𝐴𝐸 =

_

× 100

(24)

PAE は増幅回路の利得が十分高い場合は、ηとほぼ一致するが、利得が低いと駆動に要する電力が必要になることから、その分効率が低くなり駆動に電力が必要となることを含めた定義となっている。

(3) 高電力効率化
電力効率は、図 17 に示すように動作バイアス点調整やパルス信号駆動により高効率化できる。
① A,B,C 級：バイアス点調整型
B 級は半波動作、C 級さらに動作点を下げ、アナ
ログ信号入力をパルス信号入力動作に近づけることにより電力効率を改善している。線形動作の A 級の最大電力効率は、50％であるが、B 級では 78.5％、C 級では、それ以上の値が原理的に得られる。
② D、E 級：スイッチング駆動型
D 級はパルス信号入力でトランジスタをスイッチングする構成である。出力電流と電圧は交互に切り替わることから瞬間的に切り替われば電力を消費せず、100％の効率が得られるはずである。実際は出力波形の立ち上がり/立下りがなまり、スイッチン
グ時に電力を消費してしまう。そこで出力に容量を並列に付加しその充放電特性を利用して電流の立
ち上がり/立下り時間を改善する構成が E 級である。
その他、B 級バイアスで分布定数素子を負荷に加えた F 級などもある。
効率の改善は、出力波形歪を生じるため、導入にあたっては電力効率と線形特性とのトレードオフを考慮する必要がある。無線通信では、線形性に優れる AB 級の電力増幅器が多く使用されている。
6.2 低雑音増幅器
無線信号受信用低雑音増幅器は、アンテナで受信した微弱な信号を増幅する。このため、高利得で低雑音な特性が要求される。
(1) 雑音整合
MOSFET の高周波動作時の雑音要因は、ドレイン
電流によるチャネル雑音と寄生抵抗成分（図６の rg,
rs, rd）による熱雑音である。このため、寄生抵抗成分が小さい FET を用い、利得とのトレードオフを考慮しながらバイアス電流は少なめに設定し用いる。
また、雑音指数 NF は値が最小となる信号源イン
ピーダンス点（複素アドミタンスで表現することが多い）を有する。NF 値が最小になるように信号源
インピーダンスを設定することが雑音整合である。
但し、この信号源インピーダンス点は、先に述べた最大電力利得時のインピーダンス条件と一致しない。NF 値が最小になるように設定すると利得が低下する。利得と雑音のトレードオフを考慮し、信号源インピーダンスを最適化することが低雑音増幅器設計のポイントである。
なお、負荷インピーダンスによる NF への影響は小さい。

A級（最大電力効率：0.5）
B級（最大電力効率：π/４）

バイアス点調整型（A,B,C級ｱﾝﾌﾟ）
Vdd

C級

Id

imax

RFC

1/RL
RL
Co

Lo

ｽｲｯﾁﾝｸﾞ駆動型（D,E級ｱﾝﾌﾟ）
Vdd
RFC

Co

最大電力効率は原理的に100％

Id

但し入出力特性の線形性が失われる

Lo

D級
E級

Ｐ＝Ｉ・Ｖ
Vdd

RL

図 17 マイクロ波増幅器の高電力効率化

7. おわりに
マイクロ波増幅器設計の基本的考え方をトラン
ジスタ 1 段の回路を例に概説した。設計のポイント
はトランジスタ特性の理解と整合設計の考え方にある。現在は集積回路化の時代であるのでトランジ
スタ部分は、高機能な集積回路に置き換えて同様に考えることができる。
原理原則を考えることが設計力の向上とその応用範囲の拡大につながる。本稿が回路設計の本質を追求し、これからの時代を切り開く若い研究開発者の皆さんに少しでも参考になれば幸いである。
文

献[1] T. H. lee,” The Design of CMOS Radio-Frequency Integrated
Circuits, second edition”, Cambridge university press, 2004,
ISBN 0-521-83539-9.
[2] W. Brinkman,” The Transistor: 50 Glorious Years and WhereWe Are Going”, Digest of IEEE International Solid-State
Circuit Conference (ISSCC 1997), Session 1.2, pp.22-26,
February 1997.
[3] A. A. Abidi, “RF CMOS Comes of Age,” IEEE J. Solid-State
Circuits, vol. 39, pp. 549–561, April 2004.
[4] Noboru ISHIHARA, Shuhei AMAKAWA, Kazuya MASU,"RF CMOS Integrated Circuit: History, Current Status andFutureProspects",
IEICE
TRANSACTIONS
on
Fundamentals of Electronics, Communications and Computer
Science, Vol. E94-A, No. 2, pp. 556-567, Feb 2011.
[5] Chun Wang et.al,” A 22.7dB Three-stage D-band Power
Amplifier in 65nm CMOS,” 2019 年電子情報通信学会ｴﾚｸ
ﾄﾛﾆｸｽｿｻｲｴﾃｨ大会, c-12-32, 2019.
[6] 中村 欽雄, 詳解電子回路, 東京電機大出版局, 1975.
[7] N. Ishihara and T. Shimizu, “A Simple Equation Model for
RF MOS FET,” SiRF06, pp.93-96, San Diego (USA), Jan
2006.
[8] Ralph S. Carson,” High-Frequency Amplifiers”, A Willey
International Publication, 1975, ISBN 0-471-13705-7.
[9] Guillermo Gonzalez, ”Microwave Transistor Amplifiers,
Analysis and Design, Second Edition”, Prentice Hall, 1997,
ISBN 0-13-254335-4.
[10] 石原 昇, “高速ﾃﾞｼﾞﾀﾙ信号伝送技術とその評価の基礎“APMC 2010 基礎講座ﾃｷｽﾄ, pp.41-50, December, 2010.