PE－15－042
PSE－15－064
SPC－15－094

MOSFET 寄生容量の高速充放電によるスイッチング損失低減法
村田 宗洋＊

野口 季彦（静岡大学）

Switching Loss Reduction by Means ofHigh-Speed Charging and Discharging of MOSFET’s Parasitic Capacitor
Munehiro Murata＊, Toshihiko Noguchi (Shizuoka University)
This paper describes a switching-loss reduction of a MOSFET by using a switching assist circuit fed by a gate drive power
supply. The proposed circuit allows fast charge and discharge of the parasitic output capacitor of the MOSFET. By applying
the proposed circuit to a boost chopper, the recovery loss of the body diode can be reduced down to one-fifth. In the case of anapplication to a PWM half-bridge inverter, the total efficiency can be improved by 14.8 points in the low-load range owing to thereduction of the switching loss of the MOSFET.
キーワード：MOSFET，高速スイッチング，スイッチング損，ターンオフ，ターンオン，補助回路，インバータ(MOSFET, high-speed switching, switching loss, turn-off, turn-on, auxiliary circuit, inverter)

1.

はじめに今後，SiC（Silicon Carbide）-MOSFET に代表される新しい電力用半導体スイッチング素子が実用化され，パワーエ法を提案した(3)。これは主回路に補助素子を設ける手法であるため主回路の変更が必要となることと，寄生出力容量を高速充電するために高 di/dt の電流を流すことによる電圧サージが問題となる。

レクトロニクス分野へ広く普及すると予想されている。従また，高周波電力変換器では全体の損失におけるスイッ来の Si（Silicon）を基材とする電力用半導体スイッチング素チング損の割合が大きくなる。特にインバータなどの電力子と比べて，SiC-MOSFET は高耐圧，高温動作，高速スイ変換器では，デッドタイム期間中にスイッチング素子の寄ッチング，低損失など数々の特長をもっており，電力変換生出力容量を完全に充放電できない場合やボディダイオー器のパワー密度を飛躍的に向上させる切札と期待されていドがオンすることもあるため，スイッチング素子がターンる。しかし，一般に MOSFET では低オン抵抗や大電流化にオンする際にボディダイオードのリカバリ損失が発生する伴って各種寄生容量が増加する傾向にあり，SiC 素子ではそとともに，直流バスが短絡されて大電流がスイッチング素の固有物性も相伴って，さらに寄生容量が増大すると考え子を通り大きな損失となる。リカバリ損失およびリカバリられる。これにより，寄生入力容量や寄生出力容量の高速電流によるターンオン損失はリカバリアシスト回路を用い充放電が妨げられ，本来有している高速スイッチング特性ることによって低減できる(4)。しかし，本手法では寄生出力を十分に発揮することが困難となる。

容量を充電するための短絡電流によるターンオン損失は低高速スイッチングを実現するためには，ターンオン時間減できない。

だけでなくターンオフ時間も短縮することが求められる。

そこで筆者らは，ゲートドライブ電源を利用したスイッ

ターンオン時間は寄生入力容量を高速に充電することによチングアシスト回路を用いることで寄生出力容量を高速充り短縮することができる。従来採用されている手法として電してターンオフ時間を短縮し，リカバリ電流と寄生出力は，ゲート抵抗を小さくすることやゲート抵抗と並列にス容量の充電電流によるターンオン損失を低減する手法を提ピードアップコンデンサを用いることが挙げられる。近年案してきた(5) (6)。しかし，補助回路を用いた際のリカバリ損

では新しいゲート駆動回路の研究も行われており，筆者ら

失と補助回路の制御条件については詳しい報告を行なってはインダクタインパルス重畳方式を用いた超高速スイッチいない。そこで，本稿ではダイオードのリカバリ損失低減ングゲート駆動回路を提案した(1)(2)。一方，ターンオフ時間効果と MOSFET のドレイン電流の大きさと極性による補助は寄生出力容量を充電する時間によって決定される。筆者

回路の制御条件を検討する。本提案回路は従来のゲートドらは主回路の負荷素子と並列に負荷短絡形のスイッチングライブ回路を追加変更したものであり，主回路側の変更はアシスト回路を設けることでターンオフ時間を短縮する手必要ない。また，寄生出力容量を充電するために尖頭値の1／6

図1

ゲートドライブ電源を利用したスイッチングアシスト回路
Fig. 1. Switching assist circuit fed by gate drive power supply.

図3

補助回路つき昇圧チョッパ

Fig. 3. Boost chopper with auxiliary circuit.

変換器の従来回路では主素子のドレイン電流 id1 が寄生出力容量を充電する向きに流れていれば（以下，正極性），主スイッチング素子にオフ信号が入力されたときターンオフが開始される。このとき，寄生出力容量の充電時間は id1 と C1の値によって決定され，id1 の値が小さいと充電に時間がかかりターンオフ時間が長くなる。インバータのように上下アームをもつ構成の電力変換器では，上アームスイッチン
図2

補助回路のスイッチングパターン

グ素子がターンオフしないまま下アームのスイッチング素Fig. 2. Switching pattern of switching assist circuit.

子がオンすると，スイッチング素子が強制的にターンオフ

高い電流を流す必要もないので電圧サージも問題とならなされて直流バスを短絡して大電流が流れ大きなターンオン

い。ここで述べる MOSFET のスイッチングアシストとは，損失が発生する。一方で，ソースからドレインに向かってソフトスイッチングを目的とするものではなく，ハードスid1 が流れている場合（以下，負極性）には，主素子にオフイッチングの dv/dt を高めて高速かつ高効率なスイッチング信号が入力されているにも関わらず MOSFET のボディダイを可能にするものである。本提案回路を昇圧チョッパとオード D1 がターンオンするため，C1 は一切充電されずタ

PWM インバータに適用し，補助回路の効果を確認するためーンオフが完了しない。デッドタイムが終了し，下アームに実機検証を行なった。提案手法により寄生出力容量を高の主素子がターンオンすると非常に高い dv/dt をもつ逆電圧速充放電することで昇圧チョッパでは最大でリカバリ損失が D1 にかかるためリカバリ損失および直流バス短絡電流を従来回路の 1/5 に改善でき，PWM インバータでも軽負荷によるターンオン損失が発生する。提案回路では S1 をオフ領域においてリカバリ損失およびターンオン損失を低減すする直前までインダクタ Lc1 にエネルギーを蓄えておき，ることで 14.8 pt の効率改善を実験的に確認したので報告す

S1 をオフした直後に Sc1 をターンオフすることでエネルギる。

ーを転送し，C1 を高速充電することによって寄生出力容量

2.

ゲートドライブ電源を利用したスイッチング
アシスト回路が充分に充電されない領域においても高速かつ高効率なスイッチングを実現する。図 2 に補助回路のスイッチングパターンを示す。Mode1 で S1 がオンしている期間中に Sc1 を

図 1 にゲートドライブ電源オンすることによって Ed1→Dc1→Lc1→Sc1→Ed1 の経路でを利用したスイッチングアシスト回路を示す。C1 は主スイ電流が流れ Lc1 にエネルギーを蓄える。Mode2 で S1 がオフッチング素子である MOSFET の寄生出力容量を示しておし た 直 後 にり，スナバ回路ではない。補助回路はゲートドライブ電源

Ed1→Dc1→Lc1→Dc2→ZD1→C1→Ed1 の経路で電流を流しEd1，補助ダイオード Dc1，Dc2，インダクタ Lc1，ツェナて高速に C1 を充電する。このとき，id1 が正極性であれば，ーダイオード ZD1，補助素子 Sc1 から構成される。S1 と Sc1

Lc1 に蓄えたエネルギーを全て C1 に転送することができのソースが Ed1 と共通であるため，S1 と Sc1 を単一のドラる。一方で，id1 が負極正である場合には，Sc1 をオフしたと〈2･1〉 補助回路の構成

Sc1を オ フ す る こ と に よ っ てしても id1 が補助回路に流れ込み，Lc1 に流れている電流 ilc1イブ電源で駆動することができる。
Sc1 は高周波駆動が可能でスイッチング損が少ない寄生が一定値で流れ続けようとするために，id1 と ilc1 の差分のエ容量の小さな素子を選ぶことが望ましい。また，Sc1 の耐圧ネルギーしか転送できない。また，充電にかかる時間は Lc1は S1 と同程度の素子，電流容量は S1 より小さい素子を使と寄生出力容量の共振周波数の 1/4 周期で決定される。その用することができる。ZD1 は S1 がオンしているときに補助ため，従来回路を強制的にターンオフする際の dv/dt よりも回路から主回路に電流が流入するのを防ぐため，Dc1，Dc2提案回路の dv/dt を低くできるため，リカバリ損失低減効果

は主回路から補助回路に電流が逆流するのを防ぐために必も期待できる。しかし，寄生出力容量の充電電流とリカバ要である。ツェナーダイオードは 1 素子あたりの電流耐量リ電流の分離が困難であるため MOSFET を用いてリカバリが小さいため，ZD1 は 3 並列に接続する。

損失の評価を行なうことは困難である。

〈2･2〉

補助回路の動作原理

インバータなどの電力
2／6

(a) Conventional circuit
図4(b) Proposed circuit(a) Conventional circuit

負荷抵抗 800 Ω のときの実検結果

図6Fig. 4. Experimental results at 800-Ω load resistance.

(a) Conventional circuit
図5Fig. 6. Experimental results at 200-Ω load resistance.

(b) Proposed circuit(a) Conventional circuit

負荷抵抗 800 Ω のときの実検結果拡大図

図7Fig. 5. Expanded views of experimental results at 800-Ω load resistance.

3.

(b) Proposed circuit

負荷抵抗 200 Ω のときの実検結果拡大図

Fig. 7. Expanded views of experimental results at 200-Ω load resistance.

た。E1 を 100 V，E2 を 200 V，S1 に ST 製 Y60NM60，D2

実験による動作特性の検証〈3･1〉 昇圧チョッパ(b) Proposed circuit

負荷抵抗 200 Ω のときの実検結果に ST 製 TH8L06，ゲートドライブ電源 Ed1 を 12 V，Sc1 にリカバリ損失の解析を目的としST 製 P12NM60N，Dc1，Dc2 に Infineon 製 IDH12SG60，ZD1て提案補助回路を昇圧チョッパに適用した。図 3 に昇圧チに ON Semiconductor 製 1N5349BG を 3 並列，Lc1 に 12.4 μH，ョッパのダイオード D1 に提案回路を設けた構成を示す。上C1 に 1500 pF のものを用いた。

述のように本来，提案する補助回路は MOSFET の D-S 間に従来回路および提案回路で駆動周波数を 100 kHz，主素子接続して使用するが，寄生出力容量の影響によりボディダと補助素子のデューティサイクルを 50 ％として，負荷素子イオードのリカバリ損失評価が困難なため，ダイオードのパラメータが 800 Ω－0.8 mH の場合の動作波形を図 4，図 5A-K 間に接続して損失解析を行った。また，C1 は MOSFETに，200 Ω－0.2 mH の場合の動作波形を図 6，図 7 に示す。の寄生出力容量を模擬したものである。

これらの図の if を比較すると，提案回路において D1 のリカ従来回路では，D1 に電流が流れている最中に昇圧動作のバリ電流が減少していることがわかる。これは，従来回路

ため S2 がオンすると，C1 を充電する電流とともに D1 に逆においては S2 がオンしたときに D1 に高い dv/dt の逆電圧電圧がかかり CB→D1→S2→CB の経路でリカバリ電流が流がかかるのに対して，提案回路では Lc1 と C1＋C2 の共振周れ，それに伴うリカバリ損失が発生する。提案回路では，波数によって dv/dt が抑制されるためである。また，図 5 とS2 がオンする直前に Lc1 に蓄えたエネルギーを C1 に転送

図 7 の提案回路の vr を比較すると，図 5 では補助回路によすることにより，C1 を充電して D1 をオフさせる。このとって vr が完全に充電されているが，図 7 においては充電がき C1→D1→C1 の経路でリカバリ電流とそれに伴うリカバ途中で終わっていることが確認できる。これは，負荷抵抗リ損失が発生するが，dv/dt が抑制されるため，リカバリ電の大きさによってダイオードに流れる電流が変わるため流とリカバリ損失が低減できる。なお，ダイオードには負に，(1)に示すように Lc1 から C1 に転送できるエネルギー極性の電流が流れるため(1)で表される if と ilc1 の差分のエ量が変わったからである。また，負荷電力－リカバリ電流

ネルギーPt が転送される。

特性を図 8 に，負荷電力－リカバリ損失特性を図 9 に示す。

1Pt = Lc1(ilc12 − i f 2 )2(1)

提案した手法の有効性を確認するため，実機検証を行っリカバリ損失は LeCroy 製 waveRunner 6050 で測定した vrと if を用いて算出した。図 8 よりリカバリ電流， 図 9 よりリカバリ損失がそれぞれ従来回路に比べて提案回路は低減していることが確認できる。リカバリ損失は最大で 1.1 W か
3／6

Recovery Current of if (A)-6Conventional circuit
Proposed circuit-5-4-3-2-100306090 120 150 180 210 240
Load Power (W)

図8

図 10 補助回路つきハーフブリッジインバータ
Fig. 10. Half-bridge inverter with auxiliary circuit.

負荷電力－リカバリ電流特性

Fig. 8. Load-recovery current characteristic.
1.2
Recovery Loss of D1 (W)Charge Current of C1+ Recovery Current of D1
Recovery
Loss

Conventional circuit

0.9

Proposed circuit

E1

0.6

C1S1
D1vL

0.30.0

Load

03060

E290 120 150 180 210 240iL
S2

Load Power (W)

図9C2D2Turn-onLoss

負荷電力―リカバリ損失特性

Fig. 9. Load-recovery loss characteristic.

(a) Polarity of id1 is positive

図 11 従来回路における短絡電流の経路
Fig. 11.Short-circuit current path of conventional circuit.

ら 0.2 W とおよそ 1/5 に低減することができた。これは，リカバリ電流値が小さくなったことに加えて vr の dv/dt が低くなったことに起因する。なお，補助回路が出力する電流よりダイオードに流れる電流が大きくなると，転送できるエネルギーが 0 となり補助回路の効果を得られない。一般に(b) Polarity of id1 is negative

れ(2)で表される。

toff =(C1 + C 2)( E1 + E 2)iL

(2)

MOSFET のボディダイオードの特性はスイッチングダイオードに比べて悪く，提案回路を MOSFET に適用した場合にそのため，負荷電流が小さいときには，寄生出力容量をデはさらなる効果が期待できる。

ッドタイム期間内で充放電できず高速スイッチングが困難

以上より，スイッチングアシスト回路用いてダイオードとなる。例えば，S1 のターンオフが完了しないまま，デッをオフする際のリカバリ損失低減効果について確認した。

ドタイム期間が終了し S2 がターンオンすると図 11(a)に示〈3･2〉 PWM ハーフブリッジインバータ

PWM ハーフ

すように C2 に蓄えられた電荷をすべて消費するとともに，ブリッジインバータにドレイン電流の大きさと極性によるC1 を強制的にターンオフするための直流バスを短絡する電制御条件を加味した補助回路を適用し，寄生出力容量充電流が E1→C1→S2→E2→E1 の経路で流れ，S2 において過大電流とリカバリ電流によるターンオン損失低減およびリカなターンオン損失が発生する。このとき，直流バスを短絡バリ損失低減の効果を確認する。図 10 にハーフブリッジイする電流は数十 A にもなることに加え，G-S 間電圧が閾値ンバータの S1 および S2 のドレインソース間に補助回路をを超えた瞬間のオン抵抗は非常に高いものであるため短絡設けた提案回路を示す。前述のとおり C1 と C2 は主スイッ電流によるターンオン損失がインバータ全体の主損失要因

チング素子の寄生出力容量を表している。となり得る。そこで，提案回路では S1 をオフした直後に Sc1インバータを PWM 動作させた場合，id1 は負荷電流 iL にをオフすることによりゲートドライブ回路側から寄生出力よって決定される。iL は基本波周波数で動作するのに対し容量を十分に充電し，短絡電流を抑制することでターンオて，S1 および S2 は基本波より十分に高いスイッチング周波ン損失の低減を実現する。このとき，Lc1 のエネルギーは全数で動作する。そのため，デッドタイム期間において id1 がて寄生出力容量に転送できるが，iL が大きければ補助回路が正極性の場合と負極性の場合が存在し，両者において従来なくてもデッドタイム期間内にターンオフが完了するた回路と提案回路の動作を検討する必要がある。始めに，id1め，補助回路を不用意に動作させれば効率を悪化させるだが正極性の場合を述べる。従来回路において，主素子のタけである。そこで，デッドタイム期間内に寄生出力容量をーンオフ時間 toff は負荷電流と寄生出力容量によって決定さ十分に充電する負荷電流閾値を Ithp と定義し，負荷電流がこ4／6

(a) Conventional circuit.
(b) Proposed circuit.
図 12 変調率 0.2 のときの実験結果
Fig. 12. Experimental waveforms at MI = 0.2.

(a) Conventional circuit.
(b) Proposed circuit.
図 14 変調率 0.9 のときの実験結果
Fig.14. Experimental waveforms at MI = 0.9.

れ，t は補助回路のオン時間である。

I thn =Ed1t
Lc1(4)

提案した手法の有効性を確認するため，実機検証を行った。
入力電圧 E1 および E2 を 70 V，S1 および S2 には ST 製
Y60NM60（Coss = 2000 pF），補助素子 Sc1 には ST 製
P12NM60，補助ダイオード Dc1 には infineon 製 IDH12S60C，
補助ダイオード Dc2 には infineon 製 D06S60，ツェナーダイ
オード ZD1 には ON Semiconductor 製 1N5349BG を 3 並列，(a) Conventional circuit.
(b) Proposed circuit.
図 13 変調率 0.2 のときの実験結果拡大図
Fig. 13. Expanded views of experimental waveforms at MI = 0.2.

補助インダクタ Lc1 には 4.5 μH のものを用いた。下アームの補助回路は上アームのものと同一である。また，(3)(4)より，Ithp = 2.2 A，Ithn = 5.3 A とそれぞれ求められるが，前者れを超える場合には，補助回路を動作させないようにする。

は寄生出力容量の電圧依存性のため，後者は補助ダイオー

Ithp は(2)を書き直すことで(3)のように求めることができる。

ドの電圧降下により計算値から若干乖離する。実験より，Ithp

なお tdead はデッドタイムの長さである。

I thp =

(C1 + C 2)( E1 + E 2)
t dead= 3 A，Ithn = 4 A と設定した。
(3)

従来回路および提案回路でスイッチング周波数を 100
kHz，基本波周波数を 1 kHz，デッドタイムを 250 ns，負荷素子パラメータを 8 Ω－1 mH，Lc1 にエネルギーを蓄える時

次に，id1 が負極性の場合を説明する。正極性と同様に S1 が間を 2 μs として，変調率が 0.2 の場合の動作波形を図 12，オフしてから S2 がオンするまでを考える。従来回路におい

図 13 に示す。これらの図より，従来回路に比べて提案回路てデッドタイム期間では D1 がオンするため，C1 は一切充において短絡電流が低減されていることが確認できる。こ

電されず，ターンオフは完了しない。ターンオフしないまれは，補助回路を用いることで寄生出力容量を高速充電す

まデッドタイムが終了し，S2 がオンすると図 11(b)に示すよると同時にボディダイオードをオフしているため，直流バうに C1 を充電する電流が流れると同時に，D1 に逆電圧がスを短絡する経路で電流が流れないためである。また，提かかるため E1→D1→S2→E2→E1 の経路で流れるリカバリ

案回路では vgs1 の振動が従来回路に比べて抑制されている電流とそれに伴うリカバリ損失が発生する。なお，C1 は電ことも確認できる。これは提案回路において id1 の di/dt が抑圧依存性をもち，D-S 間電圧が充電されていないときのキャ制されて，MOSFET の寄生インダクタンスにおける逆起電パシタンスが非常に大きくなるため，寄生出力容量の充電力が発生しないためである。また，変調率が 0.9 の場合の動電流は大きな値となる。これらの短絡電流によって発生す作波形を図 14，負荷電力―補助回路稼働率特性を図 15 に示るターンオン損失およびリカバリ損失によって従来回路のす。なお，ここでいう補助回路稼働率とは基本波一周期の効率は著しく悪化する。一方，提案回路では補助回路を用間で補助回路が動作している割合である。図 14 より設定しいて C1 を充電すると同時に D1 をオフし，ターンオン損失た負荷電流閾値によって補助回路の動作を間欠させているおよびリカバリ損失を低減することで高効率な動作を期待ことが確認できる。さらに，図 15 より負荷が重くなるにつできる。前節で述べたように，負極性の場合には(1)で表されて，補助回路稼働率が下がることが確認できる。これは，れるエネルギーしか転送されないため，Pt = 0 となる負荷電重負荷領域では負荷電流の振幅が大きいために，補助回路流閾値を Ithn と定義して，負荷電流がこれを超える場合にはを動作させる必要がないからである。また，負荷電力と補補助回路を動作させないようにする。Ithn は(4)のように表さ

助 回 路 の 損 失 も 含 む 総 合 効 率 を 図 16 に 示 す 。 効 率 は
5／6120

4. まとめUtilization Ratio (%)

100

本稿では電力変換器の主スイッチング素子である

80MOSFET の寄生出力容量を高速に充放電するスイッチング

60アシスト回路について述べた。提案した補助回路を昇圧チ40ョッパ，PWM ハーフブリッジインバータに適用して提案法20の有効性を確認した。

00306090120150

Load Power (W)

図 15

負荷電力―補助回路稼働率特性

Fig. 15. Load power-utilization ratio characteristic.

から 48.3 %と最大 14.8 pt 改善できることを確認した。
本稿で提案したスイッチングアシスト回路を用いる手法

80
Efficiency (%)に改善できることを確認した。また，PWM ハーフブリッジ
インバータでは直流バスの短絡電流を抑制し，スイッチング損を低減することで 14 W 出力の軽負荷時に効率を 33.5 %100は MOSFET の寄生出力容量が大きい場合にさらに有効であ60る。例えば，大電流化に対応するために MOSFET を並列駆40動する場合だけでなく，各種寄生容量が大きな低オン抵抗Conventional circuit
Proposed circuit

200昇圧チョッパでは，ダイオードの逆電圧の dv/dt を抑制することでリカバリ電流を低減し，リカバリ損失を最大で 1/50306090120の MOSFET を駆動する際に効果的である。
150

Load power (W)図 16

負荷電力―効率特性

Fig. 16. Load power-efficiency characteristic.

YOKOGAWA 製 WT3000 を用いて主回路およびゲートドライブ電源の入力電力と主回路の出力電力を測定して算出した。同図から読み取れるように，従来回路より提案回路の方が高効率であり，14 W 出力時において効率は 33.5 %から48.3 %と 14.8 pt 改善した。これは提案回路を適用することによってターンオン損失およびリカバリ損失を低減できたためであるが，詳しい損失分離は今後の課題である。なお，
従来回路が軽負荷時に非常に低効率であるのは，短絡電流によるスイッチング損が支配的なためである。一般的に電力変換器ではデッドタイムはスイッチング 1 周期の 5 %以下にすることが望ましく，100 kHz 駆動時では 500 ns 以下のデッドタイムが求められる(7)。100 kHz のような高周波で軽負荷運転の場合，デッドタイム期間中に主素子寄生出力容量の充放電が十分に行えないため，高速かつ高効率なスイッチングを実現するためには，本稿で提案したスイッチングアシスト回路を用いた手法が有効である。また，ハーフブリッジインバータのような電力変換器における損失は，導通損とスイッチング損の合計であり，従来回路と提案回路では負荷電流が等しいため，主素子の導通損はほぼ同じであると考えられる。よって，従来回路と比べ提案回路の方が効率改善できるのはスイッチング損が減少したためであり，提案する手法は MHz 級の高周波電力変換器において，更に有効であると考えられる。
以上より，MOSFET のドレイン電流の大きさと極性による補助回路の制御条件およびスイッチング損低減による効

文献(１) M. Ishigaki and H. Fujita: “A Resonant Gate-Drive Circuit Capable ofHigh-Frequency and High-Efficiency Operation”, IEEJ Trans, vol. 127-D,
no. 10, pp. 1090-1096 (2007) (in Japanese)
石垣将紀・藤田英明：「低損失・高周波動作可能な MOSFET 用共振形ゲートドライブ回路」，電学論 D，vol. 127，no. 10，pp. 1090-1096(2007)(２) T. Noguchi, S. Yajima, and H. Komatsu: “Development of Gate Drive
Circuit for Next-Generation Ultra High-Speed Switching Devices”, IEEJ
Trans., vol. 129-D, no. 1, pp. 46-52 (2009) (in Japanese)
野口季彦・矢島哲志・小松宏禎：「次世代超高速スイッチング素子ゲート駆動回路の開発」，電学論 D，vol.129，no.1，pp. 46-52 (2009)(３) T. Noguchi and T. Mizuno: “High-Speed Switching Method of MOSFETs
Using Switching Assist Circuit”, IEEJ Trans., vol. 133-D, no. 12, pp.
1186-1192 (2013) (in Japanese)
野口季彦・水野知博・村田宗洋：「スイッチングアシスト回路を用いた MOSFET の高速スイッチング法」, 電学論 D, vol.133，no.12，pp.1186-1192 (2013)(４) 餅川宏・小山建夫：｢小型・低損失インバータを実現する新回路技術｣，
東芝レビュー2006 vol. 61，No. 11，pp. 32-35 (2006)(５) T. Noguchi and M. Murata: “High-Speed Switching Method of MOSFET
Using Voltage Boost Auxiliary Circuit Fed by Gate Drive Power Supply-Applications to Chopper and Half-Bridge Inverter and Their OperationCharacteristics-”,
INTERNATIONAL
POWER
ELECTRONICS
CONFERENCE -ECCE ASIA- IPEC-Hiroshima, 20D1-4 (2014)(６) M. Murata and T. Noguchi: “High-Speed Switching Method of MOSFET
Using Voltage Boost Auxiliary Circuit Fed by Gate Drive Power Supply- Application to Bidirectional Chopper and Its Operation Characteristics -”,IEE-Japan Ann. Meet., 4-136，pp.230-231 (2014) (in Japanese)
村田宗洋・野口季彦：「ゲートドライブ電源昇圧補助回路を用いたMOSFET の高速スイッチング法-双方向チョッパへの適用と運転特性-」, 平成 26 年電気学会全国大会，4-136，pp.230-231（2014）(７) K. Shirakawa, K. Wada, and T. Shimizu: “An Issue on 200 kHz Class HighFrequency Switching of a PWM Inverter”, IEEJ Proc. IAS AnnualConference, vol. 1, pp. 277-280 (2006) (in Japanese)
白川和博・和田圭二・清水敏久：「PWM インバータの 200 kHz 級高周波スイッチングの課題」，平成 18 年電気学会産業応用部門大会，
vol. 1，pp. 277-280 (2006)

率向上について確認した。

6／6