SPC-20-032
MD-20-032

カレントダブラと降圧チョッパに基づく
1 kW 絶縁形デュアルポート DC/DC コンバータ
松下由憲＊（静岡大学, 矢崎総業）
石居真

田口野口季彦（静岡大学）

範高（矢崎総業）

1-kW Dual Port DC/DC/Converter with Galvanic Isolation Based on Current-Doubler and Buck Chopper
Yoshinori Matsushita＊(Shizuoka University, Yazaki Corporation), Toshihiko Noguchi (Shizuoka University)
Makoto Ishii, Noritaka Taguchi (Yazaki Corporation)
This paper proposes a novel topology of a dual port DC/DC converter composed of an H-bridge inverter, a high-frequency
galvanic isolation transformer, and a combined secondary circuit with a current-doubler and a buck chopper.

The topology haslower conduction loss by multiple current paths and smaller output capacitors by means of an interleave operation. Results of
1-kW output experimental tests operated with 400-kHz switching frequency demonstrate proper operations and results of theefficiency evaluations indicate the maximum efficiency is 78.2%.
キーワード：DC/DC コンバータ，カレントダブラ，降圧チョッパ，デュアルポート(DC/DC converter, current doubler, buck chopper, dual port)

1.

S1

はじめにS2

L1

地球規模の環境問題を抑制するひとつの手段として，電力変換器の高効率化による電力消費量の削減が挙げられる。近年，注目されている再生可能エネルギーを活用する

Vtx2L2VinS5

ためにも電力変換器は必須であるため，電力変換器が担う

C1 Vout1

S6L3

役割は大きい(1)～(5)。しかし，ひとつのシステム内に複数のS3S4再生可能エネルギー源や，要求する電圧が異なる複数の負D1荷がある場合，その入出力の数だけ電力変換器が必要になるため，装置全体の体積や重量の増大を招いてしまう。こD2L4C2 Vout2

図 1 提案するデュアルポートDC/DCコンバータ
Fig. 1. Proposed dual port DC/DC converter.のような問題を解決するため，多入力多出力のマルチポートコンバータが注目されている (6) ～(10) 。そのような背景のL1Vout1

L2C1

中，本研究ではひとつのバッテリーを電源とする小規模な直流給電システムに注目した。このようなシステムは更なる低損失化を図るため，出力を高電圧化する手法が用いらS5れている。しかし, 低電圧電源を要求する負荷の需要も依然

S6L3として大きいため, 1 入力 2 出力のデュアルポート DC/DCコンバータの需要も顕在化している。そこで筆者らは, カレ
ントダブラと降圧チョッパを兼ね備えた絶縁形マルチポー
ト DC/DC コンバータを検討してきた。本稿では 400 kHz ス
イッチングで 1 kW 出力の実機検証を行い，各種特性の評価を行ったので報告する。

D1D2(a) Current doubler.

D1D2L4

Vout2
C2(b) Buck chopper.

図 2 二次側回路の構成
Fig. 2. Decomposed configuration of secondary circuit.

1／6

2.

回路構成と動作原理
表 1 提案回路の動作モード〈2･1〉 回路構成
Fig. 1 に提案回路を示す。
入力電圧を Vin, 出力電圧を Vout1,Table 1.

Vout2 とする 1 入力 2 出力の絶縁形デュアルポート DC/DC コOperation modeVtxs
S5S6ンバータである。一次側は S1～S4 から成る H ブリッジインバータで構成され, 高周波トランスと接続されている。高周Operation modes of proposed circuit.
11off―

21on―

30―
―

4-1―
off

5-1―
on

60―
―

波トランスの二次側は L1, L2, D1, D2, C1 から成るカレントダブラ（Fig. 2 (a)）と, S5, S6, D1, D2, L3, L4, C2 から成る降圧チョッパ（Fig. 2 (b)）とで構成されている。D1, D2 が両回路を兼ねており, 部品点数削減に寄与している。

Operationmodes

123456Vtxs

二次側回路は，カレントダブラ側の出力（Vout1 側）に対して L1, L2 の電流経路をもつので, 負荷電流の経路がひとつのときと比べて導通損が半減される。また, それらの電流位相は 180°ずれてインターリーブ動作をするため, C1 におIL1IL2けるリプル周波数はインバータ周波数の 2 倍になる。これは C1 の容量, つまり体積を低減できることを意味する。降S5圧チョッパ側の出力（Vout2 側）と L3, L4 についても同様のS6動作となるため, C2 も小形化することができる。一次側 Hブリッジインバータと高周波トランスは既存の単純な構成であり，二次側回路のみでデュアルポート化されているのが本回路の特徴である。

IL3IL4

図 3 各動作モードにおける各部の動作波形
Fig. 3. Operating waveforms of each operation mode.

〈2･2〉

動作原理

S1～S4 により，一次側の H ブリッジインバータが+Vin, 0,-Vin の 3 レベルの電圧を生成し，その電圧がトランスの一次L1Vtxs

L2側に印加される。巻数比に従い降圧されたトランス二次側L3電圧 Vtxs のレベルと S5, S6 の ON, OFF 状態によって，本回L4路には 6 つの動作モードが存在する。
動作モードと Vtxs, S5, S6 の各状態の対応を Table 1 に示す。

(a) Mode 1(b) Mode 2(c) Mode 3(d) Mode 4(e) Mode 5(f) Mode 6Vtxs の「1」, 「0」, 「-1」はそれぞれ 3 レベル電圧の正，0，負に対応した電圧を意味し，S5, S6 の「―」は ON, OFF 状態を問わないことを意味している。S5, S6 の ON, OFF 状態を問わない理由は，このときの S5 および S6 にはソースからドレイン方向への電流が流れており，OFF 状態でもボディダイオードにより通流するためである。実機試験においては，損失低減のためこれらの状態における S5 および S6は ON としている。
各動作モードにおける主要な部分の理想波形を Fig. 3に，各動作モードにおける二次側回路の等価回路および電図 4 二次側回路の各動作モードにおける等価回路と電流経路
Fig. 4. Equivalent circuit and current flow of each operation mode insecondly circuit.

流経路を Fig. 4 に示す。Fig. 3 は上からトランス二次側電圧
Vtxs, カレントダブラ側のインダクタ電流 IL1, IL2,, S5, S6 のスイッチング状態（high が ON, low が OFF）
，そして降圧チョッパ側のインダクタ電流 IL3, IL4 である。
以下に各モードにおける二次側回路動作の詳細を示す。
〈Mode 1〉Vtxs が正，S5 が OFF のとき（Fig. 4 (a)）
L1 が Vtxs により充電され，L2, L3, L4 は放電する。
〈Mode 2〉Vtxs が正，S5 が ON のとき（Fig. 4 (b)）
S5 が ON することにより，Vtxs から L1 だけでなく L3 も充電される。L2, L4 は放電する。

〈Mode 3〉Vtxs が 0 のとき（Fig. 4 (c)）
Vtxs が 0 になることにより，L1, L2, L3, L4 全てが放電する。
〈Mode 4〉Vtxs が負，S6 が OFF のとき（Fig. 4 (d)）
L2 が Vtxs により充電され，L1, L3, L4 は放電する。
〈Mode 5〉Vtxs が負，S6 が ON のとき（Fig. 4 (e)）
S6 が ON することにより，Vtxs から L2 だけでなく L4 も充電される。L1, L3 は放電する。
〈Mode 6〉Vtxs が 0 のとき（Fig. 4 (f)）
Vtxs が 0 になることにより，L1, L2, L3, L4 全てが放電する。
2／6

3.

1 kW 出力における実機検証〈3･1〉主回路の構成

Table 2 に実機検証で用いた回路の仕様を，Fig. 5 に実機検証を行った回路の回路図を示す。入力電圧 Vin は 300 V，入力キャパシタは 330 F のアルミ電解キャパシタ，カレントダブラ側の出力 Vout1 は 48 V，降圧チョッパ側の出力 Vout2 は12 V である。スイッチング周波数は前述の通り 400 kHz である。400 kHz（一周期 2.5 s）のスイッチングを実現するため，FPGA は 2.5 s に対して時間分解能を充分確保できるよ う に ， ク ロ ッ ク 周 期 5 ns （ 周 波 数 200 MHz ） のXC7K70T-1FBG484C を用いた。6 つのスイッチング素子は400 kHz でのスイッチング損を考慮し，スイッチング遷移時間の短い SiC MOSFET であるローム製の SCT3030AL を用表 2 実験回路の仕様
Table 2. Specifications of experimental circuit.
Parameters
Values
Vin
300 V
Cin
330 F
Vout1 (current doubler side)
48 V
Vout2 (buck chopper side)
12 V
Switching frequency
400 kHzFPGA
XC7K70T-1FBG484C
Clock frequency of FPGA
200 MHzS1, S2, S3, S4, S5, S6
SCT3030AL (ROHM)
D1, D2
FFSH4065A (ON Semiconductor)
Transformer turn ratio
N1:N2 = 4:2
L1 and L2
15 H
L3 and L4
3 H
C144 F
C2188 Fい，2 つのダイオードは，逆回復時間が極めて短い SiC ショ
ットキーバリアダイオードである ON Semiconductor 製のS1S3FFSH4065A を用いた。二次側回路は電流値が大きいため，

S5は 4:2，インダクタのインダクタンス値は電流リプルの振幅と巻線径及びコアサイズの兼ね合いから L1, L2 は 15 H,S2S6D1タを 2 並列で 44 F, 降圧チョッパ側の出力キャパシタはFig. 6 に本回路の制御ブロック図を示す。全てのタイミン

400 kHz

グ信号は FPGA によって生成され，適切なデッドタイムをVout1*付与された後，絶縁ゲート駆動回路を介して各ゲートに入Vfb1-+力される。S1 のゲートにはデューティ 0.5，周波数 400 kHz

Vout1 のフィードバックにより得られる。具体的には，Vout1を分圧した電圧 Vfb1 とその電圧指令値 Vout1*との偏差に対しVout2D2制御回路の構成ある。なお，位相シフト量はカレントダブラ側の出力電圧

Vfb2

図 5 実機検証の回路構成
Fig. 5. Configuration of experimental test circuit.

47 F のセラミックキャパシタを 4 並列で 188 F とした。

位相シフトしたもので，その反転信号が S4 のゲート信号で

Vout1

Iout2

C2ダブラ側の出力キャパシタは 22 F のセラミックキャパシれる。S3 のゲートへの入力信号は S1 のゲート信号を基準に

Vfb1

C1L4は出力リプルを吸収するに足る充分な値として，カレントの矩形波が入力され，その反転信号が S2 のゲートに入力さ

L2L3S4L3,L4 は 3 H とした。出力キャパシタのキャパシタンス値

〈3･2〉

Iout1

Vin Cin

PI+-Phaseshifter

400 kHzVout2*+-PI+

Vfb2

Dead time and isorated gate drives

ジ電圧を考慮してスナバ回路を設けた。トランスの巻数比

L1Vtxp Vtxs

S5, S6, D1, D2 はそれぞれ素子を並列接続し，OFF 時のサーS1S2S3S4S5S6800 kHz

図 6 提案回路の制御ブロック図
Fig. 6. Block diagram of proposed circuit controller.て PI 演算を行い，PI 制御器の出力信号は S1 のゲート信号と同期した 400 kHz の鋸歯状波と比較され，その結果を基にないため，鋸歯状波の周波数を 400 kHz にすると，S5 にと位相のシフト量が得られる。S5, S6 のゲート信号は，降圧チっては Vtxs が負の時間の，S6 にとっては Vtxs が正の時間の鋸ョッパ側の出力電圧のフィードバックから得られる。S3, S4歯状波は決して PI 演算の出力信号と比較されず無駄になっのゲート信号と同様，降圧チョッパ側の出力電圧 Vout2 を分てしまう。鋸歯状波の周波数を 800 kHz にすることで，その圧した電圧 Vfb2 とその電圧指令値 Vout2*の偏差に対して PI無駄をなくすことができる。ただし，このままでは S5, S6演算を行った信号が，S1 のゲート信号と同期した 800 kHzは Vtxs のレベルに関わらずスイッチングしてしまうため，Vtxsの鋸歯状波と比較される。鋸歯状波の周波数を 800 kHz としのレベルを判定するため，S5 は S1, S3 と, S6 は S2, S4 とそた理由は，FPGA の分解能を有効に利用するためである。

れぞれ AND を取ることによって Table 1 の制御を実現する

400 kHz の一周期（2.5 s）内で Vtxs が正または負のレベルことができる。

を取り得る最長期間は，その半周期の 1.25 s である。S5 は以上のように，カレントダブラ側の出力電圧である Vout1

Vtxs が正のとき，S6 は Vtxs が負のときにしかスイッチングしは一次側インバータのパルス幅により制御（PWC）され，3／6

S6 を用いたパルス幅により制御される。ただし，両出力電圧の制御が完全に独立しているわけではなく，S1～S4 のスイッチングで決まるインバータからの伝送電力の一部を S5,S6 によって降圧チョッパ側に伝送し，残りの電力がカレントダブラ側に伝送されることになる。つまり，カレントダブラ側のフィードバック信号で決まるインバータのデューティが本回路における両負荷の要求電力に対応する。よって本制御構成では，損失を無視した場合，両負荷が要求する電力の合計がインバータのデューティ上限時の伝送電力を超えない限り，カレントダブラ側と降圧チョッパ側の出Output Current (A) Output Voltage (V)

降圧チョッパ側の出力電圧である Vout2 は二次側回路の S5,60

Vout1
Vout2

5040302010050

Iout1
Iout2

4030201000.00.20.4

力電力の割り振りに制限はない。
〈3･3〉

Vtxp (V)HDO6104A-MS，電圧差動プローブは YOKOGAWA 製の3002001000-100-200-300

Vtxs (V)Fig. 7 に提案回路の電源投入から定常状態に至るまでの定 に 用 い た オ シ ロ ス コ ー プ は TELEDYNE 製 の300
2001000-100-200-300700924，電流プローブは Tektronix 製の TCP312A （～30A）
及び TCP303 （30A～）である。なお，電圧差動プローブと電流プローブ間の伝搬遅延時間差は，TELEDYNE 製のデスキュージグ DCS025 を用いて補正した。Fig. 7 に示したように，電源立ち上げから 0.5 s 以内に両出力の電圧，電流ともに一定値に整定し，定常動作することが確認できた。整定した電圧値はそれぞれ Vout1 が 49.1 V，Vout2 が 12.2 V であっ

ル電圧は Vout1，Vout2 共に±1 V，リプル電流は Iout1 が±0.3 A, Iout2が±3 A であった。Iout2 のリプルが大きいのは，Iout2 の測定にIL1, IL2 (A)た。それぞれの指令値である 48V, 12 V からずれているが，これは分圧抵抗比の誤差が原因である。定常状態でのリプ用いた TCP303 の分解能が，Iout1 の測定に用いた TCP312Aの分解能より低いためである。なお，電圧の整定にかかる定常状態に達する時間は更に短くなると思われる。その際

Vds5 (V)

時間は実験に用いた定電圧電源の立ち上がり時間に制約されるため，実際にバッテリーを電源として用いた場合にはは，電流，電圧のオーバーシュートを防ぐためにソフトスタート等の対策が必要であるが，これは今後の課題とする。

す。なお，Vgs5, Vgs6 の測定が困難であったため，代わりにVds5, Vds6 を測定することでスイッチングタイミングを判断

Vds6 (V)Fig. 8 に，Fig. 3 の動作原理で示した理想波形に対応する各部の波形（Vtxp, Vtxs, IL1, IL2, Vds5, Vds6, IL3, IL4）をそれぞれ示した。
これらの波形から，1 周期が 2.5 s，即ち周波数 400 kHz

Vtxs が正かつ Vds5 が 0V（S5 が ON）のときに L3 に充電電流
が, Vtxs が負かつ Vds6 が 0V（S6 が ON）のときに L4 に充電電流が流れている。その結果, IL1, IL2 と IL3, IL4 はそれぞれインターリーブ動作をしており，Fig. 3 に示した所期の動作が実現されていることが確認できる。

IL3, IL4 (A)で動作していることが確認できる。また，Vtxs が正のときにL1 に充電電流が, 負のときに L2 に充電電流が流れており,

0.8

1.0

図 7 出力波形
Fig. 7. Dual port output waveforms.

1 kW 出力時の動作確認

出力電圧 Vout1, Vout2 及び出力電流 Iout1, Iout2 を示す。なお，測0.6Time (s)9876543210300
250200150100500IL1IL230025020015010050024201612840IL3IL401234Time (s)
図 8 定常動作時の各部波形
Fig. 8. Waveforms of steady state.

54／6

500
450から±300 V への切換り時は±330 V，±300 V から 0 V への切400

換り時は±43 V であった。いずれも電圧振幅値の 1.2 倍未満に抑えられている。その一方でトランス二次側電圧 Vtxs の波形は，3 レベルの電圧が確認できるものの，サージや高周波

Pout2 (W)

トランス一次側電圧 Vtxp の波形より，3 レベルの電圧が確認できる。レベル切換り時のサージ電圧のピーク値は，0 V

910111256781234350300250

ノイズが見られる。サージは S5, S6, D1, D2 の OFF 時に生じ200ており，そのピーク値は定常値±150 V に対して±258 V であ150100100った。これは本来の電圧振幅値の 1.7 倍であり，Vtxp と比較600500

400300200

Pout1 (W)して大きい。この原因として，二次側回路が一次側回路よ

図 9 測定点
Fig. 9. Measured operation points.

りも dI/dt 及び電流経路内のインダクタンス（基板の寄生インダクタンス，トランスの漏れインダクタンス）が大きい
80と約 42 MHz であり，それぞれトランスの漏れインダクタン
スと S5, S6 及び D1, D2 の OFF 時の寄生容量による共振であると考えられる。IL1, IL2,, Vds5, Vds6, IL3, IL4 に重畳している高周波ノイズも同じ周波数を有していることから，二次側回路全体に高周波ノイズが伝播していると言える。

4.

Total efficiency (%)

ことが考えられる。サージのリンギング周波数は約 13 MHz

効率評価

〈4･1〉

4375

1227060200300400の各部効率，総合効率をそれぞれ計算した。以下，測定点

75655120080

極大動作点は更に重負荷領域に存在すると考えられる。
Fig. 11 に横軸を Pout1 とした総合効率を示す。Pout2 の値に関わらず Pout1 の増加とともに効率は増加した。これは，今Total efficiency (%)

が増加するにつれて効率が増加する傾向が見られ，効率の300400500600

図 11 カレントダブラ側出力電力-効率特性

電力-効率特性最小である測定点 4 における 78.2 %であった。総出力電力1211610987Fig. 11. Efficiency vs. output power of current doubler side.

ないため，各測定点で 4 回に分けて測定を行った。

で 62.8 %であった。一方，最大効率は Pout1 が最大，Pout2 が3Pout1 (W)ることから，前述の全 10 箇所を同時に測定することができす。Pout1, Pout2 共に最小である測定点 1 における効率が最低

900 1000 1100

4270

なお，使用したオシロスコープのチャンネル数が 4 つであFig. 10 に総出力電力（Pout1 + Pout2）に対する総合効率を示

800

Pout2 ≈ 147W
Pout2 ≈ 296W
Pout2 ≈ 437W

60100

について言及する際は Fig. 9 中に記載した番号を使用する。

〈4･2〉

700

80

Total efficiency (%)

れ測定し，一次側インバータ，トランス，二次側整流回路

600Fig. 10. Efficiency vs. total output power.

側の出力電力（Pout2）の動作点は，無誘導抵抗を用いて 150 W,側出力電圧，電流（Vout2, Iout2）の計 10 箇所の波形をそれぞ500

図 10 総出力電力-総合効率特性

290 W，480 W，580 W の 4 点とした。一方，降圧チョッパ

レントダブラ側出力電圧（Vout1，Iout1），そして降圧チョッパ

9Pout1 + Pout2 (W)側出力電力（Pout1）の動作点は，誘導性抵抗を用い 160 W,電流（Vtxp，Itxp），二次側トランス電圧，電流（Vtxs, Itxs），カ651

効率測定を行った動作点を Fig. 9 に示す。カレントダブラにおける総入力電圧，電流（Vin，Iin），一次側トランス電圧，

111065

動作点と測定条件

300W，440 W の 3 点とした。これらの合計 12 か所の動作点

8747537028765601006

Pout1 ≈ 159W
Pout1 ≈ 292W
Pout1 ≈ 482W
Pout1 ≈ 585W
121110512009300400500

Pout2 (W)

回の Pout1 の範囲ではいずれも固定損が負荷損より大きく，最大効率動作点は Pout1 が 600 W より大きいということを示している。また，Pout2 が大きくなるにつれて傾きが小さく

図 12 降圧チョッパ側出力電力-効率特性
Fig. 12. Efficiency vs. output power of buck chopper side.
5／6

なっており，Pout2 が大きい方が固定損に対する負荷損の割
Secondary side loss
Transformer loss
Primaly side loss

合が大きいことが推察できる。
Fig. 12 に横軸を Pout2 とした総合効率を示す。
Pout1 が 159 Wのときの傾きがほぼゼロであるが，そこから Pout1 が増加す
Rate of power loss (%)

100

るにつれて傾きが負の方向に大きくなっている。これは，Pout1 が増加するにつれて負荷損が固定損よりも大きくなっているということである。Pout1 は最大効率動作点が今回の電力範囲より大きいところにあるのに対して，Pout2 は Pout2＝147 W のときにほぼ効率最大点を過ぎてしまっている。今後，本回路を大電力化する際は，Pout2 ではなく Pout1 を大電力にするのが望ましい。

804644 46 45 4355 53 56 56 48 55

191222 21 20 2010 16 15 14 20 142735 35 31 29 29 31 32 34 33 34 37

12616040
2003456789 10 11 12

Measurement point〈4･3〉損失分離

図 13 各測定点における損失分離結果
Fig. 12. Loss analysis result of each operating point.

測定した各部の電流，電圧波形から，一次側インバータ，トランス，二次側整流回路の各効率を計算した。その結果を Fig. 13 に示す。なお，測定データの時間刻みは 0.1 ns で，測定周期は 20 周期（50 s）である。取得した各部の電圧，電流瞬時値の積を測定周期で積分後，測定周期で除算する

文

ことにより入力電力，トランス一次側電力, トランス二次側電力, 両出力電力をそれぞれ計算した。前述の通りすべての測定箇所を同時に測定することができないため，損失の計算に誤差が生じる可能性がある。ここでは，入力電力とトランス一次側電力の差を一次側インバータ損失，トランス一次側電力とトランス二次側電力の差をトランス損失，そしてトランス二次側電力と両出力電力の和の差分を二次側整流回路損失とし，これら 3 種類の損失で全損失を占めているとした。
Fig. 13 に示されるとおり測定点と損失分離結果に相関は見られず，損失割合はほぼ一様であった。いずれも二次側整流回路の損失が全損失の約 50 %を占めており，残りの 15～20 %がトランスの損失，30～35 %が一次側インバータの損失であった。Fig. 8 に示されるように，S5, S6, D1, D2 の両端電圧は，スナバ回路で逆起電力のエネルギーを吸収しているにもかかわらずサージ電圧が大きい。よって二次側整流回路の損失が全損失の大半を占めるのは妥当であり，スナバ回路の損失が二次側整流回路の中でも多くを占めていると考えられる。

5.

まとめ

本稿では，高周波トランスの二次側にカレントダブラと降圧チョッパを合成した回路を採用した絶縁形デュアルポート DC/DC コンバータを試作し，周波数 400 kHz, 最大総出力電力 1 kW における実機検証を行った。カレントダブラ側の出力電力 580 W, 降圧チョッパ側の出力電力 150 W のときに最大効率 78.2 %を達成した。今後は更に出力電力を上げて運転特性を評価するとともに，詳細な損失分析を行う所存である。

献

T. Teratani, “Impact of DC48V on Automotive Power SupplySystem,” IEEJ Transactions on Industry Applications, vol. 135,no. 9, pp. 892-897.
(2) R. Ota, N. Hoshi, and K. Uchida, “Improving the Efficiency byControlling the Switching Frequency for Secondary-side
Converter of an Inductive Power Transfer System,” IEEJ
Transactions on Industry Applications, vol. 137, no. 2, pp.
95-103.
(3) K. Hata, T. Imura, and Y. Hori, “Simultaneous Estimation of Two
Parameters Based on Secondary-Side Information for WirelessPower Transfer via Magnetic Resonance Coupling,” IEEJ
Transactions on Industry Applications, vol. 137, no. 2, pp.
104-111.
(4) S. Sinha and S. S. Chandel, “Review of recent trends inoptimization techniques for solar photovoltaic-wind based hybrid
energy systems,” Renewable and Sustainable Energy Reviews,
vol. 50, 2015, pp. 755–769.
(5) M. Hosenuzzman, N. A. Rahim, J. Selvaraj, and M.
Hasanuzzaman, “Global prospects, progress, policies, andenvironmental impact of solar photovoltaic power generation,”
Renewable and Sustainable Energy Reviews, vol. 41, 2015, pp.
284–297.
(6) K. Itoh, M. Ishigaki, N. Yanagizawa, S. Tomura, and T Umeno,“Analysis and Design of a Multiport Converter Using a MagneticCoupling Inductor Technique,” IEEE Transactions on Industry
Applications, vol. 51, Issue 2, 2015, pp. 1713-1721.
(7) Z. Ling, H. Wang, K. Yan, and J. Gan, “Optimal Isolation Controlof Three-Port Active Converters as a Combined Charger forElectric Vehicles,” Energies, 2016, vol. 9, Issue 9, 715.
(8) L. Piris-Botalla, G. G. Oggier, A. M. Airabella, and G. O. Garcia,“Power losses evaluation of a bidirectional three-port DC-DC
converter for hybrid electric system,” Electrical Power andEnergy Systems, vol. 58, 2014, pp. 1-8.
(9) Z. Rehman, I. Al-Bahadly, and S. Mukhopadhyay, “Multiinput
DC-DC converters in renewable energy applications -Anoverview,” Renewable and Sustainable Energy Reviews, vol. 41,
2015, pp. 521-539.
(10) N. Zhang, D. Sutanto, and K. M. Muttaqi, “A review oftopologies of three-port DC/DC converters for the integration ofrenewable energy and energy storage system,” Renewable andSustainable Energy Reviews, vol. 56, 2016, pp. 388-401.
(1)6／6