【電子技術部】

次世代実装技術に向けた応力緩和を目的としたスパッタ法による耐酸化性 Cu-Pd ポーラス型電極の作製と検証
根本俊介（電子技術部電子デバイスグループ）1.

はじめにび元素分析(EDS)を行った．
Table.1 スパッタ成膜の成膜条件

近年，半導体の高性能化に向けて，次世代半導体としてゲート長の微細化による半導体の高密度化に加え 2.5 次元，装3 次元積層 LSI デバイスの研究開発が活発に行われている．
これら次世代半導体には，Cu を使用したハイブリッド接成膜条件

100 W, 0.35 Pa

湿(a)45 %, (b)98 %, (c)92 %置

キャノンアネルバ社製
L-332S-FH

合が注目されており，次世代実装技術として主流になると思われる．我々も Au と比較して安価な Cu を実装材料として注目しており，Cu に耐腐食性機能を持たせた Cu-Pd合金の研究開発を進めてきた[1-4]．その過程で湿度の高い度

Palladium日に Cu-Pd スパッタ成膜を実施するとポーラス形状を持つ薄膜が形成できる現象を見出した．ポーラス形状の電極

Erosionは，通常の電極と比較すると見かけ上のヤング率が低下し，応力集中の緩和が期待できる [5]．そのため，数十-数百nm のポーラス形状を含む電極は，次世代半導体技術に向けたハイブリッド接合にも適用可能な電極であると考えている．本研究では成膜時の湿度とポーラス形状の量に相関性があると仮定し，ポーラス形状が発生する要因についCopper sputtering targetて考察を行ったので，その結果について報告する．

2.

Fig.1 Cu-Pd 同時スパッタ法による Cu-Pd 合金作製

材料および実験方法
A サンプル作製

SiSi

Cu-Pd

スパッタ成膜の条件を Table.1 に示す．スパッタ装置は，キャノンアネルバ社製 L-333S-FH を用いて，成膜レートを向上させるため，ステージを静止して実施した．Cu-Pd 同時スパッタの方法は，Cu ターゲット上に 5 個の Pd 試料を

Cu-Pd

Cu-Au

接合面

Cu-Pd

Ti

(a)/ Au:100 nm として成膜を行った．その後，小片化し，セラミックネジに小片化サンプルの成膜面を合わせて入れ

Cu-Pd

接合面

Cu-Pd

Ti

TiSi(b)Fig.2 各試料の断面 SEM 観察結果

(c)

(Atomic %)Cu O Pd Au(c) 93.4 1.4 5.2 0.0(c)

度は，作製日の湿度（横浜地区）とした．Fig. 2 に断面図を示す試料(a), (b)は，Si ウェハ上に Ti:20nm /Cu-Pd:1000 nm

Cu-Au

SiSi

エロージョン上に載せている(Fig. 1)．このスパッタ環境下
では，1 個の Pd 試料で原子濃度 1%を増減可能である．湿Ti

Cu-Pd

締結し，300 ℃ 24 h 大気環境下で接合を行った．試料(c)については，T:20nm /Cu-Pd:2000 nm / Ti: 100 nm として成膜を行った．その後，300℃ 24h のアニールを実施し，接合品と同等の熱履歴を与えた．

2 µmSi
Fig.3

B 断面形状観察用試料の作製及び観察(c)試料の断面 SEM -EDS

成膜した試料の断面形状観察を実施するため，試料を劈開し，5mm□-10mm□に個片化し，イオンミリング装置（JEOL 社製 IB-19500CP）により断面加工を実施した．その後，SEM-EDS(JEOL 社製 JSM-IT200LA)で観察(SEM)及15KISTEC研究報告2023

【電子技術部】

3.

実験結果および考察

るとパラジウムから水素が脱離し，ポーラス形状が形成さ

Fig.2 に(a)～(c)各試料の断面 SEM 観察結果を示す．それ
ぞれの膜厚は，(a)～(c)の想定膜厚 2 μm に対して(a) 3.9 μm，れると推測できる[7]．
この原理を利用するとスパッタ成膜時に水を導入する(b)2.64 μm, (c)4.6 μm であった．これは，通常の成膜ではステージを回転させることで膜厚の均一化を図るが，本実験ことで Ar プラズマと共に装置内にある水(H2O)は，Fig.5のように H+と OH-に分離され，分離した H はパラジウム

では，成膜レート向上を目的とし，静止して成膜を実施したため，ターゲットとサンプル設置位置によって成膜レーにスパッタ成膜を継続しながら吸蔵される．その後，室温から 200℃以上で加熱すると水素がパラジウムから脱離し，トが異なった結果だと思われる．
ポーラスの評価については，断面の面積に対するポーラポーラス形状の薄膜が形成できるものと推測する．

スの面積比をポーラス率とした時，試料(a)の湿度 45%では発生しなかったが，湿度 90%以上になるとポーラス形状4.

を形成した．
接合品は，接合界面に酸化防止用の Au が成膜してある．

注目されており，次世代実装技術として主流になると思われる．我々も Cu に耐腐食性機能を持たせた Cu-Pd 合金のこの Au と Cu-Pd 間では濃度勾配があるため，拡散速度が上がり，ポーラス形状を形成すると思われたが，非接合材研究開発を進めてきた中，湿度の高い日に Cu-Pd スパッタ成膜を実施するとポーラス形状をした薄膜が形成できる料においても多数のポーラス形状が形成できていた．これにより，拡散がポーラス形状の主要因でなく湿度が主要因現象を見出した．
ポーラス形状の電極は，通常の電極と比較するとヤングであると考えている．
また，ポーラス率が一番高い試料(c)について SEM-EDS率が見かけ上低くでき，応力集中の緩和が期待できるため，次世代半導体技術に向けたハイブリッド接合にも有益な評価を実施した．Fig.3 に(c)の断面試料 SEM -EDS の結果を示す．元素分析の結果から Cu-Pd 膜には O がほとんど電極であると考えている．
本研究では，成膜時の湿度と接合層構造等の各条件から，存在していないことを示している．これは，成膜時に水が存在してもプラズマ中で O が発生しなかったことを示唆

ポーラス形状の形成過程を推測したが，今後，水蒸気を活用した成膜法などを検証し，任意の場所にポーラス形状をし，さらにアニール中でおいても大気中の酸素によって酸化しなかったことを示す．

作製するための技術の確立を目指していきたい．

今回，ポーラス形状の形成メカニズムについて，次のように考えた．

【参考文献】
1. Shunsuke Nemoto et al., ICEP2019, 56, (2019).
2. 根本俊介 他, MES2021, 231 (2021).
3. 根本俊介 他, MES2022, 129 (2022).
4. 根本俊介 他, 2022 JIEP ワークショップ, 9 (2022).
5. 陣伝彤 他, 工業材料, Vol.70 No. 1 27, (2022).
6. 有賀哲也，表面化学, Vol.27, No. 6 341, (2006).
7. 有賀哲也，真空, Vol.42, No.12 1048, (1999).

次世代半導体では，Cu を使用したハイブリッド接合がパラジウムは，水素吸蔵する金属であり，約 1000 倍の体積が Fig.4 のように八面体格子間隙に吸蔵されていると考えられている[6]．さらに，室温から 200℃以上に加熱す
パラジウム
水素

八面体格子間隙今後の展開【外部発表】ポスター発表 1 件

特許出願 1 件

Fig.4 パラジウムの間隙に吸蔵した水素概要図

Cu-Pd

アルゴン
酸素
水素基板

プラズマ

＝
スパッタターゲット
Cu-Pd

H2O＋
H＋

OH-

Fig.5 スパッタ時の水の挙動

16KISTEC研究報告2023