平成 23年電気学会産業応用部門大会

1-109

MOSFET のスイッチング損低減法に関する検討
学生員

水野知博

正員

野口季彦

（静岡大学）

Study on Switching Loss Reduction of MOSFET
Tomohiro Mizuno , Student Member , Toshihiko Noguchi , Member (Shizuoka University)
This paper describes a switching loss reduction method of a MOSFET applied to a half bridge inverter. By employing auxiliary
switches in parallel with a load, the turn-off time can be reduced and becomes almost constant. It was confirmed throughsimulations that the efficiency was effectively improved by the proposed method, especially at a low-load range.
キーワード：MOSFET，高速スイッチング，ターンオン，ターンオフ，スイッチング損
Keywords：MOSFET, high-speed switching, turn-on, turn-off, switching loss

S3E11.

はじめにS4S1

D1C1

D3 vL D4Load

MOSFET のスイッチング損を低減させるためには，ターiL

E2ンオン時間とターンオフ時間を短縮することが求められ

S2

D2vC1

C2 vC2る。MOSFET のターンオン時間は，ゲート入力容量を高速に充電することにより短縮することができる(1)。しかし，ターンオフ時間はドレイン－ソース容量を充電する時間によ

図1

補助スイッチ付きハーフブリッジインバータ

Fig.1. Half-bridge inverter with auxiliary switches.って決定されるため，ドライブ回路側での制御は困難であ
表 1 MOSFET のパラメータる。そこで，本稿ではハーフブリッジインバータにおいて，Table 1. Parameters of MOSFET.

ターンオフ時間を短縮することによりスイッチング損を低On resistance (S1, S2)
C1, C2On resistance (S3, S4)
C3, C4減する手法について検討したので報告する。

2. 回路構成と動作原理

88 mΩ
810 pF
110 mΩ
280 pF〈2･1〉 回路構成
図 1 に従来のハーフブリッジインバータにおいて，負荷のパラメータをもつ物を用い，負荷力率は 0.8 とする。S1，Modeon
S1 offonS2 offonS3 offonS4 off

S2 と比べ，S3，S4 のドレイン－ソース容量は小さいため，図2と並列に双方向スイッチを付加した 3 レベル動作が可能な回路を示す。電源電圧 E1，E2 を 140 V，MOSFET には表 1

1 23 4 5 6

スイッチングパターン

Fig.2. Switching pattern.

図 1 の回路では示していない。
〈2･2〉 動作原理
スイッチングパターンを図 2，動作モード遷移図を図 3 に

E1S3C1D4示す。Mode1 では E1-S1-Load の経路で電流が流れる。Mode1E2iL

では S4 に電流が流れていないため，いつ S4 をオフしてもMode 1よい。Mode2 では E1-C1-D4-S3 の経路で電流が流れ，C1 を高速に充電すると同時に，C2 に蓄えられていた電荷が

E1

S1

E1S1iLC2E2iL

Mode 2
D1S4

E1

C1

D3

C2-D4-S3-E2 の経路で E2 に回収される。また，Mode1 で誘E2

導性負荷のインダクタ成分に蓄えられていたエネルギーはiL

Load-E1-C1 と Load-E2-C2 による 2 つの経路で還流する。

Mode 6iLC2E2

Mode 5iL

S2Mode 4Mode3 では，Load-E2-S2 および D2 の経路での還流モードが

図3維持される。Mode4 では Mode3 の還流モードは終了し，Fig.3. Mode transition chart.

[I - 511]

S2

Mode 3動作モード遷移図

D2

平成 23年電気学会産業応用部門大会

1-109
100

1S180
Efficiency (%)

01S2060

conventional circuit
proposed circuit

40
20

100

S30
11000

2000
3000
Load (W)

図5

出力－効率特性

4000

5000

Fig.5. Output power – efficiency curve.

S4E2-Load-S2 の経路で電流が流れる。Mode4 では S3 に電流が0(a) スイッチングパターン(a)Switching pattern.

流れていないため，いつ S3 をオフしてもよい。Mode5 では
E2-D3-S4-C2 の経路で電流が流れ，C2 を高速に充電すると同時に，C1 に蓄えられていた電荷が C1-E1-D3-S4 の経路で300vC1 (V) 200
1000E1 に回収される。また，Mode4 で誘導性負荷のインダクタ
成 分 に 蓄 え ら れ て い た エ ネ ル ギ ー は Load-C1-E1 とLoad-C2-E2 による 2 つの経路で還流する。Mode6 では

300200vC2 (V) 100
0

Load-S1 および D1-E1 の経路での還流モードが続く。

3. シミュレーションによる運転特性の検証

200
1000-100-200
3210-1-2-3vL (V)iL (A)

提案した回路の有効性を確認するため，5 kW 出力のハーフブリッジインバータを想定し，シミュレーションにより動作検証を行った。回路中の配線インダクタ成分を考慮した条件にて，動作周波数 1 MHz，デューティサイクル 50 %，
S1 と S2 のデッドタイム 50 ns で 200 W を出力したときの動作波形を図 4 に示す。従来の回路では，負荷とドレイン－(b) 従来回路の運転波形(b)Operation waveforms of conventional circuit.

300vC1 (V) 2001000ため，軽負荷時において時定数が大きくなりターンオフ時間が長くなる。一方，図 4 より提案した回路ではターンオフ時間が短くなることが確認できる。これにより，ターンオフ損失を低減することができる。また，S1 および S2 をオンする際にドレイン－ソース間電圧が低いために，ターンオン損失も低減することができる。図 5 に負荷を変化させ

300200vC2 (V) 1000たときの効率特性を示す。負荷 500 W 以下の軽負荷時において従来の回路に比べ提案した回路の方が最大 13 ポイント高効率であることがわかる。負荷 500 W 以上の重負荷時に2001000vL (V)-100-200321iL (A)
0-1-2-3

おいては，従来の回路でもターンオフ時間が短いため，効率差はほとんどみられない。

4.

まとめ

本稿ではハーフブリッジインバータを例に挙げ，MOSFETTime 500 (ns/div)(c) 提案回路の運転波形(c)

ソース間寄生容量の時定数でターンオフ時間が左右される

Operation waveforms of proposed circuit.
図4のスイッチング損低減法を提案し，シミュレーションで運転特性を検証した。その結果，軽負荷時に最大 13 ポイントの高効率化を達成できることを確認した。

200 W 出力時の動作波形

Fig.4. Output waveforms at 200-W output.

文献(１) 矢島・野口：「インダクタインパルス重畳方式による超高速スイッチ
ング素子の駆動回路」電気学会全国大会，Vol.4，pp.270-271 (平 20)[I - 512]