APPLICATION NOTE
www.onsemi.jp

ゲートドライバのとAND90004/D


MOSFETやIGBTをでスイッチングするためにされるゲートドライバは、によっては、かなりののをするがあります。ドライバをにでさせるには、アプリケーションでのドライバとそれによる%& を 'めることがです。
(ゲートドライブIC(HVIC)は、ハーフブリッジス
イッチングアプリケーション-け(、 MOSFET にされたハイサイド／ローサイドゲートドライブICです。Figure 1に012なHVICのブロック4を5します。6な7ブロックは、8
9、UVLO:、レベルシフタ、?ドライバ9です。ゲートドライバの@AにはBCのものがあります。
• ドライバがバイアスされスイッチングしていない
D&のハイサイドおよびローサイドEブロックの2Fにする2@A• スイッチングGにするスイッチングHI
JKLの2Fにする2@A• スイッチにし、スイッチングGにもM%NOしているゲート@AのFigure 2は、2@AをUするために、ハイサイドおよびローサイドドライバにするハーフブリ
ッジスイッチネットワークをcdしたE4を5しています。
Input
SupplyBootstrap
Diode

Bias Supply

VR

IQDD
VDD
ILK

IQDD10A

High side
Bias block

VB

No switching

GND
HOHS
DriverCBOOT

VSNo switching

0A

IQDD2
Low side
Bias block

LO
A
DLO

LS
DriverGND
IQDD = IQDD1 + IQDD2Figure 2. Simplified Circuit Diagram of Driver andHalf−bridge Configuration for Static Power Losses

2@Aは、efで5すように、ローサイドドライバのDCgVDDからグラウンドにFれるhFとハイサイドドライバのレベルシフタのリークFによるものです。
Figure 1. Block Diagram of HVIC

August, 2024 − Rev. 3(eq. 1)

P Quiescent + V DD

(eq. 2)I QDD

P Leakage + ǒV R ) V BOOTǓ

ブートストラップダイオード@Aは、ダイオードにFれるFが2@AにRまれるため、STではUしません。しかし、 してはならことは、LにブートストラップコンデンサをXするためのY2な@Aです。このZ、ブートストラップコンデンサを[ にXするために\きなFがダイオードにFれ、GZのスイッチングZに]2い@Aが^じるがあります。ブートストラップダイオードは、このFおよび@Aにえる_ があり、ダイオードがO`するD&はこの@Aがドライバの @AにKわります。

© Semiconductor Components Industries, LLC, 2020

P Static + P Quiescent ) P Leakage

I LK+ ǒV R ) V DD * V DBBOOTǓ(eq. 3)
I LK

ここで、IQDDは8スイッチングHIがないD&のVDDgのhF、VBOOTはCBOOTのチャージ
(、VDBOOT はブートストラップダイオードのj-(!C、VR は8gからのレール(、ILK はブートk(Figure 2のVBピン)のリークFです。2@Aはドライバにgがm"されるとすぐにn#2にo^し、8HIのGにはpqです。

1

Publication Order Number:AND90004JP/D

AND90004/D
しかし、@Aの\ rはドライバがパワースイッチをオン／オフするときにo^します。そのため、IQDDはスイッチングモードLのFにRまれており、このD&にはPQuiescent は$uする_ はありません。PLeakage は、ILK がp%できるほどvさくないD&や、1,200 VドライバのようにVBOOTレベルが&wにいD&は$uする_ があります。
ILKがドライバのデータシートに'(されていないD&、xの@Aと]してy)2にvさいため、この@Aはp%できます

イバ2kには、Qinternal が]2いものもあるため、ではPLS を$uに8れる_ がありますが、{3の{ドライバでは、このがくなってきているため、Qinternalの4がられない
D&は、この@Aをp%できます。
2の2@Aは、VDDおよびVBOOTgからをm"される?9のFにしています。?9が パワーデバイスをしている、2@A(POP)はeのfでえられます。

IDD はVDD のFで、IBS はハイサイドドライ
バピンVBのFです。この@Aは、2
Cでの のFによるものです。
FIDD およびIBSは、データシートのパラメータをし、スイッチングGを$uしながら、4のCで}する_ があります。
データシートにIDD およびIBS 5とスイッチング
Gが'(されていないD&は、}の
でIDDおよびIBS を6するためにeのjをおめします。
IDD (またはIBS)がpで20 kHz (FSW_DS)で}+されているD&、100 kHz (FSW)でのIDD (またはIBS)は、スイッチングGに]するため、20 kHzの05になります。
よりに6するには、5をけるにIDDまたはIBSからhFをきます。
たとえば、データシートでは、20 kHzでのF(I PDD )は0.5 mA、hF(IQDD )は0.05 mAであり、100 kHzでのIDDはeのfで6されます。

P OP + V DD

の

ここで6な@Agについて$えてみましょう。
Figure 3に2@Aをz*するためのドライバICのE
4を5します。{|の2@Aは、ハイサイド
におけるレベルシフト(LS)での@APLSとして、efのように}+されます。
P LS + ǒV R ) V DD * V DBOOTǓ

Q internal

f SW
Input
SupplyBias Supply

VDD

IDD

(eq. 4)

VR

Bootstrap
Diode
VB
IBS

IQDD1
High side
Bias block
Set

HOHS
DriverReset

Level shift

VSLoadI DD + ǒI PDD * I QDDǓIDDIQDD2
Low side
Bias block

CBOOT

LSI DD ) ǒV DD * V DBOOTǓ

LODriver
GNDI BSǒFSWńFSW_DSǓ ) II+ 0.45 mA5 ) 0.05 mA ++ 2.25 mA) 0.05 mA + 2.3 mA

QDD(eq. 5)+(eq. 6)FSW はターゲットGであり、FSW_DS はデータシートで}されたGです。
IDD (またはIBS)が1 nFのなどのでデータシートに}されているD&、eのfをして1 nFののFを 7できます。

Figure 3. Simplified Circuit Diagram of Driver andHalf−bridge Configuration for Dynamic and PowerLosses

ǒI DD + I PDD * ǒC LOAD

QinternalはレベルシフトEにされているLDMOSの,ゲートです。Qinternal の~は-w
メーカからmされておらず、データシートには'(されていません。このD&、./としてQinternal のは600 VのハイサイドドライバのD&は
00.6〜1.5 nC、100〜200 VドライバのD&は00.4〜
1 nCと }できます。い1をしているドラǒF SW

F SW_DSǓV DD

F SW_DSǓ * I QDDǓ(eq. 7)) I QDD

CLOAD は、データシートで}されているのです。

www.onsemi.jp
2

AND90004/D

VR

Bootstrap
Diode

VDD

T J + P TOTAL
VB

Ic

High side
Bias block

るいは­が}されたと´}して9µできます。­j¶fはeのとおりです。

Input
SupplyBias Supply

Charging loss =Discharging loss =0.5 x Qg x (VB − VS)

Id

Ic

LLOA
DVOUT
Id

Qg2

­にする¹ºをFigure 5とTable 1に5します。パッケージの­は、»¼、½¾、:/など、いくつかのパラメータのGです。このため、y)には¿が;ÀなG<ÁツールまたはモデリングÃが_ です。データシートの­2¹ºにより%& をに Äもるのは=しいD&があります。
そのため、­2¹ºの}+を Mすと$になります。
1. qjaは%& と¯°の­²³で、ダイの%&と¯°の­のFれを¸}します。6に£けヒートシンクがないパッケージにしています。
2. qjcは%& とパッケージの­²³で、ダイの%& とパッケージ8;の­のFれを¸}します。6に£けヒートシンクをするパッケージにしています。
3. Yjtは%& とパッケージª;の­パラメータで、ダイとパッケージª;ののqを5しています。これはアプリケーションでのダイの Äもりにできます。
4. Yjbは%& とボードの­パラメータ
で、ダイとボードののqを5しています。これはアプリケーションでのダイの Äもりにできます。

GND
Ic: Charging current
Id: Discharging current

Figure 4. Simplified Circuit Diagram of Driver andHalf−bridge Configuration for Gate Driving PowerLosses
ゲートの

ドライバのゲート@Aは、スイッチング
GでMOSFETをオン／オフするためのゲート
Fのm"に¡する{も\きな@Aです。ゲート@Aは、(MOSFETのD&、はMOSFETの8)のX¢によって^じ、efで8されます。
P charging + P discharging + 0.5

V DDQgf sw(eq. 8)

ここで、Qgは£けMOSFETの,ゲートで、fswはスイッチングGです。ソフトスイッチング
トポロジでは、Qg はFETまたはIGBTのゲート−ソース(Qgs)に¦§します。ハイサイドおよびローサイドドライバの&ゲート@Aは、Pchargingの4になります。
P gate_driving + 2

V DDQgf sw

Tx = データシートの­8に}+された¸}ポイ
ントxのLO

LSDriver(eq. 10)

Rjx = ­²³(q)または,に±するª·にqするパラメータ (Y)Qg = Qg1 = Qg2

Qg1

VSLow side
Bias block

ここで、TJ = ドライバのダイ%&HOHS
Driver

R jx ) T x(eq. 9)6 な@Aはゲート@Aであるため、ドライバの@Aを6する{も¨で いjは、ゲート@A(Pgate_driving)とVDDの2@Aを&することです。
{3の©(クラスのハイサイド、ローサイドド
ライバ2kでは、これらの@Aが90%Bªを«めています。


ドライバ でされるが6できると、ドライバの%& を }できます。これは¬の­(ヒートシンクや¯°F)に±して­²³あFigure 5. Thermal Resistance andCharacterization Parameters with Package

www.onsemi.jp
3

AND90004/D
Table 1. DEFINITION OF THERMAL RESISTANCE AND
CHARACTERIZATION PARAMETERS
Item

スイッチングGやg(のÓは_ずしもではなく、ÛくのD&はPCBを\きくし¢­をÖやすにはÜ0があります。ほとんどのD&、Ý^JÞやいdV/dtによるリンギングをÜEしたり、EMIÓのためにゲートのàさをKáするな
ど、々なâãで£けゲート²³がされます。これも@AのrCにÔDをえます。£けゲート²³をBKすることによるゲートの@Aはefで6されます。

Definitions

qja

Thermal resistance between Tj and Ta

Yjt

Thermal characterization parameter between Tj andTC1

qjc

Thermal resistance between Tj and TC2

qca

Thermal resistance between Tc and Ta

Tj

Junction temperature

Ta

Ambient temperature

TC1

Temperature of the top surface of IC package

TC2

Temperature of the bottom surface of IC package

Pd

Maximum permissible power

P sw + Q g

V DDf swǒR ONR ON ) R gon)

R OFFǓ

R OFF ) R goff(eq. 11)

ここで、RON とROFFは プルアップおよびプル
ダウン²³であり、Rgon とRgoffは£けゲート²³です。¨Lに、RON = ROFF = Rgとすると、Psw
は£けゲート²³がないD&に]べ,のÆrになります。

y)に、ÆÇÈのデータシートに'(されている­にする¹ºは、Éてのアプリケーションに±Êできるわけではありません。BCのでは、Tjの6にqjaのみをしています。
データシートに'(されている­2データの>Ëなjにする?@については、eの?@なアプリケーションノートをしてください。
www.onsemi.com/pub/Collateral/AND8220−D.PDF

Input
SupplyBias Supply

VDD
VB

Tjをげるための#$%&RON

Tjが Íに3すぎるD&、C'ÎAを$uする_ があります。
1. @AをrÏさせるための£けゲート²³のBK。£けゲート²³をドライバとMOSFETのにÐ8していないD&、はすべてドライバパッケージでされます。£けゲート²³をすると、@Aをドライバの ゲート²³とÐ8した£け²³にrCできます。rCÑ&は2つの²³の]になります。£け²³がいほどドライバ でo^するはÒなくなります。
2. スイッチングGのÓ。スイッチングGは@Aの\ rにÔDをえている
ため、アプリケーションがすEりスイッチ
ングGをCげるとがあります。
3. ヒートシンクの。PCB;ÄをÕ\しドライバのFG;ÄをÖやします。
4. なD&はg(VDDのÓ。{×ØÙのドライバとMOSFETではこのHÚIがmされています。

HOBias
block

Rgon

ROFF
VS

Rgoff

Figure 6. Internal Pull Up and Down Resistance

NCV51511のとして、Vdd/peakのプルアップ(またはプルダウン)Fの6から、RON は2 WでROFFは1 Wになります。1 Wを?ピンとMOSFETゲート
にÐ8すると、ゲート@Aは83%までCします。
レベルシフト,-のFigure 7はレベルシフトにqする012な ブロック4とタイミング4です。åとMâなをNæするには、メインスイッチのオンZにレベルシフタがFをFさないようにする_ があります。Figure 7(a)に5すレベルシフトはパ

www.onsemi.jp
4

AND90004/D• VDD = 12 VおよびVR = 80 V
• スイッチングG = 100 kHz• ゲート²³Rg = 0 W• £けMOSFETのQGは80 nC• Qinternal = 0.48 nC• VDBOOT = 1 V• ILK = 10 mA

ルスラッチレベルトランジスタとçばれ、èくされているjfです。

EのPをFigure?8に5します。
1. 2@Aはレベルシフト9のVBピンでのリークFから6されます。

(a)

P Leakage + (80 V ) 12 V * 1 V)

このドライバではリークFがvさくVBOOTがいため、ハイサイド でのこの2@Aはp%できます。
2. 2@AはレベルシフトEと、 CMOS
EにするFから Äもることができます。

HIN (High Side Input)
92 V
VB COM (= VS + 14 V)

12 V

LDMOS1 Set Current

0 mA

LDMOS2 Reset Current

80 ns
6 mA

0 mA

80 ns

6 mA(b)P LS + (80 V ) 12 V * 1 V)

Figure 7. (a) Typical Internal Block Diagram ofHVIC. (b) Associated Waveform of Level ShiftResetQ P + I d

T ON + 6 mA

80 ns + 0.48 nC

T ON + 6 mA

80 ns + 0.48 nC

QP

Freq + 11 V

100 kHz + 0.57 mW
P D,reset + ǒV R ) V DD * V DBOOTǓ
0.48 nC

100 kHz +レベルシフトの2@Aについては、£Qで?@にUしています。この@Aをに6するには、レベルシフト (MOSFETのゲート(Qinternal)など、-wはデータシートに'(されていないな¹ºが_ です。この@AはìÉにp%できるわけではありませんが、そのはまだわずかです。
P OP + 12 V

(eq. 12)0.5 mA ) 11 V

0.5 mA + 11.5 mW

FはGとを$uしてFigure 8のようなデータシートの5に'(されているとおりíする_ があります。

(eq. 13)

Qpから、このÎのセットとリセットZのはeのとおりです。
P D,set + ǒV DD * V DBOOTǓ

0.48 nC+ 4.368 mW

レベルシフタのを6するために、:/はNCV51511のÎéêと¬yと´}します。すなわち、レベルシフトEについて、
?= 25°C、VDD = 12 V、VDBOOT = 1 V、VR = 80 V、
G = 100 kHz、Ton = 80 ns、Id = 6 mAとします。
セットおよびリセットのQpはefで Äもることができます。
SetQ P + I d

10 mA + 0.1 mW

0.48 nC(eq. 14)QP

100 kHz + 4.37 mW

Freq + 91 V
(eq. 15)

レベルシフトの,はPd,set とPd,reset の&です。ここで、Pd,set はPd,rest よりもかなりvさいため、Pd,setをp%して、¨にPd,restだけを$uすることができます。
NCV51511への/0

NCV51511の@Aの6と Äもりについて、このセクションで をBってUします。,
はBCので6します。
• ：25°C

Figure 8. IDD Operating Current vs. Frequency

www.onsemi.jp
5AND90004/D
12 V

Table 2. THERMAL INFORMATION OF NCV51511

80 V

VDD
VB

100 kHz with D = 0.5
HOHSHigh side
Bias block

DriverQg =80 nC

100 kHz with D = 0.5

Driver

Qg = 60 nC
GND

Figure 9. Half−bridge Configuration for the Case Study

3. ゲート@Aはefで6できます。
P gate_driving + 212 V

80 nC

100 kHz+ 192 mW

4. ,@Aは1、2、3の&でefのようになります。

39°C/W

YJL

Thermal characterization parameter
Junction−Lead15°C/W

YJT

Thermal characterization parameter
Junction−Case (TOP)6°C/W39 ) Ta + 8.19 ) Ta (°C)

15 ) T Lead °C + 3.15 ) T Lead (°C)

• YJTがòîでパッケージª;(TTop)が¸}

こ の     で のNCV51511 の ,     は209 mWです。@Aの\ rはゲート@Aによるもので、@Aの92%に¦§し、5.5%はVDDとVBピンでの2@Aによってo^します。したがって、@Aの97.5%はefからられます。
f sw ) V DD

Thermal Resistance Junction−Air*T J + 0.21+ 208.8 mWQgqJA• YJLがòîでリード(TLead)が¸}なD&+ 0.9 mW ) 4.4 mW ) 11.5 mW ) 192 mW +V DD

Unit

T J + 0.21

P total + P Leakage ) P LS ) P OP ) P gate driving +P (97% of total) + 2Value

これらの­2¹ºによって、、パッケージのリードの、パッケージª;のが¸}されているかòîであれば、BCのfを いて%&を Äもるために々なÃが えます。%&
の6と4ののには、わずかなóがあるかもしれません。データシート(JEDEC)の¹ºにôづいた¸}セットアップでは、PCBのõö、F
Gパターンの÷みや;Ä、PCBのÉøGなどが4のアプリケーションと¬yではありませんが、Sが­2マージンをîるのにúûつ Äもりとしては、ürに3い }をることができます。
• , = 209 mW• qJAとTaがえられるとLOLSParameter*As mounted on a 76.2 x 114.3 x 1.6 mm FR4 substrate with aMulti−layer of 1 oz copper traces and heat spreading area. As
specified for a JEDEC 51−7 conductivity test PCB. Test conditions
were under natural convection or zero air flow

VSLow side
Bias block

Symbol

なD&T J + 0.21

6 ) T Top °C + 1.26 ) T Top (°C)

この%& (Tj)の Äもりは、Tjがデータシー
トに'(されている{\ Íに3づきTぎているD&に、ýらかのþUをVじるªで有なWとなります。

ǒIDDO ) IBSOǓ(eq. 16)097%のを6するパラメータはすべて、データシートとアプリケーションのからすぐにîることができます。そのため、./として、ICの,は2@Aと©(ゲートドライバでのレベルシフトによる@Aをp%したゲート@Aとすることができます。
を Äもると､データシートに'(されている­²³をして%& をï¸できます。
Table 2に､エクスポーズドパッド(EP)£きのSOIC-8パッケージにPされているNCV51511の­2を5します。EPによってに­を-ªさせることができるため､01のSOIC-8に]べて­²³がはるかにvさくなります。NCV51511の%& と¯°の­²³(qJA)は39°C/Wですが､y)2なSOIC-8は150〜200°C/Wです。

FAN73912への/0{後のはFAN73912で、はeのとおりです。
• VDD = 20 VおよびVB = 800 V• スイッチングG = 20 kHz• ゲート²³Rg = 0 W• £けMOSFETのQGは10 nC• Qinternal = 2 nC
• VDBOOT = 1 V• ILK = 50 mA

www.onsemi.jp
6AND90004/D
1. 2@A

3. ゲート@A

P Leakage + (800 V ) 20 V * 1 V)

50 mA +P gate_driving + 2+ 40.95 mW

2 nC

0.1 mA ) 19 V

20 kHz + 8 mW

P total + P Leakage ) P LS ) P OP ) P gate driving ++ 40.95 mW ) 32.8 mW ) 40 mW ) 8 mW ++ 121.75 mW

20 kHz +,は104.8 mWで、qJA は14SOICのD&は95°C/Wです。

+ 32.8 mW
P OP + 20 V

10 nC

4. ,@A

リークFはデータシートにISDとしてX}されています。
2. 2@A
P LS + (800 V ) 20 V * 1 V)

20 V

2 mA + 40 mW

T J + 0.122

95 ) Ta + 11.6 ) Ta (°C)

onsemi,, and other names, marks, and brands are registered and/or common law trademarks of Semiconductor Components Industries, LLC dba “onsemi” or its affiliates
and/or subsidiaries in the United States and/or other countries. onsemi owns the rights to a number of patents, trademarks, copyrights, trade secrets, and other intellectual property.
A listing of onsemi’s product/patent coverage may be accessed at www.onsemi.com/site/pdf/Patent−Marking.pdf. onsemi reserves the right to make changes at any time to any
products or information herein, without notice. The information herein is provided “as−is” and onsemi makes no warranty, representation or guarantee regarding the accuracy of theinformation, product features, availability, functionality, or suitability of its products for any particular purpose, nor does onsemi assume any liability arising out of the application or useof any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental damages. Buyer is responsible for its products
and applications using onsemi products, including compliance with all laws, regulations and safety requirements or standards, regardless of any support or applications information
provided by onsemi. “Typical” parameters which may be provided in onsemi data sheets and/or specifications can and do vary in different applications and actual performance mayvary over time. All operating parameters, including “Typicals” must be validated for each customer application by customer’s technical experts. onsemi does not convey any licenseunder any of its intellectual property rights nor the rights of others. onsemi products are not designed, intended, or authorized for use as a critical component in life support systems
or any FDA Class 3 medical devices or medical devices with a same or similar classification in a foreign jurisdiction or any devices intended for implantation in the human body. Should
Buyer purchase or use onsemi products for any such unintended or unauthorized application, Buyer shall indemnify and hold onsemi and its officers, employees, subsidiaries, affiliates,and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or deathassociated with such unintended or unauthorized use, even if such claim alleges that onsemi was negligent regarding the design or manufacture of the part. onsemi is an Equal
Opportunity/Affirmative Action Employer. This literature is subject to all applicable copyright laws and is not for resale in any manner.

ADDITIONAL INFORMATIONTECHNICAL PUBLICATIONS:Technical Library: www.onsemi.com/design/resources/technical−documentation
onsemi Website: www.onsemi.com◊ONLINE SUPPORT: www.onsemi.com/support
For additional information, please contact your local Sales Representative at
www.onsemi.com/support/sales

www.onsemi.jp
7