参考資料
TMP117
JAJSFO5D – JUNE 2018 – REVISED SEPTEMBER 2022

TMP117 高精度、低消費電力、デジタル温度センサ
SMBus™ および I2C 互換インターフェイス搭載
1 特長

3 概要

•

TMP117 は高精度のデジタル温度センサであり、ASTM
E1112 および ISO 80601 の電子医療体温計の要件を満たすように設計されています。較正不要で、–20℃～50℃の温度範囲にわたって 0.0078℃の分解能、最大 ±0.1℃の精度で 16 ビットの温度結果を提供します。TMP117
は、I2C および SMBus™ 互換インターフェイスでプログラ
ム可能なアラート機能を備え、1 つのバスで最大 4 つのデバイスをサポートできます。汎用的に使用できる 48 ビットの追加メモリと一体化されたデバイス設定用 EEPROM も内蔵しています。

•
•

•

•
•
•
•
•
•
•
•
•

TMP117 高精度温度センサ– –20℃～50℃で ±0.1℃以下– –40℃～70℃で ±0.15℃以下– –40℃～100℃で ±0.2℃以下– –55℃～125℃で ±0.25℃以下– –55℃～150℃で ±0.3℃以下
動作温度範囲：–55℃～150℃
低消費電力– 1Hz の変換サイクルで 3.5μA– 150nA のシャットダウン電流
電源電圧範囲– 1.7V～5.5V (–55℃～70℃)– 1.8V～5.5V (–55℃～150℃)
16 ビット分解能：0.0078℃ (1 LSB)
温度アラート制限をプログラム可能
平均化を選択可能
デジタル・オフセットによるシステム補正
汎用 EEPROM：48 ビット
NIST トレース可能
SMBus™、I2C インターフェイスと互換
医療グレード：ASTM E1112 および ISO 80601-2-56
準拠
RTD の置き換え：PT100、PT500、PT1000

2 アプリケーション
電子温度計
ワイヤレス環境センサ
サーモスタット
車載用試験装置
ウェアラブル・フィットネスおよびアクティビティ・モニタ
コールド・チェーン向けアセット・トラッキング
ガス・メータおよび熱メータ
温度トランスミッタ

医療用途以外では、シングル・チップのデジタル温度セン
サ と し て 、白 金 RTD の代 替 に な り ま す 。 TMP117 はClass AA RTD と同等の精度を持ちながら、PT100 RTD
で一般的に必要な電力と比べて、わずかな電力しか使用しません。TMP117 では、高精度の基準、配線のマッチン
グ、複雑なアルゴリズム、較正など、RTD の複雑さの多くが解消されるため、設計を簡素化できます。
TMP117 ユニットは製造時のセットアップで 100% テスト
済みであり、このテストは NIST トレース可能で、ISO/IEC
17025 で認められた標準に対して較正済みの機器により検証されています。
製品情報(1)
部品番号
TMP117(1)

0.4

WSON (6)2.00mm × 2.00mm

DSBGA (6)1.53mm × 1.00mm

提供されているすべてのパッケージについては、データシートの末尾にあるパッケージ・オプションについての付録を参照してくだ
さい。
0.5

WCSP Average
TMP117 Min/Max

Class AA RTD

0.4

0.3

Average
TMP117 Min/Max

Class AA RTD

Temperature Error (qC)

0.3

0.2
0.1
0
-0.1
-0.2
-0.3

0.2
0.1
0
-0.1
-0.2
-0.3

-0.4
-0.5
-55

本体サイズ (公称)

パッケージ

0.5

Temperature Error (qC)

•
•
•
•
•
•
•
•

TMP117 は低消費電力であるため、自己発熱による測定
精度への影響を最小限に抑えることができます。1.7V～
5.5V で動作し、標準的な消費電流は 3.5µA です。

-0.4
-30

-5

20
45
70
Temperature (qC)

95

120

YBG の温度精度

145
Accu

-0.5
-55

-30

-5

20
45
70
Temperature (qC)

95

120

DRV の温度精度

145
Accu

英語版の TI 製品についての情報を翻訳したこの資料は、製品の概要を確認する目的で便宜的に提供しているものです。該当する正式な英語版の最新情報は、
www.ti.com で閲覧でき、その内容が常に優先されます。TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、必ず最新版の英語版をご参照くださいますようお願いいたします。

English Data Sheet: SNOSD82

TMP117

www.tij.co.jp

JAJSFO5D – JUNE 2018 – REVISED SEPTEMBER 2022

目次
1 特長................................................................................... 1
2 アプリケーション...................................................................1
3 概要................................................................................... 14 改訂履歴............................................................................ 2
5 ピン構成および機能............................................................ 46 仕様................................................................................... 5
6.1 絶対最大定格.............................................................. 5
6.2 ESD 定格.................................................................... 5
6.3 推奨動作条件.............................................................. 5
6.4 熱に関する情報............................................................56.5 電気的特性.................................................................. 6
6.6 スイッチング特性...........................................................7
6.7 2 線式インターフェイスのタイミング................................ 7
6.8 タイミング図.................................................................. 8
6.9 代表的特性.................................................................. 8
7 詳細説明.......................................................................... 11
7.1 概要........................................................................... 11
7.2 機能ブロック図............................................................ 11
7.3 機能説明....................................................................12

7.4 デバイスの機能モード................................................. 14
7.5 プログラミング............................................................. 18
7.6 レジスタ・マップ...........................................................25
8 アプリケーションと実装.......................................................34
8.1 アプリケーション情報...................................................34
8.2 代表的なアプリケーション............................................34
9 電源に関する推奨事項......................................................36
10 レイアウト.........................................................................37
10.1 レイアウトのガイドライン............................................. 37
10.2 レイアウト例.............................................................. 38
11 デバイスおよびドキュメントのサポート................................40
11.1 ドキュメントのサポート................................................ 40
11.2 Receiving Notification of Documentation Updates.. 40
11.3 サポート・リソース.......................................................40
11.4 商標......................................................................... 40
11.5 Electrostatic Discharge Caution.............................. 40
11.6 Glossary.................................................................. 40
12 メカニカル、パッケージ、および注文情報..........................40

4 改訂履歴
資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。
Changes from Revision C (April 2021) to Revision D (September 2022)•「バスの概要」セクションのデバイス番号を変更.....................................................................................................20

Changes from Revision B (March 2019) to Revision C (April 2021)
•
•
•
•
•
•
•
•
•

2

Page

文書全体にわたって表、図、相互参照の採番方法を更新.......................................................................................1
限定された温度範囲に対する最小電源定格を 1.7V に変更...................................................................................1「概要」の最小電源電圧を更新..............................................................................................................................1「推奨動作条件」に 1.7V の電源定格を追加..........................................................................................................5
長期安定性およびドリフト条件を 300 時間から 1000 時間に更新.......................................................................... 6
ALERT ピンの出力電圧とピン・シンク電流のラベルを訂正..................................................................................... 8
I2C の動作に関する注記を追加..........................................................................................................................20
新しい 1.7V 電源定格を反映するよう、電源に関する推奨事項を更新...................................................................36
ドキュメントのリンクを更新....................................................................................................................................40

Changes from Revision A (October 2018) to Revision B (March 2019)
•
•
•
•
•
•
•
•
•
•
•

Page

Page

医療グレードの仕様と RTD 代替情報を「特長」セクションに移動............................................................................ 1「アプリケーション」の箇条書きを変更.....................................................................................................................1
YBG (DSBGA) パッケージ情報を追加..................................................................................................................1
YBG パッケージの精度の画像を追加....................................................................................................................1
精度の画像を変更し DRV パッケージを追加......................................................................................................... 1
TJ(MAX) を 150℃から 155℃に変更................................................................................................................... 5
YBG パッケージの熱に関する情報を追加............................................................................................................. 5
YBG パッケージの温度精度チャートを追加........................................................................................................... 8
変換サイクルのタイミング図を変更.......................................................................................................................14
AVG[1:0] = 00 のワンショットのタイミング図を変更............................................................................................... 15
アラート・モードのタイミング図を変更................................................................................................................... 16
Submit Document Feedback

Copyright © 2022 Texas Instruments Incorporated

Product Folder Links: TMP117

TMP117

www.tij.co.jp

•
•
•
•
•
•
•
•
•
•

JAJSFO5D – JUNE 2018 – REVISED SEPTEMBER 2022

サーム・モードのタイミング図を変更..................................................................................................................... 17
ワード書き込みコマンドのタイミング図を変更........................................................................................................22
ワード読み取りコマンドのタイミング図を変更........................................................................................................ 22
SMBus アラートのタイミング図を変更.................................................................................................................. 22
ゼネラル・コール・リセット・コマンドのタイミング図を変更........................................................................................22「レジスタ・マップ」セクションのフォーマットを更新................................................................................................. 25
レジスタの説明に「戻る」リンクを追加................................................................................................................... 25
アクセス・タイプのコードの場所と説明を修正........................................................................................................25
代表的な接続の図を変更................................................................................................................................... 34
YBG パッケージのレイアウト例を追加..................................................................................................................38

Changes from Revision * (June 2018) to Revision A (October 2018)
•
•

Page

デバイスのステータスを「事前情報」から「量産データ」に変更................................................................................. 1
シャットダウン電流を 250nA から 150nA に変更.................................................................................................... 1

Submit Document Feedback

Copyright © 2022 Texas Instruments Incorporated

Product Folder Links: TMP117

3

TMP117

www.tij.co.jp

JAJSFO5D – JUNE 2018 – REVISED SEPTEMBER 2022

5 ピン構成および機能

SCL

1

GND

2

ALERT

3

Thermal
Pad

6

SDA

5

V+

4

ADD0

図 5-1. DRV パッケージ 6 ピン WSON 上面図

1

2

A

SDA

SCL

B

V+

GND

C

ADD0

ALERT

Not to scale

図 5-2. YBG パッケージ 6 ピン DSBGA 上面図
表 5-1. ピン機能
ピン

4

種類

説明

名称

WSON

DSBGA

ADD0

4

C1

I

アドレス選択。GND、V+、SDA、SCL のいずれかに接続します。

ALERT

3

C2

O

過熱アラートまたはデータ・レディ信号。このオープン・ドレイン出力にはプルアップ抵抗が必要です。

GND

2

B2

—

グランド

SCL

1

A2

I

シリアル・クロック

SDA

6

A1

I/O

シリアル・データ入力とオープン・ドレイン出力。プルアップ抵抗が必要です。

V+

5

B1

I

電源電圧

Submit Document Feedback

Copyright © 2022 Texas Instruments Incorporated

Product Folder Links: TMP117

TMP117

www.tij.co.jp

JAJSFO5D – JUNE 2018 – REVISED SEPTEMBER 2022

6 仕様

6.1 絶対最大定格
自由気流での動作温度範囲内 (特に記述のない限り)(1)
最小値

最大値

単位

電源電圧

V+

-0.3

6

V

電圧の対象ピンSCL、SDA、ALERT、ADD0

-0.3

6

V

動作時の接合部温度、TJ

-55

155

℃

保管温度、Tstg

-65

155

℃

(1)

絶対最大定格を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これはストレスの定格のみについての話
で、絶対最大定格において、またはこのデータシートの「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。絶対最大定格の状態に長時間置くと、本製品の信頼性に影響を与えることがあります。

6.2 ESD 定格
値
V(ESD)
(1)
(2)

静電気放電

単位

人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠(1)±2000

デバイス帯電モデル (CDM)、JEDEC 仕様 JESD22-C101 準拠(2)

±1000

V

JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 制御プロセスで安全な製造が可能であると規定されています。
JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 制御プロセスで安全な製造が可能であると規定されています。

6.3 推奨動作条件
最小値

公称値

最大値

単位

V+

電源電圧、TA = -55℃～150℃

1.8

3.3

5.5

V

V+

電源電圧、TA = -55℃～70℃

1.7

5.5

V

VI/O

SCL、SDA、ALERT、ADD0

TA

自由気流での動作温度

0

5.5

V

-55

150

℃

6.4 熱に関する情報
TMP117
熱評価基準 (1)YBG (DSBGA)DRV (WSON)

6 ピン

6 ピン

単位

RθJA

接合部から周囲への熱抵抗

133.2

70.7

℃/W

RθJC(top)

接合部からケース (上面) への熱抵抗

1.0

82.3

℃/W

RθJC(bot)

接合部からケース (底面) への熱抵抗

N/A

11.7

℃/W

RθJB

接合部から基板への熱抵抗

40.9

35.4

℃/W

ψJT

接合部から上面への熱特性パラメータ

0.1

2.2

℃/W

ψJB

接合部から基板への熱特性パラメータ

40.7

35.3

℃/W

MT

熱質量

0.8

5.1

mJ/℃

(1)

従来および新しい熱特性の詳細については、アプリケーション・レポート『半導体および IC パッケージの熱測定値』、SPRA953 を参照してください。

Submit Document Feedback

Copyright © 2022 Texas Instruments Incorporated

Product Folder Links: TMP117

5

TMP117

www.tij.co.jp

JAJSFO5D – JUNE 2018 – REVISED SEPTEMBER 2022

6.5 電気的特性
自由気流の温度範囲全体で、TA = -55℃～70℃の場合は V+ = 1.7V～5.5V、TA = -55℃～150℃の場合は V+ = 1.8V～5.5V (特に記述のない限り)。標準仕様は、TA = 25℃、V+ = 3.3V で規定 (特に記述のない限り)
パラメータ

テスト条件

最小値

標準値

最大値

-20℃～50℃

-0.1

±0.05

0.1

-40℃～70℃

-0.15

±0.05

0.15

-40℃～100℃

-0.2

±0.1

0.2

-0.25

±0.1

0.25

-0.3

±0.1

0.3

-0.1

±0.05

0.1

-0.15

±0.05

0.15

-0.2

±0.1

0.2

-40℃～100℃

-0.2

±0.1

0.2

-55℃～125℃

-0.25

±0.1

0.25

-55℃～150℃

-0.3

±0.1

0.3

単位

温度 / デジタル・コンバータ

TMP117-55℃～125℃-55℃～150℃
25℃～50℃

温度精度
TMP117M

0℃～70℃
0℃～85℃

TMP117N

DC 電源感度

8 回の平均変換サイクル 1Hz
熱パッドのはんだ付けなし(DRV パッケージ) I2C 入
力電圧：VIL ≦ 0.05 × V+、
VIH ≧ 0.95 × V+

ワンショット・モード、8 回の平均

温度分解能 (LSB)
再現性(1)

V+ = 3.3V
8 回の平均変換サイクル 1Hz

長期的な安定性とドリフト

150℃で 1000 時間(2)温度サイクルとヒステリシス(3)8 回の平均

変換時間

6

m℃/V

7.8125

m℃

±1

LSB

±0.03

℃

±2

ワンショット・モード

13

℃

15.5

LSB
17.5

ms

デジタル入出力
4

入力容量
VIH

入力ロジック High レベル

SCL、SDA

VIL

入力ロジック Low レベル

SCL、SDA

IIN

入力リーク電流VOL

SDA および ALERT 出力ロジック
IOL = -3mA
Low レベルpF

0.7 × (V+)

V
0.3 × (V+)

V

-0.1

0.1

μA

0

0.4

V

μA

電源電圧
IQ_ACTIV
E

IQ

ISB

ISD

6

アクティブ変換時の静止電流

静止時電流

アクティブ変換、シリアル・バスが非アクティブ

135

220

デューティ・サイクル 1Hz、平均化モードがオフ、シリア
ル・バスが非アクティブ。TA = 25℃

3.5

5

デューティ・サイクル 1Hz、8 回の平均化モードがオン、シリアル・バスが非アクティブ。TA = 25℃

16

22

μA

デューティ・サイクル 1Hz、平均化モードがオフ、シリア
ル・バスがアクティブ、SCL 周波数=400kHz

15

スタンバイ電流(4)シリアル・バスが非アクティブ。SCL、SDA、および
ADD0 = V+。TA = 25℃

1.25

3.1

μA

シャットダウン電流

シリアル・バスが非アクティブ、SCL、SDA、および
ADD0 = V+。TA = 25℃

0.15

0.5

μA

シャットダウン電流

シリアル・バスが非アクティブ、SCL、SDA、および
ADD0 = V+、TA = 150℃

5μA

シャットダウン電流

シリアル・バスがアクティブ、SCL 周波数=400kHz、
ADD0 = V+

Submit Document Feedback

17

μA

Copyright © 2022 Texas Instruments Incorporated

Product Folder Links: TMP117

TMP117

www.tij.co.jp

JAJSFO5D – JUNE 2018 – REVISED SEPTEMBER 2022

自由気流の温度範囲全体で、TA = -55℃～70℃の場合は V+ = 1.7V～5.5V、TA = -55℃～150℃の場合は V+ = 1.8V～5.5V (特に記述のない限り)。標準仕様は、TA = 25℃、V+ = 3.3V で規定 (特に記述のない限り)
パラメータ
IEE

EEPROM 書き込み時の静止電
流

VPOR

tRESET
(1)
(2)
(3)
(4)

テスト条件

最小値

標準値

最大値

単位

240

μA

パワーオン・リセットのスレッショル
電源立ち上がり
ド電圧

1.6

V

ブラウンアウト検出

電源立ち下がり

1.1

V

リセット時間デバイスがリセットするために必要な時間

1.5

ms

ADC 変換オフ、シリアル・バスが非アクティブ

再現性とは、測定した温度が同じ条件の下で連続的に適用されたときに、測定値が再現されるかどうかです。
長期安定性は、150℃の接合部温度での加速動作寿命テストを使用して決定されます。
ヒステリシスは、温度が室温 → 高温 → 室温 → 低温 → 室温と変化するときに、温度の読み取り値を再現できる能力と定義されます。このテストで使用される温度は -40℃、25℃、150℃です。
変換の間の静止電流

6.6 スイッチング特性
自由気流の温度範囲全体で、TA = -55℃～70℃の場合は V+ = 1.7V～5.5V、TA = -55℃～150℃の場合は V+ = 1.8V～5.5V (特に記述のない限り)。標準仕様は、TA = 25℃、V+ = 3.3V で規定 (特に記述のない限り)
パラメータ

テスト条件

最小値

標準値

最大値

単位

7

ms

書き込み回数

1,000

50,000回

データ保持期間

10

100

年

EEPROM
プログラミング時間

6.7 2 線式インターフェイスのタイミング
自由気流の温度範囲全体で、TA = -55℃～70℃の場合は V+ = 1.7V～5.5V、TA = -55℃～150℃の場合は V+ = 1.8V～5.5V (特に記述のない限り)。
ファスト・モード
最小値

最大値

1

400

単位

fSCL

SCL 動作周波数tBUF

STOP 条件と START 条件との間のバス解放時間

1300

ns

tHD;STA

反復 START 条件の後のホールド時間。
この時間の後で、最初のクロックが生成されます(1)

600

ns

tSU;STA

反復 START 条件のセットアップ時間

600

ns

tSU;STOSTOP 条件のセットアップ時間

600

ns

tHD;DAT

データ・ホールド時間

tVD;DAT

データ有効時間(2)tSU;DAT

データ・セットアップ時間

100

ns

tLOW

SCL クロックの Low 期間

1300

ns

tHIGH

SCL クロックの High 期間

600

ns

TF - SDA

データ立ち下がり時間

tF、tR - SCL

クロックの立ち下がりおよび立ち上がり時間tR

SCL ≦ 100kHz の立ち上がり時間

0

シリアル・バスのタイムアウト (クロックがない場合に SDA バスを解放)
(1)
(2)

ns
0.9

20 ×
(V+ /5.5)

20

KHz

µs

300

ns

300

ns

1000

ns

40

ms

最大 tHD;DAT は、ファスト・モードでは 0.9μs にでき、最大 tVD;DAT よりも遷移時間の分だけ短くなります。
tVD;DATA = SCL Low から SDA 出力までのデータ信号の時間 (High から Low までと、どちらか長い方)。

Submit Document Feedback

Copyright © 2022 Texas Instruments Incorporated

Product Folder Links: TMP117

7

TMP117

www.tij.co.jp

JAJSFO5D – JUNE 2018 – REVISED SEPTEMBER 2022

6.8 タイミング図
tLOW
tR

VIH
SCL

tHIGH

VIL
tHD;DATtVD;DATtHD;STA

tBUF
SDA

tF

tSU;STAtSU;DATtSU;STO

VIH
VIL
P

S

S

P

図 6-1. 2 線式のタイミング図

6.9 代表的特性
TA = 25℃、V+ = 3.3V のとき、オイル・バスで測定 (特に記述のない限り)
0.5

0.5
0.4

Average
Average r3V

TMP117 Min/Max

Temperature Error (qC)

Temperature Error (qC)

0.2
0.1
0
-0.1
-0.2

0.2
0.1
0
-0.1
-0.2

-0.3

-0.3

-0.4

-0.4

-30

-5

20
45
70
Temperature (qC)

95

120

-0.5
-55

145

20
45
70
Temperature (qC)

95

120

145
WCSP

図 6-3. YBG パッケージの温度誤差と温度との関係
70

70
TA = -40 qC
TA = 25 qC
TA = 125 qC

50

V+ = 1.8 V, St. Dev = 0.89
V+ = 3.3 V, St. Dev = 1.01
V+ = 5.5 V, St. Dev = 1.05

60

30

50

Population (%)

Temperature Error (mqC)-5変換サイクル 1Hz、8 回分の平均化モード

図 6-2. DRV パッケージの温度誤差と温度との関係

10
-10

40
30

-30

20

-50

10
0
2.3

2.8

3.3
3.8
4.3
Supply Voltage (V)4.8

図 6-4. 温度誤差と電源電圧との関係

8

-30

Accu

変換サイクル 1Hz、8 回分の平均化モード

-70
1.8

TMP117 Min/Max

0.3

0.3

-0.5
-55

Average
Average r3V

0.4

5.3

-4
TMP1
Temp

-3

-2

-1
0
1
2
Data Distribution (LSB)

3

4
Data

図 6-5. 電源電圧に対するデータ読み取り値の分散 (平均化なし)

Submit Document Feedback

Copyright © 2022 Texas Instruments Incorporated

Product Folder Links: TMP117

TMP117

www.tij.co.jp

JAJSFO5D – JUNE 2018 – REVISED SEPTEMBER 2022

6.9 代表的特性 (continued)
TA = 25℃、V+ = 3.3V のとき、オイル・バスで測定 (特に記述のない限り)
70

25

T = -50 qC, St. Dev = 0.88
T = 25 qC, St. Dev = 0.92
T = 100 qC, St. Dev = 1.06

60

20

Population (%)

Population (%)

50
40
30

15

10

5

20

0

10

-70 -60 -50 -40 -30 -20 -10 0 10 20 30 40 50 60 70
Temperature Error ((mqC)
temp

0
-4

-3

-2

-1
0
1
2
Data Distribution (LSB)

3

TA = 25℃、V+ = 3.3V。平均化=8 のワンショット・モード。

4

図 6-7. 標準温度分散の誤差

Data

図 6-6. 温度範囲全体でのデータ読み取り値の分散 (平均化なし、V+= 3.3V)10

10
V+ = 1.8 V
V+ = 3.3 V
V+ = 5.5 V

9
8

8
7

Current (PA)Current (PA)

7
6
5
4

6
5
4

3

3

2

2

1

1

0
-75

V+ = 1.8 V
V+ = 3.3 V
V+ = 5.5 V

9

-50

-25

0

25
50
75
Temperature (qC)

100

125

0
-75

150

-50

-25

シリアル・バスが非アクティブ

Supply Current (PA)

50
40
30
20
10

2.5

3
3.5
4
Supply Voltage (V)

4.5

5

5.5

Active Conversion Time Change Percentage (%)

f = 1 MHzf = 400 kHz
f = 100 kHz

2

100

125

150
Curr

図 6-9. スタンバイ状態の静止電流

70
60

25
50
75
Temperature (qC)

シリアル・バスが非アクティブ

図 6-8. シャットダウン・モードの静止電流

0
1.5

0

TMP1
Curr

8
V+ = 1.8 V
V+ = 3.3 V
V+ = 5.5 V

6
4
2
0
-2
-4
-6
-8
-75

-50

Supp

-25

0

25
50
75
Temperature (qC)

100

125

150
TMP1
cont

25℃および V+ = 3.3V に正規化

SCL ピンにクロックを供給
図 6-10. シャットダウン・モードの静止電流

図 6-11. アクティブ変換時間と温度との関係

Submit Document Feedback

Copyright © 2022 Texas Instruments Incorporated

Product Folder Links: TMP117

9

TMP117

www.tij.co.jp

JAJSFO5D – JUNE 2018 – REVISED SEPTEMBER 2022

6.9 代表的特性 (continued)
TA = 25℃、V+ = 3.3V のとき、オイル・バスで測定 (特に記述のない限り)
1

800

VOUT (V)0.8

Supply Current (PA)V+ = 1.8 V
V+ = 2.0 V
V+ = 3.3 V
V+ = 5.5 V

0.6

0.4

V+ = 5.5 V
V+ = 4.4 V
V+ = 3.3 V
V+ = 2.0 V

600

400

200

0.2
0
0

0
0

3

6

9

12

15
18
IOUT (mA)

21

24

27

Aler

10

20

30

40
50
60
VIN / V+ (%)

70

80

90

100
ICC_

SCL、SDA、ADD0 ピンの入力電圧30図 6-12. ALERT ピンの出力電圧とピンのシンク電流との関係

10

図 6-13. 電源電流と入力セル電圧との関係

Submit Document Feedback

Copyright © 2022 Texas Instruments Incorporated

Product Folder Links: TMP117

TMP117

www.tij.co.jp

JAJSFO5D – JUNE 2018 – REVISED SEPTEMBER 2022

7 詳細説明7.1 概要TMP117 は、熱管理および熱保護アプリケーション向けに設計されたデジタル出力温度センサです。TMP117 は、2 線式、SMBus、I2C の各インターフェイスと互換性があります。このデバイスは、-55℃～150℃の動作時周囲空気温度範囲で動作が規定されています。TMP117 のブロック図を、図 7-1 に示します。

7.2 機能ブロック図
V+

ADD0
SCL

SerialInterface

SDA

Register
Bank

ALERT

EEPROM

Oscillator

Control
Logic

Internal
ThermalBJT

Temperature
SensorCircuitry

ADC

GND

Copyright © 2017, Texas Instruments Incorporated

図 7-1. 内部ブロック図

Submit Document Feedback

Copyright © 2022 Texas Instruments Incorporated

Product Folder Links: TMP117

11

TMP117

www.tij.co.jp

JAJSFO5D – JUNE 2018 – REVISED SEPTEMBER 2022

7.3 機能説明

7.3.1 電源オン
電源電圧が動作範囲内に達した後、変換を開始するには 1.5ms の電源オンが必要です。このデバイスは、シャットダウ
ン・モードでもスタートアップするようにプログラムできます。詳細については、「EEPROM のプログラミング」セクションを参照してください。最初の変換の前に温度レジスタを読み取ると、-256℃が返されます。
7.3.2 平均化
AVG[1:0] ビットによって、複数の温度変換の平均値を報告するようにデバイスを構成し、変換結果のノイズを減らすことができます。AVG を 01 に設定して平均化を実行するよう TMP117 を構成すると、デバイスは最高 8 回までの設定された
回数だけ変換を実行します。デバイスはこれらの変換結果を累積し、プロセスの終了時に収集されたすべての結果の平均値を報告します。図 6-6 および図 6-7 のノイズ・ヒストグラムに示すように、温度結果の出力では、平均化が行われていないときは約 ±3LSB、8 つの平均を実行するようにデバイスが構成されているときは ±1LSB の再現性が得られます。
平均化モードを使用してノイズ性能を改善するときの、合計変換サイクル時間のトレードオフを、図 7-2 に示します。平均化を行うと、変換サイクルのうちアクティブな変換時間が長くなるため、平均アクティブ消費電流が増加します。たとえば、
単一のアクティブ変換は通常 15.5ms を要するため、デバイスが 8 回の変換の平均値を報告するように構成されている
場合、アクティブ変換時間は 124ms (15.5ms × 8) です。このアクティブ変換時間の増加を考慮して、デバイスの平均消費電流を正確に計算するには、式 1 を使用します。アクティブな変換時間を減らし、デバイスがスタンバイ期間に費やす時間を増やすことで、デバイスの平均消費電流を低減できます。出荷時の EEPROM 設定では、デバイスは 8 回の変換の平均値を報告するように構成されており、変換サイクル時間はデフォルトで 1 秒です。
平均化は、連続変換モードとワンショット・モードの両方で使用できます。

1 Second
124 ms8 Conv
8 Averages, 1-Hz CC

Standby15.5 ms

I2C Temperature or
Configuration Register Read

Data_Ready Flag
図 7-2. 平均化のタイミング図12

Submit Document Feedback

Copyright © 2022 Texas Instruments Incorporated

Product Folder Links: TMP117

TMP117

www.tij.co.jp

JAJSFO5D – JUNE 2018 – REVISED SEPTEMBER 2022

7.3.3 温度結果と限界変換が完了するたびに、デバイスは変換結果で温度レジスタを更新します。結果レジスタのデータは 2 の補数形式で、データ幅は 16 ビット、分解能は 7.8125m℃です。温度結果レジスタから読み取られる可能性があるバイナリ・データのいくつかの例と、それらに対応する 16 進数および温度の等価データを、表 7-1 に示します。
また、TMP117 にはアラート・ステータス・フラグとアラート・ピンの機能があり、下限レジスタと上限レジスタに格納されている温度制限を使用します。下限レジスタと上限レジスタに書き込まれるデータの形式は、温度結果レジスタと同じです。
表 7-1. 16 ビットの温度データ形式
温度レジスタの値(分解能 0.0078125℃)

温度
(℃)
バイナリ

16 進

-256

1000 0000 0000 0000

8000

-25

1111 0011 1000 0000

F380

-0.12501111 1111 1111 0000

FFF0

-0.0078125

1111 1111 1111 1111

FFFF

0

0000 0000 0000 0000

0000

0.0078125

0000 0000 0000 0001

0001

0.12500000 0000 0001 0000

0010

1

0000 0000 1000 0000

0080

25

0000 1100 1000 0000

0C80

100

0011 0010 0000 0000

3200

255.9921

0111 1111 1111 1111

7FFF

Submit Document Feedback

Copyright © 2022 Texas Instruments Incorporated

Product Folder Links: TMP117

13

TMP117

www.tij.co.jp

JAJSFO5D – JUNE 2018 – REVISED SEPTEMBER 2022

7.4 デバイスの機能モード
TMP117 は、MOD[1:0] ビットを使用して、さまざまな変換モードで動作するように構成できます。これらのモードにより、目的のアプリケーションに必要な電力効率の最も高い方法で柔軟にデバイスを動作させられます。
7.4.1 連続変換モード
構成レジスタの MOD[1:0] ビットを 00 または 10 にセットすると、デバイスは連続変換モードで動作します。デバイスは、
図 7-3 に示すように、このモードで継続的に温度変換を実行し、すべてのアクティブ変換の終了時に温度結果レジスタを更新します。ユーザーは、構成レジスタまたは温度結果レジスタを読み取って、Data_Ready フラグをクリアできます。したがって、Data_Ready フラグを使用して、変換が完了したタイミングを判定し、外部コントローラに変換結果の更新と結果
レジスタの読み取りを同期させることができます。ユーザーは、構成レジスタの DR/nAlert _EN ビットをセットして、ALERT
ピンの Data_Ready フラグの状態を監視できます。
各変換サイクルは、アクティブな変換期間と、それに続くスタンバイ期間で構成されます。このデバイスは通常、アクティブな変換時に 135μA を消費し、低消費電力のスタンバイ期間中に消費するのはわずか 1.25μA です。連続電流モードでの変換サイクルの消費電流プロファイルを、図 7-3 に示します。アクティブな変換期間とスタンバイ期間の長さは、構成レ
ジスタの CONV[2:0] ビットと AVG[1:0] ビットを使用して設定できるため、アプリケーションの要件に基づいてデバイスの平均消費電流を最適化できます。変換サイクル期間を変更すると、温度結果の更新レートにも影響を及ぼします。これは、温度結果レジスタの更新はアクティブな各変換の終了時に行われるためです。
式 1 を使用して、連続変換モードでのデバイスの平均消費電流を計算します。
(Active Current Consumption u Active Conversion Time) + (Standby Current Consumption u Standby Time)
Conversion Cycle Time
(1)Start of conversion
tStandby timet
Active conversion time
(Affected by averaging)

Conversion Cycle time Conversion Cycle time

図 7-3. 変換サイクルのタイミング図
7.4.2 シャットダウン・モード (SD)
構成レジスタの MOD[1:0] ビットを 01 にセットすると、デバイスは現在実行中の変換を即座に中止し、低消費電力のシャットダウン・モードに移行します。このモードでは、デバイスはすべてのアクティブ回路をパワー・ダウンし、OS モードと組
み合わせて温度変換を実行できます。TMP117 は通常、SD モードでわずか 250nA しか消費しないため、バッテリ駆動のシステムや他の低消費電力アプリケーションで使用できます。

14

Submit Document Feedback

Copyright © 2022 Texas Instruments Incorporated

Product Folder Links: TMP117

TMP117

www.tij.co.jp

JAJSFO5D – JUNE 2018 – REVISED SEPTEMBER 2022

7.4.3 ワンショット・モード (OS)
構成レジスタで MOD[1:0] ビットが 11 にセットされている場合、TMP117 はワンショット変換と呼ばれる温度変換を実行します。デバイスは、ワンショット変換を完了すると、低消費電力のシャットダウン・モードに移行します。連続変換モードとは異なり、ワンショット変換サイクルはアクティブな変換時間のみで、スタンバイ時間はありません。したがって、ワンショット変換の持続時間は、AVG ビットの設定のみに影響を受けます。CONV ビットは、ワンショット変換の持続時間には影響しま
せん。このモードで AVG を 00 に設定したときのタイミング図を、図 7-4 に示します。ワンショット変換の終了時に、構成レ
ジスタの Data_Ready および ALERT フラグがセットされます。Data_Ready フラグを使用して、変換が完了したタイミングを判定できます。構成レジスタまたは温度結果レジスタで I2C 読み出しを行い、Data_Ready フラグをクリアできます。
また、構成レジスタの DR/nAlert _EN ビットをセットして、ALERT ピンの Data_Ready フラグの状態を監視することもできます。
ワンショット・モードを、デフォルトのスタートアップ・モードにプログラムすることはできません。EEPROM がスタートアップ
時にワンショット・モードにプログラムされている場合、代わりにデフォルトでシャットダウン・モードになります。
Start of conversion
tShutdownt
Active conversion time
(Affected by averaging)

I2C Command
図 7-4. AVG[1:0] = 00 でのワンショットのタイミング図
7.4.4 サーム・モードとアラート・モード
TMP117 にはサームとアラートの機能が内蔵されており、温度が特定の温度制限を超えた場合や、デバイスが特定の温度範囲内にあるとき、ユーザーにアラートを送信できます。平均化も含め、変換が終了するたびに、TMP117 は変換後の温度結果を、下限レジスタおよび上限レジスタに格納されている値と比較します。次にデバイスは、このセクションで説明しているように、構成レジスタの対応するステータス・フラグをセットまたはクリアします。

Submit Document Feedback

Copyright © 2022 Texas Instruments Incorporated

Product Folder Links: TMP117

15

TMP117

www.tij.co.jp

JAJSFO5D – JUNE 2018 – REVISED SEPTEMBER 2022

7.4.4.1 アラート・モード
構成レジスタの T/nA ビット が 0 にセットされると、デバイスはアラート・モードになります。このモードでは、デバイスはすべての変換の終了時に、変換結果を下限レジスタおよび上限レジスタの値と比較します。温度の結果が上限レジスタの値を超えると、構成レジスタの HIGH_Alert ステータス・フラグがセットされます。一方、温度の結果が下限レジスタの値よりも小さい場合は、構成レジスタの LOW_Alert ステータス・フラグがセットされます。図 7-5 に示すように、ユーザーは構成レ
ジスタから I2C 読み出しを実行して、アラート・モードでステータス・フラグをクリアできます。
ユーザーがデバイスをアラート・モードに構成すると、ALERT ピンの動作に影響を及ぼします。図 7-5 に示すように、
HIGH_Alert または LOW_Alert ステータス・フラグがセットされると、デバイスはこのモードで ALERT ピンをアサートしま
す。ユーザーは、構成レジスタの I2C 読み出し (ステータス・フラグもクリア) を実行するか、SMBus のアラート応答コマン
ド (「SMBus のアラート機能」セクションを参照) を実行して ALERT ピンをアサート解除できます。ALERT ピンの極性は、構成レジスタの POL ビット設定を使用して変更できます。
このモードにより、デバイスは実質的にウィンドウ制限検出器のように動作します。このため、このモードは、温度が指定された範囲外になるかどうかを検出する必要があるアプリケーションで使用できます。

High temperature limit

Temperature

Low temperature limit

Temperature conversions
HIGH_Alert Status Flag

LOW_Alert Status Flag

ALERT pin (POL = 0)
I2C Read

SMBus Alert Command

図 7-5. アラート・モードのタイミング図16

Submit Document Feedback

Copyright © 2022 Texas Instruments Incorporated

Product Folder Links: TMP117

TMP117

www.tij.co.jp

JAJSFO5D – JUNE 2018 – REVISED SEPTEMBER 2022

7.4.4.2 サーム・モード
構成レジスタの T/nA ビットが 1 にセットされている場合、デバイスはサーム・モードになります。このモードでは、デバイス
はすべての変換の終了時に、変換結果を下限レジスタおよび上限レジスタの値と比較し、温度が上限レジスタの値を超えていれば、構成レジスタの HIGH_Alert ステータス・フラグをセットします。変換結果が下限レジスタの値を下回ったとき、
HIGH_Alert ステータス・フラグがセットされていれば、デバイスによりクリアされます。したがって、上限と下限の差は実質的にヒステリシスのように機能します。このモードでは、LOW_Alert ステータス・フラグがディセーブルされ、読み取ると常に 0 が返されます。アラート・モードとは異なり、構成レジスタの I2C 読み取りはステータス・ビットに影響を与えません。
HIGH_Alert ステータス・フラグは、上限および下限と比較した温度結果の値に基づいて、変換終了時にのみセットまたはクリアされます。
アラート・モードと同様に、デバイスをサーム・モードに構成すると、ALERT ピンの動作にも影響を及ぼします。このモード
で、デバイスは HIGH_Alert ステータス・フラグがセットされたときに ALERT ピンをアサートし、HIGH_Alert ステータス・フ
ラグがクリアされたときに ALERT ピンをアサート解除します。サーム・モードでは、構成レジスタを I2C で読み取るか、
SMBus のアラート応答コマンドを実行して、ALERT ピンをクリアすることはできません。アラート・モードと同様に、ユーザーが構成レジスタの POL ビット設定を調整すると、ALERT ピンのアクティブ状態の極性を変更できます。
したがって、このモードでデバイスは実質的に、上限スレッショルド検出器のように動作します。このモードは、温度が特定のスレッショルドを超えたかどうかを検出する必要があるアプリケーションで使用できます。このモードのタイミング図を、図7-6 に示します。

High temperature limit

Temperature

Low temperature limit

Temperature conversions
HIGH_Alert Status Flag

ALERT pin (POL = 0)
I2C Read

図 7-6. サーム・モードのタイミング図Submit Document Feedback

Copyright © 2022 Texas Instruments Incorporated

Product Folder Links: TMP117

17

TMP117

www.tij.co.jp

JAJSFO5D – JUNE 2018 – REVISED SEPTEMBER 2022

7.5 プログラミング

7.5.1 EEPROM のプログラミング
7.5.1.1 EEPROM の概要

このデバイスにはユーザーがプログラム可能な EEPROM があり、次の 2 つの目的で使用できます。
• 上限レジスタ、下限レジスタ、変換サイクル時間、平均化モード、変換モード (連続またはシャットダウン・モード)、アラ
ート機能モード (アラートまたはサーム・モード)、およびアラート極性について、パワーオン・リセット (POR) 値の格納
• 4 つの 16 ビット位置を格納する汎用の場所詳細については、EEPROM[4:1] レジスタを参照してください。
リセット時に、デバイスは POR シーケンスを実行し、EEPROM にプログラムされた値をそれぞれのレジスタ・マップ位置にロードします。このプロセスには約 1.5ms が必要です。電源投入シーケンスが完了すると、デバイスは EEPROM からロードされた構成パラメータに従って動作を開始します。この最初の POR 期間中に制限レジスタや構成レジスタに対して行われた、すべての I2C 書き込みは無視されます。I2C 読み取りトランザクションは、電源オン期間中もデバイスで実行できます。POR シーケンスの実行中に、EEPROM ロック解除レジスタの EEPROM_Busy ステータス・フラグがセットされます。
製造時には、表 7-3 に示すように、TMP117 の EEPROM にリセット値がプログラムされます。これらの値の変更方法については、「EEPROM のプログラミング」セクションで解説しています。また製造時には、EEPROM の汎用の場所に一意の ID もプログラムされます。この一意の ID は、NIST トレーサビリティをサポートするために使用されます。TMP117 ユニ
ットは製造時のセットアップで 100% テスト済みであり、このテストは NIST トレース可能で、ISO/IEC 17025 で認められた
標 準 に 従 っ て 較 正 済 み の 機 器 に よ り 検 証 さ れ て い ま す 。 NIST ト レ ー サ ビ リ テ ィ が 必 要 な い 場 合 の み 、 汎 用
EEPROM[4:1] の場所を再プログラムしてください。
7.5.1.2 EEPROM のプログラミング
誤ったプログラミングを防止するため、EEPROM はデフォルトでロックされています。ロックされているとき、I2C によるレジスタ・マップ位置への書き込みは、EEPROM ではなく揮発性レジスタに対してのみ実行されます。
EEPROM のプログラミング・シーケンスを説明するフローチャートを、図 7-7 に示します。EEPROM をプログラムするには、まず EEPROM ロック解除レジスタの EUN ビットをセットして、EEPROM のロックを解除します。EEPROM のロックが解除され、それ以後に I2C からレジスタ・マップ位置への書き込みが行われると、EEPROM の対応する不揮発性メモリの位置がプログラムされます。単一の場所をプログラムするのに必要な時間は通常 7ms で、230μA を消費します。プロ
グラムが完了するまで、I2C に書き込んではいけません。プログラム中には EEPROM_busy フラグがセットされます。このフラグを読み取って、プログラムが完了したかどうかを監視できます。目的のデータをプログラムした後で、ゼネラル・コー
ル・リセット・コマンドを発行して、ソフトウェア・リセットをトリガします。その後で、リセット・シーケンスの一部として、プログラ
ムされたデータが EEPROM から、対応するレジスタ・マップの場所にロードされます。また、このコマンドは EUN ビットをクリアし、EEPROM を自動的にロックして、誤ってそれ以後のプログラムが行われないようにします。EEPROM がロック解除されているとき、デバイスを使用して温度変換を行うのは避けてください。

18

Submit Document Feedback

Copyright © 2022 Texas Instruments Incorporated

Product Folder Links: TMP117

TMP117

www.tij.co.jp

JAJSFO5D – JUNE 2018 – REVISED SEPTEMBER 2022

Start

Set Bit 15 of the EEPROM
Unlock Register to 1 to Unlock

Write Desired Data to the Register

Wait 7 ms

Programming Process

EEPROM_Busy = 1(Still Programming)

Read Back EEPROM_Busy
From EEPROM Unlock
Register

EEPROM_Busy = 0(Programming Complete)

Program Another Location?

Yes

No

General-Call Reset

Read Programed Registers to VerifyEnd

図 7-7. EEPROM のプログラミング・シーケンス

Submit Document Feedback

Copyright © 2022 Texas Instruments Incorporated

Product Folder Links: TMP117

19

TMP117

www.tij.co.jp

JAJSFO5D – JUNE 2018 – REVISED SEPTEMBER 2022

7.5.2 ポインタ・レジスタ
TMP117 の内部レジスタの構造を、図 7-8 に示します。このデバイスは、8 ビットのポインタ・レジスタにより、データ・レジ
スタのアドレスを指定します。リセット値は 00 です。
Pointer
RegisterTemperature
Register

SCL

Configuration
Register

TLOW
Register

I/O
ControlInterface
SDA

THIGH
Register

EEPROM1 to 4

図 7-8. 内部レジスタの構造
7.5.3 I2C バスおよび SMBus インターフェイス
7.5.3.1 シリアル・インターフェイス

TMP117 は、2 線式の SMBus および I2C インターフェイス互換バス上でのみスレーブ・デバイスとして動作します。バス
への接続は、オープン・ドレインの I/O ラインと、SDA および SCL ピンを介して行われます。SDA ピンと SCL ピンは、内蔵のスパイク抑制フィルタとシュミット・トリガを採用し、入力スパイクとバス・ノイズの影響を最小限に抑えます。このデバイ
スは、高速 (1kHz～400kHz) モードに対応する伝送プロトコルをサポートしています。レジスタのバイトは、最初に上位バ
イト、次に下位バイトの順に送信されます。
7.5.3.1.1 バスの概要

転送を開始するデバイスを「マスタ」、マスタによって制御されるデバイスを「スレーブ」と呼びます。マスタ・デバイスはシリアル・クロック (SCL) を生成してバスを制御します。また、マスタはバス・アクセスを制御し、START 条件および STOP 条
件を生成します。
特定のデバイスをアドレス指定するには、SCL が High のときに、データ・ライン (SDA) を High から Low のロジック・レベ
ルにプルし、START 条件を開始します。バス上にあるすべてのスレーブは、クロックの立ち上がりエッジでスレーブ・アド
レス・バイトをシフトインします。このバイトの最後のビットは、読み取りと書き込みのどちらの動作が意図されているかを示します。9 番目のクロック・パルスの間、アドレス指定されたスレーブはアクノリッジを生成し、SDA ピンをローにプルしてマスタに応答します。
その後でデータ転送が開始され、8 つのクロック・パルスに合わせて送信されてから、アクノリッジ・ビットが続きます。デー
タ転送中、SCL ピンが High のとき、SDA ピンは安定状態を維持する必要があります。SCL ピンが High のときに SDA
ピンが変化すると、START または STOP 信号と解釈されるからです。
すべてのデータが転送されると、マスタは START 条件を繰り返すか、STOP 条件を生成します。
•
•
•
20

TMP117 START 条件が観測されるまで、I2C トラフィックを無視します
TMP117 I2C ステート・マシンは、STOP 条件を検出するたびにリセットします
TMP117 は、アクティブな通信中は I2C バスに接続しないでください。
Submit Document Feedback

Copyright © 2022 Texas Instruments Incorporated

Product Folder Links: TMP117

TMP117

www.tij.co.jp

JAJSFO5D – JUNE 2018 – REVISED SEPTEMBER 2022

7.5.3.1.2 シリアル・バス・アドレス

TMP117 との通信を行うには、最初にマスタがアドレス・バイトを使用し、スレーブ・デバイスをアドレス指定する必要があります。アドレス・バイトは、7 ビットのアドレスと、読み取りと書き込みのどちらを実行するかを示す、1 ビットの読み取り / 書き
込み (R/W) ビットで構成されています。
TMP117 はアドレス・ピンを搭載しており、1 つのバスで最大 4 つのデバイスをアドレス指定できます。4 つまでのデバイスを正しく接続するために使用されるピンのロジック・レベルを、表 7-2 に示します。ここで x は、読み取り / 書き込み (R/W)
ビットを表しています。
表 7-2. アドレス・ピンとスレーブ・アドレス
デバイスの 2 線式アドレス

ADD0 ピンの接続

1001000x

グランド

1001001x

V+

1001010xSDA

1001011xSCL

7.5.3.1.3 読み取りと書き込みの動作

ユーザーは、ポインタ・レジスタにレジスタ・アドレスを書き込んで、TMP117 の特定のレジスタにアクセスできます。ポイン
タ・レジスタの値は、スレーブ・アドレス・バイトの R/W ビットが Low になった後、最初に転送されるバイトです。TMP117に対する全ての書き込み動作は、ポインタ・レジスタの値を指定する必要があります。
TMP117 から読み取りを行う場合、ポインタ・レジスタに最後に書き込まれた値により、どのレジスタを読み取るのか決定されます。読み取り動作に対応するレジスタ・ポインタを変更するには、新しい値をポインタ・レジスタに書き込む必要があります。ユーザーは、R/W ビットが Low のアドレス・バイトを発行し、その後にポインタ・レジスタ・バイトを送信して、ポイン
タ・レジスタの新しい値を書き込むことができます。追加のデータは必要ありません。その後、マスタは START 条件を生成し、R/W ビットが High のスレーブ・アドレス・バイトを送信して、読み取りコマンドを開始できます。このシーケンスの詳細については、図 7-10 を参照してください。同じレジスタから読み取りを繰り返し行う場合、ポインタ・レジスタ・バイトを何回も送信する必要はありません。TMP117 は、次の書き込み動作によってポインタ・レジスタの値が変更されるまで、その値を記憶しています。
レジスタのバイトは、最初に上位バイト、次に下位バイトの順に送信されます。
7.5.3.1.4 スレーブ・モードの動作

TMP117 は、スレーブ・レシーバまたはスレーブ・トランスミッタとして動作します。TMP117 がスレーブ・デバイスとして
SCL ラインを駆動することはありません。
7.5.3.1.4.1 スレーブ・レシーバ・モード

マスタから送信される最初のバイトはスレーブ・アドレスで、R/W ビットが Low にセットされています。その後で、TMP117
は有効なアドレスの受信をアクノリッジします。マスタから送信される次のバイトは、ポインタ・レジスタです。その後で、
TMP117 はポインタ・レジスタ・バイトの受信をアクノリッジします。次の 1 バイトまたは数バイトは、ポインタ・レジスタによりアドレス指定されたレジスタに書き込まれます。TMP117 は、データ・バイトを受信するごとにアクノリッジします。マスタは、
START 条件または STOP 条件を生成することによりデータ転送を終了できます。
7.5.3.1.4.2 スレーブ・トランスミッタ・モード

マスタから送信される最初のバイトはスレーブ・アドレスで、R/W ビットが High にセットされています。スレーブは、有効なアドレスの受信をアクノリッジします。次のバイトはスレーブから送信されます。これは、ポインタ・レジスタによって指定されたレジスタの上位バイトです。マスタは、データ・バイトの受信をアクノリッジします。スレーブから送信される次のバイトは、
下位バイトです。マスタは、データ・バイトの受信をアクノリッジします。マスタは、任意のデータ・バイトを受信したときに非アクノリッジ応答を生成するか、START 条件または STOP 条件を生成することにより、データ転送を終了できます。
7.5.3.1.5 SMBus のアラート機能

TMP117 は、SMBus のアラート機能をサポートしています。ALERT ピンが SMBus のアラート信号に接続され、マスタがアラート条件の存在を検出すると、マスタは SMBus の ALERT コマンド (0001 1001) をバスに送信できます。ALERT ピ
Submit Document Feedback

Copyright © 2022 Texas Instruments Incorporated

Product Folder Links: TMP117

21

TMP117

www.tij.co.jp

JAJSFO5D – JUNE 2018 – REVISED SEPTEMBER 2022

ンがアクティブの場合、デバイスは SMBus の ALERT コマンドをアクノリッジし、SDA ラインにスレーブ・アドレスを返すことで応答します。スレーブ・アドレス・バイトの 8 番目のビット (LSB) は、アラート条件を引き起こしたのは温度が T(HIGH) を超えたことか、それとも T(LOW) を下回ったことかを示します。LSB は、温度が T(HIGH) より高いときは High に、温度がT(LOW) より低いときは Low になります。このシーケンスの詳細については、図 7-11 を参照してください。
バス上の複数のデバイスが SMBus の ALERT コマンドに応答した場合、SMBus の ALERT コマンドのスレーブ・アドレ
ス部分で調停され、どのデバイスがアラート・ステータスをクリアするのかが決定されます。2 線式アドレスが最も小さいデバイスが調停で優先されます。TMP117 が調停で優先権を得た場合は、SMBus の ALERT コマンドが完了した時点で、TMP117 の ALERT ピンが非アクティブになります。TMP117 が調停で優先されない場合、TMP117 の ALERT ピンはアクティブのままです。
7.5.3.1.6 ゼネラル・コール・リセット機能

TMP117 は、2 線式のゼネラル・コール・アドレス (0000 000) に対して、8 ビット目が 0 の場合に応答します。このデバイ
スは、ゼネラル・コール・アドレスをアクノリッジし、2 バイト目にあるコマンドに応答します。2 番目のバイトが 0000 0110 の場合、TMP117 内部レジスタは電源オン値にリセットされます。
7.5.3.1.7 タイムアウト機能

マスタによって SCL ラインが Low に保持されている、または TMP117 によって START 条件と STOP 条件の間の35ms (標準値) にわたって SDA ラインが Low に保持されている場合、TMP117 はシリアル・インターフェイスをリセットします。SCL ピンが Low にプルされると、TMP117 は SDA ラインを解放し、ホスト・コントローラからの START 条件を待ちます。タイムアウト機能がアクティブになることを避けるため、SCL の動作周波数として、少なくとも 1kHz の通信速度を維持する必要があります。
7.5.3.1.8 タイミング図TMP117 は、2 線式の SMBus および I2C インターフェイスと互換性があります。TMP117 のさまざまな動作を、図 7-9 から 図 7-12 までに示します。バスの定義は次のとおりです。
バス・アイドル：SDA ラインと SCL ラインが共に High です。
データ転送の開始：SCL ラインが High のとき、SDA ラインの状態が High から Low に変化することで、START 条件が定義されます。START 条件によって、各データ転送が開始されます。
データ転送の終了：SCL ラインが High のとき、SDA ラインの状態が Low から High に変化することで、STOP 条件が定義されます。各データ転送は、START 条件または STOP 条件の繰り返しで終了します。
データ転送：START 条件と STOP 条件の間に転送されるデータのバイト数は制限されておらず、マスタ・デバイスの側で決定するものです。
アクノリッジ：受信側の各デバイスは、アドレス指定された場合、アクノリッジ・ビットを生成する義務を負います。アクノリッジ
を行うデバイスは、アクノリッジ・クロック・パルスが High の間、SDA ラインが安定して Low を維持するように、SDA ライン
をプルダウンする必要があります。ユーザーは、セットアップ時間とホールド時間を考慮する必要があります。マスタが受信を行うとき、スレーブから送信された最後のバイトに対して非アクノリッジ (1) を生成し、データ転送の終了を通知することができます。
Master controls SDA line
Slave controls SDA line

Slave Address

S

A6

START

A5

A4

A3

A2

Register Pointer (N)

A1

A0

0

A

R/W

ACK from Slave

0

0

0

0

P3

P2

P1

P0

Data to Register N MSB

A

Data to Register N LSB

D15 D14 D13 D12 D11 D10 D9 D8A

D7 D6 D5 D4 D3 D2 D1 D0A

Must be 0

P

STOP

ACK from Slave

ACK from Slave

ACK from Slave

図 7-9. ワード書き込みコマンドのタイミング図22

Submit Document Feedback

Copyright © 2022 Texas Instruments Incorporated

Product Folder Links: TMP117

TMP117

www.tij.co.jp

JAJSFO5D – JUNE 2018 – REVISED SEPTEMBER 2022

Master controls SDA line
Slave controls SDA line

Slave Address

S

A6

A5

A4

A3

A2

Register Pointer (N)

A1

A0

START

0

A

0

0

0

0

P3

P2

P1

P0

Slave Address

Must be 0

R/W

RS A6

A

A5

A4

A3

A2

A1

A0

Re-STARTACK from Slave

A

R/W

ACK from Slave

Data from Register N MSB

1

ACK from Slave

Data from Register N LSB

D15 D14 D13 D12 D11 D10 D9 D8

D7 D6 D5 D4 D3 D2 D1 D0 NA

A

P

STOP

ACK from Master

NACK from Master

図 7-10. ワード読み取りコマンドのタイミング図
Master controls SDA line
Slave controls SDA line

SMBus Alert Response
Command

S

0

0

0

1

1

0

0

TMP117 I2C Address

1

A

1

0

0

1

0

START

ACK from Slave

A1

A0 Stat NAP

StatusSTOP

NACK from Master

図 7-11. SMBus ALERT のタイミング図Submit Document Feedback

Copyright © 2022 Texas Instruments Incorporated

Product Folder Links: TMP117

23

TMP117

www.tij.co.jp

JAJSFO5D – JUNE 2018 – REVISED SEPTEMBER 2022

Master controls SDA line
Slave controls SDA line

Reset command

General Call Address

S

0

0

0

0

0

0

0

0

A

0

0

0

0

0

1

1

0

A

P

STOP

START

ACK from Slave

ACK from Slave

図 7-12. ゼネラル・コール・リセット・コマンドのタイミング図24

Submit Document Feedback

Copyright © 2022 Texas Instruments Incorporated

Product Folder Links: TMP117

TMP117

www.tij.co.jp

JAJSFO5D – JUNE 2018 – REVISED SEPTEMBER 2022

7.6 レジスタ・マップ
表 7-3. TMP117 のレジスタ・マップ

(1)

アドレス

種類

リセット

00h

R

8000h

Temp_Result

略称

レジスタ名

セクション

温度結果レジスタ

表示

01h

R/W

0220h(1)構成

構成レジスタ

表示

02h

R/W

6000h(1)THigh_Limit

温度上限レジスタ

表示

03h

R/W

8000h(1)

TLow_Limit

温度下限レジスタ

表示

04h

R/W

0000h

EEPROM_UL

EEPROM ロック解除レジスタ

表示

05h

R/W

xxxxh(1)

EEPROM1

EEPROM1 レジスタ

表示

06h

R/W

xxxxh(1)

EEPROM2

EEPROM2 レジスタ

表示

07h

R/W

0000h(1)Temp_Offset

温度オフセット・レジスタ

表示

08h

R/W

xxxxh(1)

EEPROM3

EEPROM3 レジスタ

表示

0Fh

R

0117h

Device_ID

デバイス ID レジスタ

表示

この値は、デバイスの製造時に、電気的に消去可能でプログラム可能な読み取り専用メモリ (EEPROM) に保存されます。デバイスのリセット値
は、対応するコードを EEPROM セルに書き込むことで変更できます (「EEPROM の概要」セクションを参照)。

表 7-4. TMP117 のアクセス・タイプ・コード
アクセス・タイプ

表記

説明

R

R

読み出し

RC

R
C

読み出し後
クリア

W

書き込み

読み出しタイプ

書き込みタイプW

リセットまたはデフォルト値-n

リセット後の値またはデフォルト値

Submit Document Feedback

Copyright © 2022 Texas Instruments Incorporated

Product Folder Links: TMP117

25

TMP117

www.tij.co.jp

JAJSFO5D – JUNE 2018 – REVISED SEPTEMBER 2022

7.6.1 レジスタの説明
7.6.2 温度レジスタ (アドレス=00h) [デフォルトのリセット値=8000h]
このレジスタは 16 ビットの読み取り専用レジスタで、最新の変換による出力を格納します。1LSB は 7.8125m℃で、デー
タは 2 の補数バイナリ形式で表現されます。リセット後、平均化を含む最初の変換が完了する前に温度レジスタを読み取
ると、-256℃が返されます。詳細については、「電源オン」セクションを参照してください。
レジスタ・マップに戻る。
図 7-13. 温度レジスタ
15

14

13

12

11

10

9

8

T15

T14

T13

T12

T11

T10

T9

T8

R-1

R-0

R-0

R-0

R-0

R-0

R-0

R-0

7

6

5

4

3

2

1

0

T7

T6

T5

T4

T3

T2

T1

T0

R-0

R-0

R-0

R-0

R-0

R-0

R-0

R-0

表 7-5. 温度レジスタのフィールドの説明

26

ビット

フィールド

種類

リセット

説明

15:0

T[15:0]R

8000h

最新の温度変換結果を格納する 16 ビットの読み取り専用レジスタ。

Submit Document Feedback

Copyright © 2022 Texas Instruments Incorporated

Product Folder Links: TMP117

TMP117

www.tij.co.jp

JAJSFO5D – JUNE 2018 – REVISED SEPTEMBER 2022

7.6.3 構成レジスタ (アドレス=01h) [出荷時デフォルトのリセット値=0220h]
レジスタ・マップに戻る。
図 7-14. 構成レジスタ
15

14

13

12

11

10

9

8

MOD0(1)

CONV2(1)

CONV1(1)

R/W-0

R/W-1

R/W-0

HIGH_Alert

LOW_Alert

Data_Ready

EEPROM_Busy

MOD1(2)

R-0

R-0

R-0

R-0

R/W-0

7

6

5

4

3

2

1

0

CONV0(1)

AVG1(1)

AVG0(1)

T/nA(1)

POL(1)

DR/Alert(1)SOFT_Reset

—

R/W-0

R/W-0

R/W-1

R/W-0

R/W-0

R/W-0

R-0

R-0

表 7-6. 構成レジスタ・フィールドの説明
ビット

フィールド

種類

リセット

説明

15

HIGH_Alert

R0

高アラート・フラグ：
1：変換結果が上限値を超えているときにセット
0：構成レジスタの読み取り時にクリア
サーム・モード：
1：変換結果が熱制限値を超えているときにセット
0：変換結果がヒステリシスを下回ったときにクリア

14

LOW_Alert

R0

低アラート・フラグ：
1：変換結果が下限値を下回ったときにセット
0：構成レジスタの読み取り時にクリア
サーム・モード：常に 0 にセット

13

Data_ReadyR0

データ・レディ・フラグ。
このフラグは、変換が完了し、温度レジスタを読み取れることを示します。温度レジスタまたは構成レジスタを読み取るたびに、このビットはク
リアされます。このビットは、温度レジスタが更新されたとき、変換の終了時にセットされます。データ・レディは、構成レジスタのビット 2 をセットすると、ALERT ピンで監視できます。

12

EEPROM_Busy

R

0

EEPROM ビジー・フラグ。
このフラグの値は、プログラミングまたはパワーアップ時に EEPROM
がビジーであることを示します。

11:10

MOD[1:0]R/W

0

変換モードの設定。
00：連続変換 (CC)01：シャットダウン (SD)
10：連続変換 (CC)、00 と同じ (読み戻し=00)
11：ワンショット変換 (OS)9:7

CONV[2:0]

R/W

100

変換サイクル・ビット。
変換の間のスタンバイ時間については、表 7-7 を参照してください。

6:5

AVG[1:0]

R/W

01

変換の平均化モード。温度レジスタを更新する前に収集および平均化
される変換結果の数を決定します。平均は累積平均で、移動平均ではありません。
00：平均化なし
01：8 回の変換を平均化
10：32 回の変換を平均化
11：64 回の変換を平均化

4

T/nA

R/W

0

サーム / アラート・モードの選択。
1：サーム・モード
0：アラート・モード

3

POL

R/W

0

ALERT ピン極性ビット。
1：アクティブ High
0：アクティブ Low

2

DR/Alert

R/W

0

ALERT ピン選択ビット。
1：ALERT ピンはデータ・レディ・フラグのステータスを反映
0：ALERT ピンはアラート・フラグのステータスを反映

Submit Document Feedback

Copyright © 2022 Texas Instruments Incorporated

Product Folder Links: TMP117

27

TMP117

www.tij.co.jp

JAJSFO5D – JUNE 2018 – REVISED SEPTEMBER 2022

表 7-6. 構成レジスタ・フィールドの説明 (continued)
ビット

(1)
(2)

フィールド

種類

リセット

説明

1

SOFT_Reset

R/W

0

ソフトウェア・リセット・ビット。
1 にセットすると、2ms の期間でソフトウェア・リセットがトリガされる
このビットの読み取り値は常に 0

0

—

R

0

未使用

これらのビットは EEPROM に保存できます。このレジスタの出荷時設定は 0220 です。
MOD1 ビットは EEPROM に保存できません。デバイスは、シャットダウン・モードまたは連続変換モードでスタートアップするようにのみプログラムできます。

表 7-7. CC モードでの変換サイクル時間
CONV[2:0]

AVG[1:0] = 00

AVG[1:0] = 01

AVG[1:0] = 10

AVG[1:0] = 11000

15.5ms

125ms

500ms

1s

001

125ms

125ms

500ms

1s

010

250ms

250ms

500ms

1s

011

500ms

500ms

500ms

1s

100

1s

1s

1s

1s

101

4s

4s

4s

4s

110

8s

8s

8s

8s

111

16s

16s

16s

16s

特定の平均化設定に必要な変換を完了する時間が、変換設定サイクル時間よりも長い場合、変換サイクルに待機時間は含まれません。

28

Submit Document Feedback

Copyright © 2022 Texas Instruments Incorporated

Product Folder Links: TMP117

TMP117

www.tij.co.jp

JAJSFO5D – JUNE 2018 – REVISED SEPTEMBER 2022

7.6.4 上限レジスタ (アドレス=02h) [出荷時デフォルトのリセット値=6000h]
このレジスタは 16 ビットの読み取り / 書き込みレジスタで、温度結果と比較するための上限を格納します。1LSB は7.8125m℃です。レジスタの範囲は ±256℃です。負の値は、2 の補数バイナリ形式で表現されます。上限レジスタは、パ
ワーアップまたはゼネラル・コールでのリセット後、EEPROM に保存されている値がロードされます。出荷時のデフォルトのリセット値は 6000h です。
レジスタ・マップに戻る。
図 7-15. 上限レジスタ
15

14

13

12

11

10

9

8

H15

H14

H13

H12

H11

H10

H9

H8

R/W-0

R/W-1

R/W-1

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0

7

6

5

4

3

2

1

0

H7

H6

H5

H4

H3

H2

H1

H0

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0

表 7-8. 上限レジスタのフィールドの説明
ビット

フィールド

種類

リセット

説明

15:0

H[15:0]

R/W

6000h

16 ビットの読み取り / 書き込みレジスタで、温度結果と比較するための上限を格納します。

7.6.5 下限レジスタ (アドレス=03h) [出荷時デフォルトのリセット値=8000h]
このレジスタは 16 ビットの読み取り / 書き込みレジスタに構成され、温度結果と比較するための下限を格納します。1LSBは 7.8125m℃です。レジスタの範囲は ±256℃です。負の値は、2 の補数バイナリ形式で表現されます。データ形式は温度レジスタと同じです。下限レジスタは、パワーアップまたはリセット後、EEPROM に保存されている値がロードされます。
出荷時のデフォルトのリセット値は 8000h です。
レジスタ・マップに戻る。
図 7-16. 下限レジスタ
15

14

13

12

11

10

9

8

L15

L14

L13

L12

L11

L10

L9

L8

R/W-1

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0

7

6

5

4

3

2

1

0

L7

L6

L5

L4

L3

L2

L1

L0

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0

表 7-9. 下限レジスタのフィールドの説明
ビット

フィールド

種類

リセット

説明

15:0

L[15:0]

R/W

8000h

16 ビットの読み取り / 書き込みレジスタで、温度結果と比較するための下限を格納します。

Submit Document Feedback

Copyright © 2022 Texas Instruments Incorporated

Product Folder Links: TMP117

29

TMP117

www.tij.co.jp

JAJSFO5D – JUNE 2018 – REVISED SEPTEMBER 2022

7.6.6 EEPROM ロック解除レジスタ (アドレス=04h) [リセット値=0000h]
レジスタ・マップに戻る。
図 7-17. EEPROM ロック解除レジスタ
15

14

13

12

11

10

9

8

EUN

EEPROM_Busy

—

—

—

—

—

—

R/W-0

R-0

R-0

R-0

R-0

R-0

R-0

R-0

7

6

5

4

3

2

1

0

—

—

—

—

—

—

—

—

R-0

R-0

R-0

R-0

R-0

R-0

R-0

R-0

表 7-10. EEPROM ロック解除レジスタのフィールドの説明
ビット

フィールド

種類

リセット

説明

15

EUN

R/W

0

EEPROM ロック解除。
0：EEPROM のプログラムはロックされています。すべてのEEPROM アドレス (構成、制限、EEPROM 場所 1～4 など) への書
き込みはデジタル・ロジックのレジスタに書き込まれ、EEPROM にはプログラムされません
1：EEPROM のプログラムがロック解除されています。プログラマブ
ル・レジスタへの書き込みにより、EEPROM 内の対応する場所がプ
ログラムされます

14

EEPROM_Busy

R

0

EEPROM がビジーです。このフラグは、構成レジスタの EEPROM
ビジー・フラグ (ビット 12) のミラーです。
0：EEPROM の準備ができたことを示します。つまり、EEPROM は最後のトランザクションを完了し、新しいコマンドを受け入れる準備ができています。
1：EEPROM がビジーであることを示します。つまり、EEPROM は現
在プログラム動作を行っているか、パワーアップ・リセット負荷を実行し
ています

13:0

—

R

0

未使用

7.6.7 EEPROM1 レジスタ (アドレス=05h) [リセット=XXXXh]EEPROM1 レジスタは 16 ビットのレジスタで、汎用データを格納するスクラッチ・パッドとして顧客により使用されます。このレジスタには、対応する EEPROM の場所があります。EEPROM がロックされているときにこのアドレスに書き込むと、
EEPROM ではなくレジスタにデータが書き込まれます。EEPROM がロック解除されているときにこのレジスタに書き込むと、対応する EEPROM の場所がプログラムされます。詳細については、「EEPROM のプログラミング」セクションを参照してください。EEPROM[4:1] は製造時に、上書き可能な一意の ID を使用して事前にプログラムされています。NIST トレ
ーサビリティをサポートするため、EEPROM[1] レジスタを削除または再プログラムしないでください。
レジスタ・マップに戻る。
図 7-18. EEPROM1 レジスタ
15

30

14

13

12

11

10

9

8

D15

D14

D13

D12

D11

D10

D9

D8

R/W-x

R/W-x

R/W-x

R/W-x

R/W-x

R/W-x

R/W-x

R/W-x

7

6

5

4

3

2

1

0

D7

D6

D5

D4

D3

D2

D1

D0

R/W-x

R/W-x

R/W-x

R/W-x

R/W-x

R/W-x

R/W-x

R/W-x

Submit Document Feedback

Copyright © 2022 Texas Instruments Incorporated

Product Folder Links: TMP117

TMP117

www.tij.co.jp

JAJSFO5D – JUNE 2018 – REVISED SEPTEMBER 2022

表 7-11. EEPROM1 レジスタのフィールドの説明
ビット

フィールド

種類

リセット

説明

15:0

D[15:0]

R/W

xxxxh

この 16 ビット・レジスタはスクラッチ・パッドとして使用できます。NIST
トレーサビリティをサポートするため、このレジスタを削除または再プロ
グラムしないでください。

Submit Document Feedback

Copyright © 2022 Texas Instruments Incorporated

Product Folder Links: TMP117

31

TMP117

www.tij.co.jp

JAJSFO5D – JUNE 2018 – REVISED SEPTEMBER 2022

7.6.8 EEPROM2 レジスタ (アドレス=06h) [リセット=0000h]
このレジスタは、EEPROM1 レジスタと同じ機能を果たします。
レジスタ・マップに戻る。
図 7-19. EEPROM2 レジスタ
15

14

13

12

11

10

9

8

D15

D14

D13

D12

D11

D10

D9

D8

R/W-x

R/W-x

R/W-x

R/W-x

R/W-x

R/W-x

R/W-x

R/W-x

7

6

5

4

3

2

1

0

D7

D6

D5

D4

D3

D2

D1

D0

R/W-x

R/W-x

R/W-x

R/W-x

R/W-x

R/W-x

R/W-x

R/W-x

表 7-12. EEPROM2 レジスタのフィールドの説明
ビット

フィールド

種類

リセット

説明

15:0

D[15:0]

R/W

xxxxh

この 16 ビット・レジスタはスクラッチ・パッドとして使用できます。

7.6.9 温度オフセット・レジスタ (アドレス=07h) [リセット=0000h]
この 16 ビット・レジスタは、システム・キャリブレーション時にユーザー定義の温度オフセット・レジスタとして使用されます。
温度結果を線形化してから、オフセットが加算されます。温度結果レジスタと同様に、分解能は 7.8125m℃、範囲は±256℃です。データ形式は温度レジスタと同じです。加算した結果が境界外の場合、温度結果は最大値または最小値として示されます。
レジスタ・マップに戻る。
図 7-20. 温度オフセット・レジスタ
15

14

13

12

11

10

9

8

D15

D14

D13

D12

D11

D10

D9

D8

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0

7

6

5

4

3

2

1

0

D7

D6

D5

D4

D3

D2

D1

D0

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0

表 7-13. 温度オフセット・レジスタのフィールドの説明

32

ビット

フィールド

種類

リセット

説明

15:0

D[15:0]R/W

0システム・キャリブレーションからの温度オフセット・データ。

Submit Document Feedback

Copyright © 2022 Texas Instruments Incorporated

Product Folder Links: TMP117

TMP117

www.tij.co.jp

JAJSFO5D – JUNE 2018 – REVISED SEPTEMBER 2022

7.6.10 EEPROM3 レジスタ (アドレス=08h) [リセット=xxxxh]
このレジスタは、EEPROM1 レジスタと同じ機能を果たします。NIST トレーサビリティをサポートするため、EEPROM[1] レ
ジスタを削除または再プログラムしないでください。
レジスタ・マップに戻る。
図 7-21. EEPROM3 レジスタ
15

14

13

12

11

10

9

8

D15

D14

D13

D12

D11

D10

D9

D8

R/W-x

R/W-x

R/W-x

R/W-x

R/W-x

R/W-x

R/W-x

R/W-x

7

6

5

4

3

2

1

0

D7

D6

D5

D4

D3

D2

D1

D0

R/W-x

R/W-x

R/W-x

R/W-x

R/W-x

R/W-x

R/W-x

R/W-x

表 7-14. EEPROM3 レジスタのフィールドの説明
ビット

フィールド

種類

リセット

説明

15:0

D[15:0]

R/W

xxxxh

この 16 ビット・レジスタはスクラッチ・パッドとして使用されます。NIST
トレーサビリティをサポートするため、このレジスタを削除または再プロ
グラムしないでください。

7.6.11 デバイス ID レジスタ (アドレス=0Fh) [デフォルトのリセット値=0117h]
この読み取り専用レジスタは、デバイス ID を示します。
レジスタ・マップに戻る。
図 7-22. デバイス ID レジスタ
15

14

13

12

11

10

9

8

Rev3

Rev2

Rev1

Rev0

DID11

DID10

DID9

DID8

R-x

R-x

R-x

R-x

R-0

R-0

R-0

R-1

7

6

5

4

3

2

1

0

DID7

DID6

DID5

DID4

DID3

DID2

DID1

DID0

R-0

R-0

R-0

R-1

R-0

R-1

R-1

R-1

表 7-15. デバイス ID レジスタのフィールドの説明
ビット

フィールド

種類

リセット

説明

15:12

Rev[3:0]R

0h

リビジョン番号を示します。

11:0

DID[11:0]

R

117h

デバイス ID を示します。

Submit Document Feedback

Copyright © 2022 Texas Instruments Incorporated

Product Folder Links: TMP117

33

TMP117

www.tij.co.jp

JAJSFO5D – JUNE 2018 – REVISED SEPTEMBER 2022

8 アプリケーションと実装
注
以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

8.1 アプリケーション情報
TMP117 は、基板上でデバイスが取り付けられた場所の温度を測定するために使用されます。プログラム可能なアドレス・
オプションにより、1 つのシリアル・バスで基板上の最大 4 つの場所を監視できます。詳細については、ti.com にある『周囲温度の測定に関する関連考慮事項』 (SNOA966)、『抵抗性温度検出器を TMP116 温度センサに置き替える』(SNOA969)、『温度センサ：『表面実装デバイス用の PCB ガイドライン』 (SNOA967) アプリケーション・レポートを参照してください。

8.2 代表的なアプリケーション
1.7 V to 5.5 V

5k

5k

VDD

5k

SCL
2-wire interface I2C or
SMBus compatible
controller

SDA
ALERT

TMP117

ADD0
GND

図 8-1. 代表的な接続
8.2.1 設計要件
TMP117 はスレーブ・デバイスとしてのみ動作し、I2C 互換のシリアル・インターフェイスを介してホストと通信します。SCL
は入力ピン、SDA は双方向ピン、ALERT は出力です。TMP117 では、SDA および ALERT ピンにプルアップ抵抗が必要です。プルアップ抵抗の推奨値は 5kΩ です。一部のアプリケーションでは、プルアップ抵抗を 5kΩ より低い、または高い値にしてもかまいません。V+ と GND との間に 0.1μF のバイパス・コンデンサを接続することをお勧めします。システ
ム・マイクロプロセッサの SCL ピンがオープン・ドレインの場合、SCL プルアップ抵抗が必要です。アプリケーションの動作範囲と一致する温度定格を持つセラミック・コンデンサを使用し、コンデンサを TMP117 の V+ ピンのできるだけ近くに配置します。ADD0 ピンは GND、V+、SDA、SCL に直接接続でき、4 つの固有スレーブ ID ドレスを選択できます。アド
レッシングの方式を、表 7-1 に示します。ALERT 出力ピンは、マイクロコントローラ割り込みに接続できます。この割り込
みは、温度制限がレジスタ 02h および 03h のプログラム可能な値を超えたときに発生するイベントをトリガします。ALERT
ピンはフローティングのままにすることも、使用しないときはグランドに接続することもできます。

34

Submit Document Feedback

Copyright © 2022 Texas Instruments Incorporated

Product Folder Links: TMP117

TMP117

www.tij.co.jp

JAJSFO5D – JUNE 2018 – REVISED SEPTEMBER 2022

8.2.2 詳細な設計手順

8.2.2.1 ノイズと平均化
デバイスの温度サンプリングの分散 (平均化がディセーブルな状態) は、6 程度の隣接コードの領域をカバーしています。6 つのコードのノイズ領域は、電源電圧と温度の範囲全体で変化せず、標準偏差は約 1LSB です。このデバイスには、1、8、32、64 変換用の平均化ツールがあります。図 6-7 に示すように、8 サンプルの平均化を行うと、内部ノイズの分散が理論上の最小値である 2LSB に低下します。この平均化は、システム温度がゆっくり変化し、電源電圧が安定しているなら、8 サンプルの平均化を行えば、デバイスのノイズを中和し、安定した温度の読み取り値が十分に得られることを意味しています。ただし、システム環境にノイズが多い場合 (気流の温度、電源の変動、シリアル・バスでの集中的な通信を測定する場合など) は、より多くの変換の平均値を使用することをお勧めします。
8.2.2.2 自己発熱効果 (SHE)
TMP117 は低消費電力ですが、ADC 変換時には多少の電力が消費され、デバイスを加熱します。特定の高精度測定を行うときは、自己発熱効果 (SHE) を考慮してください。デバイスの電源をオンにした後で、25℃の静止した空気の中でのSHE を、図 8-2 に示します。このデバイスのパッケージは、11mm × 20mm × 1.1mm サイズのクーポン基板にはんだ付けされています。この基板は水平に配置され、デバイスが上面になります。TMP117 は連続変換モードで、64 サンプリン
グの平均化とゼロ変換サイクル時間で動作します。温度データを 1 秒ごとに読み取る以外に、デジタル・バスの動作はありません。図 8-2 に示すように、デバイスの消費電力が大きいと、静止空気中での SHE の安定化時間が長くなります。
SHE のドリフトは、デバイスの消費電力と強く比例します。また、同じ電源電圧では温度とともに消費電流が増加するため、この SHE ドリフトはデバイスの温度にも比例します。同じクーポン基板と前述の同じ条件で、SHE ドリフトと温度および 25℃での消費電力との関係を、図 8-3 に示します。
類似のサイズの基板について SHE を推定するには、25℃でのデバイスの消費電力を計算し、図 8-3 に示す対応する電力のラインを使用します。たとえば、25℃において 3.3V 電源で DC を使用しない CC モードでは、デバイスは 410μWt
を消費します。したがって、静止空気中の自己発熱は、記述された条件において約 40m℃で、150℃で 52m℃まで上昇します。
以下の方法で SHE を低減できます。
• システム・キャリブレーションを行うと、自己発熱誤差と電源除去比 (PSRR) 効果が除去されるだけでなく、デバイスと測定対象物体の間の熱抵抗によって生じる温度変化も補償されます。
• 現実的に可能なら、デバイスのワンショット・モードを使用します。連続的な変換が必要な場合は、変換サイクル・モー
ドを使用し、十分なスタンバイ時間をとります。たとえば、1 秒の変換サイクルで 8 サンプルの平均化 (125ms) を実施
すると、ほとんどの場合にデバイスが周囲温度まで冷却するのに十分な時間が得られ、SHE が除去されます。
• 許容される最小の電源電圧を使用します。
• デバイスの熱抵抗を最小限に抑えるプリント基板 (PCB) レイアウトを使用します。
• SDA ピンと ALERT ピンに小さな値のプルアップ抵抗を使用することは避けます。代わりに、2kΩ より大きいプルアッ
プ抵抗を使用します。
• SCL と SDA の信号レベルがデバイスの電源電圧の 10% 未満、90% を超えた値に維持されることを保証します。
• データ・ラインの過剰なバイパス・トラフィックは避けます。同じデータ・ライン上で他のデバイスと通信を行うと、デバイス
が SD モードであっても、消費電流が増加します。
• 使用可能な最も速い通信速度を使用します。
8.2.2.3 同期温度測定
4 つの異なる場所で同時に 4 つの温度測定が必要な場合は、リセットをトリガすることをお勧めします。この方法では、制御レジスタを CC モードに設定し、変換サイクル時間を 16s に設定して、4 つのデバイスをプログラムします。4 つのデバ
イスはすべて同じ 2 線式バスに接続されますが、バス・アドレスはそれぞれ異なります。バスのゼネラル・コール・リセット・
コマンドは、マスタによって発行されます。このコマンドにより、すべてのデバイスがリセットされ (約 1.5ms が必要です)、
構成レジスタの設定に従って、同時温度サンプリングがトリガされます。マスタは 16 秒でデバイスからデータを読み取ります。

Submit Document Feedback

Copyright © 2022 Texas Instruments Incorporated

Product Folder Links: TMP117

35

TMP117

www.tij.co.jp

JAJSFO5D – JUNE 2018 – REVISED SEPTEMBER 2022

8.2.3 アプリケーション曲線
70

90
80
70

50

Self-Heating (mC)

Temperature Change (mC)

60

40
30
20

60
50
40
30
20

10

1.9 V
3V

4V
5V

5.5 V

0
0

10

20

30

40
50
Time (Sec)

60

70

80

700 uWt
630 uWt

10

90

0
-50

-25

0

25

500 uWt
410 uWt

50
75
100
Temperature (qC)

370 uWt
225 uWt
125

150

175

図 8-2. 静止空気中の自己発熱と、温度および消費電力 図 8-3. 静止空気中の自己発熱と、温度および 25℃でのとの関係
消費電力との関係

9 電源に関する推奨事項
TMP117 は、1.7V～5.5V の電源電圧範囲で動作します。電源バイパス・コンデンサが必要で、デバイスの電源ピンおよびグランド・ピンにできる限り近づけて配置する必要があります。この電源バイパス・コンデンサの推奨値は 100nF です。
ノイズが多い、またはインピーダンスが高い電源を使ったアプリケーションでは、デカップリング・コンデンサの追加による電源ノイズの除去が必要な場合があります。
パッケージのサーマル・パッドはデバイスのグランドに接続されていないため、最良の測定精度を得るためにははんだ付けを行いません。サーマル・パッドをはんだ付けする場合は、フローティングにする、またはグランドに接続する必要があります。

36

Submit Document Feedback

Copyright © 2022 Texas Instruments Incorporated

Product Folder Links: TMP117

TMP117

www.tij.co.jp

JAJSFO5D – JUNE 2018 – REVISED SEPTEMBER 2022

10 レイアウト

10.1 レイアウトのガイドライン
注
リジッド PCB で高精度の温度読み取りを行う場合、サーマル・パッドをはんだ付けしないでください。フレキシ
ブル PCB では、サーマル・パッドをはんだ付けして、基板レベルの信頼性を向上させることができます。サーマル・パッドをはんだ付けする場合は、グランドに接続するか、フローティングのままにする必要があります。
基板レイアウトの詳細については、ti.com にある『TMP116 および TMP117 での高精度温度測定』 (SNOA986) および『熱応答に最適化されたウェアラブル温度センシング・レイアウトの考慮事項』 (SNIA021) アプリケーション・レポートを参照してください。
電源バイパス・コンデンサは、電源とグランドのピンにできるだけ近づけて配置します。このバイパス・コンデンサの推奨値
は 0.1μF です。場合によっては、プルアップ抵抗が熱源になることもあるので、抵抗とデバイスとの間に多少の距離を確保します。
TMP117 を PCB パッドに取り付けることで、測定対象物の表面や周囲の空気との熱抵抗をできるだけ小さくします。推奨の PCB レイアウトでは、デバイスの自己発熱効果が最小になり、温度変化に伴う遅延時間が短縮され、デバイスと物体の間の温度オフセットも最小になります。
1. TMP117 のサーマル・パッドを PCB にはんだ付けすると、PCB との熱抵抗が最小になり、温度変化に伴う応答時間が短縮され、デバイスと測定対象物体の間の温度オフセットも最小になります。ただし、サーマル・パッドのはんだ付けを行うと機械的ストレスが発生し、測定誤差が増える可能性があります。システム・キャリブレーションが計画されていない場合は、サーマル・パッドを PCB にはんだ付けしないことをお勧めします。デバイスの熱質量が小さいので、
サーマル・パッドをはんだ付けしなくても、記載されている特性に及ぼす影響は小さなものです。デバイスを PCB に
手動ではんだ付けすると、パッケージへの機械的ストレスが増えるため、精度の劣化を防止するために、標準の PCB
リフロー・オーブン・プロセスを強く推奨します。
2. デバイスを使用して固体表面温度を測定する場合：• 厚さができるだけ小さい PCB を使用します。
• PCB を曲げるとパッケージに機械的ストレスが生まれる可能性があるので、これを避けます。
• PCB の底面は銅プレーンで覆います。
• 可能なら、底面のはんだマスクを取り外し、露出した銅を金の層で覆います。
• PCB と物体の表面との間に熱伝導性ペーストを使用します。
• PCB に未使用の内部層がある場合は、それらの層をセンサの下まで伸ばします。
• 基板上の銅線の量を最小限に抑えます。
• 周囲の空気に温度が「リーク」することを最小限に抑えるため、気流が最小限の場所にセンサを配置します。水平な表面が望ましいです。
• 周囲の空気に熱が「リーク」することで温度オフセットが発生することを最小限に抑えるため、センサを熱絶縁フォームやテープでカバーするか、最低でも染料でカバーします。
3. デバイスを使用して移動する空気の温度を測定する場合：• 移動する空気の温度には一般に多くの変動が伴うため、PCB の熱質量が増加すると、測定ノイズが減少します。
• PCB のはんだ付けパッドを通常より大きくします。特にパッケージのコーナー・パッドを大きくします。
• 可能なら、銅層が厚い PCB を使用します。
• 基板の使用していない部分の両側は銅層で覆います。
• PCB は気流に沿って垂直に配置します。
4. デバイスを使用して静止した空気の温度を測定する場合：• 基板を小型化して熱質量を減らします。熱質量が小さいと、熱応答が高速化します。
• 露出したパッドの上面と底面に、同じサイズの 2 つの銅プレーンを配置します。
• 上面のはんだマスクを取り外します。
• 酸化を防止するため、露出した銅をはんだペーストで覆います。
• 熱源となる部品から、PCB を経由して熱結合が発生することを防ぐため、熱絶縁が必要です。
• 温度センサの下に銅プレーンを配置することは避けます。
Submit Document Feedback

Copyright © 2022 Texas Instruments Incorporated

Product Folder Links: TMP117

37

TMP117

www.tij.co.jp

JAJSFO5D – JUNE 2018 – REVISED SEPTEMBER 2022

•
•
•
•

センサと周囲の銅領域 (アンチエッチング) との間のエアギャップを最大にします。熱源に近い場合は特に重要です。
センサと他の回路の間に PCB の切り欠きを作成します。アイランドへの配線ブリッジとして、狭いチャネルは熱源部品から離します。
熱源が上面にある場合は、上面に配線を置くことを避け、すべての信号を底面に配線します。
基板を垂直に配置すると、気流が改善され、ほこりの付着が減少します。

10.2 レイアウト例
Via to Power Plane
Via to Ground Plane
Via to Internal Layer
5k

5kInternal Layer Trace

5k

Top/Bottom Layer TraceMCU INTI2C Bus
SCL

GND

ALERT

1

2

6
ExposedThermal
Pad

3

5

4

SDA
0.1 µFV+

ADD0

図 10-1. DRV の推奨レイアウト

38

Submit Document Feedback

Copyright © 2022 Texas Instruments Incorporated

Product Folder Links: TMP117

TMP117

www.tij.co.jp

JAJSFO5D – JUNE 2018 – REVISED SEPTEMBER 2022

WCSP Ball
Via to Power Plane
Via to Ground Plane
5k

5k

Via to Internal Layer

5k

Internal Layer Trace
Top/Bottom Layer TraceMCU INTTMP117xYBG
Top View

I2C Bus

SDA

SCL

V+

GND

ADD0

ALERT

0.1 µF

図 10-2. YBG の推奨レイアウト

Submit Document Feedback

Copyright © 2022 Texas Instruments Incorporated

Product Folder Links: TMP117

39

TMP117

www.tij.co.jp

JAJSFO5D – JUNE 2018 – REVISED SEPTEMBER 2022

11 デバイスおよびドキュメントのサポート

11.1 ドキュメントのサポート

11.1.1 関連資料

関連資料については、以下を参照してください。
• 『TMPx75 業界標準の LM75 フォーム・ファクタとピン配置で I2C および SMBus インターフェイスを搭載した温度センサ (SBOS288)• 『TMP275 業界標準の LM75 フォーム・ファクタとピン配置で I2C および SMBus インターフェイスを搭載した ±0.5°C
温度センサ』 (SBOS363)• 『周囲空気温度測定の設計上の考慮事項』 (SNOA966)• 『抵抗式温度検出器を TMP116 温度センサに置き換える』 (SNOA969)• 『温度センサ：『表面実装デバイス用の PCB ガイドライン』 (SNOA967)• 『TMP116 および TMP117 による高精度の温度測定』 (SNOA986)• 『熱応答に最適化されたウェアラブル温度検出のレイアウトの考慮事項』 (SNIA021)

11.2 Receiving Notification of Documentation Updates
To receive notification of documentation updates, navigate to the device product folder on ti.com. Click on
Subscribe to updates to register and receive a weekly digest of any product information that has changed. Forchange details, review the revision history included in any revised document.

11.3 サポート・リソース
TI E2E™ サポート ・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。
リンクされているコンテンツは、該当する貢献者により、現状のまま提供されるものです。これらは TI の仕様を構成するものではなく、必ずしも TI の見解を反映したものではありません。TI の使用条件を参照してください。

11.4 商標
SMBus™ is a trademark of Intel Corporation.
TI E2E™ is a trademark of Texas Instruments.
すべての商標は、それぞれの所有者に帰属します。

11.5 Electrostatic Discharge Caution
This integrated circuit can be damaged by ESD. Texas Instruments recommends that all integrated circuits be handledwith appropriate precautions. Failure to observe proper handling and installation procedures can cause damage.
ESD damage can range from subtle performance degradation to complete device failure. Precision integrated circuits may
be more susceptible to damage because very small parametric changes could cause the device not to meet its publishedspecifications.

11.6 Glossary
TI Glossary

This glossary lists and explains terms, acronyms, and definitions.

12 メカニカル、パッケージ、および注文情報
以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに対して提供されている最新のデータです。このデータは予告なく変更されることがあり、ドキュメントが改訂される場合もあります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

40

Submit Document Feedback

Copyright © 2022 Texas Instruments Incorporated

Product Folder Links: TMP117

TMP117

www.tij.co.jp

JAJSFO5D – JUNE 2018 – REVISED SEPTEMBER 2022

PACKAGE OUTLINE

DRV0006B

WSON - 0.8 mm max height
SCALE 5.500

PLASTIC SMALL OUTLINE - NO LEAD

2.1
1.9

B

A

PIN 1 INDEX AREA
2.1
1.9

0.8 MAXCSEATING PLANE
0.08 C(0.2) TYP
0.05
0.00

1 0.1

EXPOSEDTHERMAL PAD
3

2X
1.3

4

7
1.6 0.1

6

1
4X 0.65
PIN 1 ID
(OPTIONAL)

6X

6X

0.3
0.2

0.35
0.25
0.1
0.05

C A B
C
4223922/A 09/2017

NOTES:
1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing
per ASME Y14.5M.
2. This drawing is subject to change without notice.

www.ti.com

Submit Document Feedback

Copyright © 2022 Texas Instruments Incorporated

Product Folder Links: TMP117

41

TMP117

www.tij.co.jp

JAJSFO5D – JUNE 2018 – REVISED SEPTEMBER 2022

EXAMPLE BOARD LAYOUT

DRV0006B

WSON - 0.8 mm max height
PLASTIC SMALL OUTLINE - NO LEAD

6X (0.45)
1
6

6X (0.3)

SYMM

4X (0.65)
4

3
SYMM

(R0.05) TYP(1.95)LAND PATTERN EXAMPLEEXPOSED METAL SHOWNSCALE:25X

0.07 MIN
ALL AROUND

0.07 MAXALL AROUNDEXPOSEDMETALEXPOSEDMETALSOLDER MASKOPENINGMETALMETAL UNDERSOLDER MASKNON SOLDER MASKDEFINED(PREFERRED)SOLDER MASKOPENINGSOLDER MASKDEFINEDSOLDER MASK DETAILS

4223922/A 09/2017
NOTES: (continued)
3. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).

www.ti.com

42

Submit Document Feedback

Copyright © 2022 Texas Instruments Incorporated

Product Folder Links: TMP117

TMP117

www.tij.co.jp

JAJSFO5D – JUNE 2018 – REVISED SEPTEMBER 2022

EXAMPLE STENCIL DESIGN

DRV0006B

WSON - 0.8 mm max height
PLASTIC SMALL OUTLINE - NO LEAD

6X (0.45)

SYMM

1
6

6X (0.3)

SYMM

4X (0.65)

4

3(R0.05) TYP(1.95)SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCILSCALE:30X

4223922/A 09/2017

NOTES: (continued)
4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate
design recommendations.

www.ti.com

Submit Document Feedback

Copyright © 2022 Texas Instruments Incorporated

Product Folder Links: TMP117

43

TMP117

www.tij.co.jp

JAJSFO5D – JUNE 2018 – REVISED SEPTEMBER 2022

PACKAGE OUTLINE

YBG0006-C01

DSBGA - 0.531 mm max height
SCALE 13.000

DIE SIZE BALL GRID ARRAY

B

A

E

BALL A1CORNERD

0.531 MAXCSEATING PLANE
0.22
0.16

0.05 C
0.4
TYP

C

0.8
TYP

SYMM
B

D: Max = 1.518 mm, Min = 1.458 mm
E: Max = 0.98 mm, Min = 0.92 mm

0.4 TYP

A

6X
0.015

0.27
0.23
C A B

1

SYMM

2

4226656/B 03/2021

NOTES:
1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing
per ASME Y14.5M.
2. This drawing is subject to change without notice.

www.ti.com

44

Submit Document Feedback

Copyright © 2022 Texas Instruments Incorporated

Product Folder Links: TMP117

TMP117

www.tij.co.jp

JAJSFO5D – JUNE 2018 – REVISED SEPTEMBER 2022

EXAMPLE BOARD LAYOUT

YBG0006-C01

DSBGA - 0.531 mm max height
DIE SIZE BALL GRID ARRAY(0.4) TYP
6X ( 0.23)

21A(0.4) TYP
SYMM
B

C

SYMM

LAND PATTERN EXAMPLEEXPOSED METAL SHOWNSCALE: 50X

0.05 MAX

0.05 MINEXPOSEDMETALEXPOSEDMETALMETAL UNDERSOLDER MASK

( 0.23)METAL

SOLDER MASKOPENING( 0.23)
SOLDER MASKOPENINGSOLDER MASKDEFINEDNON-SOLDER MASKDEFINED(PREFERRED)SOLDER MASK DETAILSNOT TO SCALE
4226656/B 03/2021

NOTES: (continued)
3. Final dimensions may vary due to manufacturing tolerance considerations and also routing constraints.
See Texas Instruments Literature No. SNVA009 (www.ti.com/lit/snva009).

www.ti.com

Submit Document Feedback

Copyright © 2022 Texas Instruments Incorporated

Product Folder Links: TMP117

45

TMP117

www.tij.co.jp

JAJSFO5D – JUNE 2018 – REVISED SEPTEMBER 2022

EXAMPLE STENCIL DESIGNYBG0006-C01

DSBGA - 0.531 mm max height
DIE SIZE BALL GRID ARRAY(0.4) TYP
(R0.05) TYP

6X ( 0.25)
21A(0.4) TYP
SYMM
B
METAL
TYP
C

SYMM

SOLDER PASTE EXAMPLE
BASED ON 0.1 mm THICK STENCILSCALE: 50X

4226656/B 03/2021

NOTES: (continued)
4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release.

www.ti.com

46

Submit Document Feedback

Copyright © 2022 Texas Instruments Incorporated

Product Folder Links: TMP117

PACKAGE OPTION ADDENDUM
www.ti.com

20-Aug-2024

PACKAGING INFORMATION
Orderable Device

Status(1)

Package Type Package Pins Package
Drawing
Qty

Eco Plan(2)

Lead finish/
Ball material

MSL Peak Temp

Op Temp (°C)

Device Marking(3)

Samples

(4/5)

(6)

TMP117AIDRVR

ACTIVE

WSON

DRV

6

TMP117AIDRVTOBSOLETE

WSON

DRV

6

TMP117AIYBGRACTIVE

DSBGA

YBG

6

TMP117AIYBGTOBSOLETE

DSBGA

YBG

6

TMP117MAIDRVR

ACTIVE

WSON

DRV

6

TMP117MAIDRVTOBSOLETE

WSON

DRV

6

TMP117MAIYBGRACTIVE

DSBGA

YBG

6

TMP117MAIYBGTOBSOLETE

DSBGA

YBG

6

TMP117NAIDRVR

ACTIVE

WSON

DRV

6

TMP117NAIDRVTOBSOLETE

WSON

DRV

6

TMP117NAIYBGRACTIVE

DSBGA

YBG

6

TMP117NAIYBGTOBSOLETE

DSBGA

YBG

6

3000

RoHS & Green

NIPDAU

Level-1-260C-UNLIM-55 to 150

T117

TBD

Call TI

Call TI-55 to 150

T117

3000

RoHS & Green

SAC396 | SNAGCU

Level-1-260C-UNLIM-55 to 150

E7

TBD

Call TI

Call TI-55 to 150

E7

3000

RoHS & Green

NIPDAU

Level-1-260C-UNLIM

0 to 85

117M

TBD

Call TI

Call TI

0 to 85

117M

3000

RoHS & Green

SAC396 | SNAGCU

Level-1-260C-UNLIM

0 to 85

EQ

TBD

Call TI

Call TI

0 to 85

EQ

3000

RoHS & Green

NIPDAU

Level-1-260C-UNLIM-55 to 150

117N

TBD

Call TI

Call TI-55 to 150

117N

3000

RoHS & Green

SAC396 | SNAGCU

Level-1-260C-UNLIM-55 to 150

ER

TBD

Call TI

Call TI-55 to 150

ER

(1)

The marketing status values are defined as follows:
ACTIVE: Product device recommended for new designs.
LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.
NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.
PREVIEW: Device has been announced but is not in production. Samples may or may not be available.
OBSOLETE: TI has discontinued the production of the device.
(2)

RoHS: TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance
do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may
reference these types of products as "Pb-Free".
RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.
Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based
flame retardants must also meet the <=1000ppm threshold requirement.
(3)

MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4)

There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.
Addendum-Page 1

Samples

Samples

Samples

Samples

Samples

SamplesPACKAGE OPTION ADDENDUM
www.ti.com

20-Aug-2024(5)

Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuationof the previous line and the two combined represent the entire Device Marking for that device.
(6)

Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to twolines if the finish value exceeds the maximum column width.
Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information
provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken andcontinues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals.
TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.
In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

Addendum-Page 2

PACKAGE MATERIALS INFORMATION
www.ti.com

8-Jun-2024

TAPE AND REEL INFORMATIONREEL DIMENSIONSTAPE DIMENSIONS
K0

P1

B0 W
Reel
DiameterCavity
A0
B0
K0
W
P1

A0

Dimension designed to accommodate the component width
Dimension designed to accommodate the component length
Dimension designed to accommodate the component thickness
Overall width of the carrier tape
Pitch between successive cavity centers

Reel Width (W1)QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE
Sprocket Holes

Q1

Q2

Q1

Q2

Q3

Q4

Q3

Q4

User Direction of Feed

Pocket Quadrants*All dimensions are nominal

DevicePackage Package Pins
Type Drawing

SPQ

Reel
Reel
A0
Diameter Width (mm)(mm) W1 (mm)

TMP117AIDRVR

WSON

DRV

6

3000

180.0

8.4

B0
(mm)

K0
(mm)

P1
(mm)

W
Pin1
(mm) Quadrant

2.3

2.3

1.15

4.0

8.0

Q2

TMP117AIYBGR

DSBGA

YBG

6

3000

180.0

8.4

1.04

1.58

0.59

2.0

8.0

Q1

TMP117MAIDRVR

WSON

DRV

6

3000

180.0

8.4

2.3

2.3

1.15

4.0

8.0

Q2

TMP117MAIYBGR

DSBGA

YBG

6

3000

180.0

8.4

1.04

1.58

0.59

2.0

8.0

Q1

TMP117NAIDRVR

WSON

DRV

6

3000

180.0

8.4

2.3

2.3

1.15

4.0

8.0

Q2

TMP117NAIYBGR

DSBGA

YBG

6

3000

180.0

8.4

1.04

1.58

0.59

2.0

8.0

Q1

Pack Materials-Page 1

PACKAGE MATERIALS INFORMATION
www.ti.com

8-Jun-2024

TAPE AND REEL BOX DIMENSIONS

Width (mm)

W

L

H

*All dimensions are nominal

DevicePackage Type

Package Drawing

Pins

SPQ

Length (mm)Width (mm)Height (mm)

TMP117AIDRVR

WSON

DRV

6

3000

210.0

185.0

35.0

TMP117AIYBGR

DSBGA

YBG

6

3000

182.0

182.0

20.0

TMP117MAIDRVR

WSON

DRV

6

3000

210.0

185.0

35.0

TMP117MAIYBGR

DSBGA

YBG

6

3000

182.0

182.0

20.0

TMP117NAIDRVR

WSON

DRV

6

3000

210.0

185.0

35.0

TMP117NAIYBGR

DSBGA

YBG

6

3000

182.0

182.0

20.0

Pack Materials-Page 2

重要なお知らせと免責事項
TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス・デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。
これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した
TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。
上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプ
リケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TIは一切の責任を拒否します。
TI の製品は、TI の販売条件、または ti.com やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。
お客様がいかなる追加条項または代替条項を提案した場合でも、TI はそれらに異議を唱え、拒否します。IMPORTANT NOTICE
郵送先住所：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2024, Texas Instruments Incorporated