Technical Report
報文

ミニ UPS インバータへのデジタル制御の適用
Application of Digital Control Schemefor Mini UPS Inverter
坂根誠*
黄立劉亜東 **培 **平地邢
克岩 ***也 ****

Makoto Sakane
Yadong Liu
Yan Xing
Lipei Huang
Katsuya Hirachi

Abstract
The digital PID control system has been developed for the inverter of mini-UPS that requires high-speed andcheap CPU. An experimental system was constructed with a main circuit of "YUMIC-SC10" and a digital control circuit consisted of an interface board and a CPU board. The results of simulation and experiments withthe system revealed that the control performance was improved by the compensation of the dead time error
at steady state and the output current compensation with the rectifier load, while the performance was sensitively decreased at smaller sampling frequencies.

１

でもデジタル制御の実用化が期待される．その UPS

はじめに用インバータのデジタル制御には，PID，デッドビーインバータのデジタル制御は，モーター制御用にト，スライディングモードおよび，ファジー制御などは広く実用化されているが，無停電電源装置 (UPS) 用が考えられる．本報告は，最も実用的で制御性能が信にはあまり普及していない．後者用インバータは，前頼される PID 制御を採用して，シミュレーションと者のような複雑な周波数や電圧の制御は不要なかわり実験とをおこなってデジタル制御のミニ UPS への適に，高速で制御をおこなう必要がある．それを担う高用を検証した結果について述べたものである．

速 CPU は高価なので，低価格が要求される UPS，とくにミニ UPS の分野ではデジタル制御はあまり普及２していなかった．しかしながら，近年，CPU の高速化と低価格化が進んでいることから，今後はこの分野

デジタル PID 制御の適用

従来のアナログ方式の UPS 用インバータの制御を，デジタル方式に置き換えた場合の制御ブロック* 株式会社ジーエス・ユアサ パワーエレクトロニクス

図を Fig. 1 に示す．Gh(s) は，デジタル制御に必須の** 清華大学

サンプリング回路の伝達関数である．この回路の遅*** 南京航空航天大学

延時間のために，UPS 用インバータの出力電圧制御**** 国立舞鶴高専の安定性が損なわれる．今回の実験で使用する当社の© 2004 GS Yuasa Corporation, All rights reserved.

72

GS Yuasa Technical Report

P controller

S/Hkp

Gh(s)

ur +−

2004 年 12 月

3.1SPWM

main circuitkmRRCLs 2 + Ls + Rux

第 1巻第1号

主回路"YUMIC-SC10" のインバータ主回路は，ハーフブuo

リッジ形回路を採用した１，２）．整流器は，PWM 動作はさせずに倍電圧ダイオード整流回路として使用しk fu

た．
3.2

Fig. 1 Block diagram of a conventional digitalcontrol system.

デジタル制御回路

インターフェースボードでは，出力電圧と出力電流とを検出する．前者は絶縁トランスを介して± 198V で，後者はホール CT で± 30 A で検出され，各々1 kVA ミニ UPS "YUMIC-SC10" のパラメータを用い1.65 V のオフセット電圧を加えた 0 V 〜 3.3 V のアて伝達関数を計算し，アナログ制御とデジタル制御をナログ信号（比率 1/120）に変換して，DSP の 10 bit比較すると，後者のゲインマージンは 6.8 dB から 2.8の A/D に出力される．また，CPU は固定小数点汎用dB に低下し，位相余裕は 25 度から 13 度に減少した．

DSP の "TMS320LF2407(2406)A" を使用した．

サンプリング周期は，29 μ sec. で計算した．デジタ

3.3

ル制御での安定性を改善するためにつぎの対策を検討

DSP のプログラム

定電圧制御のフローチャート（INT1）を Fig. 3 にした．

示す．INT1 ルーチンは，割込で A/D 変換の後に実（１）出力電圧制御のフィードバックループに微分要行される．

素を追加（２）出力電圧と基準電圧との誤差を指令値とする
フィードフォワード補償を追加
また，制御精度を向上させるために，つぎの対策を検討した．

INT 1（３）制御結果にデッドタイムによる誤差の補償回路

Yを付加

Is it P DP INT
interrupt?

（４）インバータ出力電流の微分値のフィードフォN

ワード補償を追加

Fetch A/D result

これらの改善を施した制御ブロック図を Fig.2 に示す．

３

Fetch currentpoint from sinetable

実験システムN

実験システムは "YUMIC-SC10" の主回路と，インターフェースボードと CPU ボードとからなるデジタ
Soft startcontrol
io−kp

RMS valueadjust

Block PWMsignal

Digital PIcalculation

Main circuit

kf+ uerr

Is soft start
over?

Y

ル制御回路とで構成した．

ur

Set shortcircuitflag

sL / km++1 + kd s

Gh(s)

−+ux

km+

−1sL

iL+− ic1sC

PWM signal
generation

uoReturnk fu

Fig. 2 Block diagram of the developed digitalcontrol system.

Fig. 3 Flowchart of constant voltage controlsystem.

73

GS Yuasa Technical Report

2004 年 12 月

４シミュレーションと実験

3.0

4.1

基礎実験

2.5
Amplitude / V

まず，デッドタイム補償と出力電流補償なしの条
件にて，基礎実験とシミュレーションを実施した．サンプリング周波数の影響を調べるために，周波数が34.48 kHz および 17.24 kHz での実験をおこなった．
4.1.1

サンプリング周波数 34.48 kHz での実験

第 1巻第1号

2.0
1.5
1.00.5シミュレーションと実験に使用したパラメータおよ0び諸条件を以下に示す．kp，kf，kfu および kdiﬀ は制御のパラメータであり，kdiﬀ は kd とサンプリング

050 100 150 200 250 300 350 400 450 500
Frequency / Hz

周期 t の比 kd/t である．L および C はインバータのFig. 5 FFT with 15 ohm resistor load for the testsystem.
Sampling frequency: 34.48 kHz.

LC フィルタの値である．
kp=1.4，kf=0.7，kfu=1/120，kdiﬀ=8L=1.5 mH，C=20 μF
サンプリング周期 : t ＝ 0.029 msec.
サンプリング周波数 : fs ＝ 34.48 kHz
スイッチング周波数 : fsw ＝ 17.24 kHz

Output current

出力周波数 : 50 Hz
デッドタイム時間 : Tdead=2 μsec.
DC リンク電圧 : ± 170 〜 200 V

Output voltage

実験システムの定格負荷に相当する 15 Ω負荷時の出力電流・電圧波形および出力電圧の FFT（周波数10 A / div
100 V / div
100 msec / div

分析）の実測値を Fig. 4 および Fig. 5 にそれぞれ示
す．15 Ω負荷時の定常状態の電圧は 99.50 V，基本波は 99.46 V，歪率は 2.97％であった．無負荷時の定常状態の出力電圧は 100.075 V，基本波は 100.0435 V，Fig. 6 Dynamic response waveform of sudden
load change from 100% to 0% for the test system.
Sampling frequency: 34.48 kHz.

歪率は 2.51％であった．つぎに，Fig. 6 および Fig. 7に，負荷急変時の出力電圧の過度電圧変動波形を，Output current

Output current

Output voltage

Output voltage

10 A / div
100 V / div
100 msec / div

10 A / div
100 V / div
100 msec / div

Fig. 7 Dynamic response waveform of sudden loadchange from 0% to 100% for the test system.
Sampling frequency: 34.48 kHz.

Fig. 4 Output voltage and current waveform of 15ohm resistor load for the test system.
Sampling frequency: 34.48 kHz.

74

GS Yuasa Technical Report

2004 年 12 月

第 1巻第1号

Table 1 CRMS value at sudden load change from100 ％ to 0 ％ for the test system.
Time / msec

BeforeRMS value/ V 99.86

204060

80

100

106.6

105.2

103.3

100.85100.55

Output current

Output voltage

Table 2 Change in RMS value at sudden loadchange from 0 ％ to 100 ％ for the test system.
Time / msec

Before204060

RMS value / V

100.2692.09 94.00 96.39

80

100

98.78

100.5210 A / div100 V / div
100 msec / div

Fig. 8 The output waveform with 15 ohm resistor
load for the test system.
Sampling frequency: 17.24 kHz.

Table 1 および Table 2 に急変後の電圧値を示す．過渡電圧変動率は 100％→ 0％の負荷急変に＋ 6.75%（整定時間 80 msec.），0％→ 100％のときに− 8.15％（同100 msec.）であった．
こ の シ ス テ ム は， 非 制 御 の ハ ー フ ブ リ ッ ジ の ダ

3.0

イ オ ー ド 整 流器を使用している．直流リン ク 電 圧

2.5

Ud の 平 均 値 の 変 動 は， 負 荷 急 変 後 の １ サ イ ク ル
Amplitude / V（20 msec.） で 5 V で あ る こ と が わ か っ た．Matlab
simulink によって，Ud が変化したときの出力電圧におよぼす影響をシミュレートした．その結果，Ud が5 V 変化したとき，出力電圧の実効値で 1.4 V（1.4%）

2.0
1.51.0変化して、負荷には関係ないことがわかった．直流リ

0.5ンク電圧 Ud を安定させることによって，出力電圧の0変動は 1.4% に抑えられることがわかった．
4.1.2050 100 150 200 250 300 350 400 450 500
Frequency / Hzサンプリング周波数 17.24 kHz での実験

シミュレーションと実験に使用したパラメータおよFig. 9 FFT with 15 ohm resistor load for the testsystem.
Sampling frequency: 17.24 kHz.

び諸条件を以下に示す．サンプリング周波数を 4.1.1項の 34.48 kHz から 17.24 kHz に，すなわち周期を 2倍にすると，インバータの動作が不安定となった．それを安定させるために，比例制御のパラメータ kp を1.4 から 0.3 まで減少させ，フィードフォワードのパラメータ kf を 0.7 から 0.9 に増加させた．

Output current

kp=0.3，kf=0.9，kfu=1/120，kdiﬀ=8
L=1.5 mH，C=20 μ F
サンプリング周期: t ＝ 0.058 msec.
Output voltage

サンプリング周波数 : fs ＝ 17.24 kHz
スイッチング周波数 : fsw ＝ 17.24 kHz

10 A / div
100 V / div
100 msec / div

出力周波数 : 50 Hz
デッドタイム時間 : Tdead=2 μ sec.
DC リンク電圧 : ± 170 〜 200 V
15 Ω負荷時の出力電流・電圧波形および出力電圧

Fig. 10 Dynamic response under load change from
100％ to 0％ for the test system.
Sampling frequency: 17.24 kHz.の FFT を，Fig. 8 および Fig. 9 にそれぞれ示す．定常状態の歪率は 15 Ω負荷時に 5.0％，無負荷時に 3.85％

75

GS Yuasa Technical Report

2004 年 12 月

第1号

Output current

Output current

Output voltage

Output voltage

10 A / div
100 V / div
100 msec / div

10 A / div
100 V / div
100 msec / div

Fig. 11 Dynamic response under load change from
0 ％ to 100 ％ for the test system.
Sampling frequency: 17.24 kHz.

Fig. 12 The output waveform under the conditionof dead-time compensation for the test system.
Sampling frequency: 34.48 kHz.

であった．負荷急変時の出力電圧の過渡電圧変動波

2.0形を Fig. 10 および Fig. 11 に示す．過渡電圧変動率

1.81.6は 100％→ 0％の負荷急変時に＋ 10.5%（整定時間 1601.4Amplitude / Vmsec.），0％→ 100％のときに− 9.7％（同 160 msec.）であった．前項と同様のシミュレートの結果，Ud が5 V 変化したとき，出力電圧は実効値で 2.5 V（2.5%）の変化となることがわかった．
4.1.3

第 1巻

1.2
1.0
0.8
0.6
0.4

サンプリング周波数の影響

0.2

サンプリング周波数を 34.48 kHz から 17.24 kHz に0低くすると，定常状態の歪率は，無負荷時で 2.51% から 2.97%，15 Ω負荷時で 2.97% から 5.0% まで大きく

050 100 150 200 250 300 350 400 450 500
Frequency / Hzなった．過渡電圧変動率は 8.15% から 10.5% に，整定

Fig. 13 FFT under the condition of dead-timecompensation for the test system.
Sampling frequency: 34.48 kHz.

時間も 100 msec. から 160 msec. になった．サンプリ
ング周波数が低下すると，インバータの制御特性を低下させることがわかった．
4.2
4.2.1

デッドタイム補償の効果
サンプリング周波数 34.48 kHz での実験

4.1.1 項におけるパラメータに基づいて，デッドタイム補償を加えた．15 Ω負荷時の出力電流・電圧波

Output current

形および出力電圧の FFT を，Fig. 12 および Fig. 13にそれぞれ示す．デッドタイム補償を加えることによって出力電圧の歪率は 2.97％から 2.64% に改善されOutput voltage

た．
4.2.2 サンプリング周波数 17.24 kHz での実験

10 A / div
100 V / div
100 msec / div

4.1.2 項におけるパラメータに基づいて，デッドタイム補償を加えた．15 Ω負荷時の出力電流・電圧波形および出力電圧の FFT を，Fig. 14 および Fig. 15にそれぞれ示す．デッドタイム補償を加えることに

Fig. 14 The output waveform under the conditionof dead-time compensation for the test system.
Sampling frequency: 17.24 kHz.

よって出力電圧の歪率は 5.0％から 4.61% に改善された．これらの結果より，デッドタイム補償は，出力電76

GS Yuasa Technical Report

2004 年 12 月

第 1巻

第1号

3.0
Output current

Amplitude / V

2.5
2.0
1.5

Output voltage

1.0
10 A / div
100 V / div
100 msec / div0.50050 100 150 200 250 300 350 400 450 500
Frequency / Hz

Fig. 17 The output waveforms under the conditionof output current compensation with rectiﬁer load forthe test system.

Fig. 15 FFT under the condition of dead-timecompensation for the test system.
Sampling frequency: 17.24 kHz.

Table 3 Comparison of performance between twosituations of output current compensation for thetest system.

圧の歪率を減少させる効果があることがわかった．
4.3

Situation Current

出力電流補償の効果

電流補償を無効にした時の出力電流・電圧波形を，Fig. 17 にそれを有効にした時の結果を示す．また，

Output power

RMSvalue

Crest THDfactor

RMSvalue

PowerCapacity/A/A/%/%/Ｖ/W/ VA

Disable

12.6

4.58

2.75

5.5

100.2 315

459

Enable

16.1

5.1

3.16

3.8

99.96 323

510

4.1.1 項のパラメータを採用して，整流器負荷における出力電流補償の効果を確認した．Fig. 16 に出力Voltage

Peakvalue

Table 3 に出力電流補償の有無による特性の比較を示す．これより，出力電流補償が整流器負荷時の出力電５圧波形の歪率を向上させるのに効果があることがわかる．

まとめデジタル PID 制御をミニ UPS インバータに適用するために，実験システムを構成して，シミュレーションおよび実験をおこなった．その結果，制御特性はサンプリング周波数を低くすると敏感に低下すること，およびデットタイムによる誤差の補償は定常状態の制御特性を，出力電流補償は整流器負荷時の制御特性をOutput current

向上させるのに有効であることがわかった．
以上の結果から，ミニ UPS 用インバータにデジタル制御が適用できる見通しが得られた．今後は，実用化に向けて，低いサンプリング周波数での制御特性のOutput voltage向上に取り組みたい．

10 A / div
100 V / div
100 msec / div

参考文献
1) 坂根 誠 , 山中雅雄 , 京 博之 , 高田知明 , ユアサ時報 ,86, 23 (1999).
2) K.Hirachi, M.Yamanaka, and M.Sakane, Proc. ofFig. 16 The output waveforms under the conditionof output current compensation with rectiﬁer load forthe test system.

IEE-Japan IPEC 2000 Tokyo , 2, 976 (2000).

77