1(57)【特許請求の範囲】【請求項１】 入力ディジタル信号に、ディジタルテン
トマップを適用し、適用後の出力ディジタル信号を出力するディジタルテントマッピング手段と、オフセット信号を出力するオフセットカウンタと、
前記出力ディジタル信号から前記オフセット信号を減算する減算手段と、
前記減算後の出力ディジタル信号を１クロック遅延させて、前記ディジタルテントマッピング手段に、次の入力
ディジタル信号として供給する遅延手段と、前記オフセ 10
ットカウンタがカウント動作を行った後に、前記遅延手段が最初に出力する入力ディジタル信号を記憶する記憶
手段と、
前記記憶手段に記憶されている信号の値と、前記遅延手段が出力する入力ディジタル信号の値とを比較し、一致2した場合に前記オフセットカウンタにクロック信号を印加し、前記オフセットカウンタにカウント動作させるコンパレータと、を含み、前記入力ディジタル信号をカオス信号として外部に出力することを特徴とするカオス信号発生器。
【請求項２】 前記請求項１記載のカオス信号発生器に
おいて、
p‑1
p
前記オフセットカウンタは、２以上で、２ −１以下の範囲の値（ｐは発生されるカオス信号のビット数）の信号のみを出力することを特徴とするカオス信号発生器。
【請求項３】 前記請求項１記載のカオス信号発生器において、
前記オフセットカウンタの出力するオフセット信号を、
p‑1
ｐビットの２と加算し、ｐビットのディジタル信号(2)3（ｐは発生するカオス信号のビット数）に変換する加算
手段、を含み、
前記オフセットカウンタはｐ−１ビットのオフセット信号を出力するカウンタであり、前記減算手段は、前記出力ディジタル信号から、前記加算手段が出力するｐビットのオフセット信号を減算することを特徴とするカオス信号発生器。
【請求項４】 ｐ（ｐは１以上の整数）ビットの入力ディジタル信号に、ディジタルテントマップを適用し、適用後のｐビットの出力ディジタル信号を出力するディジ
タルテントマッピング手段と、
ｐ−１ビットのオフセット信号を出力するオフセット算
出手段と、
前記オフセット算出手段が出力するｐ−１ビットのオフ
p‑1
セット信号を、ｐビットの２と加算し、ｐビットの信号に変換する加算手段と、
前記出力ディジタル信号から、前記加算手段の出力信号を減算する減算手段と、
前記減算後の出力ディジタル信号を１クロック遅延させて、前記ディジタルテントマッピング手段に、次の入力
ディジタル信号として供給する遅延手段と、
前記オフセット算出手段が出力するオフセット信号を更新した後に、前記遅延手段が最初に出力する入力ディジ
タル信号を記憶する記憶手段と、
前記記憶手段に記憶されている信号の値と、前記遅延手段が出力する入力ディジタル信号の値とを比較し、一致した場合に前記オフセット算出手段にクロック信号を印加し、前記オフセット算出手段にオフセットの更新動作を行わせるコンパレータと、を含み、前記入力ディジタル信号をカオス信号として外部に出力することを特徴とするカオス信号発生器。
【発明の詳細な説明】【０００１】【産業上の利用分野】本発明は、カオス信号発生器に関する。特に、ディジタル回路を用いて構成されているにもかかわらず、長い周期のカオス信号が得られるカオス
信号発生器に関する。
【０００２】【従来の技術】時間的に変化する信号値の大きさが予測できない信号をカオス信号と称し、自然界に発生するカ
タストロフィ的な自然現象の解明、あるいは予測をするためにこれらの現象を模擬する信号として有用であり、今後極めて重要な信号となることが予想されている。
【０００３】このような予測不能なカオス信号は、更に各種の産業分野におけるランダム信号としても用いられる。例えば、布地、台紙その他の表面に施される模様パターンの製作時においては、基本的なパターンに対して
前記カオス信号を付加することにより、基本パターンを予測できない方向あるいは大きさで変形させ、同一パタ

10

20

30

40

50

特許２８０１１５０
4ーンの生じない模様を容易に得ることができるという利点がある。
【０００４】また、このようなカオス信号は、ノイズシ
ャワー、あるいはコンピュータシステムのテスト用として用いられるランダムベクター信号としても用いられ、これらのカオス信号は同時に複数個発生するランダムシ
グナルをコンピュータの入力に供給し、これによって、コンピュータシステムその他の産業機器に対して、極めて短時間でその特性の検査を行い得る。
【０００５】従って、将来においても、このようなカオス信号は広い分野において要求される。
【０００６】従来においてこの種のカオス信号を得るた
めの最も簡単な手法の一つとして、一次元写像を用いたものがある。図２７はこの一次元写像による手法を説明するグラフである。図２７のグラフに示されているように、ここで用いられている一次元写像は関数Ｘｎ＋１＝
４Ｘｎ（１−Ｘｎ）である。尚、図２７のグラフは横軸
がＸｎを表し、縦軸がＸｎ＋１を表す。そして、このｎは０以上の整数である。つまり、初期値はＸ０であり、図２７のグラフにおいては初期値Ｘ０が０．１である場合についての値の変化の例が示されている。
【０００７】図２７に示されているように、初期値Ｘ０（＝０．１）に対して関数４Ｘｎ（１−Ｘｎ）を適用す
ることにより、Ｘ１（＝０．３５）が得られる。このＸ
１（＝０．３５）に対して同じ関数を再び適用するればＸ２が得られるが、図２７においては、これを図示的に求められるように、Ｘｎ＋１＝Ｘｎの直線もあわせて示している。このＸｎ＋１＝Ｘｎの直線はＩｄｅｎｔｉｔｙ Ｌｉｎｅと呼ばれる。
【０００８】このＩｄｅｎｔｉｔｙ Ｌｉｎｅを用いれば、前述したＸ１（＝０．３５）に対して上記関数を再び適用することが視覚的に容易になる。
【０００９】すなわち、図２７におけるＸｎの軸上の所定の値のＸｎから向かって上方向に（すなわち、Ｘｎ＋１の軸に平行に）線をのばして上記関数Ｘｎ＋１＝４Ｘ
ｎ（１−Ｘｎ）と交わった点を求めれば、その点のＸｎ＋１座標が、前記Ｘｎに前記関数Ｘｎ＋１＝４Ｘｎ（１−Ｘｎ）を適用した結果である。
【００１０】そして、このようにして得られたＸｎ＋１
を、新たなＸｎとして、再び上記関数Ｘｎ＋１＝４Ｘｎ（１−Ｘｎ）を適用するためには、まず、上記交点（Ｘｎ＋１＝４Ｘｎ（１−Ｘｎ）上の点）から横方向に向かって（すなわち、Ｘｎ＋１の値を一定にして）線をのばし、上述したＩｄｅｎｔｉｔｙ Ｌｉｎｅと交わる点を求める。このＩｄｅｎｔｉｔｙ Ｌｉｎｅ上はＸｎ＝Ｘ
ｎ＋１であるため、この求められた交点のＸｎ座標はＸｎ＋１と等しくなる。従って、この交点から再び関数Ｘ
ｎ＋１＝４Ｘｎ（１−Ｘｎ）に向かって縦方向の（Ｘｎ＋１軸と平行な）線をのばすことにより、この線と関数
Ｘｎ＋１＝４Ｘｎ（１−Ｘｎ）との交点を求める。する(3)5と、この交点のＸｎ＋１座標が新たな値を表す点となる。
【００１１】このように、関数Ｘｎ＋１＝４Ｘｎ（１−Ｘｎ）を繰り返し適用することにより、一連の数列Ｘ
０、Ｘ１、Ｘ２、Ｘ３、・・・が得られる。
【００１２】さて、関数Ｘｎ＋１＝４Ｘｎ（１−Ｘｎ）は、一般的にＸｎ＋１＝ａＸｎ（１−Ｘｎ）と書くことができる。そして、従来からこのａの値として、４以外の値を用いた場合についても、この関数の振る舞いが調
べられている。
【００１３】図２８には、Ｘｎ＋１＝ａＸｎ（１−Ｘｎ）のパラメータａを変化させた場合のこの関数による数列Ｘ０、Ｘ１、Ｘ２、Ｘ３、・・・の挙動を表すグラフが示されている。この図２８に示されているグラフは
縦軸がＸｎ（ｎ＝０、１、２、３、・・・）の値であり、横軸がｎの値である。このグラフには、上記パラメータａの値を変化させた場合の複数のグラフが、各パラメータについて初期値としてＸ０＝０．１，０．５，
０．９を与えた場合について示されている。例えば、ａ＝３．０の場合には、Ｘｎの値はおよそ０．６と０．７との間を振動することが理解されよう。また、ａ＝２．
５の場合には、Ｘｎの値はｎが大きくなるにつれて０．
６に収束する。また、ａ＝１．５の場合には０．３３（＝１／３）に収束し、ａ＝０．５の場合には０に収束する。
【００１４】また、図２９にはａ＝３．８の場合のＸｎの値の列のグラフが示されている。図２９に示されているように、およそ０．２からおよそ０．９５までの間で見かけ上ランダムに値が現れているように見える。
【００１５】このように、関数Ｘｎ＋１＝ａＸｎ（１−Ｘｎ）のパラメータａを変化させるとＸｎの値の列が一定の値に収束したり、ランダムな値を採り続けたりす
る。このパラメータａの値と、Ｘｎの採りうる値との関係を表したグラフが図３０に示されている。図３０に示されているグラフは周期倍分岐図と呼ばれている。このグラフでは、横軸はパラメータａであり、縦軸はＸｎ（ｎは十分大きいとしている）の採りうる値を示している。上述したように、パラメータａがおよそ３未満の場
合にはＸｎは一定の値に収束するが、ａが大きくなるに従って、Ｘｎの採りうる値の種類が増えていく。図３０に示されているように、ａがほぼ３以上になると、Ｘｎの採りうる値の個数が２種類になり、およそａが３．４５以上では４種類となる。
【００１６】図３０に示されている周期倍分岐図のパラメータａが２．８から４．０までの間を拡大したグラフが図３１に示されている。このグラフでも横軸がパラメータａを示し、縦軸はＸｎをそれぞれ示す。図３１に示されているように、パラメータａがおよそ３．５６５を越えるとＸｎの採りうる値はさらに８個に増える。また、図３１に示されている周期倍分岐図のパラメータａ

10

20

30

40

50

特許２８０１１５０
6
が３．５４から３．６４の間の拡大図が図３２に示されている。図３２に示されているように、パラメータａが３．５７を越えるとＸｎの採りうる値はさらに１６個に増える。ａが４になると、Ｘｎの値は０から１までの間に見かけ上ランダムに分布するようになる。
【００１７】このように、関数Ｘｎ＋１＝ａＸｎ（１−Ｘｎ）を用いて、特にパラメータａが４の時に見かけ上ランダムなカオス信号を得ることができる。
【００１８】同様のことが、他の関数を用いても実現される。単に三角形の山形の関数を用いてもカオス信号を作成することができる。例えば、次のような関数が好適である。
【００１９】
Ｘｎ＋１＝ｋ（Ｘｎ）（０≦Ｘｎ＜０．５）＝ｋ（−Ｘｎ＋１）（０．５≦Ｘｎ≦１．０）
この関数におけるパラメータｋを０から２．０までの間で変化させた場合の周期倍分岐図が図３３に示されている。図３３に示されているグラフの横軸はパラメータｋであり、縦軸はＸｎの値である。図３３に示されている
ように、パラメータｋが２になると見かけ上ランダムな
カオス信号が得られる。また、このような三角形状の関数を用いた場合は、上述した関数Ｘｎ＋１＝ａＸｎ（１−Ｘｎ）と異なり、採りうるＸｎの値が０から１の間で一様に分布することが知られている。
【００２０】図３４には、パラメータｋが０．５である
場合のＸｎの値の変化を表すグラフが示されている。図３４に示されているグラフは、横軸がｎを表し、縦軸がＸｎの値を表す。このグラフには初期値Ｘ０が０．１の場合と、０．５の場合と０．９の場合との３つの場合についてのＸｎの値の変化が示されているが、いずれの場合においてもおよそＸ１０以降においてはＸｎの値は０．０に収束している。
【００２１】図３５には パラメータｋが１．００である場合のＸｎの値の変化を表すグラフが示されている。
図３５に示されているグラフも横軸がｎを表し、縦軸がＸｎの値を表す。このグラフには初期値Ｘ０が０．１の場合と、０．５の場合と０．９の場合との３つの場合についてのＸｎの値の変化が示されているが、それぞれの場合において収束する値が異なっている。つまり、初期値Ｘ０が０．１の場合は収束する値は０．１である。また、初期値が０．５の場合もその収束する値は０．５である。一方、初期値Ｘ０が０．９の場合には収束する値
は０．１となる。
【００２２】図３６には、パラメータｋが１．１０である場合のＸｎの値の変化を表すグラフが示されている。
図３６に示されているグラフも横軸がｎを表し、縦軸がＸｎの値を表す。このグラフには初期値Ｘ０が０．１の場合と、０．５の場合と０．９の場合との３つの場合についてのＸｎの値の変化が示されているが、いずれの場
合も最終的な状態に近づく速度は異なるものの、およそ

(4)7０．５と、０．５５との間を往復するような振動状態に陥る。
【００２３】次に、図３７には、パラメータｋが１．２５である場合のＸｎの値の変化を表すグラフが示されている。図３７に示されているグラフも横軸がｎを表し、縦軸がＸｎの値を表す。このグラフには初期値Ｘ０が０．１の場合と、０．５の場合と０．９の場合との３つの場合についてのＸｎの値の変化が示されているが、いずれの場合も最終的な状態に近づく速度は異なるものの、およそ０．５と、０．６との間を往復するような振動状態に陥る。
【００２４】また、図３８には、パラメータｋが１．９９である場合のＸｎの値の変化を表すグラフが示されている。図３８に示されているグラフも横軸がｎを表し、縦軸がＸｎの値を表す。このグラフには初期値Ｘ０が０．１の場合と、０．５の場合と０．９の場合との３つの場合についてのＸｎの値の変化が示されているが、いずれの場合も、およそ０．０と、１．０との間を一見す
るとランダム状に動くカオス信号である。
【００２５】以上述べたように、所定の一次写像である
所定の関数を用いてカオス信号を得る手法が、従来知られている。
【００２６】【発明が解決しようとする課題】しかしながら、上記手法はあくまでも数学理論に基づくものであり、そのた
め、数値は実数として取り扱う必要がある。すなわち、実際の装置として構成するにはアナログ信号による装置としなければならない。
【００２７】近年、ディジタル技術の進展に伴い、ディジタル信号を取り扱う装置においてもランダムなカオス信号を用いる必要が生じている。このようなディジタルシステムにおいて、上記のような山形の関数を用いてカオス信号を得ようとすると、例えば、図３９に示されているような入出力関係を有するディジタルテントマップ
を用いることが第一に考えられよう。
【００２８】図３９に示されているのは、３ビットのディジタル信号を用いて、上述したような山形の三角形状の関数、すなわちディジタルテントマップを表すグラフである。また、図４０には、同じく４ビットの場合のディジタルテントマップを表すグラフが示されている。こ
こで、横軸はＸｎを表し、縦軸はＸｎ＋１を表すことになる。一般にディジタルテントマップを定義する式は、
以下のように表される。
【００２９】
Ｘｎ＋１＝２（Ｘｎ）＋１（０≦Ｘｎ＜２
p‑1
）
p
p‑1
p
＝２（２ −１−Ｘｎ）（２≦Ｘｎ＜２ ）
ここで、ｐはビット数を表し、図３９に示されているグラフにおいてはｐは３であり、図４０に示されているグラフにおいてはｐは４である。このようなディジタルテ

10

20

30

40

50

特許２８０１１５０
8
ントマップを用いてカオス信号を得るための構成の例が
図４１に示されている。図４１に示されているように、
ディジタルテントマップを実現するデジタルテントマッ
ピング手段（Ｔｅｎｔ Ｍａｐｐｉｎｇ）１０と、１クロックの時間遅延を生じさせるディレイエレメント（Ｄｅｌａｙ Ｅｌｅｍｅｎｔ）（遅延要素）１２とを組み合わせループを形成することによって、カオス信号発生器は構成されている。図４１において説明されているよ
うに、ディジタルテントマッピング手段１０は、３ビットのディジタルテントマップを記録したテーブル、例えばＲＯＭ等により構成されており、入力されるＸｎを、Ｘｎ＋１に変換する。一方、ディレイエレメント１２
は、ディジタルテントマッピング手段１０から出力されたＸｎ＋１を、１クロックだけ時間遅延させる。これによって、Ｘｎ＋１は、次の周期においてはＸｎとして用いられる。
【００３０】換言すれば、このディレイエレメント１２
は、ｉｄｅｎｔｉｔｙ ｌｉｎｅを表したものであるとも言えよう。このディレイエレメント１２によって１クロックだけ遅延された信号は、次の周期においてディジ
タルテントマッピング手段１０に入力される。
【００３１】このような、ディジタルテントマップによるカオス信号の発生の様子を説明するための模式図が図４２に示されている。図４２に示されているように、初期値Ｘ０が「０」の場合には、ディジタルテントマッピ
ング手段によって、Ｘ１が「１」と算出される。この「１」であるＸ１がディレイエレメント１２が実現しているｉｄｅｎｎｔｉｔｙ ｌｉｎｅを介して、再びディジタルテントマッピング手段１０に印可される。その結果、Ｘ２として、「３」が算出される。以下、同様にして、Ｘ３、Ｘ４、Ｘ５、Ｘ６が、「７」、「０」、「１」が算出される。このような繰り返し（ｉｔｅｒａｔｉｏｎ）から、容易に理解されるように、この例によるＸｎの値は、「０」、「１」、「３」、「７」の繰り返しとなる。この繰り返しの値は初期値によって変わり、初期値を「０」とすれば上述したシーケンスの信号が得られ、初期値を「２」とすれば「２」、「５」、「４」、「６」という順の信号が得られる。このように、３ビットの場合の最大周期は４周期である。
【００３２】尚、４ビットのディジタルテントマップを使用しても同様に一定のシーケンスの信号の列が得られる。図４１におけるディジタルテントマッピング手段１
０のディジタルテントマップとして、図４０に示されている４ビットのディジタルテントマップを採用すると、得られるＸｎの値の列は次の４種類存在する。
【００３３】「０」、「１」、「３」、「７」、「１５」「２」、「５」、「１１」、「８」、「１４」「４」、「９」、「１２」、「６」、「１３」「１０」、「１０」、「１０」、「１０」、「１０」(5)特許２８０１１５０

9
10
この４種類のＸｎの列から容易に理解されるように、４＊ 【００３５】Ｍ系列は、０と１とから成る系列、すなわ
ビットの場合の最大周期は５である。一般に任意のビッ
ち１ビットの系列である。しかし乱数列として、通常用
ト数ｐにおける最大周期はｐ＋１であることを本願発明いられるのは、例えば合同抱乱数のように、もっと桁数
者は実験的に確認した。
の大きい数列である。そこで、Ｍ系列を基にして、Ｌ【００３４】しかし、このｐ＋１という周期は、表現で（Ｌ≧２）ビットの２進数の系列＜ｘt ＞を、次のようきる数からすると、極めて短い周期であると言えよう。
にして生成する。
例えば、一定のランダムな値を生成する手法としていわ【００３６】
ゆるＭ系列がよく知られている。
＊
ｘt ＝０．ａt+τ１ ａt+τ２ ・・・ａt+τＬ（２進数表現）N
ここで、τ１、τ２・・・、τＬは互いに異なり、ｔに 10 さＬは、一般にＬ＝２ −１で、与えられる。ここで、無関係な定数である。τ１＝０としても一般性を失わな
Ｎは、シフトレジスタの段数である。
いので、以降τ１＝０とする。
【００４１】尚、ＥＸＯＲ接続されたレジスタが常にＭ【００３７】＜ｘt ＞は、＜ａt ＞の位相を適当にずら系列を発生するわけではなく、帰還端子に依存することしたものを各ビットに配置して構成される。つまり、＜になる。図４５には、Ｎの値に対して、Ｍ系列を発生しｘt ＞の各ビット位置に現れる数列は、同一の漸化式に得るような帰還関数が、Ｎ＝１８まで示されている。
よって生成される。したがって、次の漸化式を用いるこ【００４２】また、ＥＸＯＲ関数の否定関数を帰還すれとによって、＜ｘt ＞を高速に生成することができる。
ば、同じレジスタ長のままで他のＭ系列を発生すること【００３８】ができ，このとき状態Ｓ0 ＝００００は、ロック・イン
ｘt ＝ｃ1 ｘt‑1 ＋ｃ2 ｘt‑2 ＋・・・＋ｘt‑p
状態ではなくなる。以上述べたこれらの回路は、周期性
尚、上式における「＋」はビット毎の繰り上がりなしの 20 があるが、出力シーケンスの数字が明らかに不規則性を
足し算を表す。これは、多くの計算機に備えられている有するため、疑似乱数発生器として使用されている。
排他的論理和（ＥＸＯＲ）の演算機能を使用することに【００４３】このように、ディジタルテントマップをそより高速に処理することができる。特に特性多項式ｆがのまま用いたカオス信号発生器においては得られる信号
３項式の周期は、例えばＭ系列などで生成した乱数列と比較しqpｆ（Ｄ）＝１＋Ｄ ＋Ｄ（ｑ＜ｐ）て極めて短いので、実用に供することは極めて困難であの場合には上記ｘt の漸化式は、った。
ｘt ＝ｘt‑q ＋ｘt‑p【００４４】本発明は、上記従来の課題に鑑みなされたとなり、１回の排他的論理和の演算によって乱数１個がものであり、その目的は、ディジタルテントマップを用生成されるので、大幅に高速化することができる。
いたカオス発生器であって、長い周期の信号を発生させ【００３９】また、このＭ系列を発生する装置の例が図 30 ることが可能なカオス信号発生器を提供することであ４３に示されている。図４３には４段Ｍ系列シフト・レ
る。
ジスタの回路図が示されている。この４段Ｍ系列シフト【００４５】
・レジスタは、初段への帰還入力Ｄ0 がＤ0 ＝Ｑ2 ＋Ｑ【課題を解決するための手段】上記目的を達成するため3 となるように、図中の２番目及び３番目の段からＥＸに、第一の本発明は、入力ディジタル信号に、ディジタ
ＯＲ（排他的論理和）帰還を付けている。ここで「＋」ルテントマップを適用し、適用後の出力ディジタル信号
は、排他的論理和を表す。このレジスタの初期状態をＱを出力するディジタルテントマッピング手段と、オフセ
0 ＝１、Ｑ1 ＝０、Ｑ2 ＝０、Ｑ3 ＝０とすると、Ｄ0
ット信号を出力するオフセットカウンタと、前記出力デ＝Ｑ2 ＋Ｑ3 ＝０＋０となるので、次のクロックパルス
ィジタル信号から前記オフセット信号を減算する減算手が入ると、レジスタの内容はＱ0 ＝０、Ｑ1 ＝１、Ｑ2
段と、前記減算後の出力ディジタル信号を１クロック遅＝０、Ｑ3 ＝０となる。このようにして求めたレジスタ 40 延させて、前記ディジタルテントマッピング手段に、次の状態に関する完全なシーケンスが図４４に示されていのクロックの入力ディジタル信号として供給する遅延手る。図４４に示されている表において、ｆは各状態での段と、前記オフセットカウンタがカウント動作を行った
帰還関数である。
後に、前記遅延手段が最初に出力する入力ディジタル信【００４０】このシフトレジスタの状態数は、全部で１号を記憶する記憶手段と、前記記憶手段に記憶されてい５個あり、この数は、ＥＸＯＲ帰還を有する４段シフトる信号の値と、前記遅延手段が出力する入力ディジタル
レジスタの採りうる最大の状態数である。従って、これ信号の値とを比較し、一致した場合に前記オフセットカ
を最大周期系列、すなわちＭ系列と呼ぶのである。状態
ウンタにクロック信号を印加し、前記オフセットカウン
Ｓ0 ＝００００は、これ以上状態が変わることのないい
タにカウント動作させるコンパレータと、を含み、前記
わゆる「ロック・イン」状態であるため、シーケンスに入力ディジタル信号をカオス信号として外部に出力するは含まれていない。このような回路に対するＭ系列の長 50 ことを特徴とするカオス信号発生器である。

(6)11【００４６】上記目的を達成するために、第二の本発明
は、前記第一の本発明のカオス信号発生器において、前p‑1
p
記オフセットカウンタは、２以上で、２ −１以下の範囲の値（ｐは発生されるカオス信号のビット数）の信号のみを出力することを特徴とするカオス信号発生器
である。
【００４７】上記目的を達成するために、第三の本発明
は、第一の本発明のカオス信号発生器において、前記オ
フセットカウンタの出力するオフセット信号を、ｐビッ
p‑1
トの２と加算し、ｐビットのディジタル信号（ｐは発生するカオス信号のビット数）に変換する加算手段、を含み、前記オフセットカウンタはｐ−１ビットのオフ
セット信号を出力するカウンタであり、前記減算手段
は、前記出力ディジタル信号から、前記加算手段が出力するｐビットのオフセット信号を減算することを特徴とするカオス信号発生器である。
【００４８】上記目的を達成するために、第四の本発明
は、ｐ（ｐは１以上の整数）のビットの入力ディジタル
信号に、ディジタルテントマップを適用し、適用後のｐビットの出力ディジタル信号を出力するディジタルテン
トマッピング手段と、ｐ−１ビットのオフセット信号を出力するオフセット算出手段と、前記オフセット算出手段が出力するｐ−１ビットのオフセット信号を、ｐビッ
p‑1
トの２と加算し、ｐビットの信号に変換する加算手段と、前記出力ディジタル信号から、前記加算手段の出力信号を減算する減算手段と、前記減算後の出力ディジ
タル信号を１クロック遅延させて、前記ディジタルテン
トマッピング手段に、次のクロックの入力ディジタル信
号として供給する遅延手段と、前記オフセット算出手段
が出力するオフセット信号を更新した後に、前記遅延手段が最初に出力する入力ディジタル信号を記憶する記憶
手段と、前記記憶手段に記憶されている信号の値と、前記遅延手段が出力する入力ディジタル信号の値とを比較し、一致した場合に前記オフセット算出手段にクロック信号を印加し、前記オフセット算出手段にオフセットの更新動作を行わせるコンパレータと、を含み、前記入力
ディジタル信号をカオス信号として外部に出力することを特徴とするカオス信号発生器である。
【００４９】【作用】本発明によれば、ディジタルテントマッピング
手段の出力信号から、所定のオフセット信号を減算し、且つ、同じ値のカオス信号が出力される度にオフセットを更新したので、長い周期を有するカオス信号が得られる。
【００５０】また、オフセットカウンタの出力するオフ
p‑1
p
セットの値を２〜２ −１の範囲に制限したので、長い周期を有しつつ、且つ、一様性をも満足しうるカオス信号が得られる。このオフセットの範囲は実験により見い出したものである。
【００５１】また、一様性を満足するために、オフセッ

10

20

30

40

50

特許２８０１１５０
12
トの値の範囲を上記範囲に制限することは、ｐ−１ビッ
p‑1
トのカウンタと、ｐビットの２と前記カウンタの出力信号とを加算する加算手段とを用いれば容易に実現可能である。
【００５２】また、上記カオス信号発生器によれば、オ
フセットは順にカウンタにより所定の値を加算又は減算することにより更新されるが、このオフセット信号をカ
オス信号発生器により発生させることも好適であり、上記のカオス信号発生器に比べて、よりランダムな信号を得ることが可能である。
【００５３】【実施例】以下、図面に基づき本発明の好適な実施例を説明する。
【００５４】上述したように、通常のディジタルテント
マップから生成される時系列は周期が極めて短い。
【００５５】写像関数から所定のカオス信号を出力する手法においては、この写像関数の高さを変えることによって、異なる時系列データが得られることが知られている。このことを表す説明図が図１に示されている。図１の（ａ）は、放物線の関数の高さを変化させた場合の変化の様子を示す説明図であり、図１の（ｂ）は、三角型の関数の山の高さを変化させた場合の変化の様子を示す
説明図である。
【００５６】従って、適当なタイミングで写像関数の高さを変化させることにより、異なる時系列データを発生させ、時系列データ全体としての周期を長くすることも考えられるが、ハードウェアが複雑になるため、現実的とは言えない。すなわち、写像関数の高さを変えるに
は、乗算等を使用しなければならず、ハードウェア規模
及び実行速度の点から見て、実際的ではない。
【００５７】そこで、本実施例においては、写像関数を上下に移動（シフト）させることよって、異なる時系列
データを発生させている。このように、写像関数を上下にシフトさせた場合の関数のグラフの形状の変化が図２に示されている。すなわち、写像関数に所定のオフセットを加えるのである。これは、図３に示されているように、ｉｄｅｎｔｉｔｙ ｌｉｎｅを上下に動かすことと等価である。つまり、写像関数の形を変えずに、ｉｄｅｎｔｉｔｙ ｌｉｎｅを変化させるのである。これはもちろん、図４に示されているように、ｉｄｅｎｔｉｔｙ
ｌｉｎｅの前に所定のオフセットを挿入する手段（オフセット関数）を設けることによっても等価な回路を実現可能である。図４においては、写像関数と、ｉｄｅｎｔｉｔｙｌｉｎｅと、新たに設けた所定のオフセット関数との３つの関数のグラフが示されている。
【００５８】本実施例において特徴的なことはこのように写像関数を適宜変化させることにより、得られる時系
列データの周期を長くしたことである。このように、写像関数をいわば「動かす」ことによって、短い周期でデータが繰り返して発生することを防止し、長周期の時系

(7)13
列データを得ようとするものである。本実施例においてはこのように写像関数のパラメータを変化させながら、時系列データの生成を繰り返すので、パラメトリック・
イタレーションと呼ぶ。
【００５９】本実施例においては、パラメータとして、
写像関数に加えられるオフセットを変化させた例を示す。また、このオフセットを変化させる手法として大きく２種類の手法について説明する。本実施例においては、この２種類の手法をそれぞれＴｙｐｅ１、Ｔｙｐｅ２と呼ぶ。
【００６０】１．１ Ｔｙｐｅ１のカオス信号発生器
このＴｙｐｅ１のカオス信号発生器においては、上記オ
フセットは０、１、２、３のように順番に１つずつ増やされていくのである。本実施例においては、このオフセットを加えることは、減算器により実現している。この減算器は、ディジタルテントマッピング手段とディレイ
エレメントとの間に挿入されている。
【００６１】図５には、本実施例に係るカオス信号発生器の構成ブロック図が示されている。図５に示されているように、このカオス信号発生器は、ＲＯＭ等を用いて構成されているディジタルテントマッピング手段１００と、ディレイエレメント１０２と、減算器１０４とを含んでいる。そして、ディジタルテントマッピング手段１００の出力信号が減算器１０４の一方の入力端子に供給されており、この減算器１０４の出力信号はディレイエ
レメント１０２の入力端子に供給されている。そして、
このディレイエレメント１０２の出力信号は、ディジタ
ルテントマッピング手段１００の入力端子に供給されている。
【００６２】本実施例において特徴的なことは、ディジ
タルテントマッピング手段１００の出力信号に、減算器
１０４において所定のオフセットが減算されることである。そして、この減算後の信号が、ディレイエレメント
１０２に供給されるのである。この減算器１０４の他方の入力端子にはオフセットカウンタ１０６の出力信号が供給されており、ディジタルテントマッピング手段１００の出力信号は、このオフセットカウンタ１０６が出力するオフセットの分だけ減算されるのである。
【００６３】ディレイエレメント１０２の出力信号は、
前述したディジタルテントマッピング手段１００に供給されるとともに、レジスタ１０８とコンパレータ１１０とにも供給されている。レジスタ１０８は、オフセット
カウンタ１０６がカウントアップした後、１クロック後のディレイエレメント１０２の出力信号を記憶保持する。すなわち、オフセットカウンタ１０６がインクリメ
ントし、新たなオフセットが加えられた最初のデータが１クロック後にディレイエレメント１０２から出力されるが、その最初のデータがレジスタ１０８に記憶保持されるのである。
【００６４】一方、コンパレータ１１０は、このレジス

10

20

30

40

50

特許２８０１１５０
14
タ１０８に記憶保持されている値と、ディレイエレメン
ト１０２から出力されるデータとを常に監視しており、両データが一致した場合に一致信号を出力するのである。そして、上述したように、この一致信号が出力されると、オフセットカウンタ１０６がカウントアップするのである。レジスタ１０８に記憶保持されている値と、
ディレイエレメント１０２から出力されるデータとが一致する場合とは、オフセットカウンタ１０６が所定の値をオフセットとして出力した後に、ディレイエレメント
１０２から同じ値が出力された場合である。上述したよ
うに、レジスタ１０８は、オフセットカウンタ１０６がカウントアップし、新たな値がオフセット値として出力された後の最初のデータを記憶保持する。このレジスタ
１０８の記憶保持する値がディレイエレメント１０２の出力信号の値と一致するということは、同一のオフセッ
ト値に対して同一の値がディレイエレメント１０２から出力されたことを意味し、このことはすなわちディジタ
ルテントマップにおける一周期分のデータが出力されて、二周期目（つまり一周期目と同一）のデータがちょうど出力し始めていることを意味する。
【００６５】尚、本実施例においては便宜上、図５に示されているように、ディジタルテントマッピング手段１００の出力信号をＸ ｎ＋１で表し、減算器１０４の出力信号を新たにＸｎ＋１で表すことにしている。また、
図５中のｐは、ディジタルデータのビット数を表す。
【００６６】図６には、本実施例のカオス信号発生器の動作を表すフローチャートが示されている。
【００６７】まず、電源投入又は外部からのリセット信号等により、本カオス信号発生器の初期設定がステップ
６−１において行われる。このステップ６−１においては、初期値であるＸ０の設定と、オフセット（ｏｆｆｓｅｔ）の設定と、ループ変数であるｎを０にする設定とが行われる。
【００６８】次にステップ６−２においては、この初期値Ｘ０の値がレジスタ（ｒｅｇｉｓｔｅｒ）１０８に記憶保持される。
【００６９】ステップ６−３においては、Ｘｎが外部にカオス信号として出力される。
【００７０】ステップ６−４においては、ディジタルテ
ントマッピング手段１００において、外部に出力したＸｎの値の写像が行われる。この写像の結果がＸ ｎ＋１
である。
【００７１】ステップ６−５においては、上記写像の結果得られた値Ｘ ｎ＋１からオフセット（ｏｆｆｓｅｔ）値が減算される。この減算によってＸｎ＋１が得られる。
【００７２】ステップ６−６においては、ループ変数であるｎがインクリメント、すなわち＋１される。
【００７３】次にステップ６−７において、オフセット（ｏｆｆｓｅｔ）を変えた直後か否かが検査される。す(8)15
なわち、オフセット値に対する最初のカオス信号（時系
列データ）であるか否かが検査されるのである。その結果、オフセットを変えた直後である場合にはステップ６−８に処理が移行し、オフセットを変えた直後でない場
合にはステップ６−９に処理が移行する。
【００７４】ステップ６−８においては、Ｘｎをレジス
タ（ｒｅｇｉｓｔｅｒ）に記憶させる。このように、あるオフセット値における最初に出力されたカオス信号（時系列データ）をレジスタ（ｒｅｇｉｓｔｅｒ）に記憶させることにより、同一のオフセット値に対して同一のＸｎが出力されたか否かを検出することができるようにするものである。尚、このステップ６−８の処理の後は前述したステップ６−３に処理が移行する。
【００７５】ステップ６−９においては、Ｘｎとレジスタの値が等しいか否かが検査される。これは同一のオフセット値に対してそのオフセット値に変更されてから最初のＸｎと同一の値のカオス信号（時系列データ）が出
力されたか否かを検査するものである。ここで、同一のデータが出力されたと判断された場合には、次のステッ
プ６−１０に処理が移行し、同一でないと判断された場
合には上述したステップ６−３に処理が移行する。
【００７６】ステップ６−１０においてはオフセット（値）がインクリメントされる。これは同一のオフセットに対して同一のＸｎが出力されたので、そのオフセットに対する一周期のデータが出力され終わったことを意味する。従って、かかる場合には、本ステップにおいてオフセットを更新すべくオフセット（値）のインクリメ
ントを行うのである。
【００７７】次に、本実施例においてコンパレータ１１０がデータの一致を検出した場合の本カオス信号発生器の動作の例を具体的な数値に基づいて詳細に説明する。
図７には、本実施例の動作についての説明図が示されている。この説明図は、上記図４と同様に、ディジタルテ
ントマップと、オフセット関数と、ｉｄｅｎｔｉｔｙｌ
ｉｎｅの関数のそれぞれのグラフが示されている。また、この説明図においては、初期値が「０」であり、オフセットが「０」である状態からの動作が説明されている。さらに、ビット数ｐは３である。
【００７８】まず、初期値Ｘ０は「０」であるから、時系列データは、「０」、「１」、「３」、「７」、「０」と出力される。最初の初期値Ｘ０の「０」という値はレジスタ１０８に記憶保持される。従って、Ｘ４が「０」であることから、Ｘ４が出力された時点で一周期が経過したことがわかる。上述したように、一周期が経過したことがコンパレータ１１０において検出されるとコンパレータ１１０は一致信号を出力する。すると、オ
フセットカウンタ１０６がカウントアップし、オフセッ
トが「１」に更新される。このオフセットが「１」に更新されたことは、図７中のオフセット関数のグラフが（１）から（２）に変化することによって表される。

10

20

30

40

50

特許２８０１１５０
16【００７９】このようにして、オフセットが「１」の状態で引き続いて時系列データが出力される。オフセット
が「０」の状態における最後のデータ「０」に基づいて、まずディジタルテントマッピング手段１００により、この「０」は「１」に変換される。これは図７の左上のグラフに示されていることであり、ディジタルテン
トマッピング手段１００の出力信号Ｘ ｎ＋１が「１」となることが理解されよう。次にこの「１」が図７中の（２）で示される関数に従って変更される。この結果、「１」は「０」に変化し、最終的にＸｎとして「０」が出力される。
【００８０】すなわち、本実施例に係るカオス信号発生器においては、上述したようにまずオフセットが「０」の状態で「０」、「１」、「３」、「７」、「０」と出力され、次にオフセットが「１」の状態で「０」と出力される。この最後のＸ５（その値は「０」）がオフセッ
トが「１」の状態における最初の時系列データであるので、レジスタ１０８に記憶保持される。
【００８１】また、オフセット「１」の状態では出力される時系列データとして「０」が繰り返されるので、次のＸ６が「０」であり、先にレジスタ１０８に記憶保持されたＸ５のデータと一致することが検出される。すると、上述したのと同様に、コンパレータ１１０から一致
信号が出力され、オフセットカウンタ１０６がカウントアップする。すなわちオフセットの値が新たに「２」となるのである。このように、オフセットの値が「１」から「２」になる様子が図８に示されている。図中（２），（３）はそれぞれオフセットの値が「１」，「２」の場合のオフセット関数である。
【００８２】「０」であるＸ５がディジタルテントマッ
ピング手段１００において「１」に変換され、これがオ
フセット関数（２）により「０」に変換され、Ｘ０として現われる。オフセット関数（２）によって既に「０」が出ているのでここでオフセットを「１」から「２」に更新し、オフセット関数を（２）から（３）に変更する。次にＸ６である「０」はディジタルテントマッピン
グ手段１００において「１」に変換され、これは新しい
オフセット関数（３）により「７」に変換され、ディレ
イエレメント１０２からＸ７として出力される。以下、同様にして、このオフセットの値が「２」の状態でＸ７＝「７」、Ｘ８＝「６」、Ｘ９＝「０」、Ｘ１０＝「７」と時系列データが出力される。そして、このＸ１
０が「７」であることがコンパレータ１１０によって検出された時点で再びオフセットが更新される。以下、同様にして、同一のオフセット値に対して同一の値が出力された場合に、オフセット値を更新していくことにより、極めて長い周期のカオス信号を得ることができる。
【００８３】尚、図７及び８において＾が挿入されているところは、その時点においてオフセット値が更新されたことを表す。以上のようにして本実施例においては順(9)17に、「０」、「１」、「３」、「７」、「０」＾「０」、「０」＾「７」、「６」、「０」、「７」＾「５」、「１」、「０」、「６」、「７」、「５」＾「０」、「５」、「０」＾「４」・・・、のようにカオス信号（時系列データ）が出力される。本実施例に係るカオス信号発生器によって発生したカオス信号の最初の５０個の例が図９に示されている。図９には、横軸が時間ｎ（Ｔｉｍｅ）を表し、縦軸はカオス信号の値（Ｓｉｇｎａｌ Ｌｅｖｅｌ）を表すグラフが示されている。
また、このグラフの下部には、オフセット関数（ｏｆｆｓｅｔ ｆｕｎｃｔｉｏｎ）のグラフの形を表す番号が示されている。尚、本実施例に係るカオス発生器の出力するカオス信号の周期は２９１周期となり、単にディジ
タルテントマッピングを用いた場合（最大周期は４）と比較して大幅に周期を長くすることが可能となった。
【００８４】このように、Ｔｙｐｅ１のカオス信号発生器によれば長周期のカオス信号を得ることができるが、周期は初期値によっても変化することが本願発明者によって確認されている。また、カオス信号（時系列データ）に一様性が得られず、ビット数が多くなるほど、分布に２つの山がでてくる傾向にある。例えば、データのビット幅が３ビットであって、初期値が０の場合の１周期分のデータ（２９１個）のヒストグラムが図１０に示されている。図１０に示されているヒストグラムにおいて、縦軸は頻度（Ｆｒｅｑｕｅｎｃｙ）を表し、横軸は信号の値（Ｓｉｇｎａｌ Ｌｅｖｅｌ）を表す。また、
データのビット幅が８ビットであって、初期値が３である場合の１周期分のデータ（２，４３３，１５８個）のヒストグラムが図１１に示されている。図１１についても、図１０と同様に、縦軸は頻度（Ｆｒｅｑｕｅｎｃｙ）を表し、横軸は信号の値（Ｓｉｇｎａｌ Ｌｅｖｅｌ）を表す。
【００８５】１．２ 非一様分布の改善
オフセットの状態と時系列のヒストグラムとの関係について以下説明する。
【００８６】例えば、８ビットの場合にはオフセットの値は０〜２５５の範囲で変化するが、この範囲を、説明の便宜上４つの区間に分割し、各領域におけるヒストグ
ラムを上述したヒストグラムと同様に求める。
【００８７】４つの区間は（ａ）：０〜６３と、（ｂ）：６４〜１２７と、（ｃ）：１２８〜１９１と、（ｄ）：１９２〜２５５と、の４つの区間である。これ
ら４つの区間をオフセット関数のグラフ上で表すと、図１２に示されているように各区間に対応する領域として表現される。これらの４つの区間に対するヒストグラム
が、図１３から図１６にそれぞれ示されている（図１
３：（ａ）区間、図１４：（ｂ）区間、図１５：（ｃ）
区間、図１６：（ｄ）区間）。
【００８８】ここで、区間（ｃ）（ｄ）において、つまりオフセットが１２８〜２５５の範囲においては、カオ

10

20

30

40

50

特許２８０１１５０
18
ス信号（時系列データ）の値はその区間において一様に分布していることが上記図１５、１６から実験的に確認される。本願発明者は、８ビット以外の他のビット数の場合にもほぼ同様の傾向があることを確認した。
【００８９】従って、カオスデータ（時系列データ）の非一様分布の原因はオフセットの状態にあるといえる。
一様分布となることが期待されるオフセットの状態は、
p‑1p
図１７に示されているように、αの範囲が２〜２−１（ここで、ｐはビット数である）となる場合である。
【００９０】このような実験結果から、カオス信号（時系列データ）が一様分布となるような範囲内でオフセッ
トを変化させることも好適である。Ｔｙｐｅ１のカオス
信号発生器においてオフセットの変化する範囲を図１７の（α）の範囲でのみ動かすように制限したカオス信号
発生器の構成ブロック図が図１８に示されている。
【００９１】図１８に示されているように、この改良されたＴｙｐｅ１のカオス信号発生器においては、オフセ
ットカウンタ２０６がｐ−１ビットで構成されていることである。このオフセットカウンタ２０６の出力信号に
p‑ 1
加算器２０４ｂにおいて２を加算することにより、
p‑1
p
減算器２０４ａに供給される減数は２〜２ −１の範囲の数となる。この減算器２０４ａは、前述した図５に示されているＴｙｐｅ１のカオス信号発生器の減算器
２０４と同等の構成要素である。つまり、図１８に示されている構成が図５に示されている構成と異なる点は、オフセットカウンタ２０６のビット数が１つ小さいことと、新たに加算器２０４ｂがもうけられている点である。これらの構成により、Ｘ ｎ＋１から減算される数
p‑1
pを２〜２ −１の範囲の数とすることができ、得られる信号列の一様性が確保される。
【００９２】図１８の構成によれば、具体的に次のような結果が得られた。
【００９３】ビット数が３ビットであって、初期値が２の場合のカオス信号（時系列データ）（初期点から５０
点まで、１１２周期）のグラフが図１９に示されている。図９に示されているグラフは、縦軸が信号の値（Ｓｉｇｎａｌ Ｌｅｖｅｌ）を表し、横軸がＸｎのｎ、すなわち換言すれば時間（Ｔｉｍｅ）を表すものである。
尚、この図１９も図９と同様に、その下部にオフセット
関数（ｏｆｆｓｅｔ ｆｕｎｃｔｉｏｎ）の値が記載されている。
【００９４】ビット数が３ビットであって、初期値が２の場合のカオス信号（時系列データ）の一周期分（１１２周期）のデータのヒストグラムが図２０に示されている。このヒストグラムにおいて、縦軸は頻度（Ｆｒｅｑｕｅｎｃｙ）を表し、横軸は信号の値（Ｓｉｇｎａｌ
Ｌｅｖｅｌ）を表す。
【００９５】ビット数が８ビットであって、初期値が０の場合のカオス信号（時系列データ）の一周期分（１，

(10)
19
７２６，２０１周期）のデータのヒストグラムが図２１に示されている。このヒストグラムにおいても同様に、
縦軸は頻度（Ｆｒｅｑｕｅｎｃｙ）を表し、横軸は信号の値（Ｓｉｇｎａｌ Ｌｅｖｅｌ）を表す。
【００９６】この図２０及び２１に示されているヒスト
グラムから理解されるように、この改良型のＴｙｐｅ１のカオス信号発生器によれば、一様性を有するカオス信号（時系列データ）を得ることができる。
【００９７】このようにして得られたカオス信号の一様2性を検証するために、χ 検定を行った。データ幅が８ビットであり、初期値が０の場合の１００，０００点の
2
データを１６分割した場合のχ 検定の結果は、７．８2４でありχ 15 （０．０５）＝２５．０以下となり、有意水準５パーセントで等確率性が保証された。
【００９８】従って、この改良型のＴｙｐｅ１のカオス
信号発生器によるカオス信号は、一様乱数として十分に使用可能である。
【００９９】２． Ｔｙｐｅ２のカオス信号発生器
次にＴｙｐｅ２のカオス信号発生器について説明する。
【０１００】上記Ｔｙｐｅ１のカオス発生器においてはオフセットを０、１、２、３のように順番に１つずつ増やしていったが、Ｔｙｐｅ２のカオス発生器においては、乱数により、オフセット値を決定していく。この乱数を発生するカオス信号発生器は、上述した改良型のＴ
ｙｐｅ１のカオス信号発生器を用いる。
【０１０１】このように、カオス信号発生器の出力信号をオフセットとして利用するＴｙｐｅ２のカオス信号発生器のブロック構成図が図２２に示されている。ここでオフセットとして利用するのはＴｙｐｅ１のカオス信号
発生器３０６である。
【０１０２】このＴｙｐｅ１のカオス信号発生器３０６はｐ−１ビットの乱数（カオス信号）をコンパレータ３
１０から一致信号が出力される度に出力する。このＴｙ
ｐｅ２のカオス信号発生器の周期を以下に示す。
【０１０３】データ幅が３ビットであり、初期値が０の場合のカオス信号（時系列データ）の周期は１８９となった。また、この場合の初期値から５０点までの信号の値のグラフが図２３に示されている。図２３に示されているグラフは、図１９などのグラフと同様に、縦軸が信号の値（Ｓｉｇｎａｌ Ｌｅｖｅｌ）を表し、横軸がＸ
ｎのｎ、換言すれば時間（Ｔｉｍｅ）を表す。
【０１０４】また、データ幅が３ビットであり、初期値が０の場合の一周期分（１８９信号点）のカオス信号（時系列データ）のヒストグラムが図２４に示されている。図２４に示されているヒストグラムは、図１０などのヒストグラムと同様に、縦軸が頻度（Ｆｒｅｑｕｅｎｃｙ）を表し、横軸が信号の値（Ｓｉｇｎａｌ Ｌｅｖｅｌ）を表す。
【０１０５】また、データ幅が８ビットであり、初期値が０の場合の一周期分（２６８，４３５，４５６信号

10

20

30

40

50

特許２８０１１５０
20点）のカオス信号（時系列データ）のヒストグラムが図２５に示されている。図２５に示されているヒストグラ
ムは、図２４のヒストグラムと同様に、縦軸が頻度（Ｆｒｅｑｕｅｎｃｙ）を表し、横軸が信号の値（Ｓｉｇｎａｌ Ｌｅｖｅｌ）を表す。
【０１０６】また、データ幅が８ビットであり、初期値が０の場合の１０００，０００点のデータを１６分割し22た場合のχ 検定の結果は１０．８０でχ 15 （０．０５）＝２５．０以下となり、有意水準５パーセントで、等確立性が保証された。従って、このＴｙｐｅ２のカオ
ス信号発生器の出力信号を一様乱数として種々の利用に供することが可能である。
【０１０７】３． 最大周期の比較
以上述べたように、本実施例によれば、通常のディジタ
ル点とマップを用いた方法と比較して極めて長い周期の信号を出力することができる。そこで、本実施例で述べたパラメトリック・イタレーションのＴｙｐｅ１及びＴ
ｙｐｅ２と、Ｍ系列乱数と、ディジタルテントマップを用いた数列と、における最大周期を比較する。この比較
はパラメータとしてビット数（Ｂｉｔｓ）を横軸にとり、縦軸が最大周期（Ｍａｘｉｍｕｍ Ｐｅｒｉｏｄ）を表すグラフを作成することにより行った。このグラフが図２６に示されている。このグラフから理解されるように、一般的な乱数の生成に頻繁に用いられるＭ系列（Ｍ−Ｓｅｑｕｅｎｃｅ）と比較して、本発明であるパ
ラメトリック・イタレーション（Ｐａｒａｍｅｔｒｉｃ
Ｉｔｅｒａｔｉｏｎ）のＴｙｐｅ１及びＴｙｐｅ２は極めて長い周期を実現できる。尚、グラフ中にはディジタ
ルテントマッピング（Ｄｉｇｉｔａｌ Ｔｅｎｔ Ｍａｐｐｉｎｇ）による周期も示されているが、従来の技術において述べたように、ディジタルテントマッピングによる数列の周期は極めて短いので、実用には適しない。
【０１０８】【発明の効果】以上説明したように本発明によれば、ディジタルテントマッピングを用いつつ、極めて周期の長いカオス信号を得られるという効果を奏する。
【０１０９】また、オフセットの所定の範囲に制限すれば一様性を満足するカオス信号の発生器が得られるという効果を奏する。
【０１１０】特に、オフセットを所定の範囲に制限する
ことは、ｐ−１ビットのカウンタと、所定の加算手段とを用いれば簡易な構成で実現可能であり、安価なカオス
信号発生器が得られるという効果を奏する。ここで、ｐは１以上の整数であり、カオス信号のビット数である。
【０１１１】さらに、カオス信号発生器を、オフセットを得る手段として利用することも好適である。これによって、よりランダムなカオス信号を得ることが可能なカ
オス信号発生器が得られるという効果を奏する。
【図面の簡単な説明】【図１】写像関数の高さを変えることによって、異なる

(11)
21
時系列データが得られることを説明する説明図である。
【図２】写像関数を上下にシフトした場合のグラフの形
状の変化を説明する説明図である。
【図３】Ｉｄｅｎｔｉｔｙ Ｌｉｎｅを上下に変化させることを説明する説明図である。
【図４】Ｉｄｅｎｔｉｔｙ Ｌｉｎｅの前に所定のオフセットを挿入することを説明する説明図である。
【図５】本実施例に係るカオス信号発生器の構成ブロック図である。
【図６】図５のカオス信号発生器の動作を表すフローチ
ャートである。
【図７】図５のカオス信号発生器の動作の説明図である。
【図８】図５のカオス信号発生器の動作を説明図である。
【図９】図５のカオス信号発生器による最初の５０個のＸｎのグラフを示す説明図である。
【図１０】データ幅が３ビットである場合であって、初期値が０のときの１周期分のデータ（２９１個）のヒス
トグラムである。
【図１１】データ幅が８ビットである場合であって、初期値が３のときの１周期分のデータ（２，４３３，１５８個）のヒストグラムである。
【図１２】４つの区間を、オフセット関数上で表したグラフである。
【図１３】図１２に示されている区間（ａ）に対するヒストグラムである。
【図１４】図１２に示されている区間（ｂ）に対するヒストグラムである。
【図１５】図１２に示されている区間（ｃ）に対するヒストグラムである。
【図１６】図１２に示されている区間（ｄ）に対するヒストグラムである。
【図１７】時系列データがの一様分布となるようなオフセットの範囲を表すグラフである。
【図１８】オフセットの変化させる時系列データが一様分布となるようなオフセットの範囲でのみオフセットが変化するように構成したカオス信号発生器の構成ブロック図である。
【図１９】ビット幅が３ビットであって、初期値が２の場合のカオス信号（最初の５０点）のグラフを示す図である。
【図２０】ビット幅が３ビットであって、初期値が２の場合のカオス信号（一周期分、１１２点）のグラフを示す図である。
【図２１】ビット幅が８ビットであって、初期値が０の場合のカオス信号（一周期分、１，７２６，２０１点）のヒストグラムを示す図である。
【図２２】本実施例に係る他の種類のカオス信号発生器の構成ブロック図である。

10

20

30

40

50

特許２８０１１５０22【図２３】ビット幅が３ビットであって、初期値が０の場合のカオス信号（最初の５０点）のグラフを示す図である。
【図２４】ビット幅が３ビットであって、初期値が０の場合のカオス信号（一周期分、１８９点）のヒストグラ
ムを示す図である。
【図２５】ビット幅が８ビットであって、初期値が０の場合のカオス信号（一周期分、２６８，４３５，４５６点）のヒストグラムを示す図である。
【図２６】各種の方式による信号の最大周期を比較する
グラフである。
【図２７】一次写像関数Ｘｎ＋１＝ａＸｎ（１−Ｘｎ）
によるカオス信号の発生原理を説明する説明図である。
【図２８】関数Ｘｎ＋１＝ａＸｎ（１−Ｘｎ）におけるパラメータａを変化させた場合のＸｎの値の列のグラフを示す図である。
【図２９】関数Ｘｎ＋１＝ａＸｎ（１−Ｘｎ）におけるパラメータａを３．８に設定した場合のＸｎの値の列のグラフを示す図である。
【図３０】関数Ｘｎ＋１＝ａＸｎ（１−Ｘｎ）を用いた
場合の周期倍分岐図である。
【図３１】パラメータａが２．８から４．０までである
場合の周期倍分岐図の拡大図である。
【図３２】パラメータａが３．５４から３．６４までである場合の周期倍分岐図の拡大図である。
【図３３】三角形の山形の関数を利用した場合の周期倍分岐図である。
【図３４】パラメータｋが０．５０である場合のＸｎの値の変化を表すグラフを示す図である。
【図３５】パラメータｋが１．００である場合のＸｎの値の変化を表すグラフを示す図である。
【図３６】パラメータｋが１．１０である場合のＸｎの値の変化を表すグラフを示す図である。
【図３７】パラメータｋが１．２５である場合のＸｎの値の変化を表すグラフを示す図である。
【図３８】パラメータｋが１．９９である場合のＸｎの値の変化を表すグラフを示す図である。
【図３９】３ビットのディジタルテントマップを表すグ
ラフを示す図である。
【図４０】４ビットのディジタルテントマップを表すグ
ラフを示す図である。
【図４１】ディジタルテントマップを用いてカオス信号を得るための構成のブロック図である。
【図４２】ディジタルテントマップによるカオス信号の発生の様子を表す模式図である。
【図４３】従来の４段Ｍ系列シフトレジスタを用いたカ
オス信号発生器の説明図である。
【図４４】従来の４段シフトレジスタのＭ系列の表を示す説明図である。
【図４５】従来の４段シフトレジスタの最大周期系列を

(12)
23
達成する帰還関数のの説明図である。
【符号の説明】
１００ ディジタルテントマッピング手段
１０２ ディレイエレメント【図１】

特許２８０１１５０
24

＊ １０４
１０６
１０８
＊
１１０

減算器
オフセットカウンタ
レジスタ
コンパレータ
【図２】

【図１２】

【図３】

【図１７】

(13)

【図４】

【図７】

特許２８０１１５０

【図５】

【図８】

(14)

【図６】

【図３９】

特許２８０１１５０

(15)

【図９】

特許２８０１１５０

【図１０】

【図１３】
【図１１】

(16)

【図１４】

【図１６】

特許２８０１１５０

【図１５】

【図１８】

(17)

【図１９】

特許２８０１１５０

【図２０】

【図２２】
【図２１】

【図４１】

(18)

【図２３】

特許２８０１１５０

【図２４】

【図２６】
【図２５】

(19)

【図２７】

【図２９】

特許２８０１１５０

【図２８】

【図３０】

【図４０】

(20)

【図３１】

特許２８０１１５０

【図３２】

【図３３】

【図４２】

【図４５】

(21)

特許２８０１１５０

【図３４】

【図４３】

【図３５】

【図４４】

(22)

【図３６】

【図３７】

特許２８０１１５０

(23)

【図３８】

特許２８０１１５０