STM32WB- PWR
電源コントローラ

1.0 版

STM32WB 電源コントローラのプレゼンテーションにようこそ。電
源管理機能とすべての電源モードについてもこのプレゼンテー
ションで説明します。

1

ウェイクアップ
時間

RUN（レンジ 1） @64MHz

117 (73)µA / MHz**RUN（レンジ 2） @16MHz

109µA / MHz**

概要
FlexPowerControl

LPRUN @2MHz

103µA / MHz**• 効率的実行

9サイクル

SLEEP @64MHz

41µA / MHz

9サイクル• 8 種類の低電力モード、
いくつかのサブモード

LPSLEEP @2MHz

45µA / MHz

1.7µs

STOP 0（完全データ保持）

100µA

4µs（19µs）

STOP 1（完全データ保持）

9.2µA / 9.6µA*

5µs（20µs）

STOP 2（完全保持）

1.8µA / 2.1µA*

14µs（25µs）

STANDBY + 32KB RAM

320nA / 650nA*

14µs（25µs）

STANDBY

50µs

SHUTDOWN

括弧内は SMPS
モード標準値VBAT• 高い柔軟性

アプリケーション側の利点•
RF 動作

110nA / 440nA*•

標準 @ VDD = 1.8V @ 25°C

* ：RTC あり** ：SRAM1 から高性能
 CoreMark スコア = 219

30nA / 315nA*
2nA / 300nA*

2

優れた電力効率 ULPBbench スコア = 303•

RF と SMPS ON 時
M4 コア消費電流 = 53 µA/MHz

STM32WB デバイスは FlexPowerControl を特徴としており、電源モード管理の柔軟度が拡大し、アプリケーション消費電流全体が一層低下します。RUN モードは、最高 64MHz のシステムク
ロックに対応しており、わずか 117µA/MHz となっています。
STM32WB デバイスは、低電力 RUN、SLEEP、低電力 SLEEP、
STOP 0、STOP 1、STOP 2、RAM 保持 STANDBY、
STANDBY と SHUTDOWN の シャットダウンモードの 8 種類の低電力モードに対応しています。各モードはいろいろな方法で設定可能であり、追加でいくつかのサブモードを備えています。
RF 動作では、最小限のセットの内容が維持される必要があるた
め、システムを RAM 保持 STANDBY モードより下にはできない
ことに注意してください。
また、STM32WB デバイスは、VBAT と呼ばれるバッテリバック
アップドメインに対応しています。
柔軟性の高い電源により、CoreMark スコアで 219 の高性能と、
ULPBench スコア が 313 という優れた電力効率とが同時に得られます。
RF と SMPS が ON である場合、M4 コアの消費電流は53µA/MHz となります。
2

主な機能

3

• 8 種類の低電力と高速ウェイクアップ• I/O ウェイクアップでは最小 30nA
• 32KB RAM 保持では最小 320nA• 多数のペリフェラルからのウェイクアップ• SMPS と RF が ON であるとき、Flash メモリからの RUN モードで最小53µA/MHz• RTC とバックアップレジスタによる VBAT
バッテリバックアップモード

アプリケーション側の利点• アクティブなペリフェラル、求められる性能、必要なウェイクアップソースに合わせた低消費電力に対する高い柔軟性• バッテリ寿命の延長• 自動無線動作• 外部シフタとコンポーネントの削減による BOM コストの節減• 柔軟な電源配分

STM32WB には、I/O 上のイベントによる MCU のウェイクアップが可能でありながらも最小 30nA の低電力モードなど、電源管理
に関するいくつかの主要機能があります。
わずか 320nA で、32KB の SRAM を保持することができます。
数多くのペリフェラルは、各種の低電力モードからウェイクアップ
可能です。
SMPS と RF が ON であるときの Flash メモリからの実行で、動的消費電流は最小 53µA/MHz です。
VBAT と呼ばれるバッテリバックアップドメインには RTC と特定のバックアップレジスタが含まれます。
いくつかの電源は独立であり、より高い電圧がいくつかのペリ
フェラルに供給されていても、MCU の消費電流を低減可能です。
電源モードの数が多いため、STM32WB デバイスは、消費電流を最小化して、アクティブなペリフェラル、求められる性能、必要なウェイクアップソースに合わせて調整することが可能な高い柔軟性を有しています。

3

電源スキーム
VDDA

2 COMPA/D コンバータ

VREF+

VREF バッファ

VDDRF

CPU1, CPU2
SRAM1、2

VFBSMSPVDDSMPS

電圧レギュレータ

SMPS

VLCD

I/O リング

VLCD バッファ

無線 RF

デジタル
ペリフェラル
無線サブシステム

Flash

VDD

4

VCORE

リセットブロック
温度センサ
2 PLL、HSI、MSI
スタンバイ回路（ウェイ
クアップ、IWDG）

USB トランシーバ

VDDUSB

VBAT
バックアップドメイン
LSE、RTC、
バックアップレジスタ

STM32WB デバイスには、独立した電源が複数あり、異なる電圧に設定することも、互いに接続することもできます。
主電源は VDD であり、すべての I/O、リセットブロック、温度セン
サー、すべての内部クロックソースに供給されます。さらに、ウェ
イクアップロジック、独立型ウォッチドッグ、および無線が含まれているスタンバイ回路にも電源供給を行います。VDD は、BORS
回路によってモニタされています。
VDDSMPS は、スイッチモード電源ステップダウンコンバータに電源供給を行います。その出力である VFBSMPS は、CPU ならびに大半のデジタルペリフェラルと SRAM に電源供給を行います。
Flash メモリは VFBSMPS と VDD の両方から電源供給を受けます。
STM32WB はペリフェラル用独立電源として、アナログペリフェラ
ル用の VDDA、USB トランシーバ用の VDDUSB、無線用の VDDRFを備えています。
LCD ドライバ用の VLCD は、内部で生成することも、外部電源から供給を受けることも可能です。
アナログブロックが使用する内部基準電圧は、VREF+ ピンから出力して、アプリケーション用外部回路への電源供給が可能です。
バックアップバッテリを VBAT ピンに接続し、バックアップドメインに電源供給することができます。
4

SMPS

5

電力効率を向上• SMPS は VDD 電源の降圧に用いられます。
• SMPS はデジタルコアと無線 LDO（標準：1.4V）に電源供給を行います。
• SMPS モードは、VDD 電源が BOR[1～4] 閾値を上回る場合に用いられます。
• この閾値未満では、バイパスモードが用いられます。動作中切換えに対応しています。
• OFF への切換えは HW メカニズムにより行われますが、ON への切換えは SW でレジュームする必要があります。

• SMPS はデバイスの動作モードに従います。
• ON となるのは、RUN、低電力 RUN、SLEEP、低電力 SLEEP、STOP0 の各モードのみです。
• STOP1、STOP2、STANDBY、SHUTDOWN の各モードでは、SMPS は自動的にオープン
モードとなります。
• 起動時に、移行前に使用されていたモードに自動的にレジュームします。

SMPS はデジタルコアと無線 LDO に電源供給を行います。
SMPS は動作中切換えに対応しています。VDD 電源が 2.1V を下回ると、自動的にバイパスモードとなります。
SMPS の動作モード（ON と OFF）はデバイスのモードに従います。
A/D コンバータ 変換中に SMPS からのノイズを除去するには、
ソフトウェアが SMPS モードを動作中に切り換えることができま
す。

5

電源構成
6

性能とコストの間で柔軟性の高い選択• SMPS による高性能• 外付けコンデンサとコイルを追加して、SMPS を消費電力の削減に用います。

• LDO のみを用いた低コスト• SMPS 入力をショートカットすることにより、LDO は VDD から直接電源供給されます。全体的な消費電力の増加を犠牲にしてコンデンサとコイルのコストが削減されます。
SMPS 構成

LDO 構成

VDDSD

VDDSD

DC/DC

Vdd 範囲全体 [1.62～3.6V]
高効率 SMPS（>85%）
Vdd が 1.96V を下回った場合には自動バイパスモード

VLXSD

L1

DC/DC

VLXSD

SMPS ModeOr
BYPASS Mode(not used)

LPR

または

LPR

Vdd 範囲全体 [1.62～3.6V]
低い BOM
ローノイズ

VFBSD

VFBSD
C2
RFR

MR

RFR

MR

STM32WB の電源設定は、ハードウェアによって選択されます。
性能を最高とするには、SMPS 構成を使用します。
コストを最小とするために LDO 構成を用いることもできます。

6

電源スキーム

7

独立した電源供給によって電源と性能が最適化• VDD、VDDSMPS、VDDRF は 1.71～3.6V（パワーダウン時は 1.6V まで低下）• VFBSMPS は 1.4～3.6V（Tx = 5.5dBm では ≥1.7V）• VDDA は 1.62～3.6V• A/D コンバータ または COMP 使用時は最小 1.62V• VREFBUF 使用時は最小 2.4V

• LCD 用 VLCD 電圧の 2.5～3.6V は外部から供給することも、内部で生成することも可能（VDD > 2.0V の場合には最高 3.6V）• USB トランシーバ用 VDDUSB は 3～3.6V• RTC と 80 バイトバックアップレジスタを含む VBAT は 1.55～3.6V

主電源 VDD によって 1.71～3.6V のすべての電源モードでフル装備の機能が確保され、外付けの 1.8V（±5%）レギュレータによる電源供給も可能となっています。デバイスの機能は、その後にブラウンアウトリセットが生成される最低電圧である 1.61V まで保証されます。
RF の動作は、1.71～3.6V の電圧範囲全体で可能です。
その他の独立電源は、ペリフェラルが異なる電圧で動作可能とするために供給されます。
VDDSMPS は VDD と同じ電源に接続されます。
アナログ電源 VDDA は、VDD 以外のあらゆる電圧に接続できます。A/D コ
ンバータやコンパレータが使用される場合には、VDDA 電圧が 1.624V よりも高い必要があります。電圧リファレンスバッファが使用される場合には、
VDDA が 2.4V よりも高い必要があります。
LCD 電圧は、内部で生成することも、外部から供給することも可能です。
USB 電源 VDDUSB は、VDD 以外のあらゆる電圧に接続できます。USB が使用される場合には、VDDUSB は 3V よりも高い必要があります。ポート
A[13～11] の 3 本の IO は、VDD から独立した VDDUSB によって電源供給されます。
バックアップドメインは VBAT により電源供給されますが、この電圧は1.55V よりも高い必要があります。バックアップドメインには、RTC、
32.768kHz LSE 外付けオシレータ、80バイトバックアップレジスタが含まれています。

7

電圧供給の監視（1/2）

8電源の監視により動的電源管理が可能• 供給電圧の監視対象：• POR/PDR、BOR（リセット／動作中切換）、PVD（AIEC 上の閾値割込み）経由の VDD• PVM（AIEC 上の閾値割込み）経由の VDDA
• PVM（AIEC 上の閾値割込み）経由の VDDUSB• A/D コンバータ 経由の VBAT• VBKUP は VBAT または VDD（リセット）をモニタ• レベル検出器（リセット）経由の VFBSMPS SMPS 安定化電源

電源の監視により動的な電源管理が可能となります。
STM32WB デバイスには、メイン VDD、アナログ VDDA、VBAT 電源入力、スイッチモード電源 VFBSMPS、USB インタフェース VDDUSB 電源ラインに対する電源管理が実装されています。
メイン VDD の監視により、VDD が選択された閾値をクロスした場合に、
電源電圧検出器（PVD）を通じたリセット管理と電圧検出が可能となります。PVD は、STANDBY モードを除くすべてのモードで有効にできます。7 種類の閾値は、ソフトウェアで選択できます。ブラウンアウ
トレベルを用いると、VDD が停止して閾値レベルを下回った場合に、動作中に SMPS の切換えが行えます。
アナログ VDDA 電源に対しては、PVM を通じて選択された監視回路によって、VDDA が閾値をクロスした瞬間の検出が行われます。PVM
は、STANDBY モードを除くすべてのモードで有効にできます。
VBAT 電源に対しては、PVM を通じて選択された監視回路によって、
VBAT が閾値をクロスした瞬間の検出が行われます。
SMPS VFBSMPS 電源に対しては、電源電圧が低すぎる場合（<1.4V）に、監視回路によってコアがリセットされます。
USB インタフェース VDDUSB 電源に対しては、A/D コンバータの測定により USB インタフェース電源が存在することが確認されます。USB
電源測定は、RUN モードでのみ有効にできます。
8

電源スーパーバイザ（2/2）

9

安全で超低電力のリセット管理• ブラウンアウトリセットは、SHUTDOWN モードを除くすべてのモードで常に有効となっています。
• オプションバイト BOR_LEV[2:0] により、VBOR0 = 1.7V から VBORH4 = 2.95 V までの 5 種類の閾値を選択• オプションバイトに従った BOR1 から BOR4 によって：• VDD の傾きによらず、選択された閾値未満まで MCU が低下すると直ちにリセットすることが保証されます。
• または、VDD が閾値未満となると、自動的に SMPS をバイパスモードに切り換えます。

• SHUTDOWN モードでは、BOR0 (1.7V) は常にアクティブです。BOR0 の消費電流はすべてのデータシートの図に含まれています。

• 電源電圧検出器は、STANDBY モードと SHUTDOWN モード以外のすべてのモードでアクティブです。
• 7 種類の閾値がソフトウェアで選択可能

電源スーパーバイザにより、安全で超低電力のリセット管理が保証されます。
STM32WB デバイスには、超低電力のブラウンアウトリセット（BOR）が実装されており、SHUTDOWN モードを除くすべてのモードで常に有効となっています。BOR によって、VDD の傾きによらず、選択された閾値未満まで VDD が低下するとリセットが生成されることが保証されます。Flash メモリにプログラムされたオ
プションバイトによって、1.7～2.95V の 5 種類の閾値が選択されます。
電源電圧検出器は、VDD が選択された閾値をクロスしたときに割込みを生成できます。PVD は、STANDBY モードとSHUTDOWN モードを除くすべてのモードで有効にできます。7
種類の閾値は、ソフトウェアで選択できます。さらに、外部ピンを使用して電圧を比較できます。
1.7V 閾値における BOR の消費電流はデータシートに含まれています。

9ペリフェラル電圧モニタ

10

電源の監視
• VDDA および VDDUSB = コンパレータと選択された閾値との比較に対するペリフェラル電圧モニタ（STOP モードからのウェイクアップ機能付き）
PWM

電源

PVM の閾値PVM1

VDDUSBVPVM1：1.22V

PVM3

VDDA

VPVM3：1.65V• デフォルトで、独立した電源は電気的に絶縁されており、それらから電源が供給されるペリフェラル／IO は使用できません。電源絶縁は SW によって解除される必要があります。

STM32W MCU には、独立電源が存在するか否かを検出するための 4 つのペリフェラル電圧モニタが実装されています。これらのコンパレータには、STOP モードからのウェイクアップ機能が備わっています。PVM1は、VDDUSB 電圧を 1.22V 閾値と比較します。PVM3は、VDDA 電圧をコンパレータおよび A/D コンバー
タ用である 1.65V 閾値と比較します。PVM2 と PVM4 は予約済
みです。
アプリケーションのあらゆる電源シーケンスを保証するために、電源の絶縁が実装されており、デフォルトでアクティブとなっています。電源の絶縁を解除して必要な電源を有効化するのは、ソフ
トウェアの役割です。

10

電源スキーム

11

アナログ性能のための独立した電圧リファレンス電源• VREF+： A/D コンバータ 用基準電圧• 外部基準電圧か内部電圧リファレンスにより供給可能です。
• VREF+ ピンと内部電圧リファレンスは、48ピンパッケージでは使用できません。このパッケージでは、
このピンは VDDA に二重にボンディングされており、外部リファレンスか VDD に接続可能です。内部電圧リファレンスバッファは使用できず、無効に保つ必要があります。

• アプリケーション SW は、 A/D コンバータの変換中のノイズを低減するために SMPS を
バイパスモードとするかどうかを選択することが可能です。SMPS モードは、動作中に変更することができます。

A/D コンバータと D/A コンバータ の電圧リファレンスは、外部電源電圧か内部リファレンスバッファによる供給が可能です。これにより、絶縁されている独立の基準電圧を供給することで、コンバータの性能が向上します。VREF+ ピンと内部電圧リファレンス
は、48ピンパッケージでは使用できません。このパッケージでは、
VREF+ は VDDA に二重にボンディングされており、内部電圧
バッファは無効に保つ必要があります。電圧リファレンスは、このパッケージの VDDA ピンを通じて供給できます。
アプリケーションソフトウェア は、 A/D コンバータ の変換中のノイズを低減するために SMPS をバイパスモードとするかを決定可
能です。

11

VBAT バッテリの充電

12

タイムキーパの動作• VBAT に接続されたバックアップバッテリは VDD から充電出来ます。
• アプリケーションソフトウェアにより有効化• 2 種類の充電抵抗値（5kΩ、1.5kΩ）から選択• VBAT モードに移行すると自動的に無効化

バックアップドメイン
VDD

VBAT

1.5kΩ

VDD ドメイン

VBE
5kΩ

VBRS

バッテリ充電バッテリ充電機能により、VDD 電源が存在する場合に、VBAT ピンに接続されたスーパーキャパシタを内部抵抗を通じて充電できます。充電はソフトウェアにより有効化され、ソフトウェア次第で5kΩ または 1.5kΩ を通じて行われます。バッテリ充電は、VBAT
モードでは自動的に無効になります。

12システムの概要
SRAM1
QUADSPI

PER1.1

CPU2

PER1.2

CPU2

無線システム
無線バスマトリックス

CPU1

CPU1 バスマトリックス

CPU1

PER1.3
PER1.N13• 3 サブシステム• CPU1 Cortex®-M4（青）802.15.4

BLE• CPU2 Cortex-M0+ （橙）• 無線システム（紫）• 常時クロック供給（緑）• 独立動作モード
共有バスマトリックス• CRun

共有

AES2

RNG

PKA

IPCC

HSEM

FLASH

SRAM2

AIEC

RCC

PWR

• CSleep• CStop• RCC のイネーブルビットによるCPU ペリフェラルの割当て（RCC プレゼンテーション参照）

STM32WB システムには 3 つのサブシステムが含まれています。
それは、CPU1 Cortex-M4 と CPU2 Cortex-M0+ と 無線サブシ
ステムです。3 つのサブシステムはそれぞれ独立して動作可能
であり、その動作モードは CRun、CSleep、CStop のいずれかです。関連するサブシステムが CRun モードにあるか、SLEEP
モードで有効化されていて CSleep モードにある場合にのみ、ペリフェラルにクロックが供給されます。共有バスに接続された
RCC、PWR、AIEC、SRAM2 などのシステムリソースには、シス
テムが RUN モードにあれば常にクロックが供給されます。共有
バス上のそれ以外のペリフェラルは、有効化により CPU1 もしくは CPU2、またはその両方との動作が可能です。CPU1 バスマ
トリックス上の SRAM1 と QSPI ペリフェラルは、CPU1 プロセッ
サとのみ関連づけることができます。それ以外の CPU1 バスマト
リックスペリフェラルは、CPU1 もしくは CPU2、またはその両方との動作が可能です。無線システムバスマトリックスは、CPU2
プロセッサとのみ関連づけることができます。無線システム BLE
ペリフェラルは、両方の CPU が CSleep モードと CStop モードにある場合に動作可能であり、この場合、共有バス上のシステ
ムリソースのみにクロックが供給されます。
13

CPU 共有電源モード

14

自動電源モード管理• 各 CPU が、どの低電力モード（STOP0、STOP1、STOP2、STANDBY、SHUTDOWN）を使用す
るかを独立に選択可能です。
• 各 CPU が、どの IT ソースまたは RTC、RF（CPU2 のみ）、GPIO 信号をウェイクアップするかを選択可能です。
• 両方の CPU が WFI（または WFE）に移行した場合、HW メカニズムが互換性のあるリクエストを実行します。2 つの CPU 要件に適合した最高の低電力モードを選択します。
• もう一方の CPU をウェイクアップする必要なく、片方の CPU をウェイクアップできます。
• STM32WB が割り込みソースに従って STOP X モードからウェイクアップした場合、この IT ソースに登録された CPU のみが再起動され、もう一方の CPU はクロック停止状態で WFI（またはWFE）のままとなります。
• STM32WB がソースに従って STANDBY モードからウェイクアップした場合、このソースに登録されたCPU のみが再起動され、もう一方の CPU は RESET モードのままとなります。

各 CPU が、どの低電力モード（STOP 0、STOP 1、STOP 2、
STANDBY、SHUTDOWN）を使用するかを独立に決定可能です。
各 CPU が、どの IT ソースまたは RTC、RF（CPU2 のみ）、
GPIO 信号をウェイクアップするかを選択可能です。
両方の CPU が WFI（または WFE）に移行した場合、ハードウェ
アメカニズムが互換性のあるリクエストを実行します。両方のCPU 要件に適合した最高の低電力モードを選択します。
必要がなければ、もう一方の CPU をウェイクアップする必要なく、片方の CPU をウェイクアップできます。
STM32WB が割り込みソースに従って STOP X モードからウェ
イクアップした場合、この IT ソースに登録された CPU のみが再起動され、もう一方の CPU はクロック停止状態で WFI（またはWFE）のままとなります。
STM32WB がソースに従って STANDBY モードからウェイクアッ
プした場合、このソースに登録された CPU のみが再起動され、もう一方の CPU は RESET モードのままとなります。
RUN モード（Run レンジ 1、Run レンジ 2、低電力 Run）と周波数選択の変更は、矛盾する設定を防止するため、片方の CPUに集約されています。これには、システムクロックに加えて、LP
イネーブル、電圧範囲、Flash メモリの設定が含まれます。
14

無線電源モード15• 自動電源モード管理• 無線は自動的に低電力モードへの移行と終了が行えます。
• 無線低電力タイマがウェイクアップを行います。
• 両方の CPU と無線がすべて CStop モードである場合、システムは CPU の選択に従って、STOP、STANDBY、SHUTDOWN のいずれかのモードに移行します。
• 無線は、CPU を必要とせずに、STOP モードと STANDBY モードからウェイクアッ
プ可能です。

それぞれの無線サブシステムは自動的に動作し、それ自身で低電力モードへの移行と終了が行います。
無線低電力タイマが、無線サブシステムのウェイクアップソースとなります。
両方の CPU と無線サブシステムが CStop モードである場合、システムは CPU の選択に従った低電力モードに移行します。

15

CPU 状態要件と割当て

16

電源状態マトリックス
CPU1
CPU2 または RF

RUN /
SLEEP

低電力
RUN／
低電力
SLEEP

STOP0

RUN / SLEEP

STOP1

STOP2

SHUTDOWN

STOP0

STOP1

STANDBY RAM

STANDBY

RUN / SLEEP

STOP0

STOP2

STANDBY
RAM

RUN /
SLEEP

低電力
RUN／
低電力
SLEEP

STANDBY

ソフトウェアベース（CPU サービス）

STOP1
STOP2
STOP0

STOP1

STANDBY RAM
STOP2

STANDBYRAM

STANDBY

SHUTDOWN

ハードウェアベース

CPU1、CPU2、RF の各システムの要件に基づいて、
STM32WB が所定の状態に到達する方法を、PWR ハードウェ
アメカニズムが管理します。つまり、CPU1 が STANDBY モードを許可して、CPU2 が STOP2 モードのみを許可している場合、システムは STOP2 モードに移行します。
システムを低電力 RUN モードか低電力 SLEEP モードとすることが可能なのは CPU のみであることに注意してください。無線は SHUTDOWN モードに対応しておらず、SHUTDOWN モードに移行する前に無効とする必要があります。

16

電源管理

17

制御デバイス電源• 動作モード• CPU モード（CRun、CSleep、CStop）•

CPU は WFI または WFE を経由して低電力モードに移行します。

•

CPU は割込み、イベント、リセットからウェイクアップします。

• 無線（CRun、CStop）•

無線は自動的に低電力モードに移行します。

•

無線は BLE ウェイクアップタイマトリガからウェイクアップします。

• システムモード（RUN、STOP、STANDBY、SHUTDOWN）•

システムは 3 つのサブシステムの動作モードに従って低電力モードに移行します。

•

システムは AIEC または PWR 経由でウェイクアップソースからウェイクアップします。

• 電圧スケーリング• RUN モード電圧スケーリング（VOS）によって、2 つのレンジと低電力 RUN モードが提供されます。
•

レンジ 1（高性能）：最高 64MHz•

レンジ 2（低消費電力）：最高 16MHz•

低電力 RUN モード：最高 2MHz

電源管理によって、システム動作モードに基づいてデバイスの電源を制御できます。システムの動作モードは、個々の CPU と無線の動作モードに依存します。3 つのサブシステムの 1 つがCRun モードか CSleep モードである場合、システムは常にRUN モードとなります。3 つのサブシステムがすべて CStop
モードである場合、システムはSTOP モードか STANDBY モードに移行します。
システムが RUN モードである場合、デバイスの電源は求められる性能（レンジ 1 では最高 64MHz、レンジ 2 では最高 16MHz、
低電力 RUN モードでは最高でも 2MHzまで）に基づいてスケーリング可能です。

17

CPU の Cstop 移行

18• CPU が CStop モードに移行した場合• もう一方の CPU が CRun モードか CSleep モードであり、ペリフェラルの割り当てがある場合には、CPU クロックドメインにはクロックが供給される可能性があります。
• システムは次の可能性があります。
• 他のドメイン CPU または無線システムが CRun モードか CSleep モードであるか、ウェイクアップソー
スがアクティブのままである場合、RUN モードのままとなります。
• STOP モードに移行します。
• 両方の CPU から許可されている場合、STANDBY モードに移行します。

• システムの動作モードは、両方の CPU と無線システムに依存します。

DEEPSLEEP ビットがセットされた状態で割込み待ち（WFI）またはイベント待ち（WFE）を実行中である場合、CPU は CStop
モードに移行します。システムの状態も、もう一方の CPU と無線システムの動作モードに依存します。CPU1 クロックドメインにはもう一方の CPU に割り当てられたペリフェラルがないか、もう一方の CPU も CStop モードである場合にのみ、CPU1 バスマト
リックスクロックが停止します。もう一方の CPU と無線システムの両方が CStop モードである場合にのみ、システムは STOP
モードか STANDBY モードに移行することがあります。両方のCPU から許可されている場合にのみ、システムは STANDBY
モードに移行します。

18

CPU の Cstop からのウェイクアップ

19• CPU が CStop モードからウェイクアップするときのシステム低電力モードを決定するために、フラグが提供されています。
• 各 CPU には独自のフラグセットが備わっています。
• CxSTOPF• システムは STOP モードからウェイクアップしています。
• CPU に対するウェイクアップ割込みが AIEC またはペリフェラルで保留されています。

• CxSBF• システムは STANDBY モードからウェイクアップしています。
• CPU はリセットから起動し、AIEC で保留されているウェイクアップ割込みはありません。

• システムの動作モードを決定するには、両方の CPU のフラグをチェックする必要があります。

CPU がその CStop モードからウェイクアップする際には、ドメイ
ンとシステムがどのモードからウェイクアップしたのかを知る必要があります。この目的で、CPU には専用フラグビットとして、
SBF_D1、SBF_D2、SBF、STOPF が備わっています。CPU は、
これらのビットから、システムの状態および再初期化が必要な可能性のある部分（クロック、ペリフェラル）に関する通知を受けます。

19

STANDBY

C2STOPF

STOP

C2SBF

RUN

C1STOPF

システムモード

C1SBF

ウェイクアップシステムモード検出
0

0

x

x

RUN からのウェイクアップ

0

1

0

0

RUN からのウェイクアップだが、システムは CPU2 によってすでに RUN となっている

1

0

0

0

STANDBY からのウェイクアップだが、システムは CPU2 によってすでに RUN となってい
る

1

1

0

0

STANDBY に続けて、STOP からのウェイクアップだが、システムはすでに RUN となって
いる

0

1

x

1

STOP からのウェイクアップ（CPU2 は CStop のまま）

1

1

0

1

STANDBY に続けて、STOP からのウェイクアップ（CPU2 は CStop のまま）

1

0

1

0

STANDBY からのウェイクアップ（CPU2 は CStop のまま）

20

CPU1 ウェイクアップ

たとえば、CPU1 が STOP モードへの移行を選択している場合：• ウェイクアップ時に C1STOPF=0 が読み出されますが、このことは、システム STOP には絶対に移行していないことを意味します。したがって、ペリフェラル（PLL など）を再初期化する必要はありません。
• C1STOPF=1 かつ C2STOPF=0 が読み出される場合、システム STOP に移行しており、その間に CPU2 がシステムをウェイクアップしている（そして、おそらくはいくつかのペリフェラルを再初期化している）ことを意味します。

CxSBT（STANDBY）フラグと CxSTOPF（STOP）フラグは、
STOP モードまたは STANDBY モードからウェイクアップするときに、CPU ソフトウェアによってテストされる必要があります。それらによって、CPU1 アプリケーションがそのコンテキスト（RAM、
ペリフェラル、クロック）を選択的に再プログラムすることができま
す。

20

RUN
LP-RUN Wakeup from STOP with CPU HOLD

電源制御状態

CPU2 sub-system having
allocated peripheral in
HCLK1 domain
CPU1 CRUN or CSLEEP

C1_wakeup

CPU1 CSTOPC1STOP

CPU2 CRUN or CSLEEP

21

CPU2 CRUN or CSLEEP

2Radio CRUN or CSTOP

3Radio CRUN or CSTOPHCLK1 RUN

• 電源状態は、両方の CPU と無線から制御されます。

HCLKS RUN
C2_wakeup

C1_wakeup

HCLK1 peripheral
allocation

reset
C2STOPC2STOPHCLK1 peripheral
delocation

C1STOP

CPU1 CRUN or CSLEEPCPU1 CRUN or CSLEEPCPU1 CSTOP

CPU2 CSTOP

CPU2 CSTOP

CPU2 CRUN or CSLEEPRadio CSTOPRadio CRUN

Radio CRUN or CSTOPHCLK1 RUNHCLK1 RUN

1

4

HCLKS RUN
C1_wakeup

C1_wakeup

C2_wakeup
C1STOP• すべてのサブシステムが CStop モードにあり、LPMS が STOP を選
択

HCLKS RUN
C2_wakeup
C2STOP

CPU1 CSTOP
CPU2 CSTOP
Sub-system modes

C2STOPRadio CRUN

Bus modes

6

HCLKS RUN

Radio_wakeup

STOP0
STOP1
STOP2
LP-STOP

C1STOPRadio STOPC2STOP

CPU1 CSTOP
CPU2 CSTOPC2STOPRadio CSTOPHCLK1 STOP

7
Wakeup CPU1 from STM32-WKUP

8
WakeupEnter to STANDBY
STANDBY

SHUTDOWN Enter to STHUTDOWN
9 SHUTDOWN• SHUTDOWN• すべてのサブシステムが CStop モードにあり、LPMS がSHUTDOWN を選択• STOP と STANDBY からは、各サブシステムは独立にウェイクアップ可能

HCLKS STOPSTANDBY• STANDBY• すべてのサブシステムが CStop モードにあり、LPMS が STANDBYを選択

HCLK1 STOP

System modes• 少なくとも 1 つのサブシステムが CRun モードまたは CSleep モードにある• STOP モード：

HCLK1 STOP

5HCLKS RUN

• RUN モード：

Wakeup from BLE-WKUP
Wakeup CPU2 from STM32-WKUP• SHUTDOWN と RESET からは、CPU1 Cortex-M4 のみウェイクアップ

この図は、CPU と無線の動作モードとの関係で電源モードの全
体概要を示しています。1 つのサブシステムが CRun モードまたは CSleep モードにある場合には、システムは常に RUN モードとなります。低電力 STOP、STANDBY、SHUTDOWN の各モードには、3 つのサブシステムがすべて CStop モードである場合にのみ移行します。低電力モードは、低電力モード選択（LPMS）
ビットによって選択します。各 CPU にはそれ特有の低電力モー
ド選択ビットが備わっており、システムは、選択された低電力モードのうち消費電力が最大のものに移行します。STOP モードとSTANDBY モードからは、各サブシステムはそれ特有の有効なウェイクアップソースから独立にウェイクアップ可能です。
SHUTDOWN モードと RESET モードからは、CPU1 CortexM4 のみがウェイクアップされます。CPU1 Cortex-M0+ と無線
サブシステムのウェイクアップは、Cortex-M4 アプリケーションソ
フトウェアに依存します。

21

RUN モードと低電力 RUN モード

22

必要性能と消費電力の間の柔軟性• 各ペリフェラルクロックは ON または OFF に設定可能• リセット後、Flash インタフェースクロックを除くすべてのペリフェラルクロックは OFF になります。
• RUN モードでは SRAM1 クロックと SRAM2 クロックは常時 ON となります。

• SRAM1（CPU1のみ）または SRAM2 からの動作時、低電力 RUN では：• Flash メモリはパワーダウンモードに設定可能（いずれの CPU も使用していない場合）• Flash メモリクロックは停止可能• 割込みベクタも SRAM に再マッピング必要

22

RUN モードと低電力 RUN モードでは、各ペリフェラルクロックはON または OFF に設定可能です。デフォルトでは、Flash インタ
フェースクロックを除くすべてのペリフェラルクロックは OFF にな
ります。RUN モードでは SRAM1 クロックと SRAM2 クロックは
常時 ON となります。
（低電力 RUN モードで）SRAM1 または SRAM2 からの動作時には、Flash メモリはソフトウェアによってパワーダウンモードに設定可能であり、Flash メモリクロックは停止可能です。Flash メ
モリが OFF になっている間はアクセスできません。その結果として、CPU ベクタテーブルオフセットレジスタを用いて SRAM に割込みをマッピングする必要があります。

22

PWR 割込み
割込みイベント

説明

23

利用可能性

WKUP[5:1]

GPIO ウェイクアップピンに対する外部ウェイクアップ

RUN、STOP、STANDBYPVDOAIEC 経由のプログラム可能な電圧検出

RUN、STOP

PVMO[3,1]

AIEC 経由のペリフェラル電圧モニタ

RUN、STOPCPU2 ホールド

CPU2 解放前にシステムを再初期化するための CPU1 のウェ
イクアップ

STOP、STANDBY

重要無線フェーズ

重要無線フェーズの終了

RUN

BLE アクティビティ

BLE 無線アクティビティの終了

RUN

802.15.4 アクティビティ

802.15.4 無線アクティビティの終了

RUN

ここでは、PWR 制御関連割込みの概要を示します。

23

リアルタイム無線情報

24

無線サブシステムにより生成される割込み• アプリケーションは PWR からリアルタイム無線情報を取得可能• 重要フェーズ有効割込みと無線重要フェーズ終了割込み（PWR_EXTSCR.CRPF、
PWR_SR1.CRPEF）• 無線 BLE アクティビティ終了割込み（PWR_SR1.BLEAF）• 無線 IEE802.15.4 アクティビティ終了割込み（PWR_SR1.802AF）
802AF
C802AFBLEAF
CBLEAF
CRPEF
CCRPEF
CRPF
Cortex-M0+ CCRPF
radio stop

radio activity

radio stop

無線アクティビティフラグと割込みは Cortex-M4 が利用可能であり、無線の重要フェーズの間に Flash メモリの動作が実行されないように、無線のリアルタイム動作の制御に用いることができます。

24

RUN モードと低電力 RUN モード

25

必要性能と消費電力の間の柔軟性

CPU

HCLK1
HCLK2

MSI

HSI

PLL

レンジ1

CPU1
CPU2

最大 64MHz
最大 32MHz

48MHz レンジ

16MHz

64MHz
VCO max = 344MHz

レンジ2

CPU1
CPU2

最大 16MHz
最大 16MHz

24MHz レンジ

16MHz

16MHz
VCO max = 128MHz

低電力 RUN

CPU1
CPU2

最大 2MHz
最大 2MHz

2MHz レンジ

設定許可

設定禁止

電圧範囲

25

電圧スケーリングによる RUN モード、ならびに低電力 RUN
モードでは、必要性能と消費電力の間の柔軟性が提供されています。
RUN モードレンジ 1 においては、システムクロックが 64MHz に制限されており、内部と外部のオシレータならびに PLL の使用が可能です。RUN モードレンジ 2 においては、システムクロック
が 16MHz に制限されており、内部と外部のオシレータならびに
PLL の使用が可能ですが、16MHz に制限する必要があります。
低電力 RUN モードでは、システムクロックは 2MHz に制限する必要があります。

25

SLEEP および低電力 SLEEP モード

26

すべてのペリフェラルが使用可能、ウェイクアップ時間最短• コアが停止し、各ペリフェラルクロックをONまたはOFF にできる。
• WFI（Wait For Interrupt）または WFE（Wait For Event）の実行により移行• このモードに移行するための 2 つのメカニズム：• SLEEP NOW ：MCU は、WFI/WFE 命令の実行直後に SLEEP モードに移行• SLEEP ON EXIT：MCU は、最も優先度の低い ISR の終了直後に SLEEP モードに移行• スタックは、SLEEP モードへの移行前にもポップされず、次の割込み発生時にもプッシュされませんので、動作時間が削減されます。

• Cortex システム制御レジスタ [SLEEPONEXIT] により制御

SLEEP モードおよび低電力 SLEEP モードでは、すべてのペリ
フェラルを使用可能であり、ウェイクアップ時間が最小となります。
これらのモードでは CPU が停止し、各ペリフェラルクロックは、ソフトウェアによって、SLEEP モードと低電力 SLEEP モードの間に ON または OFF に設定可能です。
これらのモードには、WFI（Wait For Interrupt）命令または WFE（Wait for Event）命令を実行することにより移行します。低電力
RUN モードで実行されると、デバイスは低電力 SLEEP モードに移行します。
Cortex M4 システム制御レジスタの SLEEPONEXIT ビット設定
次第では、命令の実行直後か、最も優先度の低い割込みサブルーチンの終了直後に MCU が SLEEP モードに移行します。この最後の命令では、スタックのポップとプッシュの必要を省くことによって、時間と消費電力の削減が可能です。

26

Batch Acquisition Mode（BAM)

27

デバイスの残り部分を低電力モードとした上で、通信ペリフェラルを用いたデータ転送に最適化されたモード
1.

SLEEP モードにおいて必要な通信ペリフェラルと DMA 1 つと SRAM 1 つのみのクロックが有効となります。

2.

両方の CPU が SLEEP モードである場合には、Flash メモリ
がパワーダウンモードとなり、SLEEP モード中は Flash メモ
リクロックがゲートオフされます。

3.

Zzz

Cortex M4 および M0+

SRAM 2
SRAM 1SLEEP モードまたは低電力 SLEEP モードに移行します。
 低電力 SLEEP モードであっても I2C クロックを 16MHz に設定可能であり、1MHz 高速モードプラスへの対応が可能であることに注意してください。U(S)ART/LPUART クロックも HSI が可能です。

STM32WB

センサ
Flash
（1MB）

DMA

センサ

I2C

センサ

I2C

アプリケーションプロセッサ

27

Batch Acquisition Mode は、データ転送に最適化されたモードです。
SLEEP モードにおいて必要な通信ペリフェラルおよび DMA 1
つと SRAM1 または SRAM2 のみのクロックが有効となります。
Flash メモリがパワーダウンモードとなり、SLEEP モード中はFlash メモリクロックがゲートオフされます。
SLEEP モードまたは低電力 SLEEP モードに移行可能です。低電力 SLEEP モードであっても I2C クロックを 16MHz に設定可能であり、1MHz 高速モードプラスへの対応が可能であることに注意してください。USART クロックと LPUART クロックも高速内部オシレータをベースにすることもできます。標準的なアプリケー
ションはセンサハブです。

27

STOP モード

28

完全保持の最低電力モード• すべてのメモリおよびすべてのペリフェラルレジスタが保持• すべての高速クロックが停止• STOP モードで動作可能なペリフェラルのカーネルクロックとして使用される HSI を除く• LSE（32.768kHz 外部オシレータ）と LSI（32 kHz 内部オシレータ）をイネーブル可能• 複数のペリフェラルのアクティブ化と STOP モードからのウェイクアップが可能• ウェイクアップ時のシステムクロックは、最高 48MHz の HSI または MSI（RAM 上のウェイクアップ時間は 1µs、Flash メモリ上では 5µs、SMPS 使用時には 10µs を加算）
• STOP 2 は低消費電力であり、STOP 1 と STOP 0 では追加のアクティブペリフェラルに対応

STM32WB デバイスは、STOP 0、STOP １、STOP 2 の 3 種類の STOP モードを備えています。これらのモードは、完全保持で、最高 48MHz の RUN モードへのウェイクアップ時間が高速である最低電力モードです。
SRAM とすべてのペリフェラルレジスタの内容は、すべてのSTOP モードで保持されます。
STOP モードで動作可能なペリフェラルのカーネルクロックとして使用されるものを除く、すべての高速クロックは停止します。
32.768kHz 外部オシレータと 32kHz 内部オシレータをイネーブ
ル可能です。
複数のペリフェラルのアクティブ化と STOP モードからのウェイクアップが可能です。
ウェイクアップ時のシステムクロックには、最高 48MHz の 内部
高速オシレータとマルチスピードオシレータが可能であり、SRAM と Flash メモリからのウェイクアップ時間はそれぞれ 1µsと 5µs のみです（SMPS 使用時には 10µs を加算）。
STOP 2 は STOP 1 と STOP 0 よりも低消費電力ですが、対応するアクティブウェイクアップペリフェラルは少なくなります。

28

STOP モードの比較
STOP 0

電圧範囲
消費電流32MHz へのウェイクアップ
時間(1)ウェイクアップクロック
レギュレータSTOP 1

29

STOP 225°C、3V
100µA

9.2µA（RTCなし）

1.8µA（RTCなし）

Flash メモリにて 1.7µs
RAM にて 2µs

Flash メモリにて 4.7µs
RAM にて 3.4µs

Flash メモリにて 5.1µs
RAM にて 5µs

MSI は最大 48MHz、HSI は 16MHz に設定可能
メインレギュレータ

低電力レギュレータ

RF IP、RTC、I/O、BOR、PVD、PVM、IWDG
ペリフェラルUSB (サスペンド、ADP)
2LP タイマ
1LP UART（開始、アドレス一致またはバイト受信）
UART（開始、アドレス一致またはバイト受信）
2I2C（アドレス一致）

1LP タイマ（LPTIM1）
1LP UART（開始、アドレス一
致またはバイト受信）
1I2C（I2C3）（アドレス一致）(1) SMPS 使用時はウェイクアップ時間に標準で10µs加算

STOP モードを比較すると：STOP 0 モードは、メインレギュレータが ON に維持されるため消費電流が最大となります。
STOP 1 モードの消費電流はSTOP 2 モードよりも大きくなりますが、ウェ
イクアップ時間は短く、アクティブペリフェラルの個数も多くなります。
サスペンドからの USB レジュームイベントまたは接続検出によって
STOP 0 モードまたは STOP 1 モードからウェイクアップ可能ですが、STOP 2 モードには対応していません。
I2C アドレス認識はどちらの STOP モードでも機能し、アドレス一致時にウェイクアップイベントを生成可能です。STOP 2 モードで対応可能な I2C
は 1 本のみですが、それ以外の STOP モードでは 2 本に対応しています。
UART バイト受信はどちらの STOP モードでも機能し、開始検出、バイト
受信、またはアドレス一致イベントの場合にウェイクアップイベントを生成可能です。STOP 2 モードで対応可能であるのは、低電力 UART のみです。それ以外の STOP モードでは、すべての UART と低電力 UART が
ウェイクアップイベントを生成可能です。
内部または外部の低速オシレータからクロックを供給されている場合や、
外部ピンからクロックを供給されている場合には、低電力タイマがすべてのイベントで MCU をウェイクアップ可能です。STOP 0 および STOP 1
モードでは、どちらの低電力タイマにも対応していますが、STOP 2 モードで対応しているのは LPTIM1 のみです。
29

STOP ホールド モード

30

CPU1 がクロックシステムを再初期化可能• STOP モードからウェイクアップすると、クロックシステムはリセットされます。
• STOP ホールド機能によって、CPU1 がクロックシステムを再初期化可能となります。
• CPU2 に対するウェイクアップ割込みによって CPU2 はホールドされ、ウェイクアップホールド割
込みが CPU1 に発行されます。
• クロックシステムを再初期化した後、CPU1 は CPU2 に対するホールドを解除します。

STOP モードの終了時に CPU1 がクロックシステムを再初期化可能とするため、CPU1 がシステムを再初期化し終わるまで、
STOP ホールド機能によって CPU2 がホールドされます。これを保証するため、STOP モードからのウェイクアップ割込みはCPU2 をホールドし、ウェイクアップホールド割込みで CPU1 をウェイクアップします。CPU1 がシステムを再初期化し終わったら、
CPU2 のホールドを解除します。

30

STANDBY モード

31

SRAM2 の保持、VBAT への切換え、 I/O 制御が可能な最低電力モード• RTC と 80バイトバックアップレジスタは常時保持• SRAM2a の 32KB は保持可能• ウェイクアップソース：•

無線 ＩP（CPU2 のみウェイクアップ）•

RTC（両 CPU）•

5 本のウェイクアップピン：5 本のウェイクアップピンの極性は設定可能（両 CPU）

• 超低電力 BOR0 は常時 ON：VDD の傾きによらない安全なリセット• 各 I/O は、プルアップ、プルダウン、なしに設定可能
APC が PWR_CR3 レジスタにセットされている場合、PWR_PUCRx / PWR_PDCRx レジスタ（x = A、B、… H）を適用=> 外部コンポーネント入力状態の制御が可能• ウェイクアップクロックは 16MHz の HSI

STANDBY モードは、32KB の SRAM2 が保持可能で、VDD か
ら VBAT への自動切換に対応しており、I/O レベルがプルアップ
回路とプルダウン回路に独立に設定可能である最低電力モードです。
デフォルトで、電圧レギュレータはパワーダウンモードとなっており、SRAM とペリフェラルレジスタは失われます。80バイトバック
アップレジスタは常時保持されます。
超低電力ブラウンアウトリセットは常時 ON となっており、VDD の傾きによらない安全なリセットが保証されます。
各 I/O はプルアップまたはプルダウン付きか無しに設定可能であり、APC 制御ビットによって適用とリリースが行われます。これにより、たとえ STANDBY モードの間であっても外部コンポーネントの入力状態の制御が可能です。
無線 IP が CPU2 をウェイクアップ可能です。
両方の CPU を STANDBY モードからウェイクアップするために、5 本のウェイクアップピンが利用可能です。5 本のウェイクアップ
ピンそれぞれの極性は設定可能です。
ウェイクアップクロックは周波数が 16MHz の HSI です。

31

SHUTDOWN モード

32

低電力モード：30 nA !!
• STANDBY と類似しているが、• 電力モニタリングなし• BOR なし
• VBAT への切換えなし• LSI なし、IWDG なし• RF IP からのウェイクアップなし• SHUTDOWN モード終了時に BOR リセットを生成=> バックアップドメインにあるもの以外のすべてのレジスタはリセットされます。
=> NRST パッド上で較正済みリセットパルスを生成• 80バイトバックアップレジスタ• ウェイクアップソース：• 5 本のウェイクアップピン• RTC および 3タンパ

• ウェイクアップクロックは MSI 4MHz

SHUTDOWN モードは、1.8V においてわずか 30nA のSTM32WB の最低電力モードです。
このモードは STANDBY モードに類似していますが、電力モニタ
リングはありません。SHUTDOWN モードでは、ブラウンアウトリ
セットは無効となっており、VBAT への切換えにも対応していません。
LSI は使用できず、その結果として独立型ウォッチドッグも使用できません。デバイスが SHUTDOWN モードを終了するときにブラウンアウトリセットが生成されます。バックアップドメインにあるもの以外のすべてのレジスタとリセットはリセットされ、パッド上リセット信号が生成されます。
SHUTDOWN モードでは、80バイトバックアップレジスタは保持されます。
ウェイクアップソースは、5 本のウェイクアップピンと RTC です。
SHUTDOWN モード終了時のウェイクアップクロックは 4MHz のMSI です。

32

VBAT モード

33

RTC は動作を継続し、VDD が失われてもバックアップレジスタは保持• バックアップドメインに含まれるもの：• 32.768kHz LSE オシレータからクロックの供給を受ける RTC• 侵入検知用タイムスタンピング付きの 3 本のタンパ検出ピン• 80バイトバックアップレジスタ• VBAT が VBKUP 閾値を下回るとデバイスリセットがリセット• VDD がパワーダウンとパワーアップを行うと VBAT と VDD との間で内部的に自動切換え

バックアップドメインによって、VBAT ピンに接続されたバックアッ
プバッテリのおかげで、VDD 電源がダウンした場合にも RTC の機能を維持し、バックアップレジスタを保持することができます。
バックアップドメインには、32.768kHz のロースピード外部オシレータからクロック供給を受ける RTC が含まれています。VBAT
モードでは 3 本のタンパピンが機能しており、侵入が検知された
場合には、VBAT ドメインにも含まれている 80 バイトバックアップレジスタが消去されます。
バックアップドメインには、RTC クロック制御ロジックも含まれています。
VDD がある特定の閾値を下回った場合、バックアップドメインの電源は自動的に VBAT に切り換わります。VDD が正常に復帰す
ると、バックアップドメインの電源は自動的に VDD に戻ります。
バックアップバッテリレベルをモニタするため、VBAT 電圧は内部
で A/D コンバータ 入力に接続されています。
VDD が存在する場合、VBAT に接続されたバッテリは VDD 電源から充電可能です。

33

電源モードのまとめ
モード
RUN

レギュレータ

RF

R1

可能

R2

なし

CPU
可能

Flash
オン

SRAM

クロック

ペリフェラル
すべてオン

任意

USB、RNG、RF 以外のすべて

USB、RNG、RF 以外のすべて

可能

オン(1)

オン

任意
PLL を除く

不可

オン

オン(2)

任意

すべて
任意の IT またはイベント

なし

不可

オン(1)

オン(2)

任意
PLL を除く

USB、RNG、RF 以外のすべて
任意の IT またはイベント

R1/R2

可能

不可

オフ

オン

LSE/LSI

リセットピン、すべての I/O
BOR、PVD、PVM、RTC、IWDG、USARTx、LPUART、
I2Cx、LPTIMx、USB

STOP 1

LPR

可能

不可

オフ

オン

LSE/LSI

リセットピン、すべての I/O
BOR、PVD、PVM、RTC、IWDG、
USARTx、LPUART、I2Cx、LPTIMx、USB

STOP 2

LPR

可能

不可

オフ

オン

LSE/LSI

リセットピン、すべての I/O
BOR、PVD、PVM、RTC、LCD、IWDG、LPUART、I2C3、
LPTIM1

STANDBY + RAM

LPR

可能

STANDBY

オフ

なし

ダウン

オフ

SHUTDOWN

オフ

なし

ダウン

オフ

LPR

なし

R1

可能

R2

なし

LPSLEEPLPR

STOP 0

LPRUN
SLEEP

SRAM2aダウン
ダウン

34

LSE/LSILSE

RF IP、リセットピン、5 本の WKUPx ピン
BOR、RTC、IWDG

リセットピン、5 本の WKUPx ピン、RF
RTC

ここには、すべての STM32WB 電源モードのまとめが示されて
います。

34

オプションバイト

35

不要な低電力モード移行の回避• 次に示す所定の低電力モードを禁止するため、Flash オプションバイトの中で 3 個のオプションビットを設定できます。
• nRST_SHDWN：クリアされると、SHUTDOWN モード移行時にリセットを生成• nRST_STDBY：クリアされると、STANDBY モード移行時にリセットを生成• nRST_STOP：クリアされると、任意の STOP モードへの移行時にリセットを生成

所定の低電力モードを禁止するために、Flash オプションバイト
の中の 3bit を使用可能です。クリアされると、SHUTDOWN
モードへの移行時のリセット生成が、１ つのオプションビットにより設定されます。別のビットで STANDBY モードへの移行時のリセット生成が設定され、3 番目のビットで STOP 1 モードまたは
STOP 2 モードへの移行時のリセット生成が設定されます。
リセット（STM32L4 ファミリと同様）としてか、SMPS をバイパス
モードに自動で切り換えるかの BORHx 閾値の動作設定に 1bitが用いられます。VDD 上昇時の SMPS モードへの復帰はアプ
リケーション依存であることに注意してください。

35

低電力デバッグ情報

36

低電力モードでデバッガを保持• DBGMCU_CR レジスタの 3bit により、SLEEP、STOP、STANDBY、SHUTDOWN の各モードでのデバッグが可能です。
• DBG_SLEEP：セットされると、SLEEP モードと低電力 SLEEP モードで HCLK と FCLK が ONに維持されます。
• DBG_STOP：セットされると、STOP モードで HCLK と FCLK が内部 RC から電源供給を受けて ON に維持されます。
• DBG_STANDBY：セットされると、STANDBY モードと SHUTDOWN モードではデジタル部に電源が供給されず、HCLK と FCLK が内部 RC から電源供給を受けて ON に維持されます。さらに、STANDBY/SHUTDOWN 中には MCU がシステムリセット状態となります。

• これらのビットがセットされると、低電力モードの間、デバッガとの接続は維持されます。ウェイクアップ後も、デバッグは可能です。

SLEEP、STOP、STANDBY、SHUTDOWN の各モードでのデバッグのために、デバッグ制御レジスタの 3ビットも利用可能です。関係するビットがセットされると、STANDBY モードとSHUTDOWN モードでレギュレータが ON に維持され、HCLK
クロックと FCLK クロックが ON に維持されてデバッガをアクティ
ブに保ちます。これによって、低電力モードの間にデバッガとの接続が維持され、ウェイクアップ後にもデバッグを継続します。これらのビットがセットされると、クロックとレギュレータが強制的に有効に保たれて、すべての低電力モードで消費電流が増加する
ことから、MCU がデバッグ中ではない場合には、これらのビットをクリアすることを忘れないでください。

36

関連ペリフェラル

37• 電源モードに対する依存関係の詳細については、ペリフェラルトレーニング
資料の以下のリストを参照してください。
• リセットおよびクロック制御（RCC）• 割込み（NVIC AIEC）• コンパレータ（COMP）• 液晶ディスプレイコントローラ（LCD）• 低電力タイマ（LPTIM）• 独立型ウォッチドッグ（IWDG）• リアルタイムクロック（RTC）• I2C（Inter-integrated circuit）インタフェース• USART（Universal synchronous asynchronous receiver transmitter）• 低電力ユニバーサル非同期レシーバトランスミッタ（LPUART）• USB フルスピード（USB_FS）

このトレーニングに加えて、リセットおよびクロック制御と割込みのトレーニング、さらには、STOP と STANDBY からのウェイクアップ機能を備えるすべてのペリフェラルのトレーニングも参照可能です。

37