STM32G0 - LPTIM
低消費電力タイマ
レビジョン 1.0

STM32G0 低消費電力タイマ（LPTIM）のプレゼンテーション
へようこそ。ここでは、一連のタイミング機能を提供し、低消費電力モードでも波形を生成できる、このペリフェラルの機能について説明します。

1

概要

2

• LPTIMは16ビット･タイマである。クロックソー
スの多様性により、LPTIMはSTM32G0マイクロコントローラの使用可能なほとんどの低消費電力モードで実行し続けることができる。

機能の概要• 非同期実行機能• 超低消費電力• 低消費電力モードからのウェイクアップのタイムアウト機能

STM32G0 マイクロプロセッサに組み込まれている低消費電力タイマペリフェラルには、低消費電力モードでも実行できる16 ビットタイマが搭載されています。これは、柔軟性の高いクロック供給スキームによって実現しています。低消費電力タイ
マペリフェラルには、基本的な汎用タイマ機能が備わっています。低消費電力タイマの主要な機能の 1 つに、非同期カウントモードに設定しているときにアクティブな内部クロックソースがない場合でも実行し続ける機能があります。

2

主な機能

3

• 多くの選択可能なクロックソースを使用した柔軟性の高いクロック供給ス
キーム• 内部クロックソース：LSE、LSI、HSI16、またはAPBクロック• LPTIM「LPTIM_IN1」入力経由の外部クロックソース（オンチップオシレータが実行していないときに動作、パルス･カウンタ･アプリケーションによって使用）• 最大8つの外部トリガ• 設定可能なアクティブ･エッジを使用：立ち上がりエッジ、立ち下がりエッジ、両方のエッジ• 誤ったトリガを回避するデジタル･グリッチ･フィルタを使用• 2つの動作モード：連続およびワンショット

低消費電力タイマの主要な機能は、ほぼすべてのクロックソースがオフになる低消費電力モードでも実行し続けられる機能です。低消費電力タイマには、非常に柔軟性の高いクロック供給スキームが備わっています。オンチップクロックソース（LSE、LSI、HSI16、または APB クロック）からクロックを供給できます。または、低消費電力タイマの「LPTIM_IN1」入力経由で外部クロックソースから供給できます。この後者の機能は、「パルスカウンタ」アプリケーションの構築に使用され、ガスメータなどの計量アプリケーションの重要な機能となります。
低消費電力タイマは、設定可能な極性を持つ最大 8 つの外部トリガソースを備えています。外部トリガ入力は、ノイズの多い動作環境で発生する可能性のある誤ったトリガを除去するデジタルフィルタを備えています。
低消費電力タイマは、連続モードまたはワンショットモードで動作するように設定できます。ワンショットモードはパルス波形を生成するために使用され、連続モードは PWM 波形を生成するために使用されます。
3

ブロック図4• LPTIMブロック図

APB クロック

APB
クロックドメイン

カーネルクロックドメイン
アップ／ダウン
グリッチ

エンコーダ

LPTIM
レジスタ
インタフェース

lptim_pclk

Synchronzation

32-bit APB bus

LPTIM

フィルタ

グリッチフィルタ

グリッチ
フィルタ

CNTSTRT／SNGSTRT

lptim_it

APB クロック
HSI16

lptim_ker_ck

1
CLKMUX 10LSILSE

IRQ
インタフェース

lptim_wkup

10

カウントモード

LPTIM_IN2 ピン
lptim_in1_mux1
lptim_in1_mux2
lptim_in1_mux3
LPTIM_IN1 ピン
lptim_ext_trgx

16-ビット ARR

Mux トリガRCC

lptim_in2_mux1
lptim_in2_mux2
lptim_in2_mux3

16- ビットカウンタ

LPTIM_ETR ピン

LPTIM_OUT ピン
lptim_out

プリスケーラ

16-ビット比較

低消費電力タイマは、2 つのクロックドメインを持つペリフェラルですAPB クロックドメインには、ペリフェラルの APB インタフェースが含まれています。カーネルクロックドメインには、低消費電力タイマ
ペリフェラルのコア機能が含まれています。カーネルクロックドメイ
ンには、外部クロックソースからタイマの「LPTIM_IN1」入力を介して内部クロックソースによってクロックを供給できます。
低消費電力タイマペリフェラルには、2 のべき乗のプリスケーラを介して供給される 16 ビットカウンタが組み込まれています。低消費電力タイマペリフェラルは、16 ビットの自動再ロードレジスタと16 ビットの比較レジスタを備えており、それぞれ、タイマの「LPTIM_OUT」出力で出力される PWM 波形に対して周期とデューティサイクルを設定するために使用されます。
低消費電力タイマはエンコーダモード機能を備えており、ペリフェラルの「lptim_in1_mux」入力と「lptim_in2_mux」入力を使用してインクリメンタル直交エンコーダセンサとインタフェース接続するために使用できます。両方の入力は、グリッチフィルタリング回路を備えています。

4

最大3つの設定可能な波形

5• PWM波形、ワンパルス波形、セットワンス波形

POL = 0LPTIMx_ARR
LPTIMx_CMP

PWM

ワンパルス
セットワンス

LPTIM_CMP および LPTIM_ARR レジスタは、LPTIM_CFGR レジスタのビットフィールド「WAVE」およびLPTIM_CR レジスタの「SNGSTRT」と組み合わせて、出力波形を制御するために使用されます。
出力波形は、周期とデューティサイクル（それぞれLPTIM_ARR レジスタと LPTIM_CMP レジスタで制御されます）を持つ標準的な PWM 信号です。または、設定された波形によって定義される最後の出力状態を持つ単一パルスです。
最後の出力状態が、波形の最初の状態と同じである場合、ワンパルスモードが設定されます。
同じでない場合は、セットワンスモードが設定されます。
低消費電力タイマの出力極性は、LPTIM_CFGR レジスタの「WAVPOL」ビットフィールドで制御されます。

5

タイマカウンタのリセット

6

タイマカウンタのリセット• タイマカウンタのリセットによって、LPTIM_CNTレジスタの内容がリセットされる• 2 つのカウンタ･リセット･メカニズムを使用できる• 同期カウンタ･リセット･メカニズム• LPTIM_CRレジスタのCOUNTRSTビットが「1」にセットされると、LPTIM_CNTレジスタの内容がリセットされる。このリセットは、3 カーネルクロックサイクルの同期的遅延の後にのみ発生する（lptim_ker_ck カーネルクロック信号は APB クロックと異なる場合がある）。

• 非同期カウンタ･リセット･メカニズム• LPTIM_CRレジスタのRSTARE ビットが「1」にセットされている場合、LPTIM_CNT レジスタに読出しアクセスすると、LPTIM_CNTレジスタの内容が非同期的にリセットされる。

低消費電力タイマには、LPTIM_CNT レジスタの内容を「0」にリセットするために使用されるカウンタリセット機能が搭載されています。
2 つのカウンタリセットメカニズム（同期カウンタリセットメカニズ
ムと非同期カウンタリセットメカニズム）を使用できます。
同期カウンタリセットは、COUNTRST ビットをセットすると実行されます。このリセットの同期的な性質のため、3 LPTIM カー
ネルクロックサイクルの同期的遅延の後にのみ、この状況が発生します。
RSTARE ビットがセットされると、非同期カウンタリセットが
LPTIM_CNT レジスタに対する次の APB 読出しアクセスで実行されます。

6

エンコーダ･モード

7

エンコーダ･モード• 汎用タイマのエンコーダ･モードと同じ動作モード• LPTIMが連続モードで実行している場合のみ使用可能

Input1チャネル A
チャネル B

LPTIM
Input2低消費電力タイマはエンコーダモード機能を備えており、ペリフェラルの「Input1」入力と「Input2」入力を使用してインクリメンタル直交エンコーダセンサとインタフェース接続できます。両方の入力は、グリッチフィルタリング回路を備えています。
エンコーダ機能は、汎用タイマに組み込まれているものと同様です。
エンコーダモード機能を使用するには、低消費電力タイマを連続モードで実行する必要があります。
注意すべき重要な点は、低消費電力タイマ 1 および 2 にのみエンコーダモード機能が組み込まれていることです。

7

割込み
割込みイベント

8

説明

比較一致

カウンタ･レジスタ（LPTIM_CNT）の内容が比較レジスタ（LPTIM_CMP）の内容と一致したときに、割込みフラグが立つ。

自動再ロード一致

カウンタ･レジスタ（LPTIM_CNT）の内容が自動再ロードレジスタ（LPTIM_ARR）の内容と一致したときに、割込みフラグが立つ。

外部トリガイベント

外部トリガが検出されたときに、割込みフラグが立つ。

自動再ロードレジスタへの書込み完了

LPTIM_ARR レジスタへの書込み動作が完了したときに、割込みフラグが立つ。

比較レジスタへの書込み完了

LPTIM_CMP レジスタへの書込み動作が完了したときに、割込みフラグが立つ。

方向の変更

エンコーダモードで使用される。方向の変更を強調するために次の 2 つの割込みフラグが組み込まれている。アップフラグはアップカウント方向の変更を強調し、ダウンフラグはダウンカウント方向の変更を強調する。

低消費電力タイマペリフェラルには、7 つの割込みソースがあります。
- 「比較一致」割込みは、カウンタレジスタ LPTIM_CNT の内容が比較
レジスタ LPTIM_CMP の内容と一致するか、上回ったときに発生します。
- 「自動再ロード一致」割込みは、カウンタレジスタの内容が自動再ロードレジスタの内容と一致したときに発生します。
- 「外部トリガイベント」割込みは、有効な外部トリガが検出されたときに発生します。
- 「自動再ロードレジスタへの書込み完了」と「比較レジスタへの書込み完了」の割込みは、ペリフェラルの APB インタフェースロジックから 2 つの異なるクロックドメインに含まれるペリフェラルのコアロジックへのLPTIM_ARR レジスタと LPTIM_CMP レジスタそれぞれの内容の転送が完了したときに発生します。これら 2 つの割込みは、ペリフェラルのコアクロックが APB インタフェースクロックと比べて遅すぎる場合に、これら 2 つのレジスタへの書込みステータスにおけるポーリングのオーバーヘッド軽減に役立ちます。
- 「アップおよびダウンの方向の変更」割込みは、エンコーダモード機能が有効で、カウント方向がアップからダウンまたはその逆に変わったときに発生します。低消費電力タイマのカウンタのカウント方向は、直交センサの回転方向に反映されます。

8低消費電力モード
モード

9

説明RUN

アクティブ

低消費電力 RUN

アクティブ

SLEEP

アクティブ。ペリフェラル割込みによって、デバイスは SLEEP モードを終了する。

低消費電力 SLEEP

アクティブ。ペリフェラル割込みによって、デバイスは低消費電力 SLEEP モードから復帰する

STOP 0/STOP 1

LPTIM のクロックが LSE または LSI によって供給される場合、アクティブ。LPTIM 割込みによって、デバイスは STOP 0 および STOP 1 から復帰する。

STANDBY

パワーダウン状態です。ペリフェラルは、STANBY モード終了後に再初期化する必要があります。

SHUTDOWNパワーダウン状態。ペリフェラルは、SHUTDOWN モード終了後に再初期化する必要がある。

低消費電力タイマペリフェラルは、RUN モード、SLEEP モード、および STOP 電力モードでアクティブになります。
低消費電力タイマは、SLEEP モードまたは STOP モードのいずれかからマイクロコントローラをウェイクアップさせることができます。

9

参照

10

• 詳細については、次を参照：• アプリケーションノート AN4865：Low-power timer (LPTIM) applicative use-cases on
STM32 MCUs

詳細については、当社 Web サイトで利用できる次の文書を参照してください。

10