STM32H72xおよびH73x
拡張されたSTM32H7ファミリ
ハイパフォーマンス品
STM32H74x/5xとSTM32H7Ax/Bxの差分
1.0版

以下のスライドでは、STM32H7ファミリーの新しいバリエーションのアーキテクチャの概要を示します。

1

AXI

ASIB1

シェアード

ASIB2

AHB
ASIB3

AXI

ASIB4

(1)

AXI
ASIB5

D1からD2まで
AHBバス

SRAM

LTDC
AXI
ASIB6
d
AMIB8AMIB2 AMIB3 AMIB5 AMIB4
AMIB6 AMIB7

AXI
AXI
AXI
AXI
AXI

AMIB1

AHB

USB
HS1

SDMMC2DMA2SRAM 1
SRAM 2
Flash
FMC

AHB 1

OTFDEC 2

OCTO SPI2AHB 2

OTFDEC 1

OCTO SPI1

APB 1

AXI
SRAM
AHB 3
APB 3

GPV
64ビットAXIバスマトリックス
D1ドメイン
D2からD1までAHBバス

Ethernet
M AC

AXI
AHB

APB 2

APB

AHB

7

SDMMC 1 MDMA DMA2D

DMA1_MEM

AXIM

DMA2_PERIPH

AHBS

L1
キャッシュ

DTCM

DTCM - RAM

DMA1

(1)

DMA2_MEM

AHBP®
L1-Cache
Cortex-M7

DMA1_PERIPH

ITCM - RAM

5

APB

ITCM

アーキテクチャの概要

1
D2からD1までAHBバス
4

32ビットバス AHB

ITCMバスAHBSバスDTCMバスAHBPバス

インタードメインバス(32ビットAHB)

APBバス

AXIバスマトリクス(D1ドメイン)

AHBxペリフェラル

AHBバスマトリクス(D2ドメイン)

APBxペリフェラル

AHBバスマトリクス(D3ドメイン)

内部メモリ

マスタ

外部インタフェイスD1から D3までAHBバス

D2 から D3までAHBバス

バスマルチプレクサ

BDMA

3
AXI
DTCM
ITCM
AHB
AHBP
AHBS
APB

64ビットバス(AXI)

2

32ビットAHBバスマトリックス
D2ドメイン

AHB 4

6

マスタ
インタフェイス

SRAM 432ビット AHBバスマトリックス
スレーブ
D3ドメイン
インタフェイス

Bckp SRAM

APB 4

1. L1データキャッシュ= 32キロバイト
命令キャッシュ= 32キロバイト
2. OTFDEC1/2はSTM32H73xデバイス
でのみ利用可能AN4891：高いパフォーマンスを実現するためのこのアーキテクチャの最適な使用方法に関する説明

2

この回路図は、STM32H72x/73xラインのアーキテクチャを示しています。
STM32H74x/75xラインとの主な違いは赤色でハイライトされています。
STM32H74x/75xラインのデュアルバンクFlashと比較して、単体のバンクFlashのみが利用可能です。2 つの OCTOSPI インタフェース
は、シリアル外部メモリのほとんどをサポートします。
暗号オプションのデバイス(STM32H73x)で利用可能なオンザフラ
イ復号化エンジンは、外部OCTOSPIメモリに保存される暗号化されたコンテンツのオンザフライ復号化を可能にします。
STM32H72x/73xは、3つの64キロバイトブロックに分割された計
192キロバイトのRAMを持ち、それらのブロックはAXIまたはITCMに接続することができます。
STM32H72x/73x/74x/75xアーキテクチャとパフォーマンスに関する詳細は、アプリケーションノートAN4891で入手できます。

2

STM32H72x/73x
3つの電源ドメイン、SMPSおよびLDO、共通パッケージ、STM32H74x/75xとの互換性

主な機能











ハイパフォーマンス
再配置可能なRAM
すべてのメモリにECC
複数あるハイパフォーマ
ンスADC
グラフィック
セキュリティ
数値演算アクセラレータ
メモリ･インタフェース
通信機能
電源スキーム(SMPSもしくはLDO、
QFN68-SMPS を除く)



STM32 DNA
(互換性、パッケージ、
エコシステム)

拡張温度範囲125℃
サポート(オプション**)STM32H74/75との差
STM32H7x5のみ

組込みメモリCortex-M7
550MHzDP-FPU
MPU
ETM
2 x 32KBキャッシュ

1MB Flash
シングルバンク

DMA

4KBバックアップ
RAM
4KBデバッグRAM

マスタDMA, 2 x
DMAとBDMA

セキュリティ
暗号/ハッシュ
TRNG、アンチタ
ンパー、ROP、
PCROP、セキュ
リティサービス
SFI+SFU (RSS経由*)

メモリ･インタフェース
FMC (SDRAM, NOR, NAND)

システムRAM
368KBバイトRAM(320KB AXI,
32KB D2, 16KB D3)

2 x Octo-SPI オンザフライ復号化(*)
2xSD/SDIO/MMC

TCM
128KB RAM DTCM
最大 256 KB RAM ITCM
(AXI と共有、
サイズ: 64 KB)

グラフィック最大 133 I/Os

Chrom-ART

バックアップ

オーディオ

RTC, Back-up
Reg

アナログ
2x16ビットADC+1x12ビットADC
2 x Comp、2 x オペアンプ
1 x Dig、温度センサ

デバッグ
ETF (buff. 2KB),
DAP(*) : on STM32H73x CPN (暗号)I/O

TFTLCDコントローラ

2 x SAI、DFSDM(8ch./4フィルタ)、4xI2S (Mux SPIを含む)、
SPDIF-Rx、2 x 12ビットDAC

タイマ/デジタル
タイマ
4 x 32-bit advanced timers
5 x 16-bit LP timers
12 x 16-bit TIM
2 x W/D
数値演算アクセラレータ(Cordic+FMAC)

通信

電源
LDO, SMPS,
USB reg,バック
アップ

1xUSB OTG HS (w/ FS PHYとULPI)
6xSPI (4xI2Sを含む)、5xI²C、1xTT/FD-CAN+2xFD-CAN、
5xUART+1xULP UART、5xUSART,イーサネット、MDIO、
HDMI-CEC、SWP、パラレルカメラインタフェース(**) : CPN in “3” (Ex STM32H725ZGT3)Flashのサイズは、STM32H74x/75xラインと比較して全体的に減少しています。
処理パフォーマンスを向上させるために、データ キャッシュと命
令キャッシュのサイズが 16KBから32KBに増加しました。
共有RAMのおかげで、CPUの最大周波数でアクセス可能な TCM
は、64KBから128、192、または256KBに増やすことができます。
また、2つのアクセラレータが追加されました: Cordicコプロセッサは、特定の関数（主に三角関数）を計算します。FMACアクセラ
レータは、フィルタ演算を実行します。
製品は、3つの異なるFlashサイズで利用可能です:1MB、512KBと128KBの構成。

3

H72x/73x vs H7Ax/7Bx vs H74x/75x 機能
STH32H74x/75x

STH32H7Ax/7Bx

STH32H72x/73x

ARM Cortex-M7, DPMPU, FPU,
L1 16KB-D/16KB-I
ARM Cortex-M4, SPMPU, FPU, ART

ARM Cortex-M7, DPMPU, FPU,
L1 16KB-D/16KB-I-

ARM Cortex-M7, DP FPU, MPU,
L1 32KB-D/32KB-I-

1.62 ~ 3.6 V
Tj –40 ~ +125 ºC
SMPS で最大 +140ºC
VOS1は125℃に制限
Vcore @VOS0:
Tj 105℃に制限
VDD 最小 1.7V
SMPSなし1.62 ~ 3.6 V
Tj –40 ~ +130 ºC
Vcore @VOS0:
Tj 105℃に制限
VDD 最小 1.7V

1.62 ~ 3.6 V and
Tj –40 ~ +125 ºC
SMPS で最大 +140ºC
VOS1 は最大 +140℃
Vcore @VOS0:
Tj 105℃に制限
VDD 最小 1.7V
VDD 最小 2.2V SMPS

ARM M7動作周波数 / DMIPS

480MHz / VOS0で1027DMIPS
400MHz / VOS1で856DMIPS

280MHz / VOS0で599DMIPS
225MHz / VOS1で481DMIPS

550MHz / VOS0で1177DMIPS
400MHz / VOS1で856DMIPS

AXI および AHB の最大周波数

240MHz280MHz275MHzAPBの最大周波数

120MHz140MHz137.5MHzGPIO

Up to 168

Up to 168

Up to 133

2M

2M

1M

AXI上のSRAM

512KB

1024KB

320KB (ITCMと共有で 192KB)AHB上のSRAM(D2ドメイン)

288KB

128KB

32KB

AHB上のSRAM(D3ドメイン)

64KB

32KB

16KB

64KB / 128KB

64KB / 128KB

256KB (192KBをAXISRAMと共有) /
128KB

コア

動作範囲

組込みメモリFLASH

ITCM / DTCM
バックアップSRAMRAMECC

4KB

4KB

4KB

すべてSRAM用ECC

ITCM、DTCM、L1 キャッシュ上での
みECC

すべてSRAM用ECC(520MHz 以上の TCM では無効)

この表と次の表は、STM32H72x/73x、STM32H7Ax/7BxおよびSTM32H74x/75xラインの比較を示しています。主な違いはピンク色で示されています。
内部温度が105°Cを超えない場合、CPUは最大550MHzの周波数で動作します。140°Cまでの高い温度で、CPUは480MHzまで動作することができます。
550MHzに到達するために、LDOはSTM32H74x/75xデバイスと同じ方法で使用できますが、STM32H72ｘ/73xマイクロコントローラ
は代わりにSMPSレギュレータを使用して電力効率を向上させることができます。
STM32H72x/73xラインにはFlashのバンクが1つしかありません。
ITCM と共有される 192KBのメモリ空間全体が AXIRAM 専用の場
合、AXIバスマトリックスに接続されているRAMの合計サイズは320KBに達します。
D2ドメインとD3ドメインにあるAHBバスマトリックスに接続されているRAMのサイズ縮小比較が表の下部に示されています。
RAMエラーコード修正(ECC)は、すべてのL1キャッシュ、TCM、AXI
およびAHBRAMで使用できます。CPUが520MHzを超える場合は、
TCMRAMのECCを無効にする必要があります。

4

リセット電源コントロール

クロック
マネージャ

外部
メモリ

H72x/73x vs H7Ax/7Bx vs H74x/75x 機能
STH32H74x/75x

STH32H7Ax/7Bx

FMC

1

1

1

x-SPI

1x QuadSPI

2x OctoSPI/OTFDEC

2x OctoSPI/OTFDEC

内蔵クロック HSI / RC / CSI /LSI

64 MHz / 48 MHz / 4 MHz / 32kHz

64 MHz / 48 MHz / 4 MHz / 32kHz

64 MHz / 48 MHz / 4 MHz / 32kHz

外付けクロック HSE / LSE

4-50 MHz / 32.768 kHz

4-50 MHz / 32.768 kHz

4-50 MHz / 32.768 kHz

PLLs

3

3

3

電源ドメイン

3

2

3

SMPS







Sleep、STOP、Standby、vbat

Sleep、STOP、retention、Standby、
vbat

Sleep、Stop、Standby、vbat

低電力モード

STH32H72x/73x

STM32H72x/73x製品は、最大2つのOCTOSPIインタフェースを搭載しています。
I/Oマネージャは、1つのメモリインタフェース上で2つの外部
OCTOSPIメモリのマルチプレクスをサポートします。
STM32H73xの場合、情報保護すべきデータを外部OCTO SPIメ
モリに暗号化して保存できます。読み取り時にそれらのデータ
は、その場で復号化することができます。
3つの電源ドメインは、STM32H74x/75xデバイスと同じ構成です。

5

タイマ

H72x/73x vs H7Ax/7Bx vs H74x/75x 機能
STH32H74x/75x

STH32H7Ax/7Bx

STH32H72x/73x

基本 / 汎用 / PWM / RTC

2 / 10 / 2 / 1

2 / 10 / 2 / 1

2 / 10 / 2 / 1 + 2 32-bit

高分解能 / 低電力 / Systick

1/5/2

0/3/1

0/5/1

1

1

1

1/0/1

0/1/1

0/0/0

Display /Graphics

TFT LCDコントローラ
MIPI-DSI / GFX-MMU/JPEGコー
デック
Chrom-ART Accelerator™

1

1

1

MDMA / 基本DMA /デュアルポー
ト DMA

1/1/2

1/2/2

1/1/2

USART / UART / LPUART

4/4/1

5/5/1

5/5/1

4

4

5

SPI / I2S

6/3

6/4

6/4

SAI

4

2

2

SPDIFRX

4入力

4入力

4入力

SWPMI

1

1

1

MDIO

1

1

1

SDMMC

2

2

2

1/1

1/ 1

2/1

USB OTG

2 (1HS/FS, 1FS)

1 (HS/FS)

1 (HS/FS)

イーサネット1

0

1

HDMI-CEC

1

1

1

1/0

1/1 (PSSI は同じインタフェースを共有)

1/1(PSSI は同じインタフェースを共有)

DMA(DMA2D)

通信インタフェイス

I2C

FDCAN / TT-CAN

DCMI (カメラ) / PSSISTM32H72x/73x製品では、汎用の32ビットタイマが2つ追加され、高分解能タイマがなくなり、シングルCPUアーキテクチャの結果として1つのsystickタイマのみが存在します。
ディスプレイとグラフィック機能を強化するために、TFT LCDコントローラとChrom-ART アクセラレータが含まれています。MIPI-DSIおよびJPEG
コーデックは使用できません。
1つのUART、1つのUSART、1つのI2Cと1つのFDCANが追加されました。
1つのSPIインタフェースに1つのI2Sが追加され、パラレル同期スレーブ
インタフェース(PSSI)機能がデジタルカメラインタフェースに追加されました。
シリアルオーディオインタフェース(SAI)の数が2に減り、1つのUSB FS(フルスピード）が削除され、HS（ハイスピード）またはFSモードで使用できるUSBが1つだけ残っています。

6

H72x/73x vs H7Ax/7Bx vs H74x/75x 機能
16ビットADC00

1 (最大 19チャネル)

1*2チャネル + 1*1チャネル

2チャネル

コンパレータ

2

2

2

オペアンプ

2

2

2

1(ADC3)1 (ADC2)

1 (ADC3)

0

1

1

DFSDM

1 (8 ch / 4フィルタ)2 (8 ch / 8フィルタ、2 ch / 1フィルタ)

1 (8 ch / 4フィルタ)

FMAC

-

-



CORDIC

-

-



/

/

/

1 (NIST標準DRBGモジュール用シード)

1 (NIST証明可能)

1 (NIST証明可能)

OTFDEC

0

2

2

OSPIメモリ暗号化

0

2

2

RDP、WRP、ROP、PC-ROP







最大3/ -

最大3 / 最大2

最大 2 / - /  / 4KB

 /  / 4KB

 /  / 2KB

4

2

2

アナログ

デジタル温度センサ(DTS)

コプロ
セッサ

STH32H72x/73x
2 (最大 20チャネル)

2チャネル

温度センサ(ADCに接続)

AES / HASH
RNG
セキュリティ

STH32H7Ax/7Bx
2 (最大 20チャネル)

12ビットDAC

12ビットADC (ADC3)

パッシブタンパ / アクティブタンパ
セキュリティ・サービス、RSS、セキュア専
用エリア
デバッグ
ウォッチ
ドッグ

STH32H74x/75x
3 (最大20チャネル)

SWD / JTAG / ETM

ウォッチドッグ

STM32H72x/73xデバイスは、D2電源ドメインにある同じ2つの16ビットア
ナログデジタルコンバータ(ADC)を搭載しています。D3ドメイン内のADCは、12ビットADCに置き換えられました。デフォルトでADC3に接続されているセンサ、またはADCを利用しないデジタルセンサのおかげで内部温度を測定することができます。
2つのアクセラレータが追加されました: Cordicコプロセッサは、特定の関数（主に三角関数）を計算します。FMACアクセラレータは、フィルタ等の演算を実行します。
乱数発生器(RNG)は NIST SP 800-90B準拠エントロピーソースです。
2つの組込みオンザフライ復号化ユニット(OTFDEC)は、外部OCTOSPIメモ
リに格納されているコンテンツのオンザフライ復号化を可能にします。
暗号化されたデータを使用する手順については、専用のアプリケーショ
ンノートAN5281に記載されています。
OTFDEC機能はSTM32H73x暗号オプションデバイスでのみ使用できます。
STM32H72x/73xはシングル・CPUコアデバイスであるため、独立したウォッチドッグと1つのウィンドウウォッチドッグのみが含まれます。

7

STM32H72x/73x アーキテクチャ

Change s STM32H74x/75x versus
STM32H72x/73x
New IP or HW in STM 32H72x/73x

64kB
D1TCM

64kB
D0TCM

ADC1-2(16bits)(0x4000:0000-0x4000:FFFF)

D2_AHB_APB2(0x4001:0000-0x4001:FFFF)

APB
Bridge(0x4001:0000-0x4001:FFFF)(0x4000:A400-0x4000:A7FF)(0x4001:5000-0x4001:53FF)

ETF
DMA
Mux1

(0x4002:0800 -0x4002:0BFF)(0x4001:4800-0x4001:4BFF)(0x4001:4400-0x4001:47FF)

Funnel
CTI(0x4001:4000-0x4001:43FF)

ROM(0x4001:3400-0x4001:37FF)
システム
ROM
テーブル2

テーブル

ETM

ETH1

SD/
MMC
2

(0x4004:0000-0x4007:FFFF)

WIC(0x4802:2400-0x4002:27FF)

CPU(500 MHz)(0x4002:8000-0x4002:93FF)

32K

BIU

AHBD

(0x4002:0000-0x4002:03FF)(0x4000:0000-0x4FFF:FFFF)
D1_AHB_AHBP

AHBP
DCU

SyncDn

ITM

STB
32K

CTI

LSU

FPU

(0x4001:3000-0x4001:33FF)(0x4001:1C00-0x4001:1FFF)(0x4002:0400-0x4002:07FF)

DPU(0x4000:E000-0x4000:E3FF)(0x4000:D400-0x4000:D7FF)(0x4000:A800-0x4000:CFFF)

D1_AHB_AHBS(0x2000:0000-0x2001:FFFF)(0x0000:0000-0x0003:FFFF)

DBG

ICU

最大 Fmax/4
DFSDM

TPIU
(0x4001:5800-0x4001:5BFF)

AHBS(0x4000:E400-0x4000:E7FF)

トレースサブシステム

MPU
NVIC

APB2

(0x4001:7800-0x4001:7FFF)

SQ

最大 Fmax/4

APB
Bridge(0x4001:0000-0x4001:FFFF)

高周波ドメイン(Fmax = 550MHz)

2KB
SRAM

(0x2000:0000 -0x2001:FFFF)

CTRL

TCU

APB1

(0x4000:0000-0x4000:FFFF)(0x2000:0000 -0x2001:FFFF)

64kB up to
256kB
ITCM
(AXI shared)

CTRL(0x0000:0000 -0x0003:FFFF)

CTRL

PFU

G01 – ドメイン2(FCPU/2)(0x4002:2000-0x4002:23FF)

D2_AHB_APB1(0x4000:0000-0x4000:FFFF)(0x4001:1800-0x4001:1BFF(0x4001:1400-0x4001:17FF)(0x4001:1000-0x4001:13FF(0x4001:0400-0x4001:07FF)(0x4001:0000-0x4001:03FF)(0x4000:A000-0x4000:A3FF)

SAI1(0x4000:9400-0x4000:97FF)

SPI5(0x4000:9000-0x4000:93FF)

Timer17(0x4000:8800-0x4000:8BFF)

Timer16(0x4000:8400-0x4000:87FF)

Timer15(0x4000:7C00-0x4000:7FFF)

SPI4(0x4000:7800-0x4000:7BFF)

SPI1/I2S1(0x4000:7400-0x4000:77FF)

USART
10

(0x4000:6C00-0x4000:6FFF)

UART9(0x4000:6400-0x4000:67FF)

USART
6

(0x4000:5C00-0x4000:5FFF)

USART
1

(0x4000:5800-0x4000:5BFF)

Timer8/PWM2(0x4000:5400-0x4000:57FF)

Timer1/PWM1(0x4000:5000-0x4000:53FF)

16kB
SRAM

USB_1

DMA_M

DMA_P

DMA_P

DMA_M

(0x4000:4800-0x4000:4BFF)

D2_AHB_MEMD2_L0(0x1000:0000-0x1000:3FFF)(0x3000:0000-0x3000:3FFF)

APB
Bridge(0x5000:1000-0x5000:1FFF)

LTDC

4x64

4x64

4x64

8/(16)x64

S 4 _ 64

S 5 _64

S 6 _64

M2 _32

S 3_ 32

M 1 _3 2

AXI2AHB(0x5200:6000-0x5200:6FFF)

D1_AXI_FLASH_L0(0x0800:0000-0x080F:FFFF)(0x1FF0:0000 -0x1FF1:FFFF)(0x1FF2:0000-0x1FF2:0FFF)(0x4802:1800-0x4802:1BFF)

D2_AHB_AHB4_MEMD3(0x3800:0000-0x3FFF:FFFF)(0x5800:0000-0x5FFF:FFFF)(0x4802:1000-0x4802:13FF)(0x4802:2800-0x4802:2BFF)(0x4802:1400-0x4802:17FF)(0x5200:B000-0x5200:B3FF)(0x4802:0400 -0x4802:07FF)

D1_AHB_AHB4_MEMD3(0x3800:0000-0x3FFF:FFFF)(0x5800:0000-0x5FFF:FFFF)
D1_AHB_AHB3(0x5000:0000-0x57FF:FFFF)(0x5802:5800-0x5801:5BFF)

RAMITF

128k
SRAM

RAMITF

192k (1)ITCM 64KBの粒度でSRAM共有できる最大192KB(0x5802:6400 -0x5802:67FF)(0x5802:6000 -0x5802:63FF)

DMA
Mux2

(0x5802:4800 -0x5802:4BFF)(0x5802:5400-0x5802:57FF)

ADC3 (12ビット)
CRC

DBG
MCU

(0x5800:0000 -0x5800:FFFF)

D3_AHB_MEMD 3(0x3800:0000 -0x38FF:FFFF)(0x3800:0000 -0x3800:3FFF)
RAMITF(0x5800:5400-0x5800:57FF)

APB
ブリッジ

(0x5800:4800-0x5800:4BFF)(0x5800:4000-0x5800:43FF)(0x5800:3C00 -0x5800:3FFF)(0x5800:3800-0x5800:3BFF)(0x5800:3000-0x5800:33FF)(0x3880:0000-0x3880:0FFF)(0x5800:2800-0x5800:2BFF)(0x5800:2C00 -0x5800:2FFF)

RAMITF

GPV(0x5100:0000-0x510F:FFFF)(0x5800:2400-0x5800:27FF)(0x5800:1C00 -0x5800:1FFF)

APB
ICN

GO2

AP2
AP1

DAP

TAMPER VT
AP0

デバッグサブシステム

SWP
USBCR
UART8
UART7
DAC1&2
HDMI-CEC
I2C5
I2C3
I2C2
I2C1
UART5
UART4
USART3
USART2
SPDIF-RX1
SPI3/I2S3
SPI2/I2S2

CORDICFMAC
DB-SD/MMC2
RNG(0x4000:2400-0x4000:27FF)(0x4000:2000-0x4000:23FF)(0x4000:1C00-0x4000:1FFF)(0x4000:1800-0x4000:1BFF)(0x4000:1400-0x4000:17FF)

HASH
3DES/AES(0x4000:1000-0x4000:13FF)(0x4000:0C00-0x4000:0FFF)

CAMITF(0x4000:0800-0x4000:0BFF)

PSSI(0x4000:0400-0x4000:07FF)

LPTimer1
Timer14
Timer13
Timer12Timer7
Timer6
Timer5Timer4Timer3Timer2

APB4 (最大 Fmax/4 )(0x5800:6800-0x5800:6BFF)

RCC(0x5800:0000-0x5BFF:FFFF)
D3_AHB_AHB4

SystemROM
table1

MDIOS
OPAMP

TempSensor

SAI4

GPIOA~H/J~K(0x5C00:0000-0x5C01:FFFF)

SWO

TT-FDCAN1PowerControl(0x5802:4400 -0x5802:47FF)(0x5802:0000 -0x5802:2BFF)

FDCAN2

GO1 – ドメイン3 (最大 Fmax/2 )HSEM(0x5802:4C00 -0x5802:4FFF)

DMA1(0x5200:2000-0x5200:2FFF)
1M
FLITF
Flash
(0xC000:0000-0xDFFF:FFFF)(0x6000:0000-0x6FFF:FFFF)(0x5200:4000-0x5200:4FFF)(0x8000:0000-0x8FFF:FFFF)
FMC
D1_AXI_FMC(0x5200:B800 -0x5200:BBFF)(0x5200:5000-0x5200:5FFF)
OTFD1OcSPI1
D1_AXI_OcSPI1(0x5200:B400 -0x5200:B7FF)(0x9000:0000-0x9FFF:FFFF)OcSPIIO mgr(0x7000:0000-0x7FFF:FFFF)
D1_AXI_OcSPI2OTFD2OcSPI2(0x5200:A000-0x5200:AFFF)(0x5200:BC00 -0x5200:BFFF)

D1_AXI_MEMD 2(0x2402:0000- 0x2404:FFFF)(0x4802:4000 -0x4802:43FF)

D2_AHB_AHB1(0x4000:0000-0x47FF:FFFF)
D2_AHB_AHB2(0x4800:0000-0x4FFF:FFFF)(0x4000:000-0x4000:03FF)

D1_AHB_AHB34_MEMD3(0x5000:0000-0x50FF:FFFF)(0x5200:0000 -0x5FFF:FFFF)(0x3800:0000 -0x3FFF:FFFF)

D1_AXI_MEMD1(0x2400:0000- 0x2401:FFFF)

D2_AHB_ART(0x6000:0000-0xDFFF:FFFF)(0x5000:0000-0x57FF:FFFF)(0x2000:0000-0x2FFF:FFFF)(0x0000:0000-0x0FFF:FFFF)(0x4802:0000-0x4802:03FF)

DFT
REG

M 8_ 6 4(0x5200:8000-0x5200:8FFF)

APB
BridgeM 7_ 6 4

M 4_ 64

M 6_ 64

M 5 _6 4

M 3_ 64

AXI2AHB

D1_AHB_AHB12_MEMD2(0x4000:0000-0x4FFF:FFFF)(0x3000:0000-0x37FF:FFFF)(0x1000:0000-0x1FEF:FFFF)

DB-OcSPI2(0x4000:3800-0x4000:3BFF)(0x4802:4400 -0x4802:47FF)(0x5000:0000-0x5000:FFFF)(0x4000:4000-0x4000-43FF)

Timer23

RAMITFRAMITF

最大 Fmax/4

16k
SRAM

DMA2D

(0x5000:3000-0x5000:3FFF)(0x4000:4400-0x4000:47FF)(0x4000:3C00-0x4000:3FFF)
RAMITF

D2_AHB_MEMD _2L1(0x1000:4000 -0x1000:7FFF)(0x3000:4000 -0x3000:7FFF)

4k
SRAM

(0x5200:1000 -0x5200:1FFF)

D1_AHB_AHBS(0x2000:0000 -0x2001:FFFF)(0x0000:0000 -0x0003:FFFF)(0x5200:0000 -0x5200:0FFF)

MDMA

WinWDG_D1

DB-OcSPI1

GPV(0x4000:4C00-0x4000:4FFF)

APB3DB-SD/MMC1

S 2 _64

USB1

グラフィックス

SDMMC

S 1 _32

Pelican_AHBP

AXI_BM

SyncUp(0x5200:7000 -0x5200:7FFF)

D1_CM-Q_AXI(0x0000:0000 -0xDFFF:FFFF)

最大 Fmax/2

DMA2

DMA1

M0

Timer24

FDCAN3

10kB
SRAM

(1)

Flashメモリ: 2MBから1MB
L1キャッシュ2x16KBから2x32KB
システムRAMサイズの更新
TIM23、24追加
QSPIからOcSPI サブシステム更新
1xFDCAN追加
UART9 / USART10追加
D3 ADC16ビットから12ビットに変更
FMACとCORDIC追加
ETM 4kBから2kB
I2C5追加SPI6/I2S6更新
CM4/ART削除
WinWDG_D2削除
WDGLS_D2削除
3 から2に縮小 D2 SRAMレイヤ
HRTIMER削除
DSI削除
USB2削除JPEG削除
D2 SAI2/SAI3削除
GPIO I削除

16kB
SRAM

512 k
SRAM

(0x5800:1400-0x5800:17FF)(0x5800:0C00 -0x5800:0FFF)(0x5800:0400-0x5800:07FF)(0x5800:0000-0x5800:03FF)

WDGLS
_D1
RTC&Backup
VREF
COMP1&2

64-bit AXI 4
32-bit AHB-Lite
32-bit APB3
32/64-bit TCM
8/32-bit ATBDAPBUS

LPTimer5
LPTimer4
LPTimer3
LPTimer2
I2C4
SPI6/I2S6
LPUART1
SysCfgExt.IT WKUP

RTC& backup

TSGEN+ ファンネル削除
デュアルコア用の DBGMCU レジスタを削除

8

このスライドでは、STM32H74x/75xデバイスに追加されたIPの実装を緑色で表示します。これらの説明は、次のスライドで詳しく説明します。

8

STM32H72x/3x D1ドメイン、CPU
64kB up to
256kB
ITCM
(AXI shared)

64kB
D0TCM

64kB
D1TCM

CTRL

CTRL

CTRL

(0x2000:0000 -0x2001:FFFF)(0x2000:0000 -0x2001:FFFF)(1)(0x0000:0000 -0x0003:FFFF)

高周波ドメイン(Fmax = 550MHz)

トレースサブシステム

2KB
SRAM

TPIU

TCU

SQ

ETF

D1_AHB_AHBS(0x2000:0000 -0x2001:FFFF)(0x0000:0000 -0x0003:FFFF)

AHBS

Funnel
CTI

MPU
ROM
NVIC

システム
ROM
テーブル 2

テーブル

DBG
ETM

PFU

DPU

ITM

STB

(0x4000:0000 -0x4FFF:FFFF)
D1_AHB_AHBP

AHBP

ICU
32K

CTI

LSU

FPU

DCU
32K

BIU

AHBD

CPU
(550 MHz)

SyncDnFlashメモリ: 2MBから1MB
L1キャッシュ2x16KBから2x32KB
システムRAMサイズの更新
TIM23、24追加
QSPIからOcSPI サブシステム更新
1xFDCAN追加
UART9 / USART10追加
D3 ADC16ビットから12ビットに変更
FMACとCORDIC追加
ETM 4kBから2kB
I2C5追加SPI6/I2S6更新
CM4/ART削除
WinWDG_D2削除
WDGLS_D2削除
3 から2に縮小 D2 SRAMレイヤ
HRTIMER削除
DSI削除
USB2削除JPEG削除
D2 SAI2/SAI3削除
GPIO I削除

WIC

M0

SyncUp9

コア近傍に接続された L1データと命令キャッシュのサイズは32KBに倍増しました。
ITCMのサイズは柔軟です。固定64KBの上に、192KBのRAM
をITCMまたはAXI SRAMに接続できます。
CPUとそれら近傍にあるRAMは最大550MHzで動作します。
デバッグトレース専用のRAMサイズは、4KBから2KBに縮小されます。

9

STM32H72x/3x D1ドメイン、AXI(0x5200:1000 -0x5200:1FFF)

SDMMC(0x5200:0000 -0x5200:0FFF)

最大Fmax/2

D1_AHB_AHBS(0x2000:0000 -0x2001:FFFF)(0x0000:0000 -0x0003:FFFF)

グラフィックス(0x5200:7000 -0x5200:7FFF)

MDMA

DMA2D

LTDC

4x64

4x64

8/(16)x64

S 4_ 64

S 5_ 64

S 6 _64APB3WinWDG_D1(0x5000:3000-0x5000:3FFF)

Max @Fmax /4(0x5000:0000-0x5000:FFFF)

APB
Bridge(0x5000:1000-0x5000:1FFF)(0x5200:8000-0x5200:8FFF)

DB-SD/MMC1(0x5200:6000-0x5200:6FFF)

S 3 _32

M2_ 32S 2_ 64

AXI2AHBAXI2AHB

M5_6 4

M3_ 64

S 1_ 32

M1_3 2

DB-OcSPI1
4x64

D1_AHB_AHB12_MEMD2(0x4000:0000 -0x4FFF:FFFF)(0x3000:0000 -0x37FF:FFFF)(0x1000:0000 -0x1FEF:FFFF)(0x5200:B000-0x5200:B3FF)

DB-OcSPI2

D1_AHB_AHB34_MEMD3(0x5000:0000 -0x50FF:FFFF)(0x5200:0000 -0x5FFF:FFFF)(0x3800:0000 -0x3FFF:FFFF)

D1_AXI _FLASH_L0(0x0800:0000 -0x080F:FFFF)(0x1FF0:0000 -0x1FF1:FFFF)(0x1FF2:0000 -0x1FF2:0FFF)(0xC000:0000 -0xDFFF:FFFF)(0x6000:0000 -0x6FFF:FFFF)(0x8000:0000 -0x8FFF:FFFF)
D1_AXI_FMC

FLITF

D1_AHB_AHB4_MEMD3(0x3800:0000 -0x3FFF:FFFF)(0x5800:0000 -0x5FFF:FFFF)
D1_AHB_AHB3(0x5000:0000 -0x57FF:FFFF)(0x5200:2000 -0x5200:2FFF)

1M
Flash

(0x5200:4000 -0x5200:4FFF)

FMC

M4_ 64

M6_ 64(0x5200:B800 -0x5200:BBFF)(0x5200:5000 -0x5200:5FFF)
OTFD1
D1_AXI_OcSPI1(0x9000:0000 -0x9FFF:FFFF)(0x7000:0000 -0x7FFF:FFFF)
D1_AXI_OcSPI2OTFD2OcSPI1OcSPIIO mgr(0x5200:B400 -0x5200:B7FF)

OcSPI2

M 7_6 4(0x5200:A000 -0x5200:AFFF)(0x5200:BC00 -0x5200:BFFF)

M8_ 6 4Flashメモリ: 2MBから1MB
L1キャッシュ2x16KBから2x32KB
システムRAMサイズの更新
TIM23、24追加
QSPIからOcSPI サブシステム更新
1xFDCAN追加
UART9 / USART10追加
D3 ADC16ビットから12ビットに変更
FMACとCORDIC追加
ETM 4kBから2kB
I2C5追加SPI6/I2S6更新
CM4/ART削除
WinWDG_D2削除
WDGLS_D2削除
3 から2 に縮小 D2 SRAMレイヤ
HRTIMER削除
DSI削除
USB2削除JPEG削除
D2 SAI2/SAI3削除
GPIO I削除

GPV

D1_AXI_MEMD1(0x2400:0000 - 0x2401:FFFF)
D1_AXI_MEMD2(0x2402:0000 - 0x2404:FFFF)
GPV(0x5100:0000 -0x510F:FFFF)RAMITF

128k
SRAM

RAMITF

192k
SRAM

(1)

ITCM 64KBの粒度で共有できる最大192KB

10

AXIマトリクスに接続されているFlashメモリのバンクは1つだけです。
AXIマトリクスの2つのスレーブポートは、STM32H74x/75xデバ
イスのQSPI 用に1つではなくOCTOPSPIに使用されます。
暗号オプションのあるSTM32H73xデバイスでは、OCTOSPIは
オンザフライ復号化(OTFDEC)を介してAXIに接続され、有効化または無効にすることができます。

10

STM32H72x/3x D2ドメイン
G01 – ドメイン2(F CPU /2)(0 x4002 :2000 -0x4002 :23 FF)
ADC 1-2 (16bits )APB1
最大Fmax/4(0 x4000 :0000 -0x4000 :FFFF )
APB
ブリッジ

(0 x4000 :0000 -0x4000 :FFFF )(0 x4001 :0000 -0x4001 :FFFF )D2 _AHB _ APB 2(0x4001 :0000 -0x4001 :FFFF )(0 x4001 :0000 -0x4001 :FFFF )APB2
最大Fmax/4

APB
Bridge(0x4001 :7800 -0 x4001 : 7F FF)(0x4000 :E400 -0 x4000 :E7FF )Timer 24(0x4000 :E000 -0 x4000 :E3FF )Timer 23(0x4000 :D400 -0 x4000 :D 7FF )DFSDM

FDCAN 3(0x4000 :A800 -0x4000 :CFFF )

10kB
SRAM

D2 _AHB _ APB 1(0x4000 :0000 -0x4000 :FFFF )RAMITF(0x4000 :A400 -0 x4000 :A7FF )FDCAN 2(0x4001 : 5800 -0x4001 :5BFF )(0x4001 :5000 -0 x4001 :53FF )
DMA
Mux 1

(0x4002 :0800 -0 x4002 :0BFF )(0x4001 : 4800 -0x4001 :4BFF )(0x4001 :4400 -0 x4001 :47FF )(0x4001 :4000 -0 x4001 :43FF )(0x4001 : 3400 -0x4001 :37FF )(0x4001 : 3000 -0x4001 :33FF )(0x4 802:2 4 00-0 x40 0 2:27 FF)

ETH 1

SD /
MMC
2

(0x40 0 4: 000 0-0x400 7:FF FF)(0x4 002:8 0 00-0 x40 0 2:93 FF)(0 x40 02:0 000 -0x40 0 2: 03FF)(0x4 002:0 4 00-0 x40 0 2:07 FF)(0x4001 :1C 00-0 x4001 : 1F FF)(0 x4001 :1 800 -0x4001 :1BFF(0x4001 : 1400 -0x4001 :17FF )(0x4001 :1000 -0x4001 :13 FF(0x4001 : 0400 -0x4001 :07FF )(0x4001 :0000 -0 x4001 :03FF )(0x4000 :A000 -0 x4000 :A3FF )

SAI 1

DMA 2

MDIOS
(0x4000 :9000 -0 x4000 :93 FF )Timer 17OPAMP
(0x4000 :8800 -0x4000 :8 BFF )Timer 16(0x4000 :8400 -0 x4000 :87 FF )Timer 15

(0 x4000 :7 C00 -0 x4000 :7FFF )SPI 4
SPI 1/I2S1

UART 8UART 7(0x4000 :7400 -0 x4000 :77 FF )USART 10
(0 x4000 :6 C00 -0 x4000 :6FFF )UART 9(0x4000 :64 00-0 x4000 :6 7FF )USART 6
(0 x4000 :5 C00 -0 x4000 :5FFF )USART 1
(0 x4000 :5800 -0x4000 :5 BFF )Timer 8/PWM 2(0 x4000 :5400 -0 x4000 :57 FF )Timer 1/PWM 1

USB 1

DAC 1&2
HDMI -CEC
I2C5
I2C3
I2C2
I2C1
UART 5(0x4000 :4 C00 -0 x4000 :4FFF )UART 4

D2_ AHB _MEMD 2_L 0(0 x1000 :0000 -0 x1 000 :3 FFF )(0 x3000 :0000 -0 x300 0 :3 FFF )D2_ AHB _MEMD 2_L 1(0 x100 0 :4000 -0 x1 000 :7 FFF )(0 x300 0 :4000 -0 x300 0 :7 FFF )(0 x4000 :4400 -0 x4000 :47 FF )

16 kB
SRAM

16 kB
SRAM

USB_1

DM A_PDM A_M

DM A_P

SWP
USBCR(0x4000 :7800 -0x4000 :7 BFF )(0 x4000 :4800 -0x4000 :4 BFF )DM A_M

Pelican _ AH BP

DMA 1

TT-FDCAN 1(0 x4000 :9400 -0 x4000 :97 FF )SPI 5

(0 x4000 :5000 -0 x4000 :53 FF )AXI_ BM

Flashメモリ: 2MBから1MB
L1キャッシュ2x16KBから2x32KB
システムRAMサイズの更新
TIM23、24追加
QSPIからOcSPI サブシステム更新
1xFDCAN追加
UART9 / USART10追加
D3 ADC16ビットから12ビットに変更
FMACとCORDIC追加
ETM 4kBから2kB
I2C5追加SPI6/I2S6更新
CM4/ART削除
WinWDG_D2削除
WDGLS_D2削除
3 から2に縮小 D2 SRAMレイヤ
HRTIMER削除
DSI削除
USB2削除JPEG削除
D2 SAI2/SAI3削除
GPIO I削除(0x4000 :4000 -0 x4000 -43 FF)(0x4000 :3 C00 -0 x4000 :3FFF )RAMITF(0 x4000 :3800 -0x4000 :3 BFF )CORDIC(0 x4802 :40 00 -0x480 2 :43FF )(0 x4802 :2800 -0x4802 :2BFF )D2_AHB _AHB 1(0x4000 :0000 -0 x47 FF :FFFF )(0x4802 :1800 -0x4802 :1BFF )D2_AHB _AHB 2(0x4800 : 0000 -0x4 FFF :FFFF )(0 x4802 :1400 -0x4802 : 17FF )D2_ AHB _AHB 4 _MEMD 3(0x3800 : 0000 -0x3 FFF :FFFF )(0x5800 : 0000 -0x5 FFF :FFFF )USART 2

SPI 3/I2S 3
SPI 2/I2S 2RAMITF(0 x4802 :44 00 -0x480 2 :47FF )D2_ AHB _ART
(0 x6000 :0000 -0 xDFFF :FFFF )(0 x5000 :0000 -0 x57 FF :FFFF )(0x2000 :0000 -0 x2 FFF :FFFF )(0x0000 :0000 -0 x0 FFF :FFFF )USART 3

SPDIF -RX 1

FMAC
DB -SD / MMC 2(0 x4000 :2400 -0 x4000 :27 FF )Timer 14(0x4000 :1 C00 -0 x4000 :1FFF )(0x4000 :1800 -0x4000 :1 BFF )RNG(0 x4802 :1000 -0x4802 : 13FF )(0 x4802 :0000 -0x4802 : 03FF )(0x4000 :1400 -0 x4000 :17 FF )HASH
3DES /AES

LPTimer 1(0 x4000 :2000 -0 x4000 :23 FF )Timer 13
Timer 12Timer 7(0x4000 :1000 -0 x4000 :13 FF )Timer 6
(0 x4000 :0 C00 -0 x4000 :0FFF )CAMITF(0x4000 :0800 -0x4000 :0 BFF )PSSI(0x4000 :0400 -0 x4000 :07 FF )Timer 5Timer 4

(0 x4802 :0 400 -0x4802 : 07FF )Timer 3(0 x4000 : 000 -0x4000 : 03FF )Timer 211

D2ドメインでは、APB1バスに2つの32ビットタイマ、1つのFDCANおよび1つのI2Cが追加されました。
1つのUSARTと1つのUARTがAPB2バスに追加されました。
2つのアクセラレータCORDICとFMACと、PSSIがAHB2バスに追加されました。

11

STM32H72x/3x D3ドメイン(0x5802:6400 -0x5802:67FF)(0x5802:6000 -0x5802:63FF)

ADC 3 (12bits)(0x5802:4C00 -0x5802:4FFF)
DMA1

CRC

(0x5802:4800 -0x5802:4BFF)(0x5802:5400 -0x5802:57FF)(0x5800:0000 -0x5BFF:FFFF)
D3_AHB_AHB4

RCC

RAMITF

DBG
MCU

SAI4

APB
ブリッジ

(0x5800:4800 -0x5800:4BFF)(0x5800:4000 -0x5800:43FF)

WDGLS_D1
RTC&Backup(0x5800:3C00 -0x5800:3FFF)

VREF(0x5800:3800 -0x5800:3BFF)
16k
SRAM

APB
BridgeSWO(0x5800:5400 -0x5800:57FF)(0x3800:0000 -0x3800:3FFF)(0x5C00:0000 -0x5C01:FFFF)

SystemROM
table 1

TempSensor

GPIOA~H/J~K(0x5800:0000 -0x5800:FFFF)

D3_AHB_MEMD3(0x3800:0000 -0x38FF:FFFF)

APB4 (最大Fmax/4 )(0x5800:6800 -0x5800:6BFF)

PowerControl(0x5802:4400 -0x5802:47FF)(0x5802:0000 -0x5802:2BFF)

GO1 – ドメイン3(最大Fmax/2 )HSEM(0x5802:5800 -0x5801:5BFF)
DMA
Mux2

DFT
REG

COMP1&2(0x5800:3000 -0x5800:33FF)

LPTimer5(0x5800:2C00 -0x5800:2FFF)(0x3880:0000 -0x3880:0FFF)(0x5800:2800 -0x5800:2BFF)

RAMITF(0x5800:2400 -0x5800:27FF)

LPTimer4
LPTimer3
LPTimer2(0x5800:1C00 -0x5800:1FFF)

APB
ICN

GO2

AP2

AP1

DAP

AP0

I2C4

(0x5800:1400 -0x5800:17FF)

4k
SRAM

Flashメモリ: 2MBから1MB
L1キャッシュ2x16KBから2x32KB
システムRAMサイズの更新
TIM23、24追加
QSPIからOcSPI サブシステム更新
1xFDCAN追加
UART9 / USART10追加
D3 ADC16ビットから12ビットに変更
FMACとCORDIC追加
ETM 4kBから2kB
I2C5追加SPI6/I2S6更新
CM4/ART削除
WinWDG_D2削除
WDGLS_D2削除
3 から2 に縮小 D2 SRAMレイヤ
HRTIMER削除
DSI削除
USB2削除JPEG削除
D2 SAI2/SAI3削除
GPIO I削除(0x5800:0C00 -0x5800:0FFF)

TAMPER VT(0x5800:0000 -0x5800:03FF)

SPI6/I2S6
LPUART1(0x5800:0400 -0x5800:07FF)

SysCfgExt.IT WKUPRTC & backup

デバッグサブシステム

12

D3ドメインでは、16ビットADCは低消費電力の12ビットADCに置き換えられます。SPI6にはI2S機能が含まれています。

12

電源
SMPS デバイスのシステム供給構成
VDD

VDD

VDD

V DDSMPSV DDSMPSVLXSMPSV FBSMPS

V DD

V DD

VFBSMPS

SMPS
(オン)

V CAP

V COREVSSSMPS
VCORE

VCAP

VCAP

V DDLDOVDDLDO
Vreg
(オン)

VSS

V CORE

VSS

Vreg
(オン)

VDD

V DD

V DD_extern

内部パワースーパーバイザ:
電源投入の場合: VPOR 最大: 1.71V (データシートを参照)
パワーダウンの場合: VPDR 最大: 1.68V
1.71V 未満の内部電源スーパーバイザは、PDR_ONピンをVSSに設定してオフにする必要があり、外部電源スーパーバイザを使用する必要がある

Vreg
(オン )

4.外部SMPS供給、LDOを供給
VDD

V DD
VDDSMPSV DD SMPSVLXSMPSVLXSMPSSMPS(オン)

V FBSMPSVSSSMPS

SMPS(オフ)

VSSSMPS

VCAP

V SS

VCORE

VCAP

VSS

V DD

V DDLDOSMPS(オン)

V DDLDO
Vreg(オン)

3.SMPSで LDOに供給 (外部からの供給無し )

Ext
reg

VFBSMPSVSSSMPSVCORE

VDDLDOV FBSMPS

2. バイパスVDD: 1.62V – 3.6V (typ 3.3V)

VLXSMPS
SMPS
(オン)

V CAP

V DD_extern

VDDLDOVDD

VSSSMPS

V DD

V SS

VCORE
Vreg
(オフ)

Vreg
(オフ)

VDDSMPSV LXSMPS

V SS

V CAP

2.SMPSから直接供給

V DDSMPSV FBSMPS

外部供給

VDDLDO

1. LDOから供給
1. LDOから供給

V DD

V DD

VLXSMPSSMPS(オフ )V SSSMPSVSSSMPS を使用しないデバイスのシステム供給構成
V DD

V CORE

外部供給

V COREV CAP
VDDLDO

Vreg(オフ)

5. External SMPS Supply & Bypass

V SS

Vreg
(オフ)

注: PDR_ONピンはすべてのパッケージで使用できるわけではない
このような場合、1.71Vの最小VDD電源の結果、内部の電源スーパーバイザをオフにすることは出来ない

6.バイパス

RM0468を参照

13

このスライドではデバイスへの電源供給方法として考えられる構成、内部で生成される電源、および異なる電源モードについて説明します。
STM32H72x/73xラインは、STM32H74x/75xラインと同じ電源方式と電源モードを備えています。
STM32H725/735/730ラインは、スイッチモード電源(SMPS)ステップダウンコ
ンバータを組み込み、電力効率を向上させます。STM32H72x/73xデバイスには、SMPSのみを組み込んだ68ピンパッケージを除く、LDO(低ドロップ出力)レギュレータが組み込まれています。
コア電源を提供するために、いくつかのシステム供給構成が可能です。
デジタル電力は、内部のリニア電圧レギュレータ、組込SMPSステップダウ
ンコンバータ、またはレギュレータバイパスモードの外部電源電圧によって直接供給することができます。
SMPSステップダウンコンバータは、リニア電圧レギュレータでカスケードすることもできます。
これらの回路図に従ってデバイスを接続し、デバイスに正しい電源を確保することが重要です。
SMPS機能をサポートしていないデバイスの場合、LDOレギュレータのみが使用可能です。この場合、2つの構成が可能であり、VDDLDOレギュレータの供給は専用のパッケージピンを介さずとも、VDDを介して直接提供されます。

13

パワースケール拡張
最大Tj
パワースケール Vcore ソース
SMPS
LDO
VOS0
SMPSからLDOに供給
外部 (バイパス)

パワースケール

CPU 最大周波数(MHz)

VoS0 および ECC は
TCM で無効

550

VOS0

520

VOS1

480

VOS2

300

VOS3

170

SMPS
VOS1

VOS2

VOS3

SVOS4/SVOS5LDO
SMPSからLDOに供給
外部 (バイパス)
SMPS
LDO
SMPSからLDOに供給
外部 (バイパス)
SMPS
LDO
SMPSからLDOに供給
外部 (バイパス)
SMPS
LDO
SMPSからLDOに供給
外部 (バイパス)

最小 VDD
2,2
1,7
105
3
1,62
140
2,2
1,62
1,62
125
2,3
1,62
140
1,62
1,62
125
2,3
1,62
140
1,62
1,62
125
2,3
1,62
140
1,62
125
2
105
1,62
125
3
105
2,3
125
1,62

STM32H72x/73xラインにおける、一部のパワースケールのドメイン使
用量は、STM32H74x/75xラインと比較して増加しています。
SMPSはVOS0で使用できます。このドメインでは、CPUは最高動作に達することが可能で、これは動的な消費が最も高いことを意味します。
LDOの代わりにSMPSを使用すると、消費電力が削減されます。消費電力を減らすことで内部温度を下げ、内部リーク電流が低減するという好循環をもたらします。
VOS1では、STM32H75xのVOS2からのみ可能な、最大140°Cまでのジャンクション温度にてSMPSを使用することができます。この高温の場合、STM32H75xラインでは300MHzが最大ですが、STM32H72x/73x
ラインの場合、最大CPU速度は480MHzになります。
SVOS4およびSVOS5は105°Cの代わりに125°Cまで使用することができ、高温下でそれらの低消費電力モードの使用を容易にします。
VOS3の最大周波数は200MHzから170MHzに下がります。

14

LPモード(LDO/SMPS)

RUN(LDO/SMPS)

消費電力
STH32H74x/75x

STH32H7Ax/7Bx

STH32H72x/73x

550 MHz--145 / 81 mA

480 MHz148 / - mA-

125 / 72 mA

400 MHz110 / 58 mA-

90 / 47 mA

280 MHz71 / 35 mA

70 / 34 mA

58 / 29 mA

60 MHz16 / 7.5 mA

12.5 / 5.5 mA

13.5 / 6.5 mA

SVOS3

2.8 / 1.0 mA

0.115 / 0.046 mA

1.15 / 0.25 mA

SVOS5

1.3 / 0,36 mA

0.09 / 0.032 mA

0.5 / 0.05 mA

D1/D2/D3 STOP
(CD/SRD Dstop2)

D1/D2/D3 スタンバイ (CD/SRD スタンバイ)

2,0 µA

2,2 µA

2.5 µA

VBAT

0.03 µA

0.03 µA

0.02 µA15

この表は、3.3Vの電圧供給に対するLDO/SMPSのTYPの消費電力量を示しています。550MHz動作製品ラインと480MHz動作製品ラインの比較は、STM32H72x/73xラインがLDOを使用してわずかな消費電流減
少で高いパフォーマンスに達することを示しています。これは、SMPSを使用すると大幅に減少します。

15

種類

キャッシュ
属性

デバイス

外部メモリのバンクスワッピング-

メモリ

書込みスルー

書戻し
書込み割り当て16

内部RAMメモリおよびペリフェラルに関する変更は、メモリマッピングの変更を意味します。
FMCのSDRAMバンク1の代わりに、OCTOSPI2のデフォルトマッ
ピングが存在するため、STM32H72x/73xラインはFMCのSRDRAMバンク2のリマップ（再配置）を提案していません。
FMCのSDRAMバンク1 のみがリマップできます。

16

Releasing Your Creativity/STM32@ST_World

www.st.com/STM32H7

community.st.com

17

ありがとうございました。

17