筑波大学大学院博士前期課程

数理物質科学研究科修士論文

高エネルギー荷電粒子検出用 SOI ピクセル検出器の開発研究

新庄 康平(物理学専攻)2012 年 2 月

筑波大学大学院博士前期課程

数理物質科学研究科修士論文

高エネルギー荷電粒子検出用 SOI ピクセル検出器の開発研究

新庄 康平(物理学専攻)

指導教員

受川

史彦

印

概要

SOI (Silicon On Insulator) 技術を用いたセンサー部と読み出し回路部一体型のピクセ
ル検出器の開発が, 2005 年より KEK 測定器開発室のプロジェクトの 1 つとして進められている.
SOI 技術とは，回路部シリコン層と支持基板部シリコン層との間に SiO2 の絶縁層 (Buried
Oxide:BOX) を埋め込むことにより個々のトランジスタを酸化膜で完全分離する技術のことである．我々は貼り合わせ SOI (bonded SOI) 技術を採用し，SOI 層と下部支持基板部シリコン層とで異なる抵抗値のシリコンウェハーを使用して支持基板部を荷電粒子センサーとした，SOI 読み出し回路一体型ピクセル検出器を開発している．
この検出器の利点としては，バンプボンディング等の機械接続が不要なことによる小ピクセル化や低物質量化が可能で，センサーと接続部の浮遊容量が少ないことで S/N 比がよいことや，SOI デバイスの特長でもある低寄生容量，高速動作，低消費電力などが挙げられる．開発当初から課題となっていたバックゲート効果も，n 型のセンサー部基板に対し BOX 層の下に埋め込み p ウェル構造 (Buried P-Well:BPW) を形成することで抑制に成功した．
荷電粒子の高速検出のためには検出器の全空乏化が望ましいが，チョクラルスキー法で製造される従来の基板 (CZ 基板) では全空乏化する前にマイクロ放電と呼ばれる現象によるリーク電流の増加が起こり，全空乏化が達成できていなかった．本研究では，この全空乏化の達成のためにセンサー部の薄型化，高比抵抗の FZ 基板の利用の 2 つの取り組みを行った．これらサンプル (INTPIX3) のレーザーを用いた性能評価を行い，高エネルギー
荷電粒子の検出を実証するために，加速器ビームを用いた測定を行った．
ウェハーの状態から 100 µm まで薄型化したサンプル (INTPIX3a) では，顕著な暗電流の増加やブレイクダウン電圧の変化もなく，赤外線レーザー応答測定と裏面からの赤色レーザー応答測定から，全空乏化センサーが初めて実現できた．高エネルギー荷電粒子(e+ : 673 MeV) に対して室温で S/N 値 ∼17 を達成した．
チップ単位で薄型化を行ったサンプル (INTPIX3a,b,e) でも，赤外線レーザーを用いた測定から、センサー部の全空乏化を確認することができ、新たな薄型化の選択肢を示せた．
BPW の構造を改良 (BPW サイズを縮小) することによって、センサー部を 100 µm にした
INTPIX3e (CZ 基板) で、高エネルギー荷電粒子 (主成分 π+ ハドロンビーム: 120 GeV)に対して S/N 値 ∼35 を達成した．
センサー部に FZ 基板を用いたサンプルでも高エネルギー荷電粒子の検出に成功したが，S/N 値は同じ厚さの CZ 基板サンプルと比較して 2/3 程度となった．
また，TID 効果の抑制をひとつの目標とした 2 重ウェル構造を持つサンプル (DIPIX2)の試験を行い，累計照射線量 1k Gy と 3.4k Gy まで γ 線照射を行い放射線耐性を評価した．照射によって、白色光に対する応答が照射前の 1/10 程度になった．DIPIX2 は出力信号量が大きい BPW/BNW 構造を採用したが，より放射線耐性がある BPW 構造を検討す
る必要がある．また、2 重ウェル構造においては，p 型基板を用いて，TID 効果を補償するために 2 重ウェルの BPW の電圧制御することが有効であるが，今回はその構造を採用

していない．10k Gy を超える放射線環境でも使用できるセンサーの開発のためにこの 2重ウェル構造を評価し，また引き続き FZ 基板の開発研究が必要となる．

目次
第 1 章 序論
1.1 半導体の性質 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.1.1 固体中のバンド構造 . . . . . . . . . . . . . . . . . . . . . . . . . .
1.1.2 電荷キャリア . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.1.3 電界中の電荷キャリア易動度 . . . . . . . . . . . . . . . . . . . . .
1.1.4 真性半導体と不純物半導体 . . . . . . . . . . . . . . . . . . . . . . .
1.2 半導体検出器 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.2.1 半導体検出器の原理 . . . . . . . . . . . . . . . . . . . . . . . . . .
1.2.2 ストリップ型検出器 . . . . . . . . . . . . . . . . . . . . . . . . . .
1.2.3 ハイブリット型ピクセル検出器 . . . . . . . . . . . . . . . . . . . .

1
1
1
2
3
3
5
5
6
7

第 2 章 SOI 一体型ピクセル検出器
2.1 SOI 技術 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.1.1 バルク CMOS と SOI CMOS . . . . . . . . . . . . . . . . . . . . .
2.1.2 SOI ウェハー製造方法 . . . . . . . . . . . . . . . . . . . . . . . . .
2.1.3 CZ 法と FZ 法 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.1.4 SOI プロセス . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.2 SOI 一体型ピクセル検出器 . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.2.1 実用化に向けた研究 . . . . . . . . . . . . . . . . . . . . . . . . . .
2.2.2 SOI ピクセル検出器の応用 . . . . . . . . . . . . . . . . . . . . . . .

9
9
9
10
13
14
15
16
17

第 3 章 SOIPIX のセンサー部薄型化
3.1 ウェハー薄型化 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.1.1 薄型化によるウェハーの歪み . . . . . . . . . . . . . . . . . . . . .
3.2 INTPIX3a 薄型化サンプル . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.3 IV 特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.3.1 暗電流 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.3.2 薄型化前後測定 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.4 薄型化後光応答 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.4.1 1064 nm 赤外線レーザー照射による空乏層厚評価試験 . . . . . . . .
3.4.2 裏面からの赤色光照射による空乏層厚評価試験 . . . . . . . . . . . .
3.5 チップからの薄型化 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.5.1 薄型化サンプル . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.5.2 IV 測定 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.5.3 赤外線レーザー 測定 . . . . . . . . . . . . . . . . . . . . . . . . . .

18
18
20
21
31
31
31
35
35
41
43
43
48
50

i

第 4 章 高エネルギー荷電粒子検出実験
4.1 673 MeV 陽電子ビームテスト . . . . . . . . . . . . . . . . . . . . . . . . .
4.1.1 使用サンプル . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.1.2 実験セットアップ . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.1.3 ノイズ評価 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.1.4 信号量の評価法 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.1.5 薄型化したセンサー Thin3a の結果 . . . . . . . . . . . . . . . . . .
4.1.6 薄型化したセンサー Thin3a と CZ センサーとの比較 . . . . . . . .
4.1.7 FZ センサーと CZ センサーの比較 . . . . . . . . . . . . . . . . . .
4.1.8 陽電子ビームによる実験のまとめ . . . . . . . . . . . . . . . . . . .
4.2 120 GeV ハドロンビームテスト . . . . . . . . . . . . . . . . . . . . . . . .
4.2.1 使用サンプル . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.2.2 実験セットアップ . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.2.3 解析方法 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.2.4 ノイズの評価 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.2.5 信号の評価 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.2.6 S/N の評価 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.2.7 ハドロンビームによる実験のまとめ . . . . . . . . . . . . . . . . . .

52
52
52
52
55
57
58
60
64
65
66
66
66
68
70
75
78
82

第5章
5.1
5.2
5.3

83
83
83
85
85
86
89
91
91
92
95

5.4
5.5

SOIPIX の放射線耐性とその向上に向けた研究
2 重ウェル構造とは . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
DIPIX サンプル . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
照射前測定 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.3.1 IV 測定 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.3.2 光応答 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
γ線照射実験 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
照射後測定 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.5.1 IV 測定 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.5.2 光応答 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.5.3 INTPIX3a との比較 . . . . . . . . . . . . . . . . . . . . . . . . . .

第 6 章 結論97付 録 A ビームテストのパラメータ設定

99

ii

図目次
1.1
1.2
1.3
1.4
1.5

(左)：絶縁体のバンド構造 (中)：半導体のバンド構造 (右) 導電体のバンド
構造 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
(上)n 型半導体と p 型半導体 (下) それぞれのバンド構造 . . . . . . . . . . .
pn 接合 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
ストリップ型検出器の概念図 . . . . . . . . . . . . . . . . . . . . . . . . . .
ハイブリッド型ピクセル検出器の概念図 . . . . . . . . . . . . . . . . . . .

2
4
5
7
8

2.1
2.2
2.3
2.4
2.5
2.6
2.7

バルク CMOS と SOI CMOS . . . . . . . . . . . . . . . . . . . . . . . . . .
張り合わせ法 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
SIMOX 法 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
SmartCut 法 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
FZ 基板ウェハーの歪 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
SOIPIX 製造の流れ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
SOI 一体型ピクセル検出器 . . . . . . . . . . . . . . . . . . . . . . . . . . .

9
10
11
12
13
14
15

3.1 KEK SOI MPW run MX1323 . . . . . . . . . . . . . . . . . . . . . . . . .
3.2 TAIKO プロセスと従来の研削との比較図 . . . . . . . . . . . . . . . . . . .
3.3 ウェハー歪み例 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.4 上部から見た INTPIX3a の模式図 . . . . . . . . . . . . . . . . . . . . . . .
3.5 INTPIX3a の断面図 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.6 INTPIX の各ピクセル内に備わる回路の回路図 . . . . . . . . . . . . . . . .
3.7 Column Buffer の回路図 . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.8 INTPIX3 ブロック図 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.9 INTPIX3a 制御信号ダイアグラム . . . . . . . . . . . . . . . . . . . . . . .
3.10 BPW 模式図 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.11 INTPIX3 レイアウト . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.12 各領域での BPW . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.13 領域 1 のピクセル図 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.14 領域 2 のピクセル図 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.15 領域 3 のピクセル図 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.16 領域 4 のピクセル図 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.17 領域 5 のピクセル図 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.18 領域 6 のピクセル図 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.19 領域 7 のピクセル図 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.20 領域 8 のピクセル図 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

19
19
20
21
21
22
23
23
24
25
25
26
27
27
28
28
29
29
30
30

iii

3.21 (左) 薄型化前のウェハー模式図 (右) 薄型化後のウェハー模式図 . . . . . . .
3.22 プローバーシステムでの測定 . . . . . . . . . . . . . . . . . . . . . . . . . .
3.23 薄型化前後の IV 特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.24 逆バイアス電圧 100V での電流値分布図 . . . . . . . . . . . . . . . . . . . .
3.25 逆バイアス電圧 100V での電流値増加量． . . . . . . . . . . . . . . . . . .
3.26 SEABAS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.27 DAQ インターフェイス . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.28 1064 nm 赤外線レーザー測定セットアップ . . . . . . . . . . . . . . . . . .
3.29 Thin3a の可視光応答 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.30 Thin3a の赤外線レーザー応答 . . . . . . . . . . . . . . . . . . . . . . . . .
3.31 ペデスタルオフセット . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.32 赤色光レーザー測定セットアップ . . . . . . . . . . . . . . . . . . . . . . .
3.33 Thin3a の赤色光レーザー応答 . . . . . . . . . . . . . . . . . . . . . . . . .
3.34 Thin3a のレーザー応答 (規格化) . . . . . . . . . . . . . . . . . . . . . . . .
3.35 裏面照射時の照射領域外からの出力 . . . . . . . . . . . . . . . . . . . . . .
3.36 INTPIX3b 領域 1 のピクセル図 . . . . . . . . . . . . . . . . . . . . . . . .
3.37 INTPIX3b 領域 2 のピクセル図 . . . . . . . . . . . . . . . . . . . . . . . .
3.38 INTPIX3b 領域 3 のピクセル図 . . . . . . . . . . . . . . . . . . . . . . . .
3.39 INTPIX3b 領域 4 のピクセル図 . . . . . . . . . . . . . . . . . . . . . . . .
3.40 INTPIX3b 領域 5 のピクセル図 . . . . . . . . . . . . . . . . . . . . . . . .
3.41 INTPIX3b 領域 6 のピクセル図 . . . . . . . . . . . . . . . . . . . . . . . .
3.42 INTPIX3b 領域 7 のピクセル図 . . . . . . . . . . . . . . . . . . . . . . . .
3.43 INTPIX3b 領域 8 のピクセル図 . . . . . . . . . . . . . . . . . . . . . . . .
3.44 INTPIX3e のピクセルレイアウト . . . . . . . . . . . . . . . . . . . . . . .
3.45 薄型化 INTPIX3a·b の IV 測定結果 . . . . . . . . . . . . . . . . . . . . . .
3.46 薄型化 INTPIX3e の IV 測定結果 . . . . . . . . . . . . . . . . . . . . . . .
3.47 薄型化 INTPIX3a·b の赤外線レーザー測定結果 . . . . . . . . . . . . . . .
3.48 薄型化 CZ3e の IV 測定結果 . . . . . . . . . . . . . . . . . . . . . . . . . .
3.49 薄型化 FZ3e の IV 測定結果 . . . . . . . . . . . . . . . . . . . . . . . . . .

32
32
33
34
34
36
37
38
39
39
40
41
42
42
43
44
44
45
45
46
46
47
47
48
49
49
50
51
51

4.1 陽電子ビーム実験セットアップ図 . . . . . . . . . . . . . . . . . . . . . . .
4.2 陽電子ビームテスト時の DAQ ロジック . . . . . . . . . . . . . . . . . . . .
4.3 陽電子ビーム実験 DAQ 画面 . . . . . . . . . . . . . . . . . . . . . . . . . .
4.4 CMN 分布例と解析に用いないピクセルの例 . . . . . . . . . . . . . . . . .
4.5 Thin3a 領域 7 のノイズ値 . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.6 Thin3a 領域 7 のペデスタルカット後の分布 . . . . . . . . . . . . . . . . . .
4.7 Thin3a 領域 7 のヒット判定分布 . . . . . . . . . . . . . . . . . . . . . . . .
4.8 Thin3a 領域 7 における陽電子ビームによる信号分布 . . . . . . . . . . . . .
4.9 Thin3a 領域 7 における電圧毎の MPV 値とクラスターサイズ . . . . . . . .
4.10 Thin3a 領域 7 における電圧毎の S/N 値 . . . . . . . . . . . . . . . . . . . .
4.11 Thin3a 100 V における領域毎の比較 . . . . . . . . . . . . . . . . . . . . .
4.12 CZ3b 領域 3 におけるノイズ値分布 . . . . . . . . . . . . . . . . . . . . . .

53
54
55
56
56
57
57
58
58
59
59
60

iv

4.13 CZ3b 領域 3 におけるヒット判定分布 . . . . . . . . . . . . . . . . . . . . .
4.14 FZ3b 領域 3 における解析結果 . . . . . . . . . . . . . . . . . . . . . . . . .
4.15 Thin3a 領域 7 と CZ3b 領域 3 における電圧毎の MPV 値 . . . . . . . . . .
4.16 Thin3a 領域 7 と CZ3b 領域 3 における電圧毎のクラスターサイズと S/N 値
4.17 INTPIX3b における領域毎の比較 . . . . . . . . . . . . . . . . . . . . . . .
4.18 CZ3b で出力の高い領域での信号分布 . . . . . . . . . . . . . . . . . . . . .
4.19 ハドロンビーム実験セットアップ図 . . . . . . . . . . . . . . . . . . . . . .
4.20 ハドロンビームテスト時の DAQ ロジック . . . . . . . . . . . . . . . . . .
4.21 ハドロンビーム実験 DAQ 画面 . . . . . . . . . . . . . . . . . . . . . . . . .
4.22 各チップのある 1 ピクセルにおける出力 ADC 値比較 . . . . . . . . . . . .
4.23 各チップの CMN 分布例 . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.24 各チップの特定のピクセルにおけるステップ 3 後の出力変動例 . . . . . . .
4.25 各チップの特定のピクセルにおけるステップ 3 後の出力例 2 . . . . . . . . .
4.26 各チップ内での負出力ピクセルの分布 . . . . . . . . . . . . . . . . . . . . .
4.27 ピクセル毎のノイズ値分布 . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.28 各チップ内の 2 次元ノイズ値分布 . . . . . . . . . . . . . . . . . . . . . . .
4.29 各チップでの解析に用いないピクセル . . . . . . . . . . . . . . . . . . . . .
4.30 各チップのペデスタルオフセット後の ADC 分布 . . . . . . . . . . . . . . .
4.31 各チップのヒット判定分布 . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.32 クラスタリング閾値に依る各チップの S/N 値とクラスターサイズ . . . . .
4.33 各チップのクラスタリング後の分布 . . . . . . . . . . . . . . . . . . . . . .
4.34 Thin3a (領域 7) と CZ3e との結果比較 . . . . . . . . . . . . . . . . . . . .
4.35 Thin3a 領域毎の結果比較 . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.36 Thin3a 領域 1∼3 の信号分布 . . . . . . . . . . . . . . . . . . . . . . . . . .

61
62
63
63
64
65
67
67
68
69
70
71
71
72
73
74
74
76
77
79
80
80
81
81

5.1 2 重ウェル構造 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.2 DIPIX レイアウト . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.3 DIPIX2 インプラントレイアウト . . . . . . . . . . . . . . . . . . . . . . .
5.4 DIPIX ピクセル回路図およびブロック図 . . . . . . . . . . . . . . . . . . .
5.5 DIPIX2 照射前 IV 測定結果 . . . . . . . . . . . . . . . . . . . . . . . . . .
5.6 照射前白色光応答の様子 . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.7 照射前白色光応答と逆バイアス電圧 . . . . . . . . . . . . . . . . . . . . . .
5.8 DIPIX2 照射前赤外線レーザー測定結果 . . . . . . . . . . . . . . . . . . . .
5.9 γ 線照射室とサンプル配置図 . . . . . . . . . . . . . . . . . . . . . . . . . .
5.10 DIPIX2 照射後 IV 測定結果 (CZn) . . . . . . . . . . . . . . . . . . . . . . .
5.11 DIPIX2 照射後 IV 測定結果 (FZn) . . . . . . . . . . . . . . . . . . . . . . .
5.12 DIPIX2 照射後 IV 測定結果 (FZnR) . . . . . . . . . . . . . . . . . . . . . .
5.13 1k Gy 照射後サンプルの白色光応答の様子 . . . . . . . . . . . . . . . . . .
5.14 3.4k Gy 照射後サンプルの白色光応答の様子 . . . . . . . . . . . . . . . . .
5.15 1k Gy 照射後の白色光応答と逆バイアス電圧 . . . . . . . . . . . . . . . . .
5.16 3.4k Gy 照射後の白色光応答と逆バイアス電圧 . . . . . . . . . . . . . . . .
5.17 INTPIX3a γ 線照射と光応答 . . . . . . . . . . . . . . . . . . . . . . . . . .

83
84
84
85
86
87
88
89
90
91
91
92
92
93
94
94
95

v

A.1 リセット電圧とペデスタル出力 ADC 値 . . . . . . . . . . . . . . . . . . . . 100
A.2 リセット信号幅とペデスタル出力 ADC 値 . . . . . . . . . . . . . . . . . . 101
A.3 Scan Time 毎の出力 ADC 値 . . . . . . . . . . . . . . . . . . . . . . . . . . 101

vi

表目次
1.1

真性半導体の性質 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5.1
5.2

γ 線照射サンプルと照射条件 . . . . . . . . . . . . . . . . . . . . . . . . . . 89
γ 線照射前後の出力比 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95

vii

3

第 1 章 序論
1960 年代の始め，粒子検出器媒体として半導体を使用した装置が実用化されるようになった．半導体検出器はエネルギー分解能が優れていることや，小型で比較的速いタイミ
ング特性を示す．そのため放射線全吸収型検出器 (数 MeV 程度) や，1980 年代ごろからは高エネルギー加速器実験において飛跡検出器などに応用されている．特に，CMOS の加工技術が使えるために，精密な加工が可能で，最近の多くの素粒子実験装置では粒子生成点を精度よく測定するのに使われている．
本章では，半導体の性質について述べるとともに，現在の高エネルギー加速器実験において必要不可欠な存在となっている半導体検出器の動作原理について述べる [1][2][3][4][5]．

1.1

半導体の性質1.1.1

固体中のバンド構造

半導体は結晶物質であるため，格子に周期性を持ち，その固体内の電子に許容されるエネルギーは帯状になる．高純度物質のこれらのエネルギー帯は禁止エネルギーギャップだ
け離れていて，このエネルギー帯の 1 つに電子のエネルギーが規定される．価電子帯は，結晶中の特定の格子位置に束縛されている電子に対応する．伝導帯は，結晶中を自由に移動できる電子に対応している．このバンド内の電子は物質の電気伝導に寄与する．価電子帯と伝導帯はバンドギャップ (これを Eg とする) だけで分離されており，この Eg の大きさにより物質は導体，半導体または絶縁体に決まる．
半導体のエネルギー準位のバンド構造は図 1.1 に示す様になっている (参考に導体のバンド構造，絶縁体のバンド構造も示す)．導体の場合，価電子帯と伝導帯が重なりあっているため，わずかなエネルギーを受けることで電子が物質中を移動することができる．これに対して，絶縁体や半導体では電子が伝導帯に到達するためには，Eg を越える必要があり，電気伝導度は低くなる．図 1.1 に示すように，絶縁体の Eg が約 6 eV に対して，半導体の Eg は 1 eV と小さい．

1図 1.1: (左)：絶縁体のバンド構造．(中)：半導体のバンド構造．(右) 導電体のバンド構造．

1.1.2

電荷キャリア

有限な温度では，結晶中の電子には熱エネルギーが与えられ，価電子が Eg を越え伝導体に上がることがある．この過程は化学的には共有結合中の電子が励起されて，特定の結合位置を離れて結晶中を流動することを表している．半導体の場合，Eg が小さいために，室温でもこの様な事が起こる．この励起過程は伝導帯中に電子を新たに 1 個作るだけではなく，電子が完全に詰まった価電子帯中に正孔を 1 個作る．この電子と正孔の組み合わせは電子正孔対と呼ばれ，ガス中の電子イオン対と類似のものである．伝導帯中の電子は印
加電界の影響で動くことが可能である．正孔は実効的には正の電荷を持ち電界によって動くが，その方向は電子とは逆である．電子と正孔の両者の移動が物質中の電気伝導をもたらす．
単位時間当たりに電子正孔対が熱励起される確率は式 1.1 のように表すことができる．

3

p(T ) = CT 2 exp

µ

−E g
2kT

¶

(1.1)

但し，T =絶対温度
Eg =バンドギャップエネルギーk=ボルツマン定数
C=物質固有の比例定数
熱励起の確率は Eg の絶対温度に対する比に大きく依存し，大きな Eg をもつ物質の熱励起確率は低いので，絶縁体の電気伝導度は極めて低くなる．1 eV 程度の小さな Eg を持つ半導体物質については熱励起は有限な電気伝導度をもたらす．電界がない場合には，熱励起された電子正孔対は最終的には再結合し，任意の時間における電子正孔対の濃度がその生成率に比例するようなある平衡状態にある．式 1.1 より，この平衡濃度は温度に大きく依存し，物質を冷却すると著しく減少する．

2

1.1.3

電界中の電荷キャリア易動度

一定の電界強度以下では移動速度 v は印加電圧に比例する．電子および正孔の易動度(mobility) を µ，電界の大きさを ² とすると易動度は以下のように定義できる．

vh = µh ²(1.2)

ve = µe ²(1.3)

表 1．1 に真性シリコンの性質を示す．シリコン中では電子の易動度は正孔の 3 倍程度となっている．
表 1.1: 真性半導体の性質．
性質
原子番号
原子量
密度 (300 K)[gcm−3 ]禁止エネルギーギャップ (300 K)[eV]
禁止エネルギーギャップ (0 K)[eV]
電子正孔対当たりのエネルギー (300 K)[eV]
電子正孔対当たりのエネルギー (77 K)[eV]
真性キャリア密度 (300 K)[cm−3 ]電子易動度 (300 K)[cm2 /Vs]
正孔易動度 (300 K)[cm2 /Vs]

1.1.4

Si
14
28.0855
2.33
1.115
1.165
3.62
3.76
1.45×1010
1350
450

真性半導体と不純物半導体

有限の温度では，価電子帯の電子が，熱エネルギーによってある確率で伝導帯に励起される．したがって，価電子帯と伝導帯には，同数の正孔と電子がそれぞれ存在して電気伝導を担う．このような半導体を真性半導体 (intrinsic semiconductor) と呼ぶ．真性半導体
は実際に実現することが非常に難しい．実際の物質の電気的特性は残存する極めて低い濃度の不純物によって決定されるからである．一方，真性半導体に不純物を添加し，その不純物が熱エネルギーによって陽イオン化されるならば，半導体中に解離した電子ができる．
解離した電子は伝導帯に入る．不純物が陰イオンになるときは，価電子帯から電子を奪う
ので，正孔が生じる．このような機構による半導体を不純物半導体という．一般的に用いられている半導体はほとんどこの不純物半導体である．
シリコン結晶 (4 族) にリンなどの 5 族をドーピングすると，電子が主なキャリアとなる
n 型半導体となり，ホウ素などの 3 族をドーピングすると正孔が主なキャリアとなる p 型
半導体となる．不純物半導体では，キャリア濃度は不純物密度と温度で決まる．

3

図 1.2: (上)n 型半導体と p 型半導体．(下) それぞれのバンド構造．n 型ではドナーの作る準位が伝導帯のすぐ下にでき，この準位の電子が伝導帯に励起し，キャリアが生まれる．
p 型ではアクセプターの作る準位が価電子帯のすぐ上にでき，価電子帯の電子がアクセプ
ター準位に励起して，その穴が正孔として振る舞う．

4

1.2

半導体検出器

1.2.1

半導体検出器の原理

半導体検出器の基本的な構造は，p 型半導体と n 型半導体を接合したダイオードである．
p 型半導体と n 型半導体を接合すると，不純物濃度の差によってそれぞれの半導体に含まれるキャリアの電子や正孔が拡散し (拡散電流が生じる)，接合部付近では互いに結合す
る．この接合部付近を空乏層領域という．空乏層領域では，本来のキャリアが不足した状
態でアクセプターとドナーが残されるため，p 型半導体側は負に帯電し，n 型半導体側は正に帯電する (図 1.3 上図参照)．拡散電流を妨げる方向に電場が形成されドリフト電流が生じ，p 型半導体，n 型半導体のそれぞれのフェルミ準位が同じになった時点で平衡に達する (図 1.3 下図参照)．このとき生じる電位差は接合電圧 V0 と呼ばれる．空乏層領域に

図 1.3: pn 接合．
荷電粒子等が入射すると，電子正孔対が生成される．空乏層領域に存在する電場によって，生成された電子は n 型領域方向へ，正孔は p 型領域方向へ移動する．この原理を利用して生成された電荷を電気信号として検出するのが，半導体検出器である．接合しただけでは電場が弱く空乏層領域も十分でないため，半導体検出器にはダイオードの n 側の電位が高くなるように逆バイアス電圧を印加して空乏層を更に広げる．検出器としては半導体を全空乏化させて使用するのが，特に信号の高速収集のために有効である．
空乏層の厚さは，逆バイアス電圧の関数として 1 次元ポアソン方程式を解き，電位と電場を求めることで算出でき，以下の式で求められる．
s

W = xn + xp =2²(V0 + V ) 1
1
(
+
)
e
ND
NA

但し，xn ,xp =n 側，p 側での空乏層厚

5

(1.4)

²=シリコンの誘電率
V =逆バイアス電圧
e=電気素量ND ,NA =ドナー，アクセプター濃度
逆バイアス電圧は接合電圧よりも数十倍高いため V0 ¿ V と考えると，式 1.4 より，空乏層領域の厚さは逆バイアス電圧の平方根に比例していると言える．
また，ドナー濃度とアクセプター濃度が著しく違う pn 接合の例として，ND ¿ NA を考えると， N1A が無視できる．半導体検出器では不純物濃度が低い領域に空乏層が広がる
ことを表しており，s

W ' xn '2²(V0 + V )
eND

(1.5)

が得られる．またこの時，n 型半導体の比抵抗1eµe ND(1.6)

2²(V0 + V )µe ρn

(1.7)

ρn =
を用いると，qW =となる．式 1.7 より，同じ逆バイアス電圧で広い空乏層領域を得るためには，高比抵抗のシリコンウェハーを用いればよいことがわかる．

1.2.2

ストリップ型検出器

ストリップ型検出器は，高エネルギー実験で用いられた半導体検出器の中で代表的な検出器である．図 1.4 に n 型基板ストリップ型検出器の模式図を示す．n 型基板に p+ 領域をストリップ状に形成している．逆バイアス電圧を印加すると，p+ ストリップから n 型基
板裏面と隣接ストリップに向かって空乏層が広がる．隣りのストリップから広がってきた
空乏層と繋がった時，空乏層の電気抵抗が非常に高いことから各 p+ ストリップが電気的に分離される．これによって，個々の p+ ストリップがダイオードとみなせるようになる．
荷電粒子の通過によって，空乏層で生まれた正孔は通過位置の p+ ストリップに移動し，電子は裏面に移動する．このキャリアの移動によって誘起された電荷を p 型ストリップ上のアルミ電極を介して読み出すことで，荷電粒子の通過位置を求めることができる．典型的な値として，ATLAS 検出器 [13] の内部飛跡検出器の 1 つである SCT 検出器で用いられているものは，ストリップ間距離 80 µm で読み出しストリップが 768 本となっている．また，このストリップを交差させるようにして検出器を配置することで，通過位置の二次元情報を求めることができる．ストリップ型検出器の利点は，大面積化しても読み出しチャ
ンネル数を抑えることができる点である．しかし，一度に入射する粒子が多く，複数のストリップから同時に信号が検出される場合は，粒子通過位置を一意的に決めることが困難となる．

6

図 1.4: ストリップ型検出器の概念図．

1.2.3

ハイブリット型ピクセル検出器

ストリップ検出器よりも高精度で荷電粒子通過位置を測定するために，電極を格子状に並べて配置したピクセル検出器が用いられている．電極の面積がストリップ型よりも小さいことで，多数の粒子が同時に通過した場合でもその影響は小さい．また，ストリップ型
よりもキャパシタンスが小さいため信号雑音比 (S/N) が良い．現在使用されているピクセ
ル型検出器の基本的な構造を図 1.5 に示す．センサー部と読み出し回路部を別々のチップとして作り，金属バンプによって機械的に接続している．この為，このタイプのピクセル型検出器はハイブリッド型ピクセル検出器と呼ばれている．また、ハイブリッド型ピクセ
ル検出器で重要課題となるのも，センサー部と読み出し回路部との接続である．大面積のピクセル検出器では，製造コストや接続信頼性の制限が発生し，金属バンプの大きさから
通常は 50 µm がピクセルサイズの現実的な限界である．また 2 枚の個別のチップを用いるために，物質量の低減化にも限界がある．

7

図 1.5: ハイブリッド型ピクセル検出器の概念図 [7]．

8

第 2 章 SOI 一体型ピクセル検出器
2005 年 4 月より KEK 測定器開発プロジェクト [7] の一つとして Silicon On Insulator(SOI) 技術による読み出し回路一体型ピクセル検出器の開発が開始された．
SOI 技術とは，回路部シリコン層と支持基板部シリコン層の間に SiO2 の絶縁層 (Buried
Oxide:BOX) を埋め込むことによりトランジスタを完全に分離するもので，産業界では90 年代後半より実用化が進んでいる．この SOI 技術を用いることで，現在主流のバルク
CMOS 技術と同じ設計ルールでも一世代進んだ特性を示す半導体で製造することができる．本章ではこの SOI 技術を使った一体型ピクセル検出器について述べる．

2.1

SOI 技術2.1.1

バルク CMOS と SOI CMOS

図 2.1 にバルク CMOS と SOI CMOS の違いを示す．バルク CMOS の場合，ウェル構造の中で pn 接合を作ることで，トランジスタ 1 つ 1 つが分離されている．
一方，SOI CMOS の場合，各トランジスタは絶縁体である埋め込み酸化膜 (BOX) によって完全に分離されているのが最大の特徴である．したがって，SOI CMOS は，バルク CMOS に比べて寄生容量が小さく，高速，低消費電力が期待できる．特に全空乏化型
SOI CMOS は，アクティブ領域が数 10 nm と薄く，バルクからの影響も少ないので，SEE(Single Event Effect) の放射線耐性が高い [8]．また，ウェル構造による接続リーク電流が少ないため，高温でも使用可能であり，各素子が酸化膜で分離されているのでラッチアッ
プもなく，宇宙環境での使用にも向いているという利点がある．

図 2.1: トランジスタの断面図．(左) バルク CMOS．(右)SOI CMOS．

9

2.1.2

SOI ウェハー製造方法

SOI ウェハーの製造方法は何種類か実用化されているが，我々の用いている SOI ウェ
ハーは，フランスの SOITEC 社 [14] が開発した UNIBOND 法 (SmartCut 法) を用いている．実際使用しているウェハーは SOITEC 社からのものと，ライセンスを受けている信
越化学工業株式会社 [16] が生産したものを使用している．以下に主な製造方法についてまとめる．

張り合わせ法張り合わせ法による製造過程を図 2.2 に示す．この方法は，図 2.2 のように SiO2 のつ
いた二枚のウェハーを熱処理によって張り合わせる技術である．その後，片側のウェハーを研削，研磨して SOI 層と呼ばれる薄いシリコン層を形成する．CMOS トランジスタは
この SOI 層に作られる．

図 2.2: 張り合わせ法．

SIMOX 法
Separation by IMplantation of OXygen (SIMOX) ウェハーは図 2.3 に示すように，高ドース酸素イオンをシリコンウェハーに注入し，高温熱処理 (約 1350 ℃) を行って注入した酸素とシリコンを反応させて，埋め込み酸化膜 (BOX) を形成する．また，この高温熱処
10理によってインプラントにより損傷を受けたシリコン結晶を修復する．完成したウェハー
は図 2.3 のように表面近傍に薄い酸化膜層が埋め込まれ，その上に薄いシリコン層が形成されることになる．この製法では，使用する基板が 1 枚でよく簡易な工程で作製できることもあり，商業用シリコン LSI において SOI 基板の有効性を示した製法である．

図 2.3: SIMOX 法．

SmartCut 法 [14]これは張り合わせ法の一種である．図 2.4 に製造過程を示す．まず，片方のウェハーを熱酸化し，表面に酸化膜を形成する．次に酸化膜を形成したウェハー表面に水素イオンを注入する．この状態のウェハーと，別に用意しておいたウェハーとを熱処理により接合す
る．接合したウェハーの内，水素イオンを注入されたウェハーは水素脆化現象が起きるた
め，注入された面ではがれやすくなっており，これを剥がす (数 µm の厚さで剥離が可能)．
剥がした面を洗浄，研磨し 50 nm 程度の厚さにして，SOI ウェハーの完成となる．
この製法は SIMOX 法と比べて，品質がよく価格が安い．また，異なる品質のウェハーを組み合わせることができる．我々はこの製法を用いてセンサー部には高抵抗ウェハー，
回路部を通常抵抗ウェハーとして一体型ピクセル検出器を作製している．

11

図 2.4: SmartCut 法．

12

2.1.3

CZ 法と FZ 法

単結晶シリコンウェハーの精製方法として，チョクラルスキー法 (CZ 法) とフローティ
ングゾーン法 (FZ 法) が一般的である [5][6]．

CZ 法
CZ 法では，SiO2 のるつぼの中でシリコンを溶融させ，種結晶を先端に付けた回転棒をるつぼに入れ，回転させながらゆっくりと引き上げることで，単結晶シリコンインゴットが得られる．インゴットの直径は引き上げるスピードで調節できるため，大径口化しやすい．通常は要求濃度の不純物を加えることで，n 型や p 型を生成することができるが，CZ
法で生成したシリコンの中には，SiO2 るつぼから溶融する酸素を主とする望まない不純物が 1018 cm−3 のオーダーで入るため，我々の検出部で用いるような高抵抗のウェハー生
成には向かない．実際，予め基板が n 型か p 型かを指定できなかったが，結果として n 型の約 700 Ωcm のものが入手できた．

FZ 法
1k Ωcm 以上の比抵抗のシリコンウェハー生成には，FZ 法が必要となる．FZ 法では，アルゴン等の不活性ガスを充満できる石英管の中で，種結晶の上に高純度の多結晶シリコン
棒を積み上げる．種結晶と接している多結晶シリコン棒を高周波ヒーターで溶かし，ゆっ
くりと上部へヒーターを移動させることで順次溶かす．こうして種結晶と同じ配向の単結晶シリコンが精製される．FZ 法の利点として，再結晶の際に不純物が除外されやすいた
め，濃度のコントロールができ，基板の多数キャリアを決定できることも挙げられる．
高純度のシリコンが得られる代わりに，CZ 法を用いて生成されたシリコンよりも機械的に脆いという欠点がある．高温での熱プロセスや水素イオンの注入が行われる SOI ウェ
ハー製造プロセスにおいては，局所的に大きな応力が加わる．図 2.5 は，今回用いた FZ
基板 SOI ウェハーの歪を観測したものである [7]．SOI 基板化前には見られなかった大きなスリップ歪が通常のプロセスでは見られる．今回 FZ 基板の実用化に際して，SOI 基板
製造パラメータを最適化して，大きく抑制できた．

図 2.5: FZ 基板ウェハーの歪．

13

2.1.4

SOI プロセス

SOI プロセスは，OKI セミコンダクタ株式会社 (現，ラピスセミコンダクタ株式会社)の低漏れ電流の全空乏化型 0.2 µm CMOS SOI プロセスを用いて行っている．図 2.6 にプ
ロセスの流れを示す [7]．まず SOI 層読み出しエレクトロニクス部トランジスタを形成し，SOI 層および BOX 層を削り，ピクセル用電極用不純物をセンサー部基板に注入する．その後，熱処理と BOX 層を貫く電極形成を行う．開発初期は，このインプラントの信頼性に問題があったが，改良によって現在では全く問題なく形成できている [28]．バックゲー
ト効果を抑制するための BPW(Buried P-Well) や BNW(Buried N-Well) は，BOX 層下部に届くようなエネルギーで注入される．
素子としての抵抗は，多結晶シリコン層を用い，MIM キャパシターとして 1.5 fF/µm2を実現できている．トランジスタのソース · ボディコンタクトの導入等によって，高速低ノイズ化を図ったり，コーナー部のデザインルールを多角形から円形に改良することにより，高耐圧化を図る等，プロセスの改良を継続して行っている．

図 2.6: SOIPIX 製造の流れ．

14

2.2

SOI 一体型ピクセル検出器

SOI 技術を応用したピクセル型半導体検出器 (SOIPIX) の基本的な構造について説明する．SOIPIX は，前述の SmartCut 法を用いて作られた SOI ウェハー下部をセンサーとして使用する．SOI 層は通常の SOI デバイス同様に CMOS 回路を形成することができるので，SOI 層にアンプ等の読み出し回路を形成する．これによって 1 枚のウェハーにセンサーと読み出し回路を実装し，一体型の検出器としたものである．前述の SOI CMOS を用いることによる利点も含めて，以下に SOIPIX の利点をまとめる．

図 2.7: SOI 一体型ピクセル検出器．下部基板 (図では n 型) をセンサーとして使用する．

• 高速性，低消費電力
まず，SOI CMOS を用いることで寄生容量が減少することにより，高速な読み出しが可能である．また，SOI CMOS 回路は絶縁膜によってシリコン基板部と回路部が絶縁されているためリーク電流が減少し，従って作動電圧を低く設定できる (我々は1.8 V)．これによって消費電力を抑えることができる．大量に検出器が導入される実験では電源系，冷却系の負担が減る．

• バンプボンディング不要
センサーと読み出し回路間の接続にバンプボンディングなどの機械接続が必要なくなるので，より小面積のピクセルが可能となる．バンプによる寄生容量もなくなる
ので一層の高速化・低消費電力化も望める．また，センサー容量も小さいことから，センサーを薄くしても十分な信号雑音比が得られ，放射線測定でしばしば問題となる不要物質量も減らせる．さらには一体化による低コスト化も可能になると考えら

15

れる．

• 高集積性
隣り合う素子間に絶縁膜があるおかげで素子の分離性がよくなり，ラッチアップがなくなる上に， 素子間の距離を近づけることができる．回路面積を小さくできることによって，各ピクセルに複雑な信号処理機能を持つ CMOS 回路の実装が可能となる．

• ウェハーの選択性
張り合わせ法による SOI 基板を用いることで，センサー部と読み出し回路部それぞれに適した異なる抵抗のシリコン基板が選択可能である．

• 温度耐性SOI CMOS トランジスタは高温状態での閾値電圧の変化及び増加率が少なく，高温環境下でも動作する．宇宙のような特殊な環境下での使用にも向いている．

2.2.1

実用化に向けた研究

多くの利点を持ち幅広い応用が期待される SOIPIX だが，荷電粒子検出器としての実用にはいくつかの課題がある．SOI トランジスタの支持基板側に電圧をかけると，そのトランジスタの閾値電圧等の特性が変化してしまうバックゲート効果と呼ばれるトランジスタの特性変化が，かつては最大の課題であった．このバックゲート効果は，n 型のセンサー部基板に対し BOX 層の下に埋め込み p ウェル構造 (Buried p-well:BPW) を持たせること
で，抑制に成功した [31]∼[36]．ただし，BPW による検出器容量の変化により信号波高が下がる問題も起こるため，放射線耐性の検討を含め BPW の形状の最適化が 1 つの課題となる．
もう１つの大きな課題として，放射線照射により BOX 層に帯電する電荷がトランジス
タの閾値変化を引き起こす TID (Total Ionaizing Dose) 効果がある．前述のように，SOI
CMOS はアクティブ領域が数 10 nm と薄く，バルクからの影響も少ないので SEE に対しての放射線耐性は従来のバルク CMOS に比べて高いが，下部支持基板部 (センサー部) とSOI 層部の間に BOX 層が存在することで，TID 効果の影響はバルク CMOS に比べて大きいと考えられる．
また，荷電粒子の高速検出のためには、検出器の全空乏化が望ましいが，従来の SOIPIX
でセンサー部に用いられてきた，CZ 基板では，センサー部が全空乏化する前にマイクロ放電と呼ばれる現象によるリーク電流の増加が起こり，全空乏化が達成できていなかった．
全空乏化達成手段の１つとして，センサー部を薄型化する方法を選択した [11][36]．これ
により，低物質量の荷電粒子検出器の実現も可能である．また，CZ 基板よりも比抵抗の高い，FZ 基板を用いることによっても，センサー部の全空乏化を行った [36]．薄型化の成功によって，これら SOIPIX による高エネルギー荷電粒子の検出をビームテストで実16

証することも重要な課題である．センサー部を薄型化した電荷積分型の SOI ピクセル検出器 (INTPIX3) の性能評価と，二重ウェル構造を持つ電荷積分型の SOI ピクセル検出器(DIPIX2) の γ 線に対する放射線耐性の評価が本研究内容である．

2.2.2

SOI ピクセル検出器の応用

SOI 技術により一体型ピクセル検出器が実現された場合の応用は幅広い．KEK を中心とする Belle 実験のアップグレード Belle II 実験における崩壊点位置検出器や，ピクセルサ
イズを 10 µm 程度，ウェハーの厚さを 50 µm 以下にできれば，高い分解能が要求される
ILC (International Linear Collider) のバーテックス検出器にもなり得る．高エネルギー実
験以外でも，センサー部を全空乏化できれば，直接センサー部に信号を入射させる裏面照射が可能となり，より感度のよい光センサーとして用いることが可能となる．FZ 基板を用いた厚いセンサーでの全空乏化で，硬 X 線や γ 線センサーとしての応用も広がるなど，可能性は大きい．

17

第 3 章 SOIPIX のセンサー部薄型化
本章では，全空乏化の実現を目指しウェハー状態からのセンサー部薄型化に用いた方法，
並びに測定サンプルである INTPIX3a について述べる．次に，薄型化前後での IV 特性測定の結果とその比較を示し，薄型化後の光応答試験について述べる．次に，チップ化後の薄型化について述べる．

3.1

ウェハー薄型化

センサー部の薄型化は，最初はチップ単位に切り出された状態で行ったが，機械的な研磨のみだと処理表面状態が悪く，目標の厚みは達成できてもセンサーとしての使用はできなかった．また，チップサイズからの薄型化だとエッジ部分の欠損による影響が大きくなる．そこで，ウェハーの状態から薄型化を行うことで，機能を損ねることなく薄型化を実現しようとした．薄型化に用いられたのは，2009 年にプロセスされた MX1323 というMPW (Multi Project Wafer) である (図 3.1 参照)．コストの低減のために，他の研究機関とも合同でプロセスを行っている．薄型化前の厚みは 725 µm で，100 µm を目標に薄型化が行われた．ウェハー薄型化のプロセスとしては，前回 MX1238 でも用いた TAIKO プ
ロセスを用いて行った [31]．この TAIKO プロセスとは，DISCO(株) が開発したウェハー
バックグラインディングの名称で，ウェハーを研削する際，ウェハー最外周のエッジ部分(約 3 mm 程度) を残し，その内周のみを研削して薄型化する技術である．この技術の導入により，薄型化ウェハーの剛性が保たれる．薄型化の工程でのウェハーの反り返りや外周部の欠けによって，回路部プロセスにダメージを与えないようにするためにもこの技術は必要である．ウェハー単体でハンドリングできるので，裏面への Al 蒸着などの工程が追加できる．
薄くするために機械研磨をすると，研磨表面に厚み 10 µm 程のダメージ層 (加工変質層)が残る．そこで，加工変質層の除去のために薬品を用いたウェトエッチングが行われている．この化学エッチングの典型的なエッチング液はフッ酸 (HF) と硝酸 (HNO3) の混酸を
水 (H2O)，あるいは酢酸 (CH3COOH) で稀釈した 3 成分系による酸性エッチング液である．Si は以下に示す 2 段階でエッチングされる．

(1) 硝酸による Si の酸化:Si + 4HNO3 −→SiO2 + 4NO2 + 2H2 O(2) フッ酸による SiO2 の溶解除去:
18

(3.1)

図 3.1: KEK SOI MPW run MX1323．本研究で用いたのは，図上部左から 2 番目のピク
セル (INTPIX3a) である．

図 3.2: TAIKO プロセスと従来の研削との比較図．左側が TAIKO プロセスで右側が従来のプロセスとなっている．ウェハーの強度が保たれ，剛性が保たれていることが確認でき
る [15]．

19

SiO2 + 6HF−→H2 SiF6 + 2H2 O(3.2)

上記の反応機構，反応速度 (エッチング速度) は水あるいは酢酸による稀釈度に依存する．
今回の薄化では 115 µm まで機械研磨を行い，残りの 15 µm を化学研磨することによって100 µm とした．

3.1.1

薄型化によるウェハーの歪み

ウェハーを薄型化することで，熱膨張率の異なるものを一体化させる SOI ウェハー製造
プロセス時の残留歪が顕在化し，ウェハーに反り返りが生じると思われる．TAIKO プロ
セスにより 100 µm に薄型化した後に 80 mm×40 mm のチップで測定した反り返りの例
を 3.1.1 に示す [31]．

Zaxis[ µ m]

Flatness_Block1





400
350
300
250
200
150
100
50
0
80
Ya 70
xis 60
[m
m]50








40

40
35 m
]
Xaxis[m






30

20

10



0 0

5

10

15

20

25

30

図 3.3: ウェハー歪み例．X 軸・Y 軸方向の単位は mm，Z 軸方向の単位は µm で，色が赤くなるほど歪みは大きい．回路面が凸．

80 mm×40 mm のウェハー片で最大 0.4 mm 程度の反りが発生することがわかる．この歪みはウェハーを細分することで抑えられる．センサーを大面積化すると考慮しなければならない問題となるが，現在のチップサイズでは無視できる問題として扱う．

20

3.2

INTPIX3a 薄型化サンプル

INTPIX3a は， OKI セミコンダクタ株式会社 (現，ラピスセミコンダクタ株式会社) の
全空乏化型 0.2 µm CMOS SOI プロセスにより製造された，電荷積分型 SOI ピクセル検出器のサンプルである．20 µm 角のピクセルを 128×128 個実装しており，チップ外形は
約 5.1 mm 角である．センサー部には公称値 700 Ωcm の CZ 基板が用いられており，通常の厚さは，260 µm(+10 µm -20 µm) で，底面に Al スパッタリングを行なっている．今
回薄型化したウェハーも，通常厚のものと同様に薄型化後に Al スパッタリングを行っている．以下に INTPIX3a の模式図，及び断面図をそれぞれ図 3.4，3.5 に示す．図 3.4 は，
INTPIX3a のチップを真上から見ている様子を表わしている．チップの外側から HV Ring，
Bias Ring，Guard Ring，I/O Buffer，Vss Ring が設置されている．Guard Ring は 2 つあり，外側 (図の左側) の Guard Ring は I/O Buffer を囲むように配置され，内側 (図の右側) は Vss Ring に接続してある．Vss Ring は 3 つあり，グラウンド端子となっている．センサーへの逆バイアス電圧は，Vback または VDET を用いて印加する．

図 3.4: 上部から見た INTPIX3a の模式図．外側から HV Ring，Bias Ring，Guard Ringという 3 つの電極でピクセルが囲まれている．

図 3.5: INTPIX3a の断面図．支持基板は n 型半導体で絶縁膜の逆側 (図の下側) は Al ス
パッタリングを行っており，逆バイアス電圧をかけるための電極となっている．図ではセンサー部の厚さが通常の 260 µm で，この厚みを 100 µm まで薄型化した．

21

1 ピクセルに対応する基本回路図を図 3.6，図 3.7 に INTPIX3a の各列に備わっている
Column Buffer の回路図，図 3.8 に INTPIX3a チップの全体ブロック図を示す．図 3.6 左下のセンサー部ダイオードからの電荷は Vsense ノードに至り，この電荷による Vsense の電位変化を Vstore に伝えることにより，Cstore(図中央) に電荷を蓄積する．Cstore に蓄積された電荷は，Row Address(RA) 指定された行の read x のトランジスタが’ON’ となることにより Column Buffer に送られ，最終的に AOUT に送られる．Column Buffer は各列に 1つ備わっている回路である．ある行のピクセルの入力がその行に対応する Column Bufferに伝わり，Column Address(CA) で指定された列の SEL x のトランジスタが’ON’ となることによって SOUT へ出力される．このように RA と CA を指定することができ，指定されたピクセルのアナログ出力は，AOUT 端子より出力される．これを繰りかえすことにより各ピクセルの信号を読み出す．その動作の一連の流れを図 3.9 に示す．また，図 3.8 を見るとその他にも，bufsw(各ピクセルの信号の読み出し)，aobuf(AOUT 端子への信号の出力)，バイアス回路 (逆バイアス電圧を供給) が存在する．チップ上部と右側には TrTEGが配置されており，トランジスタ個別に試験を行うこともできる．

図 3.6: INTPIX の各ピクセル内に備わる回路の回路図．

22

図 3.7: Column Buffer の回路図．

図 3.8: INTPIX3 ブロック図．

23

図 3.9: INTPIX3a 制御信号ダイアグラム．トリガーがない場合は，周期的にリセットをかける．この周期が電荷積分時間となる．トリガーを受け 1 つのアドレスを読み込むのにかける時間を Scan Time と呼び，全ピクセル読み終わると再び周期リセットがかかり，次のトリガーを待つ．
ここまでの構造，及び回路は INTPIX2 と同じであるが，INTPIX3a には新しく埋め込
み p ウェル (Buried p-well: BPW) 構造が採り入れられている．BPW の模式図を図 3.10 に示す．SOI ピクセル検出器は，センサー部と読み出し回路部を一体化させた検出器である．
そのため，センサー部に印加する逆バイアス電圧が読み出し回路部に影響を及ぼす (バックゲート効果)．この影響を抑制するために，SOI 層の上から BOX 層直下に p 型不純物をイ
ンプラントしてウェルを形成した構造を導入した．この構造を BPW という．INTPIX3a
は BPW 構造として最適なものを評価するために，図 3.11 のように 8 種類の構造を持たせている．1 領域のピクセル数は，32×64 個である．

24

図 3.10: BPW 模式図．

図 3.11: INTPIX3 レイアウト．ピクセル領域は 8 つに区分され，BPW の最適形状を探した．
以下に，INTPIX3a の BPW の 8 種類の構造についてまとめる．図 3.13∼3.20 はそれぞれの BPW の構造のレイアウトである．図 3.13∼3.20 の中で，オレンジ色に影が付けられている部分が BPW を表わしている．また，1 つないし 4 つあるピンク色の部分がピクセ
ル用 p+ 電極である．領域 1〜3 のリング状の BPW (VGUARD) は外部から電圧を印加できる構造となっている．
これまでの研究から，BPW によるバックゲート効果の抑制が確認されている [31]∼[36]．
また，将来的なピクセルサイズの縮小を見据えて，電荷収集用 p+ 電極が 1 つの構造 (領域 7) で回路部トランジスタと BPW デザインの変更が行われている．

25

1. ピクセル用 p+ 電極が 1 つ．それに接続された BPW と，その外側にリング状の BPW
が 2 つある．
2. ピクセル用 p+ 電極が 1 つ．それに接続された BPW と，その外側にリング状の BPW
が 1 つある．
3. ピクセル用 p+ 電極が 1 つ．その外側にリング状の BPW が 1 つある．
4. ピクセル用 p+ 電極が 4 つ．BPW は接続していない．INTPIX2 と同じレイアウト．
5. ピクセル用 p+ 電極が 4 つ．それに接続された BPW がある．領域 6 より少し大きい．
6. ピクセル用 p+ 電極が 4 つ．それに接続された BPW がある．領域 5 より少し小さい．
7. ピクセル用 p+ 電極が 1 つ．それに接続された BPW がある．
8. ピクセル用 p+ 電極が 4 つ．それに接続された BPW があるが，トランジスタ部分には BPW がない．

図 3.12: 各領域での BPW．領域 1∼8 に分かれている．

26

図 3.13: 領域 1 のピクセル図．

図 3.14: 領域 2 のピクセル図．

27

図 3.15: 領域 3 のピクセル図．

図 3.16: 領域 4 のピクセル図．

28

図 3.17: 領域 5 のピクセル図．

図 3.18: 領域 6 のピクセル図．

29

図 3.19: 領域 7 のピクセル図．

図 3.20: 領域 8 のピクセル図．

30

3.3

IV 特性

3.3.1

暗電流

空乏層ではキャリアがないため，電流が流れないのが理想である．しかし，実際は熱エネルギーにより電子正孔対が生成され，微小な電流が流れる．これを暗電流と呼ぶ．暗電流は逆バイアス電圧に依存し，またセンサー製造の良否の評価にも用いられる．この暗電流値の薄型化前後比較を行うことで，薄型化がセンサー部に対して悪影響を及ぼしていな
いか確認した．暗電流には，バルク暗電流，表面暗電流，マイクロ放電がある．

• バルク暗電流
空乏層の結晶中に熱的揺らぎによって生成された電子正孔対が，電場によって移動し流れる電流をバルク暗電流という．このバルク暗電流は空乏層の厚さに比例し，全空乏化が達成されるとほぼ一定になるバルク暗電流は熱エネルギーが原因となるので温度にも依存し，その特性は前述の式 1.1 に従う．(空乏層の厚さは式 1.7 参照)．

• 表面暗電流
結晶表面には切断や研削の際にできたひびや凹凸，表面構成物による有限抵抗があるために電流が流れる．これを表面暗電流と呼ぶ．これは加工の技術力などにも依存する．

• マイクロ放電
電場が局所的に強くなると発生する現象であり，主にインプラント周辺や電極等のエッジ，不純物による電場の乱れにも依存する．高電場によって電子雪崩が発生し，急激に暗電流が増加する．また，このときの電圧をブレイクダウン電圧という．

3.3.2

薄型化前後測定測定に用いたウェハーの模式図を図 3.21 に示す．ウェハーは 8 インチで，薄型化後のウェハーはダイシングされている．測定には，高エネルギー加速器研究機構富士実験棟地
下 2 階にあるプローバーシステムを用いた．VDET Ring (HV) と Bias Ring (GND) に対応するパッドにプローブを当てて暗電流を測定した．測定に用いたチップと測定箇所は，薄化前後で同じとするため，薄型化後は薄型化前と同じであると判別できたチップのみ測定を行った．測定時の室温は薄型化前が約 28 ℃，薄型化後が約 25 ℃で，電圧を設定してから電流値を測定するまでに 10 秒時間をおいた．

31

図 3.21: (左) 薄型化前のウェハー模式図．1∼29 は測定を行ったチップ．(右) 薄型化後のウェハー模式図．

図 3.22: プローバーシステムでの測定．
図 3.23 に測定結果を示す．薄型化前後とも, 式 1.1 で温度 20 ℃に補正してある．図 3.23
から，ブレイクダウン電圧に変化がないことがわかる．図 3.24 は，逆バイアス電圧 100 V
時の電流値をウェハー上の位置で示したものである．薄型化前の分布から，ウェハー外周部のチップほど電流値が高い傾向がみえる．これは，ウェハー製造上外周に向かってシリコン結晶を成長させていくため，外周ほど結晶が不均一となり起こると考えられる．薄型化後もこの傾向は変わらないことが確認できる．
薄型化前後での電流値の差は，図 3.25 で示すように，12∼25 % であった．顕著な暗電流の増加がみられることなく，薄型化が行われたことを確認できた．

32

Current[A]INTPIX3 IV BeforeThinning
10-4

-5

10

10-6

1
2
3
4
5
6
7
8
9
10

11
12
13
14
15
16
17
18
19
20

20

40

21
22
23
24
25
26
27
28
29

10-7

10-8

10-9



0



60

80

100

120

140

160

Voltage[V]Current[A]INTPIX3 IV AfterThinning
10-4

8
9
10

11
12
13
14
15
16
17
18
19
20

20

40

10-5

10-6

21
22
23
24
25
26
27
28
29

10-7

10-8

10-9



0



60

80

100

120

140

160

Voltage[V]図 3.23: 薄化前後の IV 特性．(上) 薄型化前．(下) 薄型化後．

33

図 3.24: 逆バイアス電圧 100V での電流値分布図．(上) 左が薄型化前の電流値．右のウェ
ハーとチップ位置の模式図にあわせて表示．(下) 薄型化後の電流値．

図 3.25: 逆バイアス電圧 100V での電流値増加量．

34

3.4

薄型化後光応答薄型化したチップのうちの１つを，穴を空けたセラミックパッケージにパッケージング
して，前面と裏面からの光応答試験を行った．この試験の目的は，センサー部の空乏層厚を評価することと，全空乏化するかを確認することである．センサー部の抵抗値が公称値
通り 700 Ωcm であれば，100 µm まで薄型化したサンプルではブレイクダウン電圧までに全空乏化することが期待される．以後このパッケージングされた薄型化後 INTPIX3a をThin3a と呼ぶ．

3.4.1

1064 nm 赤外線レーザー照射による空乏層厚評価試験

まず 1064 nm の赤外線レーザーを用いて空乏層の厚さを評価した．1064 nm の赤外レーザーを用いる理由としては，1064 nm の赤外レーザーのエネルギーがシリコンのギャップ
エネルギーの Eg = 1.12 eV よりもわずかに高く，ほとんどの場合反応しないでシリコン中を進むためである．これによってレーザー光の経路に沿ってほぼ一様に電子正孔対が作ら
れ，荷電粒子の通過を擬似した信号を得ることができる．またレーザー光は 1 µm 角まで集光可能なので，ピクセル毎の応答が測定できる．以降の光応答測定は，SEABAS (Soipix
EvAluation BoArd with SiTCP) 汎用読み出しボードと，INTPIX3a 用のサブボード，及び GUI ソフトウェアを用いて行った．

SEABASSEABAS は，SOIPIX のテスト用に開発された，汎用読み出し基板である．SiTCP ネッ
トワークプロッセサの搭載による Ethernet を用いた DAQ が特徴である．SEABAS は，
SiTCP FPGA と User FPGA と呼ばれるふたつの FPGA を搭載しており，このうちの
SiTCP FPGA が SiTCP 専用で，Ethernet 経由で PC とデータの送受信を担う，ユーザーが手を加える必要がない部分になっている．User FPGA は SOIPIX の制御を行う用途に合わせてユーザーが書き変え，User FPGA から SEABAS に取り付けられている ADC，
DAC，NIM I/O を制御する．SOIPIX に合わせてサブボードさえ作り替えれば様々な
SOIPIX のテストが行える．今回の測定で User FPGA には，INTPIX2∼3 で共通で使えるファームウェアを入れた．図 3.26 に SEABAS の写真を示す．

35

図 3.26: SEABAS．

読み出し用ソフトウェア

SEABAS と接続し LinuxPC 上で行う DAQ のソフトウェアについて述べる．機能として
は，SEABAS への TCP コネクションを行い，送られてくるデータを受信し，モニター画面に表示する．また，読み出しパラメータを送信するためのパケット送信を行う．ROOT
ライブラリを用いた GUI ソフトウェアとなっており，小野俊氏 (元東京工業大学) と廣瀬
譲氏 (大阪大学) が開発したソフトウェアを用いている [30]．以下に DAQ ソフトウェアの使用方法を示す．

36

図 3.27: DAQ インターフェイス．

1. ヒストグラムを表示する部分．
2. 内部トリガーで DAQ を行う場合のトリガーレートの設定，(1) のヒストグラムを表示する時間間隔の設定をする．
3. DAQ ログを表示する部分．ログの保存もできる．
4. (1) に表示するヒストグラムの種類を選択する．1 次元または 2 次元を選択できる (図は 2 次元)．また，軸を対数表示にしたり，軸の表示範囲を指定できる．
5. DAQ のモードを決める．データ取得前にペデスタルを取るモード，ペデスタルのみ，
データのみ取るモード，特定のピクセルのみのデータを取るモードがある．
6. Integration Time，Scan Time，Reset Width，RSTV の値を設定する．
7. DAQ のスタート，ストップ，一時停止をする部分．
8. ペデスタル計算に使うイベント数，データを取得するイベント数の設定をする．また，取得したイベント数を表示する部分．
9. 保存するデータのファイル名を指定する部分．データを保存せずに DAQ を行うことも可能．
10. プログラムの終了，初期化を行う．
37

赤外線レーザー測定セットアップ
図 3.28 に測定の様子を示す．逆バイアス電圧用の電源に株式会社高砂製作所 [17] の CCP
500-005MR，SEABAS 用の電源に菊水電子工業株式会社 [18] の PMM18-2.5DU を使用した．レーザーヘッドは，スペクトラ · フィジックス株式会社 [19] の S12-1060 を使用した．
図の中央に，ステージにセットされた SEABAS ボードがあり，そこにサブボード，Thin3aとセットされている．ステージは水平面内に 1 µm の精度で移動できる．レーザーはその上から当てており，上部のつまみで強度 · 集光の範囲を調節することができる．また，顕微鏡の途中で 90 度横方向に設置されている CCD カメラにより Thin3a の表面をモニタリングしている．INTPIX3a の各ピクセルには，5.4 µm 四方の非金属の窓 (ウインドウ)が存在し，そこに入射された光を検出することができる．レーザースポットサイズは，ウ
インドウより一回り大きいサイズに調整した．レーザーの周期と Thin3a にあたえるトリ
ガーは，共通のクロックジェネレータを用いることで同期させている．

図 3.28: 1064 nm 赤外線レーザー測定セットアップ．

可視光 及び 赤外線レーザー 応答結果
まず Thin3a が正常な応答を示すか，赤外線レーザー測定系の視野光 (白色光) を用いて確認を行った．図 3.29 に示すように，可視光に対しての正常な応答が確かめられた．

38

Light Spot

4000

20

3500

RA

0

3000

40
2500

60
2000

80

1500
1000

100

500

120
0

0

20

40

60

80

100

120
CA

図 3.29: Thin3a の可視光応答．
次に，領域 6 に赤外線レーザーを入射して，逆バイアス電圧を変えていくことによる出力の変化をみた．出力は 500 イベントの平均値を用い，図 3.31 のようにペデスタル値を引いた状態からの出力を図 3.30 にプロットした．横軸に逆バイアス電圧の平方根をとり，縦軸が出力値である．式 1.7 で示すように，横軸が空乏層厚に比例する．70 V までは空乏層厚の拡がりに比例して出力値が増加し，90 V 付近からは出力が一定となっている．出
力 ADC は，12 bit であるため，130 V 時もペデスタルを差し引く前のサチュレーションは起こしていない．よって，90 V 付近で全空乏化していると考えられる．

図 3.30: Thin3a の赤外線レーザー応答．二次元プロットは 130 V 時のペデスタルを引く
前のもの．

39

pedestal subtract

RA

0

RA

pedestal

1800

10
8

1600

20

0

20
6

1400

40

4

40
1200

2
1000

60

60

0

800

80

-2

80
600

100

-4

100

400

-6

200

120

-8

120
0

0

20

40

60

80

100

-10

120
CA

0

20

40

60

80

100

120
CA

h1ped

Pixelsped

Entries
Mean
RMS



600


16384
671.7
249

500
400


300
200
100
0

0





500

1000

1500

2000

2500



3000

3500

h1sub

pedestal subtract
Pixels4000
ADC_Out[ADU]

Entries
Mean
RMS

450

16384
0.1881
2.35

400


350


300
250
200
150
100


50
0
-100



-80

-60

-40

-20

0

20

40



60

80
100
ADC_Out[ADU]

図 3.31: ペデスタルオフセット．オフセット前は異なる BPW 構造による差異がみられる．
(左上) ペデスタルオフセット前の二次元分布@130 V．(右上) ペデスタルオフセット後の二次元分布@130 V．(中央) ペデスタルオフセット前の一次元分布@130 V．(下段) ペデス
タルオフセット後の一次元分布@130 V．

40

3.4.2

裏面からの赤色光照射による空乏層厚評価試験

次に赤色光レーザー (λ=634 nm) を用いて，裏面からの光応答によって空乏層厚の評価を行った．可視光の場合，シリコンの表面数 µm でのみ電子正孔対を生成するため，空乏層が裏面に到達するまで裏面表層で発生したキャリアを収集できないことが期待される．

赤色光レーザー測定セットアップ
赤色光レーザーとして，浜松フォトニクス社 [20] の M8903-03 レーザーヘッドを用いた．
チップ裏面の Al は，水酸化ナトリウム水溶液を用いて一部除去してあり，そこから光が入射できるようになっている．レーザーは，位置を固定し，穴を十分覆う範囲で照射した．

図 3.32: 赤色光レーザー測定セットアップとチップ裏面．裏面中心部の Al は除去してある．

裏面からの赤色光応答結果
逆バイアス電圧を変えたときの応答結果を図 3.33 に示す．照射範囲が広いため，特定のピクセルを中心とした平均値もプロットした．図 3.34 は赤外線レーザー測定の結果と合わせてプロットしたものである．図 3.34 の縦軸は，逆バイアス電圧 130 V 時の値で規格化している．赤外線レーザー測定で全空乏化電圧と見積もった 90 V 付近で出力が急激に上昇し，100 V 以降は出力が一定となっている．

41

図 3.33: Thin3a の赤色光レーザー応答．

図 3.34: Thin3a のレーザー応答を 130 V 時の電圧で規格化したもの．
低電圧時においても出力が得られる理由としては，キャリアが未空乏領域を拡散して拡がり一部は信号として出力されているためと考える．Al を除去していない領域に位置する
ピクセルには直接光が入ることはないため，ある行で Al のエッジ部の領域にあるピクセ
ルの出力の変化をみると，10 V では 2 ピクセル (40 µm) 離れていても出力が確認できた．

42

図 3.35: 裏面照射時の照射領域外からの出力．
以上の結果から，Thin3a は逆バイアス電圧 100 V において全空乏化し，SOIPIX 初のセンサー部全空乏化が達成できた．

3.5

チップからの薄型化

ウェハーからの薄型化の成功を受けて，改めてチップ単位での薄型化を試みた．このチップ単位の薄型化は，日本エクシード株式会社 [22] に依頼し，100 µm のほかに，50 µm のサンプルを作成した．この薄型化には，MCP(メカノケミカルポリッシング) が用いられている．この加工によって薄型化したサンプルの IV 測定結果，並びに赤外線レーザー応
答測定の結果を示す．

3.5.1

薄型化サンプル

新に薄型化を行ったサンプルは，INTPIX3b と INTPIX3e である．INTPIX3b は， OKI
セミコンダクタ株式会社 (現，ラピスセミコンダクタ株式会社) の全空乏化型 0.2 µm CMOS
SOI プロセスにより製造されたサンプルである．ピクセルサイズは 20µm 角で，128×128個のピクセルを実装している．INTPIX3b も，BPW の構造をテストするために 8 領域にわかれている．領域 7，8 以外の領域の違いは，電荷収集のための p+ 電極のサイズと BPW
サイズで，前述の通り INTPIX3a の領域 7 をベースとして BPW サイズを縮小している．
これは，BPW のサイズが小さいほど，収集される電荷が BPW に逃げるのを防げると考えられるためである．BPW サイズの縮小のため，電流源 NMOS トランジスタが変更されているが，読み出し回路等の基本構造は INTPIX3a と全く同じである．また，INTPIX3b はセンサー部に CZ 基板と FZ 基板を用いたものがある．FZ 基板比抵抗の公称値は 7k Ωcm
である．通常のセンサー部の厚さは，CZ 基板，FZ 基板ともに 260 µm である．以後，CZ

43

基板の INTPIX3b を CZ3b と呼び，FZ 基板は FZ3b と呼ぶ．

図 3.36: INTPIX3b 領域 1 のピクセル図．

図 3.37: INTPIX3b 領域 2 のピクセル図．

44

図 3.38: INTPIX3b 領域 3 のピクセル図．

図 3.39: INTPIX3b 領域 4 のピクセル図．

45

図 3.40: INTPIX3b 領域 5 のピクセル図．

図 3.41: INTPIX3b 領域 6 のピクセル図．

46

図 3.42: INTPIX3b 領域 7 のピクセル図．

図 3.43: INTPIX3b 領域 8 のピクセル図．

INTPIX3e も， OKI セミコンダクタ株式会社 (現，ラピスセミコンダクタ株式会社) の
全空乏化型 0.2 µm CMOS SOI プロセスにより製造された電荷積分型 SOI ピクセル検出器のサンプルである．ピクセルサイズは 16 µm 角で，192×192 個のピクセルを実装している. INTPIX3b と同じく，センサー部に CZ 基板と FZ 基板を用いたものがある．通常47のセンサー部の厚さは，CZ 基板が 260 µm で，FZ 基板が 500 µm である．以後 CZ 基板のものを CZ3e，FZ 基板のものを FZ3e と呼ぶ．ピクセルレイアウトは，図 3.44 に示す構造となっており，INTPIX3b の領域 6(INTPIX3b で最小の BPW サイズ) から，トランジ
スタのサイズ変更によって BPW のサイズを小さくしてある．サブボードで調節可能な変更として，電流源電圧用のバイアス電圧の変更と，アナログバッファー回路の ON/OFF
取り付けがある．また，デザインルールの変更によりバイアスリングの角を完全に丸くすることができた．それ以外の部分はこれまでの INTPIX3 と共通である．
これらのサンプルを，チップに切り出された状態から 100 µm と 50 µm まで薄型化を行った．また，INTPIX3a を 50 µm まで同様の方法で薄型化した．

図 3.44: INTPIX3e のピクセルレイアウト．

3.5.2

IV 測定

測定は，筑波大学にて KEITHLEY[23] の K2410 ソースメータとエスペック株式会社 [24]の SH-241 恒温槽を用いて行った．測定時の温度は，共通で 20 ℃に設定した．パッケー
ジングされたサンプルを，サブボードに装着した状態で行った．これらのチップの裏面にAl がないため VDET 端子から電圧を印加している．図 3.45 に INTPIX3a·b，図 3.46 に
INTPIX3e での結果を示す．

48

Current[µA]

102
10
1
10-1
Thin INTPIX3 IV

10-2

CZ3a/50
CZ3b/50-3

10

CZ3b/100
-4

10

20

40

60

80

100

120
Voltage[V]Current[µA]

図 3.45: 薄型化 INTPIX3a·b の IV 測定結果．斜線に続く数字がセンサー部の厚みである．

102
10

FZ3e/50FZ3e/1001
10-1
CZ3e/50

10-2CZ3e/100

-3

10

20

40

60

80

100 120 140 160 180 200
Voltage[V]図 3.46: 薄型化 INTPIX3e の IV 測定結果．斜線に続く数字がセンサー部の厚みである．
バイアスリング等のデザインルールが INTPIX3a·b では変わらないため，ブレイクダ
ウン電圧は同程度である．図 3.23 で示した INTPIX3a の IV 特性と比較して，ブレイク
ダウン電圧は変わらないが，電流値が一桁高い．これは裏面の状態に依るものと考えられ
る．CZ3e では，デザインルールの変更により電圧を 200 V 程度印加できるようになった．
また，電流値も図 3.23 で示した値と同程度であることから，裏面状態がよいと推測する．
FZ3e で電流値が高く，ブレイクダウン電圧が低くなる理由としては，FZ 基板が CZ 基板と比べて比抵抗率が 10 倍で，シリコンの純度が高いため薄型化過程での影響が大きくなるためと考える．

49

3.5.3赤外線レーザー 測定

IR Laser Output[ADU]

3.4.1 節で用いた 1064 nm 赤外線レーザーを用いて空乏層の厚さを評価した．図 3.47 にペデスタルを引いた状態からの CZ3a·b の出力変化を示す．
1000
900
800
700
600

IR Laser Responce
CZ3a/50
CZ3a/100
CZ3b/50
CZ3b/100

500
400
300
200
100
0
0

2

4

6

8

10

12

Bias Voltage[ V]図 3.47: INTPIX3a·b の赤外線レーザー測定結果．斜線横に続く数字がセンサー部の厚みである．

CZ3a は領域 7 にレーザーを入射し，CZ3b は領域 3 にレーザーを入射した．この領域が最も構造が近いためである．また，CZ3a 100 µm は，比較のために Thin3a で同一条
件のもと測定を行ったものである．50 µm のものと 100 µm のものとで，厚みの差による出力差が期待どおり確認できた．また，厚みを変えても CZ3a と CZ3b の出力差に変化がないことがわかる．BPW の縮小が，電荷収集効率を上げていることが確認できる．また，チップからの薄型化も有効であることが示せた．図 3.48，3.49 にペデスタルを引いた状態
からの INTPIX3e の出力変化を示す．

50

IR Laser Output[ADU]

1000
900
800
700
600
500
400

IR Laser Responce

300

CZ3e/50200

CZ3e/100

100
0
0

2

4

6

8

10

12

14

16

Bias Voltage[ V]IR Laser Output[ADU]

図 3.48: 薄型化 CZ3e の IV 測定結果．斜線横に続く数字がセンサー部の厚みである．

1600
1400
1200
1000

IR Laser Responce
FZ3e/50FZ3e/100

800
600
400
200
0
0

1

2

3

4

5

6

7

8

9

Bias Voltage[ V]図 3.49: 薄型化 FZ3e の IV 測定結果．斜線横に続く数字がセンサー部の厚みである．

CZ3e では，CZ3b ほど明確な厚みによる出力差は見られないが，厚みによる差が確認できた．また，CZ3e 50 µm は，Thin3a と同程度の出力を示し，CZ3e 100µm も CZ3b 100 µm
よりも高い出力値を示していることから，BPW の違いによってさらに電荷収集効率が上がったと考えられる．FZ3e は，公称値通りの比抵抗ならば 100 µm でも 5 V で全空乏化する計算になるが，電圧印加に従い出力が増加し続けている．これは，電場の増強による再結合割合の減少によって，全空乏化後も出力が増加していると考えられる．この再結合割合はセンサー部の厚みにも依存するため，50µm まで薄型化したサンプルの方が低い電圧で出力増加の傾きが変わったと考えられる．
51

第 4 章 高エネルギー荷電粒子検出実験
高エネルギー荷電粒子の検出を評価するため，加速器ビームを用いて複数枚同時読み出しの飛跡再構成実験を行った．全空乏化を確認することができた薄型化サンプルも用いた．

4.1

673 MeV 陽電子ビームテスト

2010 年 9 月，東北大学電子光理学研究センター (核理研)[21] 検出器テスト用電子 · 陽電子ビームラインにて，673 MeV の陽電子を用いたビームテストを行った．

4.1.1

使用サンプル

実験には，電荷積分型の検出器として INTPIX3b と，Thin3a を用いた．INTPIX3b は，通常の厚さ (260 µm) の CZ3b と FZ3b を用いた．計数型ピクセル検出器である CNTPIX4も用いたが，こちらの説明は本論文では割愛する [35]．

4.1.2

実験セットアップ

実験セットアップ図を図 4.1 に示す．陽電子ビームに対して最前面にシンチレーション
カウンターを 1 つ置き，SOIPIX 5 層置いて，その後ろに 2 つシンチレーションカウンターを置いている．SOIPIX の配置は，前面の 3 層が INTPIX3 で後ろの 2 層が CNTPIX4 である．シンチレーションカウンターのシンチレーター部のサイズは，8mm×8mm である．
INTPIX 3 層は，主に CZ3b を使用し，最前面のみ Thin3a，FZ3b に取り替えて測定を行った．SEABAS 用電源とチップの逆バイアス用電源は，モニタールームから操作できるよ
うにし，トリガー信号等の計数もモニタールームで確認した．

52

図 4.1: (左) 陽電子ビーム実験セットアップ模式図．(右) 実際の配置図．ビームは右から入射．
電荷積分型と計数型のパラメータ設定等の違いから，INTPIX と CNTPIX は別々の DAQ
ソフトウェアを用いている．SEABAS 複数枚読み出しに対応できるビームテスト用の DAQ

53

システムを構築した．データ収集の流れを図 4.2 と以下で説明する．

図 4.2: 陽電子ビームテスト時の DAQ ロジック．

1. DIO ボードを用いて全ての SEABAS に初期リセットを入れる．
2. 各 SEABAS はトリガー信号を受け付けない信号 (Trigger wait 信号) を出す．これらは NIM FI/FO を通して，トリガー生成のための VETO 入力に入る．初期リセッ
ト時に，この信号は Low である．
3. 3 つのシンチレーションカウンターのコインシデンスがとれて，かつ VETO 信号がないときトリガー信号が出る．
4. トリガー信号が入ると各チップともデータ転送状態になる．このとき，各 SEABAS
は Trriger wait 信号を High にする．
5. INTPIX と CNTPIX で別の DAQ ソフトウェアを用いて DAQ を行う．データ転送
処理が終わった SEABAS は，DAQ wait 信号を Low にする．
6. 全ての SEABAS で DAQ wait 信号が Low になると，トリガー信号生成にかかっていた VETO 入力がなくなり，シンチレーションカウンターのコインシデンス待ち状
態となる．
INTPIX 用ファームウェアには，各種信号の送受信ができるような変更が加えられた．また，データが崩れていないこと及び同期がとれていることのチェックのために，ヘッダー
データ，イベント番号，リセット信号からトリガー入射までのクロック数，初期リセット
からの積算クロック数を PC に送るように変更した．INTPIX 用 DAQ ソフトウェアは，
CUI で操作し，コンソール画面上にヘッダーデータ等の同期チェックデータと読み出しの先頭と末尾のピクセルの ADC 値が表示できるようにした．また，2 次元波高分布と積算 1
次元波高分布が 3 層確認できるように変更を行った．図 4.3 はビームテスト中の DAQ 画面の例である．
54

図 4.3: 陽電子ビーム実験 DAQ 画面．
結果，DAQ 中にイベントずれは確認されなかった．平均トリガーレートは，18.97 Hz
で，平均 DAQ レートは 7.32 Hz となった．

4.1.3

ノイズ評価

シンチレーターの面積がピクセル部の面積の 9.77 倍，トリガーレートは 18.97 Hz，DAQ
レートが 7.32 Hz であることから，各イベントでビームがヒットしたピクセルは多くても１つであると考えられる．Thin3a での高エネルギー荷電粒子の検出を最大の目標に，最前面のチップのみ解析を行った．以下に解析手順をまとめる．

1. ヒットが少ないため，解析を行うビームデータからペデスタル値を求める．各ピク
セル毎に ADC 分布をつくり，分布の Mean の値を各ピクセルのペデスタル値として用いる．
2. イベント毎にコモンモードノイズ (CMN) の計算を行う．CMN は，以下の式で求める．
CM Nevent =

AllP
ixels
X
i=1

ADCi,event − pedestali
AllP ixels(4.1)

この CM Nevent が，各イベント毎に全体に乗ったノイズ値である．この分布の Meanと RMS をもとめ，Mean から 3 ×RMS 以上離れているイベントを解析から除く．

3. 各ピクセルで，ペデスタル値及び CMN 値を引いた分布をつくる．この分布の RMS
値を各ピクセルのノイズ値 (以後 σi とする) と定める．
4. ステップ 3 で求めた σi で分布をつくる．この分布の Mean と RMS を求め，Mean
から 3×RMS 以上離れているピクセルはノイズの大きなピクセルとして解析から除く．この解析から外すピクセルの例を図 4.4 に示す．
55

5. イベント毎に各領域でヒットは 1 回であるとし，ヒット閾値を越えた，出力が最大となるピクセルをヒットピクセルとする．
6. ヒットと判定されたピクセルの周囲 3×3 ピクセルで，クラスタリング閾値を越えたピクセルの出力を足し合わせてクラスタリングする．クラスタリング閾値は 3 σi とする．
ヒット閾値の値は，まず 1 σi とし，分布を確認した後で解析を進めた．

図 4.4: CMN 分布例と解析に用いないピクセルの例．(左)Thin3a 100 V での CMN 分布．
(右)Thin3a 100 V での場合で赤い点が解析から外すピクセルである．
図 4.5 左は，逆バイアス電圧 100 V での領域７の各ピクセルのノイズ値で，実線がビー
ム ON，点線がビーム OFF 時の分布である．ビーム ON でもノイズ値に変化がないことがわかる．また，図 4.5 右のプロットは測定電圧毎にノイズ分布の平均値に分布の RMS
をエラーバーにつけてプロットしたものである．電圧を変えても統計誤差の範囲内でしか変動しない．

図 4.5: (左)Thin3a 領域 7 のノイズ値分布@100 V．(右)Thin3a 領域 7 の測定逆バイアス
電圧に対するノイズ平均値．エラーバーはピクセル間のばらつきを示す．

56

4.1.4

信号量の評価法

図 4.6 に Thin3a 領域 7 でペデスタルを引いた後の ADC 分布を示す．この分布は，領域 7 全ピクセルの出力値であり，ビーム OFF 時の分布と比較して，ビームが ON の時に陽電子による信号が得られていることが確認できる．

図 4.6: (左)Thin3a 領域 7 ビーム ON 時のペデスタルカット後の分布@100 V．(右)Thin3a
領域 7 ビーム OFF 時のペデスタルカット後の分布@100 V．
図 4.7 左は，ヒット判定を 1 σi とし，その周囲 3×3 ピクセルでクラスタリングを行ったものである．ADC 値 70 程度でノイズと信号の谷間があり，信号のピークが確認できる．
右は，左の分布に 7 σi でヒット判定を行った分布を重ねたもので，ピーク位置が変わらないことが確認できる．

図 4.7: (左)Thin3a 領域 7 で 1 σi のヒット判定を行った分布@100 V．(右) 左の分布に赤色で表示する 7σi のヒット判定を行った分布を重ねた．
図 4.8 は，7σi でヒット判定を行った分布をランダウ関数でフィットしたものである．陽
電子による信号とそのピーク (MPV) 値を求めることができた．

57

図 4.8: Thin3a 領域 7 における，陽電子ビームによる信号分布@100 V．

4.1.5

薄型化したセンサー Thin3a の結果

150

Cluster Size

MPV[ADU]

図 4.9 は，領域 7 で電圧毎に求めた MPV 値とクラスターサイズをプロットしたものである．MPV 値は，90 V 以降で出力が一定となり，3.4.1 節で行った赤外線レーザー測定での結果と同様の結果となった．クラスターサイズは，どの電圧でも 2 程度であった．

140
130
120

3
2.5
2

110
100

1.5

90
1

MPV Plot80
70

Thin3a/Region7

Cluster Size PlotThin3a/Region7

0.5

60
50

70

80

90

100

110

0

120

70

Bias Voltage[V]

80

90

100

110

120

Bias Voltage[V]

図 4.9: (上)Thin3a 領域 7 における電圧毎の MPV 値．(下)Thin3a 領域 7 における電圧毎のクラスターサイズ．

S/N 値は，以下の式で値を求める．
Signalevent
S/Nevent = qPClusters 2
σi
i=1

(4.2)

求めた S/N 値で分布をつくり，ランダウ関数でフィットした MPV 値を各電圧毎にプロットしたものを図 4.10 に示す．全空乏化後の S/N 値は 17 と求められた．

58

S/N

20
18
16
14
12
10
8
SN Plot

6
4

Thin3a/Region7

2
0

70

80

90

100

110

120

Bias Voltage[V]図 4.10: Thin3a 領域 7 における電圧毎の S/N 値．

MPV[ADU]

Noise Level[ADU]

図 4.11 に，逆バイアス電圧 100 V における領域毎のノイズ平均値，MPV 値，クラス
ターサイズ，S/N 値をプロットした．なお，ノイズ値以外は領域 1∼3 は統計量が少なかったため除外している．
14
12

240
220
200

10

180

8

160
140

6

120

4
2
0

100

Noise Plot 100V

MPV Plot 100V

80

Thin3aThin3a

60
1

2

3

4

5

6

7

8

1

2

3

4

5

6

7

8
Region3

S/N

Cluster Size

Region

2.5

25
20

2
15
1.5
10
Cluster Size Plot 100V1

5

Thin3a/Region7

0.5
0

SN Plot 100V

1

2

3

4

5

6

7

0

8

Bias Voltage[V]Thin3a

1

2

3

4

5

6

7

8
Region

図 4.11: Thin3a 100 V における領域毎の比較．なお，ノイズ平均値以外で領域 1∼3 は統
計量が少なかったため除外している．(左上) 領域毎のノイズ平均値．(右上) 領域毎の MPV
値．(左下) 領域毎のクラスターサイズ．(右下) 領域毎の S/N 値．

59

領域 1∼3 は，前述の通り外部から BPW の電圧を設定できる構造になっており (図 3.12参照)，ビームテスト中はこの電圧を 0 V に固定していた．これによって，収集されるべき電荷が BPW に逃げてしまったと考えられる．BPW サイズがほぼ等しく BPW と電荷収集電極が一体型の領域 (4∼6) での各値は，統計誤差の範囲でしか変わらず，電極の数に依らないことがわかる．また，BPW がない構造 (領域 4) では収集される電荷量に比べてS/N 値が悪くなることもわかる．領域 8 で MPW 値と S/N 値が領域 4∼8 に比べて良い理
由は，BPW のサイズによる効果と考える．

4.1.6

薄型化したセンサー Thin3a と CZ センサーとの比較

300

Noise Level[ADU]# Pixels

CZ3b と FZ3b で，Thin3a と同様の解析を行った結果を以下に示す．図 4.12 と図 4.13
は CZ3b で，Thin3a の領域 7 と最も構造が近い領域 3 でのノイズおよび信号に対する結果である．100 V では ON/OFF のペデスタル分布が統計誤差の範囲でしか変わらないが，
120 V では，ブレイクダウン電圧に近い状態でデータを収集した影響が出ていると考えられる．図 4.13 右上で，ヒット判定を 1 σi で行った分布に，7 σi で判定を行った分布を重ねて表示した．この分布から，ヒット判定のカットは適切であるといえる．7 σi で判定を行った分布にランダウ関数でフィットした結果を示す．

250
200
150

10
9
8
7
6
5
4

100

Noise Plot

3

Beam Off(CZ3b Region3)250Beam On(CZ3b Region3)

1
0
0

2

4

6

8

10

12

0
75

14

#ADC[ADU]

80

85

90

95

100 105 110 115 120 125
Bias Voltage[V]図 4.12: CZ3b 領域 3 におけるノイズ値分布．(左) 印加電圧 100 V でのビーム ON/OFF
時のノイズ値分布．(右) 測定逆バイアス電圧に対するノイズ平均値．

60

図 4.13: CZ3b 領域 3 におけるヒット判定分布．印加電圧は 100 V．(左上) ヒット判定を
1 σi で行った分布 (右上) 左上の分布に 7 σi で行った分布を重ねて表示．(下) 7 σi でヒット判定した分布をランダウ関数でフィットした．

FZ3b は逆バイアス電圧を 20 V と 23 V で測定を行った．図 4.14 は FZ3b(領域 3) の逆バイアス電圧 23 V での結果である．

61

#Event# Pixels

350
300

104
103

250
102

200
150

10

100
50
0
0

1
2

4

6

8

10

12

14

0

100 200 300 400 500 600 700 800 900 1000

#Event#ADC[ADU]#ADC[ADU]

20
χ2 / ndf
Constant
MPV
Sigma

18
16
14

32.03 / 51
66.27 ± 5.71
187.4 ± 6.3
48.82 ± 3.78

12
10
8
6
4
2
0
0

100 200 300 400 500 600 700 800 900 1000
#ADC[ADU]

図 4.14: FZ3b 領域 3 における解析結果 (印加電圧 23 V)．(左上) ビーム ON/OFF でのノ
イズ値分布．実線が ON，点線が OFF．(右上) ヒット判定を 1 σi で行った分布 (黒) に 6.5
σi で行った分布を重ねて表示．(下)6.5 σi でヒット判定した分布をランダウ関数でフィットしたもの．

62

MPV[ADU]

図 4.15 に CZ3b 領域 3 で電圧毎に求めた MPV 値を，Thin3a 領域 7(図 4.9) とプロットしたものを示す．図 3.47 の赤外線レーザーでの結果と比較して，100 V までの出力差は，
BPW の構造に依る差が主であると考える．
400
350

MPV PlotThin3a/Region7300

CZ3b/Region3

250
200
150
100
50
0

70

80

90

100

110

120

Bias Voltage[V]図 4.15: Thin3a 領域 7(赤) と CZ3b 領域 3(青) における電圧毎の MPV 値．

4

S/N

Cluster Size

図 4.16 に電圧毎に求めたクラスターサイズの平均値と S/N 値を示す．80 V での S/N
値は Thin3a と CZ3b でほぼ等しいが，100 V，120 V では CZ3b の方が大きい．これは，Thin3a では全空乏化により信号量が一定に達したのに対し，CZ3b では空乏層がさらに広がった効果と考えられる．

3.5

35
30

3

25

2.5

20

2
15

1.5

Cluster Size Plot

CZ3b/Region3

0.5
0

SN Plot

10

Thin3a/Region7

1

70

80

90

100

110

Thin3a/Region7
CZ3b/Region3

5
0

120

Bias Voltage[V]

70

80

90

100

110

120

Bias Voltage[V]図 4.16: (上)Thin3a 領域 7 と CZ3b 領域 3 における電圧毎のクラスターサイズ．(下)Thin3a
領域 7 と CZ3b 領域 3 における電圧毎の S/N 値．

63

4.1.7

FZ センサーと CZ センサーの比較

8

MPV[ADU]

Noise Level[ADU]

次に，CZ3b の逆バイアス電圧 100 V 時と FZ3b の逆バイアス電圧 23 V で領域毎のノイズ平均値，クラスターサイズ平均値，MPV 値，S/N 値をプロットしたものを図 4.17 に
示す．

7
6

500
400

5
4

300

3

Noise Plot200

CZ3b100V2

MPV Plot

FZ3b23V1
0

600

CZ3b100V100

FZ3b23V

1

2

3

4

5

0

6

1

2

3

4

5

6
Region6

S/N

Cluster Size

Region

5

50
45
40
35

4

30
3

25
20

Cluster Size Plot2

15

CZ3b100V1

SN Plot

10

FZ3b23V

CZ3b100V

5
0

1

2

3

4

5

0

6
RegionFZ3b23V

1

2

3

4

5

6
Region

図 4.17: INTPIX3b における領域毎の比較．CZ3b は逆バイアス電圧 100 V．FZ3b は逆バイアス電圧 23 V．(左上) 領域毎のノイズ平均値．(右上) 領域毎の MPV 値．(左下) 領
域毎のクラスターサイズ．(右下) 領域毎の S/N 値．
ノイズ平均値は，CZ3b も FZ3b も領域による差は見られない．CZ3b では，BPW のサイズの違いにより領域 3 が最も出力が小さいという予想通りの結果が得られた．FZ3b では，出力が高い領域ほどクラスターサイズ平均値も大きい．CZ 基板と FZ 基板の比抵抗公称値から計算される空乏層厚では，FZ 基板の方が 1.5 倍ほど厚い空乏層が得られているはずであるが，MPV 値は CZ3b の方が高い値となっている．この原因として，FZ3b に印加している電圧が低いため，収集される電荷が広範囲に拡散していることが考えられる．
これがクラスターサイズ平均値が高い理由でもあると考える．また，FZ 基板では空乏層厚が CZ 基板に比べて厚いため，収集電極に移動するまでに捕獲や再結合される割合が高くなると考えられる．特に今回初めて実用化した FZ-SOI 基板で残留歪により，これらの影響が高い可能性がある．この捕獲 · 再結合率が高いことと，印加電圧が低いこととが相乗して，出力値が低くなっていると考える．

64

4.1.8

陽電子ビームによる実験のまとめ

以下に得られた結果をまとめる．
• センサー部を 100 µm にした INTPIX3a (Thin3a) で高エネルギー荷電粒子の検出に成功し，室温で S/N 値 ∼17 を達成した．

• FZ 基板を用いたセンサー (FZ3b) でも高エネルギー荷電粒子の検出に成功し，S/N15∼30を達成した．
• BPW の構造を改良することによって，CZ3b 領域 6 では Thin3a 領域 7 の 2 倍程度
S/N 値が良くなることを確認した．

# Event# Event

CZ3b 領域 6 と，出力の高かった領域 1，2 で逆バイアス電圧 100 V での信号分布を図 4.18に示す．
χ2 / ndf
71.82 / 71
Constant
36.51 ± 4.19
MPV
461.6 ± 12.1
Sigma
85.08 ± 11.26

25
20

χ2 / ndf
Constant
MPV
Sigma

20
18
16

89.8 / 84
47.18 ± 5.26
524.1 ± 8.7
68.8 ± 8.0

14
12

15

10
8

10

6
4

5

2
0

200

400

600

800

1000

1200

# Event# ADC[ADU]χ2 / ndf
Constant
MPV
Sigma

16
14
12

0

200

400

600

800

1000

1200

# ADC[ADU]

56.59 / 63
40.05 ± 3.55
356 ± 12.6
92.5 ± 9.3

10
8
6
4
2
0
0

200

400

600

800

1000

1200

# ADC[ADU]

図 4.18: CZ3b で出力が高い領域での信号分布．逆バイアス電圧は 100 V．(左上) 領域 1での信号分布．(右上) 領域 2 での信号分布．(下) 領域 6 での信号分布．

65

4.2

120 GeV ハドロンビームテスト

2011 年 10 月，CERN SPS NORTH AREA T4-H6 ビームライン [25] にて，120 GeV のハ
ドロンビームを用いたビームテストを行った．ハドロンビームの成分は，π-55%，proton39%，K-5% である．1 スピル 10 秒のビームが，40 秒周期で発生する．ビームサイズは，20 mm×5 mm で，ビーム強度は，1 スピルあたり 1.8×105 個，平均レートは約 46 Hz/mm2で，ビームがくる間に限ると約 180 Hz/mm2 のビームレートとなる．

4.2.1

使用サンプルINTPIX3e は通常の厚さの CZ3e (260 µm) と，3.5 節で薄型化した CZ3e (100,50) とFZ3e (100,50) を用いた．陽電子ビームテストでも使用した Thin3a (100 µm) も用いた．

4.2.2

実験セットアップ

実験セットアップ図を図 4.19 に示す．陽電子ビーム時からの変更点として，シンチレー
ションカウンターの間にはさむ SOIPIX を，INTPIX 4 層としている．この INTPIX 4 層
は，主に CZ3e の 260 µm を使用し，最前面のみ Thin3a，CZ3e (100,50)µm，FZ3e (100，50)µm に取り替えて測定を行った．SEABAS 用電源はビームラインにて操作を行い，逆バイアス用電源は，モニタールームから操作できるようにした．トリガー信号等の計数もモニタールームで確認した．

66

図 4.19: (左) ハドロンビーム実験セットアップ模式図．(右) 実際の配置図．ビーム下流から上流を見ている．

DAQ ロジックは，陽電子ビームテストでのロジックを INTPIX 4 層に変更した．実行
したい処理は，陽電子ビーム時と同じである．

図 4.20: ハドロンビームテスト時の DAQ ロジック．
この実験においては DAQ の仕組みとして，DAQ-Middleware を用いた [26]．DAQMiddleware とは，ソフトウェアコンポーネントを複数組み合わせることでシステムを構築

67

できるソフトウェアフレームワークである．この技術を用いることで，データの読み書きやモニタリングに必要な処理等を個別に行うことができるため，マルチスレッド CPU を用いることで DAQ の処理速度が向上する．現在，処理速度 (DAQ レート) は，Scan Time(図 3.9 参照) によって制限されており，4 層読み込むには 20 ms 程度かかるため，最大で50 Hz 程度になっている．

図 4.21: ハドロンビーム実験 DAQ 画面．
ファームウェアで実行したい動作に変更はないが，ロジックが不透明な点等が整理された．出力を読み出す際のピクセル数は陽電子ビームでの測定から変更していないため，
INTPIX3e は実装されている 192×192 ピクセルのうち 128×128 ピクセルのみ読み出している．検出器は，ステージコントローラーによってトリガーレートが 100 Hz 程度になる
位置に設置した．
今回のビームテストでは，すべての SEABAS からのデータが送信されていないイベン
トも含まれる．このようなイベントを除去するために，DAQ スタートからの積算クロッ
ク数が他の SEABAS と一致している (同期がとれている) ことを確認した．DAQ 処理限界を越えたトリガーレートであったことも要因の 1 つに挙げられるが，トリガー認識とVETO，システムの RESET タイミングの見直しが必要である．

4.2.3

解析方法

このハドロンビームテストは，シンチレーターとピクセル部の面積比が陽電子ビーム時と変わらず，トリガーレートは 100 Hz 程度となるように位置調整し，DAQ レートが 50 Hz程度であることから，陽電子ビームの時とほぼ同じ条件でデータ収集した．そのため各イベントでビームがヒットしたピクセルは１つ程度であると考えられる．しかし，INTPIX3eを用いた DAQ 中に，ADC 値がサチュレーションを示すイベントがいくつか見られたことから，より注意深い解析が必要である．図 4.22 に 1 ランでの特定の 1 ピクセルの出力変動をチップ毎に示す．ADC 値の最大は 4096 で，サチュレーションを起こしたイベントが確認できる．このサチュレーションを起こしたイベントが圧倒的に INTPIX3e で多くなった

68

#ADC[ADU]#ADC[ADU]

理由として，ピクセル内回路の動作電圧設定が最適化できていなかったことが考えられる．
4000
3500
3000

4000
3500
3000

2500

2500

2000

2000

1500

1500

1000

1000

500

500

0
0 200040006000800010000
12000
14000
16000
18000
20000
22000

0
0 20004000600080001000012000
14000
16000
18000
20000
#Event Number#ADC[ADU]#ADC[ADU]#Event Number
4000
3500
3000

4000
3500
3000

2500

2500

2000

2000

1500

1500

1000

1000

500

500

0
0 200040006000800010000
12000
14000
16000
18000
20000
22000

0

2000 4000 6000 8000100001200014000160001800020000#Event Number#Event Number

図 4.22: 各チップのある 1 ピクセルにおける出力 ADC 値比較．横軸はイベント数 (時間)，縦軸は ADC 値．(左上)Thin3a (領域 7)@100 V．(右上)CZ3e (100 µm)@100 V．(左下)FZ3e (100 µm)@16 V．(右下)CZ3e (50 µm)@100 V．
以下に新たな解析手順をまとめる．

1. 各ピクセル毎に，解析したいイベントを含めた前後 50 イベントのデータを平均した
値でオフセットする．このとき平均する前後 50 イベントのデータに，明らかに出力の高いイベントは含めないようにする．
2. オフセット後の値を用いて，イベント毎にコモンモードノイズ (CMN) の計算を行い，分布を作る．CMN は，以下の式で求める．

CM Nevent =

AllP
ixels
X
i=1

ADCi,event
AllP ixels(4.3)

この分布の Mean と RMS をもとめ，Mean から 3 ×RMS 以上離れているイベント
を解析から除く．

3. 各ピクセルで，オフセット後の値から CMN 値を引いた分布をつくる．この分布の中心をガウス関数でフィットし，フィットした Sigma の値を各ピクセルのノイズ値(以後 σi ) とする．
69

4. ステップ 3 で求めた σi の分布をつくる．この分布の Mean と RMS を求め，Mean から 3 ×RMS 以上離れているピクセルをノイズの大きなピクセルとして解析から除く．
5. ヒットはイベント毎に 1 回であるとする (Thin3a は領域毎に 1 回)．ヒット閾値を越えた出力が最大のもので分布をつくる．ヒット閾値を変えて，信号とノイズが分離
できるヒット閾値に設定する．
6. ヒットと判定されたピクセルの周囲 3×3 ピクセルで，クラスタリング閾値を越えたピクセルの出力を足し合わせてクラスタリングする．クラスタリング閾値を変えた
ときの S/N 値の変化から，クラスタリング閾値の最適値を求める．S/N 値は式 4.2
で求める．

4.2.4

ノイズの評価#Event# Event

図 4.23 は各チップでの CMN 分布の例である．この分布から図 4.22 での出力変動が個別のピクセルの問題ではなく，チップ全体が影響を受けていることもわかる．
χ2 / ndf

761 / 116
Constant
3343 ± 30.0
Mean
0.03518 ± 0.00895
Sigma
1.261 ± 0.007

3

10

103
χ2 / ndf
2080 / 438
Constant
555.6 ± 5.4
Mean
2.042 ± 0.055
Sigma
6.758 ± 0.044

102

102
10
10

1

1
-1000 -50005001000 1500 2000 2500 3000

-1000 -500

0500

χ2 / ndf
2236 / 558
Constant
482.8 ± 4.3
Mean4.004 ± 0.058
Sigma
8.124 ± 0.044

102

3

10

χ2 / ndf
2150 / 431
Constant
533.1 ± 5.4
Mean
2.078 ± 0.055
Sigma
6.568 ± 0.044

102

10

10

1

-1000 -500

1000 1500 2000 2500 3000
#ADC[ADU]# Event# Event#ADC[ADU]

1
0

500

1000 1500 2000 2500 3000
# ADC[ADU]-1000 -50005001000 1500 2000 2500 3000
# ADC[ADU]

図 4.23: 各チップの CMN 分布例．(左上)Thin3a @100 V．(右上)CZ3e (100 µm)@100 V．
(左下)FZ3e (100 µm)@16 V．(右下)CZ3e (50 µm)@100 V．
図 4.24 は図 4.22 からペデスタル値をオフセットし，ノイズの大きなイベントを除去した後 (ステップ 3) の特定のピクセルからの出力変動例である．図 4.25 は図 4.24 に示したピクセルに対して横軸に ADC 値をとった分布である．ガウス関数でフィットした sigmaの値がこのピクセルの σi 値となる．

70

# ADC[ADU]# ADC[ADU]

20
15

120
100

10

80

5

60
40

0
20
-5

0

0 200040006000800010000
12000
14000
16000
18000
20000
22000

0

2000 4000 6000 8000100001200014000160001800020000# Event Number

20# ADC[ADU]# ADC[ADU]# Event Number

0
-20

300
250
200

-40
150
-60
100
-80
50
-100
0
-120
0 2000 400060008000100001200014000160001800020000

02000 4000 6000 80001000012000140001600018000# Event Number# Event Number

3

10



# Event# Event

図 4.24: 各チップの特定のピクセルにおけるステップ 3 後の出力変動例．(左上)Thin3a (領域7)@100 V．(右上)CZ3e (100 µm)@100 V．(左下)FZ3e (100 µm)@16 V．(右下)CZ3e (50µm)@100 V．
χ2 / ndf
169.8 / 32
Constant
2106 ± 18.0
Mean
-0.0597 ± 0.0142
Sigma
1.996 ± 0.010

3

10



102

102

10

10

1

1
-1000 -800 -600 -400 -200

χ2 / ndf
746.6 / 51
Constant
1400 ± 12.7
Mean
-0.6884 ± 0.0233
Sigma
2.707 ± 0.015

0200 400 600 800 1000

-1000 -800 -600 -400 -2000

200 400 600 800 1000

χ2 / ndf
Constant
Mean
Sigma

3

10

# ADC[ADU]# Event# Event# ADC[ADU]605.2 / 60
1462 ± 13.2
-1.046 ± 0.020
2.659 ± 0.015

χ2 / ndf

102

102

10

10

1
-1000 -800 -600 -400 -200

140.5 / 46
Constant
1426 ± 13.1
Mean
0.03174 ± 0.01919
Sigma
2.569 ± 0.014

3

10

1
0

200 400 600 800 1000

-1000 -800 -600 -400 -200

# ADC[ADU]0200 400 600 800 1000
# ADC[ADU]

図 4.25: 各チップの特定ピクセル (図 4.24 と同じ) におけるステップ 3 後の ADC 分布．
(左上)Thin3a (領域 7)@100 V．(右上)CZ3e (100 µm)@100 V．(左下)FZ3e (100 µm)@16
V．(右下)CZ3e (50 µm)@100 V．

71

FZ3e (100 µm) で負の出力値がわずかながらピークを示している．図 4.26 に，オフセッ
ト後にこの 5 σi 以上の負出力があるピクセルの分布をセンサー毎に示す．全体的な傾向としてはチップの物理的な境界である上辺部に集中がある．これらは次に図 4.28 で示す様にノイズが全体に高めで，統計により負になったと考えられる．Thin3a では BPW のな
い領域 4 で，やはりノイズが大きいための効果がみられる．INTPIX3e では，それ以外のピクセルで全面にわたって負の出力がある．これらは FZ3e (100 µm) で観測されたように負にピークをもつもので，全体的な影響を受けている．
120

120

10

25
100

100

8

20

80

80
6

60
4

40

2

20
0
0

15

60

20

40

60

80

100

25

20

5

20

40

60

80

100

120

120

20

100

10

0
0

120

120

40

0

25

100
20

80

80

15

15
60

60
10

40
5

20
0
0

10

40

20

40

60

80

100

120

5

20
0
0

0

20

40

60

80

100

120

0

図 4.26: 各チップ内での負出力ピクセルの分布．5 σi 以上の負出力があるピクセルを出力
回数で色付けた．(左上)Thin3a @100V．(右上)CZ3e (100 µm)@100 V．(左下)FZ3e (100µm)@16 V．(右下)CZ3e (50 µm)@100 V．
図 4.27 に各チップのノイズ値分布の例を示す．実線のみで表された分布がビーム ON
時，点線と影つきで表された分布がビーム OFF 時の分布である．ビームの影響を受けてペデスタルが変動するピクセルが多いことがわかる．図 4.28 に図 4.27 のノイズ値をチップ内位置で表した 2 次元分布を示す．Thin3a は領域毎の BPW 構造の違いによる差が見えている．INTPIX3e は，192×192 個あるピクセルのうち 128×128 個のみ読み出しているため，実質的なチップのエッジ部分は図の上部と左部に対応するが，チップ上側エッジ部と左側エッジ部にノイズの高いピクセルが多く見られる．また，図中心部に値が低いピクセ
ルが多いことから，チップを切り出しす際にエッジ部にダメージが生じ，その影響でエッジ部ほど放電しやすくなっていることが原因であると推測する．または，チップ内ピクセ
ルへの電源供給能力の差がノイズを受けやすい差異となっている可能性もある．このノイズ値から求めた解析に用いないピクセル (>3 σi ) の分布図を図 4.29 に示す．また，エッジ部にノイズ値の高いピクセルが多いことが解かったので，INTPIX3e では上から 10 行以

72

内と左から 10 列以内に該当するピクセルは以後の解析から外した．Thin3a でも，領域最外周から 2 ピクセルは解析から外した．

図 4.27: ピクセル毎のノイズ値分布．実線がビーム ON 時，点線と影つきがビーム OFF 時の分布．(左上)Thin3a (領域 7)@100 V．(右上)CZ3e (100 µm)@100 V．(左下)FZ3e (100µm)@16 V．(右下)CZ3e (50 µm)@100 V．

73

10

120

120

10

9
100

8

80

9

100

8

80

7

7
6

60

60

6

40

5

5
40

4

0
0

4

3

20

20

2
20

40

60

80

100

0
0

120

10

120

20

40

60

80

100

120

9
100

8

8
80

7

60

6

80

7

60

6
5

5

40

40
4

4
20
0
0

20

3
20

40

60

80

100

120

2

10

120

9

100

3

0
0

2

3
20

40

60

80

100

120

2

図 4.28: 各チップ内の 2 次元ノイズ値分布．(左上)Thin3a @100 V．(右上)CZ3e (100µm)@100 V．(左下)FZ3e (100 µm)@16 V．(右下)CZ3e (50 µm)@100 V．
1
120

1
120

0.9
0.8

100

0.9
0.8

100

0.7

0.7

80

0.6

80

0.6

60

0.5

60

0.5

0.4
40

0.4
40

0.3
0.2

20

0.3
0.2

20

0.1
0
0

20

40

60

80

100

120

0.1
0
0

0

20

40

60

80

100

120

1
120

1
120

0.9
0.8

100

0

0.9
0.8

100

0.7

0.7

80

0.6

80

0.6

60

0.5

60

0.5

0.4
40

0.4
40

0.3
0.2

20

0.3
0.2

20

0.1
0
0

20

40

60

80

100

120

0.1
0
0

0

20

40

60

80

100

120

0

図 4.29: 各チップでの解析に用いないピクセルを赤い点で表した．(左上)Thin3a @100 V．
(左下)FZ3e (100 µm)@16 V．(右上)CZ3e (100 µm)@100 V．(右下)CZ3e (50 µm)@100
V．

74

4.2.5信号の評価

図 4.30 に各チップでのペデスタルオフセット後の ADC 分布を全ピクセルに対して示す．Thin3a は領域 7 での分布で，ビーム OFF データがあるものは，左がビーム ON，右がビーム OFF での分布である．ビーム ON でハドロンビームによる信号が確認できる．
図 4.31 で，ヒット判定後の分布例を示す．左側が，1 σi で判定した分布で，右側に各チップでの最適なカット値で判定を行った分布を重ねて表示しており，Thin3a (領域 7) は 9 σi ，CZ3e (100 µm) は 12 σi ，FZ3e (100 µm) は 14 σi での分布である．CZ3e (50 µm) は，緑
色が 11 σi での分布で，桃色が 12 σi での分布である．11 σi カットまでは，ノイズのテー
ルが残り続け，ADC 値 ∼25 程度で境界があり，12 σi では MPV 値にもカットがかかる．
よって，CZ3e (50 µm) は 11 σi で以降の解析を進める．

75

# Event# Event

107
6

10

105

6

10

5

10

104

4

10

3

10

3

10

102

102

10

10

1

1
-400

-200

0

200

400

600

800

1000

-400

-200

0

200

400

600

107
6

10

6

10

5

10

5

104

104

3

10

10

102

102

10

10

3

1
-400

-200

0

200

400

600

800

1000

-400

-200

0

200

400

600

800

1000

# ADC[ADU]# Event# ADC[ADU]# Event

1000

107

10

1

107
6

10

107
6

10

5

10

105

104

104

10

3

10

2

10

102

10

10

3

1

1
-400

-200

0

200

400

600

800

1000

# ADC[ADU]# Event

800# ADC[ADU]# Event# Event# ADC[ADU]

-400

-200

0

200

400

600

800

1000

# ADC[ADU]

107
6

10

105
104
3

10

102
10
1
-400

-200

0

200

400

600

800

1000

# ADC[ADU]

図 4.30: 各チップのペデスタルオフセット後の ADC 分布を解析に用いる全てのピクセルについて示す．左がビーム ON，右が OFF での分布．上から，Thin3a (領域 7)@100 V，
CZ3e (100 µm)@100 V，CZ3e (50 µm)@100 V，FZ3e (100 µm)@16 V．

76

# Event# Event

104

104

103

103

102

102

10

10

1

1
0

20

40

60

80

100 120 140 160 180 200

0

20

40

60

80

100 120 140 160 180 200

104# ADC[ADU]# Event# Event# ADC[ADU]
104

103

103

102

102

10

10

1

1
0

50

100 150 200 250 300 350 400 450 500

050

100 150 200 250 300 350 400 450 500

410# ADC[ADU]# Event# Event# ADC[ADU]

103

4

10

103

102

102

10

10

1

1
0

50

100

150

200

250

300

0

50

100

150

200

104

103

102

102

10

10

1

1
10

20

30

40

50

60

70

80

90

100

# ADC[ADU]

300

104

103

0

250

# ADC[ADU]# Event# Event# ADC[ADU]

0

10

20

30

40

50

60

70

80

90

100

# ADC[ADU]

図 4.31: 各チップのヒット判定分布．左側は 1 σi での分布 (黒色) で，右側が CZ3e (50µm) を除いて各チップでの最適なカット値の 1 ピクセル ADC 分布を重ねて表示している．上から，Thin3a (領域 7)@100 V，CZ3e (100 µm)@100 V，CZ3e (50 µm)@100 V，
FZ3e (100 µm)@16 V．
77

4.2.6

S/N の評価

ヒット判定で定めたカット値を用いて，クラスタリング閾値の最適化を行った．クラス
タリング閾値を 1 σi から変えて，S/N 値とクラスターサイズをプロットした例を図 4.32に示す．CZ3e (50 µm) 以外は，3 σi 以降で，S/N 値は誤差の範囲でしか変わらなかった．
CZ3e (50 µm) では，5 σi 以上に閾値を設定すると信号として足されるべきピクセルを多く削ることになり，S/N 値がヒット判定閾値に近づいている．
よって，どのチップもクラスタリング閾値は 3 σi とした．図 4.33 に，各チップのクラスタリング後のクラスター ADC 分布を示す．また図 4.34 で，Thin3a (領域 7) と CZ3e の電圧毎の MPV 値，ノイズ平均値，クラスターサイズ平均値，S/N 値を比較した．
CZ3e (100 µm) と Thin3a (領域 7) では，64 V からの MPV 値がほぼ一定となった．また，CZ3e (50 µm) では 16 V，64 V，100 V の 3 測定点で MPV 値に変化はなかった．赤
外線レーザー測定での結果から見積もれる比抵抗値でも，十分一致する結果であると考える．Thin3a と CZ3e (50 µm) との MPV 値の差は，??節で行った赤外線レーザー測定時か
ら予想される差と同程度といえる．CZ3e (50 µm) と CZ3e (100 µm) では，2 倍以上 MPV
値に差がみられるが，厚みによる差を確認できた．CZ3e (100 µm) の S/N 値の変化は，ク
ラスターサイズの変化によるもので，電場の増強によってクラスターサイズが小さくなったと考えられる．
また、図 4.35 に、121 V 印加時の Thin3a の領域による出力差を示す。陽電子ビームテ
スト時は，領域 1∼3 で BPW の電圧を 0 V に設定したため収集されるはずの電荷が BPWに逃げてしまい，統計量が足りず分布が確認できなかったが，今回はフローティング状態で行ったため波高分布を確認することができた．しかし，今回はフローティングにしたことでビームによる影響が表れ，ノイズ値が高くなっている．またクラスターサイズも大きいことから，クラスターにノイズも拾っていることが推測される．図 4.36 に領域 1∼3 での信号分布を示す．領域 3 ではノイズが分離しきれていないことがわかるが，領域 1，2 ではハドロンビームによるピークも確認できる．BPW に適切な電圧値を設定できれば領域
1，2 は有効な構造になると考えられる．

78

Cluster Size

S/N

20
18
16
14

6
5
4

12
10

3

8
2

S/N Plot

6
4

Cluster Size PlotThin3a/Region7

1
Thin3a/Region7

2
0

1

2

3

4

5

6

0

7

1

2

3

4

5

6

7
σ Value40

Cluster Size

S/N

σ Value

38
36
34

6
5
4

32
30

3

28
2

S/N Plot

26
24

Cluster Size Plot

CZ3e/1001
CZ3e/100

22
20

1

2

3

4

5

6

0

7

1

2

3

4

5

6

7
σ Value30

Cluster Size

S/N

σ Value

28
26
24

6
5
4

22
20

3

18
2

S/N Plot

16
14

Cluster Size Plot

FZ3e/1001
FZ3e/100

12
10

1

2

3

4

5

6

0

7

1

2

3

4

5

6

7
σ Value20

Cluster Size

S/N

σ Value

18
16
14

6
5
4

12
10

3

8
2

S/N Plot

6
4

Cluster Size Plot

CZ3e/501CZ3e/50

2
0

1

2

3

4

5

6

0

7
σ Value

1

2

3

4

5

6

7
σ Value

図 4.32: クラスタリング閾値に依る各チップの S/N 値とクラスターサイズ．左が S/N
値で右がクラスターサイズ．上から，Thin3a (領域 7)@100 V，CZ3e (100 µm)@100 V，
CZ3e (50 µm)@100 V，FZ3e (100 µm)@16 V．

79χ2 / ndf
Constant
MPV
Sigma

35
30

# Event# Event

40
10.05 / 19
157.6 ± 18.6
51.19 ± 1.91
11.36 ± 1.20

70
60

25

40

15

30

10

20

5

10
50

0
0

100 150 200 250 300 350 400 450 500

100 200 300 400 500 600 700 800 900 1000
# ADC[ADU]# Event# ADC[ADU]# Event

126.7 / 78
301 ± 12.4
144.1 ± 2.7
41.96 ± 1.35

50

20

0
0

χ2 / ndf
Constant
MPV
Sigma

80

120
χ2 / ndf
Constant
MPV
Sigma

100
80

54.58 / 62577.7 ± 25.8
90.09 ± 1.25
18.98 ± 0.66

140
χ2 / ndf
Constant
MPV
Sigma

120
100

39.68 / 39741.2 ± 37.6
55.12 ± 0.92
11.27 ± 0.43

80
60

60

40

40

20

20

0
0

0
0

100 200 300 400 500 600 700 800 900 1000

50

100 150 200 250 300 350 400 450 500# ADC[ADU]# ADC[ADU]

Noise Level[ADU]

MPV[ADU]

図 4.33: 各チップのクラスタリング後の分布．(左上)Thin3a (領域 7)@100 V．(右上)CZ3e (100 µm)@100 V．(左下)FZ3e (100 µm)@16 V．(右下)CZ3e (50 µm)@100 V．
140
120
100
80

3.5
3
2.5
2

60

1.5

40

1

MPV PlotThin3a/100
CZ3e/100CZ3e/50

20
0
3

4

4

5

6

7

8

9

10

Noise level PlotThin3a/100
CZ3e/100CZ3e/50

0.5
11

0
3

12

4

5

6

7

8

9

40
35
30

11

12

4
3.5
3

25

2.5

20

2

15

1.5

10

1

SN Plot
Thin3a/100
CZ3e/100CZ3e/5050310Bias Voltage[ V]Cluster Size

S/N

Bias Voltage[ V]

4

5

6

7

8

9

10

Cluster Size PlotThin3a/100
CZ3e/100CZ3e/50

0.5
11

0
3

12

Bias Voltage[ V]

4

5

6

7

8

9

10

11

12

Bias Voltage[ V]図 4.34: Thin3a (領域 7) と CZ3e との結果比較．(左上) 電圧毎の MPV 値．(右上) 電圧毎のノイズ平均値．(左下) 電圧毎の S/N 値．(右下) 電圧毎のクラスターサイズ平均値．

80

Noise Level[ADU]

MPV[ADU]

140
120
100
80

6
5
4
3

60

2

40

MPV Plot 121V

20
0

7

Noise Level 121V

1

Thin3a

1

2

3

4

5

6

7

0

8

Thin3a

1

2

3

4

5

6

7

8
Region20

Cluster Size

S/N

Region

18
16
14

9
8
7
6

12

5

10

4

8
SN Plot 121V

6
4

3

2

1

0

0

1

2

3

4

5

6

Cluster Size 121V2

Thin3a7

8

Thin3a

1

2

3

4

5

6

7

Region8
Region

180
160
140

χ2 / ndf
Constant
MPV
Sigma# Event# Event

図 4.35: Thin3a 領域毎の結果比較．逆バイアス電圧は 121 V．(左上)MPV 値．(右上) ノイズ平均値．(左下)S/N 値．(右下) クラスターサイズ平均値．

293.5 / 29
903.2 ± 51.6
117.8 ± 1.4
10.27 ± 0.50

120
100

χ2 / ndf
75.2 / 31
Constant 517.4 ± 42.3
92.72 ± 0.92
MPV
Sigma
9.604 ± 0.680

80

120
100

60

80
40

60
40

20

20
0
0

0
0

50 100 150 200 250 300 350 400 450 500# Event# ADC[ADU]

70
60
50

χ2 / ndf
Constant
MPV
Sigma

50 100 150 200 250 300 350 400 450 500# ADC[ADU]241.5 / 32
145 ± 13.7140 ± 3.4
22.88 ± 1.95

40
30
20
10
0
0

50 100 150 200 250 300 350 400 450 500# ADC[ADU]

図 4.36: Thin3a 領域 1∼3 の信号分布．逆バイアス電圧は 121 V．(左上) 領域 1．(右上)領域 2．(左下) 領域 3．どの領域も BPW の電圧はフローティング状態だったため，ノイズが乗っており，領域 3 では特に信号が判別できない．

81

4.2.7

ハドロンビームによる実験のまとめ

以下に得られた結果をまとめる．

• センサー部を 100 µm にした INTPIX3a (Thin3a) では，室温で S/N 値 ∼15 と陽電子ビーム時とほぼ同じ結果だった．領域 1∼3 の評価のためには，電極での電荷収集を阻害しない適切な電圧値を BPW に設定してやる必要がある．
• BPW の構造を改良することによって，センサー部を 100 µm にした INTPIX3e (CZ基板) では，S/N 値 ∼35 を達成した．センサー部を 50 µm にした CZ3e も，Thin3a(領域 7) と同程度の S/N 値を示した．
• センサー部を 100 µm にした INTPIX3e (FZ 基板) でも，高エネルギー荷電粒子の検出に成功し，S/N 値 ∼22 を達成した．

82

第 5 章 SOIPIX の放射線耐性とその向上に
向けた研究
5.1

2 重ウェル構造とは

現在の SOIPIX は，BPW 構造を持たせることでバックゲート効果を抑制することに成功した．TID 効果の抑制をひとつの目標とした，図 5.1 に示すような 2 重ウェル構造を試みた．これまでセンサー部には CZ も FZ も n 型基板が用いられてきたが，p 型基板を用いたセンサーで 2 重ウェル構造は特に必須であると考えられる．p 型センサーの場合，電極等の極性を反転させ，電極は n+ ，BPW にあたるものが BNW となり，その間の BPW
は p-Stop の役割を果たす．今回のデザインでは試されていないが，この BNW と BPWの電圧を設けることで，放射線照射によって BOX 層やその界面に蓄積される電荷 (正孔)を補償しようとする試みを今後研究する．

図 5.1: (左)p 型基板センサーでの従来のウェル構造．(右)p 型基板センサーでの 2 重ウェ
ル構造．

5.2

DIPIX サンプル

DIPIX は， OKI セミコンダクタ株式会社 (現，ラピスセミコンダクタ株式会社) の全空乏化型 0.2 µm CMOS SOI プロセスにより製造された，電荷積分型 SOI ピクセル検出器のサンプルである．14 µm 角のピクセルを 256×256 個実装しており，チップ外形は約5.1 mm 角である．CZ 基板のものは，通常のセンサー部の厚みが 260 µm で，FZ 基板のものは，500 µm となっている．ピクセルレイアウトの違いにより，DIPIX1(256×256 ピクセル) と DIPIX2(256×128×2) の 2 種類ある．このうちの DIPIX2 は，従来の n 基板センサーでは BPW のみの領域と，BPW の中に BNW がある領域に分かれている．p 基板
センサーの場合では，BNW のみの領域と，BNW の中に BPW がある領域となる．読み出し回路には，CDS (Correlated Double Sampling) 回路が付けられ，電圧のかけ方によっ83

て，n 型センサーにも p 型センサーにも対応できる．さらに，各列に 10 bit Wilkinson 型
ADC があり，従来の積分型と同様のアナログ読み出しの他，デジタル読み出しも可能である．これらのことから，DIPIX (Dual mode Integration type PIXel) と名付けられている．本研究では，DIPIX2 を用いた．また，以後の測定は，CDS 回路の機能を OFF とし，従来と同様のアナログ読み出しで SEABAS の ADC を用いた．

図 5.2: DIPIX レイアウト．

図 5.3: (左) 従来のウェル構造領域のレイアウト．n 型では中央のピンクの部分が p+ 電極，
黄色の部分が BPW．(右)2 重ウェル構造を用いた領域のレイアウト．n 型では中央のピンクの部分が p+ 電極，黄色の部分が BPW，青色の部分が BNW となる．p 型基板センサー
では，極性を反転させたレイアウトになる．

84

図 5.4: (上)DIPIX ピクセル回路図．(下)DIPIX ブロック図．

5.3

照射前測定

5.3.1

IV 測定

照射前の IV 測定として，3.5 で行った測定機器を用いて測定を行った．測定時の温度は，20 ℃に設定した．測定には従来の n 型センサーとして，CZ 基板のものと FZ 基板のもの

85

Current[µA]を用いた．以降，CZn，FZn と呼ぶ．また，p 型センサーとして，FZ 基板のものを用いたつもりであったが，2012 年 1 月現在，n 型基板が用いられた可能性が高いため，FZn のマスク反転したものを評価したことにする．以降 FZnR と呼ぶ．
図 5.5 に結果を示す．CZn と FZn には，250 V まで電圧を印加し，FZnR には -250 V ま
で電圧を印加した．どのサンプルも，電圧印加範囲でブレイクダウンは見られなかった．
DIPIX のバイアスリングの構造も，INTPIX3e と同じデザインルールが用いられている．
デザインルールの変更によって，電圧印加可能範囲が INTPIX3a の 2 倍以上となった．CZn
では，公称値の 700 Ωcm で全空乏化を達成するためには 340 V 程度印加する必要がある
が，FZn，FZnR は，公称値通り 7k Ωcm であるとすると，125 V 程度で全空乏化することが期待される．

10

1

10-1

FZnR(Pre Irrad)
FZnR_13
FZnR_14
FZnR_1510-2

FZnR_16
10-3
0

50

100

150

200

250
Voltage[-V]

図 5.5: DIPIX2 照射前 IV 測定結果．(左上)CZn．(右上)FZn．(左下)FZnR．

5.3.2

光応答

次に，3.4.1 で用いた測定系で，白色光と赤外線レーザーに対する応答試験を行った．
図 5.6 は，印加電圧 100V での白色光応答の様子で，左から CZn，FZn，FZnR である．また，上側が従来通りのウェル構造の領域に照射しており，下側が 2 重ウェル構造の領域に照射している．FZnR の 2 重ウェル構造でない領域で応答が確認できない理由としては，
収集電極が n+ で電極の周囲も BNW で覆ってあるため，電極付近で空乏層がなく，素子間の分離がされていないことが原因であると考えられる．2 重ウェル構造側では，BPWがあるため空乏層が生じ，素子間の分離もされて応答を示していると考えられる．

86

図 5.6: 照射前白色光応答の様子．
図 5.7 が，応答している 5× 5 ピクセルの平均値を印加電圧値でプロットしたものである．左上が CZn，右上が FZn，左下が FZnR で，赤いプロットが従来のウェル構造，青いプロットが 2 重ウェル構造での結果である．可視光に対しては，逆バイアス電圧に関わらず一定の出力が得られることが期待されるが，n 型センサーの 2 重ウェル構造がある領域
では電圧印加に応じて出力が低下している．このことから，n 型センサーでは従来のウェル構造がよいといえる．FZnR では，2 重ウェル構造側で電圧印加に応じて出力が増加しているが，この理由としては，電圧印加によって

1. 白色光が届く数 µm の範囲で電極近辺の空乏層厚が増加しているため
2. BPW に奪われていた電荷が電極に収集されるようになるため
以上 2 点が考えられる．

87

図 5.7: 照射前白色光応答と逆バイアス電圧．(左上)CZn．(右上)FZn．(左下)FZnR．
次に，電圧を印加しても出力に変化がなかった領域に対して，赤外線レーザー測定を行った結果を図 5.8 に示す．CZn は測定を行った 250 V までで，出力が予想通り空乏層厚の増加に比例している．FZn も，100 V まで空乏層厚の増加に比例して出力が増加しているが，以降の電圧で出力が一定となり，計算値とほぼ一致する電圧値での全空乏化が確認できた．FZnR では，FZn と同程度の電圧値で出力が一定になることが期待されるが，予想
全空乏化電圧以降でも印加電圧に比例して出力が増大し続けている．この場合だと，上で述べた電場が強くなることで，BPW に奪われていた電荷が収集されるようになるためだと考えられるが，この原因は現在も調査中である．

88

IR Laser Output[ADU]

IR Laser Output[ADU]

1000
900
800
700

CZn IR Laser Pre Irrad
1x1 Pixel

600
500

1000
900
800
700
500
400

300

300

200

200

0
0

1x1 Pixel

600

400

100

FZn IR Laser Pre Irrad

100
2

4

6

8

10

12

14

0
0

16

2

4

6

IR Laser Output[ADU]

Bias Voltage[ V]

8

10

12

14

16

Bias Voltage[ V]

1400
1200
1000

FZnR IR Laser Pre Irrad
1x1 Pixel

800
600
400
200
0
0

2

4

6

8

10

12

14

16

Bias Voltage[- V]

図 5.8: DIPIX2 照射前赤外線レーザー測定結果．(左上)CZn．(右上)FZn．(左下)FZnR．
照射前測定のまとめとして，n 型の DIPIX2 において全空乏化見積り値通りの出力応答を確認することができた．

5.4

γ線照射実験

2011 年 8 月に，日本原子力研究開発機構の高崎量子応用研究所 [27] 食品照射棟第 2 照射室にて，γ 線 (線源：60 Co) 照射実験を行った．照射に用いたサンプル，照射レート，累計照射線量，照射時の印加電圧を表 5.1 に示す．
表 5.1: γ 線照射サンプルと照射条件．
累計照射線量1 kGy
3.4 kGy
照射レート
照射中印加電圧
サンプル数 (CZn)
サンプル数 (FZn)
サンプル数 (FZnR)

1 kGy/h0 V 100 V
1
1
1
1
1
0

3.4 kGy/h
0 V 100 V
1
1
1
1
1
0

図 5.9 は照射室内とサンプルの配置の様子である．サンプルはスタンドに固定したソケットに装着して照射した．電圧を印加しないものは，ソケット裏面にて全ての端子をハ89

ンダ付けし，GND 線に接続した．電圧を 100 V 印加したものは，VDET 端子に 100 V 印
加し，VBias 端子を GND 線に接続した．その他の端子はフローティング状態とした．

図 5.9: γ 線照射室とサンプル配置図．
電圧を印加したサンプルは，KEITHLAY 6517A を用いて電圧を印加すると同時に，12秒間隔で電流値測定を行いモニタリングした．電流値のリミットとして設定した 50 µA を照射中に越えることはなかったが，照射後の光応答測定のためにチップを SEABAS に接続したところ，SEABAS に電圧を与える安定化電源の電流値限界を越えてしまい，測定することができなかった．事前測定において，VDET 以外の端子を全て GND に落とした
場合，50 V 前後電圧を印加するとセンサー部に 50 µA 以上流れてしまったためその他の端子はフローティング状態にしていたが，この結果から，SEABAS から 1.8 V や 3.3 V の電圧を与えられる端子には，それと同じ電圧を印加してやる必要があったと推測する．照射したサンプルは，照射後 5 時間 ∼1 日で冷凍庫に入れて保管した．

90

5.5

照射後測定

5.5.1

IV 測定

IV 測定は照射した全てのサンプルで，照射 10 日後に行った．照射前測定時と同じ機器を用いて，温度は 20 ℃に設定した．照射後測定の結果を照射前の結果と共にプロットしたものを図 5.12∼??に示す．照射前と同じく，どのサンプルも電圧印加範囲でブレイクダ
ウンは見られなかった．CZn，FZn ともに，全空乏化見積り電圧値までで，顕著な電流値の増加は見られない．FZnR では，照射後 1 桁電流値が増加した．これは，界面にたまった電子が，HV Ring(n+ ) と Bias Ring(p+ ) の間に悪影響を及ぼしたと考える．

図 5.10: DIPIX2 照射後 IV 測定結果 (CZn)．

図 5.11: DIPIX2 照射後 IV 測定結果 (FZn)．

91図 5.12: DIPIX2 照射後 IV 測定結果 (FZnR)．

5.5.2

光応答

次に，照射中に電圧を印加しなかったサンプルを用いて，照射後の白色光応答試験を行った．使用装置，強度は照射前と共通である．図 5.13 と 5.14 に，照射後サンプルの逆バイ
アス電圧 100 V における光応答の様子を示す．CZn と FZn では，どちらの領域も 3.4k Gy
照射後も応答を示した．FZnR では，1k Gy 照射後のサンプルで，従来の構造の領域からも出力が確認された．なお，3.4k Gy 照射後は，回路部が回復しなかったため測定できなかった．

図 5.13: 1k Gy 照射後サンプルの白色光応答の様子．

92

図 5.14: 3.4k Gy 照射後サンプルの白色光応答の様子．FZnR は回路部が回復しなかった
ため測定できなかった．
図 5.15 が，1k Gy 照射後に応答している 5×5 ピクセルの平均値を印加電圧値でプロットしたものである．照射前と同じく左上が CZn，右上が FZn，左下が FZnR で，赤いプ
ロットが従来のウェル構造，青いプロットが 2 重ウェル構造での結果である．CZn と FZn
では，従来の構造の領域でも，2 重ウェル構造の領域と似た電圧依存性を示した．FZnR
では，2 重ウェル構造側で照射前と傾向が変わらず，電圧印加に応じて出力が増加した．

93

図 5.15: 1k Gy 照射後の白色光応答と逆バイアス電圧．(左上)CZn．(右上)FZn．(左下)FZnR．
図 5.16 に 3.4k Gy 照射後の CZn と FZn での結果を示し，表 5.2 に CZn，FZn は従来の構造，FZnR は 2 重ウェル構造での，印加電圧 100 V における照射前後の出力比をまとめる．

図 5.16: 3.4k Gy 照射後の白色光応答と逆バイアス電圧．(左)CZn．(右)FZn．

94

表 5.2: γ 線照射前後の出力比．
照射後の累計線量 1k Gy 3.4k Gy

CZn
FZn
FZnR

1/15
1/5
1/7

1/20
1/7

FZnR で 3.4k Gy 照射後に回路部が回復しなかった一因として，BOX 界面に蓄積する電荷の飽和値 (3 × 1012 cm−2 [5]) よりも’p-Stop’ の役割を果たす BPW のインプラント濃度が低かったために，照射前の BPW をもたない領域と同じ状態になったということが考えられる．シュミレーションでの結果と比較を行い，インプラント濃度の増加による改善が見込めそうであれば次回以降のプロセスに反映させる必要がある．

5.5.3

INTPIX3a との比較

図 5.17 に 2010 年に INTPIX3a で γ 線照射実験を行い，光応答の変化を調べた結果を示す [32][12]．

図 5.17: INTPIX3a γ 線照射と光応答．全体に均一に白色光を当てている．

95

これは 1 つのチップで，γ 線照射量毎にその都度測定を行ったもので，光は白色光を用いて，全体に均一に当てている。このうち，DIPIX2 に最も近い BPW の構造をしているのは，領域 7(左下) である．照射の方法に違いがあるため一概には言えないが，未照射時と回復時の出力比が DIPIX2 と領域 7 とでは似た傾向を示している．これに対して，回復時の出力も未照射時との比も，外部から BPW の電圧を固定できる領域が高い．(図 3.12
参照．)
以上の結果から，DIPIX2 は出力信号量が大きい BPW/BNW 構造を採用したが，電荷収集電極と BPW が直接結合した構造は，放射線耐性の面で優位ではないと考えられ，より放射線耐性がある BPW 構造を検討する必要がある．また，2 重ウェル構造においては，
p 型基板を用いて，TID 効果を補償するために 2 重ウェルの BPW の電圧制御することが有効であるが，今回はその構造を採用していない．今後のプロセスで，電圧制御可能なサンプルを作製し，有効性を実証する必要がある．

96

第 6 章 結論
高エネルギー荷電粒子を検出するために SOI 技術を用いた読み出し回路一体型ピクセ
ル検出器の開発研究を行った．センサー部全空乏化のために 50 µm までの薄型化を行い，これは低物質量化を実現できる．特に全空乏化することにより，荷電粒子を高速収集することができる．また従来の CZ 基板に加え高比抵抗の FZ 基板を用いた全空乏化センサーを新たに開発した．これらサンプル (INTPIX3) のレーザーを用いた性能評価を行い，また高エネルギー荷電粒子の検出を実証するために，加速器ビームを用いた測定を行った．
高放射線耐成化のために，TID 効果の抑制をひとつの目標とした 2 重ウェル構造を持つサンプル (DIPIX2) の，γ 線照射による放射線耐性試験を行った．
全空乏化の評価
センサーの薄型化はウェハーの状態からのものと，チップ単位からのものを試みた．

• ウェハーの状態から 100 µm まで薄型化したサンプル (INTPIX3a) では，顕著な暗電流の増加やブレイクダウン電圧の変化もなかった．赤外線レーザー応答測定と裏面からの赤色レーザー応答測定から，全空乏化センサーが初めて実現できた．これは BPW 構造によりバックゲート効果を抑制できたことも重要である．
• チップ単位で薄型化を行ったサンプル (INTPIX3a,b,e) でも，赤外線レーザーを用いた測定から，センサー部の全空乏化を確認することができ，新たな薄型化の選択肢を示せた．ただし，IV 測定の結果から，ウェハーの状態から薄型化を行う場合と比較して裏面処理の影響が大きいと確認した．これは，シリコンの純度が高い FZ 基板においてより顕著に表れた．
高エネルギー荷電粒子検出実験
東北大学電子光理学研究センターの 673 MeV の陽電子と，CERN SPS NORTH AREA
T4-H6 ビームラインにて，120 GeV のハドロンビームを用いたビームテストにより荷電粒子検出性能を評価した．

• センサー部を 100 µm にした INTPIX3a で高エネルギー荷電粒子に対して室温でS/N 値 ∼17 を達成した．
• BPW の構造を改良 (BPW サイズを縮小) することによって，センサー部を 100 µmにした INTPIX3e(CZ 基板) で，S/N 値 ∼35 を達成した．
• センサー部に FZ 基板を用いたサンプルでも高エネルギー荷電粒子の検出に成功したが，S/N 値は同じ厚さの CZ 基板サンプルと比較して 2/3 程度となった．

97

放射線耐性の評価
2 重ウェル構造をもつ DIPIX2 に対して，累計照射線量 1k Gy と 3.4k Gy まで γ 線照射を行った．照射によって，白色光に対する応答が照射前の 1/10 程度になった．
BPW 構造のみの INTPIX3a に対して累計照射線量 11k Gy まで γ 線照射を行った結果
は，DIPIX2 と同様の応答変化が観測されたが，殆ど劣化しない BPW の構造もある．
DIPIX2 は出力信号量が大きい BPW/BNW 構造を採用したが，より放射線耐性がある
BPW 構造も，合わせて検討する必要がある．また，2 重ウェル構造においては，p 型基板を用いて，TID 効果を補償するために 2 重ウェルの BPW の電圧制御することが有効であるが，今回はその構造を採用していない．10k Gy を超える放射線環境でも使用できるセンサーの開発のためにこの 2 重ウェル構造を評価し，また引き続き FZ 基板の開発研究が必要となる．

98

付 録A

ビームテストのパラメータ設定

4.1 節の陽電子ビームテストと 4.2 節のハドロンビームテストで，DAQ パラメータの設定値を決定するために行った試験結果を示す．
リセット電圧
各ピクセルのコンデンサーに蓄積された電荷を周期的にリセットする，リセット電圧値を決定は，リセット電圧と出力 ADC 値 (ペデスタル値) の相関関係から行った．出力信号が入力信号 (電圧) に対して線形性をもって増加する範囲で使用する必要がある．光が入らないように，測定は金属カバーをかけて行った．図 A.2 に測定結果を示す．横軸に設定するリセット電圧をとり，縦軸がペデスタル出力 ADC 値の全ピクセル平均値である．
Thin3a と INTPIX3b は領域毎にプロットしており，INTPIX3e では 5 チップ分プロットしている．測定結果から，Thin3a と INTPIX3b ではリセット電圧を 700 mV に設定し，
INTPIX3e では 600 mV に設定するのが最適であると考えられる．ビームテスト時には，いずれも 700 mV に設定した．

99

図 A.1: リセット電圧とペデスタル出力 ADC 値．(左)Thin3a で 100 V 印加時の結果．
(左)INTPIX3b で 100 V 印加時の結果．(左下)INTPIX3e で 100 V 印加時の結果．
リセット信号幅
リセット信号の幅が十分でないと，リセットが正常にかからず，出力値がサチュレーショ
ンを起こす．リセット信号幅の決定は，リセット信号幅とペデスタル値の相関関係から行った．この測定も金属カバーをかけて行った．図 A.1 に測定結果を示す．横軸に設定するリセット信号幅をとり，縦軸がペデスタル出力 ADC 値の全ピクセル平均値である．
INTPIX3b は領域毎にプロットし，INTPIX3e は 5 チップ分プロットしている．測定結果
から，リセット信号幅は 200 ns に設定し，ビームテスト時にもこの値で測定を行った．

100

図 A.2: リセット信号幅とペデスタル出力 ADC 値．(左)INTPIX3b で 100 V 印加時の結果．(右)INTPIX3e で 100 V 印加時の結果．

Scan Time(読み出し時間)
1 ピクセルの読み出しにかける時間である Scan Time の設定として，白色光に対する応
答測定を行った．この Scan Time の設定時間が DAQ にかかる時間をほぼ決定するため，重要なパラメータである．Scan Time の設定時間が不十分である場合，光が入射していな
いピクセルでも出力が見られる．光照射範囲を絞り，光入射の境界付近のピクセルの出力変化から最適値を決定した．図 A.3 に測定結果を示す．横軸に特定の 1 行のピクセルをとり，縦軸にペデスタルオフセット後の出力 ADC 値をとって，Scan Time 毎にプロットしている．この結果から，280 ns 以上 Scan Time をとれば入射していないピクセルからの出力は見られなくなることがわかる．ビームテストにおいて，Scan Time は 400 ns に設定した．

図 A.3: Scan Time 毎の出力 ADC 値．(左)INTPIX3b で 100 V 印加時の結果．(右)INTPIX3e で 100 V 印加時の結果．
また，ビームテスト時の積分時間は 100 µs とるようにした．
なお，赤外線レーザー測定においては，リセット電圧は 660 mV，リセット信号幅は
240 ns，Scan Time は 1000 ns，積分時間は 10 µs に設定して行った．

101

謝辞
本研究を進めるにあたって，多くの方々にご指導頂き，支えられました．研究室における週例ミーティングや，日々の会話の中で的確な御助言を下さった，指導教官である受川史彦先生を始め，金信弘先生，武内勇司先生，佐藤構二先生，スタッフの戸村友宣さん，
永井義一さん，三宅秀樹さんに心より感謝致します．拙い私の説明にも丁寧にご指導下さり，見識を深めることができました．また，武内先生には解析プログラミングのデバッグを夜遅くまで助けて頂くこともあり，大変感謝しています．
直接ご指導頂いた原和彦先生への想いは，一言では言い表せません．日々の研究生活の中で御指導頂いたこと，CERN での拠点実習で約 1ヶ月寝食を共にしたこと，IEEE NSS
でバレンシアまでお供させて頂けたこと，その他全てが，かけがえのない私の財産です．
常に父親のような厳しさと温かさを持って御指導下さった先生に，心から感謝致します．
高エネルギー加速器研究機構の新井康夫先生には，私が SOIPIX グループの一員として研究する数々の機会と御指導を頂き，心より感謝致します．SOIPIX グループの皆様には研究を進める上でのサポートと，適切な御助言を頂きました．センサー部の薄型化では高力孝先生に特にお世話になり，ビームテストでは小貫良行先生を始めとして，坪山透先生，
花垣和則先生，安芳次さん，一宮亮さん，内田潤さんに大変お世話になりました．また，
池本由希子さんと武田彩希さんには，私が研究を進めるその都度，大変お世話になりました．そして，大学４ 年時の右も左も解からない時から，三好敏喜さんのサポートのおかげで，研究を進め理解を深めることができました．本当に多くの方々のサポートを得て研究を進めることができました．お世話になった皆様に心からお礼申し上げます．
また，事務手続き等で研究生活を大いに支えて下さった研究室秘書の神代和子さんに，心から感謝致します．そして，ここまで充実した研究生活が送れたのも，筑波大学素粒子実験研究室内に留まらない先輩，同期，後輩のみなさんのおかげです．数々の思い出の大部分を占める，研究室同期 ATLAS グループの小池憲一郎君，高橋優さん，望月一也君，
楽しい時間をありがとう．後輩の石橋貴生君，共に実験してくれてありがとう．今後の筑波大学 SOI グループをよろしくお願いします．そして SOIPIX グループで共にビームテストを行った葛山浩教君，最後は無理をお願いすることが多く大変申し訳なかったですが，良い時も悪い時も，共に作業できて良かったです．本当にありがとう．
最後になりましたが，経済的にも精神的にも，絶えず私を支えてくれた両親，家族に深く感謝致します．
新庄康平

103

参考文献[1] 鹿児島誠一．固体物理学．裳華房，2002．
[2] S. M. Sze, ”Semiconductor Devices”, John Wiley & Sons Inc(2001).
[3] W. R. Leo, ”Techniques for Nuclear and Particle Physics Experiments”, SpringerVerlag(1987).
[4] A. J. Dekker, ”SOLID STATE PHYSICS”, Macmillan(1958).
[5] L. Rossi, P. Fischer, T. Rohe, N. Wermes, ”Pixel Detectors From Fundeamentals to
Applications”, Springer-Verlag(2005).
[6] 志村史夫．半導体シリコン結晶工学．丸善，1993．
[7] SOIPIX Collaboration group: KEK, JAXA/ISAS, U. of Tsukuba, Osaka U., Tohoku U., Kyoto U., Kyoto U. of Education, RIKEN,
U. of Hawaii, SLAC, LBNL, Padova U. INFN Padova Italy, Lapis Semiconductor Co. Ltd., http://rd.kek.jp/project/soi/.
[8] J. R. Schwank, et al., ”Radiation Effects in SOI Technologies”, IEEE Trans. on
Nucl. Sci., Vol. 50 (2003) pp522-538.
[9] K. Izumi, M. Doken, and H. Ariyoshi, ”A M.O.S Devices Fabricated on Buried
SiO2 Layers Formed by Oxygen Implantation into Silicon”, Electron. Lett.,
Vol.14 (1978) pp593-594.
[10] K. Hara, M. Kochiyama, K. Koike, T. Sega, K. Shinsho, Y. Arai, et al., ”Development of INTPIX and CNTPIX Silicon-On-Insulator Monolithic Pixel Devices”,
Proceedings of SCIENCE, Proceedings for 19th International Workshop on Vertex
Detectors, Vertex 2010 , June.6-11 2010, Loch Lomond, Scotland, UK.
[11] K. Shinsho, K. Hara, Y. Arai, Y. Ikemoto, T. Kohriki, T. Miyoshi, ”Evaluationof Monolithic Silicon-On-Insulator Pixel Devices Thinned to 100µm”, IEEE Nuclear Science Symposium, Conference Record N23-2, Oct.30-Nov.6 2010, Knoxville,
Tennessee.
[12] K. Shinsho, K. Hara, T. Ishibashi, Y. Arai, T. Miyoshi, Y. Ikemoto, R. Ichimiya,
T. Tsuboyama, T. Kohriki, Y. Yasu, Y. Onuki, Y. Ono, H. Katsurayama,
A. Takeda, K. Hanagaki, ”Development of FD-SOI Monolithic Pixel Devices for
105

High-Energy Charged Particle Detection”, IEEE Nuclear Science Symposium, Conference Record N21-1, Oct.23-Oct.29 2011, Sorolla and Melia Hotels, Valencia.
[13] ATLAS webpage, http://atlas.ch/.
[14] SOITEC webpage, http://www.soitec.com.
[15] DISCO webpage, http://www.disco.co.jp/jp/solution/library/taiko.html.
[16] 信越化学工業株式会社, http://www.shinetsu.co.jp/j/.
[17] 高砂製作所株式会社, http://www.takasago-ss.co.jp.
[18] 菊水電子工業株式会社, http://www.kikusui.co.jp/top-j.html.
[19] スペクトラフィジックス株式会社, http://www.spectra-physics.jp/.
[20] 浜松フォトニクス株式会社, http://jp.hamamatsu.com/.
[21] 東北大学電子光理学研究センター, http://www.lns.tohoku.ac.jp/.
[22] 日本エクシード株式会社, http://www.nihon-exceed.co.jp/index.html.
[23] KEITHLEY webpage, http://www.keithley.com/.
[24] エスペック株式会社, http://www.espec.co.jp/.
[25] CERN Secondary Beam & Areas, http://sba.web.cern.ch/sba/.
[26] DAQ-Middleware, http://daqmw.kek.jp/member.html.
[27] 日本原子力研究開発機構 高崎量子応用研究所, http://www.taka.jaea.go.jp/.
[28] 望月 亜衣. Silicon-On-Insulator 技術を用いた読み出し回路一体型シリコンピクセル
検出器の開発研究．筑波大学大学院数理物質科学研究科修士論文，2008.
[29] 河内山 真美, 瀬賀 智子．SOI 技術を用いたピクセル検出器の放射線耐性の研究．筑波大学第一学群自然学類卒業論文，2008.
[30] 廣瀬 譲．SOI 技術を用いた一体型 Pixel 検出器用読み出しシステムの開発．及び積分型 Pixel 検出器の性能評価．大阪大学大学院理学研究科修士論文，2009.
[31] 小池 憲一郎, 新庄 康平．荷電粒子検出のための埋め込み p ウェル構造をもつ SOI 技術を用いた積分型ピクセル検出器の開発研究．筑波大学第一学群自然学類卒業論文，
2010.
[32] 瀬賀 智子．埋め込み p ウェル構造をもつ SOI ピクセル検出器の放射線耐性の研究．
筑波大学大学院数理物質科学研究科修士論文，2010.
[33] 劉 周強．SOI 技術を用いた一次世代における広帯域 X 線撮像分光検出器の開発及び評価試験．京都大学大学院理学研究科修士論文，2010.
106

[34] 中島 真也．SOI 技術を用いた広帯域 X 線撮像分光検出器「XRPIX1」の評価試験と性能向上の研究．京都大学大学院理学研究科修士論文，2011.
[35] 内田 潤．SOI 技術を用いた計数型 Pixel 検出器の性能評価．大阪大学大学院理学研
究科修士論文，2011.
[36] 堀内 元貴．SOI 技術を用いた積分型ピクセル検出器の全空乏化の研究．筑波大学理工学群物理学類卒業論文，2011.

107