参考資料

電力密度を高めるためのトレードオフとテクノロジーに関する理解

Jeffrey Morroni, Ph.D,
Manager - Kilby Power, Isolation and Motors
Texas Instruments
Pradeep Shenoy, Ph.D.
Manager, Power Design Services
Texas Instruments

多くの場合、設計を成功させるうえで重要なのは、電源のサイズを縮小することです。スペースには限りがあります。より多くの成果を、より少ないスペースで実現するという圧力が常に課されています。より一般化な表現を用いると、電源の小型化に伴い、これまでに新規市場の開拓と新規アプリケーションの実現が進んできました。この動向は、今後も続く見込みです。
実線は新しい世代のテクノロジーを表しており、関連する成果

概要

が電力密度の分野で得られたことを示しています。
10000

このホワイトペーパーは、電力密度向上の制限要因について

Generation
1
2
3
4
5

検討し、設計者の皆様がこれらの障壁を打破するのに役立つ
1000

3

mm /A

テクノロジーの例を紹介します。

電力密度とは1

電力密度は、アプリケーションに応じていくつかの異なる方法で検討することができますが、どの場合でも目標は共通です。ソリューション・サイズを縮小すると、電力密度の向上につながります。

100

10

1

0

199

電力密度を制限する要因

2

5

199

0

200

5

200

5
0
5
0
201 201 202 202
Year

0

203

図 1. テクノロジー新世代の登場に伴うパワー・モジュールの長期的なサイズ縮小。

電力密度を向上させるうえで主な制限要因になるのは、コンバータの電力損失です。導通、電荷関連、逆回復、ターンオン、ターンオフなどの損失がこれに該当します。また、システムの放熱特性も制限要因になります。

多くの場合、電力密度の向上は、効率やコストなど他の分野での進展と連動しています。一般的に言って、電力変換効率の基礎的な向上が原動力になり、ソリューション・サイズの縮3

電力密度の障壁を打破する方法

小が進んでいます。このような縮小は波及効果をもたらし、物設計者の皆様は、各制限要因を並行して解決する必要があります。つまり、スイッチング損失の低減、パッ
ケージの放熱特性の改善、革新的なトポロジーと回路の適用です。また、受動素子のいっそうの統合も推奨事項です。

理的な材質使用量の減少、部品点数の減少、優れたコスト構
造、より多くのソリューションの統合、総所有コストの削減を通じて、コスト削減につながります。

電力密度とは電力密度の向上という流れは、産業界でこれまで何十年も見電力密度とは、特定の空間でどれほど多くの電力を処理でき受けられており、今後も続くものと予測されています。図 1

るかを表す測定値であり、立方メートル当たりのワット数に、6A～10A のパワー・モジュールに対応するコンバータの(W/m3)、または立方インチ当たりのワット数 (W/in3) という単

長期的なサイズ縮小を示します。技術が進歩すると、サイズ位で定量化します。これらの値は、コンバータの電力定格と、縮小、または電力出力能力の大幅な飛躍を実現できます。各

図 2 に示すように、すべてのコンポーネントを含めて電源ソリ

電力密度を高めるためのトレードオフとテクノロジーに関する理解

2

April 2023

ューションを直方体として扱う場合の体積 (奥行き x 幅 x 高りの高さがあるからです。代わりに、回路基板の面積が制限さ) を基礎としています。 適切な電力レベルまたはサイズに合要因になる可能性があります。このような状況で電力密度をわせ、補助単位などを使用して、この単位をスケール化する向上させようとする場合、電源ソリューションのフットプリントをことも可能です。たとえば、電気自動車 (EV) のオンボード・バ

節減するために、複数の部品をスタック (積み重ね) またはッテリ・チャージャの場合、kW/l (リットル当たりキロワット) が3D (3 次元方向に) 集積する手法が必要になることがありま

一般的な性能指標 (figure of merit、FoM) です。このようなパす。このような場合、複数のソリューションを比較するために

ワー・コンバータは、kW 単位の電力を供給するからです (お使用する測度を、(図 3 に示すように) W/平方 mm、または A/

おむね 3kW ～ 22kW の範囲)。

平方インチに変更します。この方法で、設計の重要な目標に注目できます。

図 2. ある 65W アクティブ・クランプ・フライバック・コンバータの大きさは 65mm x 28mm x 25mm。

図 3. ある 10A ポイント・オブ・ロード・コンバータの面積が 13.1mm
x 10mm の場合、電流密度は 76mA/mm2。

電流密度は電力密度に関連のある測度 (測定概念) であり、アプリケーションに応じて、いくつかの異なる方法で電力密度

かなり役に立ちます。体積当たりの電流という考え方を、立方を検討することができますが、どの場合でも目標は共通です。

インチ当たりのアンペア数、または立方 mm 当たりのアンペ

ソリューション・サイズを縮小すると、電力密度の向上につな

ア数という単位で定量化できます。コンバータの電流定格 (通がります。ここでの関心事は、電力密度の向上をどのようにし

常は入力電流と出力電流のどちらかを採用) を使用して、電て達成するかです。

流密度を計算できます。
多くの場合、ポイント・オブ・ロード電圧レギュレータのようなア

電力密度を制限する要因

プリケーションにとっては、電流密度の方がより適切な性能指技術者と研究者の皆様は、電力密度を向上させる方法を長標 (FoM) になります。この種の設計のサイズは、出力電流に年にわたって見つけようとしてきました。これは難しい課題で応じてスケールが決まります。また、出力電圧のレベルは通す。多くの場合は、エネルギー変換に使用する受動部品のサ常は低い値で、1V 前後です。このような実情に反して、非現イズを縮小することを重視してきました。図 4 に示すように、実的な高い出力電圧を想定すると、電力密度の数値を意図

インダクタ、コンデンサ、トランス、ヒートシンクは多くの場合、的に高く表現することも可能になります。その点、電流密度を

電源ソリューションのサイズで最大の比率を占めています。半

使用すると、出力電圧を考慮に入れずに済むので、電流密度

導体スイッチと制御回路はかなり小型で、集積も進んでいま

はより効果的な測度になります。

す。

時には、体積を基準とする密度が重要ではないこともあります。パワー・エレクトロニクスでは、高さの制約が課されないこともあります。設計に使用する他の部品は電源に比べてかな

電力密度を高めるためのトレードオフとテクノロジーに関する理解

3

April 2023

Inductor

Input/output capacitors
図 4. インダクタやコンデンサのような受動部品はかなりのスペースを占有することがある。

図 5. スイッチング周波数が 400kHz のとき (左) と、2 MHz のとき(右) に、3A、36V のコンバータでサイズを比較。

受動部品のサイズを節減する方法 1 つのシンプルな解決策
は、スイッチング周波数を高くすることです。スイッチング・コン

スイッチング周波数を高くすると、サイズに関する他の利点もバータ内の受動部品は、スイッチング・サイクルごとにエネル

実現できます。スイッチング周波数を高くすると、制御ループ

ギーの蓄積と解放を行っています。スイッチング周波数を高くの帯域幅が広くなります。その結果、より小さい出力容量を使すると、1 回のサイクルで取り扱うエネルギー蓄積量が少なく用して、過渡特性に関する要件を満たすことが可能になります。より小さいインダクタンスと容量を使用して差動モードのて済みます。たとえば、降圧コンバータ内のインダクタに関係

電磁干渉 (EMI) フィルタを設計できるほか、磁気コアの材料する設計式である式 1 について考えてみます。

を飽和させずに、より小型のトランスを使用することができま

ここで

D × VLL= f
SW × ∆ ILす。

(1)

では、誰もが単純にスイッチング周波数を高くするとは限らないのは、なぜでしょうか？結局のところ、理論としては簡単で• L はインダクタンス

すが、実践には課題が付きまといます。パワー・コンバータで• D はデューティ比使用する受動素子すべてのサイズを少々縮小することに成功した場合でも、電源ソリューションのサイズをそれ以外の方• ΔIL はインダクタの電流リップル法で縮小する機会は依然として残っているからです。パワー・• fSW はスイッチング周波数

スイッチ、ゲート・ドライバ、モード設定用抵抗、帰還回路の部• VL はインダクタの両端電圧

品、EMI フィルタ、電流センシング部品、インターフェイス回必要なインダクタンス (L) は、スイッチング周波数 (fSW) に反路、ヒートシンク、その他多くの部品は、貴重な面積を占有し比例します。スイッチング周波数が高くなると、インダクタンスています。電源全体の設計にとって、これらの素子すべては、

は小さくて済みます。インダクタンスを小さくすると、インダクタ

電力密度を高めるうえで周波数の上昇ではなく技術革新が重は小型化し、スペースの節減につながります。スイッチング周要な役割を果たす分野です。電力密度を向上させようとする

波数が 400kHz のときと 2MHz のときに、3A、36V のコンバ

設計者の皆様に制限を課す主な要因について説明します。

ータで必要になるインダクタのサイズの違いを、図 5 に示します。

電力密度を高めるためのトレードオフとテクノロジーに関する理解

4

April 2023

電力密度を制限する要因：スイッチング損失

主な制限要因 1：充電関連の損失

スイッチング周波数を高くすると電力密度が向上する可能性

どのハード・スイッチング DC/DC コンバータでも、システム内がありますが、現在のパワー・コンバータが一般的に MHz をに存在する寄生容量の充電と放電にある程度のエネルギー

上回る周波数を利用していないのは、1 つの理由があるからを要します。スイッチ・テクノロジーと電圧定格が決まると、式です。スイッチング周波数を高くすると、望ましくない副作用も2 と式 3 を使用して、これらの損失を次のように推定できま発生します。スイッチング損失が増加し、それに伴って温度がす。

上昇します。いくつかの支配的なスイッチング損失が主な原

PSW = 12 × CDS × VDS

因になって、この現象が発生します。

ここでデバイスで、そのデバイスに関連付けられる電荷の量は通× f SWPGATE = QG × VG × f SW

このようなスイッチング損失について理解するには、業界のい
くつかの命名規則について理解することが重要です。半導体

2常、オン状態の抵抗 (オン抵抗) に関係しています。オン抵抗• CDS は MOSFET のドレイン-ソース間容量が小さいと、結果としてゲート電荷と寄生容量が大きくなりま• VDS は MOSFET のドレイン-ソース間電圧

す。オン抵抗 (Ron) と電荷 (Q) に関するこのトレードオフは多• fSW はスイッチング周波数

くの場合、RQ FoM という値で定量化します。この値は、オン

(2)
(3)

• QG はゲート電荷量

抵抗 x (デバイスを動作電圧でスイッチングするために端子に• VG はゲート-ソース間電圧供給する必要がある合計電荷) という形で定義されます。さらに、目標のオン抵抗を実現するためにデバイスが占有する面式 2 と式 3 から理解できるように、これらの損失を低減する

積を、多くの場合は Rsp (specific on-resistance、特性オンために使用できる主な方法は、スイッチング周波数の低下 (こ抵抗) と呼び、オン抵抗 x 面積という値で表現します。導通損

れは望ましくない)、MOSFET の電荷関連 FoM (QG と CDS)

失を低減するために、MOSFET (metal-oxideの改善、または導通損失とスイッチング損失のトレードオフに

semiconductor field-effect transistor、金属 - 酸化膜 - 半

よる調整です。

導体の電界効果トランジスタ) のオン抵抗 (RDS(on)) を小さくす

主な制限要因 2：逆回復の損失

ることが考えられます。ただし、オン状態の抵抗を小さくすると、デバイスのスイッチングに関連する損失が増加し、ダイ面降圧コンバータで逆回復が発生するのは、ローサイド

積全体の増加とコスト上昇を招きます。

MOSFET のボディ・ダイオードが電流を導通している間にハイサイド MOSFET がオンになったときです。このとき、ローサ

実装とアプリケーションによって、さまざまなスイッチング損失

イド・ダイオードの電流を急激にハイサイド MOSFET に強制が電力損失全体に及ぼす影響は異なる可能性があります。

的に遷移させる必要が生じます。この遷移プロセスで、直接各種損失の詳細については、アプリケーション・ノート『同期整的なスイッチング損失の原因となるローサイド・ダイオードの流降圧コンバータの共通ソース・インダクタンスを考慮した電少数電荷を取り除く方向に電流を流す必要があります。式 4

力損失計算』を参照してください。このホワイトペーパーの目を参照してください。

的に沿って、ここではある降圧コンバータの例について考え、各損失成分に関連付けられる主な制限要因に注目します。

ERR = VIN × IL × tRR + VIN × QRR(4)ダイオードの逆回復の影響を低減するための最善の方法の1 つは、最適化された MOSFET 設計を使用して蓄積電荷(QRR) を低減すること、または立ち上がりエッジのデッドタイム
を短縮または除去して損失の影響を完全になくすことです。

電力密度を高めるためのトレードオフとテクノロジーに関する理解

5

April 2023

主な制限要因 3：ターンオン損失とターンオフ損失

パッケージとプリント基板の温度最適化に関する全体的な目

寄生ループのインダクタンスが原因で、スイッチングに関連す

標は、パワー・コンバータの損失が存在する状況で、温度上る多数の損失が発生します。これらの損失は、効率の大幅な昇を低減することです。小型化とコスト削減を目指すトレンド

低下につながる可能性があります。ハイサイド MOSFET がイが進んでいる現状で、コンバータ、パワー・スイッチ、ゲート・ド

ンダクタ電流を導通している状態の降圧コンバータについても

ライバ・ソリューションの全体的なサイズは縮小してきました。

う一度考えてみます。ハイサイド・スイッチをオフにすると、寄その結果、システム・レベルの熱設計はますます困難になっ

生インダクタンスを経由している電流が中断されます。過渡電てきました。これは、図 6 に示すように、シリコンとパッケージ

流 (di/dt) と、寄生ループのインダクタンスの組み合わせによのサイズが小型化すると、通常は放熱特性が悪化するためり、電圧スパイクを誘導する結果になります。di/dt が大きいです。ダイ面積が縮小するにつれて、関連する接合部から周ほど、スイッチング損失は小さくなりますが、その結果、デバイ

囲への熱抵抗 (RӨJA) は指数関数的に悪化します。

スの電圧ストレスも大きくなります。ターンオフの速度によって70
J-to-A Thermal Resistance (°C/W)

は、降圧コンバータのハイサイド・スイッチでブレークダウンが発生します。したがって、効率を最大化すると同時に、DC/DC
コンバータがその安全動作領域内で動作する状態を維持できるように、スイッチング速度を注意深く制御する必要があります。詳細については、アプリケーション・ノート『高出力電流および温度で動作する SOA 曲線について』を参照してください。
さらに、インダクタとコンデンサで構成したネットワークの中

65
60
55
50
45
40
0.4

で、寄生ループのインダクタンス内に蓄積されていたエネルギ

0.6

0.8

1.0

1.2

1.4

1.6

1.8

2.0

2

Die Area (mm )ーを吸収するための容量を十分確保できていない場合、ハイサイド MOSFET のドレイン電荷が減少する際に、この

図 6. パッケージの RӨJA とダイ面積の関係。

MOSFET で追加の電圧スパイクが発生する可能性もありま

このグラフが明確に示しているのは、設計者がパッケージのす。この可能性が原因で、別の課題が生じます。すでに説明

放熱特性の革新 (より多くの熱を放出) や電力損失の低減

した電荷関連の損失を低減するために、ドレイン電荷をできる(発熱量を低減) を優先しない場合、パッケージ・サイズ、ダイ・だけ小さくすることが最善になるからです。通常、これらの寄サイズ、全体の電力密度の向上 (サイズ縮小や、面積当たり生成分に関連する損失全体を低減するには、ゲート・ドライバ

または体積当たりの電力増加) が進むにつれて、予想されるに関する他の手法を使用して、ループ・インダクタンス自体を放熱特性が急激に悪化することです。

小さくする必要が生じます。

電力密度を制限する要因：放熱性能
全体的な電力密度に重要な役割を果たす要因として、システ
ムの放熱性能が挙げられます。パッケージの放熱性能が良好な場合、極端な温度上昇を生じさせずに、より多くの電力損失を的確に処理できます。これらの要因は一般に、接合部から周囲への熱抵抗 (RӨJA) などのデータシート・パラメータと、
アプリケーションの条件を慎重に推定することで捕捉されます。MOSFET のデータシートに記載されている一般的な熱イ
ンピーダンス値の詳細については、次のビデオをご覧ください。MOSFET データシートについて：熱インピーダンス

電力密度を高めるためのトレードオフとテクノロジーに関する理解

6

April 2023

電力密度の障壁を打破する方法

10095

ここまでのセクションで重視した主な要素のどれか 1 つを選

90

択して注目すると、全体の電力密度の改善という結果につな
Efficiency (%)

85

がる可能性があります。ただし、従来は到達不可能だった電力密度を実際に実現するには、密度を制限する各要因を並行して解決する必要があります。つまり、スイッチング損失の低減、パッケージの放熱特性の改善、革新的なトポロジーと

80
75
70
65
60

回路の適用、そして、統合の推進です。

TPS62088 (4 MHz)

55
50
0.1

スイッチング損失の革新
優れたデバイス性能と FoM (性能指標) を達成するには、半TPS54319 (2 MHz)
0.6

1.1

1.6
2.1
Load Current (A)

2.6

3.1

図 7. 3.3V から 1.8V への変換を実施する降圧コンバータの DC/DC
効率に関する比較。

導体テクノロジーへの投資が明らかに必須です。これに該当するのは、既存のテクノロジーを改善するための革新、または根本的に優れた性能を示す新素材の開発です。たとえば、

GaN は、逆回復時間が 0、小さい出力電荷、高いスルーレー

高電圧のスイッチング・アプリケーションに適した窒化ガリウ

トという独自の組み合わせを実現しているので、ブリッジレス

ム (GaN) テクノロジーです (GaN の最大耐圧はおおむね力率補正など、新しいトーテム・ポール・トポロジーを実現でき600V)。

ます。このようなトポロジーは、効率がより高く、従来のシリコ
ン MOSFET が到達できなかった電力密度を達成できます。

図 7 は、3.3V を 1.8V に変換するテキサス・インスツルメンツ

図 8 は、600V で動作するテキサス・インスツルメンツの GaNの各種降圧コンバータを、さまざまな電源プロセス・テクノロジ

テクノロジーと、業界で最高クラスに位置するいくつかのシリーの間で比較しています。TPS54319 はテキサス・インスツ

コン・カーバイド (SiC) デバイスやスーパージャンクション・シリ

ルメンツの以前の電源プロセス・ノードを使用しているのに対コン・デバイスを直接比較しています。テキサス・インスツルメ

し、TPS62088 は、RQ FoM (オン抵抗と電荷に関する性能

ンツの GaN テクノロジーは、損失を大幅に低減し、高い周波指標) がより小さい、テキサス・インスツルメンツ最新の電源プ数を実現しています。

ロセスを使用しています。効率曲線が示しているように、
TPS54319 が 2MHz のスイッチング周波数で動作するのにSwitching Energy Loss (W)

対し、TPS62088 は 4MHz のスイッチング周波数で動作しながら、事実上同等の効率を維持しています。スイッチング周波数の上昇に伴い、外部インダクタのサイズを半分にできます。
さらに、テキサス・インスツルメンツの新しい電源プロセス・ノードは RSP の大幅な縮小も実現するので、全体のパッケー
ジ・サイズは 4mm2 から 0.96mm2 に小型化します。このサ
イズ縮小は電力密度の観点で非常に魅力的ですが、温度上昇の観点では課題を招くことにもなります。この点について

160
150
140
130
120
110
100
90
80
70
60
50
40
30
20
10
0

146

3
TI GaN

は、この後のセクションで取り組みます。
VIN = 400V

TPS54319 はテキサス・インスツルメンツの以前の電源プロ

8
SiCSuperjunction Silicon

TJ = 110℃

IIN = 10A

セス・ノードを使用して 2MHz のスイッチング周波数で動作するのに対し、TPS62088 は、スイッチング FoM を改良したテ

図 8. スイッチング・エネルギー損失の比較。

キサス・インスツルメンツの最新の電源プロセスを使用し、4MHz のスイッチング周波数で動作します。

電力密度を高めるためのトレードオフとテクノロジーに関する理解

7

April 2023

パッケージの放熱特性の革新

バータを示します。パッケージの中心にある大型の DAP を考IC のパッケージから熱を放出する能力は、電力密度に直接慮したフットプリントになっていることを理解できます。以前の的な影響を及ぼします。すでに説明したように、パッケージが世代に比べて、この DAP は温度上昇の点で約 15% の改善

継続的に縮小している現状で、この能力はますます重要な問を実現しています。これらのパッケージの進化の詳細につい題になります。さらに、一般的なパワー・コンバータで、半導体ては、テキサス・インスツルメンツの Analog Design Journal

デバイスは多くの場合、ソリューションの中で最も温度が高いの記事『小型 DC/DC コンバータを使用した設計： HotRod™

パーツになります。Rsp が急激に縮小している現状で、特にQFN と Enhanced HotRod™ QFN パッケージの比較』を参このことが当てはまります。

照してください。

テキサス・インスツルメンツは HotRod™ パッケージの開発と採用に投資してきました。このパッケージは、標準的なワイ
ヤ・ボンド・タイプの QFN (quad flat no-lead、クワッド・フラッ
ト、リードなし) パッケージを、フリップ・チップ・スタイルのパッケージで置き換えます。図 9 および図 10 は、HotRod QFN
採用でワイヤ・ボンドを排除すると同時に、QFN に近いフット
プリントを維持する方法を示しています。この結果、標準的なフリップ・チップ・パッケージで見受けられる寄生ループのイン

図 11. 大型の DAP がある Enhanced HotRod QFN。

ダクタンスを大幅に低減しながら、QFN パッケージの放熱特SW性の利点をいくつか維持しています。HotRod QFN には、リ
1ードフレームとダイの間のインターコネクトが含まれています。

12

11
PGND

PGND
VIN

2

13

10

VIN

DAP

図 9. 露出パッド付き標準ボンド・ワイヤ QFN パッケージ。

図 10. HotRod インターコネクト・パッケージ (フリップ・チップ・オン・リード) QFN パッケージ。

SW

3

9

EN

BOOT

4

8

PG

VCC

5

7

FB

6

AGND

図 12. Enhanced HotRod QFN パッケージの LM60440 のピン配置。

HotRod パッケージに関連する 1 つの課題は、パッケージの放熱改善に非常に役立つことが多い、大型のダイ接続パッド(die attach pad、DAP) の製作が困難になることです。この課
題を克服するために、テキサス・インスツルメンツは最近、
HotRod QFN に拡張を加え、既存の利点を維持すると同時に、大型の DAP を取り付けたパッケージを実現できるようにしました。
図 11、図 12、および図 14 に、放熱性能を向上させるために
これらのテクノロジーを拡張した 4-A LM60440 同期整流コン

電力密度を高めるためのトレードオフとテクノロジーに関する理解

8

April 2023

ます。図 15 は標準的な WCSP、図 16 は PowerCSP パッ
ケージを採用した同じデバイスを示しています。温度上昇は約 5% 抑制され、システム内で他の変化は発生していません。

図 13. 通常の HotRod パッケージの放熱性能。

VIN = 5V

VOUT = 1.8V

IOUT = 3A

TA = 25℃

測定ポイント：Bx1

図 15. TPS62088YFP の WCSP バージョンの放熱性能。

図 14. Enhanced HotRod QFN パッケージに DAP を搭載した
LM60440 の放熱性能。平均温度は 71.1℃まで低下

さらに、多くの設計者は、低コストでピン・リードが組み立てや
すい SOT (Small-Outline Transistor) 表面実装パッケージの使用を望んでいます。テキサス・インスツルメンツは、より大きな電流密度の要件を薄型の 2 行ピン配置で満たせるように、向上したプロセス技術と回路 IP を SOT-563 パッケージと組

VIN = 5V

VOUT = 1.8V

IOUT = 3A

TA = 25℃

測定ポイント：Bx1

み合わせました。最近の例の 1 つに、TPS566242 3V～16V
同期整流降圧コンバータが挙げられます。このデバイスは、

図 16. TPS62088YWC の PowerCSP バージョン。

1.6mm x 1.6mm の SOT-563 (6 ピン) のフットプリントで、98% デューティ・サイクルで最大 6A の連続電流をサポートし先進的な回路設計による革新ます。

Rsp の縮小と RQ FoM の低下に伴う望ましくない副作用は、同様に、ウェハー・チップ・スケール・パッケージ (WCSP) を使

ドレイン電荷の減少が遷移損失につながることです。図 17 に用する場合、大半の熱はバンプ (突起) から外部へ直接伝わ示されるように、電圧オーバーシュートを固定的な量とする

り、下部の PCB に移動します。WCSP のバンプ面積が広いと、ドレイン電荷の減少によって、この降圧コンバータのターン

ほど、放熱特性は改善されます。テキサス・インスツルメンツ

オフ損失が大幅に大きくなることがわかります。このトレードオ

は最近、PowerCSP™ パッケージを開発し、リリースしましフが存在する関係上、新しい先進的なゲート・ドライバ IP (知た。このパッケージは、WCSP の標準的な円形バンプのいく的財産) によって、できるだけ早く MOSFET のスイッチングをつかを大型の半田バーで置き換える方法で、パッケージの放行いながら、MOSFET の RQ FoM を改善する継続的なロー

熱特性と電気的性能を改善することを目的としています。図

ドマップの中で、各 MOSFET を電気的な安全動作領域内に15 は、TPS62088 でのこのテクノロジーの実装例を示してい維持する必要があります。ドレイン電荷が減少すると、ドレイ

電力密度を高めるためのトレードオフとテクノロジーに関する理解

9

April 2023

ン - ソース間の固定的な電圧ストレスを維持するために、ター

M0_11
K4_32

95

30
26
22
18
14
10
6
2
-2

93

0.28QdEfficiency (%)

HSD turn-off energy loss

ンオフ・エネルギーが増加します。

IP1
IP1
IP1

89
87

26

85

22

VDS_HSD

91

0

20

18
14

40
Output Current (A)6080

図 19. ゲート・ドライバ IP がシステム効率に及ぼす影響。

10
6

先進的なゲート・ドライバ・テクノロジーに加え、トポロジーの

2

革新を通じて電力密度を向上させる大きな機会も生じていま-2

図 17. MOSFET のさまざまなテクノロジーでのターンオフ・エネルギー損失。

す。図 20 は、FC4L (flying capacitor four-level、フライング・

これらの考え方に沿って、TI が最近開発したゲート・ドライバ・

このトポロジーを採用すると、デバイスの電圧定格の低減をファミリの手法は、RQ FoM が小さい MOSFET であっても非通じたデバイス FoM の改善や、磁気フィルタのサイズ縮小、

常に高速なスイッチングを可能にしています。その結果、電荷熱分布の改善を含め、電力密度に関する多数の重要な利点

損失と遷移損失を改善すると同時に、各 MOSFET を引き続を実現できます。図 21 に示すように、これらの利点は電力密き電気的な安全動作領域内に維持することができます。図

度の向上につながります。SiC を使用する他のトポロジーと18 と図 19 の比較から理解できるように、ターンオフ・エネル

比較して、TI のソリューションはこの特定のトポロジーの採用

ギー損失を最大 79% 低減しながら、ピーク電圧ストレスを固に加え、GaN の利点や先進的なパッケージング・テクノロジ

定値に維持することが可能です。設計によっては、図 19 に示ーとの組み合わせを通じて、大幅な体積縮小を実現していますように、この低減を実現すると、ピーク効率ポイントで最大す。TI の FC4L GaN ソリューションは、最高の電力密度を実4% の効率上昇を達成できます。

現します。

HSD turn-off energy loss

3.6

S11A

0.2Qd

3.0

0.28Qd

2.2

08Qd

1.4

コンデンサ 4 レベル) コンバータ・トポロジーを示しています。

S21A

Qd

S31A

0.6

L
-0.2

L
S32A

26

VDS_HSD

22
18
14

S22A

10

S12A

6
2

図 20. 複数の GaN スイッチを使用する FC4L (フライング・コンデン
サ 4 レベル) コンバータ・トポロジー。

-2

図 18. 低ドレイン電荷と低ターンオフ・エネルギーを実現するゲート・
ドライバ IP の比較。

電力密度を高めるためのトレードオフとテクノロジーに関する理解

10

April 2023

SiC HBSiC
T typeHeatsink

AC capacitor

DC capacitor

Inductor
EMI

ANPC
PWM3

FC4L
(TI GaN)

図 21. トポロジとスイッチ・タイプの全体的な体積。

統合の革新
最高の電力密度を達成するための最後の要因は、統合です。高いコスト効率での統合は、寄生成分の低減、部品点数(BOM) の減少、効率の向上、スペースの節約に貢献します。
統合は、パワー・マネージメントの複数の側面に適用できます。該当するのは、単一の IC へのより多くの電気回路の搭

図 22. GaN スイッチとともにドライバ、保護機能、監視機能を統合した LMG3522R030-Q1。

載、単一パッケージへのより多くの部品の追加、または他の物理的な手段や機械的な手段を通じた、電源ソリューション

統合の別の活用法は、IC パッケージ内への受動部品の搭載へのより多くの機能の搭載です。この分野でのテクノロジーのです。高周波のデカップリング・コンデンサの統合は、図 23

先進性の例として、GaN FET を統合したドライバ、重要なルに示すように、LMQ61460-Q1 が採用している手法の 1 つでープ・インダクタンス低減を目的としたコンデンサ統合、複数す。これらのコンデンサを統合すると、重要なループの寄生イの受動部品の 3D 積層を挙げることができます。

ンダクタンスの低減によって効率が向上するほか、EMI を低ゲート・ドライバにスイッチング・パワー FET を統合すると、多減できます。また、この電源ソリューションは、システムの信頼くの利点を実現できます。スイッチング・ゲート・ドライブのルー

性を犠牲にせず、熱的制限を上回らずにスイッチング回数をプ・インダクタンスが低下することで、スイッチング速度の上増やすことができるので、EMI フィルタリングの強化なしでの昇、動作の信頼性向上、部品点数の減少につながります。特スイッチング周波数の向上とソリューション・サイズの縮小にに GaN FET は、この統合によって大きなメリットを得られま

つながります。UCC14240 は、磁気部品の統合を活用し、外す。LMG3522R030-Q1 のようなデバイスは、過電流保護、部トランスを使用せずに絶縁型バイアス電源を供給します。こ過熱保護、監視などの付加的な機能を搭載しています (図 22のアプローチで、サイズの縮小、複雑さの緩和、EMI の低減を参照)。この統合を通じて、パワー・マネージメント・ソリューを実現できます。

ションを大幅に簡素化し、GaN の採用によって達成可能なす
べての利点を実現することができます。

図 23. 内蔵のバイパス・コンデンサを強調した、LMQ61460-Q1 の X
線写真。

電力密度を高めるためのトレードオフとテクノロジーに関する理解

11

April 2023

統合の最後の例は、複数の部品の 3D 積層です。受動部品

全体として電力密度の大幅な向上という結果につながりまを内蔵したパワー・モジュールは、高い頻度でこの手法を採す。

用しています。図 24 は、例として TPS82671 を使用していま

テキサス・インスツルメンツの先進的なプロセス、パッケージ

す。このデバイスは、ラミネート・サブストレート内に電源 IC をング、回路設計テクノロジーを活用すると、より小規模なスペ

埋め込み、その上に 1 個のインダクタと複数の入出力コンデースでより多くの電力を供給し、システムの機能を拡張するとンサを配置しています。この非常に小さいソリューションは、ともに、システム・コストを削減することが可能になります。詳

外部部品を必要としません。シンプルな統合コンセプトで目覚

細については、www.tij.co.jp/powerdensity をご覧くださましい成果を達成することができ、PCB 面積の節減と電源ソい。

リューションの簡素化に貢献します。

その他の資料• バッテリ・チャージャ IC• 昇降圧レギュレータと反転レギュレータ• GaN (窒化ガリウム) IC• 絶縁型バイアス電源• 絶縁型ゲート・ドライバ• LED ドライバ
• リニア・レギュレータ (LDO)
図 24. 電源 IC、インダクタ、複数のコンデンサを統合した超小型パワー・モジュール。

• マルチチャネル IC (PMIC)• AC/DC および絶縁型 DC/DC コントローラおよびコンバータ

まとめ
電力密度の向上を目指すトレンドは明確です。ただし、よりコンパクトな電源ソリューションを達成しようとする場合、大きな制限要因がいくつかあります。電力損失と放熱特性の課題を克服するには、スイッチング特性、IC のパッケージング、回路設計、統合に関する革新が必要です。これらの各要因は、そ• パワー・スイッチ• 降圧 (バック) レギュレータ• 昇圧 (ブースト) レギュレータ• USB Type-C および USB パワー・デリバリ (電力供給)
IC

れぞれが個別に、電力密度に関する大きな改善の好機につながる一方、各要因は他の要因と明確な相関関係を持ちません。その結果、各カテゴリのテクノロジーを組み合わせる方
法で、電力密度の明確な向上を達成することが可能です。
最高の FoM を持つスイッチング・デバイスと、放熱能力の点で業界をリードするパッケージを組み合わせ、マルチレベルのトポロジーを使用し、受動部品の統合を通じてループ・インダ
クタンスを最小限に抑えた 1 つの製品が存在するとしましょう。これらの先進技術はそれぞれの成果を達成するとともに、重要なお知らせ：ここに記載されているテキサス・インスツルメンツ社および子会社の製品およびサービスの購入には、TI の販売に関する標準の使用許諾契約への同意が必要です。お客様には、ご注文の前に、TI 製品とサービスに関する完全な最新情報のご入手をお勧め致します。TI は、アプリケーションに対する援助、お客様のアプリケーションまたは製品の設計、ソフトウェアのパフォーマンス、または特許の侵害に対して一切責任を負いません。ここに記載されている他の会社の製品またはサービスに関する情報は、TI による同意、保証、または承認を意図するものではありません。
HotRod™ and PowerCSP™ are trademarks of Texas Instruments.
すべての商標は、それぞれの所有者に帰属します。
© 2023 Texas Instruments Incorporated

JAJY111C

重要なお知らせと免責事項
TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス・デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。
これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した
TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。
上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプ
リケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TIは一切の責任を拒否します。
TI の製品は、TI の販売条件、または ti.com やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。
お客様がいかなる追加条項または代替条項を提案した場合でも、TI はそれらに異議を唱え、拒否します。IMPORTANT NOTICE
郵送先住所：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2023, Texas Instruments Incorporated