Mð·éc^L

UifW^ñHnj

GlM[Á¬í¤@\Éf±q´qj¤EmailFmanobu.tanakakek.jp

1. Í¶ßÉ

àÇñÅl»µÜ·B±êªAiOÌ¢EÌã\IÈªèè@Å·BêûClªfW^»³ê½êÍÚ·

úËõÀ±É¨¢ÄCfW^ZpÍoíMg`ÌÔuÅµ©lð\¦µÜ¹ñiÊq»jªClðqÏ

C¬ÅCeWFgÈf[^ûWCÀ±uÌêIÉÆç¦é±ÆªÅ«Ü·B±ÌÆ«Å¬Ú·èÔuðÆµÄÌr[CÌ§äÈÇCL¢ÍÍÅp³ê

``1'' ÆµÄ»Ìlð 2 Ì×«æÅ\Lµ½àÌª 2 i

éàÌÅ·BÅÍCoíMÉ¨¢ÄfW^Zp

Å·BêU±Ì\Lðó¯üêéÆSÄÌ®Í ``1''ÍÇÌæ¤ÉgíêÄ¢éÅµå¤©GOñÌAiOÆ ``0'' ðgpµ\¦Å«Ü·B±Ìû@ðoí©çÌñHnÌLÅq×çêÄ¢éæ¤ÉCoí©çÌMd³lÌÇÝæèÉgpµ½áªfW^d³[^[Åðg`·é½ßÌfW^tB^Í»ÌïÌáÌê

èCÔÌ\¦Épµ½áªfW^vÅ·BFig.

ÂÅ·BoíMÉ¨¯éfW^ZpÍÀÛÉg

1 ÉÈPÈáð¦µÜ·BfW^ñHÅÍCá¦Îd³

p³êÄ¢éÂÍ½¢ÌÅ·ªC»ÌÙÆñÇªYÆZlðÊq»·éêCRp[^iäríjðgpµÜpÌ]pÅ

·B±êÍAiOñHnÌLÅðà³ê½fBXN

é½ßC[U[©ç©ÄubN{bNX»µÄ¨èC©ÂYÆ/¯¶ZpÌiàª¬­ZpÌíÞ

~l[^Æ¯¶@\ÅüÍd³ðQÆd³Æärµå¬Ìà½òÉí½ÁÄ¢é½ßSÌðc¬·é±Æª¢ïÅ»èðs¢C»ÌÊÉ¶Ä ``0'' â ``1'' É·éd·B » ±Å 2 ÍÅ ï ÌI É } ` `  l A i C³ðoÍµÜ·Bi±Ìd³lÍMÌKiÉæÁÄè`U[Ìáð¦µÈªçfW^ZpÌÊ½µÄ¢éððªÙÈè»ÌÚ×Í 5 ÍÅÐîµÜ·BjRp[^ðªÞµC3 ÍÈ~ÅoíÌMðfW^»·éubp¢C©Â¡ÌQÆd³ÆüÍðär·é±ÆÅüÍd

éCA iOf W^ Ï·í iADC: Analog­to­³lÍ 2 iðp¢\·±ÆªÅ«Ü·BêûCÔÉNÅ

Digital Converter j ¨ æ Ñ  Ô f W ^  Ï · í i TDC:

ÖµÄÍîÆÈépXÔÌÔÔuðÁ½NbN

Time­to­Digital Converterji3 ÍjCfW^g`i4ÆÄÎêépXñÌMðgpµCá¦ÎêÂÌpX

ÍjCf[^]ÉûWi5 ÍjÉÂ¢Äoí©çRªüÁ½çðÐÆÂÃÂÁZµÄ¢­Æ¢Á½æ¤És·é±ÆÅÔÌÊq»ªÅ«Ü·B±ÌÌÔÌÅ¬[^ÖÌfW^f[^Ì¬êÉÁÄà¾µÄ¢«Ü·BÅãÉC¡ãÉÂ¢Äc_µÜ·i6 ÍjBPÊÍNbNÌpXÆpXÌÔuÌaÅ·B±Ìæ¤Èd³ÌÊq»ÆÔÌÊq»ð¯Égpµ½Zp

2. oíMÉ¨¯éfW^Zp

ÌáªAiOfW^Ï·íiAnalog­to­Digital Con­
verter: ADCjÅêèÌÔÔuiÔÌÊq»jÅd³êÊÉlÔªÎÛ¨ðªèµ»ÌlðèÊ»·éê
Cá¦Î¨·µð©Èªçå«³ðªè·éêÅÍClÉæÁÄÎçÂ«ÍéàÌÌ¨·µÌÚ·ÌÔuÈºFig. 1ð¡ÌQÆd³Æärid³ÌÊq»jðs¢AiO
g`ðfW^lÉÏ·µÜ·B±Ìæ¤ÉµÄlðêUÊq»µÄµÜ¦ÎfW^Êq»Ìá

26  úËõ Jan. 2010 Vol.23 No.1
(C) 2010 The Japanese Society for Synchrotron Radiation ResearchÁÊéæ ¡ Mð·éZpÉæÁÄRs[^ÜÅf[^ðæèÝðÍ·é±ÆªÂ\ÉÈèÜ·B±ÌÊq»È~ÌÉÖµÄÍC}``lAiCU[iMCAjðáÉÆè

ÜifW^ñHnjðâ·±Æâoíp³­¶W[ðIvVÅgÝÞ±ÆªÅ«éæ¤ÉµÄ¢é½ßCRs[^W[ÆMW[ÍÊXÌW[

à¾µÜ·BFig. 2 ÍZCR[ EG&G Ì MCA7600ÌuÆµÄ»ì³ê MCA àÅ USB ÉæÁÄÝÚ±³ê

bN_CAOÅ·BMW

Ä¢Ü·BÜ½OÌRs[É¨¢ÄCA

iOñHiQCÂÏAvjðÊÁÄpCvC[^Öf[^ð]·éêÍC[TlbgªgpÅ«éæ¤ÉÈÁÄ¢Ü·B

ADC ÆÄÎêé ADC ÉæÁÄfW^»³ê½oí±ÌáÅfW^ZpðgpµÄ¢éªÍÂ­ÍÁÄ

MÍCfW^VOivZbTiDSPjÉÄMèAvÈOÍÙÆñÇfW^ZpÅ

é±Æªª©

g`ifW^tB^[j³êCâ³âGlM[

èÜ·BSÌðÊµÄMÌ¬êðÝéÆCoí©çÌlðZo·éÌîñoªsíêC»êçÌf[^ªL

P AiOlðfW^lÉÏ·AiOMÍCÜ¸ò¯³êÜ·B±ÌL¯³ê½f[^ÉÎ·éXyNg\

Q g`Éîñoðs¢CÅãÍò
R Rs
µCÉò

¦CEChEðÝèµXyNgðÏª·éÌêAÌ[^Öf[^ð]·éÆ¢¤èÉÁÄ³êÄ

[iWin­¢Ü·B±ÌÌ¬êÍÇÌæ¤ÈoíðgpµÄà

dows ª ® ì µ Ä ¢ é j É æ Á Ä § ä ³ ê Ü · B ± ÌÕIÅ·BÈ~C±Ì 3 ÂÉªÞµ½@\ÉÂ¢ÄC3

MCA Í[U[Ìó]ÉæÁÄAiOüÍÌ`lÍ©ç 5 ÍÉ©¯ÄÚ×ðLqµÜ·BðÍìÍCMCA àÌRs[^W

3. AiOMÌfW^»Zp
AiOMðfW^»iÊq»j·éªC¨æÑ»ÌtÌ@\ðÂªÅCOqÌ ADCCTDC Ìvfª±±É®µÜ·BADC ÉÖµÄÍYÆZpÌiàÉæ
éÆ±ëªå«¢½ßC®ì´Æ»Ì®üððµC
ADC Ì¸xÆÏ·¬xÌÖWðc¬·é±ÆÍouÌ«\üPÉÆÁÄdvÅ·BÜ½`lª½¢
ouÉÖµÄÍCASIC (Application Specic Inte­grated CircuitFÁèprü¯WÏñHjâ FPGA (Field
Programmable Gate Array) ÌZpðp¢Ä¬^»CFig. 2 }``lAiCU[ MCA7600

Fig. 3¬»ðs¤Kvª

é½ßCADC àÜß±êçÌZpª

AiOfW^Ï·ÌTvúËõ Jan. 2010 Vol.23 No.1  27Ç¤¢Á½àÌ©ðc¬·é±ÆÍKvÅ·BÅ

3.1p[^ÌñHKÍª¬³­CêÂÅ¢¢ª¸xðã°è¬ÈªçÁïdÍª½­Ü½ñHKÍàå«­È

é±Æªí©èÜ·BÜ½Cär ADC ÌêÍRg`îñðfW^»·é

AiOg`©çGlM[îñðo·éêÉg

é½ßÉÍ½ñW{»ÉÊq»ðµÈ­ÄÍ¢¯È¢±

p³êéÌª ADC Å·BFig. 3 É ADC Ì®ìTO}ð¦Æªí©èÜ·BæÁÄOqÌæ¤ÉêÊIÉÍÏ·¬xµÜ·BADC ÍÜ¸üÍÌAiOd³ðÜÁ½ÔÆ¸xÌÔÉÍÌÖª

èÜ·B

ÉTvOµiW{»FÔ²ÌÊq»jC»ÌTvOµ½d³ðRp[^iäríFfBXN~l\^Æ¢¤±ÆàéjÅ¡Ìîd³ÆärµÜ

3.2pXÌBÔðªè·éÔîñðo·éêÉgp³êéñHð Time­to­Á½¸xÅlð\µÜ·iÊq»jBAiOMðÀÉÄ»·éfW^f[^ð¾æ¤Æv¦Î¬ÌW{»Æ¸xÌÊq»ªdvÅ·ªCêÊÉÏ·¬xðã°éÆ¸xª¿éÆ¢¤ÖÖWª

èÜ·B±ÌÖÍf[^ÌÏ_©çÍÓ·×«±ÆÅCÁïdÍÉ`lÉf[^]ÔÉðÍÔÌÅK»ðs¤½ßÉCAiOZpÉæéîñoÆfW^ZpÉæéîñoð¹p·éKvª

èÜ·B±Ì½ß¡ÌA

iOfW^Ï·û®ªÚIÉ¶Ägp³êÄ¢Ü·1)BFig. 4 Æ Fig. 5 ÉÁ¥IÈ 2 ÂÌ ADC Ì®ì´ð¦µÜ·BFig. 4 ÍtbV

ADC ÌáÅCAiOf[^ðTvO·é^C~OÍNbNÅ«ÜèC»Ì

Fig. 4FlashADC Ì´NbNÌüÁ½uÔÉRp[^ª®ìµÊq»Ìd³ V Åßçê½Êq»oÍª¾çêÜ·BFig. 5 Ìãi
É 5 rbgär ADC Ì®ìCºiÉubN}ð¦µÜ·BüÍÌAiOMÍêUTvz[hÆÄÎêéñHÅÛ³êC»ÌlÆlªär³ê 1 ñÚÌärªI¹µÜ·B±ÌärðRp[^ÌoÍð©
ÈªçlðÏ»³¹är·é±ÆÅAiOlðÊq»µÄ ¢ «Ü · B± Ì 2 Â Ì áð ä r· ê Îí © é æ¤
ÉC®ìª¬¢±ÆÍW{»ÉÊq»ð­ñÅs¤±ÆðÓ¡µC¸xðã°é±ÆÍ½­Ìärð¯ÉCàµ­ÍÊXÌÔÉs¤±ÆðÓ¡µÜ·BæÁÄ12rb
gÌtbVADC ÌêC®ìð 1 ñÅI¹³¹é½ßTvOyÑär·é½ßÌñHª1024ÂÍKv

Fig. 628  úËõ Jan. 2010 Vol.23 No.1

TDC Ì®ì´}Fig. 5är ADC Ì´ÁÊéæ ¡ Mð·é

Digital Converter: TDC ÆÄÑÜ·BFig. 6 É®ì´ÌÜifW^ñHnjB ½
igAè@Éæé½ÊÌ¿±ðs¤êBòáð¦µÜ·BFig. 6 ¶Í TAC (Time­to­Amplitude Con­»¿ÉÎ·ér[ÊuÌ§äÈÇÅ·B¡ãCúËverter) û®ÆÄÎêÄ¢éàÌÅCèd¬¹iêèÌd

õÌPxªãªéÉÂêcåÈf[^ªuÉ~Ï³êé¬ð¬·àÌjÆXCb`©ç\¬³êÜ·Bªèµ½¢½ß¬ÅðÍ·é±ÆCyÑÏÉIÉf[^Êð¸ÔÌÔêèÌd¬ðRfT[Ö¬µÞ±ÆÅCd

ç·è@if[^³kjªKvÉÈéÆ\z³êÜ·B¬ªRfTÉæèÏª³êé½ß»ÌÔÔuÉäá

±êçðÀ»·é½ßÌvfZpÆµÄÍfW^VOµ½d³ðoÍ·éû@Å·Bà¤ÐÆÂÍ Fig. 6 EÉ¦

ivZbTiDSPjtB[hvO}uQ[³êÄ¢éæ¤ÉfW^pXÌ`óðfW^MÅgA[iFPGAjª¶ÝµÜ·BDSP ÆÍMü¼ÚL^·éàÌÅ·B±êÉÍîMiNbNjð¯ÉÁ»µ½@\ðÂZñHÅ C ¾êÌv

gp·éû@iJE^[û®jÆxñHðgpµÄZOÉæèKvÈ@\ðÀ»µÜ·BFPGA Í DSP Æ¢ÔÔuðìèoµ»êÉæÁÄL^·éû@i^CÙÈè AND, OR Ìv~eBuÈvfÌÚ±ð¼Úv[Zû®jÌ 2 ÂªOit@[EGAÆÄÑÜ·jÉæÁÄLq·éð¹pµÄ¢éàÌà

èC±êçÌ¡Ìû@

èÜ·BTDC ÍCá¦Î¿É

àÌÅ·BZpÌÚ×ÍQl¶£ðQÆµÄ¢½¾¯êÎOð^¦½ãàµ­Í½ðN±³¹½ãÌ¿ÌÏ»Æv¢Ü·B±±ÅÍ FPGA ðáÉÆè±êçÌvfZ

ðÝéêÉgp³êÜ·B»ÝäXªgpÂ\È TDC

pªÇÌæ¤Éð§ÂÌ©ðÀÛÌáð©Ä¢½¾­±ÆÌªèÂ\ÈÔ¸xÍ\ psec ªÅ¬Å·BÔªÅ»ÌøÊÆdv«ððµÄ¢½¾¯êÎÆv¢Ü·B

ð\Ì TDC ðp¢é±ÆÅ¬sÂtÏ»ÌL^âCÂtÅÁÄàêCÉSÄÌf[^ðL^·é±ÆÅªè

4.1

FPGA ðp¢½fW^VOivZbVO

Fig. 7 ÍnCubhõZT[ÌMáÅ·B±

ÔðZk·é±ÆªÂ\ÆÈèÜ·BÌMnÅÍ÷ãõMðvAvÅd×d³Ï·

4. MÌfW^Æ»Ì¬»µ½Ì¿É 1 GHz Ì¬xÅd³g`ðL^µiAnalog­
Memory Æ¢ÄÊíÅêÎ±¤µÄ¾½fW^f[^ðRséªjCFPGA àÅfW^tB[^[ð©¯MÎmCYäðã°Ä¢Ü·2)B±ÌªèÂ^Ö]µC\tgEGAÉæÁÄf[^ðÍðs¢Ü·«ÅÍ S/N äiMÎmCYäjª½Ï 5 ÈºÅÊÌªCÌæ¤Èên[hEGAÉæéfW^M[pXtB^[ÅÍMoª¢ïÅ·BFig. 7 ¶ÍªKvÉÈÁÄ«Ü·BvAvÌoÍÅC±êð FPGA ÅfW^tB^@ ¡GÈMð¬És¢ S/N äð
ò

°éKvª

Oµ½Êª Fig. 7 EÉÈèÜ·B±ÌtB^Ås

A ½ÊÌf[^ðûW·é½ßf[^oyÑ³kéBòÁÄ¢é±ÆÍCMÌÈ¢êÌmCYðügóÔÅðs¢L^}ÌÖf[^ð]·éBá¦ÎúËõ­xÌL¯µÄ¨¢ÄCVOiÎmCYäªÅåÉÈéæ¤ÉÁCoí`lÌÁÉÎ·é½ßâRreüg¬ªÉdÝðÂ¯é±ÆÅ·B»ÌÊÆµÄ±Fig. 7fW^tB^[ÌøÊÌá

úËõ Jan. 2010 Vol.23 No.1  29

Fig. 8Fig. 9f[^oÉ³kÌáÌªèÂ«ºÅàC±ÌtB^[ðgp·é±ÆÅCG

MATLAB ðgpµ½fW^tB^[ÝvÌáNÂtf[^³kÌZpàiàµÄ¨è JPEG2000ÌKlM[ªð\Í 1 õqðæÊÂ\ÉµCÂÔªð

iª§è³êKiÉµ½êpWÏñHàèo³ê

\à100 psec ¢Ì«\ðo¹Ä¢Ü·B±êÉ½t

Ä¢Ü·Bæ³kZpðg¤Æ 2 ³sNZoí

B^iJXv^jÍAiOñHÅàÀ·é±ÆªÅÌæ³kªÂ\ÆÈé½ßC¡ã±Ìæ¤ÈÂtÏ·æ«Ü·ª3)C½`l»yÑ«\ÌÀè«ðl¦éÆ

³kðPxúËõÀ±ÉÏÉIÉæèüêsNZ

»ìªåÏÈ¤¦ÉCFPGA Ås¤æ¤ÈgÂ«ªÏíoíÌf[^Êð¸ç·±ÆªdvÆÈÁÄ¢«Ü·B

ÁÄà S/N äðÅåÉÅ«éh_î«ð½¹é±ÆÍ¢ïÅ·B»Ì_ÅfW^ZpªAiOZpðâ®µ4.3fW^pc[±±ÜÅC±Ì FPGAÉDSP ðgpµfUCðÇÌ

VXeÌ«\ðÅåÀÉø«o·_î«ðt¯Á¦Ä¢æ¤És¤©ÉÖµÄÍGêÄ¢Ü¹ñÅµ½BDSP Ééæ¢áÅ·BÖµÄÍ\tgEGAiðÍvOjð¢½±Æ

4.2

f[^³k

ª

fW^g`ðs¢ S/N äðã°½¾¯ÅÍCg`îñð»ÌÜÜRs[^Ö]µÈ­ÄÍÈçÈ¢½ßKvÈãÉohÌL¢]VXeªKvÆÈè

éûÅ

êÎC~ªá¢Æv¢Ü·ÌÅCFPGA

ÉÖµÄÌáð¦µ½¢Æv¢Ü·B±±ÅÍ FPGA ð
Ýv·é½ßÌc[ÆµÄ MATLAB ð°Ä¨«Ü·BFPGA ÍÊí HDL(Hardware

DiscriptionLan­Ü·Bµ©µÈªçäXªKvÈîñÍGlM[lÌ

guage) ÆÄÎêé¾êÉæÁÄñHÌLqðs¢Ü·BîñÅÁ½îñoðs¤±»Ýæ­gp³êÄ¢é HDL Í Verilog­HDL Æ VHDL

ÆÅCf[^Êð³kÅ«Ü·BFig. 8 Ì¶ÍêÔÈPÈ

Ì 2 íÞÅ·ªCSÒÉÆÁÄÍ~ª­fUCáÅCélÈãÌf[^ÌÅüÍglÌs[NÌÉÔª©©èÜ·BMATLAB ðgpµ½êCFig. 9lÆ»ÌL^³ê½Ôðo·éàÌÅ·BÜ½ªèµÌæ¤É@\ubNðzuÉzü·é±ÆÅ@\W½¢GlM[ÍÍªÜÁÄ¢éêÍEÌæ¤ÉGl[ðìèã°é±ÆªÅ«é½ßÖÅ·B±ÌáÅèC»êÍ·ÅÉc_ÌM[ðwèµ¯lÌ±Æðs¤±ÆàeÕÉÅ«ÜÍüÍMðfW^tB^[ÉüêglÆ»ÌÔ

·BXÉ±ÌÜÜÅÍfW^»³ê½Ìë·ªcé½

ðoµoÍ·é@\ðÂ FPGA ðfUCµCÀÛßCêÉæÁÄÍg`Ìs[NlüèÌîñðs[NlÌf[^ðgpµÈªçfUCÌØðsÁÄ¢éÆ±àÜß_oµCÖtBbg·é±ÆÅXÉ³mÈG

ëÅ·BfW^tB^[ÈÇÍ HDL ÅàLqÅ«ÜlM[ÆÔðo·é±ÆàÅ«Ü·B±±Å­²··ªCMATLAB ÅÍtB^[ÌÁ«ðßéôÂ©Ì×«±ÆÍClðÏX·éCÉålðo·éCÉål

p[^ðC^NeBuÉtB^[ubNÉL

üèÌfW^Mào·éÌìÍ FPGA Éæü·é±ÆÅeÕÉ@\ðÀ»µÜ·BÜ½ÀÛÌf[^ÁÄÀ»µâ·¢½ßCfW^ZpðMÉæèðeXgf[^ÆµÄüÍµV~

Þ±ÆªÅ«êÎCÀ±ðyÑ¿ÌÏXðs¢ÈªçßÌ@\ubNàpÓ³êÄ¨èCHDL ªgpÅ«[Vðs¤½

f[^ðæéæ¤È½³½ÏÊóÔÅÌÀ±ðs¢â·È¢lÅàfUCðs¤±ÆªÅ«Ü·BÊíÍ±Ìæ¢Æ¢¤_ðÂ±ÆÅ·B¤ÉpÓ³êÄ¢éW

XÉ±Ìæ¤ÈÀÛÌ¨Êðo·é@\ÈOÌáÆµÄ X üñÜp^[ÉÖ·épª

30  úËõ Jan. 2010 Vol.23 No.1

èÜ·Bß[ðoIÉÚ±µKvÈ@\ðìèã°é±ÆÅ¶Y«ðã°ÂÂCµêÄ­êÎ
HDL ðgpµÈªç»ì·é±Æðs¢Ü·B±Ìæ¤ÁÊéæ ¡ Mð·éÜifW^ñHnjÈc[Í DSP fUCpÉàñ³êÄ¢Ü·B^iPCjªoê³êéÜÅ±« VME KiÍYÆprÆ

5. f[^ÌûWÉ]ÉÂ¢Ä

YCÌ§äÉf[^jÅLÜèÜµ½B±ÌpµÄåÉt@Ng[I[g[VÖAiHêÅÌ¶oXÚ±Íf[^]¬xª¬¢Ì_ªf[^ûW¬xÌ¬»ÍúËõÌPx»Éº¢dv

·ªCW

èÜ

[ÔðÚ±·×«MüÌ{ª½­C£ÉÈÁÄ«Ä¨èCf[^]ÉûWÌû@ð¢·é±

ê½¡ÌW

ÆÉæÁÄf[^æ¾¬xðüã³¹é±ÆªÅ«éÈ·B»êÉÎµMüÌ{ª­È¢oXKiÆµÄ¶ÝçCKvÈf[^ðø¦æ­ZÔÅûWÅ«Ü·BR·éàÌª GPIB, USB (Universal Serial Bus) Ethernet:s

TCP/IP Å·BÜ½oXÅÍ

[^ªf[^ðûW·éÉÍCfW^f[^M¤ªRs[^ÉðÅ«é¾tðb·Kvª

èÜ·B[ÉN[gðÚ±·éÌÉsü«ÅèÜ¹ñª RS232C ÍV

AMüÅf[^ð]·é½ßÌKiÅC»ÌÈP±êðKiÆÄÑC»±ÅÍdCÁ«C@BÁ«ªè`³©ç»ÝÅà§äÖWÌM]KiÆµÄæ­gp³³êÄ¢Ü·BdCÁ«ÉÖµÄÍ¹ºÌügÉÎ·êÄ¢Ü·BVA]û®ÍMüÌ{ª­È¢½égMÌxhÆ¾êÌ¶@ÉÎ·égMÌ^CßM]¬xÍx­CÈOÍf[^]ÉÍ~OhÉÂ¢ÄåÉè`³êÄ¨èC@BIÁ«ÉÂ¢³êÄ«Ü¹ñÅµ½Bµ©µÈªçßNfW^Zpª

ÄÍW­BµSKrbg/biMbpsjð´¦é]¬xð[Ìå«³C»ÌW[ði[·é½ß

ÜègpÌÌÌdlCRlN^ÌMÌzuªè`³êÄ¢Ü
·B

5.1

KiÌÏJ

f[^ðûWÉ]·éêÉMüð½{gp·é©C»¤ÅÈ¢©ÉæÁÄKiðªÞ·éÆp]û®ÆVA]û®Éª¯é±ÆªÅ«Ü·i»ÀÅÍ±ÌÔÌÁ«ðàÁ½àÌà¶ÝµC»Ì«EÍÜ¢Å·jBÜ½M]üð¡ÌWÄ¢éàÌðoXÆÄÑÜ·BäXÉÈ¶ÝÌ
oXK iÆµÄ Í CAMAC¢[Å¤Lµ(Computerép
Automated

Measurement And Control), VME (VERSAmodule Eu­
rocard), PCI (Peripheral Component Interconnect) ª
èÜ·B±Ì¤¿êÔÃ­Ki»³ê½àÌÍ CAMAC Å·B
Fig. 10 É CAMAC W[C¨æÑN[gð¦µÜ·B±ÌãÉÍRs[^Í PDP11Ì¿ÈàÌµ©È­êäÌRs[^Å½­Ì@íð§äCf[^ûWÅ«éæ¤ÈpoX\¢ðàÁ½àÌªgp³
êÜµ½B±ÌXüÍ»ÝÌÀ¿Èp[\iRs

Table 1K

i[

Fig. 10poXÚ±CAMAC Ìá

¬VAf[^]pKiyÑ RS232C, GPIB

¬xibit/sec)prCÁ¥

RS232C115.2 ki½¾µÂ«ÉË¶·é)

d¹Cj^[CfÆRs

GPIBiIEEE488)

8 Mi64 MFMax)

vª@íÌ§äEf[^]Ågpª½¢BP[u·20 m

C[Tlbg

10 M, 100 M, 1 G, 10 G (100 G)YÆprC¯¶pr·£ÊMÂ

USB

12 M, 480 M, 5 G¯¶priRs [^ÆüÓ@íjZ£i m)Inniband2G¯¶priRs [^T[o[pC^[RlNgjáCeV

t@Co[`l

1 G, 2 G, 4 G, 8 G (10 G)¯¶prin[hfBXNÌXg[WfoCXpj

PCI Express

5G¯¶priRs [^{[hàoXCÊMp{[hàÅgp³êéj

¯¶prFRs[^CÊM

[^ÌÊMprYÆprF¯¶prÈOÉt@Ng[I[g[VðÜÞúËõ Jan. 2010 Vol.23 No.1  31ÂKiªgpÂ\ÉÈÁÄ¨èC±êÉæÁÄ½­ÌÆ±ëÅ USBCC[Tlbgªgp³êéæ¤ÉÈèÜµ½4)BTable 1 ÉCÈ¶ÝÌéKiiRS232C, GPIBjÌ]¬xðÁ³¹â·¢iXP[uÈVXeÅéÆ¢¤j±ÆÅ·B±êçÌZpÌ¨©°Å 2 ³C[WOoíÉã\³êé½`loíð½

Æ¬f[^]pÉgp³êéKiðÜÆßÄ¨«Ü­gpµ¬Éf[^]ÉðÍ·é±ÆªÂ\ÉÈÁÄ·BC[TlbgiTCP/IPjÈOÍåÉRs«Ä¢Ü·Bmàµ­ÍRs[^¯[^ÌO@íÆÌÚ±Égp³êé

±Æª½­CKiÆµÄàRs[^ÌiàÉº¢ÏJðJèÔµÄ¨è¼Éà½¶ÝµÜ·B±Ìæ¤È¬5.2

¬»ÉªU»i½`l»j

VXeSÌÌf[^ûW¬xðüã³¹é±ÆÍP

VA]ZpÌ­WðwiÉf[^]ÉûWÌû®

xúËõÀ±É¨¢ÄK{Å·Bû³Íf[^Ê»Ìà

èÜ·Bá¦Î Fig. 10 Å¦µ½p

Ìð¸ç·±ÆCf[^]¬xðÁ³¹é±ÆÌ 2

àÏ»µÂÂ

oXÚ±©ç Fig. 11 É¦·æ¤ÉCoíðZOg»

Âª

µW

ÄÌÈPÈl@ðsÁ½ãCf[^]¬xðüã³¹é[ÔðVAoXÅÚ±Cf[^ðûWÉ

èÜ·B±±ÅÍÜ¸f[^]Ìs´ÔÉÂ¢]·é±Æª½­ÈÁÄ¢Ü·B¾¢Ï¦éÆCp½ßÌôÂ©ÌZpÉÂ¢ÄïÌáð

oXû®ÅÌN[gÉW

Cxgobt@Éæéf[^[Þð×©­ªµ½¤¦ÅC»ê¼êðêÌ{[hÉµÄµÜ¢C»Ì{[hÆRs[^ðVAoXÅÚ±µ½Æ¾¦Ü·B°ðàµÜ·BMÔuÌ½»©R»ÛÍ_ÉN±éÌÅoí©çó¯æéMÌÔÔuÍ|Ab\ªzÉ]¢Ü·BæÁÄf[^±êªÂ\ÉÈÁ½wiÉÍCWÏñHZpÌiàÉæé

]¬xª±Ìf[^W

àf[^¹¸ª¨«Ü·ioíÌs´ÔÆ¯¶l¦û[ÞÌ¬^»C@\»ª¶ÝµÜ·B±ÌÚ±

û@ÌÅåÌ_ÍCÚ±üðâ·±ÆÅVXeSÌÌ½ÏÔÔuÆ¯¶ÅÁÄ

Å·jB±ÌêÉÍêxf[^ð½ßéêiÈ~Cxgobt@ÆÄÔjðìÁÄ

°êÎCM¤Ì¬xÍ

½ÏlÌÜÜÅæè±ÚµªÈ­ÈèÜ·iFig. 12 QÆjBfW^MÌKiÆ¬x·ÅÉ Table 1 É¨¢Ä Ethernet, USB ÌKið¦µÜµ½ªC±êçÌKiÍg¨IÈd³MÌKihÌ
ÝÅÈ­gMÌâèæèÌì@hàè`µÄ¢Ü·BÀ± ð s ¤ ê  C ± ê ç È O É NIM, ECL  à g p µ Ü·B±êçÌKiÍg¨IÈd³MÌKihÅgMÌâèæèÌì@hÍè`³êÄ¢Ü¹ñBæ­gp·é
MÌKið Table 2 ÉÜÆßÜµ½B
ùoÌ CAMACÉVME Ki Í TTL /CMOS x ð
gpµÄ¨èCUSBCEthernet ÍÆ©ÌKiðÁÄ¢Ü·BÜ½ßNC¬M]pÉõMªgp³êé
æ¤ÉÈÁÄ«Ä¨è¼Ú FPGA ÉÚ±µgp·é±ÆªÂ\ÆÈÁÄ«Üµ½B±Ìæ¤ÈõW[ðgp·é±ÆÅ¬f[^]ªÂ\ÉÈé¾¯ÅÈ­COh[vðÈ­µOG¹ðá¸·éÌ_àèÜ·B³Ä¡ãÜ·Ü· FPGA CYÆZpð½p·é@ïFig. 11VAÚ±

lbg[NÌá

Fig. 1232  úËõ Jan. 2010 Vol.23 No.1ª¦Ä­éæ¤ÉÈé½ßCNIM, ECL Ìd¹ð

Cxgobt@Ì®ìÁÊéæ ¡ Mð·é

Table 2dCMKiÜifW^ñHnjæ­gp·éfW^MKi

WbNxÁ¥

ECL (Emitter Coupled Logic)
PECL (Positive ECL)

600 mV
ECL: |1.3}0.3 V(typ)
PECL: Vcc­ECLGHz `Â\ÁïdÍåEd¹Kv
P[u]Â\·®MF100I[hCu

NIM

0`|0.6 V(typ.)

S MHz ]Â\
NIM W [ÉgpEd¹Kv
P[u]Â\VOGhF50I[TTL (Transister Transiser Logic)
CMOS Logic

TTL: 0.8`2.0 V(typ.)
CMOS: 0.4 `Vdd |0.8 V(typ.)åÉ{[hàM]Égp¬MðéÆ«ÍÓªKv
P[u]ÉÍsü«VMEECAMAC ÌoXÅgp

LVTTL (Low Voltage TTL)LVCMOS (Low Voltage CMOS)LVCMOS: 0`2.5 V

TTL/CMOS Æä×æè¬¢Mðèâ·¢BP[u]ÉÍsü«
åÉ{[hàÉ¨¢Ä FPGA üoÍÉgpLVDS (Low Voltage Dierential
Signaling)

300 mV1.25}0.15 V(typ.)KvÆ·éZpÍÁêÈpri¬©ÂÁèÌW·®M100I[hCu
P[u]Â\¬Mðé±ÆÍÅ«éªP[u·ÉË¶·éB[àÌM]jÅÌÝgp³êé±ÆÉÈèC·úIÉÍW[ÔÌM]Í³d¹ÌÝðgp·éMKiªå¬ÆÈéÂ\«ªå«¢Åµå¤B½¾µ»óÅÍCYÉg¢â·³Ì_©ç·®É LVDS ª NIM É®
SÉu«·íé±ÆÍÈ¢½ßCECL/PECL/NIM M
ðÈPÉxÏ·Å«éWÏñHðmÁÄ¨­±ÆÍL
pÅ·BWÏñHFSN65LVDS348ÍCüÍÌR[hÍÍªL¢½ß ECL/NIM Mðó¯Ä LVTTL ÉÏ·Å«Ü·B±ÌWÏñHÍüÍMª ECL/NIM ÅÁÄàd ¹ðgp¹ ¸ÉfW^ MÌó MªÅ«
FPGA ÉÚ±Å«é½ßÖÅ·B
f[^ð]·éf[^ðRs[^É]·éêCÀÛÍºLÌ_ÉCðÂ¯éKvª
P
ò

èÜ·B

Fig. 13KiÅ¦³êÄ¢é¬xÍ100÷o¹È¢Æ¢¤

PCI KiÆÀÛÌf[^]¬x

ÀB
Fig. 13 ð© Ä­ ¾³¢ BPCI Ì áÅ ·B Ki ÅÍ 133
Mbyte/sec Æ¢íêÄ¢Ü·ª60÷­ç¢Ì¬xµ©oÄ¢Ü¹ñB´öÍCRs[^àÌZWÏñHiCPUjªf[^]ðnßé½ßÌú»ÉÔ
ª©©ÁÄ¢é±ÆÅ·BgpµÄ¢én[hEGA\¬CIy[eBOVXeÉæÁÄ¶E³êé½ßú»ÌÔÍÂ«ÉæÁÄ·ª

èÜ·ªCKiÅÜÁf[^üoÍC^[tF[XªWÌàÌÅé±ÆB±ÌðÍRs[^Åæ­gp³êÄ¢éC^[tF[XÆµÄÍ
USBCC[TlbgCPCI ª°çêÜ·BRò·úÔgíêÄ¢é±Æi·¿·éZpÅ

é±

ÆjB
Rs

[^üèÌZpÌiàÍµ­Cá¦ÎOqÌ

PCI o X Í » Ý PCI _Express É u « · í è Â ÂÄ¢é¬xð100÷o·±ÆÍ¢ïÅ·B
Q
ò

J­RXgCÛÌSª¦Ü·Bp[\iRsèÜ

·B±Ìæ¤ÉZpÌÏ»ªµ¢ÆCêxwüàµ­Í»ìµ½f[^]VXeªZúÔÅgpsÂ\ÉÈè[^Éf[^ðé½ßÉK{Å·B±êð½·êÍ«\ÅÀ¿ÈRspÅ«Ü·ªC»¤ÅÈ¢êÍRs

Ü·BäXªgp·éÁ¬íCªèVXeÌià¬xÉ[^ªgä×¯¶YÆ@íÌiàC½l»Íµ¢½ßCÀÕÈZ

[^ÔðÚ±·

pÌIðÍ©¦ÁÄSðâ·±ÆÉÈèÜ·B±ÌÓé½ßÌÆ©KiÌn[hEGAð»ì·éKvªèC¡ÅCtXgN`ÆµÄL­gp³êÄ¢éC[úËõ Jan. 2010 Vol.23 No.1  33

TlbgÍæ¢óâÌ 1 áÅ·B

Æµ½êCoí²ÆÉxÉå«ÈÎçÂ«ªéÆ

È~Clbg[NðáÉÆè»ÌÁ¿ÉGê½¤¦Åª¡GÉÈÁ½èClbg[NðÊ¶½§äª¢ïÇÌæ¤É½ÊÌf[^ðêÎ¢¢©ðc_µÄ¢«ÜÉÈèÜ·B±êçÌâèÍ CPU yÑ\tgEGAÉN·B

ö·éâèÅ·BÊíCC[Tlbgðgp·éêC
Fig. 14 ÌðRs

5.3

lbg[NÅf[^ûWðs¤±Æ[^ªs¢Ü·BÜ¸Cf[^ûW\tgEGAªf[^ðpÓµiAvP[Vwj
CêUlbg[NðIñÅµÜ¦ÎClbg[NÍCÊMKiÉ¶Äf[^Ìj¹ÌCpÌf[^ðÇtXgN`ÆµÄ®õ³êÄ¢é½ßÉ½­Ì@ÁµigX|[gwjCÇÌRs

íÆÌÚ±ªeÕÉÈèC©ÂsÌ³êÄ¢é½­Ìc[¦· IP AhXðÇÁµiC^[lbgwjC»Ì¼ªgpÂ\ÉÈèÜ·B½¾µCoí©çÌf[^]n[hEGAÅÜÁ½f[^ðÇÁµiNwjM[^Öé©ð

ÉC[Tlbgðgp·éêÍÈºÌæ¤Èâè_ðÆµÄC[TlbgÖf[^ªo³êÜ·Bó¯æé¤èÜ·BOqÌ PCI Æ¯¶RÉæèà¯lÉçêÄ«½f[^ðÇÝÝ IP AhXð©

KiÌ¬xÌ100÷ðo·±ÆÍ¢ïÅ·BêûCf[^Ä©ª¶ÌàÌ©»¤ÅÈ¢©ð»fµC©ª¶ÌàÌÅ]¬xðã°æ¤Æ·éÆ¬Ì CPU ðgp¹´éðêÎKvÈðµ½Ì¿Éf[^ðó¯æèC»¤Åð·éKvª¾È¢½ßå«³àÁïdÍà¦C1 MKrbg/b
iGbpsjÌ¬xðo¹éæ¤È]¬xðÂ@\ðÂÊÈ¢êÍlbg[NãÖf[^ð¬µÜ·BÊíCAvP[Vw©çC^[lbgwÜÅÌ

ÌoíÉÂ¯é±Æª¢ïÉÈèÜ·Bf[^ªüÁÄ

f[^ÌÍ CPU ÉæÁÄsíêé½ßOqÌæ¤È©çoéÜÅÉxªéâè_ªN±èÜ·Bµ©µÈªçgX|[gwÆC±ÆàâèÅ·Bá¦Î¡ÌC[WOoí©çÌ^[lbgwð FPGA ãÉÀµ½àÌiSiTCP)5)ð

C[WðµÄêÂÌå«ÈC[Wðìèã°æ¤

gpµ½êCFig. 15 É¦·æ¤É_ÀEÜÅ¬xªoèC»Ìxª\ªsÂ\ÅFig. 14

C[TlbgÌ®ìÆf[^ð]·éêÌá

Fig. 15

C[Tlbgðn[hEGA»µ½Ì]¬x

34  úËõ Jan. 2010 Vol.23 No.1

ÁÊéæ ¡ Mð·éÜifW^ñHnjéæ¤ÉÈèÜ·B±±Åc²Íf[^]ðsÁ½Ì¡ãCúËõÉÀç¸Á¬íÌr[­xÍæè­­È]¬xÅC¡²Í]ðnßÄ©çÌÔÅ·BÜ½èCXÉr[CðÜÞªèVXeÍ@\ªüã

CPU ð½È¢½ßÁïdÍàñíÉ¬³­ÈèÜ·BµCZÔÅ¿ÌÁ«ð¸xÉÏªÅ«éæ¤ÉÈÁ±Ìæ¤ÉêUn[hEGA»Å«éÆCf[^ûWðÄ«Ä¢Ü·B±êçÌ®üÍ[U[ÉÖ«ðà½ç

C[TlbgÅs¤û@ÅÍãLÌâè_Íð³ê½­µÜ·ªC»êÆ¯ÉZÔÅåÊÌf[^ðæ¾ÉðÌ_ðà½çµÜ·B

Í·éKvªoÄ«Ä¢Ü·BoíVXeðáÉÆê

XÉ 1 {½è 1 Gbps ÌC[Tlbgð10{Ú±µ½ÎCC[WOoíÍæè¸×C_Ci~bNêÍCoVXeSÌÆµÄ10 Gbps Ì¬xðeÕÉ

WÍæèå«­Coè@àªªèâ¿Ì©®ð

o·±ÆªÅ«Ü·BOqÌ VME, CAMAC, PCI ÅÍ·CÎõxðZÔÅÏ»³¹éÌr[CyÑW¿Ì©®ð·Ì§äªJn³êÄ¨èCÈOæè½­Ì[ÌðâµÄàoXÌ¬xÅVXeSÌÌ¬xªÜÁÄµÜ¤½ß±Ìæ¤Élbg[NÌ{ðf[^ðf­ûWµL^}ÌÉ«ÞKvªoÄ«Äâµ½¾¯¬xªãªéÆ¢¤±ÆÍ¢Ü·BÜ½±êçÌf[^ª½ÊÅ

Élbg[NXCb`CRsèÜ¹ñB³çêÎ½ÊÅéÙ[^àCtXgÇðÍÔªå·é½ßCL^}ÌÖ«ÞOÉKv

N`ÆµÄ®õ³êÄ¢é½ßf[^]VXeðÈf[^ÌæÌIðªK{ÆÈÁÄ«Ü·BÇÌ­ç¢Ì\zµâ·¢±ÆÍå«È_Å·B±êÈOÉà»Ý­f[^ð]·éKvªWµÄ¢é WEB ZpÌ±üªyÉÈè6)C¢ÌÉ¬ÊÆè Fig. 16 É¦µÜµ½BµÄ¢é½­Ì\[XðgpÅ«éÆ¢¤\tgEGAÌÏ_©çÌ_à

èÜ·B±Ìæ¤É¢ÌÌZpðé©ðCsNZoíðáÉ

±Ì}Ì¡²ÍoíÌsNZTCYÅCc²Íf[^Êð¦µÜ·BesNZª16rbgf[^ðÇÝo

À±É¤Ü­æèßéæ¤ÉÈêÎC¯¶wÍðµÄà·ÉÇê­ç¢Ìf[^]¬xªKvÆÈé©CªÀ¾çêéøÊÍS­ÙÈè¤Ì¬xàÁ¬µÜ·BüÅ©êÄ¢Ü·B±êð©êÎªªèðs¤êÉÇê­ç¢ÌTCYÌæªÇÝo¹é©ªí©éÆv

6. ¡ã

¢Ü·B±Ì}æèæðL^·éÉÍñíÉ½ÊÌf[^ðÇÝo³È­ÄÍÈçÈ¢Æ¢¤±Æªª©ÁÄ¢½³ÄC±±ÜÅoí©çÌf[^]ÉÖµÄA¾¯êÎÆv¢Ü·BÅÍªõÅÍÇ¤Åµå¤©BÔiOfW^Ï·È~ÌVXeÉÂ¢ÄCfW^ZªðGlM[ªU XAFS @ÅÍXgbvoíðgpªf[^Éf[^ûW]Éð§ÁÄ¢é±Æð©

pµÄ¨èCá¦Î KEK Ì PF_AR OÌr[CÄ«Üµ½B±êçÌZpª½ÊÌf[^ðæèµ¤½ßÉ¨¢Ä 1 usec ¨«ÉSÄÌf[^ðÇÝ¾»¤Æ·Ìðà¾ç©ÉµC»ÌÅC[Tlbgðgpµf[éÆ2000Xgbv~16 bit~106 ÆÈè Gbps Åf[^ûWVXeð\z·éÆ¢ÌÌCtðL­gp^ðÇÝo·KvªoÄ«Ü·B±±ÉÅ«éæ¤ÉÈé½ßLÅÅÍf[^ðåÊÉ]·éÁÊÈÀ±Å·ªC±Ìæ¤

Fig. 16

é±Æà©Ä«Üµ½B°½áÍ»_ßçê½t[ÇÝoµ¬xðvµ½Ìf[^]¬xÆsNZTCYÆÌÖWi1 cm2 ÌsNZoíð¼èj

úËõ Jan. 2010 Vol.23 No.1  35

3.

FPGA Ì±üÉÖµÄ
http://japan.xilinx.com/FUCNXÐ
http://www.altera.co.jp/FAeÐ
http://japan.xilinx.com/support/training/free­courses.htmFUCNXÐÌ FPGA üå

4.

Hardware Description Language ÉÂ¢ÄgHDL Éæé«\fBW^ñHÝvhC·ªv
CQ oÅ\tgEGAo±ÒpüåB

g RTL Ý v X ^ C  K C h h VHDL Ò C Verilog _HDL ÒFig. 175.

@\sNZoíÇÝoµWÏñH¼±ÌHw¤Z^[iÀpIj

MATLAB ÉÂ¢Ä
http://www.mathworks.co.jp/products/F§äÖAÉfW^MÉæÉÀ±vªÈâèÍ­x»ðÚw·úËõðLøÉpµæ¤Æ·

6.

SiTCP ÉÂ¢ÄêÎêÊIÉN±é±ÆÆv¢Ü·B±¤¢Á½®üð¥

http://e­sys.kek.jp/tech/sitcp/FSiTCP Ìy[WÜ¦½¤¦ÅoíVXeJ­ð©¼µÄÝ½êC

http://www.bbtech.co.jp/FSiTCP Ì]¿Lbgwü

oíÉAiOZpÉfW^ZpÌZðÚwµ½J­ÍKRÅéÆvíêÜ·BFig. 17 ÍHÆåw¼V¤

æ
7.

GNgjNXSÊÉÖµÄ

ºÆ KEK ªèíJ­º ASIC vWFNg`[i²``The Art of Electronics'', Horowitz and HilliAi

êåwCsåwðÜÞjÅJ­µÄ¢ésNZo

OfW^¼ûÌTvCÒü¯j

íÌ 1 sNZªÌCAEg}Å·B

8.

pXJEg^CvÌoíCÀ±É^¦émCY127 um pÌsNZàÉAiOñHCADCCTDCC

Ìe¿
gG¹hCæ 4 Í

CfW^§äñHªgÝÜêÄ¢Ü·BÂÜèC¢ÜÜÅÌªèuÌ¤¿ÙÆñÇÌªª 1 sN

9.

Öpj

âgS

úËüoíprWÏñHyÑ FPGA ÉÖµÄ

ZÉgÝÜêÄ¢Ü·B¡ã±Ìæ¤ÈZpªXÉ­

http://e­sys.kek.jp/seminar/2009/Advanced_SeminarWµoí©gÌ@\»ªi³êêÎCPxúËõ

/FGNgjNXZ~i[ÉæèxÅaVÈÀ±ª¨±Èíêéæ¤ÉÈèC±Ì

http://e­sys.kek.jp/seminar/2009/ASIC/FWÏñH

ªìÌANeBreBÌüãªúÒÅ«Ü·B

»ìÀK

Ó«

~i[Ìz[y[W

http://e­sys.kek.jp/seminar/2009/FPGA/FFPGA Z{eÉ¨¯é MCA7600ÌÊ^ðZCR[ÉC[W[A10.

úËüvªp CAMAC, VME WhW[®ïÐ©çñµÄ¢½¾«Üµ½BÜ½·M

ì

É


Ñh¸íò

½èGlM[Á¬í¤@\åwàcqvC¢rÍÉÍ¿ð¸«Üµ½BsNZÇÝo[ÌC»

http://www.repic.co.jp/

W[GkfB[

http://www.gn­d.com/µWÏñHÌCAEg}ðgp·é±ÆÉÖµHÆ
ZCR[ÉC[W[AhW[òåw¼VºC{´³çÉõøµÄ¢½¾«Üµ½BF

http://speed.sii.co.jp/pub/segg/hp/index.jsp
 LLdqò³ÜÉ¨çð\µã°Ü·B

http://www.kagaku.com/hoshin/

eNmG[s[pîñ1.

http://www.bbtech.co.jp/fW^ñH»ÌàÌÉÖµÄgfW^ñHeCNItwìhC¬ÑF¼

CQ oÅFSÒü¯ÂÀpIB2.

DSP ÉÖµÄ
http://ja.wikipedia.org/wiki/FfW^VOiv
ZbTFTvÌÝB
http://www.analog.com/jp/embedded­processing­dsp/processors/index.htmlFAiOfoCZYÐ DSP
http://focus.tij.co.jp/jp/dsp/docs/dsphome.
tsp?sectionId46FeLTXCXccÐ DSP

36  úËõ Jan. 2010 Vol.23 No.1

http://www.techno­ap.com/

 r[Ér[YÉeNmW[YòQl¶£
1) uCMOS AiOñHÝvZpv
CgPbvX p. 93_129.
2) Y. Kawai et al.: Nucl. Instr. and Meth. A579, 42 (2007).
3) V. Radeka: Ann Rev. Nucl. Part. Sci. Vol. 38, 217 (1988).
E. Gatti et al.: Nuovo Cimento 9, 84 (1986).
4) S. Satoh, et al.: Nucl. Instr. and Meth. A600, 103_106 (2009).
5) T. Uchida: IEEE Trans. Nucl. Sci. 55, 1631 (2008).
6) T. Uchida et al.: IEEE Trans. Nucl. Sci. 56, 448 (2009).