AppNotes ＴＤＲ 法での簡易測定例

デバイス・ピンの波形実測
これまでそれほど深い認識をしていた訳ではないのですが、FPGA デバイス・ピンの立ち上がり時間と出力インピーダンスについて、簡易法で実測してみたので、簡単な説明ができる範囲でモデルを作ってみました。
インピーダンスの厳密な値を求めるのであれば、本来はネットワー
ク・アナライザによる Ｓ パラメータでの解析しか適切な方法はないと思います。
しかし、このような測定器は高価ですし、その取扱いにはそれなりの習熟が必要です。
簡便に使われる TDR 法は、広帯域のオシロスコープを持っていれば長めの同軸 1 本ですぐにテストできる方法ですので、この TDR 法もどきの回路を考え、実測してみます。
TDR 法の原理説明図
今更この程度の説明もないかも知れませんが、一応、簡単な説明を図中に記入しておきます。

最終的に整定する値と同軸を伝播中の信号振幅とを比較し、出力抵抗の概算値を知る。

広帯域スコープ

クロックドライバ

なるべく入力容量の小さな Hi-Ｚ プローブを使い、接続点の物理的な寸法を ｍｍ 単位で小さくするように工夫する

テストする FPGA
簡単な FF などをインスタンス化
し、ピンに出しておく

測定は開放端で行う

RG188
同軸 Ｚ 値の校正は開放・短絡 GND・特性 Rについて行うのが普通。
特性値の判っている同軸を使うと測定が楽 （ 2Φ 程度のなるべく長めの同軸ケーブル ）厳密な値を求めることはできません。
（波形品質・測定精度の限界が、がっかりするくらい早い段階でくる）
Systems Workshop Inc.

1

AppNotes ＴＤＲ 法での簡易測定例

ごく簡単なモデルについて考えますと、以下の図のイメージになります。
テストする ＦＰＧＡ
出力信号が同軸開放端まで伝播し、折り返してくるまでの期間ピンの負荷は、この同軸ケーブルのインピーダンスになります。

等価な
出力抵抗値
ドライバー

A

Ｚr ≒ Ｒcoax

開放端Rpin

幾度か反射を繰り返し整定状態になった時には、ＤＣ 的な負荷（この場合は無負荷）しか見えなくなります。
A 点で観測される波形は、折り返し信号が到達するまでの期間について、ドライバーの信号振幅をRpin と Ｒcoax とで分割した値になります。

ドライバーの信号振幅の過渡値を厳密に見ることはできませんが、ＦＰＧＡ の外側で起きる事象についてのモデル作成では、この程度の測定でも一応は使える値がとれます。

簡易（^^?） ＳＰＩＣＥ モデルは次ページのように作ってみました。
あまり簡単にし過ぎると、実測波形との違いが目立ち過ぎるようになりますので、一応、デバイスのリード・インダクタンスやピンの容量などを目分量で（‑‑;）勝手に入れてあります。
信号源の立上り時間を「１ ｎＳ」としてあるのは、実測に基づいてします。 ０．２５ ｎＳ の同軸は、実際に測定した中古基板に貼ってあった引出しパターンのデータを入れたもので、Ｃz0、ＬPkg は「この程度の値を想定しないと波形が説明できない（^^?）」ので、私が勝手にデバイスのパラメータとして設定してみたものです。
パッケージの内部リード線として、簡単に棒状インダクタを考え、直径 0.2mm、長さを 12mm として、約１０ ｎＨ としてありますが、あくまでこれは「こじ付け」たもので、まとめの所で少し説明します。

Systems Workshop Inc.

2V

L_probe
Probe

Cprobe1.7pf

5nH
Rprobe10Meg

Device output pin
V

R1{Rzo}

L_Pkg

Vs+

Scope Monit. Point
ex: tek P6204 / 11A72 @DSA602

OutPad

Ttp
10nH

V2

EndPad
TL1

Cjig
20p

10pf

Rcal
10Meg

5nH

Czo-V

L_jig

Ct
0.1pF

Z0=80
PER=2000n
PW=1000n

TD=0.25nS
PARAMETERS:
35
Rzo

Z0=50
TD=5nS
When to calibrate the coax cable, set
Rcal=>50ohm , 0 ohm, Openand check refrected waveforms

TF=1n
TR=1n
V1=4V2=0

Systems Workshop Inc.
369-164 SunaShinDen
Kawagoe,Saitama 350-1137
sysworks@saitama-j.or.jp

Page Size:

AEasy test of Out-Z check. (time domain)
Revision: - http DEMO

Ocr 1, 1998

Page

1of1

AppNotes ＴＤＲ 法での簡易測定例

実測した波形は
写真中、白で示される波形は、測定の開始時と終了時に保存したもので、プローブの中り方などの影響が無視出来る程度である事が読み取れるのではないかと思います。
同、赤で示される波形は、負荷の同軸を除去した時の波形で、整定時の信号レベルを見たことになります。
念のため、水平カーソルを置いて、過渡応答時の分割された信号レベルと、開放時の信号レベルを比較しておきました。

クリッピングが起きている

鋭いピークがある「谷」がある

Systems Workshop Inc.

4

AppNotes ＴＤＲ 法での簡易測定例

Ｓｐｉｃｅ でのシミュレーション結果
は以下の通りで、実測した波形での水平カーソルでの値をマーカーとしていれておきました。

このデバイスの出力インピーダンスの近似値は 約３０ Ω程度であると読み取れるものと思います。

ただし、このモデルでは、実測した波形のピークを説明しようとして Ｌ・Ｃ パラメータを使った無理をしてあります。

Systems Workshop Inc.

5

AppNotes ＴＤＲ 法での簡易測定例

まとめ
データブックを見てみるとメーカの資料が第一級資料である事に議論の余地はないものと思うのですが、基本的に与えられるデータはすべて代表値です。
どのように使うと有効になりそうか、をもう少しだけ見てみます。
データブックから資料を引用してみますと概算して得た等価出力インピーダンス値「３０ Ω」は図中に茶色で入れた動作線にほぼ該当する値に（４ Ｖ ／１３３ ｍＡ 程度の勾配）なっています。
実測した波形で、最初の立ち上がりに鋭いピークが現れていますが、この点では、図中赤で示した１２ Ω 程度の出力抵抗の特性が現われているものと思います。
実測した波形にはそのピークの後で、一旦、「谷」つまり高い出力抵抗値に相当するものと思われる現象が現れています。これは図中の２００ Ω に相当しているものと思われます。
ＳＰＩＣＥ モデル作成時に、余り深く考えずに「ピークがあるから Ｌ」と短絡的に説明しようとした手抜きがあったのですが、本来はこの出力抵抗の特性を反映させるように信号源のモデル化に力をいれるべきだったかも知れません。
このようなモデルを Ｓ・ＮＡＰ で作成する場合には、「線形波形解析」ではなく、「ＳＰＩＣＥ」ライセンスによる解析が必要となりますが、果たして、どこまで厳密なモデルを作成する必要があるのかが重要なポイントになるものと思います。
忙しさにかまけて、簡単にできる事だから、余計になおざりにしてしまっている事柄がいつのまにか身のまわりに多くなってしまっているかも知れません。

Systems Workshop Inc.

6