Proceedings of the 14th Annual Meeting of Particle Accelerator Society of Japan
August 1-3, 2017, Sapporo, Japan

PASJ2017 WEP086

高精度の主電磁石電流計測によるリアルタイム光学補正
REAL-TIME OPTICS CORRECTIONS USING PRECISE MEASUREMENT OF THE
CURRENT THROUGH MAIN MAGNETS
栗本佳典 ∗A)
Yoshinori Kurimoto∗ A)A)High Energy Accelerator Research Organization

Abstract
J-PARC Main Ring (MR) is a high intensity proton synchrotron which accelerates protons from 3 GeV to 30 GeV.
In J-PARC MR, the current ripple of their main magnet power supplies adversely affect the flatness of slowly extracted
beams. This is because such magnetic field errors vary the betatron tune, which must be precisely controlled to maintainthe stability of the beams. To solve this problem, we have proposed to use the measured output current of the magnet
power supplies for the real-time prediction of such betatron tune error. This method can realize the real-time correctionof the betatron tune error. For this purpose, we installed the analog-to-digital converter boards and FPGA boards neareach power supply and connected them to each other so that the measured currents of our several power supplies can bedigitized, gathered and finally converted into the betatron tune error. In this paper, we describe the details of not only theelectronics and these connection but also the experimental result using the system.

1.

はじめにベータトロンチューンの制御が非常に重要になってくるが、主電磁石磁場に大きなリプルがあるとベータトロ
主電磁石電源の出力電流精度は加速器の性能の維持ンチューンが変動するので取出しビームに濃淡ができに非常に重要な項目である。一方で、シンクロトロンてしまう。J-PARCMR では、取出しビーム強度の補正
加速器のように主電磁石を急峻に励磁するような場合、電磁石を使ったスピルフィードバックや高周波 RF 電場
その主電磁石電源は電流だけでなく電圧定格も大きなの印加などの手法がよい効果を挙げているが、主電磁ものとなり、出力電流精度を維持するのが難しくなっ<I(t)>2−4てくる。大強度陽子シンクロトロン J-PARC Main Ring 石のリプルが 10 と大きいため、平坦度 <I 2 (t)> (I(t)(MR) では、より出力精度の良い主電磁石電源の研究開 はビーム電流）は 0.5 程度と完全平坦時 1.0 に比べて非発および導入が精力的に進められている [1][2][3] こと 常に悪い。しかしながら、直接ベータトロンチューンに加えて、現行のビーム運転においても共鳴補正 [4] や、 を測定するにはビームを蹴る必要があり、これにより加速中の各時刻による光学測定および補正 [5] を積極的 ビーム損失が増える。したがって、1 ショットの測定はに行ってきた。後者の研究活動は特に速い取り出しの 可能であるが測定と同時に連続運転を行うことはでき利用運転強度 470 kW 達成に多大なる貢献をした。し ない。
かしながら、遅い取り出しのビーム平坦度に関しては、 そこで、私は Figure 1 のように偏向および四極電磁石
依然として主電磁石電源の出力電流リプルによる性能 の電流からベータトロンチューンの補正量を高速かつ低下が十分に改善されていないのが現状である。そこ リアルタイムで計算する方式を提案する。これが可能
で、各主電磁石電源の電流リプルをリアルタイムで光 になれば、その補正量を補正四極電磁石にフィードフォ学パラメタ（ベータトロンチューン）のずれに変換す ワードすることで直接ベータトロンチューンが補正でる装置とそれを使った光学補正を提案し、その役割を きる。 この方式の根拠は、ベータトロンチューン変動担う電子回路を J-PARC MR に設置し疑似信号による試Real-time betatron
験を行った。

2.

主電磁石電流計測によるリアルタイム光学補正

PSIQM1PSIBM

PS

IQM2

tune prediction basedon the magnet current∆νProtonNumber of horizontal Osillations in 1 turn
遅い取出しビームの平坦性は非常に重要である。な= betataron tune
ぜなら平坦性が悪いと多数の粒子が短時間内に局在しCorrection
検出器のデータ取得能力を超え実験の効率を下げるか
B Mag
Q Mag 1Q Mag 2Q Magらである。J-PARC MR ではベータトロンチューンを共Figure 1: The overview of the proposed method.
鳴条件に近づけビームサイズを大きくし、エミッタンスの大きい粒子から徐々に取り出す手法で遅い取出しを実現している。ベータトロンチューンとはリング内の収束力の分布で決まる横方向振動（ベータトロン振動）が光学モデル計算により主電磁石の電流からある程度のリング一周あたりの振動数のことである。ここでは予測できること（Figure 2）および高速の FPGA に並列∗ kurimoto@post.j-parc.jp
計算を実装すればリアルタイムでかつ高速（リプルの- 1089 -Proceedings of the 14th Annual Meeting of Particle Accelerator Society of Japan
August 1-3, 2017, Sapporo, JapanPASJ2017 WEP086

Betatron tune calculated by the magnet current

提案しているリアルタイムでのベータトロンチューン
補正量計算が有効であるべき周波数帯域は 100 Hz 以下といえる。

22.2765
22.27622.2755
22.275

4.

22.2745

22.2735

J-PARC MR におけるセットアップ

4.1 全体像22.274
00.01

0.02

0.03

0.04

0.05

0.06

0.07

0.08

0.09

0.1

Time (s)Betatron Tune by the direct measurement (単位は任意)
0.002

Cor. Quad

0.0015∆ν

D2 Building

0.001

FPGA Board(Master)

0.00050−0.0005

0∆IBM5AD

∆I

BM6AD

∆I

QFN

AD

∆I

QDN

Analog Electric Signals
Digital Optical Signals−0.001−0.0015

AD

0.01

0.02

0.03

0.04

0.05

0.06

0.07

0.08

0.09600 m

0.1Time (s)D3 Building∆IBM1

Figure 2: The betatron tune calculated based on the current deviation (the upper figure) is compared with the direct measurement（the lower figure）.

周期より十分短時間で）に光学モデル計算ができることである。

J-PARC MR の主電磁石電源の出力電流リ
プル

3.

-4

Fractional Current Deviation

10-510-610-710-8101023456 7 8 9100

23456 7 8 91000

2345Frequency (Hz)Figure 3: The FFT of the current deviation of the bending
magnet power supply in J-PARC MR.

BM2∆IADADFPGA Board(Slave)

650 m

D1 Building
FPGA Board(Slave)AD∆IBM3AD∆IBM4

Figure 4: The setup of the proposed real-time optics correction system. The actual correction using the correction
magnet is not yet done.

J-PARC MR では主電源は三つの建屋に設置されており、また、補正四極電源は 1 つの建屋のみにあるので、必要な電源の電流偏差データをその建屋に長距離伝送する必要がある。そのため AD 変換回路で電流偏差をデジタル化し光通信で情報を送信する。建屋間の距離は数百メートルであり、電源棟間の光ファイバー信号伝達時間は 10 µs 以下と、補正対象の周波数（100Hz 以下）の時間スケールより十分小さく問題にならない。Figure 4 に実際のセットアップを示す。使用する電源はすべての偏向電磁石電源 (BM1 から BM6 の計六台) および二台の四極電磁石電源（QFN および QDN）であり、各電源に専用の AD ボードを設置し、それぞれの電源棟に設置された FPGA ボードにデジタル値を送信する。これらの FPGA ボードは電源棟間のデータ転送を担当する。電源棟間の既設の光ファイバはすべて第三電源棟経由で第一電源棟および第二電源棟に敷設されているのに対して、補正四極電源は第二電源棟に設置されているため第一電源棟のデータは一度第三電源棟を経由する必要がある。

Figure 3 に J-PARC MR の偏向電磁石電源の出力電流偏差の FFT を示す。この図から分かるように電流リプ
ルの主な成分は 600 Hz, 1200 Hz 等のスイッチング周波数成分と 100 Hz 以下の周波数成分とがある。スイッチ4.2 FPGA ボード
ング周波数成分は現在進めていてる新主電磁石電源で
本 FPGA ボードは J-PARC MR で汎用的に利用できは 2 kHz 以上になり、その周波数領域ではダクト等に発生する渦電流により、電流リプルに比べて磁場リプ る基板として開発したもので、詳細は [6] で報告していルは 1/10 以下になることが分かっている。一方、100 る。FPGA ボードのブロック図および写真をそれぞれHz 以下はフィードバック制御やフィルタ定数の周波数 Figure 5 と Figure 6 に示した。本ボードの高度機能 IC特性が見える分布になっているが、シミュレーション として、プロッセッサ、メモリコントローラ、周辺機器では今のところ再現していない。シミュレーションで （イーサネット、シリアルポートなど）と FPGA が一つ再現できない電流偏差の原因としては、計測へノイズ に統合された System-on-chip (SoC) FPGA を採用した。
混入、交流系統の変動およびコモンモードの影響など 本ボードは多目的の多数のデジタル IO ポートと 4ch のがあげられるが、いずれにしても新主電磁石電源でも アナログ出力を搭載し、個々の SoC FPGA の設定は SD起こり得ることを想定する必要がある。このことから、 カードもしくはオンボードフラッシュメモリからロー- 1090 -Proceedings of the 14th Annual Meeting of Particle Accelerator Society of Japan
August 1-3, 2017, Sapporo, Japan

PASJ2017 WEP086

Digital IO
TTL & OPT.

Analog OUT

Ethernet

E/O

Conversion
StartClock

TI ADS8568

E/O

Chip Select8ch 16 bits
Analog-to-Digital
Converter

E/O
E/O

Data Out
Conversion
Start
Clock

E/O

Chip Select

E/O

Data In

E/O

Altera Cyclone V Soc (System-on-a-Chip)

DAC

16 bit
100 kHzFPGA BLOCK (Programmable logic)

DDR3 (OSMemoery)

Micro-Controller Block
MemoryController
CPU

Enet Phys

Erthernet
Controller

Embedded LinuxSDController

DDR3(For users)
SD CardFPGA and MCU
Conﬁguration

Figure 5: Concetual block diagram of the developed FPGAboard.

AnalogInput
8 CH

E/OFPGA

Next AD Board(Daisy Chain)

Figure 7: Concetual block diagram of the developed ADboard.

Figure 6: Picture of the developed board.
Figure 8: Picture of the AD board.

ドされる。また、一つのギガビットイーサネットポートも搭載しており、ネットワーク経由でのコミュニケーションも可能である。

4.3 AD ボード
現行の主電磁石電源はデジタル制御を採用しているが、フィードバック用の電流偏差まではアナログ演算を行っており、このアナログ電流偏差信号を AD 変換して光学補正に利用する。AD ボードのブロック図および写真をそれぞれ Figure 7 と Figure 8 に示した。本
AD ボードは J-PARC MR の新主電磁石電源用 AC/DCコンバータの三相交流および直流電圧の制御用に開発した AD ボードで、AD チップ (TI ADS8568) の分解能とチャンネル数はそれぞれ 16 ビットと 8 である。ADチップ自身のデジタル出力はシリアルとパラレル両方の形式で出力可能であるが、信号線を減らすため本ボードではシリアル出力のみが可能である。また、アナログ部にノイズを伝搬させないためデジタル入出力ポートはすべて光信号とした。さらに、AD チップ自身の持つ Daisy Chain による複数 AD チップ接続機能は本ボードでも使用可能で、実際に新主電磁石電源と本装置ともに Daisy Chain 機能を使用している。本装置では仕様の 100Hz の帯域に対して十分大きな 10 kHz で電流偏差信号をサンプリングする。

5.

疑似信号による実験

5.1 実験セットアップ
実験では Figure 9 で示すように、電流偏差信号の代わりに Function Generator を用いた。各電流偏差データが遅延なく取得できることを確かめるため、設定を Burstmode にし J-PARC MR の運転サイクルのスタート信号とトリガー信号とした。波形は振幅 1 V、周波数 150 Hzの sin 波で、トリガー時に位相 0 rad からスタートする。
また、同様に D2 電源棟でのデータ取得のタイミングも上記のスタート信号とした。

5.2 電流偏差信号の線形結合
一般的にベータトロンチューンのエラー ∆Q は、一次の摂動では以下のように各磁石のエラーの線形結合で記述できる。

- 1091 -∆Q=

∆QBM + ∆QQM

=LSM ∑ ∑∆θBM,i K2,j8π sin πQ i jBM SM

3

1× βj2 βi2 cos(−πQ + |ϕi − ϕj |)1∑
βi ∆K1,i LQM,i4 i
QM+

Proceedings of the 14th Annual Meeting of Particle Accelerator Society of Japan
August 1-3, 2017, Sapporo, JapanPASJ2017 WEP086

ADFPGA Board(Master)

fromD3ADFG
Burst Mode
2 Vpp150 Hz

BeamTrigger

ADAnalog Electric Signals
Digital Optical Signals…

from
D2AD∆ν

Data Taking
fromD1

5.3 実験結果

D2 Building

Cor. Quad600 m

Beam Trigger

D3 Building
ADFG
Burst Mode
2 Vpp150 Hz

FPGA Board(Slave)AD

Beam Trigger
650 m

D1 Building

FG
Burst Mode
2 Vpp150 HzADFPGA Board(Slave)

AD

Figure 9: The experimental setup using dummy signal.

10

D1 building
BM3BM486

J-PARC MR では電磁石電源の出力電流リプルにより遅い取り出しビーム平坦性を悪くしている。そこで、私は偏向および四極電磁石の電流からベータトロンチューンの補正量を高速かつリアルタイムで計算する装置を提案し、そこに使われる電子回路として J-PARC MR 新電源用に開発設計した AD ボードおよび FPGA ボードを採用した。本装置をベータトロンチューンの補正に使用する場合、装置の帯域は 100 Hz まで必要であるが、疑似信号を用いた実験により十分にその要求を満たすことが示された。2017 年秋以降に、実際に各電源の電流偏差信号を AD ボードに入力してリアルタイムで再構成されたベータトロンチューンと直接測定したベータトロンチューンとの比較をビーム試験で行う。その試験によりベータトロンチューンの再構成がリアルタイムで可能なことを示したのち、補正四極電磁石を使った補正に挑戦する予定である。
10D2 building
BM5BM6QFN
QDN

8644

2

200−2−2−4−4−6−6−8−10

まとめと今後6.

Signal [V]Signal [V]

ここで、右辺第一項 (∆QBM ) が偏向電磁石、第二項（∆QQM ）が四極電磁石のエラーによるベータトロン
チューンのずれである。∆θBM,i は偏向電磁石 i の蹴り角のエラー、βi および ϕi はインデックス i で示される位置のベータ関数およびベータトロン位相を示す。前者の偏向電磁石のエラーは、まずそれにより六極電磁石中の中心軌道がずれ、その場合六極磁場に収束（発散）の項ができるので、結果的にベータトロンチューンのずれの原因となる。したがって LSM と K2,j はそれぞれ六極電磁石の長さ [m] と六極磁場の強さ [T /m2 ] を表す。一方、四極電磁石はエラー (∆K1,i [T /m]) はそれ自身が直接ベータトロンチューンをずらす。LQM,i [m]は四極電磁石の長さである。D2 電源棟の FPGA ボード
では固定小数点の任意の係数で 8 つの電流偏差の線形結合が計算できるように firmware を実装した。この実験では効果がよく見えるように全ての係数を 1 とした。

Figure 10 の上の二つと下の左側に D2 電源棟で取得した各電源棟からのダミーデータを示した。トリガー
信号のタイミングが t = 0 である。すべての電源棟からのデータが顕著に遅れることなく取得できていることが分かる。150 Hz の波形が同位相で観測されていることから、装置に要求性能 100 Hz の帯域があることは明らかだが、定量的に各電源棟のデータごとに一個めのピーク値の時刻を調べてみると、D1 電源棟と D3 電源棟からのデータが t = 1.7 ms で D2 電源棟のデータが t = 1.8 ms であった。これは、1 サンプル（100 us= 1/10 kHz）分のずれに相当し、装置に要求される帯域100 Hz に比べて十分小さい時間スケールである。また、Figure 10 の右下の図は係数を 1 にした線形結合計算出力である。振幅が 8 倍になっており firmware の実装がうまくいっていることを示している。

−800.010.020.030.040.05−1000.06Time [s]10640.03

0.04

0.05

0.06

10D1+D2+D38642200−2−2−4−4−6−6−8−1000.02

Time [s]Signal [V]D3 building
BM1BM280.01−80.01

0.02

0.03

0.04

0.05

0.06

Time [s]−1000.01

0.02

0.03

0.04

0.05

0.06

Time [s]Figure 10: Eight dummy signals from the D1, D2 and D3 buildings and the summation of all signals. These are all
detected and calculated on the FPGA board at the D2 building.

- 1092 -Proceedings of the 14th Annual Meeting of Particle Accelerator Society of Japan
August 1-3, 2017, Sapporo, JapanPASJ2017 WEP086

謝辞
本研究では、AD ボードの前段に設置するノイズ除去用絶縁アンプ基板のパターン設計してれた内藤大地博
士、データをネットワーク経由でモニタする GUI のデバックの手助けをしてくれた下川哲司博士、AD ボードと絶縁アンプの配線作業を引き受けていただいたユニバーサルエンジニアリングの佐川隆さんの三名に特に感謝の意を表します。

参考文献[1] T. Shimogawa et al., First new power supply of main magnet
for J-PARC main ring upgrade, in: Proceedings of the 14th
Annual Meeting of Particle Accelerator Society of Japan,
Hokkaido, Japan, 2017.
[2] Y. Morita et al., Development of capacitor bank of J-PARC
MR main magnet power supply for high repetition rate operation, in: Proceedings of the 14th Annual Meeting of Particle
Accelerator Society of Japan, Hokkaido, Japan, 2017.
[3] M. Yuichi et al., Stability test for power converters in highpowered operations for J-PARC MR main magnets, Nuclear
Instruments and Methods in Physics Research A(in press).
doi:10.1016/j.nima.2017.07.026.
[4] S. Igarashi et al., THIRD ORDER RESONANCE CORRECTION IN J-PARC MR, in: Proceedings of the 12th Annual Meeting of Particle Accelerator Society of Japan, Tsuruga, Japan, 2015, pp. 437–440.
[5] Y. Kurimoto, K. Nakamura, Development and applications of a multi-purpose digital controller with a Systemon-Chip FPGA for accelerators, Nuclear Instruments andMethods in Physics Research A 840 (2016) 160–167.
doi:10.1016/j.nima.2016.10.009.
[6] Y. Kurimoto, A High Precision Power Supply For
Fast Pulse Current with a Digital Control System,IEEE Transactions on Applied Superconductivity(in press).
doi:10.1109/TASC.2016.2521443.

- 1093 -