FIT2007（第6回情報科学技術フォーラム）I-012

AVC/H.264 によるスーパーハイビジョンコーデックの開発
AVC/H.264 Codec for Super Hi-Vision
中島 奈緒†
Nao Nakajima

井口 和久†
Kazuhisa Iguchi

境田 慎一†
Shinichi Sakaida

合志 清一†
Seiichi Gohshi

数井 君彦‡
中川 章‡
酒井 潔‡
Kimihiko Kazui Akira Nakagawa Kiyoshi Sakai
１． まえがきスーパーハイビジョン映像信号を AVC/H.264 符号化方式を用いて圧縮・伝送する装置を開発したので報告する．スーパーハイビジョンは走査線 4000 本級・フレームレート59.94Hz の超高精細映像システムであり，HDTV の 16 倍の情報量を有する．本装置は 16 系統の AVC/H.264 HDTV エンコーダユニット／HDTV デコーダユニットを並列動作することで，スーパーハイビジョン映像信号のリアルタイム圧縮符号化／復号を行う．本装置を用い，スーパーハイビジョンの映像信号を高画質を保ったまま 1/100～1/200 に圧縮することに成功した．

スーパーハイビジョン信号を単一のエンコーダで圧縮符号化することは，ハードウェアの処理能力の観点から非常に困難である．本装置では 16 台の HDTV エンコーダユニットによる並列処理を行うことでこの問題を解決し，符号化処理のリアルタイム性を実現している．
表 1 スーパーハイビジョン映像フォーマット
画素数
7,680×4,320
フレームレート
59.94Hz (順次走査)
アスペクト比16:9
標準視距離
画面高の 0.75 倍
水平観視角度
100deg.

2 ．スーパーハイビジョン映像信号
スーパーハイビジョンの映像フォーマットを表 1 に示す．
スーパーハイビジョンの 1 フレームは，画素数 7,680×4,320で構成されている．しかしながら，現在このような高精細の撮像素子は実現していない．そこで現行のスーパーハイビジョンは，800 万画素 4 板画素ずらし方式を採用したカメラで撮影している[1]． 4 板画素ずらし方式の画素配置
を図 1 に示す．この方式で撮影されたスーパーハイビジョン信号は G1/G2/B/R のコンポーネント信号であり，各コンポーネントの画素数は 3,840×2,160 である．輝度信号に対する寄与の高い G に 2 つのコンポーネント（G1,G2）を割り当てることで,G の画素配置を水平方向で 7,680 画素，垂直方向で 4,320 画素に保っている．

3．システム構成
本装置は図 2 に示すとおり，映像フォーマット変換部，コーデック部(エンコーダ部，デコーダ部)からなる．

図1

3.1

‡（株）富士通研究所

221

映像フォーマット変換部

図 2 に示す映像フォーマット変換部は，スーパーハイビジョン信号とコーデック部の入出力映像信号とのフォーマ

図 2 システム図† NHK 放送技術研究所

4 板画素ずらし方式

FIT2007（第6回情報科学技術フォーラム）ット変換を行う．エンコーダ部/デコーダ部において HDTV対応ユニットを用いるために,スーパーハイビジョン信号を時空間に 16 分割し Y/Cb/Cr 形式に変換する．各分割画像は画素数 1,920×1,080 (30Psf : Progressive SegmentedFrame) の HD-SDI 信号に対応する．分割方式は，水平 4 分割，垂直 2 分割，時間 2 分割とした．この分割方法はスーパーハイビジョン信号の統計的性質と符号化効率を検討した結果から決定された[2]．分割方式を図 3 に示す．画素値の変換には(3.1)式に示すカラーマトリクスを用いる．

1959.94P
13

図3234567829.97Psf

10111214151629.97Psf

表2
符号化方式
プロファイルレベル
入出力信号
ビットレートコーデック部詳細
AVC / H.264
Main Profile
Level 4
[1,920×1,080/29,94Psf]×16
100 ～ 400 Mbps

スーパーハイビジョン分割方式

00.07220.2126 ⎤ ⎡G1 ⎤⎡Y1 ⎤ ⎡ 0.7152⎢Y ⎥ ⎢00.
7152
0.
0722
0.2126 ⎥⎥ ⎢⎢G2 ⎥⎥⎢ 2 ⎥=⎢⎢Cb ⎥ ⎢− 0.1927 − 0.1927 0.5000 − 0.1146 ⎥ ⎢ B ⎥⎢ ⎥ ⎢⎥⎢ ⎥⎣Cr ⎦ ⎣ − 0.2271 − 0.2271 − 0.0458 0.5000 ⎦ ⎣ R ⎦3.2

HDTV エンコーダユニット内での処理は，映像入力・動き推定・レートコントロール・エントロピー符号化等の処理ごとにモジュール化され，全ての処理はパイプライン処理でパラレルに行われる．入力画像は水平 4 スライスに分けられ，2 つの FPGA がそれぞれ 2 スライスの動き推定・エントロピー符号化等の処理を行う．残り 1 つの FPGA では，入力画像全体にかかわる処理を担当し，画像入力やループフィルタの処理を行う．
図 4 にシステム全体の写真を示す．各 HDTV エンコーダ
ユニット／HDTV デコーダユニットはラックマウントタイ
プでサイズは 1U である．

(3.1)

コーデック部

表 2 にコーデック部の詳細を示す．プロファイルは Mainprofile であるが，将来的には High Profile の適用を考えている．エンコーダ部は 16 系統の HDTV エンコーダユニットで構成され,デコーダ部は 16 系統の HDTV デコーダユニッ
トで構成される．映像フォーマット変換部で分割された各分割画像はそれぞれ 1 系統の HDTV エンコーダユニット／HDTV デコーダユニットで符号化／復号される．
16 系統の HDTV エンコーダユニットは同期用ケーブルで相互に接続されており 1 台がマスター,残り 15 台がスレーブの構成をとる．マスターからのシステムクロック信号に よ り ス レ ー ブ を 同 期 さ せ ,16 系 統 の ス ト リ ー ム のPCR,PTS,DTS 及び GOP 構造を一致させている．この構成により 16 枚の分割画面の表示タイミングなどをそろえることが可能となる．また、スーパーハイビジョンの画面全体でシーンチェンジを検出し,全ての HDTV エンコーダユ
ニットでシーンチェンジ直後のピクチャの符号化タイプをGOP 先頭の I スライスに設定している．
HDTV エンコーダユニットは DSP1 個と FPGA3 個で構成されるハードウェアである．DSP はレートコントロールやHDTV エンコーダユニット全体の統括処理を主に担い，FPGA はそのほかの動き推定やループフィルタの処理等を担っている．これらの DSP 及び FPGA 上のソフトウェアを書き換えることで符号処理を変更・改善することが可能である．さらに，DSP で処理を行うレートコントロールは完全に独立したライブラリとなっており，実装の自由度が確保されている．

222

図4

システム外観4．まとめスーパーハイビジョン信号を伝送するための AVC/H.264よるコーデックを開発した．本装置は NHK 技研公開(2007年 5 月)にて,一般公開された．公開時は約 24Gbps のスー
パーハイビジョン信号を高画質を保ったまま,約 1/200 のビットレート 128Mbps にリアルタイム圧縮符号化／復号した画像を展示した．
今後は画面内の相関性等のスーパーハイビジョン映像信号に特有の性質を活用するため、分割画面間の情報量配分等を考慮した圧縮手法を開発する予定である．また,さらなる低ビットレート化や画質改善を図り,放送番組での伝送実験を行う予定である．

参考文献[1]B.Sugawara ,M.Kanazawa ,K.Mitani ,H.Shimamoto ,T.Yamas
hita ,F.Okano , ”Ultrahigh-Definition Video System With
4000
Scanning
Line”,SMPTE
MotionImaging
Journal ,vol.112 ,no.10&11 ,2003 ,p.339-346[2] 西 田 , 市 ヶ 谷 , 黒 住 , 中 須 , “ ス ー パ ー ハ イ ビ ジ ョ ン
MPEG-2 コーデックの開発” 2006 年電子情報通信学会総合大会講演論文集，D-11-26, 2006, p.26