ZEN1752F

ＺＥＮ１７５２Ｆ データシート

株式会社ジーニック(MZ1752G09I)ZENIC INC.

ZEN1752F

Ｌｅｆｔ ｂｌａｎｋ(MZ1752G09I)ZENIC INC.

ZEN1752F
目次
１. 概要..................................................................................................................................................................................................................................1
２. 特徴..................................................................................................................................................................................................................................1
３. ブロック図...................................................................................................................................................................................................................2
４. 端子一覧.....................................................................................................................................................................................................................3
５. ホストインタフェース.........................................................................................................................................................................................4
５.１. ホストアクセス........................................................................................................................................................................................................................................................................4
５.２. 割り込み.........................................................................................................................................................................................................................................................................................4

６. 機能..................................................................................................................................................................................................................................5
６.１. 端子グループ.........................................................................................................................................................................................................................................................................5
６.１.１. 端子グループ構成..........................................................................................................................................................................................................................................................................................................5

６.２. 汎用入出力...............................................................................................................................................................................................................................................................................6
６.２.１. 汎用入出力モジュール............................................................................................................................................................................................................................................................................................6
６.２.２. 入出力方向選択................................................................................................................................................................................................................................................................................................................6
６.２.３. ポート割り込み......................................................................................................................................................................................................................................................................................................................6

６.３. Ｉ２Ｃマスタ......................................................................................................................................................................................................................................................................................7
６.３.１. Ｉ２Ｃブロック構成..................................................................................................................................................................................................................................................................................................................7

６.４. ＳＰＩマスタ......................................................................................................................................................................................................................................................................................8
６.４.１. ＳＰＩブロック構成..................................................................................................................................................................................................................................................................................................................8
６.４.２. 転送データ長..........................................................................................................................................................................................................................................................................................................................8
６.４.３. 転送終了割り込み..........................................................................................................................................................................................................................................................................................................8
６.４.４. セレクト信号アサート選択（オート／マニュアル）..............................................................................................................................................................................................................8
６.４.５. ｂｉｔオーダー選択..................................................................................................................................................................................................................................................................................................................8６.４.６. データの送受信タイミング選択....................................................................................................................................................................................................................................................................8
６.４.７. セレクト信号論理選択...............................................................................................................................................................................................................................................................................................8
６.４.８. ＳＰＩポートの切り替えについて.....................................................................................................................................................................................................................................................................9６.５. ＵＡＲＴ............................................................................................................................................................................................................................................................................................10
６.５.１. ＵＡＲＴブロック構成.....................................................................................................................................................................................................................................................................................................10
６.５.２. ループバック接続..........................................................................................................................................................................................................................................................................................................10６.６. ＰＷＭ..............................................................................................................................................................................................................................................................................................11
６.６.１. ＰＷＭブロック構成.......................................................................................................................................................................................................................................................................................................11
６.６.２. ＰＷＭ分解能........................................................................................................................................................................................................................................................................................................................11
６.６.３. 送出回数選択.....................................................................................................................................................................................................................................................................................................................11
６.６.４. 出力完了割り込み（非連続出力時のみ）.................................................................................................................................................................................................................................11i(MZ1752G09I)ZENIC INC.

ZEN1752F
６.６.５. 出力論理選択.....................................................................................................................................................................................................................................................................................................................11

６.７. 赤外線リモコン..................................................................................................................................................................................................................................................................12６.７.１. 赤外線リモコンブロック構成..........................................................................................................................................................................................................................................................................12６.７.２. ワイズカウンタｂｉｔ長.....................................................................................................................................................................................................................................................................................................12６.７.３. 入力変化割り込み.......................................................................................................................................................................................................................................................................................................12６.７.４. オーバーフロー検出割り込み....................................................................................................................................................................................................................................................................12６.７.５. ノイズフィルタ........................................................................................................................................................................................................................................................................................................................12６.８. カウンタ........................................................................................................................................................................................................................................................................................13
６.８.１. カウンタブロック構成.................................................................................................................................................................................................................................................................................................13
６.８.２. カウンタモード......................................................................................................................................................................................................................................................................................................................14
６.８.３. Ｚ相クリア.....................................................................................................................................................................................................................................................................................................................................14
６.８.４. カウンタイネーブル......................................................................................................................................................................................................................................................................................................14
６.８.５. カウンタラッチ.......................................................................................................................................................................................................................................................................................................................14
６.８.６. カウンタクリア.......................................................................................................................................................................................................................................................................................................................15
６.８.７. 初期値ロード.........................................................................................................................................................................................................................................................................................................................15
６.８.８. 定周期自動ラッチ..........................................................................................................................................................................................................................................................................................................15
６.８.９. エッジ検出（パルス幅カウンタモード時のみ）......................................................................................................................................................................................................................15
６.８.１０. オーバーフロー検出（パルス幅カウンタモード及び単相カウンタモード時のみ）....................................................................................................15
６.８.１１. 異常入力検出................................................................................................................................................................................................................................................................................................................16

７. レジスタ一覧.........................................................................................................................................................................................................17７.１. アドレスマップ.....................................................................................................................................................................................................................................................................17

８. レジスタ説明.........................................................................................................................................................................................................22８.１. システムリセットレジスタ［Ａｄｒ．００ｈ］................................................................................................................................................................................................22８.２. ブロックリセットレジスタ０［Ａｄｒ．０１ｈ］..............................................................................................................................................................................................22８.３. ブロックリセットレジスタ１［Ａｄｒ．０２ｈ］..............................................................................................................................................................................................23
８.４. クロックコントロールレジスタ０［Ａｄｒ．０３ｈ］..............................................................................................................................................................................24
８.５. クロックコントロールレジスタ１［Ａｄｒ．０４ｈ］..............................................................................................................................................................................24
８.６. クロックコントロールレジスタ２［Ａｄｒ．０５ｈ］..............................................................................................................................................................................25
８.７. クロックコントロールレジスタ３［Ａｄｒ．０６ｈ］..............................................................................................................................................................................26
８.８. クロックコントロールレジスタ４［Ａｄｒ．０７ｈ］..............................................................................................................................................................................27
８.９. クロックコントロールレジスタ５［Ａｄｒ．０８ｈ］..............................................................................................................................................................................28
８.１０. クロックコントロールレジスタ６［Ａｄｒ．０９ｈ］.........................................................................................................................................................................29
８.１１. クロックコントロールレジスタ７［Ａｄｒ．０Ａｈ］.........................................................................................................................................................................30
８.１２. クロックコントロールレジスタ８［Ａｄｒ．０Ｂｈ］.........................................................................................................................................................................31８.１３. クロックコントロールレジスタ９［Ａｄｒ．０Ｃｈ］.........................................................................................................................................................................32
８.１４. 割り込みステータスレジスタ０［Ａｄｒ．０Ｄｈ］..........................................................................................................................................................................33
８.１５. 割り込みステータスレジスタ１［Ａｄｒ．０Ｅｈ］..........................................................................................................................................................................34
８.１６. 割り込みイネーブルレジスタ０［Ａｄｒ．０Ｆｈ］.........................................................................................................................................................................35
８.１７. 割り込みイネーブルレジスタ１［Ａｄｒ．１０ｈ］.........................................................................................................................................................................36
８.１８. 端子グループＢ機能選択レジスタ［Ａｄｒ．１１ｈ］.............................................................................................................................................................37
ii(MZ1752G09I)ZENIC INC.

ZEN1752F
８.１９. 端子グループＣ機能選択レジスタ［Ａｄｒ．１２ｈ］.............................................................................................................................................................38
８.２０. ブロックスタンバイレジスタ０［Ａｄｒ．１３ｈ］...............................................................................................................................................................................39
８.２１. ブロックスタンバイレジスタ１［Ａｄｒ．１４ｈ］...............................................................................................................................................................................40
８.２２. ポートアサインレジスタ［Ａｄｒ．１５ｈ］...............................................................................................................................................................................................41
８.２３. ＵＡＲＴループバックレジスタ［Ａｄｒ．１６ｈ］...............................................................................................................................................................................41
８.２４. ポートＡ方向設定レジスタ［Ａｄｒ．２０ｈ］......................................................................................................................................................................................42
８.２５. ポートＡデータレジスタ［Ａｄｒ．２１ｈ］................................................................................................................................................................................................42
８.２６. ポートＡ割り込みステータスレジスタ［Ａｄｒ．２２ｈ］.......................................................................................................................................................42
８.２７. ポートＡ割り込みイネーブルレジスタ［Ａｄｒ．２３ｈ］.....................................................................................................................................................43
８.２８. ポートＡ割り込みエッジ選択レジスタ［Ａｄｒ．２４ｈ］......................................................................................................................................................43
８.２９. ポートＢ方向設定レジスタ＿Ｌ［Ａｄｒ．２５ｈ］.........................................................................................................................................................................44
８.３０. ポートＢ方向設定レジスタ＿Ｈ［Ａｄｒ．２６ｈ］........................................................................................................................................................................44
８.３１. ポートＢデータレジスタ＿Ｌ［Ａｄｒ．２７ｈ］...................................................................................................................................................................................44
８.３２. ポートＢデータレジスタ＿Ｈ［Ａｄｒ．２８ｈ］..................................................................................................................................................................................45
８.３３. ポートＣ方向設定レジスタ＿Ｌ［Ａｄｒ．２９ｈ］.........................................................................................................................................................................45
８.３４. ポートＣ方向設定レジスタ＿Ｈ［Ａｄｒ．２Ａｈ］........................................................................................................................................................................45
８.３５. ポートＣデータレジスタ＿Ｌ［Ａｄｒ．２Ｂｈ］...................................................................................................................................................................................46
８.３６. ポートＣデータレジスタ＿Ｈ［Ａｄｒ．２Ｃｈ］..................................................................................................................................................................................46
８.３７. ポートＤ方向設定レジスタ＿Ｌ［Ａｄｒ．２Ｄｈ］.........................................................................................................................................................................46
８.３８. ポートＤ方向設定レジスタ＿Ｈ［Ａｄｒ．２Ｅｈ］........................................................................................................................................................................47
８.３９. ポートＤデータレジスタ＿Ｌ［Ａｄｒ．２Ｆｈ］....................................................................................................................................................................................47
８.４０. ポートＤデータレジスタ＿Ｈ［Ａｄｒ．３０ｈ］..................................................................................................................................................................................47
８.４１. Ｉ２Ｃプリスケールレジスタ＿Ｌ［Ａｄｒ．４０ｈ］............................................................................................................................................................................48
８.４２. Ｉ２Ｃプリスケールレジスタ＿Ｈ［Ａｄｒ．４１ｈ］...........................................................................................................................................................................48
８.４３. Ｉ２Ｃ割り込みイネーブルレジスタ［Ａｄｒ．４２ｈ］..................................................................................................................................................................48
８.４４. Ｉ２Ｃ割り込みステータスレジスタ［Ａｄｒ．４３ｈ］...................................................................................................................................................................49
８.４５. Ｉ２Ｃ送信データレジスタ［Ａｄｒ．４４ｈ］.............................................................................................................................................................................................49
８.４６. Ｉ２Ｃ受信データレジスタ［Ａｄｒ．４５ｈ］.............................................................................................................................................................................................49
８.４７. Ｉ２Ｃコマンドレジスタ［Ａｄｒ．４６ｈ］........................................................................................................................................................................................................50
８.４８. Ｉ２Ｃステータスレジスタ［Ａｄｒ．４７ｈ］...............................................................................................................................................................................................50
８.４９. ＳＰＩコントロールレジスタ［Ａｄｒ．５０ｈ］..........................................................................................................................................................................................51
８.５０. ＳＰＩ転送スタートレジスタ［Ａｄｒ．５１ｈ］.........................................................................................................................................................................................51
８.５１. ＳＰＩ転送ｂｉｔ長レジスタ［Ａｄｒ．５２ｈ］..................................................................................................................................................................................................52
８.５２. ＳＰＩ割り込みステータスレジスタ［Ａｄｒ．５３ｈ］...................................................................................................................................................................52
８.５３. ＳＰＩ割り込みイネーブルレジスタ［Ａｄｒ．５４ｈ］.................................................................................................................................................................52
８.５４. ＳＰＩ出力データレジスタ０［Ａｄｒ．５５ｈ］........................................................................................................................................................................................53
８.５５. ＳＰＩ出力データレジスタ１［Ａｄｒ．５６ｈ］........................................................................................................................................................................................53
８.５６. ＳＰＩ出力データレジスタ２［Ａｄｒ．５７ｈ］........................................................................................................................................................................................53
８.５７. ＳＰＩ出力データレジスタ３［Ａｄｒ．５８ｈ］........................................................................................................................................................................................53
８.５８. ＳＰＩ入力データレジスタ０［Ａｄｒ．５９ｈ］........................................................................................................................................................................................54
８.５９. ＳＰＩ入力データレジスタ１［Ａｄｒ．５Ａｈ］........................................................................................................................................................................................54
８.６０. ＳＰＩ入力データレジスタ２［Ａｄｒ．５Ｂｈ］.......................................................................................................................................................................................54iii(MZ1752G09I)ZENIC INC.

ZEN1752F
８.６１. ＳＰＩ入力データレジスタ３［Ａｄｒ．５Ｃｈ］........................................................................................................................................................................................54
８.６２. ＳＰＩセレクト信号アサート制御レジスタ［Ａｄｒ．５Ｄｈ］...............................................................................................................................................55
８.６３. ＵＡＲＴ設定レジスタ０（ＲＢＲ／ＴＨＲ／ＤＬＬ）［Ａｄｒ．６０ｈ、６８ｈ、７０ｈ、７８ｈ］.....................................................................56
８.６４. ＵＡＲＴ設定レジスタ１（ＩＥＲ／ＤＬＭ）［Ａｄｒ．６１ｈ、６９ｈ、７１ｈ、７９ｈ］..............................................................................................57
８.６５. ＵＡＲＴ設定レジスタ２（ＩＩＲ／ＦＣＲ）［Ａｄｒ．６２ｈ、６Ａｈ、７２ｈ、７Ａｈ］...................................................................................................58
８.６６. ＵＡＲＴ設定レジスタ３（ＬＣＲ）［Ａｄｒ．６３ｈ、６Ｂｈ、７３ｈ、７Ｂｈ］..................................................................................................................60
８.６７. ＵＡＲＴ設定レジスタ４（ＭＣＲ）［Ａｄｒ．６４ｈ、６Ｃｈ、７４ｈ、７Ｃｈ］................................................................................................................61
８.６８. ＵＡＲＴ設定レジスタ５（ＬＳＲ）［Ａｄｒ．６５ｈ、６Ｄｈ、７５ｈ、７Ｄｈ］..................................................................................................................62
８.６９. ＵＡＲＴ設定レジスタ６（ＭＳＲ）［Ａｄｒ．６６ｈ、６Ｅｈ、７６ｈ、７Ｅｈ］.................................................................................................................63
８.７０. ＵＡＲＴ設定レジスタ７（ＳＣＲ）［Ａｄｒ．６７ｈ、６Ｆｈ、７７ｈ、７Ｆｈ］...................................................................................................................63
８.７１. ＰＷＭコントロールレジスタ［Ａｄｒ．８０ｈ］...................................................................................................................................................................................64
８.７２. ＰＷＭ割り込みステータスレジスタ［Ａｄｒ．８１ｈ］...........................................................................................................................................................65
８.７３. ＰＷＭ割り込みイネーブルレジスタ［Ａｄｒ．８２ｈ］..........................................................................................................................................................65
８.７４. ＰＷＭ出力デューティ設定レジスタ０［Ａｄｒ．８４ｈ］......................................................................................................................................................66
８.７５. ＰＷＭ出力デューティ設定レジスタ１［Ａｄｒ．８５ｈ］......................................................................................................................................................66
８.７６. ＰＷＭ出力デューティ設定レジスタ２［Ａｄｒ．８６ｈ］......................................................................................................................................................66
８.７７. ＰＷＭ出力回数設定レジスタ０［Ａｄｒ．８８ｈ］......................................................................................................................................................................67
８.７８. ＰＷＭ出力回数設定レジスタ１［Ａｄｒ．８９ｈ］......................................................................................................................................................................67
８.７９. ＰＷＭ出力回数設定レジスタ２［Ａｄｒ．８Ａｈ］......................................................................................................................................................................67
８.８０. 赤外線リモコンコントロールレジスタ［Ａｄｒ．９０ｈ］.......................................................................................................................................................68
８.８１. 赤外線リモコンノイズフィルタレジスタ［Ａｄｒ．９１ｈ］...................................................................................................................................................68
８.８２. 赤外線リモコン割り込みステータスレジスタ［Ａｄｒ．９２ｈ］................................................................................................................................69
８.８３. 赤外線リモコン割り込みイネーブルレジスタ［Ａｄｒ．９３ｈ］..............................................................................................................................70
８.８４. 赤外線リモコンＨｉｇｈワイズカウンタ＿Ｌ［Ａｄｒ．９４ｈ］.............................................................................................................................................71
８.８５. 赤外線リモコンＨｉｇｈワイズカウンタ＿Ｈ［Ａｄｒ．９５ｈ］............................................................................................................................................71
８.８６. 赤外線リモコンＬｏｗワイズカウンタ＿Ｌ［Ａｄｒ．９６ｈ］..............................................................................................................................................71
８.８７. 赤外線リモコンＬｏｗワイズカウンタ＿Ｈ［Ａｄｒ．９７ｈ］.............................................................................................................................................71
８.８８. カウンタモードレジスタ０［Ａｄｒ．Ａ０ｈ］...........................................................................................................................................................................................72
８.８９. カウンタモードレジスタ１［Ａｄｒ．Ａ１ｈ］...........................................................................................................................................................................................73
８.９０. カウンタイネーブルレジスタ［Ａｄｒ．Ａ２ｈ］................................................................................................................................................................................74
８.９１. カウンタラッチコマンドレジスタ［Ａｄｒ．Ａ３ｈ］........................................................................................................................................................................75
８.９２. カウンタクリアコマンドレジスタ［Ａｄｒ．Ａ４ｈ］........................................................................................................................................................................77
８.９３. カウンタロードコマンドレジスタ［Ａｄｒ．Ａ５ｈ］........................................................................................................................................................................78
８.９４. カウンタＺ相イネーブルレジスタ［Ａｄｒ．Ａ６ｈ］....................................................................................................................................................................79
８.９５. カウンタ定周期自動ラッチイネーブルレジスタ［Ａｄｒ．Ａ７ｈ］........................................................................................................................80
８.９６. カウンタ割り込みイネーブルレジスタ０［Ａｄｒ．Ａ８ｈ］...............................................................................................................................................81
８.９７. カウンタ割り込みイネーブルレジスタ１［Ａｄｒ．Ａ９ｈ］...............................................................................................................................................82
８.９８. カウンタ割り込みイネーブルレジスタ２［Ａｄｒ．ＡＡｈ］...............................................................................................................................................83
８.９９. カウンタ割り込みイネーブルレジスタ３［Ａｄｒ．ＡＢｈ］..............................................................................................................................................84
８.１００. カウンタ周期レジスタ０＿Ｌ［Ａｄｒ．Ｂ０ｈ］.............................................................................................................................................................................85
８.１０１. カウンタ周期レジスタ０＿Ｈ［Ａｄｒ．Ｂ１ｈ］............................................................................................................................................................................85
８.１０２. カウンタ周期レジスタ１＿Ｌ［Ａｄｒ．Ｂ２ｈ］.............................................................................................................................................................................85iv(MZ1752G09I)ZENIC INC.

ZEN1752F
８.１０３. カウンタ周期レジスタ１＿Ｈ［Ａｄｒ．Ｂ３ｈ］............................................................................................................................................................................86
８.１０４. カウンタ周期レジスタ２＿Ｌ［Ａｄｒ．Ｂ４ｈ］.............................................................................................................................................................................86
８.１０５. カウンタ周期レジスタ２＿Ｈ［Ａｄｒ．Ｂ５ｈ］............................................................................................................................................................................86
８.１０６. カウンタ周期レジスタ３＿Ｌ［Ａｄｒ．Ｂ６ｈ］.............................................................................................................................................................................86
８.１０７. カウンタ周期レジスタ３＿Ｈ［Ａｄｒ．Ｂ７ｈ］............................................................................................................................................................................87
８.１０８. カウンタ割り込みステータスレジスタ０［Ａｄｒ．Ｂ８ｈ］...........................................................................................................................................88
８.１０９. カウンタ割り込みステータスレジスタ１［Ａｄｒ．Ｂ９ｈ］...........................................................................................................................................89
８.１１０. カウンタ割り込みステータスレジスタ２［Ａｄｒ．ＢＡｈ］...........................................................................................................................................90
８.１１１. カウンタ割り込みステータスレジスタ３［Ａｄｒ．ＢＢｈ］..........................................................................................................................................91
８.１１２. カウンタロードデータレジスタ００［Ａｄｒ．Ｃ０ｈ］.............................................................................................................................................................92
８.１１３. カウンタロードデータレジスタ０１［Ａｄｒ．Ｃ１ｈ］.............................................................................................................................................................92
８.１１４. カウンタロードデータレジスタ０２［Ａｄｒ．Ｃ２ｈ］.............................................................................................................................................................92
８.１１５. カウンタロードデータレジスタ１０［Ａｄｒ．Ｃ４ｈ］.............................................................................................................................................................93
８.１１６. カウンタロードデータレジスタ１１［Ａｄｒ．Ｃ５ｈ］.............................................................................................................................................................93
８.１１７. カウンタロードデータレジスタ１２［Ａｄｒ．Ｃ６ｈ］.............................................................................................................................................................93
８.１１８. カウンタロードデータレジスタ２０［Ａｄｒ．Ｃ８ｈ］.............................................................................................................................................................94
８.１１９. カウンタロードデータレジスタ２１［Ａｄｒ．Ｃ９ｈ］.............................................................................................................................................................94
８.１２０. カウンタロードデータレジスタ２２［Ａｄｒ．ＣＡｈ］.............................................................................................................................................................94
８.１２１. カウンタロードデータレジスタ３０［Ａｄｒ．ＣＣｈ］............................................................................................................................................................95
８.１２２. カウンタロードデータレジスタ３１［Ａｄｒ．ＣＤｈ］............................................................................................................................................................95
８.１２３. カウンタロードデータレジスタ３２［Ａｄｒ．ＣＥｈ］.............................................................................................................................................................95
８.１２４. カウンタラッチデータレジスタ００［Ａｄｒ．Ｄ０ｈ］.............................................................................................................................................................96
８.１２５. カウンタラッチデータレジスタ０１［Ａｄｒ．Ｄ１ｈ］.............................................................................................................................................................96
８.１２６. カウンタラッチデータレジスタ０２［Ａｄｒ．Ｄ２ｈ］.............................................................................................................................................................96
８.１２７. カウンタラッチデータレジスタ１０［Ａｄｒ．Ｄ４ｈ］.............................................................................................................................................................97
８.１２８. カウンタラッチデータレジスタ１１［Ａｄｒ．Ｄ５ｈ］.............................................................................................................................................................97
８.１２９. カウンタラッチデータレジスタ１２［Ａｄｒ．Ｄ６ｈ］.............................................................................................................................................................97
８.１３０. カウンタラッチデータレジスタ２０［Ａｄｒ．Ｄ８ｈ］.............................................................................................................................................................98
８.１３１. カウンタラッチデータレジスタ２１［Ａｄｒ．Ｄ９ｈ］.............................................................................................................................................................98
８.１３２. カウンタラッチデータレジスタ２２［Ａｄｒ．ＤＡｈ］.............................................................................................................................................................98
８.１３３. カウンタラッチデータレジスタ３０［Ａｄｒ．ＤＣｈ］.............................................................................................................................................................99
８.１３４. カウンタラッチデータレジスタ３１［Ａｄｒ．ＤＤｈ］.............................................................................................................................................................99
８.１３５. カウンタラッチデータレジスタ３２［Ａｄｒ．ＤＥｈ］.............................................................................................................................................................99

９. 電気的特性.......................................................................................................................................................................................................100
９.１. 絶対最大定格.................................................................................................................................................................................................................................................................100
９.２. 推奨動作条件.................................................................................................................................................................................................................................................................100
９.３. 直流特性................................................................................................................................................................................................................................................................................101
９.４. 交流特性................................................................................................................................................................................................................................................................................102
９.５. タイミングダイアグラム........................................................................................................................................................................................................................................104
９.５.１. クロック.......................................................................................................................................................................................................................................................................................................................................104
９.５.２. リセット.........................................................................................................................................................................................................................................................................................................................................104v(MZ1752G09I)ZENIC INC.

ZEN1752F
９.５.３. ホストインタフェース................................................................................................................................................................................................................................................................................................105
９.５.４. Ｉ２Ｃアクセス........................................................................................................................................................................................................................................................................................................................106
９.５.５. ＳＰＩアクセス........................................................................................................................................................................................................................................................................................................................108９.５.６. ＵＡＲＴ..........................................................................................................................................................................................................................................................................................................................................108９.５.７. ＰＷＭ............................................................................................................................................................................................................................................................................................................................................109
９.５.８. 赤外線リモコン...............................................................................................................................................................................................................................................................................................................109
９.５.９. カウンタ......................................................................................................................................................................................................................................................................................................................................110

１０. パッケージ形状.........................................................................................................................................................................................111
１１. 端子配置..........................................................................................................................................................................................................112
１２. 改訂履歴..........................................................................................................................................................................................................113

vi(MZ1752G09I)ZENIC INC.

ZEN1752F
１. 概要
ZEN1752Fは、映像機器やＦＡ機器等で利用頻度の高い機能を１チップにまとめたマイコン周辺拡張ＬＳＩです。
搭載している機能は、汎用入出力、I2C※マスタ、ＳＰＩ、ＰＷＭ出力、赤外線リモコン入力、ＵＡＲＴ及びパルスカウンタです。
各ブロックを個別にスタンバイ・モードに移行させることが可能であるため、低消費電力システムを実現することができます。
各ペリフェラルの多様な動作レート要求に柔軟に対応するため、各ブロックは２種類のクロックソースから動作クロックを選択することができます（ただし、汎用入出力及びＵＡＲＴはＳＣＬＫ専用）。
※ I2Cはフィリップス社の商標です。なお、本ドキュメントでは以降Ｉ２Ｃと表記します。

２. 特徴○ＣＰＵ Ｉ／Ｆ：８ｂｉｔパラレルインタフェース○汎用入出力ポートＡ：Ｍａｘ４０本（うち３６本が他の信号と兼用）：専用ポート４本（１本毎に入出力／割り込み設定が可能）

ポートＢ：兼用ポート１２本（１本毎に入出力設定が可能）

ポートＣ
ポートＤ
○出力電流容量：兼用ポート１２本（１本毎に入出力設定が可能）：兼用ポート１２本（１本毎に入出力設定が可能）：Ｉｏ＝±４ｍＡ○スタンバイ・モード：ブロックごとに動作クロックを停止可能○Ｉ２Ｃマスタ○ＳＰＩ（４線式シリアル）○ＵＡＲＴ：Ｍａｘ６ｃｈ（切り替えて使用）［ＳＰＩと端子共有］：Ｍａｘ３ｃｈ（切り替えて使用）［Ｉ２Ｃと端子共有］：Ｍａｘ４ｃｈ（独立）○ＰＷＭ
パルス幅精度○赤外線リモコン入力
パルス幅精度：Ｍａｘ３ｃｈ（独立）：８ｂｉｔ：Ｍａｘ１ｃｈ：１６ｂｉｔ○パルスカウンタ
カウント精度
パルス幅カウンタモード
単相カウンタモード
２相カウンタモード：Ｍａｘ１２ｃｈ（単相カウンタモード）、Ｍａｘ４ｃｈ（２相カウンタモード／パルス幅カウンタモード）：８ｂｉｔ（単相カウンタモード）、２４ｂｉｔ（２相カウンタモード）、１２ｂｉｔ（パルス幅カウンタモード）：Ｈｉｇｈ／Ｌｏｗのパルス幅をカウント：アップ信号：ＡＢ相／アップ・ダウン信号○システムクロック○ペリフェラルクロック：Ｍａｘ５０ＭＨｚ：Ｍａｘ２５ＭＨｚ（ただし、ペリフェラルクロックの周波数≦システムクロックの周波数／２）○電源電圧○パッケージ：３．３Ｖ 単一（全入力５Ｖトレラント）：ＬＱＦＰ８０ピン（１２×１２ｍｍ、０．５ｍｍピッチ）

1(MZ1752G09I)ZENIC INC.

ZEN1752F
３. ブロック図ＨＡＤ［７：０］
ＨＣＳＢ
ＨＷＲＢ
ＨＲＤＢ
ＨＤＴ［７：０］
ＨＩＮＴＢ

ホスト Ｉ／Ｆ

汎用入出力ブロック
制御バス

汎用入出力
モジュールＡ

割り込みフラグ

ＰＯＲＴＡ［３：０］

ＰＷＭブロック

ＰＷＭ
モジュール×３

赤外線リモコンブロック
機能選択

ＰＯＲＴＢ［１１：０］

機能選択

ＰＯＲＴＣ［１１：０］

ＵＡＲＴブロック

ＵＡＲＴ
モジュール×４

汎用入出力モジュールＢ
Ｉ２Ｃマスタ
ブロック

ＳＰＩ
ブロック
汎用入出力
モジュールＣ
カウンタブロック

カウンタ
モジュール×４

汎用入出力モジュールＤＳＣＬＫ

ＰＯＲＴD［１１：０］

クロック制御ＰＣＬＫＲＥＳＥＴＢ

図 1．ブロック図2(MZ1752G09I)ZENIC INC.

ZEN1752F
４. 端子一覧
表 1．端子一覧表
ピン番号
１１
５１
３２

記号
ＳＣＬＫ
ＰＣＬＫ
ＲＥＳＥＴＢ

ＨＩＮＴＢ

信号名
Ｓｙｓｔｅｍ Ｃｌｏｃｋ
Ｐｅｒｉｐｈｅｒａｌ Ｃｌｏｃｋ
Ｓｙｓｔｅｍ Ｒｅｓｅｔ
Ｈｏｓｔ
Ｃｈｉｐ ＳｅｌｅｃｔＨｏｓｔ Ｗｒｉｔｅ
Ｈｏｓｔ Ｒｅａｄ
Ｈｏｓｔ
Ａｄｄｒｅｓｓ Ｂｕｓ
Ｈｏｓｔ
Ｄａｔａ Ｂｕｓ
Ｈｏｓｔ Ｉｎｔ Ｏｕｔｐｕｔ

７２

ＨＣＳＢ

６２
６５
１３，９，５３，４９〜４５
７６〜７４，７０，
６０〜５７
６４
８〜７，
４４〜４３
６〜３，
６９〜６６，
２０〜１７
１，７９〜７７，
４１〜３８，
２６〜２４，
２２
５６〜５４，
３７〜３５，
２９〜２７，
１６〜１４
３４，３０
７３，３３，
８０，６１，５０，
２１，１０
６３，５２，４２，
２３，１２，２，
７１，３１

ＨＷＲＢ
ＨＲＤＢ

ＰＯＲＴＡ［３：０］Ｐｏｒｔ ＡＩＮＯＵＴ※１

端子グループＡ（汎用入出力）

ＰＯＲＴＢ［１１：０］

Ｐｏｒｔ ＢＩＮＯＵＴ※１

端子グループＢ（汎用入出力、ＰＷＭ／ＩＲＲＣ／
ＵＡＲＴを選択）

ＰＯＲＴＣ［１１：０］

Ｐｏｒｔ ＣＩＮＯＵＴ※１

端子グループＣ（汎用入出力、Ｉ２Ｃ、ＳＰＩを選択）

ＰＯＲＴＤ［１１：０］

Ｐｏｒｔ ＤＩＮＯＵＴ※１

端子グループＤ（汎用入出力、カウンタを選択）

ＴＥＳＴＢ

Ｔｅｓｔ

ＩＮ

テスト用端子 ※ＶＤＤレベルに固定してください

ＶＤＤ

Ｐｏｗｅｒ

−

電源（＋３．３Ｖ）

ＶＳＳ

Ｇｒｏｕｎｄ−グランド（０Ｖ）

ＨＡＤ［７：０］
ＨＤＴ［７：０］

属性
ＩＮ
ＩＮ
ＩＮ※１

機能
システムクロック
ペリフェラルクロック
システムリセットＩＮ

チップセレクトＩＮＩＮ

ライトストローブ
リードストローブＩＮ

アドレスバスＩＮＯＵＴ※１

データバス

ＯＵＴ

割り込み出力※１ これらの入力バッファはシュミットトリガです。

3(MZ1752G09I)ZENIC INC.

ZEN1752F
５. ホストインタフェース
５.１. ホストアクセス
ホストから ZEN1752Fへのアクセスは、ＨＣＳＢ、ＨＷＲＢ、ＨＲＤＢ、ＨＡＤ［７：０］およびＨＤＴ［７：０］により ZEN1752Fのレジスタにアクセスします。
表 2．ホストアクセス
アクセス
書き込み
読み出し
ＮＯＰ
禁止

ＨＣＳＢ
０
０
１
０

ＨＷＲＢ
０
１
Ｘ
０

ＨＲＤＢ
１
０
Ｘ
０

ＨＡＤ［７：０］
アドレス
アドレス
Ｘ
Ｘ

ＨＤＴ［７：０］
書き込みデータ
読み出しデータＨｉ−Ｚ
不定５.２. 割り込み
ZEN1752Fの各ブロック／モジュールからの割り込み要求をＨＩＮＴＢ端子から出力します。
割り込みの解除は、各ブロック／モジュールの割り込み要因をクリアすることにより、解除されます。
※ＨＩＮＴＢは、Ｌｏｗアクティブです。
１：割り込み要求なし
０：割り込み要求あり

4(MZ1752G09I)ZENIC INC.

ZEN1752F
６. 機能
６.１. 端子グループ
６.１.１. 端子グループ構成
ZEN1752F はグループＡ〜グループＤまで４つの端子グループがあり、各端子グループによって割り当てることができる機能が異なります。
各端子グループの初期状態（リセット後）はＨｉ−Ｚになっていますので、リセット期間も含めてリセット後から端子グループの機能を設定するまでの期間は注意が必要です。必要に応じて、端子を抵抗でプルアップまたはプルダウンしてください。
表 3．端子グループ別機能構成
端子グループ
グループＡ

グループＢ

グループＣ

グループＤ

端子名
ＰＯＲＴＡ［３］ＰＯＲＴＡ［２］ＰＯＲＴＡ［１］ＰＯＲＴＡ［０］ＰＯＲＴＢ［１１］
ＰＯＲＴＢ［１０］
ＰＯＲＴＢ［９］ＰＯＲＴＢ［８］ＰＯＲＴＢ［７］ＰＯＲＴＢ［６］ＰＯＲＴＢ［５］ＰＯＲＴＢ［４］ＰＯＲＴＢ［３］ＰＯＲＴＢ［２］ＰＯＲＴＢ［１］ＰＯＲＴＢ［０］ＰＯＲＴＣ［１１］
ＰＯＲＴＣ［１０］
ＰＯＲＴＣ［９］ＰＯＲＴＣ［８］ＰＯＲＴＣ［７］ＰＯＲＴＣ［６］ＰＯＲＴＣ［５］ＰＯＲＴＣ［４］ＰＯＲＴＣ［３］ＰＯＲＴＣ［２］ＰＯＲＴＣ［１］ＰＯＲＴＣ［０］ＰＯＲＴＤ［１１］ＰＯＲＴＤ［１０］
ＰＯＲＴＤ［９］ＰＯＲＴＤ［８］ＰＯＲＴＤ［７］ＰＯＲＴＤ［６］ＰＯＲＴＤ［５］ＰＯＲＴＤ［４］ＰＯＲＴＤ［３］ＰＯＲＴＤ［２］ＰＯＲＴＤ［１］ＰＯＲＴＤ［０］

Ｉ／Ｏ
Ｉ／Ｏ
Ｉ／Ｏ
Ｉ／Ｏ
Ｉ／Ｏ
Ｉ／Ｏ
Ｉ／Ｏ
Ｉ／Ｏ
Ｉ／Ｏ
Ｉ／Ｏ
Ｉ／Ｏ
Ｉ／Ｏ
Ｉ／Ｏ
Ｉ／Ｏ
Ｉ／Ｏ
Ｉ／Ｏ
Ｉ／Ｏ
Ｉ／Ｏ
Ｉ／Ｏ
Ｉ／Ｏ
Ｉ／Ｏ
Ｉ／Ｏ
Ｉ／Ｏ
Ｉ／Ｏ
Ｉ／Ｏ
Ｉ／Ｏ
Ｉ／Ｏ
Ｉ／Ｏ
Ｉ／Ｏ
Ｉ／Ｏ
Ｉ／Ｏ
Ｉ／Ｏ
Ｉ／Ｏ
Ｉ／Ｏ
Ｉ／Ｏ
Ｉ／Ｏ
Ｉ／Ｏ
Ｉ／Ｏ
Ｉ／Ｏ
Ｉ／Ｏ
Ｉ／Ｏ

選択機能

端子記号

Ｉ／Ｏ

選択機能

端子記号

Ｉ／Ｏ

−

−

−

−

−

−

ＵＲＴ３＿ＲＸ
ＵＲＴ３＿ＴＸ
ＵＲＴ２＿ＲＸ
ＵＲＴ２＿ＴＸ
ＵＲＴ１＿ＲＸ
ＵＲＴ１＿ＴＸ
ＵＲＴ０＿ＲＸ
ＵＲＴ０＿ＴＸ
ＩＲＲＣ
ＰＷＭ２
ＰＷＭ１
ＰＷＭ０
ＳＰＩ＿ＳＣＳＳＰＩ＿ＳＤＯＳＰＩ＿ＳＤＩＳＰＩ＿ＳＣＫＳＰＩ＿ＳＣＳＳＰＩ＿ＳＤＯＳＰＩ＿ＳＤＩＳＰＩ＿ＳＣＫＳＰＩ＿ＳＣＳＳＰＩ＿ＳＤＯＳＰＩ＿ＳＤＩＳＰＩ＿ＳＣＫ
ＣＮＴ３＿Ｚ
ＣＮＴ３＿Ｂ
ＣＮＴ３＿Ａ
ＣＮＴ２＿Ｚ
ＣＮＴ２＿Ｂ
ＣＮＴ２＿Ａ
ＣＮＴ１＿Ｚ
ＣＮＴ１＿Ｂ
ＣＮＴ１＿Ａ
ＣＮＴ０＿Ｚ
ＣＮＴ０＿Ｂ
ＣＮＴ０＿Ａ

Ｉ
Ｏ
Ｉ
Ｏ
Ｉ
Ｏ
Ｉ
Ｏ
Ｉ
Ｏ
Ｏ
Ｏ
Ｏ
Ｏ
Ｉ
Ｏ
Ｏ
Ｏ
Ｉ
Ｏ
Ｏ
Ｏ
Ｉ
Ｏ
Ｉ
Ｉ
Ｉ
Ｉ
Ｉ
Ｉ
Ｉ
Ｉ
Ｉ
Ｉ
Ｉ
Ｉ

−

−

−

ＵＡＲＴ３
ＵＡＲＴ２
ＵＡＲＴ１
ＵＡＲＴ０
ＩＲＲＣ
ＰＷＭ２
ＰＷＭ１
ＰＷＭ０
ＳＰＩ２

ＳＰＩ１

ＳＰＩ０

ＣＮＴ３

ＣＮＴ２

ＣＮＴ１

ＣＮＴ０

5

Ｉ２Ｃ５
Ｉ２Ｃ４
Ｉ２Ｃ３
Ｉ２Ｃ２
Ｉ２Ｃ１
Ｉ２Ｃ０

−

Ｉ２Ｃ＿ＳＤＡ
Ｉ２Ｃ＿ＳＣＬ
Ｉ２Ｃ＿ＳＤＡ
Ｉ２Ｃ＿ＳＣＬ
Ｉ２Ｃ＿ＳＤＡ
Ｉ２Ｃ＿ＳＣＬ
Ｉ２Ｃ＿ＳＤＡ
Ｉ２Ｃ＿ＳＣＬ
Ｉ２Ｃ＿ＳＤＡ
Ｉ２Ｃ＿ＳＣＬ
Ｉ２Ｃ＿ＳＤＡ
Ｉ２Ｃ＿ＳＣＬ

−

Ｉ／Ｏ
Ｏ
Ｉ／Ｏ
Ｏ
Ｉ／Ｏ
Ｏ
Ｉ／Ｏ
Ｏ
Ｉ／Ｏ
Ｏ
Ｉ／Ｏ
Ｏ

−

(MZ1752G09I)ZENIC INC.

ZEN1752F
６.２. 汎用入出力
６.２.１. 汎用入出力モジュール
ZEN1752F はポートＡ〜ポートＤまで４つの汎用入出力モジュールを内蔵しており、それぞれが端子グループＡ〜端子グループＤに割り当てられています。
なお、ポートＡの４本につきましては割り込み入力として使用することも可能です。
表 4．汎用入出力モジュール
汎用入出力モジュール信号名
ＰＯＲＴＡ
ＰＯＲＴＢ
ＰＯＲＴＣ
ＰＯＲＴＤ

入出力
入出力
入出力
入出力
入出力

信号数
４本
１２本
１２本
１２本

備考
割り込み機能あり
ＰＷＭ、ＩＲＲＣ、ＵＡＲＴと汎用入出力兼用
Ｉ２Ｃ、ＳＰＩと汎用入出力兼用
ＣＮＴと汎用入出力兼用

６.２.２. 入出力方向選択
機能選択により汎用入出力モジュールになっている端子の入出力方向をｂｉｔ単位で設定することができます。

６.２.３. ポート割り込み
ポートＡの端子が変化（立ち上がり、立ち下がり）すること（割り込み要因）により割り込み要求を発生させることができます。
割り込み要求はｂｉｔ単位で有効／無効を設定することができ、割り込み要因である端子の変化の方向もｂｉｔ単位で設定することが可能です。
※ポートＡのみの機能です。

6(MZ1752G09I)ZENIC INC.

ZEN1752F
６.３. Ｉ２Ｃマスタ
６.３.１. Ｉ２Ｃブロック構成
ZEN1752F はＩ２Ｃブロック内に１つのＩ２Ｃマスタモジュールを内蔵し、６組のＩ２Ｃマスタポートを有しています。各Ｉ２Ｃマスタ
ポートは同時には使用することはできません。レジスタ設定によって１ポートのみ有効になります。
※マルチマスタバスとしては機能しませんので（アービトレーション不可、クロック同期認識不可）、他のマスタデバイスは接続できません。
表 5．Ｉ２Ｃモジュール機能信号構成
Ｉ２Ｃモジュール信号名
Ｉ２Ｃ＿ＳＣＬ
Ｉ２Ｃ＿ＳＤＡ

入出力
出力
入出力

信号数
１本
１本

備考
Ｉ２Ｃバス クロックＩ２Ｃバス データ

7

(MZ1752G09I)ZENIC INC.

ZEN1752F
６.４. ＳＰＩマスタ
６.４.１. ＳＰＩブロック構成
ZEN1752F はＳＰＩブロック内に１つのＳＰＩマスタモジュールを内蔵し、３組のＳＰＩマスタポートを有しています。各ＳＰＩマスタ
ポートは同時には使用することはできません。レジスタ設定によって１ポートのみ有効になります。
表 6．ＳＰＩモジュール機能信号構成
ＳＰＩモジュール信号名
ＳＰＩ＿ＳＣＫＳＰＩ＿ＳＤＩＳＰＩ＿ＳＤＯＳＰＩ＿ＳＣＳ

入出力
出力
入力
出力
出力

信号数
１本
１本
１本
１本

備考
ＳＰＩ シリアル転送クロック
ＳＰＩ シリアル転送入力データ
ＳＰＩ シリアル転送出力データ
ＳＰＩ シリアル転送セレクト

６.４.２. 転送データ長
最長３２ｂｉｔまでの転送が一度に可能です。

６.４.３. 転送終了割り込み
１回の転送が終了した際に割り込み要求を発生させることができます。

６.４.４. セレクト信号アサート選択（オート／マニュアル）
有効になっているＳＰＩポートのＳＰＩ＿ＳＣＳ信号を転送中自動的にアサートするか、レジスタによるマニュアルコントロールにするかを選択できます。

６.４.５. ｂｉｔオーダー選択
シリアルデータの送受信に関して、ＭＳＢとＬＳＢのどちらから先に出力するかを選択できます。

６.４.６. データの送受信タイミング選択
ＳＰＩシリアル転送クロックの立ち上がりまたは立ち下がりに同期して、データの送受信を行うことができます。
タイミングは送信／受信個別に選択可能です。

６.４.７. セレクト信号論理選択
ＳＰＩ＿ＳＣＳ信号の論理を正／負選択可能です。

8(MZ1752G09I)ZENIC INC.

ZEN1752F
６.４.８. ＳＰＩポートの切り替えについて
端子グループ機能選択レジスタにおいてＳＰＩブロックが選択されている状態で、ポートアサインレジスタ（１５ｈ）のＳＰＩＰＡＳにより選択されていないＳＰＩ端子出力は、Ｈｉ−Ｚ状態になります。ＳＰＩのセレクト信号（ＳＰＩ＿ＳＣＳ）の極性が異なるデバイス間で切替を行う場合、いったんポートアサインレジスタ（１５ｈ）に３０ｈを書き込み、全ＳＰＩポートをＨｉ−Ｚ状態にすることにより、ポート切り替え時に意図せずＳＰＩデバイスをアクティブ状態にすることが避けられます。ただし、ＳＰＩの端子は、接続するデバイスの仕様を考慮し適切にプルアップまたはプルダウンしてください。

9(MZ1752G09I)ZENIC INC.

ZEN1752F
６.５. ＵＡＲＴ
６.５.１. ＵＡＲＴブロック構成
ZEN1752FはＵＡＲＴブロック内に４つのＵＡＲＴモジュールを内蔵しています。
各ＵＡＲＴモジュールは、ＳＣＬＫのみで動作します。ＰＣＬＫでは動作しません。
表 7．ＵＡＲＴモジュール機能信号構成
ＵＡＲＴモジュール信号名
ＵＲＴ＿ＴＸ
ＵＲＴ＿ＲＸ

入出力
出力
入力

信号数
１本
１本

備考
ＵＡＲＴ 送信データ
ＵＡＲＴ 受信データ

６.５.２. ループバック接続
各モジュール単体でのループバックとは別に、２つのＵＡＲＴモジュール（０と１の接続：ＵＲＴ０＿ＴＸ→ＵＲＴ１＿ＲＸ、ＵＲＴ１＿ＴＸ→ＵＲＴ０＿ＲＸ、２と３の接続：ＵＲＴ２＿ＴＸ→ＵＲＴ３＿ＲＸ、ＵＲＴ３＿ＴＸ→ＵＲＴ２＿ＲＸ）を ZEN1752F 内でループバッ
ク接続することができます。

10(MZ1752G09I)ZENIC INC.

ZEN1752F
６.６. ＰＷＭ
６.６.１. ＰＷＭブロック構成
ZEN1752FはＰＷＭブロック内に３つのＰＷＭモジュールを内蔵しています。
各ＰＷＭモジュールは、独立したクロックで動作します。
表 8．ＰＷＭモジュール機能信号構成
ＰＷＭモジュール信号名
ＰＷＭ

入出力
出力

信号数
１本

備考
ＰＷＭ パルス出力データ

６.６.２. ＰＷＭ分解能
ＰＷＭのパルス周期の分解能は８ｂｉｔです。デューティ設定は動作中に変更可能です。

６.６.３. 送出回数選択設定されたデューティ比のパルスを何回（ＰＷＭパルス周期回）送出するかを設定できます。
設定範囲は１〜２５５及び連続です。

６.６.４. 出力完了割り込み（非連続出力時のみ）出力が完了したタイミングで割り込み要求を発生させることが可能です。

６.６.５. 出力論理選択
ＰＷＭ信号の出力論理を選択できます。

11(MZ1752G09I)ZENIC INC.

ZEN1752F
６.７. 赤外線リモコン
６.７.１. 赤外線リモコンブロック構成
ZEN1752F は赤外線リモコンブロック内に１つの赤外線リモコン受信モジュールを内蔵しています。このモジュールはプリス
ケーラ、Ｈｉｇｈ／Ｌｏｗワイズカウンタ及びノイズフィルタから構成されます。
表 9．赤外線リモコンモジュール機能信号構成
赤外線リモコンモジュール信号名
ＩＲＲＣ

入出力
入力

信号数
１本

備考
ＩＲリモコン 入力データ

６.７.２. ワイズカウンタｂｉｔ長Ｈｉｇｈワイズ、Ｌｏｗワイズとも１６ｂｉｔのカウンタで入力信号のパルス幅をカウント可能です。

６.７.３. 入力変化割り込み
赤外線リモコン信号の入力変化ごとに割り込み要求を発生させることができます（ただし、有効な値がカウンタに格納されていない場合には自動的に割り込み要求をマスクします）。割り込み要因として、端子の立ち上がり／立ち下がり検出を独立して設定可能です。

６.７.４. オーバーフロー検出割り込み
ワイズカウンタがオーバーフローした場合に割り込みを出すことができます。Ｈｉｇｈワイズ／Ｌｏｗワイズ独立して設定可能です。なお、オーバーフローした場合ワイズカウンタの値は０ｈで保持されます。

６.７.５. ノイズフィルタ
赤外線リモコン信号のノイズを除去します。設定数以下のクロック幅のパルスは無視されます。Ｈｉｇｈパルス／Ｌｏｗパルス独立して設定可能です。

12(MZ1752G09I)ZENIC INC.

ZEN1752F
６.８. カウンタ
６.８.１. カウンタブロック構成
ZEN1752F はカウンタブロック内に４つのカウンタモジュールを内蔵し、各モジュールはさらに３つの８ｂｉｔのカウンタユニットから構成されます。単相カウンタモード時には各ユニットが独立して有効になり８ｂｉｔのアップカウンタ３ｃｈ．、２相カウンタモード時には３ユニットまとめて２４ｂｉｔのアップダウンカウンタ１ｃｈ．、パルス幅カウンタモード時は３ユニットまとめて１２ｂｉｔのＬｏｗパルス幅
及び１２ｂｉｔのＨｉｇｈパルス幅カウンタ１ｃｈ．として利用できます。
表 10．カウンタモジュール機能信号構成
入出力

信号数

入力

１本

単相カウンタモード
アップパルス

ＣＮＴ＿Ｂ

入力

１本

アップパルス

ＣＮＴ＿Ｚ

入力

１本

アップパルス

ＣＮＴモジュール信
号名
ＣＮＴ＿Ａ

２相カウンタモード
Ａ相パルス／アップパルス
Ｂ相パルス／ダウンパルス
Ｚ相パルス／クリアパルス

パルス幅カウンタ
モード
カウント対象信号（Ｌｏｗ／Ｈｉｇｈ幅）未使用（汎用入出力として使用可）
未使用（汎用入出力として使用可）

表 11．カウンタ構成
カウンタモジュールカウンタモジュール０

カウンタモジュール１

カウンタモジュール２カウンタモジュール３

カウンタユニット００
カウンタユニット０１
カウンタユニット０２

単相カウンタ
モード
ｃｈ．０
ｃｈ．１
ｃｈ．２

２相カウンタモード
ｃｈ．０（下位ｂｙｔｅ）
ｃｈ．０（中位ｂｙｔｅ）
ｃｈ．０（上位ｂｙｔｅ）

カウンタユニット１０
カウンタユニット１１
カウンタユニット１２

ｃｈ．３
ｃｈ．４
ｃｈ．５

ｃｈ．１（下位ｂｙｔｅ）
ｃｈ．１（中位ｂｙｔｅ）
ｃｈ．１（上位ｂｙｔｅ）

カウンタユニット２０
カウンタユニット２１
カウンタユニット２２

ｃｈ．６
ｃｈ．７
ｃｈ．８

ｃｈ．２（下位ｂｙｔｅ）
ｃｈ．２（中位ｂｙｔｅ）
ｃｈ．２（上位ｂｙｔｅ）

カウンタユニット３０
カウンタユニット３１
カウンタユニット３２

ｃｈ．９
ｃｈ．１０
ｃｈ．１１

ｃｈ．３（下位ｂｙｔｅ）
ｃｈ．３（中位ｂｙｔｅ）
ｃｈ．３（上位ｂｙｔｅ）

カウンタユニット

13

パルス幅カウンタモード
ｃｈ．０（Ｌｏｗパルス幅［７：０］）
ｃｈ．０（Ｈｉｇｈパルス幅［７：０］）
ｃｈ．０（Ｈｉｇｈパルス幅［１１：８］＋
Ｌｏｗパルス幅［１１：８］）
ｃｈ．１（Ｌｏｗパルス幅［７：０］）
ｃｈ．１（Ｈｉｇｈパルス幅［７：０］）
ｃｈ．１（Ｈｉｇｈパルス幅［１１：８］＋
Ｌｏｗパルス幅［１１：８］）
ｃｈ．２（Ｌｏｗパルス幅［７：０］）
ｃｈ．２（Ｈｉｇｈパルス幅［７：０］）
ｃｈ．２（Ｈｉｇｈパルス幅［１１：８］＋
Ｌｏｗパルス幅［１１：８］）
ｃｈ．３（Ｌｏｗパルス幅［７：０］）
ｃｈ．３（Ｈｉｇｈパルス幅［７：０］）
ｃｈ．３（Ｈｉｇｈパルス幅［１１：８］＋
Ｌｏｗパルス幅［１１：８］）(MZ1752G09I)ZENIC INC.

ZEN1752F
６.８.２. カウンタモード
ZEN1752Fは下表のようなカウンタモードに対応しています。
表 12．カウンタモード
カウンタモード
単相

パルス入力形式

カウント逓倍Ｚ相クリア

アップパルス−なし

アップダウンパルス

−

あり

１逓倍

あり

４逓倍

あり

−

−

２相
Ａ／Ｂ相パルス

パルス幅

カウント対象信号

カウンタ動作
ＣＮＴ＿Ａ（Ｂ、Ｚ）入力の立ち上がりエッジでカウントします。
ＣＮＴ＿Ａ入力及びＣＮＴ＿Ｂ入力の立ち上がりエッジでカウントします。
ＣＮＴ＿Ａ入力のエッジ変化（ＣＮＴ＿Ｂ入力
がＬ時のみ）でカウントします。
ＣＮＴ＿Ａ入力及びＣＮＴ＿Ｂ入力のエッジ変化でカウントします。
ＣＮＴ＿ＡのＬｏｗ幅およびＨｉｇｈ幅をカウントします。

６.８.３. Ｚ相クリア
２相カウンタモードに設定されているカウンタモジュールはＣＮＴ＿Ｚ入力の立ち上がりエッジで当該カウンタをクリアできます。
本機能は有効／無効を設定できます。

６.８.４. カウンタイネーブル
カウント動作を停止／起動することができます。このイネーブル動作はカウンタモジュールごとに個別に可能ですが、単相カ
ウンタモードに設定されている場合、１つのモジュール内の３ｃｈ．の単相カウンタは同時に停止／起動されます。なお、カウント
動作の停止／起動にかかわらず、カウンタラッチ、カウンタクリア及び初期値ロードは常に可能です。

６.８.５. カウンタラッチ
カウンタ値を２４ｂｉｔ一括してラッチレジスタに格納できます。読み出し中にカウンタ値が変動するのを防ぐため、まずラッチコ
マンドを実行しカウンタ値をラッチデータレジスタに取り込んでから読み取ります。このラッチ動作はカウンタモジュールごとに個別に可能ですが、単相カウンタモードに設定されている場合、１つのモジュール内の３ｃｈ．の単相カウンタは同時にラッチされます。なお、定周期自動ラッチ及びパルス幅カウンタモード時は所定のタイミングで自動的にラッチされますので、読み出しの際に事前にカウンタラッチコマンドを実行する必要はありません。

14(MZ1752G09I)ZENIC INC.

ZEN1752F
６.８.６. カウンタクリア
カウンタ値をクリアすることができます。このクリア動作はカウンタモジュールごとに個別に可能ですが、単相カウンタモードに設定されている場合、１つのモジュール内の３ｃｈ．の単相カウンタは同時に０ｈにクリアされます。また、パルス幅カウンタモードの場合、Ｈｉｇｈパルス幅カウンタ及びＬｏｗパルス幅カウンタの両方とも同時にクリアされます。
なお、定周期自動ラッチ機能がイネーブルになっている場合は、カウンタと共に定周期用カウンタも同時にクリアします。この機能により、最初の周期におけるカウンタ値から正確な値を取得することが可能になります。

６.８.７. 初期値ロード
事前にロードデータレジスタに書き込んでおいた２４ｂｉｔの初期値を一括してカウンタにロードできます。このロード動作はカ
ウンタモジュールごとに個別に可能ですが、単相カウンタモードに設定されている場合、１つのモジュール内の３ｃｈ．の単相カウンタは同時に初期値ロードされます。なお、パルス幅カウンタモード時も、同時に３つのユニットにロードされますのでご注意ください。

６.８.８. 定周期自動ラッチ
各カウンタモジュールについて、あらかじめ設定した周期ごとに入力されたパルスの数をカウンタ値として読み出すことができます。この周期はカウンタ周期設定レジスタによって設定されたクロック数（２５６〜１６７７６９６０：２５６の倍数）で決定されます。
この周期毎にカウンタ値をラッチレジスタに格納します。このときカウンタはリセットされ、その後自動的にカウントを再開します。
リセット時にアップ（またはダウン）しなければならない場合、カウンタ値は１ｈ（またはＦＦｈ［単相カウンタモード］、ＦＦＦＦＦＦｈ［２相カウンタモード］）にセットされます。また、本設定が有効なとき、カウンタ値がラッチレジスタに格納される毎に割り込み要求を発生させることも可能です。

６.８.９. エッジ検出（パルス幅カウンタモード時のみ）
パルス幅カウンタモードに設定されているカウンタモジュールについては、立ち上がり及び立ち下がりエッジの入力を検出した場合に割り込み要求を発生させることが可能です（立ち上がりと立ち下がりは個別に設定できます）。なお、このエッジ検出
動作はカウンタモジュールが停止状態のときも有効です。

６.８.１０. オーバーフロー検出（パルス幅カウンタモード及び単相カウンタモード時のみ）
単相カウンタモードに設定されているカウンタモジュールについては、いずれかのカウンタユニットのカウンタ値がオーバーフローした場合に割り込み要求を発生させることが可能です。ただし、割り込み要求の有効／無効はカウンタモジュールごとの設定となります（カウンタユニットごとに独立した設定はできません）。なお、カウンタ値がオーバーフローした場合、単相カウ
ンタモード時はカウント動作は継続し、パルス幅カウンタモード時は０ｈが保持されます（ただし、次の立ち上がりないし立ち下がりエッジが入力されるとカウント動作を再開します）。

15(MZ1752G09I)ZENIC INC.

ZEN1752F
６.８.１１. 異常入力検出
ZEN1752F はＡＢ相入力が正常な位相遷移状態を行っているかどうかを検出する機能を有しています。この機能は２相カウンタモード（ＡＢ相入力）のときのみ有効です。また異常入力検出時には、カウンタ値の信頼性は失われます。例えば、下図で示すような異常な遷移状態が起こると異常入力ステータスレジスタの値が １ となり異常入力（ＡＩ）フラグが発生します。この異常な遷移状態の原因には次のようなことが考えられます。
（１）

ＡＢ相入力Ａ、Ｂの周波数が、システムクロック周波数の１／４を超えたために、正確に位相遷移状態をクロックでサンプリングできなくなった場合（２） ラインノイズが混入し、入力パルス変化として観測され異常な遷移状態と判断した場合（ＣＬＫ↑によるサンプリング）
Ａ

０

１

１

０

０

Ｂ

０

０

１

１

０

１

１

１
１
↑
ＡＩ（ＡＢ：００→１１）

０１

図 2．ＡＢ相入力の異常検出例

ＡＢ ： ００

ＡＢ ： ０１：：

ＡＢ ： １０

正規の状態遷移
異常な状態遷移ＡＢ ： １１
図 3．ＡＢ相入力の状態遷移例

16(MZ1752G09I)ZENIC INC.

ZEN1752F
７. レジスタ一覧
７.１. アドレスマップ
表１３〜１７に ZEN1752Fのアドレスマッピングを示します。各レジスタの詳細は８章を参照してください。
表 13．アドレスマッピング（その１）
アドレス（ｈ）
００
０１
０２
０３
０４
０５
０６
０７
０８
０９
０Ａ
０Ｂ
０Ｃ
０Ｄ
０Ｅ
０Ｆ
１０
１１
１２
１３
１４
１５
１６
１７〜１Ｆ

名称
システムリセットレジスタ
ブロックリセットレジスタ０
ブロックリセットレジスタ１
クロックコントロールレジスタ０
クロックコントロールレジスタ１
クロックコントロールレジスタ２
クロックコントロールレジスタ３
クロックコントロールレジスタ４
クロックコントロールレジスタ５
クロックコントロールレジスタ６
クロックコントロールレジスタ７
クロックコントロールレジスタ８
クロックコントロールレジスタ９
割り込みステータスレジスタ０
割り込みステータスレジスタ１
割り込みイネーブルレジスタ０
割り込みイネーブルレジスタ１
端子グループＢ端子機能選択レジスタ
端子グループＣ端子機能選択レジスタ
ブロックスタンバイレジスタ０
ブロックスタンバイレジスタ１
ポートアサインレジスタ
ＵＡＲＴループバックレジスタ
予約

17

リセット値
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
３０ｈ
００ｈ
−

Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ
Ｒ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
−

(MZ1752G09I)ZENIC INC.

ZEN1752F
表 14．アドレスマッピング（その２）アドレス（ｈ）
２０
２１
２２
２３
２４
２５
２６
２７
２８
２９
２Ａ
２Ｂ
２Ｃ
２Ｄ
２Ｅ
２Ｆ
３０
３１〜３Ｆ
４０
４１
４２
４３
４４
４５
４６
４７
４８〜４Ｆ
５０
５１
５２
５３
５４
５５
５６
５７
５８
５９
５Ａ
５Ｂ
５Ｃ
５Ｄ
５Ｅ〜５Ｆ

名称
ポートＡ方向設定レジスタ
ポートＡデータレジスタ
ポートＡ割り込みステータスレジスタ
ポートＡ割り込みイネーブルレジスタ
ポートＡ割り込みエッジ選択レジスタ
ポートＢ方向設定レジスタ＿Ｌ
ポートＢ方向設定レジスタ＿Ｈ
ポートＢデータレジスタ＿Ｌ
ポートＢデータレジスタ＿Ｈ
ポートＣ方向設定レジスタ＿Ｌ
ポートＣ方向設定レジスタ＿Ｈ
ポートＣデータレジスタ＿Ｌ
ポートＣデータレジスタ＿Ｈ
ポートＤ方向設定レジスタ＿Ｌ
ポートＤ方向設定レジスタ＿Ｈ
ポートＤデータレジスタ＿Ｌ
ポートＤデータレジスタ＿Ｈ
予約
Ｉ２Ｃプリスケールレジスタ＿Ｌ
Ｉ２Ｃプリスケールレジスタ＿Ｈ
Ｉ２Ｃ割り込みイネーブルレジスタ
Ｉ２Ｃ割り込みステータスレジスタ
Ｉ２Ｃ送信データレジスタ
Ｉ２Ｃ受信データレジスタ
Ｉ２Ｃコマンドレジスタ
Ｉ２Ｃステータスレジスタ
予約
ＳＰＩコントロールレジスタ
ＳＰＩ転送スタートレジスタ
ＳＰＩ転送ｂｉｔ長レジスタ
ＳＰＩ割り込みステータスレジスタ
ＳＰＩ割り込みイネーブルレジスタ
ＳＰＩ出力データレジスタ０［７：０］
ＳＰＩ出力データレジスタ１［１５：８］
ＳＰＩ出力データレジスタ２［２３：１６］
ＳＰＩ出力データレジスタ３［３１：２４］
ＳＰＩ入力データレジスタ０［７：０］
ＳＰＩ入力データレジスタ１［１５：８］
ＳＰＩ入力データレジスタ２［２３：１６］
ＳＰＩ入力データレジスタ３［３１：２４］
ＳＰＩセレクト信号アサート制御レジスタ
予約

18

リセット値
０Ｆｈ
００ｈ
００ｈ
００ｈ
００ｈ
ＦＦｈ
０Ｆｈ
００ｈ
００ｈ
ＦＦｈ
０Ｆｈ
００ｈ
００ｈ
ＦＦｈ
０Ｆｈ
００ｈ
００ｈ
−
０１ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
−
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
−

Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
−
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ
Ｒ／Ｗ
Ｒ
−
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ
Ｒ
Ｒ
Ｒ
Ｒ／Ｗ
−

(MZ1752G09I)ZENIC INC.

ZEN1752F
表 15．アドレスマッピング（その３）
アドレス（ｈ）
６０
６１
６２
６３
６４
６５
６６
６７
６８
６９
６Ａ
６Ｂ
６Ｃ
６Ｄ
６Ｅ
６Ｆ
７０
７１
７２
７３
７４
７５
７６
７７
７８
７９
７Ａ
７Ｂ
７Ｃ
７Ｄ
７Ｅ
７Ｆ
８０
８１
８２
８３
８４
８５
８６
８７
８８
８９
８Ａ
８Ｂ〜８Ｆ

名称
ＵＡＲＴ設定レジスタ０（ｆｏｒ ＵＡＲＴモジュール０）
ＵＡＲＴ設定レジスタ１（ｆｏｒ ＵＡＲＴモジュール０）
ＵＡＲＴ設定レジスタ２（ｆｏｒ ＵＡＲＴモジュール０）
ＵＡＲＴ設定レジスタ３（ｆｏｒ ＵＡＲＴモジュール０）
ＵＡＲＴ設定レジスタ４（ｆｏｒ ＵＡＲＴモジュール０）
ＵＡＲＴ設定レジスタ５（ｆｏｒ ＵＡＲＴモジュール０）
ＵＡＲＴ設定レジスタ６（ｆｏｒ ＵＡＲＴモジュール０）
ＵＡＲＴ設定レジスタ７（ｆｏｒ ＵＡＲＴモジュール０）
ＵＡＲＴ設定レジスタ０（ｆｏｒ ＵＡＲＴモジュール１）
ＵＡＲＴ設定レジスタ１（ｆｏｒ ＵＡＲＴモジュール１）
ＵＡＲＴ設定レジスタ２（ｆｏｒ ＵＡＲＴモジュール１）
ＵＡＲＴ設定レジスタ３（ｆｏｒ ＵＡＲＴモジュール１）
ＵＡＲＴ設定レジスタ４（ｆｏｒ ＵＡＲＴモジュール１）
ＵＡＲＴ設定レジスタ５（ｆｏｒ ＵＡＲＴモジュール１）
ＵＡＲＴ設定レジスタ６（ｆｏｒ ＵＡＲＴモジュール１）
ＵＡＲＴ設定レジスタ７（ｆｏｒ ＵＡＲＴモジュール１）
ＵＡＲＴ設定レジスタ０（ｆｏｒ ＵＡＲＴモジュール２）
ＵＡＲＴ設定レジスタ１（ｆｏｒ ＵＡＲＴモジュール２）
ＵＡＲＴ設定レジスタ２（ｆｏｒ ＵＡＲＴモジュール２）
ＵＡＲＴ設定レジスタ３（ｆｏｒ ＵＡＲＴモジュール２）
ＵＡＲＴ設定レジスタ４（ｆｏｒ ＵＡＲＴモジュール２）
ＵＡＲＴ設定レジスタ５（ｆｏｒ ＵＡＲＴモジュール２）
ＵＡＲＴ設定レジスタ６（ｆｏｒ ＵＡＲＴモジュール２）
ＵＡＲＴ設定レジスタ７（ｆｏｒ ＵＡＲＴモジュール２）
ＵＡＲＴ設定レジスタ０（ｆｏｒ ＵＡＲＴモジュール３）
ＵＡＲＴ設定レジスタ１（ｆｏｒ ＵＡＲＴモジュール３）
ＵＡＲＴ設定レジスタ２（ｆｏｒ ＵＡＲＴモジュール３）
ＵＡＲＴ設定レジスタ３（ｆｏｒ ＵＡＲＴモジュール３）
ＵＡＲＴ設定レジスタ４（ｆｏｒ ＵＡＲＴモジュール３）
ＵＡＲＴ設定レジスタ５（ｆｏｒ ＵＡＲＴモジュール３）
ＵＡＲＴ設定レジスタ６（ｆｏｒ ＵＡＲＴモジュール３）
ＵＡＲＴ設定レジスタ７（ｆｏｒ ＵＡＲＴモジュール３）
ＰＷＭコントロールレジスタ
ＰＷＭ割り込みステータスレジスタ
ＰＷＭ割り込みイネーブルレジスタ
予約
ＰＷＭ出力デューティ設定レジスタ０
ＰＷＭ出力デューティ設定レジスタ１
ＰＷＭ出力デューティ設定レジスタ２
予約
ＰＷＭ出力回数設定レジスタ０
ＰＷＭ出力回数設定レジスタ１
ＰＷＭ出力回数設定レジスタ２
予約
19

リセット値
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
６０ｈ
ＦＢｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
６０ｈ
ＦＢｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
６０ｈ
ＦＢｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
６０ｈ
ＦＢｈ
００ｈ
００ｈ
００ｈ
００ｈ
−
００ｈ
００ｈ
００ｈ
−
００ｈ
００ｈ
００ｈ
−

Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
−
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
−
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
−

(MZ1752G09I)ZENIC INC.

ZEN1752F
表 16．アドレスマッピング（その４）アドレス（ｈ）
９０
９１
９２
９３
９４
９５
９６
９７
９８〜９Ｆ
Ａ０
Ａ１
Ａ２
Ａ３
Ａ４
Ａ５
Ａ６
Ａ７
Ａ８
Ａ９
ＡＡ
ＡＢ
ＡＣ〜ＡＦ
Ｂ０
Ｂ１
Ｂ２
Ｂ３
Ｂ４
Ｂ５
Ｂ６
Ｂ７
Ｂ８
Ｂ９
ＢＡ
ＢＢ
ＢＣ〜ＢＦ
Ｃ０
Ｃ１
Ｃ２
Ｃ３
Ｃ４
Ｃ５
Ｃ６
Ｃ７

名称
赤外線リモコンコントロールレジスタ
赤外線リモコンノイズフィルタレジスタ
赤外線リモコン割り込みステータスレジスタ
赤外線リモコン割り込みイネーブルレジスタ
赤外線リモコンＨｉｇｈワイズカウンタ＿Ｌ
赤外線リモコンＨｉｇｈワイズカウンタ＿Ｈ
赤外線リモコンＬｏｗワイズカウンタ＿Ｌ
赤外線リモコンＬｏｗワイズカウンタ＿Ｈ
予約
カウンタモードレジスタ０
カウンタモードレジスタ１
カウンタイネーブルレジスタ
カウンタラッチコマンドレジスタ
カウンタクリアコマンドレジスタ
カウンタロードコマンドレジスタ
カウンタＺ相イネーブルレジスタ
カウンタ定周期自動ラッチイネーブルレジスタ
カウンタ割り込みイネーブルレジスタ０
カウンタ割り込みイネーブルレジスタ１
カウンタ割り込みイネーブルレジスタ２
カウンタ割り込みイネーブルレジスタ３
予約
カウンタ周期設定レジスタ０＿Ｌ
カウンタ周期設定レジスタ０＿Ｈ
カウンタ周期設定レジスタ１＿Ｌ
カウンタ周期設定レジスタ１＿Ｈ
カウンタ周期設定レジスタ２＿Ｌ
カウンタ周期設定レジスタ２＿Ｈ
カウンタ周期設定レジスタ３＿Ｌ
カウンタ周期設定レジスタ３＿Ｈ
カウンタ割り込みステータスレジスタ０
カウンタ割り込みステータスレジスタ１
カウンタ割り込みステータスレジスタ２
カウンタ割り込みステータスレジスタ３
予約
カウンタロードデータレジスタ００
カウンタロードデータレジスタ０１
カウンタロードデータレジスタ０２
予約
カウンタロードデータレジスタ１０
カウンタロードデータレジスタ１１
カウンタロードデータレジスタ１２
予約
20

リセット値
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
−
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
−
０１ｈ
００ｈ
０１ｈ
００ｈ
０１ｈ
００ｈ
０１ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
−
００ｈ
００ｈ
００ｈ
−
００ｈ
００ｈ
００ｈ
−

Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ
Ｒ
Ｒ
Ｒ
−
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
−
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
−
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
−
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
−

(MZ1752G09I)ZENIC INC.

ZEN1752F
表 17．アドレスマッピング（その５）アドレス（ｈ）
Ｃ８
Ｃ９
ＣＡ
ＣＢ
ＣＣ
ＣＤ
ＣＥ
ＣＦ
Ｄ０
Ｄ１
Ｄ２
Ｄ３
Ｄ４
Ｄ５
Ｄ６
Ｄ７
Ｄ８
Ｄ９
ＤＡ
ＤＢ
ＤＣ
ＤＤ
ＤＥ
ＤＦ
Ｅ０〜ＦＦ

名称
カウンタロードデータレジスタ２０
カウンタロードデータレジスタ２１
カウンタロードデータレジスタ２２
予約
カウンタロードデータレジスタ３０
カウンタロードデータレジスタ３１
カウンタロードデータレジスタ３２
予約
カウンタラッチデータレジスタ００
カウンタラッチデータレジスタ０１
カウンタラッチデータレジスタ０２
予約
カウンタラッチデータレジスタ１０
カウンタラッチデータレジスタ１１
カウンタラッチデータレジスタ１２
予約
カウンタラッチデータレジスタ２０
カウンタラッチデータレジスタ２１
カウンタラッチデータレジスタ２２
予約
カウンタラッチデータレジスタ３０
カウンタラッチデータレジスタ３１
カウンタラッチデータレジスタ３２
予約
予約

21

リセット値
００ｈ
００ｈ
００ｈ
−
００ｈ
００ｈ
００ｈ
−
００ｈ
００ｈ
００ｈ
−
００ｈ
００ｈ
００ｈ
−
００ｈ
００ｈ
００ｈ
−
００ｈ
００ｈ
００ｈ
−
−

Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
−
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
−
Ｒ
Ｒ
Ｒ
−
Ｒ
Ｒ
Ｒ
−
Ｒ
Ｒ
Ｒ
−
Ｒ
Ｒ
Ｒ
−
−

(MZ1752G09I)ZENIC INC.

ZEN1752F
８. レジスタ説明
８.１. システムリセットレジスタ［Ａｄｒ．００ｈ］
本レジスタ以外の全レジスタ値が、リセット値に初期化されます。
自動では ０ に復帰しません。
表 18．システムリセットレジスタ
ｂｉｔ

名称

７：１

予約

０

ＳＲＥＳＥＴ機能
全レジスタ値の初期化を行います。
１：リセット
０：通常

リセット値

Ｒ Ｗ

０００００００

○ ×

０

○ ○

８.２. ブロックリセットレジスタ０［Ａｄｒ．０１ｈ］
各ファンクションブロック及びモジュールをリセットします（当該ブロック及びモジュールに関連するレジスタもリセットされます）。
なお、ＳＰＩＲＥＳではペリフェラルポートセレクトレジスタ［Ａｄｒ．１５ｈ］のｂｉｔ［５：４］もリセットされますのでご注意ください。
自動では ０ に復帰しません。
表 19．ブロックリセットレジスタ０
ｂｉｔ

名称

７

ＵＲＴ３ＲＥＳ

６

ＵＲＴ２ＲＥＳ

５

ＵＲＴ１ＲＥＳ

４

ＵＲＴ０ＲＥＳ

３：２

予約

１

ＳＰＩＲＥＳ

０

Ｉ２ＣＲＥＳ機能
ＵＡＲＴモジュール３の初期化を行います。
１：リセット
０：通常
ＵＡＲＴモジュール２の初期化を行います。
１：リセット
０：通常
ＵＡＲＴモジュール１の初期化を行います。
１：リセット
０：通常
ＵＡＲＴモジュール０の初期化を行います。
１：リセット
０：通常
ＳＰＩブロックの初期化を行います。
１：リセット
０：通常
Ｉ２Ｃブロックの初期化を行います。
１：リセット
０：通常
22

リセット値

Ｒ Ｗ

０

○ ○

０

○ ○

０

○ ○

０

○ ○

００

○ ×

０

○ ○

０

○ ○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.３. ブロックリセットレジスタ１［Ａｄｒ．０２ｈ］
各ファンクションブロック及びモジュールをリセットします（当該ブロック及びモジュールに関連するレジスタもリセットされます）。
自動では ０ に復帰しません。
表 20．ブロックリセットレジスタ１
ｂｉｔ

名称

７

ＣＮＴ３ＲＥＳ

６

ＣＮＴ２ＲＥＳ

５

ＣＮＴ１ＲＥＳ

４

ＣＮＴ０ＲＥＳ３

ＩＲＲＣＲＥＳ２

ＰＷＭ２ＲＥＳ

１

ＰＷＭ１ＲＥＳ０

ＰＷＭ０ＲＥＳ機能
カウンタモジュール３の初期化を行います。
１：リセット０：通常
カウンタモジュール２の初期化を行います。
１：リセット０：通常
カウンタモジュール１の初期化を行います。
１：リセット０：通常
カウンタモジュール０の初期化を行います。
１：リセット０：通常
赤外線リモコンブロックの初期化を行います。
１：リセット
０：通常
ＰＷＭモジュール２の初期化を行います。
１：リセット
０：通常
ＰＷＭモジュール１の初期化を行います。
１：リセット
０：通常
ＰＷＭモジュール０の初期化を行います。
１：リセット
０：通常

23

リセット値

Ｒ Ｗ

０

○ ○

０

○ ○

０

○ ○

０

○ ○

０

○ ○

０

○ ○

０

○ ○

０

○ ○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.４. クロックコントロールレジスタ０［Ａｄｒ．０３ｈ］
Ｉ２Ｃブロックのクロックを選択します。Ｉ２Ｃブロックの転送レートを調整するための分周設定はＩ２Ｃプリスケールレジスタ［Ａｄｒ．
４０ｈ／４１ｈ］で決定します。
表 21．クロックコントロールレジスタ０
ｂｉｔ

名称

７

Ｉ２ＣＣＬＫＳＥＬ

６：０

予約

機能
Ｉ２Ｃブロックに供給するクロックを選択します。
１：ＰＣＬＫ
０：ＳＣＬＫ

リセット値

Ｒ Ｗ

０

○ ○

０００００００○ ×

８.５. クロックコントロールレジスタ１［Ａｄｒ．０４ｈ］
ＳＰＩブロックのクロックの設定を行います。
表 22．クロックコントロールレジスタ１
ｂｉｔ

名称

７

ＳＰＩＣＬＫＳＥＬ

６：３

予約

２：０

ＳＰＩＣＬＫＤＩＶ

機能
ＳＰＩモジュールのクロックの原振を選択します。
１：ＰＣＬＫ
０：ＳＣＬＫ

リセット値

ＳＰＩモジュールに供給するクロックの分周設定をします。
１１１：１／１２８
１１０：１／６４
１０１：１／３２
１００：１／１６
０１１：１／８
０１０：１／４
００１：１／２
０００：スルー（分周なし）

24

Ｒ Ｗ

０

○ ○

００００

○ ×

０００

○ ○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.６. クロックコントロールレジスタ２［Ａｄｒ．０５ｈ］
ＰＷＭモジュール０のクロックの設定を行います。
表 23．クロックコントロールレジスタ２
ｂｉｔ

名称

７

ＰＷＭ０ＣＬＫＳＥＬ

６：４

予約

３：０

ＰＷＭ０ＣＬＫＤＩＶ機能
ＰＷＭモジュール０の原振を選択します。
１：ＰＣＬＫ
０：ＳＣＬＫ

リセット値
０

０００
ＰＷＭモジュール０に供給するクロックの分周設定をします。
１１１１：予約
１１１０：１／１６３８４
１１０１：１／８１９２
１１００：１／４０９６
１０１１：１／２０４８
１０１０：１／１０２４
１００１：１／５１２
００００
１０００：１／２５６
０１１１：１／１２８
０１１０：１／６４
０１０１：１／３２
０１００：１／１６
００１１：１／８
００１０：１／４
０００１：１／２
００００：スルー（分周なし）

25

Ｒ Ｗ
○ ○
○ ×

○ ○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.７. クロックコントロールレジスタ３［Ａｄｒ．０６ｈ］
ＰＷＭモジュール１のクロックの設定を行います。
表 24．クロックコントロールレジスタ３
ｂｉｔ

名称

７

ＰＷＭ１ＣＬＫＳＥＬ

６：４

予約

３：０

ＰＷＭ１ＣＬＫＤＩＶ機能
ＰＷＭモジュール１の原振を選択します。
１：ＰＣＬＫ
０：ＳＣＬＫ

リセット値
０

０００
ＰＷＭモジュール１に供給するクロックの分周設定をします。
１１１１：予約
１１１０：１／１６３８４
１１０１：１／８１９２
１１００：１／４０９６
１０１１：１／２０４８
１０１０：１／１０２４
１００１：１／５１２
００００
１０００：１／２５６
０１１１：１／１２８
０１１０：１／６４
０１０１：１／３２
０１００：１／１６
００１１：１／８
００１０：１／４
０００１：１／２
００００：スルー（分周なし）

26

Ｒ Ｗ
○ ○
○ ×

○ ○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.８. クロックコントロールレジスタ４［Ａｄｒ．０７ｈ］
ＰＷＭモジュール２のクロックの設定を行います。
表 25．クロックコントロールレジスタ４
ｂｉｔ

名称

７

ＰＷＭ２ＣＬＫＳＥＬ

６：４

予約

３：０

ＰＷＭ２ＣＬＫＤＩＶ機能
ＰＷＭモジュール２の原振を選択します。
１：ＰＣＬＫ
０：ＳＣＬＫ

リセット値
０

０００
ＰＷＭモジュール２に供給するクロックの分周設定をします。
１１１１：予約
１１１０：１／１６３８４
１１０１：１／８１９２
１１００：１／４０９６
１０１１：１／２０４８
１０１０：１／１０２４
１００１：１／５１２
００００
１０００：１／２５６
０１１１：１／１２８
０１１０：１／６４
０１０１：１／３２
０１００：１／１６
００１１：１／８
００１０：１／４
０００１：１／２
００００：スルー（分周なし）

27

Ｒ Ｗ
○ ○
○ ×

○ ○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.９. クロックコントロールレジスタ５［Ａｄｒ．０８ｈ］
赤外線リモコンブロックのクロックの設定を行います。
表 26．クロックコントロールレジスタ５
ｂｉｔ

名称

７

ＩＲＲＣＣＬＫＳＥＬ

６：３

予約

２：０

ＩＲＲＣＣＬＫＤＩＶ

機能
赤外線リモコンブロックの原振を選択します。
１：ＰＣＬＫ
０：ＳＣＬＫ

リセット値
０

００００
赤外線リモコンブロックに供給するクロックの分周設定をします。
１１１：１／１２８
１１０：１／６４
１０１：１／３２
０００
１００：１／１６
０１１：１／８
０１０：１／４
００１：１／２
０００：スルー（分周なし）

28

Ｒ Ｗ
○ ○
○ ×

○ ○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.１０. クロックコントロールレジスタ６［Ａｄｒ．０９ｈ］
カウンタモジュール０のクロックの設定を行います。
表 27．クロックコントロールレジスタ６
ｂｉｔ

名称

７

ＣＮＴ０ＣＬＫＳＥＬ

６：４

予約

３：０

ＣＮＴ０ＣＬＫＤＩＶ

機能
カウンタモジュール０の原振を選択します。
１：ＰＣＬＫ
０：ＳＣＬＫ

リセット値
０

０００
カウンタモジュール０に供給するクロックの分周設定をします。
１１００〜１１１１：設定禁止
１０１１：１／２０４８
１０１０：１／１０２４
１００１：１／５１２
１０００：１／２５６
００００
０１１１：１／１２８
０１１０：１／６４
０１０１：１／３２
０１００：１／１６
００１１：１／８
００１０：１／４
０００１：１／２
００００：スルー（分周なし）

29

Ｒ Ｗ
○ ○
○ ×

○ ○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.１１. クロックコントロールレジスタ７［Ａｄｒ．０Ａｈ］
カウンタモジュール１のクロックの設定を行います。
表 28．クロックコントロールレジスタ７
ｂｉｔ

名称

７

ＣＮＴ１ＣＬＫＳＥＬ

６：４

予約

３：０

ＣＮＴ１ＣＬＫＤＩＶ

機能
カウンタモジュール１の原振を選択します。
１：ＰＣＬＫ
０：ＳＣＬＫ

リセット値
０

０００
カウンタモジュール１に供給するクロックの分周設定をします。
１１００〜１１１１：設定禁止
１０１１：１／２０４８
１０１０：１／１０２４
１００１：１／５１２
１０００：１／２５６
００００
０１１１：１／１２８
０１１０：１／６４
０１０１：１／３２
０１００：１／１６
００１１：１／８
００１０：１／４
０００１：１／２
００００：スルー（分周なし）

30

Ｒ Ｗ
○ ○
○ ×

○ ○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.１２. クロックコントロールレジスタ８［Ａｄｒ．０Ｂｈ］
カウンタモジュール２のクロックの設定を行います。
表 29．クロックコントロールレジスタ８
ｂｉｔ

名称

７

ＣＮＴ２ＣＬＫＳＥＬ

６：４

予約

３：０

ＣＮＴ２ＣＬＫＤＩＶ

機能
カウンタモジュール２の原振を選択します。
１：ＰＣＬＫ
０：ＳＣＬＫ

リセット値
０

０００
カウンタモジュール２に供給するクロックの分周設定をします。
１１００〜１１１１：設定禁止
１０１１：１／２０４８
１０１０：１／１０２４
１００１：１／５１２
１０００：１／２５６
００００
０１１１：１／１２８
０１１０：１／６４
０１０１：１／３２
０１００：１／１６
００１１：１／８
００１０：１／４
０００１：１／２
００００：スルー（分周なし）

31

Ｒ Ｗ
○ ○
○ ×

○ ○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.１３. クロックコントロールレジスタ９［Ａｄｒ．０Ｃｈ］
カウンタモジュール３のクロックの設定を行います。
表 30．クロックコントロールレジスタ９
ｂｉｔ

名称

７

ＣＮＴ３ＣＬＫＳＥＬ

６：４

予約

３：０

ＣＮＴ３ＣＬＫＤＩＶ

機能
カウンタモジュール３の原振を選択します。
１：ＰＣＬＫ
０：ＳＣＬＫ

リセット値
０

０００
カウンタモジュール３に供給するクロックの分周設定をします。
１１００〜１１１１：設定禁止
１０１１：１／２０４８
１０１０：１／１０２４
１００１：１／５１２
１０００：１／２５６
００００
０１１１：１／１２８
０１１０：１／６４
０１０１：１／３２
０１００：１／１６
００１１：１／８
００１０：１／４
０００１：１／２
００００：スルー（分周なし）

32

Ｒ Ｗ
○ ○
○ ×

○ ○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.１４. 割り込みステータスレジスタ０［Ａｄｒ．０Ｄｈ］
各ブロックからの割り込み要求の有無を読み出すことができます。
各ブロック内の詳細な割り込み要因は該当ブロックの割り込みステータスレジスタを読み出してください。
表 31．割り込みステータスレジスタ０
ｂｉｔ
７：５

名称

機能

リセット値

予約

４

ＩＮＴＳ＿ＩＲＲＣ

３

ＩＮＴＳ＿ＰＷＭ

２

ＩＮＴＳ＿ＳＰＩ１

ＩＮＴＳ＿Ｉ２Ｃ

０

ＩＮＴＳ＿ＰＡ

赤外線リモコンブロックからの割り込み要求の有無を示します。
１：割り込み要求あり
０：割り込み要求なし
ＰＷＭブロックからの割り込み要求の有無を示します。
１：割り込み要求あり
０：割り込み要求なし
ＳＰＩブロックからの割り込み要求の有無を示します。
１：割り込み要求あり
０：割り込み要求なし
Ｉ２Ｃブロックからの割り込み要求の有無を示します。
１：割り込み要求あり
０：割り込み要求なし
ポートＡ［３：０］からの割り込み要求の有無を示します。
１：割り込み要求あり
０：割り込み要求なし

33

Ｒ Ｗ

０００

○ ×

０

○ ×

０

○ ×

０

○ ×

０

○ ×

０

○ ×

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.１５. 割り込みステータスレジスタ１［Ａｄｒ．０Ｅｈ］
各ブロックからの割り込み要求の有無を読み出すことができます。
各ブロック内の詳細な割り込み要求は各ブロックの割り込みステータスレジスタを読み出してください。
表 32．割り込みステータスレジスタ１
ｂｉｔ

名称

７

ＩＮＴＳ＿ＣＮＴ３

６

ＩＮＴＳ＿ＣＮＴ２

５

ＩＮＴＳ＿ＣＮＴ１

４

ＩＮＴＳ＿ＣＮＴ０

３

ＩＮＴＳ＿ＵＲＴ３

２

ＩＮＴＳ＿ＵＲＴ２

１

ＩＮＴＳ＿ＵＲＴ１

０

ＩＮＴＳ＿ＵＲＴ０

機能
カウンタモジュール３からの割り込み要求の有無を示します。
１：割り込み要求あり
０：割り込み要求なし
カウンタモジュール２からの割り込み要求の有無を示します。
１：割り込み要求あり
０：割り込み要求なし
カウンタモジュール１からの割り込み要求の有無を示します。
１：割り込み要求あり
０：割り込み要求なし
カウンタモジュール０からの割り込み要求の有無を示します。
１：割り込み要求あり
０：割り込み要求なし
ＵＡＲＴモジュール３からの割り込み要求の有無を示します。
１：割り込み要求あり
０：割り込み要求なし
ＵＡＲＴモジュール２からの割り込み要求の有無を示します。
１：割り込み要求あり
０：割り込み要求なし
ＵＡＲＴモジュール１からの割り込み要求の有無を示します。
１：割り込み要求あり
０：割り込み要求なし
ＵＡＲＴモジュール０からの割り込み要求の有無を示します。
１：割り込み要求あり
０：割り込み要求なし

34

リセット値

Ｒ Ｗ

０

○ ×

０

○ ×

０

○ ×

０

○ ×

０

○ ×

０

○ ×

０

○ ×

０

○ ×

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.１６. 割り込みイネーブルレジスタ０［Ａｄｒ．０Ｆｈ］
各ブロックからＨＩＮＴＢへの割り込み出力要求を許可します。
表 33．割り込みイネーブルレジスタ０
ｂｉｔ

名称

７：５

予約

４

ＩＮＴＥＮ＿ＩＲＲＣ

３

ＩＮＴＥＮ＿ＰＷＭ

２

ＩＮＴＥＮ＿ＳＰＩ

１

ＩＮＴＥＮ＿Ｉ２Ｃ

０

ＩＮＴＥＮ＿ＰＡ

機能

リセット値

赤外線リモコンブロックからの割り込み要求を許可します。
１：割り込み要求有効
０：割り込み要求無効
ＰＷＭブロックからの割り込み要求を許可します。
１：割り込み要求有効
０：割り込み要求無効
ＳＰＩブロックからの割り込み要求を許可します。
１：割り込み要求有効
０：割り込み要求無効
Ｉ２Ｃブロックからの割り込み要求を許可します。
１：割り込み要求有効
０：割り込み要求無効
ポートＡ［３：０］からの割り込み要求を許可します。
１：割り込み要求有効
０：割り込み要求無効

35

Ｒ Ｗ

０００

○ ×

０

○ ○

０

○ ○

０

○ ○

０

○ ○

０

○ ○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.１７. 割り込みイネーブルレジスタ１［Ａｄｒ．１０ｈ］
各ブロックからＨＩＮＴＢへの割り込み出力要求を許可します。
表 34．割り込みイネーブルレジスタ１
ｂｉｔ

名称

７

ＩＮＴＥＮ＿ＣＮＴ３

６

ＩＮＴＥＮ＿ＣＮＴ２

５

ＩＮＴＥＮ＿ＣＮＴ１

４

ＩＮＴＥＮ＿ＣＮＴ０

３

ＩＮＴＥＮ＿ＵＲＴ３

２

ＩＮＴＥＮ＿ＵＲＴ２

１

ＩＮＴＥＮ＿ＵＲＴ１０

ＩＮＴＥＮ＿ＵＲＴ０

機能
カウンタモジュール３からの割り込み要求を許可します。
１：割り込み要求有効
０：割り込み要求無効
カウンタモジュール２からの割り込み要求を許可します。
１：割り込み要求有効
０：割り込み要求無効
カウンタモジュール１からの割り込み要求を許可します。
１：割り込み要求有効
０：割り込み要求無効
カウンタモジュール０からの割り込み要求を許可します。
１：割り込み要求有効
０：割り込み要求無効
ＵＡＲＴモジュール３からの割り込み要求を許可します。
１：割り込み要求有効
０：割り込み要求無効
ＵＡＲＴモジュール２からの割り込み要求を許可します。
１：割り込み要求有効
０：割り込み要求無効
ＵＡＲＴモジュール１からの割り込み要求を許可します。
１：割り込み要求有効
０：割り込み要求無効
ＵＡＲＴモジュール０からの割り込み要求を許可します。
１：割り込み要求有効
０：割り込み要求無効

36

リセット値

Ｒ Ｗ

０

○ ○

０

○ ○

０

○ ○

０

○ ○

０

○ ○

０

○ ○

０

○ ○

０

○ ○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.１８. 端子グループＢ機能選択レジスタ［Ａｄｒ．１１ｈ］
端子グループＢの機能を選択します。
表 35．端子グループＢ機能選択レジスタ
ｂｉｔ

名称

７

ＧＢＰＦ７

６

ＧＢＰＦ６

５

ＧＢＰＦ５

４

ＧＢＰＦ４

３

ＧＢＰＦ３

２

ＧＢＰＦ２

１

ＧＢＰＦ１

０

ＧＢＰＦ０

機能
端子グループＢ［１１：１０］に割り当てる機能を選択します。
１：ＵＡＲＴモジュール３（ＵＲＴ３＿ＲＸ、ＵＲＴ３＿ＴＸ）
０：ポートＢ［１１：１０］
端子グループＢ［９：８］に割り当てる機能を選択します。
１：ＵＡＲＴモジュール２（ＵＲＴ２＿ＲＸ、ＵＲＴ２＿ＴＸ）
０：ポートＢ［９：８］端子グループＢ［７：６］に割り当てる機能を選択します。
１：ＵＡＲＴモジュール１（ＵＲＴ１＿ＲＸ、ＵＲＴ１＿ＴＸ）
０：ポートＢ［７：６］端子グループＢ［５：４］に割り当てる機能を選択します。
１：ＵＡＲＴモジュール０（ＵＲＴ０＿ＲＸ、ＵＲＴ０＿ＴＸ）
０：ポートＢ［５：４］端子グループＢ［３］に割り当てる機能を選択します。
１：赤外線リモコンモジュール
０：ポートＢ［３］端子グループＢ［２］に割り当てる機能を選択します。
１：ＰＷＭモジュール２０：ポートＢ［２］端子グループＢ［１］に割り当てる機能を選択します。
１：ＰＷＭモジュール１０：ポートＢ［１］端子グループＢ［０］に割り当てる機能を選択します。
１：ＰＷＭモジュール００：ポートＢ［０］

37

リセット値

Ｒ Ｗ

０

○ ○

０

○ ○

０

○ ○

０

○ ○

０

○ ○

０

○ ○

０

○ ○

０

○ ○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.１９. 端子グループＣ機能選択レジスタ［Ａｄｒ．１２ｈ］
端子グループＣの機能を選択します。
表 36．端子グループＣ機能選択レジスタ
ｂｉｔ
７：６

名称

機能

リセット値

予約

５：４

ＧＣＰＦ２

３：２

ＧＣＰＦ１

１：０

ＧＣＰＦ０

端子グループＣ［１１：８］に割り当てる機能を選択します。
１１：Ｉ２Ｃポート５＆４（Ｉ２Ｃ＿ＳＤＡ、Ｉ２Ｃ＿ＳＣＬ）
１０：ＳＰＩポート２（ＳＰＩ＿ＳＣＳ、ＳＰＩ＿ＳＤＯ、
ＳＰＩ＿ＳＤＩ、ＳＰＩ＿ＳＣＫ）
０１：予約
００：ポートＣ［１１：８］
端子グループＣ［７：４］に割り当てる機能を選択します。
１１：Ｉ２Ｃポート３＆２（Ｉ２Ｃ＿ＳＤＡ、Ｉ２Ｃ＿ＳＣＬ）
１０：ＳＰＩポート１（ＳＰＩ＿ＳＣＳ、ＳＰＩ＿ＳＤＯ、
ＳＰＩ＿ＳＤＩ、ＳＰＩ＿ＳＣＫ）
０１：予約
００：ポートＣ［７：４］端子グループＣ［３：０］に割り当てる機能を選択します。
１１：Ｉ２Ｃポート１＆０（Ｉ２Ｃ＿ＳＤＡ、Ｉ２Ｃ＿ＳＣＬ）
１０：ＳＰＩポート０（ＳＰＩ＿ＳＣＳ、ＳＰＩ＿ＳＤＯ、
ＳＰＩ＿ＳＤＩ、ＳＰＩ＿ＳＣＫ）
０１：予約
００：ポートＣ［３：０］

38

Ｒ Ｗ

００００

○ ×

００

○ ○

００

○ ○

００

○ ○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.２０. ブロックスタンバイレジスタ０［Ａｄｒ．１３ｈ］
各ブロック（Ｉ２Ｃ、ＳＰＩ、ＵＡＲＴ）のクロック供給を有効にします。
表 37．ブロックスタンバイレジスタ０
ｂｉｔ

名称

７

ＵＲＴ３ＯＮ

６

ＵＲＴ２ＯＮ

５

ＵＲＴ１ＯＮ４

ＵＲＴ０ＯＮ

３：２

予約

１

ＳＰＩＯＮ

０

Ｉ２ＣＯＮ

機能
ＵＡＲＴモジュール３のクロック供給を有効にします。
１：有効
０：停止
ＵＡＲＴモジュール２のクロック供給を有効にします。
１：有効
０：停止
ＵＡＲＴモジュール１のクロック供給を有効にします。
１：有効
０：停止
ＵＡＲＴモジュール０のクロック供給を有効にします。
１：有効
０：停止
ＳＰＩブロックのクロック供給を有効にします。
１：有効
０：停止
Ｉ２Ｃブロックのクロック供給を有効にします。
１：有効
０：停止

39

リセット値

Ｒ Ｗ

０

○ ○

０

○ ○

０

○ ○

０

○ ○

００

○ ×

０

○ ○

０

○ ○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.２１. ブロックスタンバイレジスタ１［Ａｄｒ．１４ｈ］
各ブロック（ＰＷＭ、赤外線リモコン、カウンタ）のクロック供給を有効にします。
表 38．ブロックスタンバイレジスタ１
ｂｉｔ

名称

７

ＣＮＴ３ＯＮ

６

ＣＮＴ２ＯＮ

５

ＣＮＴ１ＯＮ

４

ＣＮＴ０ＯＮ

３

ＩＲＲＣＯＮ２ＰＷＭ２ＯＮ

１ＰＷＭ１ＯＮ０

ＰＷＭ０ＯＮ機能
カウンタモジュール３のクロック供給を有効にします。
１：有効
０：停止
カウンタモジュール２のクロック供給を有効にします。
１：有効
０：停止
カウンタモジュール１のクロック供給を有効にします。
１：有効
０：停止
カウンタモジュール０のクロック供給を有効にします。
１：有効
０：停止
赤外線リモコンブロックのクロック供給を有効にします。
１：有効
０：停止
ＰＷＭモジュール２のクロック供給を有効にします。
１：有効
０：停止
ＰＷＭモジュール１のクロック供給を有効にします。
１：有効
０：停止
ＰＷＭモジュール０のクロック供給を有効にします。
１：有効
０：停止

40

リセット値

Ｒ Ｗ

０

○ ○

０

○ ○

０

○ ○

０

○ ○

０

○ ○

０

○ ○

０

○ ○

０

○ ○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.２２. ポートアサインレジスタ［Ａｄｒ．１５ｈ］
Ｉ２Ｃ、ＳＰＩを割り当てるポートを設定します。なお、端子グループＣ機能選択レジスタ［Ａｄｒ．１２ｈ］でＳＰＩに設定され、かつ、本レジスタＳＰＩＰＡＳで選択されていないＳＰＩポートにつきましては、Ｈｉ−Ｚ状態になります。
表 39．ポートアサインレジスタ
ｂｉｔ
７：６

名称
予約

５：４

ＳＰＩＰＡＳ

３

予約

２：０

機能

Ｉ２ＣＰＡＳＳＰＩブロックを割り当てるポート番号を指定します。
１１：非選択
１０：ＳＰＩ２を使用
０１：ＳＰＩ１を使用
００：ＳＰＩ０を使用
Ｉ２Ｃブロックを割り当てるポート番号を指定します。
１１０〜１１１：予約
１０１：Ｉ２Ｃ５を使用
１００：Ｉ２Ｃ４を使用
０１１：Ｉ２Ｃ３を使用
０１０：Ｉ２Ｃ２を使用
００１：Ｉ２Ｃ１を使用
０００：Ｉ２Ｃ０を使用

リセット値

Ｒ Ｗ

００

○ ×

１１

○ ○

０

○ ×

０００

○ ○

８.２３. ＵＡＲＴループバックレジスタ［Ａｄｒ．１６ｈ］
ソフトウェアのテスト用にＵＡＲＴのモジュール０と１及び２と３をループバック接続します。外部端子は、他の設定にしたがいます。
表 40．ＵＡＲＴループバックレジスタ
ｂｉｔ

名称

７：２

予約

１

ＵＡＲＴ３２ＬＯＯＰ０

ＵＡＲＴ１０ＬＯＯＰ

機能
モジュール２と３をループバック接続します。
１：ループバック接続
０：通常（独立使用）
モジュール０と１をループバック接続します。
１：ループバック接続
０：通常（独立使用）

41

リセット値

Ｒ Ｗ

００００００

○ ×

０

○ ○

０

○ ○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.２４. ポートＡ方向設定レジスタ［Ａｄｒ．２０ｈ］
ポートＡの方向を設定します。
表 41．ポートＡ方向設定レジスタ
ｂｉｔ

名称

７：４

予約

３：０

ＰＡＤＩＲ［３：０］機能ポートＡ［３：０］の入力／出力の方向を設定します。
１：入力
０：出力

リセット値

Ｒ Ｗ

００００

○ ×

１１１１

○ ○

８.２５. ポートＡデータレジスタ［Ａｄｒ．２１ｈ］
ポートＡの出力データを設定します。また、本レジスタをリードすることにより、端子の状態を読み出すことも出来ます。
表 42．ポートＡデータレジスタ
ｂｉｔ

名称

７：４

予約

３：０

ＰＡＤＡＴ［３：０］

機能

リセット値

Ｒ Ｗ

００００

○ ×

ポートＡ［３：０］の出力データを設定します。また、端子の状
００００
態を読み出します。

○ ○８.２６. ポートＡ割り込みステータスレジスタ［Ａｄｒ．２２ｈ］
ポートＡの割り込みのステータスを示します。ステータスは １ にセットされているときに １ を書くとクリアされます。
表 43．ポートＡ割り込みステータスレジスタ
ｂｉｔ

名称

７：４

予約

３：０

ＰＡＩＮＴＦ［３：０］機能ポートＡ［３：０］の割り込み要求の有無を示します。
１：割り込み要求あり
０：割り込み要求なし

42

リセット値

Ｒ Ｗ

００００

○ ×

００００

○ ○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.２７. ポートＡ割り込みイネーブルレジスタ［Ａｄｒ．２３ｈ］
ポートＡの割り込み要求を許可します。
表 44．ポートＡ割り込みイネーブルレジスタ
ｂｉｔ

名称

７：４

予約

３：０

ＰＡＩＮＴＥＮ［３：０］機能ポートＡ［３：０］の割り込み要求を許可します。
１：割り込み要求有効
０：割り込み要求無効

リセット値

Ｒ Ｗ

００００

○ ×

００００

○ ○

８.２８. ポートＡ割り込みエッジ選択レジスタ［Ａｄｒ．２４ｈ］
ポートＡの割り込みエッジを選択します。
表 45．ポートＡ割り込みエッジ選択レジスタ
ｂｉｔ

名称

７：４

予約

３：０

ＰＡＩＮＴＥＧ［３：０］機能ポートＡ［３：０］の割り込みエッジを選択します。
１：立ち上がりエッジ
０：立ち下がりエッジ

43

リセット値

Ｒ Ｗ

００００

○ ×

００００

○ ○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.２９. ポートＢ方向設定レジスタ＿Ｌ［Ａｄｒ．２５ｈ］
ポートＢ［７：０］の方向を設定します。
表 46．ポートＢ方向設定レジスタ＿Ｌ
ｂｉｔ

名称

７：０

ＰＢＤＩＲ［７：０］機能
ポートＢ［７：０］の入力／出力の方向を設定します。
１：入力
０：出力

リセット値

Ｒ Ｗ

１１１１１１１１

○ ○

リセット値

Ｒ Ｗ

８.３０. ポートＢ方向設定レジスタ＿Ｈ［Ａｄｒ．２６ｈ］
ポートＢ［１１：８］の方向を設定します。
表 47．ポートＢ方向設定レジスタ＿Ｈ
ｂｉｔ

名称

７：４

予約

３：０

ＰＢＤＩＲ［１１：８］

機能
ポートＢ［１１：８］の入力／出力の方向を設定します。
１：入力
０：出力

００００

○ ×

１１１１

○ ○

８.３１. ポートＢデータレジスタ＿Ｌ［Ａｄｒ．２７ｈ］
ポートＢ［７：０］の出力データを設定します。また、本レジスタをリードすることにより、端子の状態を読み出すことも出来ます。
表 48．ポートＢデータレジスタ＿Ｌ
ｂｉｔ

名称

７：０

ＰＢＤＡＴ［７：０］

機能
リセット値
ポートＢ［７：０］の出力データを設定します。また、端子の状
００００００００
態を読み出します。

44

Ｒ Ｗ
○ ○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.３２. ポートＢデータレジスタ＿Ｈ［Ａｄｒ．２８ｈ］
ポートＢ［１１：８］の出力データを設定します。また、本レジスタをリードすることにより、端子の状態を読み出すことも出来ます。
表 49．ポートＢデータレジスタ＿Ｈ
ｂｉｔ

名称

７：４

予約

３：０

ＰＢＤＡＴ［１１：８］

機能

リセット値

Ｒ Ｗ

００００

○ ×

ポートＢ［１１：８］の出力データを設定します。また、端子の００００
状態を読み出します。

○ ○８.３３. ポートＣ方向設定レジスタ＿Ｌ［Ａｄｒ．２９ｈ］
ポートＣ［７：０］の方向を設定します。
表 50．ポートＣ方向設定レジスタ＿Ｌ
ｂｉｔ

名称

７：０

ＰＣＤＩＲ［７：０］機能
ポートＣ［７：０］の入力／出力の方向を設定します。
１：入力
０：出力

リセット値

Ｒ Ｗ

１１１１１１１１

○ ○

リセット値

Ｒ Ｗ

８.３４. ポートＣ方向設定レジスタ＿Ｈ［Ａｄｒ．２Ａｈ］
ポートＣ［１１：８］の方向を設定します。
表 51．ポートＣ方向設定レジスタ＿Ｈ
ｂｉｔ

名称

７：４

予約

３：０

ＰＣＤＩＲ［１１：８］

機能
ポートＣ［１１：８］の入力／出力の方向を設定します。
１：入力
０：出力

45

００００

○ ×

１１１１

○ ○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.３５. ポートＣデータレジスタ＿Ｌ［Ａｄｒ．２Ｂｈ］
ポートＣ［７：０］の出力データを設定します。また、本レジスタをリードすることにより、端子の状態を読み出すことも出来ます。
表 52．ポートＣデータレジスタ＿Ｌ
ｂｉｔ

名称

７：０

ＰＣＤＡＴ［７：０］

機能
リセット値
ポートＣ［７：０］の出力データを設定します。また、端子の状
００００００００
態を読み出します。

Ｒ Ｗ○ ○８.３６. ポートＣデータレジスタ＿Ｈ［Ａｄｒ．２Ｃｈ］
ポートＣ［１１：８］の出力データを設定します。また、本レジスタをリードすることにより、端子の状態を読み出すことも出来ます。
表 53．ポートＣデータレジスタ＿Ｈ
ｂｉｔ

名称

７：４

予約

３：０

ＰＣＤＡＴ［１１：８］

機能

リセット値

Ｒ Ｗ

００００

○ ×

ポートＣ［１１：８］の出力データを設定します。また、端子の００００
状態を読み出します。

○ ○８.３７. ポートＤ方向設定レジスタ＿Ｌ［Ａｄｒ．２Ｄｈ］
ポートＤ［７：０］の方向を設定します。
表 54．ポートＤ方向設定レジスタ＿Ｌ
ｂｉｔ

名称

７：０

ＰＤＤＩＲ［７：０］

機能ポートＤ［７：０］の入力／出力の方向を設定します。
１：入力
０：出力

46

リセット値

Ｒ Ｗ

１１１１１１１１○ ○(MZ1752G09I)ZENIC INC.

ZEN1752F
８.３８. ポートＤ方向設定レジスタ＿Ｈ［Ａｄｒ．２Ｅｈ］
ポートＤ［１１：８］の方向を設定します。
表 55．ポートＤ方向設定レジスタ＿Ｈ
ｂｉｔ

名称

７：４

予約

３：０

ＰＤＤＩＲ［１１：８］

機能
ポートＤ［１１：８］の入力／出力の方向を設定します。
１：入力
０：出力

リセット値

Ｒ Ｗ

００００

○ ×

１１１１

○ ○

８.３９. ポートＤデータレジスタ＿Ｌ［Ａｄｒ．２Ｆｈ］
ポートＤ［７：０］の出力データを設定します。また、本レジスタをリードすることにより、端子の状態を読み出すことも出来ます。
表 56．ポートＤデータレジスタ＿Ｌ
ｂｉｔ

名称

７：０

ＰＤＤＡＴ［７：０］

機能
リセット値
ポートＤ［７：０］の出力データを設定します。また、端子の状
００００００００
態を読み出します。

Ｒ Ｗ○ ○８.４０. ポートＤデータレジスタ＿Ｈ［Ａｄｒ．３０ｈ］
ポートＤ［１１：８］の出力データを設定します。また、本レジスタをリードすることにより、端子の状態を読み出すことも出来ます。
表 57．ポートＤデータレジスタ＿Ｈ
ｂｉｔ

名称

７：４

予約

３：０

ＰＤＤＡＴ［１１：８］

機能

リセット値

Ｒ Ｗ

００００

○ ×

ポートＤ［１１：８］の出力データを設定します。また、端子の００００
状態を読み出します。

○ ○

47

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.４１. Ｉ２Ｃプリスケールレジスタ＿Ｌ［Ａｄｒ．４０ｈ］
Ｉ２Ｃブロックに供給されているクロックを分周し、ＳＣＬの周波数を決定します。設定可能な値は１６ｂｉｔで、４０ｈに下位ｂｙｔｅ、４１ｈに上位ｂｙｔｅを設定します。ＳＣＬの出力クロックと設定値との関係は以下のようになります。
Ｐｓｃｌ＝プリスケールレジスタ設定値
ｉＣＬＫ＝Ｉ２Ｃブロック供給クロック（Ｈｚ）
ＳＣＬ＝Ｉ２Ｃバス出力クロック（Ｈｚ）

Pscl =iCLK
1
5 * SCL

Ｐｓｃｌには、００００ｈ以外の値を設定してください。
表 58．Ｉ２Ｃプリスケールレジスタ＿Ｌ
ｂｉｔ
７：０

名称
Ｉ２ＣＰＲＥＬ機能
リセット値
ＳＣＬの周波数を決定するためのプリスケール値（下位ｂｙｔ
０００００００１ｅ）を設定します。

Ｒ Ｗ○ ○８.４２. Ｉ２Ｃプリスケールレジスタ＿Ｈ［Ａｄｒ．４１ｈ］
ＳＣＬの周波数を決定するためのプリスケール値（上位ｂｙｔｅ）を設定します。
表 59．Ｉ２Ｃプリスケールレジスタ＿Ｈ
ｂｉｔ
７：０

名称
Ｉ２ＣＰＲＥＨ

機能
リセット値
ＳＣＬの周波数を決定するためのプリスケール値（上位ｂｙｔ
００００００００ｅ）を設定します。

Ｒ Ｗ○ ○８.４３. Ｉ２Ｃ割り込みイネーブルレジスタ［Ａｄｒ．４２ｈ］
Ｉ２Ｃバスの転送完了時の割り込みを設定します。
表 60．Ｉ２Ｃ割り込みイネーブルレジスタ
ｂｉｔ
７：１
０

名称

機能

予約
Ｉ２ＣＩＮＴＥＮ

Ｉ２Ｃバスの転送完了時の割り込みを設定します。
１：割り込み要求有効
０：割り込み要求無効

48

リセット値
０００００００

Ｒ Ｗ
○ ×

０

○ ○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.４４. Ｉ２Ｃ割り込みステータスレジスタ［Ａｄｒ．４３ｈ］
Ｉ２Ｃバスの割り込みステータスを示します。ステータスは １ にセットされているときに １ を書くとクリアされます。
表 61．Ｉ２Ｃ割り込みステータスレジスタ
ｂｉｔ
７：１
０

名称

機能

予約
Ｉ２ＣＩＮＴＳＴ

転送完了時の割り込み要求の有無を示します。
１：割り込み要求あり
０：割り込み要求なし

リセット値
０００００００

Ｒ Ｗ
○ ×

０

○ ○

８.４５. Ｉ２Ｃ送信データレジスタ［Ａｄｒ．４４ｈ］
Ｉ２Ｃバスで転送するデータを設定します。このレジスタは、スレーブアドレス送信時とデータ送信時で以下のようにｂｉｔの意味が変わりますのでご注意ください。
表 62．Ｉ２Ｃ送信データレジスタ（スレーブアドレス送信時）
ｂｉｔ
７：１

名称
Ｉ２ＣＳＡＤ

０

Ｉ２ＣＲＷ

機能
スレーブアドレスを設定します。
リード／ライトｂｉｔを設定します。
１：リードｂｉｔ
０：ライトｂｉｔ

リセット値
０００００００

Ｒ Ｗ
○ ○

０

○ ○

リセット値
００００００００

Ｒ Ｗ
○ ○

リセット値
００００００００

Ｒ Ｗ○ ×

表 63．Ｉ２Ｃ送信データレジスタ（データ送信時）
ｂｉｔ
７：０

名称
Ｉ２ＣＴＲＤＡＴ

機能
送信データを設定します。

８.４６. Ｉ２Ｃ受信データレジスタ［Ａｄｒ．４５ｈ］
Ｉ２Ｃバスから受信したデータを読み出すために使用されます。
表 64．Ｉ２Ｃ受信データレジスタ
ｂｉｔ
７：０

名称
Ｉ２ＣＲＶＤＡＴ

機能
Ｉ２Ｃバスから受信したデータを読み出します。

49(MZ1752G09I)ZENIC INC.

ZEN1752F
８.４７. Ｉ２Ｃコマンドレジスタ［Ａｄｒ．４６ｈ］
Ｉ２Ｃバスに発行するコマンドを決定します。ｂｉｔ［７：４］はコマンド実行後、自動的にクリアされます。なお、ｂｉｔ［５］とｂｉｔ［４］は同時に １ にしないでください。
表 65．Ｉ２Ｃコマンドレジスタ
ｂｉｔ
７
６
５
４

名称
Ｉ２ＣＳＴＡＲＴＩ２ＣＳＴＯＰ
Ｉ２ＣＲＤ
Ｉ２ＣＷＲ

３

Ｉ２ＣＡＣＫ

２：０

予約

機能
１ を書くとスタートコンディションを生成します。
１ を書くとストップコンディションを生成します。
１ を書くとスレーブからデータを受信します。
１ を書くとデータをスレーブに対して送信します。
レシーバのときにＡＣＫを送るかＮＡＣＫを送るかを決定します。
１：ＮＡＣＫ
０：ＡＣＫ

リセット値
０
０
０
０

Ｒ
○
○
○
○

０

○ ○

０００

○ ×

リセット値
００００００

Ｒ Ｗ
○ ×

Ｗ
○
○
○
○

８.４８. Ｉ２Ｃステータスレジスタ［Ａｄｒ．４７ｈ］
このレジスタは、Ｉ２Ｃバス上のステータスを示します。
表 66．Ｉ２Ｃステータスレジスタ
ｂｉｔ
７：２

名称

機能

予約

１

Ｉ２ＣＲＸＡＣＫ０Ｉ２ＣＴＩＰ

アクノリッジが受信されない場合、転送完了時にこのｂｉｔがセットされます。なお、レシーバの時にＩ２ＣＡＣＫを １ （ＮＡＣＫ）に設定した場合もこのｂｉｔは １ にセットされますのでご０
注意ください。
１：アクノリッジを受信していません
０：アクノリッジを受信しました
転送状況を示します。
０
１：転送実行中
０：転送完了

50

○ ×

○ ×

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.４９. ＳＰＩコントロールレジスタ［Ａｄｒ．５０ｈ］
ＳＰＩブロックの動作を決定します。
表 67．ＳＰＩコントロールレジスタ
ｂｉｔ

名称

７：５

予約

４

ＳＰＩＳＣＳＰＯＬ３ＳＰＩＡＳＣＳ

２

ＳＰＩＢＩＴＯＤＲ

１ＳＰＩＴＸＥＤＧＥ０ＳＰＩＲＸＥＤＧＥ機能
ＳＰＩ＿ＳＣＳの論理を決定します。
１：正論理
０：負論理
ＳＰＩ＿ＳＣＳのアサート方法を決定します。
１：マニュアル０：オート
入力及び出力データのｂｉｔオーダーを決定します。
１：ＬＳＢファースト
０：ＭＳＢファースト
出力データの送信タイミングを決定します。
１：ＳＰＩ＿ＳＣＫの立ち下がり
０：ＳＰＩ＿ＳＣＫの立ち上がり
入力データの受信タイミングを決定します。
１：ＳＰＩ＿ＳＣＫの立ち上がり
０：ＳＰＩ＿ＳＣＫの立ち下がり

リセット値

Ｒ Ｗ

０００

○ ×

０

○ ○

０

○ ○

０

○ ○

０

○ ○

０

○ ○

８.５０. ＳＰＩ転送スタートレジスタ［Ａｄｒ．５１ｈ］
ＳＰＩ転送を開始します。転送中は １ を保持し、転送が終了すると自動的に ０ に復帰します。なお、 ０ を書いても転送途
中に強制的に転送を停止することはできません。
表 68．ＳＰＩ転送スタートレジスタ
ｂｉｔ

名称

７：１

予約

０

ＳＰＩＧＯ

機能
ＳＰＩ転送を開始します。
１：転送開始（転送中）
０：アイドル

51

リセット値

Ｒ Ｗ

０００００００

○ ×

０

○ ○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.５１. ＳＰＩ転送ｂｉｔ長レジスタ［Ａｄｒ．５２ｈ］
転送するデータのｂｉｔ長を設定します。転送ｂｉｔ長は設定した値そのものになります（たとえばｂｉｔ長を１６にするには１０ｈを設定します）。ただし、００ｈに設定した場合のｂｉｔ長は３２として取り扱われます。
表 69．ＳＰＩ転送ｂｉｔ長レジスタ
ｂｉｔ

名称

７：６

予約

５：０

ＳＰＩＬＥＮＧＴＨ

機能
転送するデータのｂｉｔ長を設定します。

リセット値

Ｒ Ｗ

００

○ ×

００００００○ ○８.５２. ＳＰＩ割り込みステータスレジスタ［Ａｄｒ．５３ｈ］
転送終了割り込みのステータスを示します。ステータスは １ にセットされているときに １ を書くとクリアされます。
表 70．ＳＰＩ割り込みステータスレジスタ
ｂｉｔ
７：１
０

名称

機能

予約
ＳＰＩＩＮＴＳＴ

転送終了割り込み要求の有無を示します。
１：割り込み要求あり
０：割り込み要求なし

リセット値

Ｒ Ｗ

０００００００

○ ×

０

○ ○

８.５３. ＳＰＩ割り込みイネーブルレジスタ［Ａｄｒ．５４ｈ］
ＳＰＩブロックの割り込み動作を設定します。
表 71．ＳＰＩ割り込みイネーブルレジスタ
ｂｉｔ

名称

７：１

予約

０

ＳＰＩＩＮＴＥＮ

機能
転送終了割り込み要求を許可します。
１：割り込み要求有効
０：割り込み要求無効

52

リセット値

Ｒ Ｗ

０００００００

○ ×

０

○ ○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.５４. ＳＰＩ出力データレジスタ０［Ａｄｒ．５５ｈ］
ＳＰＩポートから出力するデータのｂｉｔ［７：０］をセットします。
表 72．ＳＰＩ出力データレジスタ０
ｂｉｔ
７：０

名称
ＳＰＩＤＴＯ０

機能

リセット値

Ｒ Ｗ

ＳＰＩポートから出力するデータのｂｉｔ［７：０］をセットします。

００００００００

○ ○

機能

リセット値

Ｒ Ｗ

ＳＰＩポートから出力するデータのｂｉｔ［１５：８］をセットします。

００００００００

○ ○

機能
リセット値
ＳＰＩポートから出力するデータのｂｉｔ［２３：１６］をセットしま
００００００００す。

Ｒ Ｗ

８.５５. ＳＰＩ出力データレジスタ１［Ａｄｒ．５６ｈ］
ＳＰＩポートから出力するデータのｂｉｔ［１５：８］をセットします。
表 73．ＳＰＩ出力データレジスタ１
ｂｉｔ
７：０

名称
ＳＰＩＤＴＯ１

８.５６. ＳＰＩ出力データレジスタ２［Ａｄｒ．５７ｈ］
ＳＰＩポートから出力するデータのｂｉｔ［２３：１６］をセットします。
表 74．ＳＰＩ出力データレジスタ２
ｂｉｔ
７：０

名称
ＳＰＩＤＴＯ２○ ○８.５７. ＳＰＩ出力データレジスタ３［Ａｄｒ．５８ｈ］
ＳＰＩポートから出力するデータのｂｉｔ［３１：２４］をセットします。
表 75．ＳＰＩ出力データレジスタ３
ｂｉｔ
７：０

名称
ＳＰＩＤＴＯ３

機能
リセット値
ＳＰＩポートから出力するデータのｂｉｔ［３１：２４］をセットしま
００００００００
す。

53

Ｒ Ｗ
○ ○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.５８. ＳＰＩ入力データレジスタ０［Ａｄｒ．５９ｈ］
ＳＰＩポートから入力されたデータのｂｉｔ［７：０］を読み出します。
表 76．ＳＰＩ入力データレジスタ０
ｂｉｔ
７：０

名称
ＳＰＩＤＴＩ０

機能
リセット値
ＳＰＩポートから入力されたデータのｂｉｔ［７：０］を読み出しま００００００００
す。

Ｒ Ｗ
○ ×

８.５９. ＳＰＩ入力データレジスタ１［Ａｄｒ．５Ａｈ］
ＳＰＩポートから入力されたデータのｂｉｔ［１５：８］を読み出します。
表 77．ＳＰＩ入力データレジスタ１
ｂｉｔ
７：０

名称
ＳＰＩＤＴＩ１

機能
リセット値
ＳＰＩポートから入力されたデータのｂｉｔ［１５：８］を読み出しま００００００００
す。

Ｒ Ｗ
○ ×

８.６０. ＳＰＩ入力データレジスタ２［Ａｄｒ．５Ｂｈ］
ＳＰＩポートから入力されたデータのｂｉｔ［２３：１６］を読み出します。
表 78．ＳＰＩ入力データレジスタ２
ｂｉｔ
７：０

名称
ＳＰＩＤＴＩ２

機能
リセット値
ＳＰＩポートから入力されたデータのｂｉｔ［２３：１６］を読み出し
００００００００
ます。

Ｒ Ｗ
○ ×

８.６１. ＳＰＩ入力データレジスタ３［Ａｄｒ．５Ｃｈ］
ＳＰＩポートから入力されたデータのｂｉｔ［３１：２４］を読み出します。
表 79．ＳＰＩ入力データレジスタ３
ｂｉｔ
７：０

名称
ＳＰＩＤＴＩ３

機能
リセット値
ＳＰＩポートから入力されたデータのｂｉｔ［３１：２４］を読み出し
００００００００
ます。

54

Ｒ Ｗ
○ ×

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.６２. ＳＰＩセレクト信号アサート制御レジスタ［Ａｄｒ．５Ｄｈ］
ＳＰＩポートのＳＰＩ＿ＳＣＳ信号をマニュアルコントロールに選択したときのＳＰＩ＿ＳＣＳ端子の状態を制御します。
表 80．ＳＰＩセレクト信号アサート制御レジスタ
ｂｉｔ
７：１
０

名称

機能

予約
ＳＰＩＳＣＳＣＴＬ

リセット値
０００００００

マニュアルコントロール時のＳＰＩ＿ＳＣＳ端子の状態を制御します。
０
１：アサート
０：ディアサート

55

Ｒ Ｗ
○ ×
○ ○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.６３. ＵＡＲＴ設定レジスタ０（ＲＢＲ／ＴＨＲ／ＤＬＬ）［Ａｄｒ．６０ｈ、６８ｈ、７０ｈ、７８ｈ］
本アドレスは、ＤＬＡＢ（ＵＡＲＴ設定レジスタ３（ＬＣＲ））およびアクセス種別（書き込みおよび読み出し）によって、対象となるレジスタが異なります。
ＲＢＲは、受信したデータを読み出すレジスタです。
ＴＨＲは、送信用のデータを格納するレジスタです。
ＤＬＬは、ボーレート・ジェネレータの分周値の下位８ｂｉｔを格納するレジスタです。
表 81．ＵＡＲＴ設定レジスタ０
ｂｉｔ

名称

７：０

ＲＢＲ

７：０

ＴＨＲ

７：０

ＤＬＬ

機能
受信データを読み出します。

リセット値

Ｒ

Ｗ

００００００００○−

００００００００−○

ボーレート・ジェネレータ用分周値の下位
００００００００
８ｂｉｔを設定します。

○○

送信データを書き込みます。

備考
ＤＬＡＢ＝０
読み出し
ＤＬＡＢ＝０
書き込み
ＤＬＡＢ＝１

本モジュールには、１から（２１６−１）の範囲で分周可能な送受信共通のプログラマブル・ボーレート・ジェネレータを内蔵しています。ボーレート・ジェネレータの出力周波数は、ボーレートの１６倍です。したがって、分周値を求める式は以下のようになります。
（分周値） ＝ （本モジュールのクロック周波数） ÷ （ボーレート × １６）56(MZ1752G09I)ZENIC INC.

ZEN1752F
８.６４. ＵＡＲＴ設定レジスタ１（ＩＥＲ／ＤＬＭ）［Ａｄｒ．６１ｈ、６９ｈ、７１ｈ、７９ｈ］
本アドレスは、ＤＬＡＢ（ＵＡＲＴ設定レジスタ３（ＬＣＲ））によって、対象となるレジスタが異なります。
ＩＥＲは、割り込み要求を制御するためのレジスタです。
ＤＬＭは、ボーレート・ジェネレータの分周値の上位８ｂｉｔを格納するレジスタです。
表 82．ＵＡＲＴ設定レジスタ１
ｂｉｔ

名称

７：４

予約

３

予約

２

ＥＬＳＩ（ＩＥＲ）

１

ＥＴＢＥＩ（ＩＥＲ）

０

ＥＲＢＦＩ（ＩＥＲ）

７：０

ＤＬＭ

機能
常に０として使用してください。
レシーバ・ライン・ステータス割り込み要求を許可します。
１：レシーバ・ライン・ステータス割り込み
要求許可
０：レシーバ・ライン・ステータス割り込みう
要求マスク
ＴＨＲＥ割り込み要求を許可します。
１：ＴＨＲＥ割り込み要求許可
０：ＴＨＲＥ割り込み要求マスク
レシーブ・データ・レディ割り込み要求を許可します。
１：レシーブ・データ・レディ割り込み要求
許可
０：レシーブ・データ・レディ割り込みマスク
ボーレート・ジェネレータ用分周値の上位８ｂｉｔを設定します。

57

リセット値

Ｒ

Ｗ

００００

○

×

０

○

○

０

○

○

備考

ＤＬＡＢ＝０
０

○

○

０

○

○

００００００００○○

ＤＬＡＢ＝１(MZ1752G09I)ZENIC INC.

ZEN1752F
８.６５. ＵＡＲＴ設定レジスタ２（ＩＩＲ／ＦＣＲ）［Ａｄｒ．６２ｈ、６Ａｈ、７２ｈ、７Ａｈ］
本アドレスは、アクセス種別（書き込みおよび読み出し）によって、対象となるレジスタが異なります。
ＩＩＲは、本モジュールで発生している割り込み要求を識別するためのレジスタです。
ＦＣＲは、ＦＩＦＯを制御するためのレジスタです。
表 83．ＵＡＲＴ設定レジスタ２（その１）
ｂｉｔ
７：６
５：４
３：１

０

名称
予約（ＩＩＲ）
予約（ＩＩＲ）
Ｉｎｔｅｒｒｕｐｔ ＩＤ（ＩＩＲ）
Ｉｎｔｅｒｒｕｐｔ ｐｅｎｄｉｎｇ
（ＩＩＲ）

機能

表 86を参照願います。

リセット値
１１
００

Ｒ
○
○

Ｗ
−
−

０００

○

−

処理待ちになっている割り込み要求の有無を示します。
１
１：処理待ちの割り込み要求なし。
０：処理待ちの割り込み要求あり。

備考

読み出し
○

−

−

○

受信用ＦＩＦＯ割り込みのトリガーレベルを設定します。設定値とトリガーレベルの対応を表84 に示します。

７：６

５：４
３

２

ＲＣＶＲ ｔｒｉｇｇｅｒ（ＦＣＲ）

表 84．設定値とトリガーレベル
トリガーレベルｂｉｔ
７
６ （ｂｙｔｅ）
１
１ １４
１
０ ０８
０
１ ０４
０
０ ０１

予約（ＦＣＲ）

００

書き込み
００

ＴｘＲＤＹおよびＲｘＲＤＹを出力していない
ＤＭＡ Ｍｏｄｅ Ｓｅｌｅｃｔ０
ため、本ｂｉｔは意味を持ちません。
（ＦＣＲ）
０固定として使用してください。
送信用ＦＩＦＯをクリアします。
１：送信用ＦＩＦＯをクリア
ＸＭＩＴ ＦＩＦＯ Ｒｅｓｅｔ
０
０：ＮＯＰ
（ＦＣＲ）
送信用ＦＩＦＯのクリア後、このｂｉｔは自動的にクリアされます。

58

−

○

−

○

−

○

(MZ1752G09I)ZENIC INC.

ZEN1752F
表 85．ＵＡＲＴ設定レジスタ２（その２）
ｂｉｔ

１

０

名称

機能
リセット値
受信用ＦＩＦＯをクリアします。
１：受信用ＦＩＦＯをクリア
ＲＣＶＲ ＦＩＦＯ Ｒｅｓｅｔ
０：ＮＯＰ
０
（ＦＣＲ）
受信用ＦＩＦＯのクリア後、このｂｉｔは自動的にクリアされます。
予約
０

Ｒ

Ｗ

−

○

−

○

備考

書き込み

表 86．Ｉｎｔｅｒｒｕｐｔ ＩＤ一覧表
Ｉｎｔｅｒｒｕｐｔ
ｐｅｎｄｉｎｇ

Ｉｎｔｅｒｒｕｐｔ ＩＤ
ｂｉｔ
３
０

ｂｉｔ
２
０

ｂｉｔ
１
０

０

１

０

１

１

１

ｂｉｔ０

優先
順位

１

−

１

０

１

０

０

２

０

０

２

０

０

１

０

３

０

０

０

０

４

要因

リセット方法

割り込みが発生していません。
オーバーラン エラー、パリティ エラー、フレーミ
ング エラーまたはブレーク割り込みを検出した
ことを示しています。
受信データがトリガレベルに到達したことを示しています。
受信用ＦＩＦＯに少なくとも１個のキャラクタが存在する状態において、４キャラクタ期間の間に受信用ＦＩＦＯに対するキャラクタの出し入れがないことを検出したことを示しています。
ＴＨＲにキャラクタが存在しないことを示しています。

−
ＬＳＲを読み出します。

ＲＢＲを読み出します。
ＲＢＲを読み出します。

割り込みＩＤが本要因を示している際にＩＩＲを
読み出します。または
ＴＨＲにキャラクタを書き込みます。
ＩＥＲのｂｉｔ３が１に設定されています。このｂｉｔは ＩＥＲのｂｉｔ３を０に設定し常に０として使用してください。
ます。

59(MZ1752G09I)ZENIC INC.

ZEN1752F
８.６６. ＵＡＲＴ設定レジスタ３（ＬＣＲ）［Ａｄｒ．６３ｈ、６Ｂｈ、７３ｈ、７Ｂｈ］
ＬＣＲは、送受信のデータフォーマットおよびＤＬＡＢを設定するためのレジスタです。
表 87．ＵＡＲＴ設定レジスタ３
ｂｉｔ

名称

７

ＤＬＡＢ

６

Ｓｅｔ Ｂｒｅａｋ５

Ｓｔｉｃｋ Ｐａｒｉｔｙ

４

ＥＰＳ

３

ＰＥＮ

２

ＳＴＢ

１：０

ＷＬＳ

機能
ボーレートジェネレータの分周設定用レジスタ（ＤＬＬ、ＤＬ
Ｍ）に対するアクセスを制御するためのｂｉｔです。
１：ＤＬＬおよびＤＬＭにアクセスすることができます。
０：ＲＢＲ、ＴＨＲおよびＩＥＲにアクセスすることができます。
ブレーク条件を発生します。
１：ＵＲＴ＿ＴＸ端子をＬｏｗにします。
０：通常通信モード通信を行う際のパリティｂｉｔを固定値にします。ＰＥＮが１にセットされている場合に本機能が有効になります。
１：奇数パリティの場合１固定に、偶数パリティの場合０固定になります。
０：パリティを固定にしません。
パリティの種類を設定します。ＰＥＮが１にセットされている場
合に本機能が有効になります。
１：奇数パリティ（キャラクタとパリティｂｉｔを合わせたデータ中の１の数が奇数）の生成およびチェックを行います。
０：偶数パリティ（キャラクタとパリティｂｉｔを合わせたデータ中の１の数が偶数）の生成およびチェックを行います。
キャラクタの送受信の際にパリティの生成およびチェックを行うことを指定します。
１：パリティｂｉｔの生成およびチェックを行います。
０：パリティｂｉｔの生成およびチェックを行いません。
送信時におけるストップｂｉｔの長さを設定します。
１：キャラクタ長が５ｂｉｔの場合は１．５ｂｉｔ長、それ以外の場合
は２ｂｉｔ長になります。
０：１ｂｉｔ長
受信時は、この設定値にかかわらずチェックするストップｂｉｔ
は１ｂｉｔ長です。
送受信時のキャラクタ長（１キャラクタあたりのｂｉｔ数）を設定します。
１１：８ｂｉｔ
１０：７ｂｉｔ
０１：６ｂｉｔ
００：５ｂｉｔ

60

リセット値

Ｒ

Ｗ

０

○

○

０

○

○

０

○

○

０

○

○

０

○

○

０

○

○

００

○

○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.６７. ＵＡＲＴ設定レジスタ４（ＭＣＲ）［Ａｄｒ．６４ｈ、６Ｃｈ、７４ｈ、７Ｃｈ］
出力信号を入力信号にループバックさせることにより、ＵＡＲＴの診断を行えます。
表 88．ＵＡＲＴ設定レジスタ４
ｂｉｔ
７：５

名称

機能

予約

４

ＬＯＯＰ

３：０

予約

リセット値
０００

このｂｉｔを１にセットすることにより、診断用のローカルループ
バックモードになります。
ローカルループバックモード時には、以下のように内部接０
続されます。
・ＵＲＴ＿ＴＸ出力がＵＲＴ＿ＲＸの入力となります。
なお、ZEN1752FのＵＲＴ＿ＴＸ端子は、１となります。
このｂｉｔは常に００００に設定してください。
００００

61

Ｒ
○

Ｗ
×

○

○

○

○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.６８. ＵＡＲＴ設定レジスタ５（ＬＳＲ）［Ａｄｒ．６５ｈ、６Ｄｈ、７５ｈ、７Ｄｈ］
ＬＳＲは、データ転送状況を知るためのレジスタです。
本レジスタを構成する各ｂｉｔは全て正論理です。クリアによって ０ となりセットによって １ となります。
表 89．ＵＡＲＴ設定レジスタ 5
ｂｉｔ

名称

７

Ｅｒｒｏｒ ｉｎ ＲＣＶＲ
ＦＩＦＯ

６

ＴＥＭＴ

５

ＴＨＲＥ

４

ＢＩ

３

ＦＥ

２

ＰＥ

１

ＯＥ

０

ＤＲ

機能
受信用ＦＩＦＯ中に、フレーミングエラー、パリティエラーまたはブレーク検出を伴って受信されたキャラクタが１個以上存在する場合にセットされ、本レジスタの読み出しによってクリアされます。
送信部にキャラクタが存在しない（送信中のものも含む）ことを示します。
送信用ＦＩＦＯとＴＳＲの両方が空になったときにセットされ、送信用ＦＩＦＯまたはＴＳＲのどちらかにキャラクタが書き込まれたときにクリアされます。
送信用ＦＩＦＯが空になったときセットされ、送信用ＦＩＦＯにキャラクタが書き込まれたときにクリアされます。
ＩＥＲレジスタのＥＴＢＥＩをセットしている場合、本ｂｉｔがセットされると、割り込みを発生します。
ブレークを検出したことを示します。ブレークを検出すると、全ｂｉｔ０のキャラクタ１個を受信用ＦＩＦＯに転送します。
ブレーク検出により受信用ＦＩＦＯへ転送されたキャラクタ
が、受信用ＦＩＦＯの先頭に現れたときにセットされます。
受信したキャラクタのストップｂｉｔの値が不正であったことを示します。
受信時にストップｂｉｔエラーが検出されたキャラクタが受信用ＦＩＦＯの先頭に現れたときセットされます。
ＬＳＲを読み出したときにクリアされます。
受信したキャラクタのパリティｂｉｔの値が不正であったことを示します。
受信時にパリティエラーが検出されたキャラクタが受信用Ｆ
ＩＦＯの先頭に現れたときにセットされます。
ＬＳＲを読み出したときにクリアされます。
受信したキャラクタの読み出しが間に合わなかったために、１個以上のキャラクタが失われたことを示します。
受信用ＦＩＦＯに空きがないために受信したキャラクタを受信用ＦＩＦＯへ転送できなかったときにセットされます。
ＬＳＲを読み出したときにクリアされます。
ＦＩＦＯに受信済みキャラクタが存在することを示します。
ＲＳＲから、受信用ＦＩＦＯにキャラクタが転送されたときにセットされ、受信用ＦＩＦＯのキャラクタが全て読み出され、空になったときにクリアされます。

62

リセット値

Ｒ Ｗ

０

○ ×

１

○ ×

１

○ ×

０

○ ×

０

○ ×

０

○ ×

０

○ ×

０

○ ×

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.６９. ＵＡＲＴ設定レジスタ６（ＭＳＲ）［Ａｄｒ．６６ｈ、６Ｅｈ、７６ｈ、７Ｅｈ］
本レジスタにはアクセスしないでください。
表 90．ＵＡＲＴ設定レジスタ６
ｂｉｔ
７：４

名称
予約

３：０

予約

機能
一度読み出すと、００００になります。

リセット値
１１１１

Ｒ Ｗ
○ ×

１０１１

○ ×

８.７０. ＵＡＲＴ設定レジスタ７（ＳＣＲ）［Ａｄｒ．６７ｈ、６Ｆｈ、７７ｈ、７Ｆｈ］
ＳＣＲは、ＤＬＡＢ＝０の状態でアクセスしてください。
ＤＬＡＢ＝１のときはテスト用のレジスタになりますので、アクセスしないでください。
表 91．ＵＡＲＴ設定レジスタ７
ｂｉｔ
７：０

名称
ＳＣＲ

機能
データの保管場所。用途は任意。

63

リセット値

Ｒ Ｗ

００００００００○ ○(MZ1752G09I)ZENIC INC.

ZEN1752F
８.７１. ＰＷＭコントロールレジスタ［Ａｄｒ．８０ｈ］
ＰＷＭブロックの動作を設定します。
表 92．ＰＷＭコントロールレジスタ
ｂｉｔ

名称

７

予約

６

ＰＷＭＰＯＬ２

５ＰＷＭＰＯＬ１

４ＰＷＭＰＯＬ０３

予約

２

ＰＷＭＴＸＥＮ２

１

ＰＷＭＴＸＥＮ１０

ＰＷＭＴＸＥＮ０

機能
ＰＷＭモジュール２の出力論理を決定します。
１：Ｌｏｗパルス（アイドル時＝Ｈｉｇｈ）
０：Ｈｉｇｈパルス（アイドル時＝Ｌｏｗ）
ＰＷＭモジュール１の出力論理を決定します。
１：Ｌｏｗパルス（アイドル時＝Ｈｉｇｈ）
０：Ｈｉｇｈパルス（アイドル時＝Ｌｏｗ）
ＰＷＭモジュール０の出力論理を決定します。
１：Ｌｏｗパルス（アイドル時＝Ｈｉｇｈ）
０：Ｈｉｇｈパルス（アイドル時＝Ｌｏｗ）
ＰＷＭモジュール２の動作を起動／停止します。
１：起動
０：停止
ＰＷＭモジュール１の動作を起動／停止します。
１：起動
０：停止
ＰＷＭモジュール０の動作を起動／停止します。
１：起動
０：停止

64

リセット値

Ｒ Ｗ

０

○ ×

０

○ ○

０

○ ○

０

○ ○

０

○ ×

０

○ ○

０

○ ○

０

○ ○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.７２. ＰＷＭ割り込みステータスレジスタ［Ａｄｒ．８１ｈ］
ＰＷＭブロックの各種ステータスを示します。各ステータスは １ にセットされているときに １ を書くとクリアされます。
表 93．PWM 割り込みステータスレジスタ
ｂｉｔ
７：３

名称

機能

予約

リセット値
０００００

２

ＰＷＭＩＮＴＳＴ２１ＰＷＭＩＮＴＳＴ１０

ＰＷＭＩＮＴＳＴ０

ＰＷＭモジュール２のデータ送出が設定回数に達した際の割り込み要求の有無を示します。
０
１：割り込み要求あり
０：割り込み要求なし
ＰＷＭモジュール１のデータ送出が設定回数に達した際の割り込み要求の有無を示します。
０
１：割り込み要求あり
０：割り込み要求なし
ＰＷＭモジュール０のデータ送出が設定回数に達した際の割り込み要求の有無を示します。
０
１：割り込み要求あり
０：割り込み要求なし

Ｒ Ｗ
○ ×
○ ○

○ ○

○ ○

８.７３. ＰＷＭ割り込みイネーブルレジスタ［Ａｄｒ．８２ｈ］
ＰＷＭブロックの割り込み動作を設定します。
表 94．PWM 割り込みイネーブルレジスタ
ｂｉｔ
７：３

名称

機能

予約

２

ＰＷＭＩＮＴＥＮ２１ＰＷＭＩＮＴＥＮ１０ＰＷＭＩＮＴＥＮ０

リセット値
０００００

ＰＷＭモジュール２のデータ送出が設定回数に達した際の割り込み要求を許可します。
０
１：割り込み要求有効
０：割り込み要求無効
ＰＷＭモジュール１のデータ送出が設定回数に達した際の割り込み要求を許可します。
０
１：割り込み要求有効
０：割り込み要求無効
ＰＷＭモジュール０のデータ送出が設定回数に達した際の割り込み要求を許可します。
０
１：割り込み要求有効
０：割り込み要求無効

65

Ｒ Ｗ
○ ×
○ ○

○ ○

○ ○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.７４. ＰＷＭ出力デューティ設定レジスタ０［Ａｄｒ．８４ｈ］
ＰＷＭ出力モジュール０用の出力データレジスタです。ＰＷＭモジュール０から出力されるＰＷＭ信号のデューティを設定します。
表 95．ＰＷＭ出力デューティ設定レジスタ０
ｂｉｔ

名称

７：０

ＰＷＭＤＴＯ０

機能
リセット値
ＰＷＭモジュール０から出力されるＰＷＭ信号（ＰＷＭ０）の００００００００
デューティを設定します。

Ｒ Ｗ
○ ○

８.７５. ＰＷＭ出力デューティ設定レジスタ１［Ａｄｒ．８５ｈ］
ＰＷＭ出力モジュール１用の出力データレジスタです。ＰＷＭモジュール１から出力されるＰＷＭ信号のデューティを設定します。
表 96．ＰＷＭ出力デューティ設定レジスタ１
ｂｉｔ

名称

７：０

ＰＷＭＤＴＯ１

機能
リセット値
ＰＷＭモジュール１から出力されるＰＷＭ信号（ＰＷＭ１）の００００００００
デューティを設定します。

Ｒ Ｗ
○ ○

８.７６. ＰＷＭ出力デューティ設定レジスタ２［Ａｄｒ．８６ｈ］
ＰＷＭ出力モジュール２用の出力データレジスタです。ＰＷＭモジュール２から出力されるＰＷＭ信号のデューティを設定します。
表 97．ＰＷＭ出力デューティ設定レジスタ２
ｂｉｔ

名称

７：０

ＰＷＭＤＴＯ２

機能
リセット値
ＰＷＭモジュール２から出力されるＰＷＭ信号（ＰＷＭ２）の００００００００
デューティを設定します。

Ｒ Ｗ
○ ○

出力中にＰＷＭ出力デューティ設定レジスタを書き換えると、１ＰＷＭサイクル（２５６クロック）単位のタイミングで、レジスタ値がモジュールに取り込まれ、新しいデューティでＰＷＭが出力されます。

66(MZ1752G09I)ZENIC INC.

ZEN1752F
８.７７. ＰＷＭ出力回数設定レジスタ０［Ａｄｒ．８８ｈ］
ＰＷＭ出力モジュール０からパルスデータを送出する回数を設定します。００ｈに設定した場合は自動的に止まることなく、連続で送出を繰り返します。
表 98．PWM 出力回数設定レジスタ０
ｂｉｔ

名称

７：０

ＰＷＭＮＵＭ０

機能
リセット値
ＰＷＭ出力モジュール０からパルスデータを送出する回数
００００００００を設定します。

Ｒ Ｗ○ ○８.７８. ＰＷＭ出力回数設定レジスタ１［Ａｄｒ．８９ｈ］
ＰＷＭ出力モジュール１からパルスデータを送出する回数を設定します。００ｈに設定した場合は自動的に止まることなく、連続で送出を繰り返します。
表 99．PWM 出力回数設定レジスタ１
ｂｉｔ

名称

７：０

ＰＷＭＮＵＭ１

機能
リセット値
ＰＷＭ出力モジュール１からパルスデータを送出する回数
００００００００を設定します。

Ｒ Ｗ○ ○８.７９. ＰＷＭ出力回数設定レジスタ２［Ａｄｒ．８Ａｈ］
ＰＷＭ出力モジュール２からパルスデータを送出する回数を設定します。００ｈに設定した場合は自動的に止まることなく、連続で送出を繰り返します。
表 100．PWM 出力回数設定レジスタ２
ｂｉｔ

名称

７：０

ＰＷＭＮＵＭ２

機能
リセット値
ＰＷＭ出力モジュール２からパルスデータを送出する回数
００００００００を設定します。

67

Ｒ Ｗ
○ ○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.８０. 赤外線リモコンコントロールレジスタ［Ａｄｒ．９０ｈ］
赤外線リモコンブロックの動作を決定します。
表 101．赤外線リモコンコントロールレジスタ
ｂｉｔ

名称

７：６

予約

５

ＩＲＨＷＣＮＴＥＮ

４ＩＲＬＷＣＮＴＥＮ

３：０

予約

機能
Ｈｉｇｈワイズカウンタの動作を決定します。
１：起動
０：停止
Ｌｏｗワイズカウンタの動作を決定します。
１：起動
０：停止

リセット値

Ｒ Ｗ

００

○ ×

０

○ ○

０

○ ○

００００

○ ×

８.８１. 赤外線リモコンノイズフィルタレジスタ［Ａｄｒ．９１ｈ］
赤外線リモコン信号（ＩＲＲＣ）のノイズフィルタを設定します。本設定値以下のクロック幅のパルスは無視されます（Ｈｉｇｈ／Ｌｏ
ｗとも０ｈ設定の場合はフィルタは無効です）。
表 102．赤外線リモコンノイズフィルタレジスタ
ｂｉｔ

名称

７：６

予約

５：４

ＩＲＨＮＦ

３：２

予約

１：０

ＩＲＬＮＦ

機能
本設定値以下のＨｉｇｈパルスを無視します。
本設定値以下のＬｏｗパルスを無視します。

68

リセット値

Ｒ Ｗ

００

○ ×

００

○ ○

００

○ ×

００

○ ○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.８２. 赤外線リモコン割り込みステータスレジスタ［Ａｄｒ．９２ｈ］
赤外線リモコンブロックの各種ステータスを示します。各ステータスは １ にセットされているときに １ を書くとクリアされます。
表 103．赤外線リモコン割り込みステータスレジスタ
ｂｉｔ
７：４

名称

機能

リセット値

予約

３

ＩＲＨＯＦＩＮＴST２

ＩＲＬＯＦＩＮＴST

１

ＩＲＲＳＩＮＴＳＴ０

ＩＲＦＬＩＮＴＳＴ

Ｈｉｇｈワイズカウンタのオーバーフロー割り込み要求の有無を示します。
１：割り込み要求あり
０：割り込み要求なし
Ｌｏｗワイズカウンタのオーバーフロー割り込み要求の有無を示します。
１：割り込み要求あり
０：割り込み要求なし
ＩＲシリアル入力（ＩＲＲＣ）の立ち上がりエッジ割り込み要求の有無を示します。
１：割り込み要求あり
０：割り込み要求なし
ＩＲシリアル入力（ＩＲＲＣ）の立ち下がりエッジ割り込み要求の有無を示します。
１：割り込み要求あり
０：割り込み要求なし

69

Ｒ Ｗ

００００

○ ×

０

○ ○

０

○ ○

０

○ ○

０

○ ○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.８３. 赤外線リモコン割り込みイネーブルレジスタ［Ａｄｒ．９３ｈ］
赤外線リモコンブロックの割り込み動作を設定します。
表 104．赤外線リモコン割り込みイネーブルレジスタ
ｂｉｔ
７：４

名称

機能

リセット値

予約

３

ＩＲＨＯＦＩＮＴＥＮ

２

ＩＲＬＯＦＩＮＴＥＮ

１ＩＲＲＳＩＮＴＥＮ

０

ＩＲＦＬＩＮＴＥＮ

Ｈｉｇｈワイズカウンタのオーバーフロー割り込み要求を許可します。
１：割り込み要求有効
０：割り込み要求無効
Ｌｏｗワイズカウンタのオーバーフロー割り込み要求を許可します。
１：割り込み要求有効
０：割り込み要求無効
赤外線リモコン入力（ＩＲＲＣ）の立ち上がりエッジ割り込み要求を許可します。
１：割り込み要求有効
０：割り込み要求無効
赤外線リモコン入力（ＩＲＲＣ）の立ち下がりエッジ割り込み要求を許可します。
１：割り込み要求有効
０：割り込み要求無効

Ｒ Ｗ

００００

○ ×

０

○ ○

０

○ ○

０

○ ○

０

○ ○

Ｈｉｇｈワイズ（Ｌｏｗワイズ）オーバーフロー割り込みが発生すると、Ｈｉｇｈワイズ（Ｌｏｗワイズ）カウンタは ０ で停止します。その後、割り込みステータスフラグをクリアすると、次の立ち上がり（立ち下がり）エッジからＨｉｇｈワイズ（Ｌｏｗワイズ）カウンタはカウントを再開します。

70(MZ1752G09I)ZENIC INC.

ZEN1752F
８.８４. 赤外線リモコンＨｉｇｈワイズカウンタ＿Ｌ［Ａｄｒ．９４ｈ］
赤外線リモコン信号（ＩＲＲＣ）のＨｉｇｈパルス幅のカウンタ値（下位ｂｙｔｅ）です。
表 105．赤外線リモコンＨｉｇｈワイズカウンタ＿Ｌ
ｂｉｔ

名称

７：０

ＩＲＨＷＣＮＴＬ

機能
リセット値
赤外線リモコン信号（ＩＲＲＣ）のＨｉｇｈパルス幅のカウンタ値
００００００００（下位ｂｙｔｅ）です。

Ｒ Ｗ
○ ×

８.８５. 赤外線リモコンＨｉｇｈワイズカウンタ＿Ｈ［Ａｄｒ．９５ｈ］
赤外線リモコン信号（ＩＲＲＣ）のＨｉｇｈパルス幅のカウンタ値（上位ｂｙｔｅ）です。
表 106．赤外線リモコンＨｉｇｈワイズカウンタ＿Ｈ
ｂｉｔ

名称

７：０

ＩＲＨＷＣＮＴＨ

機能
リセット値
赤外線リモコン信号（ＩＲＲＣ）のＨｉｇｈパルス幅のカウンタ値
００００００００（上位ｂｙｔｅ）です。

Ｒ Ｗ
○ ×

８.８６. 赤外線リモコンＬｏｗワイズカウンタ＿Ｌ［Ａｄｒ．９６ｈ］
赤外線リモコン信号（ＩＲＲＣ）のＬｏｗパルス幅のカウンタ値（下位ｂｙｔｅ）です。
表 107．赤外線リモコンＬｏｗワイズカウンタ＿Ｌ
ｂｉｔ

名称

７：０

ＩＲＬＷＣＮＴＬ

機能
リセット値
赤外線リモコン信号（ＩＲＲＣ）のＬｏｗパルス幅のカウンタ値
００００００００（下位ｂｙｔｅ）です。

Ｒ Ｗ
○ ×

８.８７. 赤外線リモコンＬｏｗワイズカウンタ＿Ｈ［Ａｄｒ．９７ｈ］
赤外線リモコン信号（ＩＲＲＣ）のＬｏｗパルス幅のカウンタ値（上位ｂｙｔｅ）です。
表 108．赤外線リモコンＬｏｗワイズカウンタ＿Ｈ
ｂｉｔ

名称

７：０

ＩＲＬＷＣＮＴＨ

機能
リセット値
赤外線リモコン信号（ＩＲＲＣ）のＬｏｗパルス幅のカウンタ値
００００００００（上位ｂｙｔｅ）です。

71

Ｒ Ｗ
○ ×

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.８８. カウンタモードレジスタ０［Ａｄｒ．Ａ０ｈ］
カウンタモジュール０及び１のカウンタモードを決定します。本レジスタを変更する際は対象カウンタモジュールのカウンタイ
ネーブルレジスタでカウント動作を停止してから行ってください。
表 109．カウンタモードレジスタ０
ｂｉｔ
７

名称
予約

６：４

ＣＮＴＭＯＤＥ１

３

予約

２：０

機能

ＣＮＴＭＯＤＥ０

カウンタモジュール１のカウンタモードを決定します。
１０１〜１１１：予約
１００：パルス幅カウンタ
０１１：単相カウンタ（アップパルス動作）
０１０：２相カウンタ（アップダウンパルス動作）
００１：２相カウンタ（ＡＢ相パルス１逓倍動作）
０００：２相カウンタ（ＡＢ相パルス４逓倍動作）
カウンタモジュール０のカウンタモードを決定します。
１０１〜１１１：予約
１００：パルス幅カウンタ
０１１：単相カウンタ（アップパルス動作）
０１０：２相カウンタ（アップダウンパルス動作）
００１：２相カウンタ（ＡＢ相パルス１逓倍動作）
０００：２相カウンタ（ＡＢ相パルス４逓倍動作）

72

リセット値

Ｒ Ｗ

０

○ ×

０００

○ ○

０

○ ×

０００

○ ○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.８９. カウンタモードレジスタ１［Ａｄｒ．Ａ１ｈ］
カウンタモジュール２及び３のカウンタモードを決定します。本レジスタを変更する際は対象カウンタモジュールのカウンタイ
ネーブルレジスタでカウント動作を停止してから行ってください。
表 110．カウンタモードレジスタ１
ｂｉｔ
７

名称
予約

６：４

ＣＮＴＭＯＤＥ３

３

予約

２：０

機能

ＣＮＴＭＯＤＥ２

カウンタモジュール３のカウンタモードを決定します。
１０１〜１１１：予約
１００：パルス幅カウンタ
０１１：単相カウンタ（アップパルス動作）
０１０：２相カウンタ（アップダウンパルス動作）
００１：２相カウンタ（ＡＢ相パルス１逓倍動作）
０００：２相カウンタ（ＡＢ相パルス４逓倍動作）
カウンタモジュール２のカウンタモードを決定します。
１０１〜１１１：予約
１００：パルス幅カウンタ
０１１：単相カウンタ（アップパルス動作）
０１０：２相カウンタ（アップダウンパルス動作）
００１：２相カウンタ（ＡＢ相パルス１逓倍動作）
０００：２相カウンタ（ＡＢ相パルス４逓倍動作）

73

リセット値

Ｒ Ｗ

０

○ ×

０００

○ ○

０

○ ×

０００

○ ○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.９０. カウンタイネーブルレジスタ［Ａｄｒ．Ａ２ｈ］
各カウンタモジュールの動作を決定します。
表 111．カウンタイネーブルレジスタ
ｂｉｔ

名称

７：４

予約

３

ＣＮＴＥＮ３

２

ＣＮＴＥＮ２

１

ＣＮＴＥＮ１０

ＣＮＴＥＮ０機能
カウンタモジュール３の動作を決定します。
１：起動
０：停止
カウンタモジュール２の動作を決定します。
１：起動
０：停止
カウンタモジュール１の動作を決定します。
１：起動
０：停止
カウンタモジュール０の動作を決定します。
１：起動
０：停止

74

リセット値

Ｒ Ｗ

００００

○ ×

０

○ ○

０

○ ○

０

○ ○

０

○ ○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.９１. カウンタラッチコマンドレジスタ［Ａｄｒ．Ａ３ｈ］
単相及び２相パルスモード時、各カウンタモジュールの値をラッチデータレジスタに格納します。自動復帰しますので １ を書いた後、 ０ を書き直す必要はありません。
ラッチコマンドを実行してからカウンタ値がラッチデータレジスタに格納されるまで、時間がかかります（詳細は図４を参照願います）。ラッチ動作が完了する前にラッチデータレジスタの値を読み出した場合、以前にラッチされた値が読み出されます
表 112．カウンタラッチコマンドレジスタ
ｂｉｔ
７：４

名称

機能

リセット値

予約

３

ＣＮＴＬＴ３

２

ＣＮＴＬＴ２

１

ＣＮＴＬＴ１０

ＣＮＴＬＴ０

カウンタモジュール３の値をラッチデータレジスタに格納します。
１：カウンタ値ラッチ
０：ＮＯＰ
カウンタモジュール２の値をラッチデータレジスタに格納します。
１：カウンタ値ラッチ
０：ＮＯＰ
カウンタモジュール１の値をラッチデータレジスタに格納します。
１：カウンタ値ラッチ
０：ＮＯＰ
カウンタモジュール０の値をラッチデータレジスタに格納します。
１：カウンタ値ラッチ
０：ＮＯＰ

75

Ｒ Ｗ

００００

○ ×

０

× ○

０

× ○

０

× ○

０

× ○

(MZ1752G09I)ZENIC INC.

ZEN1752F※カウンタラッチコマンドの内部動作タイミング
次のタイミングチャートはカウンタラッチコマンドを書き込んだ際、ラッチレジスタにカウンタ値が格納されるタイミングを示しています。本図は参考例としてモジュール０のラッチコマンドを示していますが、他のモジュールについてもタイミングは同一です。

HCSB
HWRB
HAD[7:0]A3h

HDT[7:0]

ex. 01h

SCLK
PCLK(カウンタブロックに1/1で供給)カウンタ値[モジュール0]

N

N+1

ラッチデータレジスタ[D0‑D2h]

N+2

X

N+3

N+2

3 SCLK

4 PCLK

図 4．コマンドラッチ動作タイミング

76(MZ1752G09I)ZENIC INC.

ZEN1752F
８.９２. カウンタクリアコマンドレジスタ［Ａｄｒ．Ａ４ｈ］
各カウンタモジュールの値をクリアします。本レジスタは １ を書くことで動作し、クリア動作が完了すると ０ に戻ります。
表 113．カウンタクリアコマンドレジスタ
ｂｉｔ

名称

７：４

予約

３

ＣＮＴＣＬＲ３

２

ＣＮＴＣＬＲ２

１

ＣＮＴＣＬＲ１０

ＣＮＴＣＬＲ０

機能
カウンタモジュール３の値をクリアします。
１：クリア
０：ＮＯＰ
カウンタモジュール２の値をクリアします。
１：クリア
０：ＮＯＰ
カウンタモジュール１の値をクリアします。
１：クリア
０：ＮＯＰ
カウンタモジュール０の値をクリアします。
１：クリア
０：ＮＯＰ

77

リセット値

Ｒ Ｗ

００００

○ ×

０

○ ○

０

○ ○

０

○ ○

０

○ ○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.９３. カウンタロードコマンドレジスタ［Ａｄｒ．Ａ５ｈ］
各カウンタモジュールにロードデータレジスタの値をロードします。本レジスタは １ を書くことで動作し、ロード動作が完了す
ると ０ に戻ります。
表 114．カウンタロードコマンドレジスタ
ｂｉｔ
７：４

名称

機能

リセット値

予約

３

ＣＮＴＬＤ３

２

ＣＮＴＬＤ２

１

ＣＮＴＬＤ１０

ＣＮＴＬＤ０

カウンタモジュール３にロードデータレジスタの値をロードします。
１：データロード
０：ＮＯＰ
カウンタモジュール２にロードデータレジスタの値をロードします。
１：データロード
０：ＮＯＰ
カウンタモジュール１にロードデータレジスタの値をロードします。
１：データロード
０：ＮＯＰ
カウンタモジュール０にロードデータレジスタの値をロードします。
１：データロード
０：ＮＯＰ

78

Ｒ Ｗ

００００

○ ×

０

○ ○

０

○ ○

０

○ ○

０

○ ○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.９４. カウンタＺ相イネーブルレジスタ［Ａｄｒ．Ａ６ｈ］
各カウンタモジュールのＺ相入力（ＣＮＴ＿Ｚ）の動作を決定します。本設定は対象となるカウンタモジュールが２相カウンタ
モードになっているときのみ有効です。
表 115．カウンタＺ相イネーブルレジスタ
ｂｉｔ
７：４

名称

機能

リセット値

予約

３

ＣＮＴＺＥＮ３

２

ＣＮＴＺＥＮ２

１

ＣＮＴＺＥＮ１０

ＣＮＴＺＥＮ０

カウンタモジュール３のＺ相入力（ＣＮＴ＿Ｚ）の動作を決定
します。
１：有効
０：無効
カウンタモジュール２のＺ相入力（ＣＮＴ＿Ｚ）の動作を決定
します。
１：有効
０：無効
カウンタモジュール１のＺ相入力（ＣＮＴ＿Ｚ）の動作を決定
します。
１：有効
０：無効
カウンタモジュール０のＺ相入力（ＣＮＴ＿Ｚ）の動作を決定
します。
１：有効
０：無効

79

Ｒ Ｗ

００００

○ ×

０

○ ○

０

○ ○

０

○ ○

０

○ ○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.９５. カウンタ定周期自動ラッチイネーブルレジスタ［Ａｄｒ．Ａ７ｈ］
各カウンタモジュールの定周期自動ラッチ機能の動作を決定します。本レジスタを変更する際はカウンタイネーブルレジス
タで対象カウンタモジュールのカウント動作を停止してから行ってください。なお、各カウンタモジュールの設定がパルス幅カウ
ンタモードになっている場合は本レジスタの設定は無効です。
表 116．カウンタ定周期自動ラッチイネーブルレジスタ
ｂｉｔ
７：４

名称

機能

リセット値

予約

３

ＣＮＴＡＣＥＮ３

２

ＣＮＴＡＣＥＮ２

１

ＣＮＴＡＣＥＮ１０

ＣＮＴＡＣＥＮ０

カウンタモジュール３の定周期自動ラッチ機能の動作を決
定します。
１：有効
０：無効（通常カウント動作）
カウンタモジュール２の定周期自動ラッチ機能の動作を決
定します。
１：有効
０：無効（通常カウント動作）
カウンタモジュール１の定周期自動ラッチ機能の動作を決
定します。
１：有効
０：無効（通常カウント動作）
カウンタモジュール０の定周期自動ラッチ機能の動作を決
定します。
１：有効
０：無効（通常カウント動作）

80

Ｒ Ｗ

００００

○ ×

０

○ ○

０

○ ○

０

○ ○

０

○ ○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.９６. カウンタ割り込みイネーブルレジスタ０［Ａｄｒ．Ａ８ｈ］
オーバーフロー（単相カウンタモード時のみ）及び定周期自動ラッチ割り込みを設定します。
表 117．カウンタ割り込みイネーブルレジスタ０
ｂｉｔ

名称

７

ＣＮＴＯＦＩＮＴ３

６

ＣＮＴＯＦＩＮＴ２

５

ＣＮＴＯＦＩＮＴ１

４

ＣＮＴＯＦＩＮＴ０

３

ＣＮＴＡＣＩＮＴ３

２

ＣＮＴＡＣＩＮＴ２

１

ＣＮＴＡＣＩＮＴ１０

ＣＮＴＡＣＩＮＴ０

機能
カウンタモジュール３のいずれかのチャンネルのカウント値
がオーバーフローしたときの割り込み動作を決定します。
１：有効
０：無効
カウンタモジュール２のいずれかのチャンネルのカウント値
がオーバーフローしたときの割り込み動作を決定します。
１：有効
０：無効
カウンタモジュール１のいずれかのチャンネルのカウント値
がオーバーフローしたときの割り込み動作を決定します。
１：有効
０：無効
カウンタモジュール０のいずれかのチャンネルのカウント値
がオーバーフローしたときの割り込み動作を決定します。
１：有効
０：無効
カウンタモジュール３の定周期自動ラッチ割り込みの動作を決定します。本ｂｉｔはカウンタモジュール３に定周期自動ラッチ機能が設定されているときのみ有効です。
１：有効
０：無効
カウンタモジュール２の定周期自動ラッチ割り込みの動作を決定します。本ｂｉｔはカウンタモジュール２に定周期自動ラッチ機能が設定されているときのみ有効です。
１：有効
０：無効
カウンタモジュール１の定周期自動ラッチ割り込みの動作を決定します。本ｂｉｔはカウンタモジュール１に定周期自動ラッチ機能が設定されているときのみ有効です。
１：有効
０：無効
カウンタモジュール０の定周期自動ラッチ割り込みの動作を決定します。本ｂｉｔはカウンタモジュール０に定周期自動ラッチ機能が設定されているときのみ有効です。
１：有効
０：無効

81

リセット値

Ｒ Ｗ

０

○ ○

０

○ ○

０

○ ○

０

○ ○

０

○ ○

０

○ ○

０

○ ○

０

○ ○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.９７. カウンタ割り込みイネーブルレジスタ１［Ａｄｒ．Ａ９ｈ］
ＡＩ（異常遷移入力）割り込みを設定します。これらの設定は単相カウンタモード設定時は無効です。
表 118．カウンタ割り込みイネーブルレジスタ１
ｂｉｔ
７：４

名称

機能

リセット値

予約

３

ＣＮＴＡＩＩＮＴ３

２

ＣＮＴＡＩＩＮＴ２

１

ＣＮＴＡＩＩＮＴ１０

ＣＮＴＡＩＩＮＴ０

カウンタモジュール３のＡＩ（異常遷移入力）検出時の割り込
み動作を決定します。
１：有効
０：無効
カウンタモジュール２のＡＩ（異常遷移入力）検出時の割り込
み動作を決定します。
１：有効
０：無効
カウンタモジュール１のＡＩ（異常遷移入力）検出時の割り込
み動作を決定します。
１：有効
０：無効
カウンタモジュール０のＡＩ（異常遷移入力）検出時の割り込
み動作を決定します。
１：有効
０：無効

82

Ｒ Ｗ

００００

○ ×

０

○ ○

０

○ ○

０

○ ○

０

○ ○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.９８. カウンタ割り込みイネーブルレジスタ２［Ａｄｒ．ＡＡｈ］
カウンタモジュール０及び１のパルス幅カウントモード時の割り込みを設定します。これらの設定は２相カウンタモード及び単相カウンタモード設定時は無効です。
表 119．カウンタ割り込みイネーブルレジスタ２
ｂｉｔ

名称

７

ＣＮＴＰＷＩＮＴ１３６

ＣＮＴＰＷＩＮＴ１２

５

ＣＮＴＰＷＩＮＴ１１

４

ＣＮＴＰＷＩＮＴ１０

３

ＣＮＴＰＷＩＮＴ０３

２

ＣＮＴＰＷＩＮＴ０２

１

ＣＮＴＰＷＩＮＴ０１０

ＣＮＴＰＷＩＮＴ００

機能
カウンタモジュール１のＨｉｇｈワイズカウンタのオーバーフ
ロー割り込み動作を決定します。
１：有効
０：無効
カウンタモジュール１のＬｏｗワイズカウンタのオーバーフ
ロー割り込み動作を決定します。
１：有効
０：無効
カウンタモジュール１の立ち上がりエッジ割り込み動作を決
定します。
１：有効
０：無効
カウンタモジュール１の立ち下がりエッジ割り込み動作を決
定します。
１：有効
０：無効
カウンタモジュール０のＨｉｇｈワイズカウンタのオーバーフ
ロー割り込み動作を決定します。
１：有効
０：無効
カウンタモジュール０のＬｏｗワイズカウンタのオーバーフ
ロー割り込み動作を決定します。
１：有効
０：無効
カウンタモジュール０の立ち上がりエッジ割り込み動作を決
定します。
１：有効
０：無効
カウンタモジュール０の立ち下がりエッジ割り込み動作を決
定します。
１：有効
０：無効

83

リセット値

Ｒ Ｗ

０

○ ○

０

○ ○

０

○ ○

０

○ ○

０

○ ○

０

○ ○

０

○ ○

０

○ ○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.９９. カウンタ割り込みイネーブルレジスタ３［Ａｄｒ．ＡＢｈ］
カウンタモジュール２及び３のパルス幅カウントモード時の割り込みを設定します。これらの設定は２相カウンタモード及び単相カウンタモード設定時は無効です。
表 120．カウンタ割り込みイネーブルレジスタ３
ｂｉｔ

名称

７

ＣＮＴＰＷＩＮＴ３３６

ＣＮＴＰＷＩＮＴ３２

５

ＣＮＴＰＷＩＮＴ３１

４

ＣＮＴＰＷＩＮＴ３０

３

ＣＮＴＰＷＩＮＴ２３

２

ＣＮＴＰＷＩＮＴ２２

１

ＣＮＴＰＷＩＮＴ２１０

ＣＮＴＰＷＩＮＴ２０

機能
カウンタモジュール３のＨｉｇｈワイズカウンタのオーバーフ
ロー割り込み動作を決定します。
１：有効
０：無効
カウンタモジュール３のＬｏｗワイズカウンタのオーバーフ
ロー割り込み動作を決定します。
１：有効
０：無効
カウンタモジュール３の立ち上がりエッジ割り込み動作を決
定します。
１：有効
０：無効
カウンタモジュール３の立ち下がりエッジ割り込み動作を決
定します。
１：有効
０：無効
カウンタモジュール２のＨｉｇｈワイズカウンタのオーバーフ
ロー割り込み動作を決定します。
１：有効
０：無効
カウンタモジュール２のＬｏｗワイズカウンタのオーバーフ
ロー割り込み動作を決定します。
１：有効
０：無効
カウンタモジュール２の立ち上がりエッジ割り込み動作を決
定します。
１：有効
０：無効
カウンタモジュール２の立ち下がりエッジ割り込み動作を決
定します。
１：有効
０：無効

84

リセット値

Ｒ Ｗ

０

○ ○

０

○ ○

０

○ ○

０

○ ○

０

○ ○

０

○ ○

０

○ ○

０

○ ○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.１００. カウンタ周期レジスタ０＿Ｌ［Ａｄｒ．Ｂ０ｈ］
カウンタモジュール０を定周期自動ラッチにする場合、自動ラッチの周期を設定します。本レジスタの設定値をＮ、次の上位
ｂｙｔｅ側の設定値をＭ、カウンタモジュールに供給しているシステムクロックの周波数をＦｓ及び定周期自動ラッチの周期をＴｃとすると、
Ｔｃ＝（Ｍ×２１６＋Ｎ×２８）／Ｆｓとなり、設定可能な範囲は０００１００ｈ〜ＦＦＦＦ００ｈ（１００ｈごと）になります。なお、ＭとＮを両方０ｈに設定するのは禁止です。
表 121．カウンタ周期レジスタ０＿Ｌ
ｂｉｔ
７：０

名称
ＣＮＴＡＣＤＴ０Ｌ

機能
リセット値
カウンタモジュール０の定周期自動ラッチのラッチ周期（下０００００００１
位ｂｙｔｅ）を設定します。

Ｒ Ｗ
○ ○

８.１０１. カウンタ周期レジスタ０＿Ｈ［Ａｄｒ．Ｂ１ｈ］
カウンタモジュール０を定周期自動ラッチにした場合の割り込みの周期（上位ｂｙｔｅ）を設定します。
表 122．カウンタ周期レジスタ０＿Ｈ
ｂｉｔ
７：０

名称
ＣＮＴＡＣＤＴ０Ｈ

機能
リセット値
カウンタモジュール０の定周期自動ラッチのラッチ周期（上００００００００位ｂｙｔｅ）を設定します。

Ｒ Ｗ
○ ○

８.１０２. カウンタ周期レジスタ１＿Ｌ［Ａｄｒ．Ｂ２ｈ］
カウンタモジュール１を定周期自動ラッチにした場合の割り込みの周期（下位ｂｙｔｅ）を設定します。
表 123．カウンタ周期レジスタ１＿Ｌ
ｂｉｔ
７：０

名称
ＣＮＴＡＣＤＴ１Ｌ

機能
リセット値
カウンタモジュール１の定周期自動ラッチのラッチ周期（下０００００００１
位ｂｙｔｅ）を設定します。

85

Ｒ Ｗ
○ ○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.１０３. カウンタ周期レジスタ１＿Ｈ［Ａｄｒ．Ｂ３ｈ］
カウンタモジュール１を定周期自動ラッチにした場合の割り込みの周期（上位ｂｙｔｅ）を設定します。
表 124．カウンタ周期レジスタ１＿Ｈ
ｂｉｔ
７：０

名称
ＣＮＴＡＣＤＴ１Ｈ

機能
リセット値
カウンタモジュール１の定周期自動ラッチのラッチ周期（上００００００００位ｂｙｔｅ）を設定します。

Ｒ Ｗ
○ ○

８.１０４. カウンタ周期レジスタ２＿Ｌ［Ａｄｒ．Ｂ４ｈ］
カウンタモジュール２を定周期自動ラッチにした場合の割り込みの周期（下位ｂｙｔｅ）を設定します。
表 125．カウンタ周期レジスタ２＿Ｌ
ｂｉｔ
７：０

名称
ＣＮＴＡＣＤＴ２Ｌ

機能
リセット値
カウンタモジュール２の定周期自動ラッチのラッチ周期（下０００００００１
位ｂｙｔｅ）を設定します。

Ｒ Ｗ
○ ○

８.１０５. カウンタ周期レジスタ２＿Ｈ［Ａｄｒ．Ｂ５ｈ］
カウンタモジュール２を定周期自動ラッチにした場合の割り込みの周期（上位ｂｙｔｅ）を設定します。
表 126．カウンタ周期レジスタ２＿Ｈ
ｂｉｔ
７：０

名称
ＣＮＴＡＣＤＴ２Ｈ

機能
リセット値
カウンタモジュール２の定周期自動ラッチのラッチ周期（上００００００００位ｂｙｔｅ）を設定します。

Ｒ Ｗ
○ ○

８.１０６. カウンタ周期レジスタ３＿Ｌ［Ａｄｒ．Ｂ６ｈ］
カウンタモジュール３を定周期自動ラッチにした場合の割り込みの周期（下位ｂｙｔｅ）を設定します。
表 127．カウンタ周期レジスタ３＿Ｌ
ｂｉｔ
７：０

名称
ＣＮＴＡＣＤＴ３Ｌ

機能
リセット値
カウンタモジュール３の定周期自動ラッチのラッチ周期（下０００００００１
位ｂｙｔｅ）を設定します。

86

Ｒ Ｗ
○ ○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.１０７. カウンタ周期レジスタ３＿Ｈ［Ａｄｒ．Ｂ７ｈ］
カウンタモジュール３を定周期自動ラッチにした場合の割り込みの周期（上位ｂｙｔｅ）を設定します。
表 128．カウンタ周期レジスタ３＿Ｈ
ｂｉｔ
７：０

名称
ＣＮＴＡＣＤＴ３Ｈ

機能
リセット値
カウンタモジュール３の定周期自動ラッチのラッチ周期（上００００００００位ｂｙｔｅ）を設定します。

87

Ｒ Ｗ
○ ○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.１０８. カウンタ割り込みステータスレジスタ０［Ａｄｒ．Ｂ８ｈ］
カウンタモジュール０の各種動作ステータスを表示します。
各ステータスは １ にセットされているときに １ を書くとクリアされます。
表 129．カウンタ割り込みステータスレジスタ０
ｂｉｔ

名称

７

ＣＮＴＡＩ０６

予約

５

ＣＮＴＲＥＤＧＥ０

４

ＣＮＴＦＥＤＧＥ０

３

ＣＮＴＡＣＳＴ０２

ＣＮＴＯＦＳＴ０２

１

ＣＮＴＯＦＳＴ０１

０

ＣＮＴＯＦＳＴ００

機能
リセット値
ＡＩ（異常遷移入力）を検出したことを示します。２相カウンタ
モードのときのみセットされます。
０１：異常検知０：正常
０
カウントパルスに立ち上がりエッジが入力されたことを示します。パルス幅カウンタモードのときのみセットされます。
０
１：立ち上がりエッジ検出
０：立ち上がりエッジ未検出
カウントパルスに立ち下がりエッジが入力されたことを示します。パルス幅カウンタモードのときのみセットされます。
０
１：立ち下がりエッジ検出
０：立ち下がりエッジ未検出
カウンタモジュール０の定周期自動ラッチでカウンタ値がラッチされたことを示します。
０
１：格納
０：未格納
カウンタユニット０２がオーバーフローしたことを示します。
単相カウンタモードのときのみセットされます。
０
１：オーバーフロー
０：正常カウント
カウンタユニット０１がオーバーフローしたことを示します。
パルス幅カウンタモード（Ｈｉｇｈワイズカウンタ）及び単相カ０ウンタモードのときのみセットされます。
１：オーバーフロー
０：正常カウント
カウンタユニット００がオーバーフローしたことを示します。
パルス幅カウンタモード（Ｌｏｗワイズカウンタ）及び単相カウンタモードのときのみセットされます。
０
１：オーバーフロー
０：正常カウント

88

Ｒ Ｗ
○ ○
○ ×
○ ○

○ ○

○ ○

○ ○

○ ○

○ ○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.１０９. カウンタ割り込みステータスレジスタ１［Ａｄｒ．Ｂ９ｈ］
カウンタモジュール１の各種動作ステータスを表示します。
各ステータスは １ にセットされているときに １ を書くとクリアされます。
表 130．カウンタ割り込みステータスレジスタ１
ｂｉｔ

名称

７

ＣＮＴＡＩ１６

予約

５ＣＮＴＲＥＤＧＥ１

４

ＣＮＴＦＥＤＧＥ１

３

ＣＮＴＡＣＳＴ１

２

ＣＮＴＯＦＳＴ１２

１

ＣＮＴＯＦＳＴ１１

０

ＣＮＴＯＦＳＴ１０

機能
リセット値
ＡＩ（異常遷移入力）を検出したことを示します。２相カウンタ
モードのときのみセットされます。
０１：異常検知０：正常
０
カウントパルスに立ち上がりエッジが入力されたことを示します。パルス幅カウンタモードのときのみセットされます。
０
１：立ち上がりエッジ検出
０：立ち上がりエッジ未検出
カウントパルスに立ち下がりエッジが入力されたことを示します。パルス幅カウンタモードのときのみセットされます。
０
１：立ち下がりエッジ検出
０：立ち下がりエッジ未検出
カウンタモジュール１が設定された周期でカウント値をカウ
ント結果レジスタに格納したことを示します。
０
１：格納
０：未格納
カウンタユニット１２がオーバーフローしたことを示します。
単相カウンタモードのときのみセットされます。
０
１：オーバーフロー
０：正常カウント
カウンタユニット１１がオーバーフローしたことを示します。
パルス幅カウンタモード（Ｈｉｇｈワイズカウンタ）及び単相カ０ウンタモードのときのみセットされます。
１：オーバーフロー
０：正常カウント
カウンタユニット１０がオーバーフローしたことを示します。
パルス幅カウンタモード（Ｌｏｗワイズカウンタ）及び単相カウンタモードのときのみセットされます。
０
１：オーバーフロー
０：正常カウント

89

Ｒ Ｗ
○ ○
○ ×
○ ○

○ ○

○ ○

○ ○

○ ○

○ ○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.１１０. カウンタ割り込みステータスレジスタ２［Ａｄｒ．ＢＡｈ］
カウンタモジュール２の各種動作ステータスを表示します。
各ステータスは １ にセットされているときに １ を書くとクリアされます。
表 131．カウンタ割り込みステータスレジスタ２
ｂｉｔ

名称

７

ＣＮＴＡＩ２６予約

５ＣＮＴＲＥＤＧＥ２

４

ＣＮＴＦＥＤＧＥ２

３

ＣＮＴＡＣＳＴ２

２

ＣＮＴＯＦＳＴ２２

１

ＣＮＴＯＦＳＴ２１

０

ＣＮＴＯＦＳＴ２０

機能
リセット値
ＡＩ（異常遷移入力）を検出したことを示します。２相カウンタ
モードのときのみセットされます。
０１：異常検知０：正常
０
カウントパルスに立ち上がりエッジが入力されたことを示します。パルス幅カウンタモードのときのみセットされます。
０
１：立ち上がりエッジ検出
０：立ち上がりエッジ未検出
カウントパルスに立ち下がりエッジが入力されたことを示します。パルス幅カウンタモードのときのみセットされます。
０
１：立ち下がりエッジ検出
０：立ち下がりエッジ未検出
カウンタモジュール２が設定された周期でカウント値をカウ
ント結果レジスタに格納したことを示します。
０
１：格納
０：未格納
カウンタユニット２２がオーバーフローしたことを示します。
単相カウンタモードのときのみセットされます。
０
１：オーバーフロー
０：正常カウント
カウンタユニット２１がオーバーフローしたことを示します。
パルス幅カウンタモード（Ｈｉｇｈワイズカウンタ）及び単相カ０ウンタモードのときのみセットされます。
１：オーバーフロー
０：正常カウント
カウンタユニット２０がオーバーフローしたことを示します。
パルス幅カウンタモード（Ｌｏｗワイズカウンタ）及び単相カウンタモードのときのみセットされます。
０
１：オーバーフロー
０：正常カウント

90

Ｒ Ｗ
○ ○
○ ×
○ ○

○ ○

○ ○

○ ○

○ ○

○ ○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.１１１. カウンタ割り込みステータスレジスタ３［Ａｄｒ．ＢＢｈ］
カウンタモジュール３の各種動作ステータスを表示します。
各ステータスは １ にセットされているときに １ を書くとクリアされます。
表 132．カウンタ割り込みステータスレジスタ３
ｂｉｔ

名称

７

ＣＮＴＡＩ３６予約

５ＣＮＴＲＥＤＧＥ３

４

ＣＮＴＦＥＤＧＥ３

３

ＣＮＴＡＣＳＴ３

２

ＣＮＴＯＦＳＴ３２

１

ＣＮＴＯＦＳＴ３１

０

ＣＮＴＯＦＳＴ３０

機能
リセット値
ＡＩ（異常遷移入力）を検出したことを示します。２相カウンタ
モードのときのみセットされます。
０１：異常検知０：正常
０
カウントパルスに立ち上がりエッジが入力されたことを示します。パルス幅カウンタモードのときのみセットされます。
０
１：立ち上がりエッジ検出
０：立ち上がりエッジ未検出
カウントパルスに立ち下がりエッジが入力されたことを示します。パルス幅カウンタモードのときのみセットされます。
０
１：立ち下がりエッジ検出
０：立ち下がりエッジ未検出
カウンタモジュール３が設定された周期でカウント値をカウ
ント結果レジスタに格納したことを示します。
０
１：格納
０：未格納
カウンタユニット３２がオーバーフローしたことを示します。
単相カウンタモードのときのみセットされます。
０
１：オーバーフロー
０：正常カウント
カウンタユニット３１がオーバーフローしたことを示します。
パルス幅カウンタモード（Ｈｉｇｈワイズカウンタ）及び単相カ０ウンタモードのときのみセットされます。
１：オーバーフロー
０：正常カウント
カウンタユニット３０がオーバーフローしたことを示します。
パルス幅カウンタモード（Ｌｏｗワイズカウンタ）及び単相カウンタモードのときのみセットされます。
０
１：オーバーフロー
０：正常カウント

91

Ｒ Ｗ
○ ○
○ ×
○ ○

○ ○

○ ○

○ ○

○ ○

○ ○

(MZ1752G09I)ZENIC INC.

ZEN1752F
８.１１２. カウンタロードデータレジスタ００［Ａｄｒ．Ｃ０ｈ］
カウンタユニット００にロードする値をセットします。
表 133．カウンタロードデータレジスタ００
ｂｉｔ
７：０

名称
ＣＮＴＬＤＤＴ００

機能
カウンタユニット００にロードする値をセットします。

リセット値

Ｒ Ｗ

００００００００

○ ○

リセット値

Ｒ Ｗ

００００００００

○ ○

リセット値

Ｒ Ｗ

００００００００○ ○８.１１３. カウンタロードデータレジスタ０１［Ａｄｒ．Ｃ１ｈ］
カウンタユニット０１にロードする値をセットします。
表 134．カウンタロードデータレジスタ０１
ｂｉｔ
７：０

名称
ＣＮＴＬＤＤＴ０１

機能
カウンタユニット０１にロードする値をセットします。

８.１１４. カウンタロードデータレジスタ０２［Ａｄｒ．Ｃ２ｈ］
カウンタユニット０２にロードする値をセットします。
表 135．カウンタロードデータレジスタ０２
ｂｉｔ
７：０

名称
ＣＮＴＬＤＤＴ０２

機能
カウンタユニット０２にロードする値をセットします。

92(MZ1752G09I)ZENIC INC.

ZEN1752F
８.１１５. カウンタロードデータレジスタ１０［Ａｄｒ．Ｃ４ｈ］
カウンタユニット１０にロードする値をセットします。
表 136．カウンタロードデータレジスタ１０
ｂｉｔ
７：０

名称
ＣＮＴＬＤＤＴ１０

機能
カウンタユニット１０にロードする値をセットします。

リセット値

Ｒ Ｗ

００００００００

○ ○

リセット値

Ｒ Ｗ

００００００００

○ ○

リセット値

Ｒ Ｗ

００００００００○ ○８.１１６. カウンタロードデータレジスタ１１［Ａｄｒ．Ｃ５ｈ］
カウンタユニット１１にロードする値をセットします。
表 137．カウンタロードデータレジスタ１１
ｂｉｔ
７：０

名称
ＣＮＴＬＤＤＴ１１

機能
カウンタユニット１１にロードする値をセットします。

８.１１７. カウンタロードデータレジスタ１２［Ａｄｒ．Ｃ６ｈ］
カウンタユニット１２にロードする値をセットします。
表 138．カウンタロードデータレジスタ１２
ｂｉｔ
７：０

名称
ＣＮＴＬＤＤＴ１２

機能
カウンタユニット１２にロードする値をセットします。

93(MZ1752G09I)ZENIC INC.

ZEN1752F
８.１１８. カウンタロードデータレジスタ２０［Ａｄｒ．Ｃ８ｈ］
カウンタユニット２０にロードする値をセットします。
表 139．カウンタロードデータレジスタ２０
ｂｉｔ
７：０

名称
ＣＮＴＬＤＤＴ２０

機能
カウンタユニット２０にロードする値をセットします。

リセット値

Ｒ Ｗ

００００００００

○ ○

リセット値

Ｒ Ｗ

００００００００

○ ○

リセット値

Ｒ Ｗ

００００００００○ ○８.１１９. カウンタロードデータレジスタ２１［Ａｄｒ．Ｃ９ｈ］
カウンタユニット２１にロードする値をセットします。
表 140．カウンタロードデータレジスタ２１
ｂｉｔ
７：０

名称
ＣＮＴＬＤＤＴ２１

機能
カウンタユニット２１にロードする値をセットします。

８.１２０. カウンタロードデータレジスタ２２［Ａｄｒ．ＣＡｈ］
カウンタユニット２２にロードする値をセットします。
表 141．カウンタロードデータレジスタ２２
ｂｉｔ
７：０

名称
ＣＮＴＬＤＤＴ２２

機能
カウンタユニット２２にロードする値をセットします。

94(MZ1752G09I)ZENIC INC.

ZEN1752F
８.１２１. カウンタロードデータレジスタ３０［Ａｄｒ．ＣＣｈ］
カウンタユニット３０にロードする値をセットします。
表 142．カウンタロードデータレジスタ３０
ｂｉｔ
７：０

名称
ＣＮＴＬＤＤＴ３０

機能
カウンタユニット３０にロードする値をセットします。

リセット値

Ｒ Ｗ

００００００００

○ ○

リセット値

Ｒ Ｗ

００００００００

○ ○

リセット値

Ｒ Ｗ

００００００００○ ○８.１２２. カウンタロードデータレジスタ３１［Ａｄｒ．ＣＤｈ］
カウンタユニット３１にロードする値をセットします。
表 143．カウンタロードデータレジスタ３１
ｂｉｔ
７：０

名称
ＣＮＴＬＤＤＴ３１

機能
カウンタユニット３１にロードする値をセットします。

８.１２３. カウンタロードデータレジスタ３２［Ａｄｒ．ＣＥｈ］
カウンタユニット３２にロードする値をセットします。
表 144．カウンタロードデータレジスタ３２
ｂｉｔ
７：０

名称
ＣＮＴＬＤＤＴ３２

機能
カウンタユニット３２にロードする値をセットします。

95(MZ1752G09I)ZENIC INC.

ZEN1752F
８.１２４. カウンタラッチデータレジスタ００［Ａｄｒ．Ｄ０ｈ］
カウンタユニット００の値を読み出します。
表 145．カウンタラッチデータレジスタ００
ｂｉｔ

名称

７：０

ＣＮＴＬＴＤＴ００

機能
カウンタユニット００のラッチされた値を読み出します。

リセット値

Ｒ Ｗ

００００００００

○ ×

リセット値

Ｒ Ｗ

００００００００

○ ×

リセット値

Ｒ Ｗ

００００００００○ ×

８.１２５. カウンタラッチデータレジスタ０１［Ａｄｒ．Ｄ１ｈ］
カウンタユニット０１の値を読み出します。
表 146．カウンタラッチデータレジスタ０１
ｂｉｔ

名称

７：０

ＣＮＴＬＴＤＴ０１

機能
カウンタユニット０１のラッチされた値を読み出します。

８.１２６. カウンタラッチデータレジスタ０２［Ａｄｒ．Ｄ２ｈ］
カウンタユニット０２の値を読み出します。
表 147．カウンタラッチデータレジスタ０２
ｂｉｔ

名称

７：０

ＣＮＴＬＴＤＴ０２

機能
カウンタユニット０２のラッチされた値を読み出します。

96(MZ1752G09I)ZENIC INC.

ZEN1752F
８.１２７. カウンタラッチデータレジスタ１０［Ａｄｒ．Ｄ４ｈ］
カウンタユニット１０の値を読み出します。
表 148．カウンタラッチデータレジスタ１０
ｂｉｔ

名称

７：０

ＣＮＴＬＴＤＴ１０

機能
カウンタユニット１０のラッチされた値を読み出します。

リセット値

Ｒ Ｗ

００００００００

○ ×

リセット値

Ｒ Ｗ

００００００００

○ ×

リセット値

Ｒ Ｗ

００００００００○ ×

８.１２８. カウンタラッチデータレジスタ１１［Ａｄｒ．Ｄ５ｈ］
カウンタユニット１１の値を読み出します。
表 149．カウンタラッチデータレジスタ１１
ｂｉｔ

名称

７：０

ＣＮＴＬＴＤＴ１１

機能
カウンタユニット１１のラッチされた値を読み出します。

８.１２９. カウンタラッチデータレジスタ１２［Ａｄｒ．Ｄ６ｈ］
カウンタユニット１２の値を読み出します。
表 150．カウンタラッチデータレジスタ１２
ｂｉｔ

名称

７：０

ＣＮＴＬＴＤＴ１２

機能
カウンタユニット１２のラッチされた値を読み出します。

97(MZ1752G09I)ZENIC INC.

ZEN1752F
８.１３０. カウンタラッチデータレジスタ２０［Ａｄｒ．Ｄ８ｈ］
カウンタユニット２０の値を読み出します。
表 151．カウンタラッチデータレジスタ２０
ｂｉｔ

名称

７：０

ＣＮＴＬＴＤＴ２０

機能
カウンタユニット２０のラッチされた値を読み出します。

リセット値

Ｒ Ｗ

００００００００

○ ×

リセット値

Ｒ Ｗ

００００００００

○ ×

リセット値

Ｒ Ｗ

００００００００○ ×

８.１３１. カウンタラッチデータレジスタ２１［Ａｄｒ．Ｄ９ｈ］
カウンタユニット２１の値を読み出します。
表 152．カウンタラッチデータレジスタ２１
ｂｉｔ

名称

７：０

ＣＮＴＬＴＤＴ２１

機能
カウンタユニット２１のラッチされた値を読み出します。

８.１３２. カウンタラッチデータレジスタ２２［Ａｄｒ．ＤＡｈ］
カウンタユニット２２の値を読み出します。
表 153．カウンタラッチデータレジスタ２２
ｂｉｔ

名称

７：０

ＣＮＴＬＴＤＴ２２

機能
カウンタユニット２２のラッチされた値を読み出します。

98(MZ1752G09I)ZENIC INC.

ZEN1752F
８.１３３. カウンタラッチデータレジスタ３０［Ａｄｒ．ＤＣｈ］
カウンタユニット３０の値を読み出します。
表 154．カウンタラッチデータレジスタ３０
ｂｉｔ

名称

７：０

ＣＮＴＬＴＤＴ３０

機能
カウンタユニット３０のラッチされた値を読み出します。

リセット値

Ｒ Ｗ

００００００００

○ ×

リセット値

Ｒ Ｗ

００００００００

○ ×

リセット値

Ｒ Ｗ

００００００００○ ×

８.１３４. カウンタラッチデータレジスタ３１［Ａｄｒ．ＤＤｈ］
カウンタユニット３１の値を読み出します。
表 155．カウンタラッチデータレジスタ３１
ｂｉｔ

名称

７：０

ＣＮＴＬＴＤＴ３１

機能
カウンタユニット３１のラッチされた値を読み出します。

８.１３５. カウンタラッチデータレジスタ３２［Ａｄｒ．ＤＥｈ］
カウンタユニット３２の値を読み出します。
表 156．カウンタラッチデータレジスタ３２
ｂｉｔ

名称

７：０

ＣＮＴＬＴＤＴ３２

機能
カウンタユニット３２のラッチされた値を読み出します。

99(MZ1752G09I)ZENIC INC.

ZEN1752F
９. 電気的特性
９.１. 絶対最大定格
表 157．絶対最大定格（ＶＳＳ＝０Ｖ）
項目
電源電圧
入力電圧

記号
ＶＤＤ
ＶＩＮ

出力電圧

ＶＯＵＴ

出力電流※３
保存温度
オーバーシュート※４アンダーシュート※４

ＩＯＵＴ
ＴＳＴ
ＶＩＯ
ＶＩＵ

定格値
ＶＳＳ−０．５〜＋４．０
ＶＳＳ−０．５〜ＶＤＤ＋４．０（≦６．０）
ＶＳＳ−０．５〜ＶＤＤ＋０．５※１
ＶＳＳ−０．５〜ＶＤＤ＋４．０（≦６．０）※２−１４〜＋１４−５５〜＋１２５
ＶＤＤ＋１．０
ＶＳＳ−１．０

単位
Ｖ
Ｖ
Ｖ
Ｖ
ｍＡ
℃
Ｖ
Ｖ

※１ Ｌｏｗ／Ｈｉｇｈ出力の場合。
※２ Ｈｉｇｈ−Ｚ状態の場合。
※３ １端子１秒間の場合。
※４ ５０ｎｓ以内。

９.２. 推奨動作条件
表 158．推奨動作条件（ＶＳＳ＝０Ｖ）
項目
電源電圧
動作温度

記号
ＶＤＤ
ＴＡ

最小値
３．０
０

100

標準値
３．３

最大値
３．６
７０

単位
Ｖ
℃

(MZ1752G09I)ZENIC INC.

ZEN1752F
９.３. 直流特性
表 159．直流特性※１
項目

記号

高レベル入力電圧

ＶＩＨ

低レベル入力電圧

ＶＩＬ

入力リーク電流高レベル出力電圧
低レベル出力電圧
動作時消費電流※３

ＩＬＩ
ＶＯＨ
ＶＯＬ
ＩＤＤＯ

条件

ＩＯＨ＝−４ｍＡ
ＩＯＬ＝４ｍＡ
ＣＬＫ＝１ＭＨｚ

最小値
ＶＤＤ×０．６５
ＶＤＤ×０．８※２
ＶＳＳ−０．３
ＶＳＳ−０．３−５
ＶＤＤ−０．５
ＶＳＳ

最大値
５．５
５．５
ＶＤＤ×０．２５
ＶＤＤ×０．２※２
５
ＶＤＤ
０．４
３．０

単位
Ｖ
Ｖ
Ｖ
Ｖ
μＡ
Ｖ
Ｖ
ｍＡ

※１ ＩＯＨは高レベル出力電流、ＩＯＬは低レベル出力電流を示します。
※２ 入力バッファがシュミットトリガの場合（該当端子はＰ．３の表１を参照）。なお、Ｉ２Ｃ規格ではＬレベル入力電圧が−０．５から
０．３×ＶＤＤ（Ｖ）、Ｈレベル入力電圧が０．７×ＶＤＤからＶＤＤｍａｘ＋０．５（Ｖ）で規定されています。Ｉ２Ｃの使用にあたっては十分な評価をお願いいたします。
※３ 動作時消費電流は動作クロック（ＳＣＬＫ、ＰＣＬＫ）の周波数にほぼ比例します。

101(MZ1752G09I)ZENIC INC.

ZEN1752F
９.４. 交流特性
表 160．交流特性（その１）
項目
ＳＣＬＫサイクル時間
ＳＣＬＫローパルス幅ＳＣＬＫハイパルス幅
ＰＣＬＫサイクル時間
ＰＣＬＫローパルス幅ＰＣＬＫハイパルス幅ＲＥＳＥＴＢローパルス幅
ＨＣＳＢのセットアップ時間（ＨＷＲＢ↑）
ＨＣＳＢのホールド時間（ＨＷＲＢ↑）
ＨＡＤのセットアップ時間（ＨＷＲＢ↑）
ＨＡＤのホールド時間（ＨＷＲＢ↑）
ＨＤＴのセットアップ時間（ＨＷＲＢ↑）
ＨＤＴのホールド時間（ＨＷＲＢ↑）
ＨＷＲＢローパルス幅
ＨＷＲＢリカバリー時間（ライト→ライト）
ＨＷＲＢリカバリー時間（ライト→リード）
ＨＣＳＢのセットアップ時間（ＨＲＤＢ↓）ＨＣＳＢのホールド時間（ＨＲＤＢ↑）
ＨＡＤのセットアップ時間（ＨＲＤＢ↓）
ＨＡＤのホールド時間（ＨＲＤＢ↑）
ＨＤＴの読み出しデータ遅延時間（ＨＲＤＢ↓）
ＨＤＴの読み出しデータホールド時間（ＨＲＤＢ↑）
ＨＲＤＢローパルス幅
ＨＲＤＢリカバリー時間（リード→リード）
ＨＲＤＢリカバリー時間（リード→ライト）
Ｉ２Ｃ＿ＳＤＡのセットアップ時間（Ｉ２Ｃ＿ＳＣＬ↑）※受信時
Ｉ２Ｃ＿ＳＤＡのホールド時間（Ｉ２Ｃ＿ＳＣＬ↑）※受信時
ＳＰＩ＿ＳＤＩのセットアップ時間（ＳＰＩ＿ＳＣＫ↓）ＳＰＩ＿ＳＤＩのホールド時間（ＳＰＩ＿ＳＣＫ↑）
ＩＲＲＣローパルス幅
ＩＲＲＣハイパルス幅記号ｔＳＣＬＫＣＹＣｔＳＣＬＫＬＷｔＳＣＬＫＨＷｔＰＣＬＫＣＹＣｔＰＣＬＫＬＷｔＰＣＬＫＨＷ
ｔＲＥＳＥＴＢＬＷｔＨＣＳＷＳＵｔＨＣＳＷＨＤｔＨＡＤＷＳＵｔＨＡＤＷＨＤｔＨＤＴＷＳＵｔＨＤＴＷＨＤｔＨＷＲＰＷｔＨＷＷＲＣｔＨＷＲＲＣｔＨＣＳＲＳＵｔＨＣＳＲＨＤｔＨＡＤＲＳＵｔＨＡＤＲＨＤｔＨＤＴＲＤＬｔＨＤＴＲＨＤｔＨＲＤＰＷｔＨＲＲＲＣｔＨＲＷＲＣ

最小値
２０
１０
１０
４０
２０
２０
４０
２０
０
２０
０
２０
０
ΦＳＣＬＫ※１×１＋５
ΦＳＣＬＫ×１＋５
ΦＳＣＬＫ×２
００００ΦＳＣＬＫ×３
ΦＳＣＬＫ×１＋５
ΦＳＣＬＫ×１

単位
ｎｓ
ｎｓ
ｎｓ
ｎｓ
ｎｓ
ｎｓ
ｎｓ
ｎｓ
ｎｓ
ｎｓ
ｎｓ
ｎｓ
ｎｓ
ｎｓ
ｎｓ
ｎｓ
ｎｓ
ｎｓ
ｎｓ
ｎｓ
ｎｓ
ｎｓ
ｎｓ
ｎｓ
ｎｓ

ｔＳＤＡＲＳＵ２０ｎｓｔＳＤＡＲＨＤ０ｎｓｔＳＤＩＳＵｔＳＤＩＨＤ
ｔＩＲＲＣＬＷ
ｔＩＲＲＣＨＷ

２００※２ΦＩＲＲＣ ×１＋５
ΦＩＲＲＣ×１＋５

ｎｓ
ｎｓ
ｎｓ
ｎｓ

102

１

最大値

ΦＳＣＬＫ×２＋１８
４(MZ1752G09I)ZENIC INC.

ZEN1752F
表 161．交流特性（その２）
項目
ＣＮＴ＿Ａ（Ａ相）のサイクル時間
ＣＮＴ＿Ａ（Ａ相）のハイ／ローレベル幅
ＣＮＴ＿Ｂ（Ｂ相）のサイクル時間
２相カウンタモード
ＣＮＴ＿Ｂ（Ｂ相）のハイ／ローレベル幅（ＡＢ相）
ＣＮＴ＿Ａ（Ａ相）とＣＮＴ＿Ｂ（Ｂ相）の位相
差時間
ＣＮＴ＿Ｚ（Ｚ相）のハイパルス幅
ＣＮＴ＿Ａ（アップ）のサイクル時間
ＣＮＴ＿Ａ（アップ）のハイ／ローレベル幅
２相カウンタモード
ＣＮＴ＿Ｂ（ダウン）のサイクル時間（アップ／ダウン）
ＣＮＴ＿Ｂ（ダウン）のハイ／ローレベル幅
ＣＮＴ＿Ｚ（クリア）のハイパルス幅
ＣＮＴ＿Ａ／Ｂ／Ｚ（単相）のサイクル時間
単相カウンタモード ＣＮＴ＿Ａ／Ｂ／Ｚ（単相）のハイ／ローレ
ベル幅
モード

記号
ｔＣＡＣＹＣ
ｔＣＡＰＷ
ｔＣＢＣＹＣ
ｔＣＢＰＷ

最小値
ΦＣＮＴ※３×４＋２０
ΦＣＮＴ×２＋１０
ΦＣＮＴ×４＋２０
ΦＣＮＴ×２＋１０

最大値

ｔＣＡＢＤＩＦΦＣＮＴ×１＋５

ｎｓ

ｔＣＺＰＷ
ｔＣＵＰＣＹＣｔＣＵＰＰＷｔＣＤＮＣＹＣｔＣＤＮＰＷ
ｔＣＺＰＷ
ｔＣＳＮＣＹＣΦＣＮＴ×１＋５
ΦＣＮＴ×２＋１０
ΦＣＮＴ×１＋５
ΦＣＮＴ×２＋１０
ΦＣＮＴ×１＋５
ΦＣＮＴ×１＋５
ΦＣＮＴ×２＋１０

ｎｓ
ｎｓ
ｎｓ
ｎｓ
ｎｓ
ｎｓ
ｎｓ

ｔＣＳＮＰＷ

ΦＣＮＴ×１＋５

ｎｓ

単位
ｎｓ
ｎｓ
ｎｓ
ｎｓ

※１ ΦＳＣＬＫはＳＣＬＫのサイクル時間です。
※２ ΦＩＲＲＣは赤外線リモコンモジュールのクロックサイクル時間です。
※３ ΦＣＮＴはカウンタモジュールのクロックサイクル時間です。

103(MZ1752G09I)ZENIC INC.

ZEN1752F
９.５. タイミングダイアグラム
９.５.１. クロックSCLK
tSCLKLWtSCLKHW

ΦＳＣＬＫ

PCLK
tPCLKLWtPCLKHWtPCLKCYC

図 5．クロック（ＳＣＬＫ、ＰＣＬＫ）タイミング

９.５.２. リセットRESETBtRESETBLW

図 6．リセット（ＲＥＳＥＴ）タイミング

104(MZ1752G09I)ZENIC INC.

ZEN1752F
９.５.３. ホストインタフェース

HCSB
HWRB
HAD[7:0]tHCSWSUtHCSWHDtHWRPWtHWWRCVALID
tHADWSUHDT[7:0]VALID
tHADWHDVALID
tHDTWSUVALID
tHDTWHD図 7．ホストインタフェース（ライト）タイミングHCSB

tHCSRSUtHCSRHDtHRDPW

HRDB
HAD[7:0]tHRRRC

VALID

VALID

tHADRSUtHADRHD

HDT[7:0]VALID
tHDTRDL

VALID

tHDTRHD図 8．ホストインタフェース（リード）タイミング

105(MZ1752G09I)ZENIC INC.

ZEN1752F
９.５.４. Ｉ２Ｃアクセス

ΦI2C×(Pscl + 1)×2

ΦI2C×(Pscl + 1)×3

I2C̲SCLΦI2C×(Pscl + 1)×2

I2C̲SDAΦI2C×(Pscl + 1)×5

ΦI2C×(Pscl + 1) ×2 ΦI2C×(Pscl + 1) ×2

PsclはＩ２Ｃプリスケールレジスタ（４０ｈ、４１ｈ）の設定値ですΦI2CはI2Cモジュールのクロックサイクル(ns)です

図 9．Ｉ２Ｃスタートコンディション、ＳＣＬパルス幅、ＳＤＡデータ幅及びデータホールドタイミング

I2C̲SCLΦI2 C×(Pscl + 1)×2

I2C̲SDAΦ I2C× (Ps cl + 1) ×1

図 10．Ｉ２Ｃリスタートコンディション及びストップコンディションタイミング

表 162．リスタートコンディションのセットアップタイミング
データ転送レート

ＦＩ２Ｃ

Ｐｓｃｌ

モード

１００ＫＨｚ
４２ＫＨｚ
４００ＫＨｚ
３３０ＫＨｚ

５０ＭＨｚ
５０ＭＨｚ
５０ＭＨｚ
５０ＭＨｚ

６３ｈ
ＥＤｈ
１８ｈ
１Ｄｈ

標準
標準
高速
高速

Ｉ２Ｃ規格値（スレーブのセットアップ時間）
ｍｉｎ．４．７ｕｓ
ｍｉｎ．４．７ｕｓ
ｍｉｎ．０．６ｕｓ
ｍｉｎ．０．６ｕｓ

ZEN1752F（マスターとしての出力タイミング）
２．０ｕｓ
４．８ｕｓ
０．５ｕｓ
０．６ｕｓ

※ＦＩ２ＣはＩ２Ｃブロックに供給するクロック周波数
リスタートコンディションのセットアップタイミングに関して、Ｉ２Ｃ規格がスレーブに対して要求しているセットアップタイミングとZEN1752F がマスターとして出力するタイミング（ＳＣＬの立ち上がりからＳＤＡの立ち下がりまでの遅延時間）は異なります。
もし、このセットアップタイミングをＩ２Ｃのスレーブの規格値に厳密に合わせる必要がある場合は、表１６２に示すようにデータ転送レートを調整してください。なお、この場合、理論値として標準モードでは４２ＫＨｚ、高速モードでは３３０ＫＨｚが最速設定に
106(MZ1752G09I)ZENIC INC.

ZEN1752F
なりますが、プルアップ抵抗及び負荷容量等で各信号の立ち上がり時間は変動しますので、実機での十分な評価をお願いいたします。

I2C̲SCL
I2C̲SDAtSDARSUtSDARHD

図 11．Ｉ２Ｃデータリードタイミング

107(MZ1752G09I)ZENIC INC.

ZEN1752F
９.５.５. ＳＰＩアクセス
ΦSPI×2SPI̲SCKSPI̲SCSΦSPI×1ΦSPI×1SPI̲SDO
ΦSPI×1ΦSPI×1SPI̲SDIVALIDΦSPIはSPIモジュールのクロックサイクル(ns)です

tSDIS tSDIHD

図 12．ＳＰＩアクセスタイミング

９.５.６. ＵＡＲＴ

URT̲RX

Start

Data Bits 5-8

Parity

Stop

Start

Sample clock（内部信号）

ΦURT×8

ΦURT×16

ΦURTはUARTモジュールのクロックからボーレートジェネレータで生成したクロックサイクル（ｎｓ）です。このクロックサイクルを基準に入力信号をサンプリングします。
URT̲TX

Start

Data Bits 5-8

ParityStop 1-2

Out clock（内部信号）

ΦURT×16

図 13．ＵＡＲＴタイミング

108(MZ1752G09I)ZENIC INC.

ZEN1752F
９.５.７. ＰＷＭ

ΦPWM×256PWM
PWMDTOレジスタ値×ΦPWM
ΦPWMはPWMモジュールのクロックサイクル(ns)です

図 14．ＰＷＭタイミング

９.５.８. 赤外線リモコン

IRRC
tIRRCLW

tIRRCHW

図 15．赤外線リモコンタイミング

109(MZ1752G09I)ZENIC INC.

ZEN1752F
９.５.９. カウンタ

tCACYC
CNT̲A(A相)

tCAPW

tCAPW

CNT̲B(B相)

tCBPW

tCBPW
tCABDIFtCABDIFtCABDIFtCABDIFtCBCYC
CNT̲Z(Z相)tCZPW

図 16．２相カウンタモード（ＡＢ相）タイミング

tCUPPW tCUPPW
CNT̲A(アップ)tCDNCYC

CNT̲B(ダウン)tCUPCYCtCDNPW tCDNPW tCUDDIF

CNT̲Z(クリア)tCZPW

図 17．２相カウンタモード（アップ／ダウン）タイミング

tCSNCYC
CNT̲A/B/Z(単相)tCSNPWtCSNPW

図 18．単相カウンタモードタイミング

110(MZ1752G09I)ZENIC INC.

ZEN1752F
１０. パッケージ形状

注１）＊印寸法はレジン残りを含まず。
注２）端子幅および端子厚さはメッキ厚を含む。
注３）端子幅はタイバー切断残りを含まず。
14.00 ± 0.20(.551± .008)SQ＊

12.00 ± 0.10(.472± .004)SQ

６０

0.145 ± 0.055(.006 ±. 002)

４１

６１

４０

0.08(.003)

Details of "A" part
+0.20
1.50 -0.10(Mounting hight)+.008(.059 -.004 )

INDEX

0°
〜8 °

0.10±0.05(.004±.002)(Stand off)

２１

８０

"A"

LEAD No.

１２０0.50(.020)

0.20± 0.05(.008±.002)

0.50±0.20(.020±.008)
0.60± 0.15(.024±.006)

0.25(.010)

0.08(.003) M

単位：ｍｍ（ｉｎｃｈｅｓ）
注意：括弧内の値は参考値です。

図 19．外形寸法図

111(MZ1752G09I)ZENIC INC.

ZEN1752F

ＨＤＴ［３］
ＨＤＴ［２］
ＨＤＴ［１］
ＨＤＴ［０］ＰＯＲＴＤ［１１］ＰＯＲＴＤ［１０］
ＰＯＲＴＤ［９］ＨＡＤ［５］ＶＳＳ
ＰＣＬＫ
ＶＤＤ
ＨＡＤ［４］
ＨＡＤ［３］
ＨＡＤ［２］
ＨＡＤ［１］
ＨＡＤ［０］ＰＯＲＴＡ［１］ＰＯＲＴＡ［０］ＶＳＳ
ＰＯＲＴＣ［７］１１. 端子配置

６０
６１

４０

８０

２１
１

ＰＯＲＴＣ［６］ＰＯＲＴＣ［５］ＰＯＲＴＣ［４］ＰＯＲＴＤ［８］ＰＯＲＴＤ［７］ＰＯＲＴＤ［６］ＴＥＳＴＢ
ＶＤＤ
ＲＥＳＥＴＢＶＳＳＴＥＳＴＢＰＯＲＴＤ［５］ＰＯＲＴＤ［４］ＰＯＲＴＤ［３］ＰＯＲＴＣ［３］ＰＯＲＴＣ［２］ＰＯＲＴＣ［１］ＶＳＳ
ＰＯＲＴＣ［０］ＶＤＤ

２０ＰＯＲＴＣ［１１］ＶＳＳ
ＰＯＲＴＢ［８］ＰＯＲＴＢ［９］ＰＯＲＴＢ［１０］
ＰＯＲＴＢ［１１］
ＰＯＲＴＡ［２］ＰＯＲＴＡ［３］ＨＡＤ［６］ＶＤＤ
ＳＣＬＫＶＳＳ
ＨＡＤ［７］ＰＯＲＴＤ［０］ＰＯＲＴＤ［１］ＰＯＲＴＤ［２］ＰＯＲＴＢ［０］ＰＯＲＴＢ［１］ＰＯＲＴＢ［２］ＰＯＲＴＢ［３］

ＶＤＤ
ＨＷＲＢ
ＶＳＳ
ＨＩＮＴＢ
ＨＲＤＢ
ＰＯＲＴＢ［４］ＰＯＲＴＢ［５］ＰＯＲＴＢ［６］ＰＯＲＴＢ［７］ＨＤＴ［４］ＶＳＳ
ＨＣＳＢ
ＶＤＤ
ＨＤＴ［５］
ＨＤＴ［６］
ＨＤＴ［７］ＰＯＲＴＣ［８］ＰＯＲＴＣ［９］ＰＯＲＴＣ［１０］ＶＤＤ

４１

図 20．端子配置図

112(MZ1752G09I)ZENIC INC.

ZEN1752F
１２. 改訂履歴
バージョン
１．０

日付
２００９／０７／０３

内容
正式版発行。

113(MZ1752G09I)ZENIC INC.

ZEN1752F
ご注意（１）本製品および本資料は株式会社ジーニックの著作物です。
（１）したがって、本資料の全部または一部を無断で複製、転載することはご遠慮ください。
（２）本製品及び本資料の内容は性能向上のために、予告なく変更する場合があります。
（２）ご使用に際しては、最新の資料をご請求願います。
（３）本資料に記載されております内容は工業所有権、その他の権利の実施に対する保証または実施権の許諾を（３）行うものではありません。
（４）本資料に記載されております応用回路例は基本的な使用方法を示したものであり、（４）回路の動作を保証するものではありません。
（５）本製品の具体的な運用の結果、他への影響につきましては責任を負いかねますので、ご了承ください。
（６）本製品は一般的な電子機器（電算機、計測機器、産業用ロボット、位置決め制御装置 ｅｔｃ．）に（６）使用されることを前提にしております。したがって、人命に関わる輸送機器、医療機器、航空・宇宙、（６）原子力関係機器などには使用しないでください。

株式会社 ジーニック
ＵＲＬ ｈｔｔｐ：//ｗｗｗ．ｚｅｎｉｃ．ｃｏ．ｊｐ/ ／ E-mailｌ support@zenic.co.jp〒５２０−０８０１：滋賀県大津市におの浜４−７−５ オプテックスビル８Ｆ
ＴＥＬ：０７７−５２６−２１０１ ／ ＦＡＸ：０７７−５２６−０５００(MZ1752G09I)ZENIC INC.