ZEN1751F

ＺＥＮ１７５１Ｆ データシート

株式会社ジーニック(MZ1751F09I)ZENIC INC.

ZEN1751F(MZ1751F09I)ZENIC INC.

ZEN1751F
目次
１. 概要..........................................................................................................................................................................................................................1
２. 特徴..........................................................................................................................................................................................................................1
３. ブロック図............................................................................................................................................................................................................2
４. 端子一覧.............................................................................................................................................................................................................3
５. ホストインタフェース.................................................................................................................................................................................4
５.１. パラレルインタフェース.................................................................................................................................................................................................................4
５.２. 割り込み........................................................................................................................................................................................................................................................4

６. 機能..........................................................................................................................................................................................................................5
６.１. 端子グループ..........................................................................................................................................................................................................................................5
６.１.１. 端子グループ構成.............................................................................................................................................................................................................................................................................5

６.２. 汎用入出力...............................................................................................................................................................................................................................................6
６.２.１. 汎用入出力モジュール................................................................................................................................................................................................................................................................6
６.２.２. 入出力方向選択...................................................................................................................................................................................................................................................................................6
６.２.３. ポート割り込み........................................................................................................................................................................................................................................................................................6

６.３. Ｉ２Ｃマスタ.....................................................................................................................................................................................................................................................7
６.３.１. Ｉ２Ｃブロック構成....................................................................................................................................................................................................................................................................................7

６.４. ＳＰＩマスタ.....................................................................................................................................................................................................................................................8
６.４.１. ＳＰＩブロック構成....................................................................................................................................................................................................................................................................................8
６.４.２. 転送データ長............................................................................................................................................................................................................................................................................................8
６.４.３. 転送終了割り込み.............................................................................................................................................................................................................................................................................8
６.４.４. セレクト信号アサート選択（オート／マニュアル）.......................................................................................................................................................................................8
６.４.５. ビットオーダー選択............................................................................................................................................................................................................................................................................8６.４.６. データの送受信タイミング選択.........................................................................................................................................................................................................................................8
６.４.７. セレクト信号論理選択...................................................................................................................................................................................................................................................................8
６.４.８. ＳＰＩデバイスの切り替えについて..................................................................................................................................................................................................................................9６.５. ＵＡＲＴ...........................................................................................................................................................................................................................................................10
６.５.１. ＵＡＲＴブロック構成.......................................................................................................................................................................................................................................................................10６.６. ＰＷＭ............................................................................................................................................................................................................................................................11
６.６.１. ＰＷＭブロック構成.........................................................................................................................................................................................................................................................................11
６.６.２. ＰＷＭ分解能.........................................................................................................................................................................................................................................................................................11
６.６.３. 送出回数選択......................................................................................................................................................................................................................................................................................11
６.６.４. 出力完了割り込み（非連続出力時のみ）........................................................................................................................................................................................................11
６.６.５. 出力論理選択......................................................................................................................................................................................................................................................................................11

６.７. 赤外線リモコン...................................................................................................................................................................................................................................12i(MZ1751F09I)ZENIC INC.

ZEN1751F
６.７.１. 赤外線リモコンブロック構成..............................................................................................................................................................................................................................................12６.７.２. ワイズカウンタビット長..............................................................................................................................................................................................................................................................12６.７.３. 入力変化割り込み.........................................................................................................................................................................................................................................................................12６.７.４. オーバーフロー検出割り込み.........................................................................................................................................................................................................................................12６.７.５. ノイズフィルタ.........................................................................................................................................................................................................................................................................................12６.８. カウンタ.......................................................................................................................................................................................................................................................13
６.８.１. カウンタブロック構成...................................................................................................................................................................................................................................................................13
６.８.２. カウンタモード.......................................................................................................................................................................................................................................................................................13
６.８.３. Ｚ相クリア....................................................................................................................................................................................................................................................................................................14
６.８.４. カウンタイネーブル........................................................................................................................................................................................................................................................................14
６.８.５. カウンタラッチ........................................................................................................................................................................................................................................................................................14
６.８.６. カウンタクリア........................................................................................................................................................................................................................................................................................14
６.８.７. 初期値ロード..........................................................................................................................................................................................................................................................................................14
６.８.８. 定周期自動ストア............................................................................................................................................................................................................................................................................14
６.８.９. オーバーフロー検出（単相カウンタモード時のみ）..............................................................................................................................................................................15
６.８.１０. カウンタ値一致検出（２相カウンタモード時のみ）............................................................................................................................................................................15
６.８.１１. 異常入力検出.................................................................................................................................................................................................................................................................................15

７. レジスタ一覧.................................................................................................................................................................................................17７.１. アドレスマップ......................................................................................................................................................................................................................................17

８. レジスタ説明.................................................................................................................................................................................................22８.１. システムコントロールレジスタ［Ａｄｒ．００ｈ］........................................................................................................................................................22８.２. クロックコントロールレジスタ０［Ａｄｒ．０２ｈ］.......................................................................................................................................................22８.３. クロックコントロールレジスタ１［Ａｄｒ．０３ｈ］.......................................................................................................................................................23
８.４. クロックコントロールレジスタ２［Ａｄｒ．０４ｈ］.......................................................................................................................................................23
８.５. クロックコントロールレジスタ３［Ａｄｒ．０５ｈ］.......................................................................................................................................................24
８.６. クロックコントロールレジスタ４［Ａｄｒ．０６ｈ］.......................................................................................................................................................24
８.７. クロックコントロールレジスタ５［Ａｄｒ．０７ｈ］.......................................................................................................................................................25
８.８. クロックコントロールレジスタ６［Ａｄｒ．０８ｈ］.......................................................................................................................................................25
８.９. 割り込みステータスレジスタ０［Ａｄｒ．０９ｈ］........................................................................................................................................................26
８.１０. 割り込みステータスレジスタ１［Ａｄｒ．０Ａｈ］...................................................................................................................................................27
８.１１. 割り込みイネーブルレジスタ０［Ａｄｒ．０Ｂｈ］..................................................................................................................................................28
８.１２. 割り込みイネーブルレジスタ１［Ａｄｒ．０Ｃｈ］..................................................................................................................................................29
８.１３. 端子グループＢ機能選択レジスタ［Ａｄｒ．１０ｈ］.......................................................................................................................................30
８.１４. 端子グループＣ機能選択レジスタ［Ａｄｒ．１１ｈ］........................................................................................................................................31
８.１５. 端子グループＤ機能選択レジスタ［Ａｄｒ．１２ｈ］........................................................................................................................................32
８.１６. 端子グループＥ機能選択レジスタ［Ａｄｒ．１３ｈ］........................................................................................................................................33
８.１７. ペリフェラルコントロールレジスタ０［Ａｄｒ．１５ｈ］......................................................................................................................................34
８.１８. ペリフェラルコントロールレジスタ１［Ａｄｒ．１６ｈ］......................................................................................................................................35
８.１９. ペリフェラルコントロールレジスタ２［Ａｄｒ．１７ｈ］......................................................................................................................................36
８.２０. ポートＡ方向設定レジスタ＿Ｌ［Ａｄｒ．２０ｈ］...................................................................................................................................................37
ii(MZ1751F09I)ZENIC INC.

ZEN1751F
８.２１. ポートＡ方向設定レジスタ＿Ｈ［Ａｄｒ．２１ｈ］..................................................................................................................................................37
８.２２. ポートＡデータレジスタ＿Ｌ［Ａｄｒ．２２ｈ］............................................................................................................................................................37
８.２３. ポートＡデータレジスタ＿Ｈ［Ａｄｒ．２３ｈ］...........................................................................................................................................................37
８.２４. ポートＡ割り込みステータスレジスタ＿Ｌ［Ａｄｒ．２４ｈ］.......................................................................................................................38
８.２５. ポートＡ割り込みステータスレジスタ＿Ｈ［Ａｄｒ．２５ｈ］......................................................................................................................38
８.２６. ポートＡ割り込みイネーブルレジスタ＿Ｌ［Ａｄｒ．２６ｈ］......................................................................................................................38
８.２７. ポートＡ割り込みイネーブルレジスタ＿Ｈ［Ａｄｒ．２７ｈ］....................................................................................................................38
８.２８. ポートＡ割り込みエッジ選択レジスタ＿Ｌ［Ａｄｒ．２８ｈ］......................................................................................................................39
８.２９. ポートＡ割り込みエッジ選択レジスタ＿Ｈ［Ａｄｒ．２９ｈ］.....................................................................................................................39
８.３０. ポートＢ方向設定レジスタ［Ａｄｒ．２Ａｈ］.............................................................................................................................................................39
８.３１. ポートＢデータレジスタ［Ａｄｒ．２Ｂｈ］......................................................................................................................................................................39
８.３２. ポートＣ方向設定レジスタ［Ａｄｒ．２Ｃｈ］.............................................................................................................................................................40
８.３３. ポートＣデータレジスタ［Ａｄｒ．２Ｄｈ］.......................................................................................................................................................................40
８.３４. ポートＤ方向設定レジスタ［Ａｄｒ．２Ｅｈ］..............................................................................................................................................................40
８.３５. ポートＤデータレジスタ［Ａｄｒ．２Ｆｈ］.......................................................................................................................................................................40
８.３６. ポートＥ方向設定レジスタ［Ａｄｒ．３０ｈ］..............................................................................................................................................................41
８.３７. ポートＥデータレジスタ［Ａｄｒ．３１ｈ］.......................................................................................................................................................................41
８.３８. ポートＦデータレジスタ＿Ｌ［Ａｄｒ．３２ｈ］.............................................................................................................................................................41
８.３９. ポートＦデータレジスタ＿Ｌ［Ａｄｒ．３３ｈ］.............................................................................................................................................................41
８.４０. Ｉ２Ｃコントロールレジスタ［Ａｄｒ．４０ｈ］..................................................................................................................................................................42８.４１. Ｉ２Ｃスレーブアドレス／モード設定レジスタ［Ａｄｒ．４１ｈ］...............................................................................................................43
８.４２. Ｉ２Ｃバス転送速度設定レジスタ［Ａｄｒ．４２ｈ］..............................................................................................................................................43
８.４３. Ｉ２Ｃステータスレジスタ［Ａｄｒ．４３ｈ］.......................................................................................................................................................................44
８.４４. Ｉ２Ｃ割り込みステータスレジスタ［Ａｄｒ．４４ｈ］.............................................................................................................................................44
８.４５. Ｉ２Ｃ割り込みマスクレジスタ［Ａｄｒ．４５ｈ］.........................................................................................................................................................44
８.４６. Ｉ２Ｃ送受信データレジスタ［Ａｄｒ．４６ｈ］..............................................................................................................................................................45
８.４７. ＳＰＩコントロールレジスタ［Ａｄｒ．５０ｈ］..................................................................................................................................................................46
８.４８. ＳＰＩ転送スタートレジスタ［Ａｄｒ．５１ｈ］.................................................................................................................................................................46
８.４９. ＳＰＩ転送ビット長レジスタ［Ａｄｒ．５２ｈ］.................................................................................................................................................................47
８.５０. ＳＰＩ割り込みステータスレジスタ［Ａｄｒ．５３ｈ］.............................................................................................................................................47
８.５１. ＳＰＩ割り込みイネーブルレジスタ［Ａｄｒ．５４ｈ］............................................................................................................................................47
８.５２. ＳＰＩ出力データレジスタ０［Ａｄｒ．５５ｈ］................................................................................................................................................................48
８.５３. ＳＰＩ出力データレジスタ１［Ａｄｒ．５６ｈ］................................................................................................................................................................48
８.５４. ＳＰＩ出力データレジスタ２［Ａｄｒ．５７ｈ］................................................................................................................................................................48
８.５５. ＳＰＩ出力データレジスタ３［Ａｄｒ．５８ｈ］................................................................................................................................................................48
８.５６. ＳＰＩ入力データレジスタ０［Ａｄｒ．５９ｈ］................................................................................................................................................................49
８.５７. ＳＰＩ入力データレジスタ１［Ａｄｒ．５Ａｈ］................................................................................................................................................................49
８.５８. ＳＰＩ入力データレジスタ２［Ａｄｒ．５Ｂｈ］...............................................................................................................................................................49
８.５９. ＳＰＩ入力データレジスタ３［Ａｄｒ．５Ｃｈ］................................................................................................................................................................49
８.６０. ＳＰＩセレクト信号アサート制御レジスタ［Ａｄｒ．５Ｄｈ］...........................................................................................................................50
８.６１. ＵＡＲＴ設定レジスタ０（ＲＢＲ／ＴＨＲ／ＤＬＬ）［Ａｄｒ．６０ｈ、６８ｈ、７０ｈ、７８ｈ］.......................................................51
８.６２. ＵＡＲＴ設定レジスタ１（ＩＥＲ／ＤＬＭ）［Ａｄｒ．６１ｈ、６９ｈ、７１ｈ、７９ｈ］..............................................................................52
iii(MZ1751F09I)ZENIC INC.

ZEN1751F
８.６３. ＵＡＲＴ設定レジスタ２（ＩＩＲ／ＦＣＲ）［Ａｄｒ．６２ｈ、６Ａｈ、７２ｈ、７Ａｈ］..................................................................................53
８.６４. ＵＡＲＴ設定レジスタ３（ＬＣＲ）［Ａｄｒ．６３ｈ、６Ｂｈ、７３ｈ、７Ｂｈ］................................................................................................55
８.６５. ＵＡＲＴ設定レジスタ４（ＭＣＲ）［Ａｄｒ．６４ｈ、６Ｃｈ、７４ｈ、７Ｃｈ］..............................................................................................56
８.６６. ＵＡＲＴ設定レジスタ５（ＬＳＲ）［Ａｄｒ．６５ｈ、６Ｄｈ、７５ｈ、７Ｄｈ］................................................................................................57
８.６７. ＵＡＲＴ設定レジスタ６（ＭＳＲ）［Ａｄｒ．６６ｈ、６Ｅｈ、７６ｈ、７Ｅｈ］...............................................................................................59
８.６８. ＵＡＲＴ設定レジスタ７（ＳＣＲ）［Ａｄｒ．６７ｈ、６Ｆｈ、７７ｈ、７Ｆｈ］.................................................................................................59
８.６９. ＰＷＭコントロールレジスタ［Ａｄｒ．８０ｈ］...........................................................................................................................................................60
８.７０. ＰＷＭ割り込みステータスレジスタ［Ａｄｒ．８１ｈ］......................................................................................................................................61
８.７１. ＰＷＭ割り込みイネーブルレジスタ［Ａｄｒ．８２ｈ］.....................................................................................................................................61
８.７２. ＰＷＭ出力デューティ設定レジスタ０［Ａｄｒ．８４ｈ］.................................................................................................................................62
８.７３. ＰＷＭ出力デューティ設定レジスタ１［Ａｄｒ．８５ｈ］.................................................................................................................................62
８.７４. ＰＷＭ出力デューティ設定レジスタ２［Ａｄｒ．８６ｈ］.................................................................................................................................62
８.７５. ＰＷＭ出力回数設定レジスタ０［Ａｄｒ．８８ｈ］................................................................................................................................................63
８.７６. ＰＷＭ出力回数設定レジスタ１［Ａｄｒ．８９ｈ］................................................................................................................................................63
８.７７. ＰＷＭ出力回数設定レジスタ２［Ａｄｒ．８Ａｈ］................................................................................................................................................63
８.７８. 赤外線リモコンコントロールレジスタ［Ａｄｒ．９０ｈ］..................................................................................................................................64
８.７９. 赤外線リモコンノイズフィルタレジスタ［Ａｄｒ．９１ｈ］..............................................................................................................................64
８.８０. 赤外線リモコン割り込みステータスレジスタ［Ａｄｒ．９２ｈ］.............................................................................................................65
８.８１. 赤外線リモコン割り込みイネーブルレジスタ［Ａｄｒ．９３ｈ］............................................................................................................66
８.８２. 赤外線リモコンＨワイズカウンタ＿Ｌ［Ａｄｒ．９４ｈ］..................................................................................................................................67
８.８３. 赤外線リモコンＨワイズカウンタ＿Ｈ［Ａｄｒ．９５ｈ］.................................................................................................................................67
８.８４. 赤外線リモコンＬワイズカウンタ＿Ｌ［Ａｄｒ．９６ｈ］...................................................................................................................................67
８.８５. 赤外線リモコンＬワイズカウンタ＿Ｈ［Ａｄｒ．９７ｈ］..................................................................................................................................67
８.８６. カウンタモードレジスタ［Ａｄｒ．Ａ０ｈ］.......................................................................................................................................................................68
８.８７. カウンタイネーブルレジスタ［Ａｄｒ．Ａ１ｈ］.........................................................................................................................................................69
８.８８. カウンタラッチコマンドレジスタ［Ａｄｒ．Ａ２ｈ］..................................................................................................................................................70
８.８９. カウンタクリアコマンドレジスタ［Ａｄｒ．Ａ３ｈ］..................................................................................................................................................71
８.９０. カウンタロードコマンドレジスタ［Ａｄｒ．Ａ４ｈ］.................................................................................................................................................72
８.９１. カウンタＺ相イネーブルレジスタ［Ａｄｒ．Ａ５ｈ］..............................................................................................................................................74
８.９２. カウンタ定周期自動ストアイネーブルレジスタ［Ａｄｒ．Ａ６ｈ］......................................................................................................75
８.９３. カウンタ割り込みイネーブルレジスタ０［Ａｄｒ．Ａ７ｈ］...........................................................................................................................76
８.９４. カウンタ割り込みイネーブルレジスタ１［Ａｄｒ．Ａ８ｈ］...........................................................................................................................77
８.９５. カウンタストア周期レジスタ０＿Ｌ（下位バイト）［Ａｄｒ．Ｂ０ｈ］.....................................................................................................78
８.９６. カウンタ周期レジスタ０＿Ｈ（上位バイト）［Ａｄｒ．Ｂ１ｈ］.....................................................................................................................78
８.９７. カウンタ周期レジスタ１＿Ｌ（下位バイト）［Ａｄｒ．Ｂ２ｈ］......................................................................................................................78
８.９８. カウンタ周期レジスタ１＿Ｈ（上位バイト）［Ａｄｒ．Ｂ３ｈ］.....................................................................................................................79
８.９９. カウンタ周期レジスタ２＿Ｌ（下位バイト）［Ａｄｒ．Ｂ４ｈ］......................................................................................................................79
８.１００. カウンタ周期レジスタ２＿Ｈ（上位バイト）［Ａｄｒ．Ｂ５ｈ］................................................................................................................79
８.１０１. カウンタ周期レジスタ３＿Ｌ（下位バイト）［Ａｄｒ．Ｂ６ｈ］.................................................................................................................79
８.１０２. カウンタ周期レジスタ３＿Ｈ（上位バイト）［Ａｄｒ．Ｂ７ｈ］................................................................................................................80
８.１０３. カウンタ割り込みステータスレジスタ０［Ａｄｒ．Ｂ８ｈ］.......................................................................................................................80
８.１０４. カウンタ割り込みステータスレジスタ１［Ａｄｒ．Ｂ９ｈ］.......................................................................................................................81iv(MZ1751F09I)ZENIC INC.

ZEN1751F
８.１０５. カウンタ割り込みステータスレジスタ２［Ａｄｒ．ＢＡｈ］.......................................................................................................................82
８.１０６. カウンタ割り込みステータスレジスタ３［Ａｄｒ．ＢＢｈ］.......................................................................................................................83
８.１０７. カウンタロードデータレジスタ００［Ａｄｒ．Ｃ０ｈ］.......................................................................................................................................84
８.１０８. カウンタロードデータレジスタ０１［Ａｄｒ．Ｃ１ｈ］.......................................................................................................................................84
８.１０９. カウンタロードデータレジスタ０２［Ａｄｒ．Ｃ２ｈ］.......................................................................................................................................84
８.１１０. カウンタロードデータレジスタ１０［Ａｄｒ．Ｃ４ｈ］.......................................................................................................................................85
８.１１１. カウンタロードデータレジスタ１１［Ａｄｒ．Ｃ５ｈ］.......................................................................................................................................85
８.１１２. カウンタロードデータレジスタ１２［Ａｄｒ．Ｃ６ｈ］.......................................................................................................................................85
８.１１３. カウンタロードデータレジスタ２０［Ａｄｒ．Ｃ８ｈ］.......................................................................................................................................86
８.１１４. カウンタロードデータレジスタ２１［Ａｄｒ．Ｃ９ｈ］.......................................................................................................................................86
８.１１５. カウンタロードデータレジスタ２２［Ａｄｒ．ＣＡｈ］.......................................................................................................................................86
８.１１６. カウンタロードデータレジスタ３０［Ａｄｒ．ＣＣｈ］.......................................................................................................................................87
８.１１７. カウンタロードデータレジスタ３１［Ａｄｒ．ＣＤｈ］.......................................................................................................................................87
８.１１８. カウンタロードデータレジスタ３２［Ａｄｒ．ＣＥｈ］.......................................................................................................................................87
８.１１９. カウンタラッチデータレジスタ００［Ａｄｒ．Ｄ０ｈ］........................................................................................................................................88
８.１２０. カウンタラッチデータレジスタ０１［Ａｄｒ．Ｄ１ｈ］........................................................................................................................................88
８.１２１. カウンタラッチデータレジスタ０２［Ａｄｒ．Ｄ２ｈ］........................................................................................................................................88
８.１２２. カウンタラッチデータレジスタ１０［Ａｄｒ．Ｄ４ｈ］........................................................................................................................................89
８.１２３. カウンタラッチデータレジスタ１１［Ａｄｒ．Ｄ５ｈ］........................................................................................................................................89
８.１２４. カウンタラッチデータレジスタ１２［Ａｄｒ．Ｄ６ｈ］........................................................................................................................................89
８.１２５. カウンタラッチデータレジスタ２０［Ａｄｒ．Ｄ８ｈ］........................................................................................................................................90
８.１２６. カウンタラッチデータレジスタ２１［Ａｄｒ．Ｄ９ｈ］........................................................................................................................................90
８.１２７. カウンタラッチデータレジスタ２２［Ａｄｒ．ＤＡｈ］.......................................................................................................................................90
８.１２８. カウンタラッチデータレジスタ３０［Ａｄｒ．ＤＣｈ］.......................................................................................................................................91
８.１２９. カウンタラッチデータレジスタ３１［Ａｄｒ．ＤＤｈ］.......................................................................................................................................91
８.１３０. カウンタラッチデータレジスタ３２［Ａｄｒ．ＤＥｈ］........................................................................................................................................91

９. 電気的特性....................................................................................................................................................................................................92
９.１. 絶対最大定格.....................................................................................................................................................................................................................................92
９.２. 推奨動作条件.....................................................................................................................................................................................................................................92
９.３. 直流特性...................................................................................................................................................................................................................................................93
９.４. 交流特性...................................................................................................................................................................................................................................................94
９.５. タイミングダイアグラム..............................................................................................................................................................................................................96
９.５.１. クロック...........................................................................................................................................................................................................................................................................................................96
９.５.２. リセット............................................................................................................................................................................................................................................................................................................96
９.５.３. ホストインタフェース......................................................................................................................................................................................................................................................................97
９.５.４. Ｉ２Ｃアクセス.............................................................................................................................................................................................................................................................................................98
９.５.５. ＳＰＩアクセス............................................................................................................................................................................................................................................................................................99
９.５.６. ＵＡＲＴアクセス....................................................................................................................................................................................................................................................................................99
９.５.７. ＰＷＭアクセス..................................................................................................................................................................................................................................................................................100
９.５.８. ＩＲシリアルアクセス.....................................................................................................................................................................................................................................................................100
９.５.９. カウンタアクセス.............................................................................................................................................................................................................................................................................101v(MZ1751F09I)ZENIC INC.

ZEN1751F
１０. パッケージ形状..................................................................................................................................................................................102
１１. 端子配置...................................................................................................................................................................................................103
１２. 改訂履歴...................................................................................................................................................................................................104vi(MZ1751F09I)ZENIC INC.

ZEN1751F
１. 概要
ZEN1751Fは、映像機器やＦＡ機器等によく使用される機能を１チップにまとめたマイコン周辺拡張ＬＳＩです。
搭載している機能は、汎用入出力ポート、Ｉ２Ｃバスマスタ※、ＳＰＩポート、ＰＷＭ出力、赤外線リモコン入力、ＵＡＲＴ及びパル
スカウンタです。
各ブロックを個別にスタンバイ・モードに移行させることが可能であるため、低消費電力システムを実現させることができます。
各ペリフェラルの多様な動作レート要求に柔軟に対応するため、各ブロックは２種類のクロックソースから動作クロックを選択することができます（ただし、汎用入出力とＩ２ＣブロックはＳＣＬＫ専用）。
※Ｉ２Ｃはフィリップス社の商標です。本ドキュメントでは以下Ｉ２Ｃと表記します。

２. 特徴○ＣＰＵ Ｉ／Ｆ ： ８ｂｉｔパラレルインタフェース○汎用入出力ポート ： Ｍａｘ５６本（うち４０本が他の信号と兼用）
ポートＡ：１６本 専用ポート（１本毎に入出力／割り込み設定が可能）
ポートＢ：８本兼用ポート（１本毎に入出力設定が可能）

ポートＣ：８本兼用ポート（１本毎に入出力設定が可能）

ポートＤ：８本兼用ポート（１本毎に入出力設定が可能）

ポートＥ：４本兼用ポート（１本毎に入出力設定が可能）

ポートＦ：１２本兼用ポート（入力専用）

Ｉｏ＝±４ｍＡ○ブロック毎にスタンバイ・モード（動作クロックを停止）に設定可能○Ｉ２Ｃバス（マスタ） ： Ｍａｘ１２ｃｈ（切り替えて使用）［ＳＰＩ／ＵＡＲＴと端子共有］○ＳＰＩポート（４線式シリアル） ： Ｍａｘ６ｃｈ（切り替えて使用）［Ｉ２Ｃ／ＵＡＲＴと端子共有］○ＵＡＲＴ（16550機能互換） ： Ｍａｘ４ｃｈ（独立）［Ｉ２Ｃ／ＳＰＩと端子共有］○ＰＷＭ ： Ｍａｘ３ｃｈ（独立）精度：８ｂｉｔ○赤外線リモコン入力 ： Ｍａｘ１ｃｈ
精度：１６ｂｉｔ○パルスカウンタ ： Ｍａｘ１２ｃｈ（単相カウンタモード時）、Ｍａｘ４ｃｈ（２相カウンタモード時）
カウント精度 単相カウンタモード時：８ｂｉｔ、２相カウンタモード時：２４ｂｉｔ
単相カウンタモード ： アップ信号のみ
２相カウンタモード ： インクリメンタル／アップ・ダウン信号○システムクロック ： Ｍａｘ５０ＭＨｚ○ペリフェラルクロック ： Ｍａｘ２５ＭＨｚ（ただし、ペリフェラルクロックの周波数≦システムクロックの周波数／２）○電源電圧 ： ３．３Ｖ 単一（入力端子５Ｖトレラント）○パッケージ ： ＴＱＦＰ１００ピン（１４×１４ｍｍ、０．５ｍｍピッチ）

1(MZ1751F09I)ZENIC INC.

ZEN1751F
３. ブロック図

HCSB
HWRB
HRDB
HAD[7:0]
HDT[7:0]
HINTB

ホストＩ／Ｆ

制御バス

汎用入出力モジュールA

割り込みフラグ

I2Cマスタブロック

PORTA[15:0]

セレクタ

PORTB[7:0]

セレクタ

PORTC[7:0]

セレクタ

PORTD[7:0]

セレクタ

PORTE[3:0]

汎用入出力モジュールB
SPI
ブロック

UART
ブロック
(モジュール4個)
UART1
UART2
UART3

汎用入出力
モジュールC

汎用入出力
モジュールD

PWM
ブロック(モジュール3個)
PWM1

PWM2

汎用入出力
モジュールE

赤外線リモコンブロック

PORTF[11:0]

カウンタ
ブロック
(モジュール4個)
CNT1
CNT2
CNT3

SCLK
PCLK

汎用入力
モジュールF

クロック制御RESETB

図 1．ブロック図2(MZ1751F09I)ZENIC INC.

ZEN1751F
４. 端子一覧
表 1．端子一覧表
ピン番号
１１
６６
３７

記号
ＳＣＬＫ
ＰＣＬＫ
ＲＥＳＥＴＢ

８４

ＨＣＳＢ

８６
９０

ＨＷＲＢ
ＨＲＤＢ

８３～７６

ＨＡＤ［７：０］

９９～９６,
９４～９１
１００
６４～６１，
４８～４５，
２８～２５，
９～６
６９～６８，
５０～４９，
３０～２９，
１４～１３
３４～３１，
１８～１５
７３～７０，
５４～５１
７４，５５，３５，
１９
５９～５７，
４３～４１，
２３～２１，
４～２
８８, ３９８７，７５，６５，
５６，４０，３６，
２０，１０，１
９５，８９，８５，
６７，６０，４４，
３８，２４，１２，
５

ＨＩＮＴＢ

信号名
Ｓｙｓｔｅｍ Ｃｌｏｃｋ
Ｐｅｒｉｐｈｅｒａｌ Ｃｌｏｃｋ
Ｓｙｓｔｅｍ Ｒｅｓｅｔ
Ｈｏｓｔ
Ｃｈｉｐ ＳｅｌｅｃｔＨｏｓｔ Ｗｒｉｔｅ
Ｈｏｓｔ Ｒｅａｄ
Ｈｏｓｔ
Ａｄｄｒｅｓｓ Ｂｕｓ
Ｈｏｓｔ
Ｄａｔａ Ｂｕｓ
Ｈｏｓｔ Ｉｎｔ Ｏｕｔｐｕｔ

ＰＯＲＴＡ［１５：０］

Ｐｏｒｔ Ａ

ＩＮＯＵＴ

端子グループＡ（汎用入出力）

ＰＯＲＴＢ［７：０］Ｐｏｒｔ Ｂ

ＩＮＯＵＴ

端子グループＢ（汎用入出力、Ｉ２Ｃ、ＳＰＩ、ＵＡＲＴを
選択）

ＰＯＲＴＣ［７：０］Ｐｏｒｔ ＣＩＮＯＵＴ

ＰＯＲＴＤ［７：０］Ｐｏｒｔ ＤＩＮＯＵＴＰＯＲＴＥ［３：０］Ｐｏｒｔ ＥＩＮＯＵＴ

ＰＯＲＴＦ［１１：０］

Ｐｏｒｔ ＦＩＮ

端子グループＦ（汎用入力、カウンタを選択）

ＴＥＳＴ

Ｔｅｓｔ

ＩＮ

テスト用端子 ※ＧＮＤレベルに固定してください

ＶＣＣ

Ｐｏｗｅｒ

－

電源（＋３．３Ｖ）

ＧＮＤ

Ｇｒｏｕｎｄ－グランド（０Ｖ）

ＨＤＴ［７：０］

属性
ＩＮ
ＩＮ
ＩＮ

システムクロック
ペリフェラルクロック
システムリセットＩＮ

チップセレクトＩＮＩＮ

ライトストローブ
リードストローブＩＮ

アドレスバス

ＩＮＯＵＴ

データバス

ＯＵＴ

割り込み出力3

機能

端子グループＣ（汎用入出力、Ｉ２Ｃ、ＳＰＩ、ＵＡＲＴを
選択）
端子グループＤ（汎用入出力、Ｉ２Ｃ、ＳＰＩ、ＵＡＲＴを
選択）
端子グループＥ（汎用入出力、ＰＷＭ、赤外線リモ
コン入力を選択）(MZ1751F09I)ZENIC INC.

ZEN1751F
５. ホストインタフェース
５.１. パラレルインタフェース
ホストから ZEN1751Fへのアクセスは、データバス８ビット幅のパラレルインタフェースで行います。
ＨＣＳＢ、ＨＷＲＢ、ＨＲＤＢ、ＨＡＤ［７：０］およびＨＤＴ［７：０］により ZEN1751Fのレジスタにアクセスします。
表 2．ホストアクセス
アクセス
書き込み
読み出し
ＮＯＰ
禁止

ＨＣＳＢ
０
０
１
０

ＨＷＲＢ
０
１
Ｘ
０

ＨＲＤＢ
１
０
Ｘ
０

ＨＡＤ［７：０］
アドレス
アドレス
Ｘ
アドレス

ＨＤＴ［７：０］
書き込みデータ
読み出しデータ
Ｈｉ－Ｚ
不定※内部のレジスタ値およびポートへの出力データの更新にはＨＷＲＢ↑後、最小６×ＳＣＬＫサイクルが必要です。

５.２. 割り込み
ZEN1751Fの各ブロック／モジュールからの割り込み要求をＨＩＮＴＢ端子から出力します。
割り込みの解除は、各ブロック／モジュールの割り込み要因をクリアすることにより、解除されます。
※ＨＩＮＴＢは、Ｌｏｗアクティブです。
１：割り込み要求なし
０：割り込み要求あり

4(MZ1751F09I)ZENIC INC.

ZEN1751F
６. 機能
６.１. 端子グループ
６.１.１. 端子グループ構成
ZEN1751FはグループＡ～グループＦまで６つの端子グループがあり、各端子グループによって割り当てることができる機能が異なります。
各端子グループの初期状態（リセット後）はＨｉ－Ｚになっていますので、リセット期間も含めてリセット後から端子グループの機能を設定するまでの期間は注意が必要です。必要に応じて、端子を抵抗でプルアップまたはプルダウンしてください。

I2C0
I2C1
I2C2
I2C3
I2C4
I2C5
I2C6
I2C7
I2C8
I2C9
I2C10

SPI_SCKSPI_SDISPI_SDOSPI_SCSSPI_SCKSPI_SDISPI_SDOSPI_SCSSPI_SCKSPI_SDISPI_SDOSPI_SCSSPI_SCKSPI_SDISPI_SDOSPI_SCSSPI_SCKSPI_SDISPI_SDOSPI_SCSSPI_SCKSPI_SDISPI_SDOSPI_SCS
PWM0
PWM1
PWM2
IRRC
CNT0_A
CNT0_B
CNT0_Z
CNT1_A
CNT1_B
CNT1_Z
CNT2_A
CNT2_B
CNT2_Z
CNT3_A
CNT3_B
CNT3_Z

I2C11

SP I0
SPI1
SPI2
SPI3
SPI4

URT0_TX
URT0_RXURT1_TX
URT1_RXURT2_TX
URT2_RX
URT3_TX
URT3_RX
FLW0_DSR
FLW0_CTS
FLW0_DTR
FLW0_RTS
FLW1_DSR
FLW1_CTS
FLW1_DTR
FLW1_RTS
FLW2_DSR
FLW2_CTS
FLW2_DTR
FLW2_RTS
FLW3_DSR
FLW3_CTS
FLW3_DTR
FLW3_RTS

SP I5

URT 0
URT 2 URT 1
URT 3
FLW 0
FLW 1
FLW 2
FLW 3
CNT0
CNT1

I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
IN
IN
IN
IN
IN
IN
IN
IN
IN
IN
IN
IN

CNT2

PORTA[0]PORTA[1]PORTA[2]PORTA[3]PORTA[4]PORTA[5]PORTA[6]PORTA[7]PORTA[8]PORTA[9]PORTA[10]PORTA[11]PORTA[12]PORTA[13]PORTA[14]PORTA[15]PORTB[0]PORTB[1]PORTB[2]PORTB[3]PORTB[4]PORTB[5]PORTB[6]PORTB[7]PORTC[0]PORTC[1]PORTC[2]PORTC[3]PORTC[4]PORTC[5]PORTC[6]PORTC[7]PORTD[0]PORTD[1]PORTD[2]PORTD[3]PORTD[4]PORTD[5]PORTD[6]PORTD[7]PORTE[0]PORTE[1]PORTE[2]PORTE[3]PORTF[0]PORTF[1]PORTF[2]PORTF[3]PORTF[4]PORTF[5]PORTF[6]PORTF[7]PORTF[8]PORTF[9]PORTF[10]PORTF[11]CNT3端子グループF

端子
グループE

端子グループD

端子グループC

端子グループB

端子グループA

表 3．端子グループ別機能構成

I2C_SCL
I2C_SDAI2C_SCL
I2C_SDAI2C_SCL
I2C_SDAI2C_SCL
I2C_SDAI2C_SCL
I2C_SDAI2C_SCL
I2C_SDAI2C_SCL
I2C_SDAI2C_SCL
I2C_SDAI2C_SCL
I2C_SDAI2C_SCL
I2C_SDAI2C_SCL
I2C_SDAI2C_SCL
I2C_SDA

5(MZ1751F09I)ZENIC INC.

ZEN1751F
６.２. 汎用入出力
６.２.１. 汎用入出力モジュール
ZEN1751F はＡ～Ｆまで６つの汎用入出力モジュールを内蔵しており、それぞれが端子グループＡ～端子グループＦに割り当てられています。
なお、ポートＡの１６本については割り込み入力として使用することも可能です。
表 4．汎用入出力モジュール信号構成
汎用入出力モジュール信号名
ＰＯＲＴＡ
ＰＯＲＴＢ
ＰＯＲＴＣ
ＰＯＲＴＤ
ＰＯＲＴＥ
ＰＯＲＴＦ

入出力
入出力
入出力
入出力
入出力
入出力
入力

ビット数
１６本
８本
８本
８本
４本
１２本

備考
割り込み機能あり
Ｉ２Ｃ、ＳＰＩ、ＵＡＲＴと汎用入出力兼用
Ｉ２Ｃ、ＳＰＩ、ＵＡＲＴと汎用入出力兼用
Ｉ２Ｃ、ＳＰＩ、ＵＡＲＴと汎用入出力兼用
ＰＷＭ、赤外線リモコンと汎用入出力兼用
ＣＮＴと汎用入出力兼用

６.２.２. 入出力方向選択
機能選択により汎用入出力モジュールになっている端子の入出力方向をビット単位で設定することができます。
※ポートＦは入力専用ですので入出力方向選択はありません。

６.２.３. ポート割り込み
ポートＡの端子が変化（立ち上がり、立ち下がり）すること（割り込み要因）により割り込み要求を発生させることができます。
割り込み要求はビット単位で有効／無効を設定することができ、割り込み要因である端子の変化もビット単位で設定することが可能です。
※ポートＡのみの機能です。

6(MZ1751F09I)ZENIC INC.

ZEN1751F
６.３. Ｉ２Ｃマスタ
６.３.１. Ｉ２Ｃブロック構成
ZEN1751F はＩ２Ｃブロック内に１つのＩ２Ｃマスタモジュールを内蔵し、１２個のＩ２Ｃマスタポートを有しています。各Ｉ２Ｃマスタ
ポートは同時に使用することはできず、レジスタ設定によって１ポートのみ有効になります。
ＳＣＬＫを１９．２ＭＨｚとすることで、ＳＴＡＮＤＡＲＤ－ＭＯＤＥ選択時は１００ＫＨｚ、ＦＡＳＴ－ＭＯＤＥ選択時は４００ＫＨｚでの動作となります。
※Ｉ２Ｃモジュールのクロック原振はＳＣＬＫのみになります。ＰＣＬＫは選択できません。
※マルチマスタバスとして機能しませんので（アービトレーション不可、クロック同期認識不可）、他のマスタデバイスは接続できません。
表 5．Ｉ２Ｃモジュール信号構成
Ｉ２Ｃモジュール信号名
Ｉ２Ｃ＿ＳＣＬ
Ｉ２Ｃ＿ＳＤＡ

入出力
出力
入出力

ビット数
１本
１本

備考
Ｉ２Ｃバス クロックＩ２Ｃバス データ

7

(MZ1751F09I)ZENIC INC.

ZEN1751F
６.４. ＳＰＩマスタ
６.４.１. ＳＰＩブロック構成
ZEN1751F はＳＰＩブロック内に１つのＳＰＩマスタモジュールを内蔵し、６つのＳＰＩマスタポートを有しています。各ＳＰＩマスタ
ポートは同時には使用することはできず、レジスタ設定によって１ポートのみ有効になります。
表 6．ＳＰＩモジュール信号構成
ＳＰＩモジュール信号名
ＳＰＩ＿ＳＣＫＳＰＩ＿ＳＤＩＳＰＩ＿ＳＤＯＳＰＩ＿ＳＣＳ

入出力
出力
入力
出力
出力

ビット数
１本
１本
１本
１本

備考
ＳＰＩ シリアル転送クロック
ＳＰＩ シリアル転送入力データ
ＳＰＩ シリアル転送出力データ
ＳＰＩ シリアル転送セレクト

６.４.２. 転送データ長
最長３２ｂｉｔまでの転送が一度に可能です。

６.４.３. 転送終了割り込み
一回の転送が終了した際に割り込み要求を発生させることができます。

６.４.４. セレクト信号アサート選択（オート／マニュアル）
有効になっているＳＰＩポートのＳＰＩ＿ＳＣＳ信号を転送中自動的にアサートするか、マイコンからのマニュアルコントロールにするかを選択できます。

６.４.５. ビットオーダー選択
シリアルデータの送受信に関して、ＭＳＢとＬＳＢのどちらから先に出力するかを選択できます。

６.４.６. データの送受信タイミング選択
ＳＰＩシリアル転送クロックの立ち上がりまたは立ち下がりに同期して、データの送受信を行うことができます。
タイミングは送信／受信個別に選択可能です。

６.４.７. セレクト信号論理選択
ＳＰＩ＿ＳＣＳ信号の論理を正／負選択可能です。

8(MZ1751F09I)ZENIC INC.

ZEN1751F
６.４.８. ＳＰＩデバイスの切り替えについて
端子グループ機能選択レジスタにおいてＳＰＩブロックが選択されている状態で、ペリフェラルコントロールレジスタ３（１７ｈ）のＳＰＩＰＳＥＬにより選択されていないＳＰＩ端子出力は、すべてＬｏｗレベルになります。セレクト信号が正論理のデバイスに接続されていれば問題ありませんが、負論理デバイスに接続されている場合、常に選択されることになります。
このため、複数個のＳＰＩデバイスを接続して使用する場合は、あらかじめ汎用入出力モードで非選択時における端子状態を設定した上で、ＳＰＩ選択時にはＳＰＩモードに、ＳＰＩ非選択時は汎用入出力モードに設定して使用されることを推奨します。
例）セレクト信号が負論理のデバイスをＳＰＩ３とＳＰＩ４に接続して使用している場合（ＳＰＩ３の信号は端子グループＣ［７：４］、ＳＰＩ４の信号は端子グループＤ［３：０］に割り当てられます）
１） 端子グループＣ［７：４］のＳＰＩ非選択時の端子状態を設定する。
ポートＣ方向設定レジスタ（２Ｃｈ）、ポートＣデータレジスタ（２Ｄｈ）にて、汎用入出力モード時の端子状態を設定する。
ＰＣＤＡＴ［４］＝０、

ＰＣＤＩＲ［４］＝０

ＳＰＩ＿ＳＣＫ（Ｌｏｗレベル出力）

ＰＣＤＡＴ［５］＝０、

ＰＣＤＩＲ［５］＝１

ＳＰＩ＿ＳＤＩ（Ｈｉ－Ｚ）

ＰＣＤＡＴ［６］＝０、

ＰＣＤＩＲ［６］＝０

ＳＰＩ＿ＳＤＯ（Ｌｏｗレベル出力）

ＰＣＤＡＴ［７］＝１、

ＰＣＤＩＲ［７］＝０

ＳＰＩ＿ＳＣＳ（Ｈｉｇｈレベル出力＝非選択時の論理）

２） 端子グループＤ［３：０］のＳＰＩ非選択時の端子状態を設定する。
ポートＤ方向設定レジスタ（２Ｅｈ）、ポートＤデータレジスタ（２Ｆｈ）にて、汎用入出力モード時の端子状態を設定する。
ＰＤＤＡＴ［０］＝０、

ＰＤＤＩＲ［０］＝０

ＳＰＩ＿ＳＣＫ（Ｌｏｗレベル出力）

ＰＤＤＡＴ［１］＝０、

ＰＤＤＩＲ［１］＝１

ＳＰＩ＿ＳＤＩ（Ｈｉ－Ｚ）

ＰＤＤＡＴ［２］＝０、

ＰＤＤＩＲ［２］＝０

ＳＰＩ＿ＳＤＯ（Ｌｏｗレベル出力）

ＰＤＤＡＴ［３］＝１、

ＰＤＤＩＲ［３］＝０

ＳＰＩ＿ＳＣＳ（Ｈｉｇｈレベル出力＝非選択時の論理）

３） 端子グループＣ［７：４］、端子グループＤ［３：０］を汎用入出力モードに設定する。
端子グループＣ機能選択レジスタ（１１ｈ）、ＧＣＰＦ１＝００

汎用入出力モード

端子グループＤ機能選択レジスタ（１２ｈ）、ＧＤＰＦ０＝００

汎用入出力モード

１）から３）の処理により、端子グループＣ［７：４］、端子グループＤ［３：０］は、ＳＰＩ非選択時の端子状態になります。
４） ペリフェラルコントロールレジスタ１（１５ｈ）、ＳＰＩＯＮにおいて、ＳＰＩブロックを有効にします。
５） ペリフェラルコントロールレジスタ３（１７ｈ）、ＳＰＩＰＳＥＬにおいて、アクセスを行うＳＰＩを選択します。
６） ＳＰＩコントロールレジスタ（５０ｈ）を設定します。
７） アクセスを行うＳＰＩ端子の機能を端子グループ（Ｂ、Ｃ、Ｄ）機能選択レジスタにより、汎用入出力モからＳＰＩに変更します。
８） ＳＰＩに対するアクセス終了後、ＳＰＩ端子の機能を端子グループ（Ｂ、Ｃ、Ｄ）機能選択レジスタによりＳＰＩから汎用入出力に変更します。
以降、５）から８）を繰り返すことにより、ＳＰＩのデバイスを切り替えることができます。

9(MZ1751F09I)ZENIC INC.

ZEN1751F
６.５. ＵＡＲＴ
６.５.１. ＵＡＲＴブロック構成
ZEN1751FはＵＡＲＴブロック内に４つのＵＡＲＴ（業界標準の 16550と機能互換）を内蔵しています。
各ＵＡＲＴは、独立したクロックで動作します。
表 7．ＵＡＲＴモジュール信号構成
ＵＡＲＴモジュール信号名
ＵＲＴ＿ＴＸ
ＵＲＴ＿ＲＸ
ＦＬＷ＿ＤＳＲ
ＦＬＷ＿ＣＴＳＦＬＷ＿ＤＴＲＦＬＷ＿ＲＴＳ

入出力
出力
入力
入力
入力
出力
出力

ビット数
１本
１本
１本
１本
１本
１本

備考
ＵＡＲＴ 送信データ
ＵＡＲＴ 受信データ
ＵＡＲＴ データセットレディ
ＵＡＲＴ 送信可
ＵＡＲＴ 端末レディ
ＵＡＲＴ 送信要求

なお、搭載しているＵＡＲＴは、16550と異なり、次の信号が外部端子に割り当てられていません。
（１）送受信クロック￣￣￣￣￣￣ＢＡＵＤＯＵＴ を外部端子に出力していません。
ＲＣＬＫは、ZEN1751F内部で￣￣￣￣￣￣
ＢＡＵＤＯＵＴ に接続されており、外部入力端子はありません。
ＴｘＲＤＹ および￣￣￣￣ＲｘＲＤＹ（２）￣￣￣￣
ＴｘＲＤＹ および￣￣￣￣
ＲｘＲＤＹ 信号を外部端子に出力していません。したがって、ＤＭＡ機能を使用することはできません。
￣￣￣￣
ＯＵＴ１および￣￣￣
ＯＵＴ２信号（３）￣￣￣
ＯＵＴ１および￣￣￣
ＯＵＴ２信号を外部端子に出力していません。ZEN1751Fの汎用入出力を使用してください。
￣￣￣
ＤＣＤおよび￣
ＲＩ信号（４）￣￣
ＤＣＤおよび￣￣￣
ＲＩ信号を外部から入力していません。ZEN1751Fの汎用入出力を使用してください。

10(MZ1751F09I)ZENIC INC.

ZEN1751F
６.６. ＰＷＭ
６.６.１. ＰＷＭブロック構成
ZEN1751FはＰＷＭブロック内に３つのＰＷＭモジュールを内蔵しています。
各ＰＷＭモジュールは、独立したクロックで動作します。
原振としてＰＣＬＫを選択した場合、以下のことに注意してください。
※ＰＷＭ出力中にデューティ比設定レジスタを変更した場合、次の１ＰＷＭ周期間、不定なデューティ比になることがあります。
表 8．ＰＷＭモジュール信号構成
ＰＷＭモジュール信号名
ＰＷＭ

入出力
出力

ビット数
１本

備考
ＰＷＭ パルス出力データ

６.６.２. ＰＷＭ分解能
ＰＷＭのパルス周期の分解能は８ｂｉｔです。

６.６.３. 送出回数選択設定されたデューティ比のパルスを何回（ＰＷＭパルス周期回）送出するかを設定できます。
設定範囲は１～２５５及び連続です。

６.６.４. 出力完了割り込み（非連続出力時のみ）出力が完了したタイミングで割り込み要求を発生させることが可能です。

６.６.５. 出力論理選択
ＰＷＭ信号の出力論理を選択できます。

11(MZ1751F09I)ZENIC INC.

ZEN1751F
６.７. 赤外線リモコン
６.７.１. 赤外線リモコンブロック構成
ZEN1751F は赤外線リモコンブロック内に１つの赤外線リモコン受信モジュールを内蔵しています。このモジュールは各１つのプリスケーラ、Ｈ／Ｌワイズカウンタ及びノイズフィルタから構成されます。
表 9．赤外線リモコンモジュール信号構成
赤外線リモコンモジュール信号名
ＩＲＲＣ

入出力
入力

ビット数
１本

備考
ＩＲリモコン 入力データ

６.７.２. ワイズカウンタビット長
Ｈワイズ、Ｌワイズとも１６ｂｉｔのカウンタでデータ長をカウント可能です。

６.７.３. 入力変化割り込み
赤外線リモコン信号の入力変化ごとに割り込み要求を発生させることができます。割り込み要因として、端子の立ち上がり／
立ち下がり検出を独立して設定可能です。

６.７.４. オーバーフロー検出割り込み
ワイズカウンタがオーバーフローした場合に割り込みを出すことができます。Ｈワイズ／Ｌワイズ独立して設定可能です。

６.７.５. ノイズフィルタ
赤外線リモコン信号のノイズを除去します。設定数以下のクロック幅のパルスは無視されます。Ｈパルス／Ｌパルス独立して設定可能です。

12(MZ1751F09I)ZENIC INC.

ZEN1751F
６.８. カウンタ
６.８.１. カウンタブロック構成
ZEN1751Fはカウンタブロック内に４つのカウンタモジュールを内蔵し、各モジュールはさらに３つのカウンタユニットから構成されます。各カウンタユニットは２相カウンタモード時には３ユニットまとめて２４ｂｉｔのアップダウンカウンタ１ｃｈ．となり、単相カウン
タモード時には８ｂｉｔのアップカウンタ３ｃｈ．として利用できます。
表 10．カウンタ構成
カウンタモジュールカウンタモジュール０

カウンタモジュール１

カウンタモジュール２カウンタモジュール３

カウンタユニット
カウンタユニット００
カウンタユニット０１
カウンタユニット０２
カウンタユニット１０
カウンタユニット１１
カウンタユニット１２
カウンタユニット２０
カウンタユニット２１
カウンタユニット２２
カウンタユニット３０
カウンタユニット３１
カウンタユニット３２

２４ｂｉｔ２相カウンタモード時
ｃｈ．０（下位バイト）
ｃｈ．０（中位バイト）
ｃｈ．０（上位バイト）
ｃｈ．１（下位バイト）
ｃｈ．１（中位バイト）
ｃｈ．１（上位バイト）
ｃｈ．２（下位バイト）
ｃｈ．２（中位バイト）
ｃｈ．２（上位バイト）
ｃｈ．３（下位バイト）
ｃｈ．３（中位バイト）
ｃｈ．３（上位バイト）

８ｂｉｔ単相カウンタモード時
ｃｈ．０
ｃｈ．１
ｃｈ．２
ｃｈ．３
ｃｈ．４
ｃｈ．５
ｃｈ．６
ｃｈ．７
ｃｈ．８
ｃｈ．９
ｃｈ．１０
ｃｈ．１１

表 11．カウンタモジュール信号構成
ＣＮＴモジュール信号名
ＣＮＴ＿Ａ
ＣＮＴ＿Ｂ
ＣＮＴ＿Ｚ

入出力
入力
入力
入力

ビット数
１本
１本
１本

２相カウンタモード時
Ａ相パルス／アップパルス
Ｂ相パルス／ダウンパルス
Ｚ相パルス／クリアパルス

単相カウンタモード時
アップパルスアップパルスアップパルス

６.８.２. カウンタモード
ZEN1751Fは下表のようなカウンタモードに対応しています。
表 12．カウンタモード
カウンタモード
単相

パルス入力形式
アップパルス

カウント逓倍－Ｚ相クリア
なし

アップダウンパルス

－

あり

１逓倍

あり

４逓倍

あり

２相
Ａ／Ｂ相パルス

13

カウンタ動作タイミング
ＣＮＴ＿Ａ（Ｂ、Ｚ）入力の立ち上がりエッジ。
ＣＮＴ＿Ａ入力及びＣＮＴ＿Ｂ入力の立ち上がりエッジ。
ＣＮＴ＿Ａ入力のエッジ変化（ＣＮＴ＿Ｂ入力
がＬ時のみ）。
ＣＮＴ＿Ａ入力及びＣＮＴ＿Ｂ入力のエッジ
変化。

(MZ1751F09I)ZENIC INC.

ZEN1751F
６.８.３. Ｚ相クリア
２相カウンタモードに設定されているカウンタモジュールはＣＮＴ＿Ｚ入力の立ち上がりエッジで当該カウンタをクリアできます。
本機能は有効／無効を設定できます。

６.８.４. カウンタイネーブル
カウント動作を停止／起動することができます。このイネーブル動作はカウンタモジュールごとに個別に可能ですが、単相カ
ウンタモードに設定されている場合、一つのユニット内の３ｃｈ．の単相カウンタは同時に停止／起動されます。なお、カウント動作の停止／起動にかかわらず、カウンタラッチ、カウンタクリア及び初期値ロードは常に可能です。

６.８.５. カウンタラッチ
カウンタ値を２４ｂｉｔ一括してラッチレジスタに格納できます。マイコンからの読み出し中にカウンタ値が変動するのを防ぐため、
まずラッチコマンドを実行しカウンタ値をラッチデータレジスタに取り込んでから読み取ります。このラッチ動作はカウンタモ
ジュールごとに個別に可能ですが、単相カウンタモードに設定されている場合、一つのユニット内の３ｃｈ．の単相カウンタは同時にラッチされます。

６.８.６. カウンタクリア
カウンタ値をクリアすることができます。このクリア動作はカウンタモジュールごとに個別に可能ですが、単相カウンタモードに設定されている場合、一つのユニット内の３ｃｈ．の単相カウンタは同時にクリアされます。

６.８.７. 初期値ロード
事前にロードデータレジスタに書き込んでおいた２４ｂｉｔの初期値を一括してカウンタにロードできます。このロード動作はカ
ウンタモジュールごとに個別に可能ですが、単相カウンタモードに設定されている場合、一つのユニット内の３ｃｈ．の単相カウンタは同時に初期値ロードされます。

６.８.８. 定周期自動ストア
各カウンタモジュールについて、あらかじめ設定した周期ごとに入力されたパルスの数をカウンタ値として読み出すことができます。この周期はカウンタ周期設定レジスタによって設定されたクロック数（２５６～１６７７６９６０）で決定されます。この周期ごとにカウンタ値を読み出し、カウンタラッチデータレジスタに格納します（このときカウンタはいったんリセットされ、その後自動的にカウントを再開します※）。なお、カウンタラッチデータレジスタを直接読み出すことはできません。定周期自動ストアに設定されているカウンタモジュールも、いったんラッチコマンドを発行した後、ラッチデータレジスタを通してカウント結果を読み出す必要があります。また、本設定が有効なとき、カウンタ値がカウンタラッチデータレジスタに格納されるたびに割り込み要求を発生させることも可能です。
※周期内のリセット期間中（１クロック分）、カウンタはアップまたはダウンカウントできません。したがって、カウンタの結果を累積した値と入力されたパルス数の合計が一致しない場合があります。
14(MZ1751F09I)ZENIC INC.

ZEN1751F
６.８.９. オーバーフロー検出（単相カウンタモード時のみ）
単相カウンタモードに設定されているカウンタモジュールについては、いずれかのカウンタユニットのカウンタ値がオーバーフローした場合に割り込み要求を発生させることが可能です。ただし、割り込み要求の有効／無効はカウンタモジュールごとの設定となります（カウンタユニットごとに独立した設定はできません）。なお、カウンタ値がオーバーフローしても、カウンタの動作そのものは本設定とは関係なく継続します。

６.８.１０. カウンタ値一致検出（２相カウンタモード時のみ）
２相カウンタモードに設定されている２組のカウンタモジュールについては、２組のカウンタ値を比較し、一致していれば割り込み要求を発生させることができます。比較対象となるカウンタのペアは固定で（カウンタモジュール０とカウンタモジュール１、
カウンタモジュール２とカウンタモジュール３）、ペアとなるカウンタをともに２相カウンタモードにする必要があります。

６.８.１１. 異常入力検出
ZEN1751F はＡＢ相入力が正常な位相遷移状態を行っているかどうかを検出する機能を有しています。この機能は２相カウンタモード（ＡＢ相入力）のときのみ有効です。また異常入力検出時には、カウンタ値の信頼性は失われます。例えば、下図で示すような異常な遷移状態が起こると異常入力ステータスレジスタの値が“１”となり異常入力（ＡＩ）フラグが発生します。この異常な遷移状態の原因には次のようなことが考えられます。
（１）

ＡＢ相入力Ａ、Ｂの周波数が、システムクロック周波数の１／４を超えたために、（２）

ラインノイズが混入し、入力パルス変化として観測され異常な遷移状態と判断した場合

正確に位相遷移状態をクロックでサンプリングできなくなった場合（ＣＬＫ↑によるサンプリング）
Ａ

０

１

１

０

０

１

１

０

Ｂ

０

０

１

１

０

１
↑

１

１

ＡＩ （ＡＢ：００→１１）
図 2．ＡＢ相入力の異常検出例

ＡＢ ： ００

ＡＢ ： ０１

ＡＢ ： １０

ＡＢ ： １１：

正規の状態遷移：

異常な状態遷移

図 3．ＡＢ相入力の状態遷移例

15(MZ1751F09I)ZENIC INC.

ZEN1751F※２相カウンタモード（アップダウンパルス動作）時の注意事項
各信号の立ち上がりで、カウント動作（アップまたはダウン）しますが、もう一方は“１”固定でなければなりません。
例えば、ＣＮＴ＿Ａ（ＵＰ）が立ち上がる際には、ＣＮＴ＿Ｂ（ＤＯＷＮ）は、“１”でなければカウントアップしません。

16(MZ1751F09I)ZENIC INC.

ZEN1751F
７. レジスタ一覧
７.１. アドレスマップ
表１３～１７に ZEN1751Fのアドレスマッピングを示します。各レジスタの詳細は８章を参照してください。
表 13．アドレスマッピング（その１）
アドレス（ｈ）
００
０１
０２
０３
０４
０５
０６
０７
０８
０９
０Ａ
０Ｂ
０Ｃ
０Ｄ～０Ｆ
１０
１１
１２
１３
１４
１５
１６
１７
１８～１Ｆ

名称
システムコントロールレジスタ
予約
クロックコントロールレジスタ０
クロックコントロールレジスタ１
クロックコントロールレジスタ２
クロックコントロールレジスタ３
クロックコントロールレジスタ４
クロックコントロールレジスタ５
クロックコントロールレジスタ６
割り込みステータスレジスタ０
割り込みステータスレジスタ１
割り込みイネーブルレジスタ０
割り込みイネーブルレジスタ１
予約端子グループＢ端子機能選択レジスタ
端子グループＣ端子機能選択レジスタ
端子グループＤ端子機能選択レジスタ
端子グループＥ端子機能選択レジスタ
予約
ペリフェラルコントロールレジスタ０
ペリフェラルコントロールレジスタ１
ペリフェラルコントロールレジスタ２
予約

17

初期値
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ

Ｒ／Ｗ
Ｒ／Ｗ
Ｒ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ
Ｒ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ

(MZ1751F09I)ZENIC INC.

ZEN1751F
表 14．アドレスマッピング（その２）アドレス（ｈ）
２０
２１
２２
２３
２４
２５
２６
２７
２８
２９
２Ａ
２Ｂ
２Ｃ
２Ｄ
２Ｅ
２Ｆ
３０
３１
３２
３３
３４～３Ｆ
４０
４１
４２
４３
４４
４５
４６
４７～４Ｆ
５０
５１
５２
５３
５４
５５
５６
５７
５８
５９
５Ａ
５Ｂ
５Ｃ
５Ｄ
５Ｅ～５Ｆ

名称
ポートＡ方向設定レジスタ＿Ｌ
ポートＡ方向設定レジスタ＿Ｈ
ポートＡデータレジスタ＿Ｌ
ポートＡデータレジスタ＿Ｈ
ポートＡ割り込みステータスレジスタ＿Ｌ
ポートＡ割り込みステータスレジスタ＿Ｈ
ポートＡ割り込みイネーブルレジスタ＿Ｌ
ポートＡ割り込みイネーブルレジスタ＿Ｈ
ポートＡ割り込みエッジ選択レジスタ＿Ｌ
ポートＡ割り込みエッジ選択レジスタ＿Ｈ
ポートＢ方向設定レジスタ
ポートＢデータレジスタ
ポートＣ方向設定レジスタ
ポートＣデータレジスタ
ポートＤ方向設定レジスタ
ポートＤデータレジスタ
ポートＥ方向設定レジスタ
ポートＥデータレジスタ
ポートＦデータレジスタ＿Ｌ
ポートＦデータレジスタ＿Ｈ
予約
Ｉ２Ｃコントロールレジスタ
Ｉ２Ｃスレーブアドレス／モード設定レジスタ
Ｉ２Ｃバス転送速度設定レジスタ
Ｉ２Ｃステータスレジスタ
Ｉ２Ｃ割り込みステータスレジスタ
Ｉ２Ｃ割り込みマスクレジスタ
Ｉ２Ｃ送受信データレジスタ
予約
ＳＰＩコントロールレジスタ
ＳＰＩ転送スタートレジスタ
ＳＰＩ転送ビット長レジスタ
ＳＰＩ割り込みステータスレジスタ
ＳＰＩ割り込みイネーブルレジスタ
ＳＰＩ出力データレジスタ０［７：０］
ＳＰＩ出力データレジスタ１［１５：８］
ＳＰＩ出力データレジスタ２［２３：１６］
ＳＰＩ出力データレジスタ３［３１：２４］
ＳＰＩ入力データレジスタ０［７：０］
ＳＰＩ入力データレジスタ１［１５：８］
ＳＰＩ入力データレジスタ２［２３：１６］
ＳＰＩ入力データレジスタ３［３１：２４］
ＳＰＩセレクト信号アサート制御レジスタ
予約

18

初期値
ＦＦｈ
ＦＦｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
ＦＦｈ
００ｈ
ＦＦｈ
００ｈ
ＦＦｈ
００ｈ
０Ｆｈ
００ｈ
ｘｘｈ
０ｘｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
０１ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ

Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ
Ｒ
Ｒ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ
Ｒ
Ｒ
Ｒ
Ｒ／Ｗ
Ｒ

(MZ1751F09I)ZENIC INC.

ZEN1751F
表 15．アドレスマッピング（その３）
アドレス（ｈ）
６０
６１
６２
６３
６４
６５
６６
６７
６８
６９
６Ａ
６Ｂ
６Ｃ
６Ｄ
６Ｅ
６Ｆ
７０
７１
７２
７３
７４
７５
７６
７７
７８
７９
７Ａ
７Ｂ
７Ｃ
７Ｄ
７Ｅ
７Ｆ
８０
８１
８２
８３
８４
８５
８６
８７
８８
８９
８Ａ
８Ｂ～８Ｆ

名称
ＵＡＲＴ設定レジスタ０（ｆｏｒ ＵＡＲＴモジュール０）
ＵＡＲＴ設定レジスタ１（ｆｏｒ ＵＡＲＴモジュール０）
ＵＡＲＴ設定レジスタ２（ｆｏｒ ＵＡＲＴモジュール０）
ＵＡＲＴ設定レジスタ３（ｆｏｒ ＵＡＲＴモジュール０）
ＵＡＲＴ設定レジスタ４（ｆｏｒ ＵＡＲＴモジュール０）
ＵＡＲＴ設定レジスタ５（ｆｏｒ ＵＡＲＴモジュール０）
ＵＡＲＴ設定レジスタ６（ｆｏｒ ＵＡＲＴモジュール０）
ＵＡＲＴ設定レジスタ７（ｆｏｒ ＵＡＲＴモジュール０）
ＵＡＲＴ設定レジスタ０（ｆｏｒ ＵＡＲＴモジュール１）
ＵＡＲＴ設定レジスタ１（ｆｏｒ ＵＡＲＴモジュール１）
ＵＡＲＴ設定レジスタ２（ｆｏｒ ＵＡＲＴモジュール１）
ＵＡＲＴ設定レジスタ３（ｆｏｒ ＵＡＲＴモジュール１）
ＵＡＲＴ設定レジスタ４（ｆｏｒ ＵＡＲＴモジュール１）
ＵＡＲＴ設定レジスタ５（ｆｏｒ ＵＡＲＴモジュール１）
ＵＡＲＴ設定レジスタ６（ｆｏｒ ＵＡＲＴモジュール１）
ＵＡＲＴ設定レジスタ７（ｆｏｒ ＵＡＲＴモジュール１）
ＵＡＲＴ設定レジスタ０（ｆｏｒ ＵＡＲＴモジュール２）
ＵＡＲＴ設定レジスタ１（ｆｏｒ ＵＡＲＴモジュール２）
ＵＡＲＴ設定レジスタ２（ｆｏｒ ＵＡＲＴモジュール２）
ＵＡＲＴ設定レジスタ３（ｆｏｒ ＵＡＲＴモジュール２）
ＵＡＲＴ設定レジスタ４（ｆｏｒ ＵＡＲＴモジュール２）
ＵＡＲＴ設定レジスタ５（ｆｏｒ ＵＡＲＴモジュール２）
ＵＡＲＴ設定レジスタ６（ｆｏｒ ＵＡＲＴモジュール２）
ＵＡＲＴ設定レジスタ７（ｆｏｒ ＵＡＲＴモジュール２）
ＵＡＲＴ設定レジスタ０（ｆｏｒ ＵＡＲＴモジュール３）
ＵＡＲＴ設定レジスタ１（ｆｏｒ ＵＡＲＴモジュール３）
ＵＡＲＴ設定レジスタ２（ｆｏｒ ＵＡＲＴモジュール３）
ＵＡＲＴ設定レジスタ３（ｆｏｒ ＵＡＲＴモジュール３）
ＵＡＲＴ設定レジスタ４（ｆｏｒ ＵＡＲＴモジュール３）
ＵＡＲＴ設定レジスタ５（ｆｏｒ ＵＡＲＴモジュール３）
ＵＡＲＴ設定レジスタ６（ｆｏｒ ＵＡＲＴモジュール３）
ＵＡＲＴ設定レジスタ７（ｆｏｒ ＵＡＲＴモジュール３）
ＰＷＭコントロールレジスタ
ＰＷＭ割り込みステータスレジスタ
ＰＷＭ割り込みイネーブルレジスタ
予約
ＰＷＭ出力デューティ設定レジスタ０
ＰＷＭ出力デューティ設定レジスタ１
ＰＷＭ出力デューティ設定レジスタ２
予約
ＰＷＭ出力回数設定レジスタ０
ＰＷＭ出力回数設定レジスタ１
ＰＷＭ出力回数設定レジスタ２
予約

19

初期値
００ｈ
００ｈ
０１ｈ
００ｈ
００ｈ
６０ｈ
Ｘ０ｈ
００ｈ
００ｈ
００ｈ
０１ｈ
００ｈ
００ｈ
６０ｈ
Ｘ０ｈ
００ｈ
００ｈ
００ｈ
０１ｈ
００ｈ
００ｈ
６０ｈ
Ｘ０ｈ
００ｈ
００ｈ
００ｈ
０１ｈ
００ｈ
００ｈ
６０ｈ
Ｘ０ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ

Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ

(MZ1751F09I)ZENIC INC.

ZEN1751F
表 16．アドレスマッピング（その４）アドレス（ｈ）
９０
９１
９２
９３
９４
９５
９６
９７
９８～９Ｆ
Ａ０
Ａ１
Ａ２
Ａ３
Ａ４
Ａ５
Ａ６
Ａ７
Ａ８
Ａ９～ＡＦ
Ｂ０
Ｂ１
Ｂ２
Ｂ３
Ｂ４
Ｂ５
Ｂ６
Ｂ７
Ｂ８
Ｂ９
ＢＡ
ＢＢ
ＢＣ～ＢＦ
Ｃ０
Ｃ１
Ｃ２
Ｃ３
Ｃ４
Ｃ５
Ｃ６
Ｃ７

名称
赤外線リモコンコントロールレジスタ
赤外線リモコンノイズフィルタレジスタ
赤外線リモコン割り込みステータスレジスタ
赤外線リモコン割り込みイネーブルレジスタ
赤外線リモコンＨワイズカウンタ＿Ｌ
赤外線リモコンＨワイズカウンタ＿Ｈ
赤外線リモコンＬワイズカウンタ＿Ｌ
赤外線リモコンＬワイズカウンタ＿Ｈ
予約
カウンタモードレジスタ
カウンタイネーブルレジスタ
カウンタラッチコマンドレジスタ
カウンタクリアコマンドレジスタ
カウンタロードコマンドレジスタ
カウンタＺ相イネーブルレジスタ
カウンタ定周期自動ストアイネーブルレジスタ
カウンタ割り込みイネーブルレジスタ０
カウンタ割り込みイネーブルレジスタ１
予約
カウンタ周期設定レジスタ０＿Ｌ
カウンタ周期設定レジスタ０＿Ｈ
カウンタ周期設定レジスタ１＿Ｌ
カウンタ周期設定レジスタ１＿Ｈ
カウンタ周期設定レジスタ２＿Ｌ
カウンタ周期設定レジスタ２＿Ｈ
カウンタ周期設定レジスタ３＿Ｌ
カウンタ周期設定レジスタ３＿Ｈ
カウンタ割り込みステータスレジスタ０
カウンタ割り込みステータスレジスタ１
カウンタ割り込みステータスレジスタ２
カウンタ割り込みステータスレジスタ３
予約
カウンタロードデータレジスタ００
カウンタロードデータレジスタ０１
カウンタロードデータレジスタ０２
予約
カウンタロードデータレジスタ１０
カウンタロードデータレジスタ１１
カウンタロードデータレジスタ１２
予約

20

初期値
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
０１ｈ
００ｈ
０１ｈ
００ｈ
０１ｈ
００ｈ
０１ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ

Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ
Ｒ
Ｒ
Ｒ
Ｒ
Ｒ／Ｗ
Ｒ／Ｗ
Ｗ
Ｗ
Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ

(MZ1751F09I)ZENIC INC.

ZEN1751F
表 17．アドレスマッピング（その５）アドレス（ｈ）
Ｃ８
Ｃ９
ＣＡ
ＣＢ
ＣＣ
ＣＤ
ＣＥ
ＣＦ
Ｄ０
Ｄ１
Ｄ２
Ｄ３
Ｄ４
Ｄ５
Ｄ６
Ｄ７
Ｄ８
Ｄ９
ＤＡ
ＤＢ
ＤＣ
ＤＤ
ＤＥ
ＤＦ
Ｅ０～ＦＦ

名称
カウンタロードデータレジスタ２０
カウンタロードデータレジスタ２１
カウンタロードデータレジスタ２２
予約
カウンタロードデータレジスタ３０
カウンタロードデータレジスタ３１
カウンタロードデータレジスタ３２
予約
カウンタラッチデータレジスタ００
カウンタラッチデータレジスタ０１
カウンタラッチデータレジスタ０２
予約
カウンタラッチデータレジスタ１０
カウンタラッチデータレジスタ１１
カウンタラッチデータレジスタ１２
予約
カウンタラッチデータレジスタ２０
カウンタラッチデータレジスタ２１
カウンタラッチデータレジスタ２２
予約
カウンタラッチデータレジスタ３０
カウンタラッチデータレジスタ３１
カウンタラッチデータレジスタ３２
予約
予約

21

初期値
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ
００ｈ

Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ／Ｗ
Ｒ
Ｒ
Ｒ
Ｒ
Ｒ
Ｒ
Ｒ
Ｒ
Ｒ
Ｒ
Ｒ
Ｒ
Ｒ
Ｒ
Ｒ
Ｒ
Ｒ
Ｒ

(MZ1751F09I)ZENIC INC.

ZEN1751F
８. レジスタ説明
８.１. システムコントロールレジスタ［Ａｄｒ．００ｈ］
このレジスタ以外のレジスタ値が、リセット値に初期化されます。
自動では“０”に復帰しません。リセットしたあと、“０”に戻す必要があります。
表 18．システムコントロールレジスタ
ビット

名称

７：５

予約

４

ＳＲＥＳＥＴ

３：０

予約

機能

リセット値

内部の初期化を行います。
１：リセット
０：通常

Ｒ Ｗ

０００

○ ×

０

○ ○

００００

○ ×

８.２. クロックコントロールレジスタ０［Ａｄｒ．０２ｈ］
ＳＰＩブロックのクロックの設定を行います。
表 19．クロックコントロールレジスタ０
ビット

名称

７：４

予約

３

ＳＰＩＣＬＫＳＥＬ

２：０

ＳＰＩＣＬＫＤＩＶ

機能

リセット値

ＳＰＩモジュールのクロックの原振を選択します。
１：ＰＣＬＫ
０：ＳＣＬＫ
ＳＰＩモジュールに供給するクロックの分周設定をします。
１１１：１／１２８
１１０：１／６４
１０１：１／３２
１００：１／１６
０１１：１／８
０１０：１／４
００１：１／２
０００：スルー（分周なし）

22

Ｒ Ｗ

００００

○ ×

０

○ ○

０００

○ ○

(MZ1751F09I)ZENIC INC.

ZEN1751F
８.３. クロックコントロールレジスタ１［Ａｄｒ．０３ｈ］
ＵＡＲＴブロックのクロックの設定を行います。
表 20．クロックコントロールレジスタ１
ビット

名称

７：４

予約

３

ＵＲＴ３ＣＬＫＳＥＬ

２

ＵＲＴ２ＣＬＫＳＥＬ

１

ＵＲＴ１ＣＬＫＳＥＬ０

ＵＲＴ０ＣＬＫＳＥＬ

機能
ＵＡＲＴ３モジュールのクロックの原振を選択します。
１：ＰＣＬＫ
０：ＳＣＬＫ
ＵＡＲＴ２モジュールのクロックの原振を選択します。
１：ＰＣＬＫ
０：ＳＣＬＫ
ＵＡＲＴ１モジュールのクロックの原振を選択します。
１：ＰＣＬＫ
０：ＳＣＬＫ
ＵＡＲＴ０モジュールのクロックの原振を選択します。
１：ＰＣＬＫ
０：ＳＣＬＫ

リセット値

Ｒ Ｗ

００００

○ ×

０

○ ○

０

○ ○

０

○ ○

０

○ ○

８.４. クロックコントロールレジスタ２［Ａｄｒ．０４ｈ］
ＰＷＭモジュール０のクロックの設定を行います。
表 21．クロックコントロールレジスタ２
ビット

名称

７：４

予約

３

ＰＷＭ０ＣＬＫＳＥＬ

２：０

ＰＷＭ０ＣＬＫＤＩＶ

機能

リセット値
００００

ＰＷＭモジュール０の原振を選択します。
１：ＰＣＬＫ
０
０：ＳＣＬＫＰＷＭモジュール０に供給するクロックの分周設定をします。
１１１：１／１２８
１１０：１／６４
１０１：１／３２
０００
１００：１／１６
０１１：１／８
０１０：１／４
００１：１／２
０００：スルー（分周なし）

23

Ｒ Ｗ
○ ×
○ ○

○ ○

(MZ1751F09I)ZENIC INC.

ZEN1751F
８.５. クロックコントロールレジスタ３［Ａｄｒ．０５ｈ］
ＰＷＭモジュール１のクロックの設定を行います。
表 22．クロックコントロールレジスタ３
ビット

名称

７：４

予約

３

ＰＷＭ１ＣＬＫＳＥＬ

２：０

ＰＷＭ１ＣＬＫＤＩＶ

機能

リセット値
００００

ＰＷＭモジュール１の原振を選択します。
１：ＰＣＬＫ
０
０：ＳＣＬＫＰＷＭモジュール１に供給するクロックの分周設定をします。
１１１：１／１２８
１１０：１／６４
１０１：１／３２
０００
１００：１／１６
０１１：１／８
０１０：１／４
００１：１／２
０００：スルー（分周なし）

Ｒ Ｗ
○ ×
○ ○

○ ○

８.６. クロックコントロールレジスタ４［Ａｄｒ．０６ｈ］
ＰＷＭモジュール２のクロックの設定を行います。
表 23．クロックコントロールレジスタ４
ビット

名称

７：４

予約

３

ＰＷＭ２ＣＬＫＳＥＬ

２：０

ＰＷＭ２ＣＬＫＤＩＶ

機能

リセット値
００００

ＰＷＭモジュール２の原振を選択します。
１：ＰＣＬＫ
０
０：ＳＣＬＫＰＷＭモジュール２に供給するクロックの分周設定をします。
１１１：１／１２８
１１０：１／６４
１０１：１／３２
０００
１００：１／１６
０１１：１／８
０１０：１／４
００１：１／２
０００：スルー（分周なし）
24

Ｒ Ｗ
○ ×
○ ○

○ ○

(MZ1751F09I)ZENIC INC.

ZEN1751F
８.７. クロックコントロールレジスタ５［Ａｄｒ．０７ｈ］
赤外線リモコンブロックのクロックの設定を行います。
表 24．クロックコントロールレジスタ５
ビット

名称

７：４

予約

３

ＩＲＲＣＣＬＫＳＥＬ

２：０

ＩＲＲＣＣＬＫＤＩＶ

機能

リセット値
００００

赤外線リモコンモジュールの原振を選択します。
１：ＰＣＬＫ
０
０：ＳＣＬＫ
赤外線リモコンモジュールに供給するクロックの分周設定をします。
１１１：１／１２８
１１０：１／６４
１０１：１／３２
０００
１００：１／１６
０１１：１／８
０１０：１／４
００１：１／２
０００：スルー（分周なし）

Ｒ Ｗ
○ ×
○ ○

○ ○

８.８. クロックコントロールレジスタ６［Ａｄｒ．０８ｈ］
カウンタブロックのクロックの設定を行います。
表 25．クロックコントロールレジスタ６
ビット
７：４

名称

機能

予約

３

ＣＮＴＣＬＫＳＥＬ

２

予約

１：０

ＣＮＴＣＬＫＤＩＶ

リセット値
００００

カウンタブロック（全カウンタモジュール共通）の原振を選択します。
０
１：ＰＣＬＫ
０：ＳＣＬＫ０
カウンタブロック（全カウンタモジュール共通）に供給するクロックの分周設定をします。
１１：設定禁止００
１０：１／４
０１：１／２
００：スルー（分周なし）

25

Ｒ Ｗ
○ ×
○ ○
○ ×

○ ○

(MZ1751F09I)ZENIC INC.

ZEN1751F
８.９. 割り込みステータスレジスタ０［Ａｄｒ．０９ｈ］
各ブロックからの割り込み要求を読み出すことができます。
各ブロック内の詳細な割り込み要因は各ブロックの割り込みステータスレジスタを読み出してください。
表 26．割り込みステータスレジスタ０
ビット
７：６

名称

機能

リセット値

予約

５

ＩＮＴＳ＿ＩＲＲＣ

４

ＩＮＴＳ＿ＰＷＭ

３

ＩＮＴＳ＿ＳＰＩ２

ＩＮＴＳ＿Ｉ２Ｃ

１

ＩＮＴＳ＿ＰＡＨ０

ＩＮＴＳ＿ＰＡＬ

赤外線リモコンブロックからの割り込み要求の有無を示します。
１：割り込み要求あり
０：割り込み要求なし
ＰＷＭブロックからの割り込み要求の有無を示します。
１：割り込み要求あり
０：割り込み要求なし
ＳＰＩブロックからの割り込み要求の有無を示します。
１：割り込み要求あり
０：割り込み要求なし
Ｉ２Ｃブロックからの割り込み要求の有無を示します。
１：割り込み要求あり
０：割り込み要求なし
ポートＡ［１５：８］からの割り込み要求の有無を示します。
１：割り込み要求あり
０：割り込み要求なし
ポートＡ［７：０］からの割り込み要求の有無を示します。
１：割り込み要求あり
０：割り込み要求なし

26

Ｒ Ｗ

００

○ ×

０

○ ×

０

○ ×

０

○ ×

０

○ ×

０

○ ×

０

○ ×

(MZ1751F09I)ZENIC INC.

ZEN1751F
８.１０. 割り込みステータスレジスタ１［Ａｄｒ．０Ａｈ］
各ブロックからの割り込み要求を読み出すことができます。
各ブロック内の詳細な割り込み要求は各ブロックの割り込みステータスレジスタを読み出してください。
表 27．割り込みステータスレジスタ１
ビット

名称

７

ＩＮＴＳ＿ＣＮＴ３

６

ＩＮＴＳ＿ＣＮＴ２

５

ＩＮＴＳ＿ＣＮＴ１

４

ＩＮＴＳ＿ＣＮＴ０

３

ＩＮＴＳ＿ＵＲＴ３

２

ＩＮＴＳ＿ＵＲＴ２

１

ＩＮＴＳ＿ＵＲＴ１

０

ＩＮＴＳ＿ＵＲＴ０

機能
カウンタモジュール３からの割り込み要求の有無を示します。
１：割り込み要求あり
０：割り込み要求なし
カウンタモジュール２からの割り込み要求の有無を示します。
１：割り込み要求あり
０：割り込み要求なし
カウンタモジュール１からの割り込み要求の有無を示します。
１：割り込み要求あり
０：割り込み要求なし
カウンタモジュール０からの割り込み要求の有無を示します。
１：割り込み要求あり
０：割り込み要求なし
ＵＡＲＴモジュール３からの割り込み要求の有無を示します。
１：割り込み要求あり
０：割り込み要求なし
ＵＡＲＴモジュール２からの割り込み要求の有無を示します。
１：割り込み要求あり
０：割り込み要求なし
ＵＡＲＴモジュール１からの割り込み要求の有無を示します。
１：割り込み要求あり
０：割り込み要求なし
ＵＡＲＴモジュール０からの割り込み要求の有無を示します。
１：割り込み要求あり
０：割り込み要求なし

27

リセット値

Ｒ Ｗ

０

○ ×

０

○ ×

０

○ ×

０

○ ×

０

○ ×

０

○ ×

０

○ ×

０

○ ×

(MZ1751F09I)ZENIC INC.

ZEN1751F
８.１１. 割り込みイネーブルレジスタ０［Ａｄｒ．０Ｂｈ］
各ブロックからの割り込み要求を許可します。
表 28．割り込みイネーブルレジスタ０
ビット

名称

７：６

予約

５

ＩＮＴＥＮ＿ＩＲＲＣ

４

ＩＮＴＥＮ＿ＰＷＭ

３

ＩＮＴＥＮ＿ＳＰＩ２

ＩＮＴＥＮ＿Ｉ２Ｃ

１

ＩＮＴＥＮ＿ＰＡＨ０

ＩＮＴＥＮ＿ＰＡＬ

機能

リセット値

赤外線リモコンブロックからの割り込み要求を許可します。
１：割り込み要求許可
０：割り込み要求マスク
ＰＷＭブロックからの割り込み要求を許可します。
１：割り込み要求許可
０：割り込み要求マスク
ＳＰＩブロックからの割り込み要求を許可します。
１：割り込み要求許可
０：割り込み要求マスク
Ｉ２Ｃブロックからの割り込み要求を許可します。
１：割り込み要求許可
０：割り込み要求マスク
ポートＡ［１５：８］からの割り込み要求を許可します。
１：割り込み要求許可
０：割り込み要求マスク
ポートＡ［７：０］からの割り込み要求を許可します。
１：割り込み要求許可
０：割り込み要求マスク

28

Ｒ Ｗ

００

○ ×

０

○ ○

０

○ ○

０

○ ○

０

○ ○

０

○ ○

０

○ ○

(MZ1751F09I)ZENIC INC.

ZEN1751F
８.１２. 割り込みイネーブルレジスタ１［Ａｄｒ．０Ｃｈ］
各ブロックからの割り込み要求を許可します。
表 29．割り込みイネーブルレジスタ１
ビット

名称

７

ＩＮＴＥＮ＿ＣＮＴ３

６

ＩＮＴＥＮ＿ＣＮＴ２

５

ＩＮＴＥＮ＿ＣＮＴ１

４

ＩＮＴＥＮ＿ＣＮＴ０

３

ＩＮＴＥＮ＿ＵＲＴ３

２

ＩＮＴＥＮ＿ＵＲＴ２

１

ＩＮＴＥＮ＿ＵＲＴ１０

ＩＮＴＥＮ＿ＵＲＴ０

機能
カウンタモジュール３からの割り込み要求を許可します。
１：割り込み要求許可
０：割り込み要求マスク
カウンタモジュール２からの割り込み要求を許可します。
１：割り込み要求許可
０：割り込み要求マスク
カウンタモジュール１からの割り込み要求を許可します。
１：割り込み要求許可
０：割り込み要求マスク
カウンタモジュール０からの割り込み要求を許可します。
１：割り込み要求許可
０：割り込み要求マスク
ＵＡＲＴモジュール３からの割り込み要求を許可します。
１：割り込み要求許可
０：割り込み要求マスク
ＵＡＲＴモジュール２からの割り込み要求を許可します。
１：割り込み要求許可
０：割り込み要求マスク
ＵＡＲＴモジュール１からの割り込み要求を許可します。
１：割り込み要求許可
０：割り込み要求マスク
ＵＡＲＴモジュール０からの割り込み要求を許可します。
１：割り込み要求許可
０：割り込み要求マスク

29

リセット値

Ｒ Ｗ

０

○ ○

０

○ ○

０

○ ○

０

○ ○

０

○ ○

０

○ ○

０

○ ○

０

○ ○

(MZ1751F09I)ZENIC INC.

ZEN1751F
８.１３. 端子グループＢ機能選択レジスタ［Ａｄｒ．１０ｈ］
端子グループＢの機能を選択します。
表 30．端子グループＢ機能選択レジスタ
ビット

名称

７：６

ＧＢＰＦ３

５：４

ＧＢＰＦ２

３：２

ＧＢＰＦ１

１：０

ＧＢＰＦ０

機能
端子グループＢ［７：６］に割り当てる機能を選択します。
※ＳＰＩを選択した場合はＧＢＰＦ２もＳＰＩに設定する必要があります。
１１：Ｉ２Ｃポート３（Ｉ２Ｃ＿ＳＤＡ、Ｉ２Ｃ＿ＳＣＬ）
１０：ＳＰＩポート１Ｈ（ＳＰＩ＿ＳＣＳ、ＳＰＩ＿ＳＤＯ）
０１：ＵＡＲＴモジュール３（ＵＲＴ３＿ＲＸ、ＵＲＴ３＿ＴＸ）
００：ポートＢ［７：６］端子グループＢ［５：４］に割り当てる機能を選択します。
※ＳＰＩを選択した場合はＧＢＰＦ３もＳＰＩに設定する必要があります。
１１：Ｉ２Ｃポート２（Ｉ２Ｃ＿ＳＤＡ、Ｉ２Ｃ＿ＳＣＬ）
１０：ＳＰＩポート１Ｌ（ＳＰＩ＿ＳＤＩ、ＳＰＩ＿ＳＣＫ）
０１：ＵＡＲＴモジュール２（ＵＲＴ２＿ＲＸ、ＵＲＴ２＿ＴＸ）
００：ポートＢ［５：４］端子グループＢ［３：２］に割り当てる機能を選択します。
※ＳＰＩを選択した場合はＧＢＰＦ０もＳＰＩに設定する必要があります。
１１：Ｉ２Ｃポート１（Ｉ２Ｃ＿ＳＤＡ、Ｉ２Ｃ＿ＳＣＬ）
１０：ＳＰＩポート０Ｈ（ＳＰＩ＿ＳＣＳ、ＳＰＩ＿ＳＤＯ）
０１：ＵＡＲＴモジュール１（ＵＲＴ１＿ＲＸ、ＵＲＴ１＿ＴＸ）
００：ポートＢ［３：２］端子グループＢ［１：０］に割り当てる機能を選択します。
※ＳＰＩを選択した場合はＧＢＰＦ１もＳＰＩに設定する必要があります。
１１：Ｉ２Ｃポート０（Ｉ２Ｃ＿ＳＤＡ、Ｉ２Ｃ＿ＳＣＬ）
１０：ＳＰＩポート０Ｌ（ＳＰＩ＿ＳＤＩ、ＳＰＩ＿ＳＣＫ）
０１：ＵＡＲＴモジュール０（ＵＲＴ０＿ＲＸ、ＵＲＴ０＿ＴＸ）
００：ポートＢ［１：０］

リセット値

Ｒ Ｗ

００

○ ○

００

○ ○

００

○ ○

００

○ ○

注意）各ＵＡＲＴブロックは、ＲＥＳＥＴＢにより直接リセットはされません。したがいまして、リセットせずにポートをＵＡＲＴに割り当てますと不定値（”１”か”０”どちらか不明な値）を出力します。この現象を避けるために、まずペリフェラルコントロールレジスタ０
でＵＡＲＴのクロック供給を有効にして、ＵＡＲＴに供給しているクロックの６クロック以上待ってから、本レジスタでポートをＵＡＲ
Ｔに切り替えてください（ＵＡＲＴのクロックを停止から有効にする際、ＵＡＲＴはリセットされます）。

30(MZ1751F09I)ZENIC INC.

ZEN1751F
８.１４. 端子グループＣ機能選択レジスタ［Ａｄｒ．１１ｈ］
端子グループＣの機能を選択します。
表 31．端子グループＣ機能選択レジスタ
ビット
７：４

名称

機能

リセット値

予約

３：２

ＧＣＰＦ１

１：０

ＧＣＰＦ０

端子グループＣ［７：４］に割り当てる機能を選択します。
１１：Ｉ２Ｃポート７＆６（Ｉ２Ｃ＿ＳＤＡ、Ｉ２Ｃ＿ＳＣＬ）
１０：ＳＰＩポート３（ＳＰＩ＿ＳＣＳ、ＳＰＩ＿ＳＤＯ、
ＳＰＩ＿ＳＤＩ、ＳＰＩ＿ＳＣＫ）
０１：ＵＡＲＴ１フロー制御（ＦＬＷ１＿ＲＴＳ、
ＦＬＷ１＿ＤＴＲ、
ＦＬＷ１＿ＣＴＳ、
ＦＬＷ１＿ＤＳＲ）
００：ポートＣ［７：４］端子グループＣ［３：０］に割り当てる機能を選択します。
１１：Ｉ２Ｃポート５＆４（Ｉ２Ｃ＿ＳＤＡ、Ｉ２Ｃ＿ＳＣＬ）
１０：ＳＰＩポート２（ＳＰＩ＿ＳＣＳ、ＳＰＩ＿ＳＤＯ、
ＳＰＩ＿ＳＤＩ、ＳＰＩ＿ＳＣＫ）
０１：ＵＡＲＴ０フロー制御（ＦＬＷ０＿ＲＴＳ、
ＦＬＷ０＿ＤＴＲ、
ＦＬＷ０＿ＣＴＳ、
ＦＬＷ０＿ＤＳＲ）
００：ポートＣ［３：０］

Ｒ Ｗ

００００

○ ×

００

○ ○

００

○ ○

注意）各ＵＡＲＴブロックは、ＲＥＳＥＴＢにより直接リセットはされません。したがいまして、リセットせずにポートをＵＡＲＴに割り当てますと不定値（”１”か”０”どちらか不明な値）を出力します。この現象を避けるために、まずペリフェラルコントロールレジスタ０
でＵＡＲＴのクロック供給を有効にして、ＵＡＲＴに供給しているクロックの６クロック以上待ってから、本レジスタでポートをＵＡＲ
Ｔに切り替えてください（ＵＡＲＴのクロックを停止から有効にする際、ＵＡＲＴはリセットされます）。

31(MZ1751F09I)ZENIC INC.

ZEN1751F
８.１５. 端子グループＤ機能選択レジスタ［Ａｄｒ．１２ｈ］
端子グループＤの機能を選択します。
表 32．端子グループＤ機能選択レジスタ
ビット
７：４

名称

機能

リセット値

予約

３：２

GＤＰＦ１

１：０

GＰＤＰＦ０端子グループＤ［７：４］に割り当てる機能を選択します。
１１：Ｉ２Ｃポート１１＆１０（Ｉ２Ｃ＿ＳＤＡ、Ｉ２Ｃ＿ＳＣＬ）
１０：ＳＰＩポート５（ＳＰＩ＿ＳＣＳ、ＳＰＩ＿ＳＤＯ、
ＳＰＩ＿ＳＤＩ、ＳＰＩ＿ＳＣＫ）
０１：ＵＡＲＴ３フロー制御（ＦＬＷ３＿ＲＴＳ、ＦＬＷ３＿ＤＴＲ、
ＦＬＷ３＿ＣＴＳ、
ＦＬＷ３＿ＤＳＲ）
００：ポートＤ［７：４］端子グループＤ［３：０］に割り当てる機能を選択します。
１１：Ｉ２Ｃポート９＆８（Ｉ２Ｃ＿ＳＤＡ、Ｉ２Ｃ＿ＳＣＬ）
１０：ＳＰＩポート４（ＳＰＩ＿ＳＣＳ、ＳＰＩ＿ＳＤＯ、
ＳＰＩ＿ＳＤＩ、ＳＰＩ＿ＳＣＫ）
０１：ＵＡＲＴ２フロー制御（ＦＬＷ２＿ＲＴＳ、ＦＬＷ２＿ＤＴＲ、
ＦＬＷ２＿ＣＴＳ、
ＦＬＷ２＿ＤＳＲ）
００：ポートＤ［３：０］

Ｒ Ｗ

００００

○ ×

００

○ ○

００

○ ○

注意）各ＵＡＲＴブロックは、ＲＥＳＥＴＢにより直接リセットはされません。したがいまして、リセットせずにポートをＵＡＲＴに割り当てますと不定値（”１”か”０”どちらか不明な値）を出力します。この現象を避けるために、まずペリフェラルコントロールレジスタ０
でＵＡＲＴのクロック供給を有効にして、ＵＡＲＴに供給しているクロックの６クロック以上待ってから、本レジスタでポートをＵＡＲ
Ｔに切り替えてください（ＵＡＲＴのクロックを停止から有効にする際、ＵＡＲＴはリセットされます）。

32(MZ1751F09I)ZENIC INC.

ZEN1751F
８.１６. 端子グループＥ機能選択レジスタ［Ａｄｒ．１３ｈ］
端子グループＥの機能を選択します。
表 33．端子グループ E 機能選択レジスタ
ビット

名称

７：４

予約

３

GＥＰＦ３

２

GＥＰＦ２

１

GＥＰＦ１

０

GＥＰＦ０

機能
端子グループＥ［３］に割り当てる機能を選択します。
１：赤外線リモコンモジュール（ＩＲＲＣ）
０：ポートＥ［３］端子グループＥ［２］に割り当てる機能を選択します。
１：ＰＷＭモジュール２（ＰＷＭ２）
０：ポートＥ［２］端子グループＥ［１］に割り当てる機能を選択します。
１：ＰＷＭモジュール１（ＰＷＭ１）
０：ポートＥ［１］端子グループＥ［０］に割り当てる機能を選択します。
１：ＰＷＭモジュール０（ＰＷＭ０）
０：ポートＥ［０］

33

リセット値

Ｒ Ｗ

００００

○ ×

０

○ ○

０

○ ○

０

○ ○

０

○ ○

(MZ1751F09I)ZENIC INC.

ZEN1751F
８.１７. ペリフェラルコントロールレジスタ０［Ａｄｒ．１５ｈ］
各ペリフェラル（Ｉ２Ｃ、ＳＰＩ、ＵＡＲＴ）のクロック供給を有効にします。
表 34．ペリフェラルコントロールレジスタ０
ビット

名称

７

ＵＲＴ３ＯＮ

６

ＵＲＴ２ＯＮ

５

ＵＲＴ１ＯＮ４

ＵＲＴ０ＯＮ

３：２

予約

１

ＳＰＩＯＮ

０

Ｉ２ＣＯＮ

機能
ＵＡＲＴモジュール３のクロック供給を有効にします。
１：有効
０：停止
ＵＡＲＴモジュール２のクロック供給を有効にします。
１：有効
０：停止
ＵＡＲＴモジュール１のクロック供給を有効にします。
１：有効
０：停止
ＵＡＲＴモジュール０のクロック供給を有効にします。
１：有効
０：停止
ＳＰＩブロックのクロック供給を有効にします。
１：有効
０：停止
Ｉ２Ｃブロックのクロック供給を有効にします。
１：有効
０：停止

リセット値

Ｒ Ｗ

０

○ ○

０

○ ○

０

○ ○

０

○ ○

００

○ ×

０

○ ○

０

○ ○

注意）
ＵＡＲＴのクロックを停止から有効にする際、供給クロックの６クロック間、ＵＡＲＴはリセットされます。この間当該ＵＡＲＴに対してアクセスすることができません。また、当該ＵＡＲＴのレジスタは、リセットされますので、必要に応じて再度設定する必要があ
ります。

34

(MZ1751F09I)ZENIC INC.

ZEN1751F
８.１８. ペリフェラルコントロールレジスタ１［Ａｄｒ．１６ｈ］
各ペリフェラル（ＰＷＭ、ＩＲシリアル、カウンタ）のクロック供給を有効にします。
表 35．ペリフェラルコントロールレジスタ１
ビット

名称

７：５

予約

４

ＣＮＴＯＮ

３

ＩＲＲＣＯＮ２ＰＷＭ２ＯＮ

１ＰＷＭ１ＯＮ０

ＰＷＭ０ＯＮ機能
カウンタブロックのクロック供給を有効にします。
１：有効
０：停止
ＩＲシリアルブロックのクロック供給を有効にします。
１：有効
０：停止
ＰＷＭモジュール２のクロック供給を有効にします。
１：有効
０：停止
ＰＷＭモジュール１のクロック供給を有効にします。
１：有効
０：停止
ＰＷＭモジュール０のクロック供給を有効にします。
１：有効
０：停止

35

リセット値

Ｒ Ｗ

０００

○ ×

０

○ ○

０

○ ○

０

○ ○

０

○ ○

０

○ ○

(MZ1751F09I)ZENIC INC.

ZEN1751F
８.１９. ペリフェラルコントロールレジスタ２［Ａｄｒ．１７ｈ］
ペリフェラル（Ｉ２Ｃ、ＳＰＩ）を割り当てるポートを設定します。
表 36．ペリフェラルコントロールレジスタ２
ビット
７

名称

機能

予約

６：４

ＳＰＩＰＳＥＬ

３：０

Ｉ２ＣＰＳＥＬＳＰＩブロックを割り当てるポート番号を指定します。
１１ｘ：設定禁止
１０１：ＳＰＩ５を使用
１００：ＳＰＩ４を使用
０１１：ＳＰＩ３を使用
０１０：ＳＰＩ２を使用
００１：ＳＰＩ１を使用
０００：ＳＰＩ０を使用
Ｉ２Ｃブロックを割り当てるポート番号を指定します。
１１ｘｘ：設定禁止
１０１１：Ｉ２Ｃ１１を使用
１０１０：Ｉ２Ｃ１０を使用
１００１：Ｉ２Ｃ９を使用
１０００：Ｉ２Ｃ８を使用
０１１１：Ｉ２Ｃ７を使用
０１１０：Ｉ２Ｃ６を使用
０１０１：Ｉ２Ｃ５を使用
０１００：Ｉ２Ｃ４を使用
００１１：Ｉ２Ｃ３を使用
００１０：Ｉ２Ｃ２を使用
０００１：Ｉ２Ｃ１を使用
００００：Ｉ２Ｃ０を使用

36

リセット値

Ｒ Ｗ

０

○ ×

０００

○ ○

００００

○ ○

(MZ1751F09I)ZENIC INC.

ZEN1751F
８.２０. ポートＡ方向設定レジスタ＿Ｌ［Ａｄｒ．２０ｈ］
ポートＡの方向を設定します。
表 37．ポートＡ方向設定レジスタ
ビット

名称

７：０

PＡＤＩＲ［７：０］

機能ポートＡ［７：０］の入力／出力の方向を設定します。
１：入力
０：出力

リセット値

Ｒ Ｗ

１１１１１１１１

○ ○

リセット値

Ｒ Ｗ

１１１１１１１１○ ○８.２１. ポートＡ方向設定レジスタ＿Ｈ［Ａｄｒ．２１ｈ］
表 38．ポートＡ方向設定レジスタ
ビット

名称

７：０

PＡＤＩＲ［１５：８］

機能
ポートＡ［１５：８］の入力／出力の方向を設定します。
１：入力
０：出力

８.２２. ポートＡデータレジスタ＿Ｌ［Ａｄｒ．２２ｈ］
ポートＡの出力データを設定します。本レジスタをリードすることにより、端子の状態を読み出すことが出来ます。
表 39．ポートＡデータレジスタ
ビット

名称

７：０

PＡＤAT ［７：０］

機能ポートＡ［７：０］の出力データを設定します。

リセット値

Ｒ Ｗ

００００００００

○ ○

リセット値

Ｒ Ｗ

００００００００○ ○８.２３. ポートＡデータレジスタ＿Ｈ［Ａｄｒ．２３ｈ］
表 40．ポートＡデータレジスタ
ビット
７：０

名称
PＡＤAT［１５：８］

機能
ポートＡ［１５：８］の出力データを設定します。

37(MZ1751F09I)ZENIC INC.

ZEN1751F
８.２４. ポートＡ割り込みステータスレジスタ＿Ｌ［Ａｄｒ．２４ｈ］
ポートＡの割り込みのステータスを示します。ステータスは“１”にセットされているときに“１”を書くとクリアされます。
表 41．ポートＡ割り込みステータスレジスタ
ビット

名称

７：０

PＡＩＮTF［７：０］

機能ポートＡ［７：０］の割り込み要求の有無を示します。
１：割り込み要求あり
０：割り込み要求なし

リセット値

Ｒ Ｗ

００００００００

○ ○

リセット値

Ｒ Ｗ

００００００００

○ ○

リセット値

Ｒ Ｗ

００００００００

○ ○

リセット値

Ｒ Ｗ

００００００００○ ○８.２５. ポートＡ割り込みステータスレジスタ＿Ｈ［Ａｄｒ．２５ｈ］
表 42．ポートＡ割り込みステータスレジスタ
ビット
７：０

名称
PＡＩＮTF［１５：８］

機能
ポートＡ［１５：８］の割り込み要求の有無を示します。
１：割り込み要求あり
０：割り込み要求なし

８.２６. ポートＡ割り込みイネーブルレジスタ＿Ｌ［Ａｄｒ．２６ｈ］
ポートＡの割り込み要求を許可します。
表 43．ポートＡ割り込みイネーブルレジスタ
ビット
７：０

名称
PAＩＮＴEN［７：０］

機能ポートＡ［７：０］の割り込み要求を許可します。
１：割り込み要求許可
０：割り込み要求マスク

８.２７. ポートＡ割り込みイネーブルレジスタ＿Ｈ［Ａｄｒ．２７ｈ］
表 44．ポートＡ割り込みイネーブルレジスタ
ビット
７：０

名称
PAＩＮＴEN［１５：８］

機能
ポートＡ［１５：８］の割り込み要求を許可します。
１：割り込み要求許可
０：割り込み要求マスク

38(MZ1751F09I)ZENIC INC.

ZEN1751F
８.２８. ポートＡ割り込みエッジ選択レジスタ＿Ｌ［Ａｄｒ．２８ｈ］
ポートＡの割り込みエッジを選択します。
表 45．ポートＡ割り込みエッジ選択レジスタ
ビット
７：０

名称
PＡＩＮＴEG［７：０］

機能ポートＡ［７：０］の割り込みエッジを選択します。
１：立ち上がりエッジ
０：立ち下がりエッジ

リセット値

Ｒ Ｗ

００００００００

○ ○

リセット値

Ｒ Ｗ

００００００００

○ ○

リセット値

Ｒ Ｗ

１１１１１１１１○ ○８.２９. ポートＡ割り込みエッジ選択レジスタ＿Ｈ［Ａｄｒ．２９ｈ］
表 46．ポートＡ割り込みエッジ選択レジスタ
ビット

名称

７：０

PＡＩＮＴEG［１５：８］

機能
ポートＡ［１５：８］の割り込みエッジを選択します。
１：立ち上がりエッジ
０：立ち下がりエッジ

８.３０. ポートＢ方向設定レジスタ［Ａｄｒ．２Ａｈ］
ポートＢの方向を設定します。
表 47．ポートＢ方向設定レジスタ
ビット

名称

７：０

PＢＤＩＲ［７：０］機能
ポートＢ［７：０］の入力／出力の方向を設定します。
１：入力
０：出力

８.３１. ポートＢデータレジスタ［Ａｄｒ．２Ｂｈ］
ポートＢの出力データを設定します。本レジスタをリードすることにより、端子の状態を読み出すことが出来ます。
表 48．ポートＢデータレジスタ
ビット

名称

７：０

PＢＤＡＴ［７：０］機能
ポートＢ［７：０］の出力データを設定します。

39

リセット値

Ｒ Ｗ

ｘｘｘｘｘｘｘｘ○ ○(MZ1751F09I)ZENIC INC.

ZEN1751F
８.３２. ポートＣ方向設定レジスタ［Ａｄｒ．２Ｃｈ］
ポートＣの方向を設定します。
表 49．ポートＣ方向設定レジスタ
ビット

名称

７：０

ＰＣＤＩＲ［７：０］機能
ポートＣ［７：０］の入力／出力の方向を設定します。
１：入力
０：出力

リセット値

Ｒ Ｗ

１１１１１１１１○ ○８.３３. ポートＣデータレジスタ［Ａｄｒ．２Ｄｈ］
ポートＣの出力データを設定します。本レジスタをリードすることにより、端子の状態を読み出すことが出来ます。
表 50．ポートＣデータレジスタ
ビット

名称

７：０

ＰＣＤＡＴ［７：０］機能
ポートＣ［７：０］の出力データを設定します。

リセット値

Ｒ Ｗ

ｘｘｘｘｘｘｘｘ

○ ○

リセット値

Ｒ Ｗ

１１１１１１１１○ ○８.３４. ポートＤ方向設定レジスタ［Ａｄｒ．２Ｅｈ］
ポートＤの方向を設定します。
表 51．ポートＤ方向設定レジスタ
ビット

名称

７：０

ＰＤＤＩＲ［７：０］

機能ポートＤ［７：０］の入力／出力の方向を設定します。
１：入力
０：出力

８.３５. ポートＤデータレジスタ［Ａｄｒ．２Ｆｈ］
ポートＤの出力データを設定します。本レジスタをリードすることにより、端子の状態を読み出すことが出来ます。
表 52．ポートＤデータレジスタ
ビット

名称

７：０

ＰＤＤＡＴ［７：０］

機能ポートＤ［７：０］の出力データを設定します。

40

リセット値

Ｒ Ｗ

ｘｘｘｘｘｘｘｘ○ ○(MZ1751F09I)ZENIC INC.

ZEN1751F
８.３６. ポートＥ方向設定レジスタ［Ａｄｒ．３０ｈ］
ポートＥの方向を設定します。
表 53．ポートＥ方向設定レジスタ
ビット

名称

７：４

予約

３：０

ＰＥＤＩＲ［３：０］機能ポートＥ［３：０］の入力／出力の方向を設定します。
１：入力
０：出力

リセット値

Ｒ Ｗ

００００

○ ×

１１１１

○ ○

８.３７. ポートＥデータレジスタ［Ａｄｒ．３１ｈ］
ポートＥの出力データを設定します。本レジスタをリードすることにより、端子の状態を読み出すことが出来ます。
表 54．ポートＥデータレジスタ
ビット

名称

７：４

予約

３：０

ＰＥＤＡＴ［３：０］機能ポートＥ［３：０］の出力データを設定します。

リセット値

Ｒ Ｗ

００００

○ ×

ｘｘｘｘ

○ ○

８.３８. ポートＦデータレジスタ＿Ｌ［Ａｄｒ．３２ｈ］
本レジスタをリードすることにより、端子の状態を読み出すことが出来ます。
表 55．ポートＦデータレジスタ
ビット

名称

７：０

ＰＦＤＡＴ［７：０］機能
ポートＦ［７：０］の端子状態を読み出せます。

リセット値

Ｒ Ｗ

ｘｘｘｘｘｘｘｘ

○ ×

リセット値

Ｒ Ｗ

８.３９. ポートＦデータレジスタ＿Ｌ［Ａｄｒ．３３ｈ］
表 56．ポートＦデータレジスタ
ビット

名称

７：４

予約

３：０

ＰＦＤＡＴ［１１：８］

機能
ポートＦ［１１：８］の端子状態を読み出せます。

41

００００

○ ×

ｘｘｘｘ

○ ×

(MZ1751F09I)ZENIC INC.

ZEN1751F
８.４０. Ｉ２Ｃコントロールレジスタ［Ａｄｒ．４０ｈ］
このレジスタにより、Ｉ２Ｃバスにおける送受信を制御します。
表 57．Ｉ２Ｃコントロールレジスタ
ビット
７：５

名称

機能

リセット値

予約

４

ＳＴＡＲＴＢＹＴＥ

３

ＮＡＣＫ

２：１

ＴＲＡＮＳ

０

ＲＥＳＴＡＲＴ

スタートバイト送信の有効無効を設定します。有効の場合、
Ｉ２Ｃスレーブアドレス／モード設定レジスタにスタートバイト
パターン（０００００００１）を事前に設定しておく必要があります。
１：有効
０：無効
転送方向をリードからライトに変更（またはスレーブアドレスを変更）し、再スタートする時、最後のリードデータに対して、このビットを１に設定してください。これにより、最後のデータに対しては、アクノリッジが生成されず、スレーブデ
バイスに対して、データの終わりであることを通知することができます。
通信を開始します。
００：通信停止
０１：ＮＯＰ
１０：１バイトの通信または最終データの通信
１１：１バイト以上の通信
１バイトのデータ（スレーブアドレスは含みません）とアクノ
リッジを送受信後、ビット２はリセットされます。その際に割り込みが許可されていれば、割り込みを発生します。
ＴＲＡＮＳを１０に設定後、送受信が完了すると自動的にス
トップシーケンスを実行し、バスを開放します。
ＴＲＡＮＳを１１に設定後、送受信が完了すると、ＴＲＡＮＳに１１または１０が設定されるまで、ＳＣＬをＬｏｗにして動作を停止します。
通信を開始する前には、スレーブアドレスおよびデータをセット（または読み出し）してください。
通信中（ｂｉｔ２が１）にＴＲＡＮＳを変更しないでください。
再スタートシーケンス開始
連続したデータの送受信の途中に転送方向またはスレー
ブアドレスを変更する場合、このビットを１に設定します。

42

Ｒ Ｗ

０００

○ ×

０

○ ○

０

○ ○

００

○ ○

０

○ ○

(MZ1751F09I)ZENIC INC.

ZEN1751F
８.４１. Ｉ２Ｃスレーブアドレス／モード設定レジスタ［Ａｄｒ．４１ｈ］
このレジスタは、スレーブアドレスおよび送受信の方向を設定します。
表 58．Ｉ２Ｃスレーブアドレス／モード設定レジスタ
ビット
７：１

名称
ＳＡＤ

０

ＲＷ

機能
スレーブアドレスを設定します。
送受信を設定します。
１：受信モード
０：送信モード

リセット値
０００００００

Ｒ Ｗ
○ ○

０

○ ○

通信を開始する前に必ず本レジスタを設定してください。１０ｂｉｔアドレスおよびゼネラルコールアドレスに続く２バイト目のアドレ
スは、Ｉ２Ｃ送受信データレジスタにより送信します。

８.４２. Ｉ２Ｃバス転送速度設定レジスタ［Ａｄｒ．４２ｈ］
このレジスタは、Ｉ２Ｃバスの転送速度を設定します。
表 59．Ｉ２Ｃバス転送速度設定レジスタ
ビット
７：１
０

名称

機能

予約
ＭＤ

転送速度を設定します。
１：ＦＡＳＴ＿ＭＯＤＥ（４００ＫＨｚ）
０：ＳＴＡＮＤＡＲＤ＿ＭＯＤＥ（１００ＫＨｚ）

リセット値
０００００００

Ｒ Ｗ
○ ×

０

○ ○

本レジスタの設定はＩ２Ｃコントロールレジスタの設定前に行ってください。
ＳＣＬＫを１９．２ＭＨｚにした場合、ＭＤ＝“０”設定時に１００ＫＨｚでの転送になります。
ＳＣＬＫを１９．２ＭＨｚにした場合、ＭＤ＝“１”設定時に４００ＫＨｚでの転送になります。

43(MZ1751F09I)ZENIC INC.

ZEN1751F
８.４３. Ｉ２Ｃステータスレジスタ［Ａｄｒ．４３ｈ］
このレジスタは、Ｉ２Ｃバス上でのエラー発生の有無を示しています。
表 60．Ｉ２Ｃステータスレジスタ
ビット
７：２

名称

機能

予約

１

ＡＡＣＫ

０

ＤＡＣＫ

リセット値
００００００

スレーブアドレスの送信時にアクノリッジが受信されない場
合、このビットがセットされます。Ｉ２Ｃ割り込みステータスレジ ０
スタのＩＲがリセットされることにより、リセットされます。
データの送信時にアクノリッジが受信されない場合、このビットがセットされます。Ｉ２Ｃ割り込みステータスレジスタのＩ ０
Ｒがリセットされることにより、リセットされます。

Ｒ Ｗ
○ ×
○ ×

○ ×

８.４４. Ｉ２Ｃ割り込みステータスレジスタ［Ａｄｒ．４４ｈ］
このレジスタは、Ｉ２Ｃモジュールにおける割り込み要求の状態を示すレジスタです。
表 61．Ｉ２Ｃ割り込みステータスレジスタ
ビット
７：１
０

名称

機能

予約

リセット値
０００００００

送受信完了時に１にセットされます。１を書き込むことにより、このビットはリセットされます。
０
なお、ＡＡＣＫが１にセットされても直ちに割り込み要求は出力せずに、データの送受信の完了をするまで待ちます。

ＩＲ

Ｒ Ｗ
○ ×
○ ○

８.４５. Ｉ２Ｃ割り込みマスクレジスタ［Ａｄｒ．４５ｈ］
本レジスタは、Ｉ２Ｃモジュールにおける割り込み要求をマスクするためのレジスタです。
表 62．Ｉ２Ｃ割り込みステータスレジスタ
ビット
７：１

０

名称

機能

予約

ＭＥ

リセット値
０００００００

割り込み要因のマスクを行います。
０：データの送受信後に割り込みを要求
１：割り込みを要求しません。
１
ＩＲは、このビットの設定値に関係なく、データの送受信後、１にセットされます。

44

Ｒ Ｗ
○ ×

○ ○

(MZ1751F09I)ZENIC INC.

ZEN1751F
８.４６. Ｉ２Ｃ送受信データレジスタ［Ａｄｒ．４６ｈ］
本レジスタは、送信データを書き込んだり、受信したデータを読み出すために使用されます。
表 63．Ｉ２Ｃ送受信データレジスタ
ビット

７：０

名称

ＤＡＴ

機能
リセット値
送受信データです。Ｉ２Ｃコントロールレジスタを設定する前に、書き込みまたは読み出しを行ってください。なお、送信
００００００００
データを読み出すことはできません。
ビット７：Ｉ２ＣバスのＭＳＢ
ビット０：Ｉ２ＣバスのＬＳＢ

45

Ｒ Ｗ

○ ○

(MZ1751F09I)ZENIC INC.

ZEN1751F
８.４７. ＳＰＩコントロールレジスタ［Ａｄｒ．５０ｈ］
ＳＰＩブロックの動作を決定します。
表 64．ＳＰＩコントロールレジスタ
ビット
７：５

名称

機能

リセット値

予約

４

ＳＰＩＳＣＳＰＯＬ３ＳＰＩＡＳＣＳ

２

ＳＰＩＢＩＴＯＤＲ

１ＳＰＩＴＸＥＤＧＥ０ＳＰＩＲＸＥＤＧＥＳＰＩ＿ＳＣＳの論理を決定します。
１：正論理
０：負論理
※本ビットはライトオンリーです。設定値を読み出すことはできません。
ＳＰＩ＿ＳＣＳのアサート方法を決定します。
１：マニュアル０：オート
入力及び出力データのビットオーダーを決定します。
１：ＬＳＢファースト
０：ＭＳＢファースト
出力データの送信タイミングを決定します。
１：ＳＰＩ＿ＳＣＫの立ち下がり
０：ＳＰＩ＿ＳＣＫの立ち上がり
入力データの受信タイミングを決定します。
１：ＳＰＩ＿ＳＣＫの立ち上がり
０：ＳＰＩ＿ＳＣＫの立ち下がり

Ｒ Ｗ

０００

○ ×

０

× ○

０

○ ○

０

○ ○

０

○ ○

０

○ ○

８.４８. ＳＰＩ転送スタートレジスタ［Ａｄｒ．５１ｈ］
ＳＰＩ転送を開始します。転送中は“１”を保持し、転送が終了すると自動的に“０”に復帰します。なお、“０”を書いても転送途
中に強制的に転送を停止することはできません。
表 65．ＳＰＩ転送スタートレジスタ
ビット

名称

７：１

予約

０

ＳＰＩＧＯ

機能
ＳＰＩ転送を開始します。
１：転送開始（転送中）
０：アイドル

46

リセット値

Ｒ Ｗ

０００００００

○ ×

０

○ ○

(MZ1751F09I)ZENIC INC.

ZEN1751F
８.４９. ＳＰＩ転送ビット長レジスタ［Ａｄｒ．５２ｈ］
転送するデータのビット長を設定します。転送ビット長は設定した値そのものになります（たとえばビット長を１６にするには１０ｈを設定します）。ただし、００ｈに設定した場合のビット長は３２として取り扱われます。
表 66．ＳＰＩ転送ビット長レジスタ
ビット

名称

７：６

予約

５：０

ＳＰＩＬＥＮＧＴＨ

機能
転送するデータのビット長を設定します。

リセット値

Ｒ Ｗ

００

○ ×

００００００○ ○８.５０. ＳＰＩ割り込みステータスレジスタ［Ａｄｒ．５３ｈ］
転送終了割り込みのステータスを示します。ステータスは“１”にセットされているときに“１”を書くとクリアされます。
表 67．ＳＰＩ割り込みステータスレジスタ
ビット
７：１
０

名称

機能

予約
ＳＰＩＩＮＴＳＴ

転送終了割り込み要求の有無を示します。
１：割り込み要求あり
０：割り込み要求なし

リセット値

Ｒ Ｗ

０００００００

○ ×

０

○ ○

８.５１. ＳＰＩ割り込みイネーブルレジスタ［Ａｄｒ．５４ｈ］
ＳＰＩブロックの割り込み動作を設定します。
表 68．ＳＰＩ割り込みイネーブルレジスタ
ビット

名称

７：１

予約

０

ＳＰＩＩＮＴＥＮ

機能
転送終了割り込み要求を許可します。
１：割り込み要求許可
０：割り込み要求マスク

47

リセット値

Ｒ Ｗ

０００００００

○ ×

０

○ ○

(MZ1751F09I)ZENIC INC.

ZEN1751F
８.５２. ＳＰＩ出力データレジスタ０［Ａｄｒ．５５ｈ］
ＳＰＩポートから出力するデータのｂｉｔ［７：０］をセットします。
表 69．ＳＰＩ出力データレジスタ０
ビット
７：０

名称
ＳＰＩＤＴＯ０

機能

リセット値

Ｒ Ｗ

ＳＰＩポートから出力するデータのｂｉｔ［７：０］をセットします。

００００００００

○ ○

機能

リセット値

Ｒ Ｗ

ＳＰＩポートから出力するデータのｂｉｔ［１５：８］をセットします。

００００００００

○ ○

機能
リセット値
ＳＰＩポートから出力するデータのｂｉｔ［２３：１６］をセットしま
００００００００す。

Ｒ Ｗ

８.５３. ＳＰＩ出力データレジスタ１［Ａｄｒ．５６ｈ］
ＳＰＩポートから出力するデータのｂｉｔ［１５：８］をセットします。
表 70．ＳＰＩ出力データレジスタ１
ビット
７：０

名称
ＳＰＩＤＴＯ１

８.５４. ＳＰＩ出力データレジスタ２［Ａｄｒ．５７ｈ］
ＳＰＩポートから出力するデータのｂｉｔ［２３：１６］をセットします。
表 71．ＳＰＩ出力データレジスタ２
ビット
７：０

名称
ＳＰＩＤＴＯ２○ ○８.５５. ＳＰＩ出力データレジスタ３［Ａｄｒ．５８ｈ］
ＳＰＩポートから出力するデータのｂｉｔ［３１：２４］をセットします。
表 72．ＳＰＩ出力データレジスタ３
ビット
７：０

名称
ＳＰＩＤＴＯ３

機能
リセット値
ＳＰＩポートから出力するデータのｂｉｔ［３１：２４］をセットしま
００００００００
す。

48

Ｒ Ｗ
○ ○

(MZ1751F09I)ZENIC INC.

ZEN1751F
８.５６. ＳＰＩ入力データレジスタ０［Ａｄｒ．５９ｈ］
ＳＰＩポートから入力されたデータのｂｉｔ［７：０］を読み出します。
表 73．ＳＰＩ入力データレジスタ０
ビット
７：０

名称
ＳＰＩＤＴＩ０

機能
リセット値
ＳＰＩポートから入力されたデータのｂｉｔ［７：０］を読み出しま００００００００
す。

Ｒ Ｗ
○ ×

８.５７. ＳＰＩ入力データレジスタ１［Ａｄｒ．５Ａｈ］
ＳＰＩポートから入力されたデータのｂｉｔ［１５：８］を読み出します。
表 74．ＳＰＩ入力データレジスタ１
ビット
７：０

名称
ＳＰＩＤＴＩ１

機能
リセット値
ＳＰＩポートから入力されたデータのｂｉｔ［１５：８］を読み出しま００００００００
す。

Ｒ Ｗ
○ ×

８.５８. ＳＰＩ入力データレジスタ２［Ａｄｒ．５Ｂｈ］
ＳＰＩポートから入力されたデータのｂｉｔ［２３：１６］を読み出します。
表 75．ＳＰＩ入力データレジスタ２
ビット
７：０

名称
ＳＰＩＤＴＩ２

機能
リセット値
ＳＰＩポートから入力されたデータのｂｉｔ［２３：１６］を読み出し
００００００００
ます。

Ｒ Ｗ
○ ×

８.５９. ＳＰＩ入力データレジスタ３［Ａｄｒ．５Ｃｈ］
ＳＰＩポートから入力されたデータのｂｉｔ［３１：２４］を読み出します。
表 76．ＳＰＩ入力データレジスタ３
ビット
７：０

名称
ＳＰＩＤＴＩ３

機能
リセット値
ＳＰＩポートから入力されたデータのｂｉｔ［３１：２４］を読み出し
００００００００
ます。

49

Ｒ Ｗ
○ ×

(MZ1751F09I)ZENIC INC.

ZEN1751F
８.６０. ＳＰＩセレクト信号アサート制御レジスタ［Ａｄｒ．５Ｄｈ］
ＳＰＩポートのＳＰＩ＿ＳＣＳ信号をマニュアルコントロールに選択したときのＳＰＩ＿ＳＣＳ端子の状態を制御します。
表 77．ＳＰＩセレクト信号アサート制御レジスタ
ビット
７：１
０

名称

機能

予約
ＳＰＩＳＣＳＣＴＬ

リセット値
０００００００

マニュアルコントロール時のＳＰＩ＿ＳＣＳ端子の状態を制御します。
０
１：アサート
０：ディアサート

50

Ｒ Ｗ
○ ×
○ ○

(MZ1751F09I)ZENIC INC.

ZEN1751F
８.６１. ＵＡＲＴ設定レジスタ０（ＲＢＲ／ＴＨＲ／ＤＬＬ）［Ａｄｒ．６０ｈ、６８ｈ、７０ｈ、７８ｈ］
ＤＬＡＢ（ＵＡＲＴ設定レジスタ３（ＬＣＲ））およびアクセス種別（書き込みおよび読み出し）によって、対象となるレジスタが異なります。
ＲＢＲは、受信したデータを読み出すレジスタです。
ＴＨＲは、送信用のデータを格納するレジスタです。
ＤＬＬは、ボーレート・ジェネレータの分周値の下位８ビットを格納するレジスタです。
表 78．ＵＡＲＴ設定レジスタ０
ビット

名称

７：０

ＲＢＲ

７：０

ＴＨＲ

７：０

ＤＬＬ

機能
受信データを読み出します。

リセット値

Ｒ

Ｗ

００００００００○

×

００００００００×○

ボーレート・ジェネレータ用分周値の下位
０００００００１
８ビットを設定します。

○○

送信データを書き込みます。

備考
ＤＬＡＢ＝０
読み出し
ＤＬＡＢ＝０
書き込み
ＤＬＡＢ＝１

本モジュールには、１から（２１６－１）の範囲で分周可能な送受信共通のプログラマブル・ボーレート・ジェネレータを内蔵しています。ボーレート・ジェネレータの出力周波数は、ボーレートの１６倍です。したがって、分周値を求める式は以下のようになります。
（分周値） ＝ （本モジュールのクロック周波数） ÷ （ボーレート × １６）

51(MZ1751F09I)ZENIC INC.

ZEN1751F
８.６２. ＵＡＲＴ設定レジスタ１（ＩＥＲ／ＤＬＭ）［Ａｄｒ．６１ｈ、６９ｈ、７１ｈ、７９ｈ］
ＤＬＡＢ（ＵＡＲＴ設定レジスタ３（ＬＣＲ））によって、対象となるレジスタが異なります。
ＩＥＲは、割り込み要求を制御するためのレジスタです。
ＤＬＭは、ボーレート・ジェネレータの分周値の上位８ビットを格納するレジスタです。
表 79．ＵＡＲＴ設定レジスタ１
ビット
７：４

名称

機能

予約

３

ＥＤＳＳＩ（ＩＥＲ）

２

ＥＬＳＩ（ＩＥＲ）

１

ＥＴＢＥＩ（ＩＥＲ）

０

ＥＲＢＦＩ（ＩＥＲ）

７：０

ＤＬＭ

モデム・ステータス割り込み要求を許可します。
１：モデム・ステータス割り込み要求許可
０：モデム・ステータス割り込み要求マスク
レシーバ・ライン・ステータス割り込み要求を許可します。
１：レシーバ・ライン・ステータス割り込み
要求許可
０：レシーバ・ライン・ステータス割り込みう
要求マスク
ＴＨＲＥ割り込み要求を許可します。
１：ＴＨＲＥ割り込み要求許可
０：ＴＨＲＥ割り込み要求マスク
レシーブ・データ・レディ割り込み要求を許可します。
１：レシーブ・データ・レディ割り込み要求
許可
０：レシーブ・データ・レディ割り込みマスク
ボーレート・ジェネレータ用分周値の上位８ビットを設定します。

52

リセット値
００００

Ｒ
○

Ｗ
×

０

○

○

０

○

○

備考

ＤＬＡＢ＝０
０

○

○

０

○

○

００００００００○○

ＤＬＡＢ＝１(MZ1751F09I)ZENIC INC.

ZEN1751F
８.６３. ＵＡＲＴ設定レジスタ２（ＩＩＲ／ＦＣＲ）［Ａｄｒ．６２ｈ、６Ａｈ、７２ｈ、７Ａｈ］
アクセス種別（書き込みおよび読み出し）によって、対象となるレジスタが異なります。
ＩＩＲは、本モジュールで発生している割り込み要求を識別するためのレジスタです。
ＦＣＲは、ＦＩＦＯを制御するためのレジスタです。
表 80．ＵＡＲＴ設定レジスタ２（その１）
ビット
７：６
５：４
３：１

０

名称
ＦＩＦＯ’ｓ ｅｎａｂｌｅ（ＩＩＲ）
予約（ＩＩＲ）
Ｉｎｔｅｒｒｕｐｔ ＩＤ
（ＩＩＲ）

機能
リセット値
ＦＣＲのＦＩＦＯ ｅｎａｂｌｅが１にセットされた場
００
合、２ビットとも１にセットされます。
００
表 83を参照願います。
０００Ｉｎｔｅｒｒｕｐｔ ｐｅｎｄｉｎｇ（ＩＩＲ）

処理待ちになっている割り込み要求の有無を示します。
１
１：処理待ちの割り込み要求なし。
０：処理待ちの割り込み要求あり。

Ｒ

Ｗ

○

×

○

×

○

×

○

×

×

○

備考

読み出し

受信用ＦＩＦＯ割り込みのトリガーレベルを設定します。設定値とトリガーレベルの対応を表 81に示します。

７：６

５：４
３

２

ＲＣＶＲ ｔｒｉｇｇｅｒ（ＦＣＲ）

表 81．設定値とトリガーレベル
トリガーレベルビット
７
６ （バイト）
０
０ ０１
０
１ ０４
１
０ ０８
１
１ １４

予約（ＦＣＲ）

００

００
ＴｘＲＤＹおよびＲｘＲＤＹを出力していない
ＤＭＡ Ｍｏｄｅ Ｓｅｌｅｃｔ０
ため、本ビットは意味を持ちません。
（ＦＣＲ）
０固定として使用してください。
送信用ＦＩＦＯをクリアします。
１：送信用ＦＩＦＯをクリア
ＸＭＩＴ ＦＩＦＯ Ｒｅｓｅｔ
０：ＮＯＰ
０
（ＦＣＲ）
送信用ＦＩＦＯのクリア後、このビットは自動的にクリアされます。

53

書き込み
×

○

×

○

×

○

(MZ1751F09I)ZENIC INC.

ZEN1751F
表 82．ＵＡＲＴ設定レジスタ２（その２）
ビット

１

０

名称

機能
リセット値
受信用ＦＩＦＯをクリアします。
１：受信用ＦＩＦＯをクリア
ＲＣＶＲ ＦＩＦＯ Ｒｅｓｅｔ
０：ＮＯＰ
０
（ＦＣＲ）
受信用ＦＩＦＯのクリア後、このビットは自動的にクリアされます。
ＦＩＦＯの許可ビットです。
１：ＦＩＦＯ許可
０：ＦＩＦＯを使用しない（１６４５０モード）
このビットが変化するとＦＩＦＯの中のデー
ＦＩＦＯ ｅｎａｂｌｅ
０（ＦＣＲ）
タは自動的にクリアされます。
また、ＦＣＲの他のビットをセットするには、このビットがセットされている必要がありま
す。

Ｒ

Ｗ

×

○

備考

書き込み
×

○

表 83．Ｉｎｔｅｒｒｕｐｔ ＩＤ一覧表
Ｉｎｔｅｒｒｕｐｔ
ｐｅｎｄｉｎｇ

Ｉｎｔｅｒｒｕｐｔ ＩＤ
ビット
３
０

ビット
２
０

ビット
１
０

０

１

１

０

１

１

１

０

０

ビット０

優先
順位

１

－

０

１

０

０

２

２

０

０

１

０

３

０

０

０

０

４

要因

リセット方法

割り込みが発生していません。
オーバーラン エラー、パリティ エラー、フレーミ
ング エラーまたはブレーク割り込みを検出した
ことを示しています。
１６４５０モードでデータを受信、またはＦＩＦＯ
モードでトリガレベルに到達したことを示しています。
受信用ＦＩＦＯに少なくとも１個のキャラクタが存在する状態において、４キャラクタ期間の間に受信用ＦＩＦＯに対するキャラクタの出し入れがないことを検出したことを示しています。
ＴＨＲにキャラクタが存在しないことを示しています。

－
ＬＳＲを読み出します。
ＲＢＲを読み出します。
ＲＢＲを読み出します。

割り込みＩＤが本要因を示している際にＩＩＲを読み出します。またはＴＨＲにキャラクタを
書き込みます。
ＭＳＲにおいて以下のいずれかのイベントが発 ＭＳＲを読み出しま生したことを示しています。
す。
・ＤＣＴＳがセットされた。
・ＤＤＳＲがセットされた。

54(MZ1751F09I)ZENIC INC.

ZEN1751F
８.６４. ＵＡＲＴ設定レジスタ３（ＬＣＲ）［Ａｄｒ．６３ｈ、６Ｂｈ、７３ｈ、７Ｂｈ］
ＬＣＲは、送受信のデータフォーマットおよびＤＬＡＢを設定するためのレジスタです。
表 84．ＵＡＲＴ設定レジスタ３
ビット

名称

７

ＤＬＡＢ

６

Ｓｅｔ Ｂｒｅａｋ５

Ｓｔｉｃｋ Ｐａｒｉｔｙ

４

ＥＰＳ

３

ＰＥＮ

２

ＳＴＢ

１：０

ＷＬＳ

機能
ボーレートジェネレータの分周設定用レジスタ（ＤＬＬ、ＤＬ
Ｍ）に対するアクセスを制御するためのビットです。
１：ＤＬＬおよびＤＬＭにアクセスすることができます。
０：ＲＢＲ、ＴＨＲおよびＩＥＲにアクセスすることができます。
ブレーク条件を発生します。
１：ＵＲＴ＿ＴＸ端子を”０”にします。
０：通常通信モード通信を行う際のパリティビットを固定値にします。ＰＥＮが１にセットされている場合に本機能が有効になります。
１：奇数パリティの場合１固定に、偶数パリティの場合０固定になります。
０：パリティを固定にしません。
パリティの種類を設定します。ＰＥＮが１にセットされている場
合に本機能が有効になります。
１：奇数パリティ（キャラクタとパリティビットを合わせたデータ
中の１の数が奇数）の生成およびチェックを行います。
０：偶数パリティ（キャラクタとパリティビットを合わせたデータ
中の１の数が偶数）の生成およびチェックを行います。
キャラクタの送受信の際にパリティの生成およびチェックを行うことを指定します。
１：パリティビットの生成およびチェックを行います。
０：パリティビットの生成およびチェックを行いません。
送信時におけるストップビットの長さを設定します。
１：キャラクタ長が５ビットの場合は１．５ビット長、それ以外の場合は２ビット長になります。
０：１ビット長受信時は、この設定値にかかわらずチェックするストップビッ
トは１ビット長です。
送受信時のキャラクタ長（１キャラクタあたりのビット数）を設定します。
００：５ビット
０１：６ビット
１０：７ビット
１１：８ビット

55

リセット値

Ｒ

Ｗ

０

○

○

０

○

○

０

○

○

０

○

○

０

○

○

０

○

○

００

○

○

(MZ1751F09I)ZENIC INC.

ZEN1751F
８.６５. ＵＡＲＴ設定レジスタ４（ＭＣＲ）［Ａｄｒ．６４ｈ、６Ｃｈ、７４ｈ、７Ｃｈ］
該当するポートにおいてＵＡＲＴのフロー制御信号が選択されている場合、ＭＣＲは、フロー制御用の出力端子の状態に反映されます。また、出力信号を入力信号にループバックさせることにより、ＵＡＲＴの診断を行えます。
表 85．ＵＡＲＴ設定レジスタ４
ビット
７：５

名称

機能

予約

４

ＬＯＯＰ

３：２

予約

１

ＲＴＳ

０

ＤＴＲ

リセット値
０００

このビットを１にセットすることにより、診断用のローカルルー
プバックモードになります。
ローカルループバックモード時には、以下のように内部接続されます。
・ＵＲＴ＿ＴＸ出力がＵＲＴ＿ＲＸの入力となります。
０
・ＵＲＴ＿ＤＴＲ出力がＵＲＴ＿ＤＳＲの入力となります。
・ＵＲＴ＿ＲＴＳ出力がＵＲＴ＿ＣＴＳの入力となります。
なお、ZEN1751F のＵＲＴ＿ＴＸ、ＵＲＴ＿ＤＴＲおよびＵＲＴ＿ＲＴＳ端子は、Ｈｉｇｈとなります。
０
本ビットの値は反転されてＦＬＷ＿ＲＴＳ端子に出力されま０す。
本ビットの値は反転されてＦＬＷ＿ＤＴＲ端子に出力されま
０
す。

56

Ｒ
○

Ｗ
×

○

○

○

○

○

○

○

○

(MZ1751F09I)ZENIC INC.

ZEN1751F
８.６６. ＵＡＲＴ設定レジスタ５（ＬＳＲ）［Ａｄｒ．６５ｈ、６Ｄｈ、７５ｈ、７Ｄｈ］
ＬＳＲは、データ転送状況を知るためのレジスタです。
本レジスタを構成する各ビットは全て正論理であり、クリアによって“０”となりセットによって“１”となります。
表 86．ＵＡＲＴ設定レジスタ 5（その１）
ビット

名称

７

Ｅｒｒｏｒ ｉｎ ＲＣＶＲ
ＦＩＦＯ

６

ＴＥＭＴ

５

ＴＨＲＥ

４

ＢＩ

機能
１６４５０モードでは常に０です。
ＦＩＦＯモードでは、受信用ＦＩＦＯ中に、フレーミングエ
ラー、パリティエラーまたはブレーク検出を伴って受信されたキャラクタが１個以上存在する場合にセットされ、本レジ
スタの読み出しによってクリアされます。
送信部にキャラクタが存在しない（送信中のものも含む）ことを示します。
１６４５０モードでは、ＴＨＲとＴＳＲの両方が空になったときにセットされ、ＴＨＲまたはＴＳＲのどちらかにキャラクタが書き込まれたときにクリアされます。
ＦＩＦＯモードでは、送信用ＦＩＦＯとＴＳＲの両方が空になったときにセットされ、送信用ＦＩＦＯまたはＴＳＲのどちらかにキャラクタが書き込まれたときにクリアされます。
１６４５０モードでは、ＴＨＲからＴＳＲへキャラクタが転送されたときにセットされ、ＴＨＲに新しいキャラクタが書き込まれたときにクリアされます。
ＦＩＦＯモードでは、送信用ＦＩＦＯが空になったときセットされ、送信用ＦＩＦＯにキャラクタが書き込まれたときにクリアされます。
ＩＥＲレジスタのＥＴＢＥＩをセットしている場合、本ビットがセッ
トされると、割り込みを発生します。
ブレークを検出したことを示します。ＦＩＦＯモードで、ブレークを検出すると、全ビット０のキャラクタ１個を受信用ＦＩＦＯに転送します。
１６４５０モードでは、ブレーク検出時にセットされます。
ＦＩＦＯモードでは、ブレーク検出により受信用ＦＩＦＯへ転送されたキャラクタが、受信用ＦＩＦＯの先頭に現れたときにセットされます。
両モードともＬＳＲを読み出したときにクリアされます。

57

リセット値

Ｒ Ｗ

０

○ ×

１

○ ×

１

○ ×

０

○ ×

(MZ1751F09I)ZENIC INC.

ZEN1751F
表 87．ＵＡＲＴ設定レジスタ 5（その２）
ビット

名称

３

ＦＥ

２

ＰＥ

１

ＯＥ

０

ＤＲ

機能
受信したキャラクタのストップビットの値が不正であったことを示します。
１６４５０モードでは、不正なストップビットと共に受信されたキャラクタをＲＢＲに転送したときにセットされます。
ＦＩＦＯモードでは、受信時にストップビットエラーが検出されたキャラクタが受信用ＦＩＦＯの先頭に現れたときセットされます。
両モードともＬＳＲを読み出したときにクリアされます。
受信時にストップビットの値が不正であった場合、エラーの原因を「次のスタートビットのため」と推定し、エラーからの回復動作を行います。すなわち、このスタートビットを再度
サンプリングしてデータの受信を行います。
受信したキャラクタのパリティビットの値が不正であったことを示します。
１６４５０モードでは、不正なパリティビットと共に受信されたキャラクタがＲＢＲに転送されたときにセットされます。
ＦＩＦＯモードでは、受信時にパリティエラーが検出されたキャラクタが受信用ＦＩＦＯの先頭に現れたときにセットされます。
両モードともＬＳＲを読み出したときにクリアされます。
受信したキャラクタの読み出しが間に合わなかったために、１個以上のキャラクタが失われたことを示します。
１６４５０モードでは、ＲＢＲが空ではないためにキャラクタの受信を完了してもＲＢＲへ転送ができなかったときにセットされます。
ＦＩＦＯモードでは、受信用ＦＩＦＯに空きがないために受信したキャラクタを受信用ＦＩＦＯへ転送できなかったときにセットされます。
両モードともＬＳＲを読み出したときにクリアされます。
ＲＢＲまたはＦＩＦＯに受信済みキャラクタが存在することを示します。
ＲＳＲから、ＲＢＲまたは受信用ＦＩＦＯにキャラクタが転送されたときにセットされ、ＲＢＲまたは受信用ＦＩＦＯのキャラク
タが全て読み出され、空になったときにクリアされます。

58

リセット値

Ｒ Ｗ

０

○ ×

０

○ ×

０

○ ×

０

○ ×

(MZ1751F09I)ZENIC INC.

ZEN1751F
８.６７. ＵＡＲＴ設定レジスタ６（ＭＳＲ）［Ａｄｒ．６６ｈ、６Ｅｈ、７６ｈ、７Ｅｈ］
ＭＳＲは、フロー制御用のモジュール入力端子の値や、その変化の有無を知るためのレジスタです。
表 88．ＵＡＲＴ設定レジスタ６
ビット
７：６

名称

機能

予約

５

ＤＳＲ

４

ＣＴＳ

３：２

予約

１

ＤＤＳＲ

０

ＤＣＴＳ

リセット値
００

ＭＣＲレジスタのＬＯＯＰビットが０のときは、ＦＬＷ＿ＤＳＲ端子の値を反転した値が読み出されます。ＬＯＯＰビットが１ｘのときは、ＭＣＲレジスタのＦＬＷ＿ＤＴＲビットに設定した値が読み出されます。
ＭＣＲレジスタのＬＯＯＰビットが０のときは、ＦＬＷ＿ＣＴＳ端子の値を反転した値が読み出されます。ＬＯＯＰビットが１ｘのときは、ＭＣＲレジスタのＦＬＷ＿ＲＴＳビットに設定した値が読み出されます。
００
ＦＬＷ＿ＤＳＲ端子の変化の有無を示します。本ビットは、本レジスタが読み出されたときにクリアされます。
０：最後に本レジスタが読み出されて以降、ＦＬＷ＿ＤＳＲ
０
端子の値に変化がなかったことを示します。
１：最後に本レジスタが読み出されて以降、ＦＬＷ＿ＤＳＲ
端子の値に変化があったことを示します。
ＦＬＷ＿ＣＴＳ端子の変化の有無を示します。本ビットは、本レジスタが読み出されたときにクリアされます。
０：最後に本レジスタが読み出されて以降、ＦＬＷ＿ＣＴＳ
０
端子の値に変化がなかったことを示します。
１：最後に本レジスタが読み出されて以降、ＦＬＷ＿ＣＴＳ
端子の値に変化があったことを示します。

Ｒ Ｗ
○ ×
○ ×

○ ×
○ ×

○ ×

○ ×

８.６８. ＵＡＲＴ設定レジスタ７（ＳＣＲ）［Ａｄｒ．６７ｈ、６Ｆｈ、７７ｈ、７Ｆｈ］
ＳＣＲは、データの一時的な保管場所として設けられたレジスタです（ＵＡＲＴの制御には無関係です）。
表 89．ＵＡＲＴ設定レジスタ７
ビット
７：０

名称
ＳＣＲ

機能
データの保管場所。用途は任意。

59

リセット値

Ｒ Ｗ

００００００００○ ○(MZ1751F09I)ZENIC INC.

ZEN1751F
８.６９. ＰＷＭコントロールレジスタ［Ａｄｒ．８０ｈ］
ＰＷＭブロックの動作を設定します。
表 90．ＰＷＭコントロールレジスタ
ビット

名称

７

予約

６

ＰＷＭＰＯＬ２

５ＰＷＭＰＯＬ１

４ＰＷＭＰＯＬ０３

予約

２

ＰＷＭＴＸＥＮ２

１

ＰＷＭＴＸＥＮ１０

ＰＷＭＴＸＥＮ０

機能
ＰＷＭモジュール２の出力論理を決定します。
１：Ｌow パルス（アイドル時＝“H”）
０：Ｈigh パルス（アイドル時＝“L”）
ＰＷＭモジュール１の出力論理を決定します。
１：Ｌow パルス（アイドル時＝“H”）
０：Ｈigh パルス（アイドル時＝“L”）
ＰＷＭモジュール０の出力論理を決定します。
１：Ｌow パルス（アイドル時＝“H”）
０：Ｈigh パルス（アイドル時＝“L”）
ＰＷＭモジュール２の動作を起動／停止します。
１：起動
０：停止（出力完了後、停止します）
ＰＷＭモジュール１の動作を起動／停止します。
１：起動
０：停止（出力完了後、停止します）
ＰＷＭモジュール０の動作を起動／停止します。
１：起動
０：停止（出力完了後、停止します）

60

リセット値

Ｒ Ｗ

０

○ ×

０

○ ○

０

○ ○

０

○ ○

０

○ ×

０

○ ○

０

○ ○

０

○ ○

(MZ1751F09I)ZENIC INC.

ZEN1751F
８.７０. ＰＷＭ割り込みステータスレジスタ［Ａｄｒ．８１ｈ］
ＰＷＭブロックの各種ステータスを示します。各ステータスは“１”にセットされているときに“１”を書くとクリアされます。
表 91．PWM 割り込みステータスレジスタ
ビット
７：３

名称

機能

予約

リセット値
０００００

２

ＰＷＭＩＮＴＳＴ２１ＰＷＭＩＮＴＳＴ１０

ＰＷＭＩＮＴＳＴ０

ＰＷＭモジュール２のデータ送出が設定回数に達した際の割り込み要求の有無を示します。
０
１：割り込み要求あり
０：割り込み要求なし
ＰＷＭモジュール１のデータ送出が設定回数に達した際の割り込み要求の有無を示します。
０
１：割り込み要求あり
０：割り込み要求なし
ＰＷＭモジュール０のデータ送出が設定回数に達した際の割り込み要求の有無を示します。
０
１：割り込み要求あり
０：割り込み要求なし

Ｒ Ｗ
○ ×
○ ○

○ ○

○ ○

８.７１. ＰＷＭ割り込みイネーブルレジスタ［Ａｄｒ．８２ｈ］
ＰＷＭブロックの割り込み動作を設定します。
表 92．PWM 割り込みイネーブル設定レジスタ
ビット
７：３

名称

機能

予約

２

ＰＷＭＩＮＴＥＮ２１ＰＷＭＩＮＴＥＮ１０ＰＷＭＩＮＴＥＮ０

リセット値
０００００

ＰＷＭモジュール２のデータ送出が設定回数に達した際の割り込み要求を許可します。
０
１：割り込み要求許可
０：割り込み要求マスク
ＰＷＭモジュール１のデータ送出が設定回数に達した際の割り込み要求を許可します。
０
１：割り込み要求許可
０：割り込み要求マスク
ＰＷＭモジュール０のデータ送出が設定回数に達した際の割り込み要求を許可します。
０
１：割り込み要求許可
０：割り込み要求マスク

61

Ｒ Ｗ
○ ×
○ ○

○ ○

○ ○

(MZ1751F09I)ZENIC INC.

ZEN1751F
８.７２. ＰＷＭ出力デューティ設定レジスタ０［Ａｄｒ．８４ｈ］
ＰＷＭ出力モジュール０用の出力データレジスタです。ＰＷＭモジュール０から出力されるＰＷＭ信号のデューティを設定します。
表 93．ＰＷＭ出力デューティ設定レジスタ０
ビット

名称

７：０

ＰＷＭＤＴＯ０

機能
リセット値
ＰＷＭモジュール０から出力されるＰＷＭ信号（ＰＷＭ０）の００００００００
デューティを設定します。

Ｒ Ｗ
○ ○

８.７３. ＰＷＭ出力デューティ設定レジスタ１［Ａｄｒ．８５ｈ］
ＰＷＭ出力モジュール１用の出力データレジスタです。ＰＷＭモジュール１から出力されるＰＷＭ信号のデューティを設定します。
表 94．ＰＷＭ出力デューティ設定レジスタ１
ビット

名称

７：０

ＰＷＭＤＴＯ１

機能
リセット値
ＰＷＭモジュール１から出力されるＰＷＭ信号（ＰＷＭ１）の００００００００
デューティを設定します。

Ｒ Ｗ
○ ○

８.７４. ＰＷＭ出力デューティ設定レジスタ２［Ａｄｒ．８６ｈ］
ＰＷＭ出力モジュール２用の出力データレジスタです。ＰＷＭモジュール２から出力されるＰＷＭ信号のデューティを設定します。
表 95．ＰＷＭ出力デューティ設定レジスタ２
ビット

名称

７：０

ＰＷＭＤＴＯ２

機能
リセット値
ＰＷＭモジュール２から出力されるＰＷＭ信号（ＰＷＭ２）の００００００００
デューティを設定します。

Ｒ Ｗ
○ ○

出力中（ＰＷＭ出力回数設定が１以外の場合）にＰＷＭ出力デューティ設定レジスタを書き換えると、１ＰＷＭサイクル（２５６クロック）単位のタイミングで、レジスタ値がモジュールに取り込まれ、新しいデューティでＰＷＭが出力されます。
ただし、原振がＳＣＬＫで分周なし設定（アドレス０４ｈ（または０５ｈ、０６ｈ）に００ｈ）以外の場合、設定変更後最初の１サイクルは、
ＰＷＭ信号が乱れることがあります。

62(MZ1751F09I)ZENIC INC.

ZEN1751F
８.７５. ＰＷＭ出力回数設定レジスタ０［Ａｄｒ．８８ｈ］
ＰＷＭ出力モジュール０からパルスデータを送出する回数を設定します。００ｈに設定した場合は自動的に止まることなく、連続で転送を繰り返します。
表 96．PWM 出力回数設定レジスタ０
ビット

名称

７：０

ＰＷＭＮＵＭ０

機能
リセット値
ＰＷＭ出力モジュール０からパルスデータを送出する回数
００００００００を設定します。

Ｒ Ｗ○ ○８.７６. ＰＷＭ出力回数設定レジスタ１［Ａｄｒ．８９ｈ］
ＰＷＭ出力モジュール１からパルスデータを送出する回数を設定します。００ｈに設定した場合は自動的に止まることなく、連続で転送を繰り返します。
表 97．PWM 出力回数設定レジスタ１
ビット

名称

７：０

ＰＷＭＮＵＭ１

機能
リセット値
ＰＷＭ出力モジュール１からパルスデータを送出する回数
００００００００を設定します。

Ｒ Ｗ○ ○８.７７. ＰＷＭ出力回数設定レジスタ２［Ａｄｒ．８Ａｈ］
ＰＷＭ出力モジュール２からパルスデータを送出する回数を設定します。００ｈに設定した場合は自動的に止まることなく、連続で転送を繰り返します。
表 98．PWM 出力回数設定レジスタ２
ビット

名称

７：０

ＰＷＭＮＵＭ２

機能
リセット値
ＰＷＭ出力モジュール２からパルスデータを送出する回数
００００００００を設定します。

63

Ｒ Ｗ
○ ○

(MZ1751F09I)ZENIC INC.

ZEN1751F
８.７８. 赤外線リモコンコントロールレジスタ［Ａｄｒ．９０ｈ］
赤外線リモコンブロックの動作を決定します。
表 99．赤外線リモコンコントロールレジスタ
ビット

名称

７：６

予約

５

ＩＲＨＷＣＮＴＥＮ

４ＩＲＬＷＣＮＴＥＮ

３：０

予約

機能
Ｈワイズカウンタの動作を決定します。
１：起動
０：停止
Ｌワイズカウンタの動作を決定します。
１：起動
０：停止

リセット値

Ｒ Ｗ

００

○ ×

０

○ ○

０

○ ○

００００

○ ×

８.７９. 赤外線リモコンノイズフィルタレジスタ［Ａｄｒ．９１ｈ］
赤外線リモコン信号（ＩＲＲＣ）のノイズフィルタを設定します。本設定値以下のクロック幅のパルスは無視されます（Ｈ／Ｌとも“０”設定の場合はフィルタは無効です）。
表 100．赤外線リモコンノイズフィルタレジスタ
ビット

名称

７：６

予約

５：４

ＩＲＨＮＦ

３：２

予約

１：０

ＩＲＬＮＦ

機能
本設定値以下のＨigh パルスを無視します。
本設定値以下のＬow パルスを無視します。

64

リセット値

Ｒ Ｗ

００

○ ×

００

○ ○

００

○ ×

００

○ ○

(MZ1751F09I)ZENIC INC.

ZEN1751F
８.８０. 赤外線リモコン割り込みステータスレジスタ［Ａｄｒ．９２ｈ］
赤外線リモコンブロックの各種ステータスを示します。各ステータスは“１”にセットされているときに“１”を書くとクリアされます。
表 101．赤外線リモコン割り込みステータスレジスタ
ビット
７：４

名称

機能

リセット値

予約

３

ＩＲＨＯＦＩＮＴST２

ＩＲＬＯＦＩＮＴST

１

ＩＲＲＳＩＮＴＳＴ０

ＩＲＦＬＩＮＴＳＴ

Ｈワイズカウンタのオーバーフロー割り込み要求の有無を示します。
１：割り込み要求あり
０：割り込み要求なし
Ｌワイズカウンタのオーバーフロー割り込み要求の有無を示します。
１：割り込み要求あり
０：割り込み要求なし
ＩＲシリアル入力（ＩＲＲＣ）の立ち上がりエッジ割り込み要求の有無を示します。
１：割り込み要求あり
０：割り込み要求なし
ＩＲシリアル入力（ＩＲＲＣ）の立ち下がりエッジ割り込み要求の有無を示します。
１：割り込み要求あり
０：割り込み要求なし

65

Ｒ Ｗ

００００

○ ×

０

○ ○

０

○ ○

０

○ ○

０

○ ○

(MZ1751F09I)ZENIC INC.

ZEN1751F
８.８１. 赤外線リモコン割り込みイネーブルレジスタ［Ａｄｒ．９３ｈ］
赤外線リモコンブロックの割り込み動作を設定します。
表 102．赤外線リモコン割り込みイネーブルレジスタ
ビット
７：４

名称

機能

リセット値

予約

３

ＩＲＨＯＦＩＮＴＥＮ

２

ＩＲＬＯＦＩＮＴＥＮ

１ＩＲＲＳＩＮＴＥＮ

０

ＩＲＦＬＩＮＴＥＮ

Ｈワイズカウンタのオーバーフロー割り込み要求を許可します。
１：割り込み要求許可
０：割り込み要求マスク
Ｌワイズカウンタのオーバーフロー割り込み要求を許可します。
１：割り込み要求許可
０：割り込み要求マスク
赤外線リモコン入力（ＩＲＲＣ）の立ち上がりエッジ割り込み要求を許可します。
１：割り込み要求許可
０：割り込み要求マスク
赤外線リモコン入力（ＩＲＲＣ）の立ち下がりエッジ割り込み要求を許可します。
１：割り込み要求許可
０：割り込み要求マスク

Ｒ Ｗ

００００

○ ×

０

○ ○

０

○ ○

０

○ ○

０

○ ○

H ワイズ（L ワイズ）オーバーフロー割り込みにより、H ワイズ（L ワイズ）カウンタが停止することはありません。したがって、入力が変化しない場合は割り込みを無効にするまで、一定時間毎に割り込み要求が発生します。

66(MZ1751F09I)ZENIC INC.

ZEN1751F
８.８２. 赤外線リモコンＨワイズカウンタ＿Ｌ［Ａｄｒ．９４ｈ］
赤外線リモコン信号（ＩＲＲＣ）のＨigh パルス幅のカウンタ値（下位バイト）です。
表 103．赤外線リモコンＨワイズカウンタ
ビット

名称

７：０

ＩＲＨＷＣＮＴＬ

機能
リセット値
赤外線リモコン信号（ＩＲＲＣ）のＨigh パルス幅のカウンタ値
００００００００（下位バイト）です。

Ｒ Ｗ
○ ×

８.８３. 赤外線リモコンＨワイズカウンタ＿Ｈ［Ａｄｒ．９５ｈ］
赤外線リモコン信号（ＩＲＲＣ）のＨigh パルス幅のカウンタ値（上位バイト）です。
表 104．赤外線リモコンＨワイズカウンタ
ビット

名称

７：０

ＩＲＨＷＣＮＴＨ

機能
リセット値
赤外線リモコン信号（ＩＲＲＣ）のＨigh パルス幅のカウンタ値
００００００００（上位バイト）です。

Ｒ Ｗ
○ ×

８.８４. 赤外線リモコンＬワイズカウンタ＿Ｌ［Ａｄｒ．９６ｈ］
赤外線リモコン信号（ＩＲＲＣ）のＬow パルス幅のカウンタ値（下位バイト）です。
表 105．赤外線リモコンＬワイズカウンタ
ビット

名称

７：０

ＩＲＬＷＣＮＴＬ

機能
リセット値
赤外線リモコン信号（ＩＲＲＣ）のＬow パルス幅のカウンタ値
００００００００（下位バイト）です。

Ｒ Ｗ
○ ×

８.８５. 赤外線リモコンＬワイズカウンタ＿Ｈ［Ａｄｒ．９７ｈ］
赤外線リモコン信号（ＩＲＲＣ）のＬow パルス幅のカウンタ値（上位バイト）です。
表 106．赤外線リモコンＬワイズカウンタ
ビット

名称

７：０

ＩＲＬＷＣＮＴＨ

機能
リセット値
赤外線リモコン信号（ＩＲＲＣ）のＬow パルス幅のカウンタ値
００００００００（上位バイト）です。

67

Ｒ Ｗ
○ ×

(MZ1751F09I)ZENIC INC.

ZEN1751F
８.８６. カウンタモードレジスタ［Ａｄｒ．Ａ０ｈ］
各カウンタモジュールのカウンタモードを決定します。本レジスタを変更する際は対象カウンタモジュールのカウンタイネー
ブルレジスタでカウント動作を停止してから行ってください。
表 107．カウンタモードレジスタ
ビット

名称

７：６

ＣＮＴＭＯＤＥ３

５：４

ＣＮＴＭＯＤＥ２

３：２

ＣＮＴＭＯＤＥ１

１：０

ＣＮＴＭＯＤＥ０

機能
カウンタモジュール３のカウンタモードを決定します。
１１：単相カウンタモード（アップパルス動作）
１０：２相カウンタモード（アップダウンパルス動作）
０１：２相カウンタモード（ＡＢ相パルス１逓倍動作）
００：２相カウンタモード（ＡＢ相パルス４逓倍動作）
カウンタモジュール２のカウンタモードを決定します。
１１：単相カウンタモード（アップパルス動作）
１０：２相カウンタモード（アップダウンパルス動作）
０１：２相カウンタモード（ＡＢ相パルス１逓倍動作）
００：２相カウンタモード（ＡＢ相パルス４逓倍動作）
カウンタモジュール１のカウンタモードを決定します。
１１：単相カウンタモード（アップパルス動作）
１０：２相カウンタモード（アップダウンパルス動作）
０１：２相カウンタモード（ＡＢ相パルス１逓倍動作）
００：２相カウンタモード（ＡＢ相パルス４逓倍動作）
カウンタモジュール０のカウンタモードを決定します。
１１：単相カウンタモード（アップパルス動作）
１０：２相カウンタモード（アップダウンパルス動作）
０１：２相カウンタモード（ＡＢ相パルス１逓倍動作）
００：２相カウンタモード（ＡＢ相パルス４逓倍動作）

68

リセット値

Ｒ Ｗ

００

○ ○

００

○ ○

００

○ ○

００

○ ○

(MZ1751F09I)ZENIC INC.

ZEN1751F
８.８７. カウンタイネーブルレジスタ［Ａｄｒ．Ａ１ｈ］
各カウンタモジュールの動作を決定します。
表 108．カウンタイネーブルレジスタ
ビット

名称

７：４

予約

３

ＣＮＴＥＮ３

２

ＣＮＴＥＮ２

１

ＣＮＴＥＮ１０

ＣＮＴＥＮ０

リセット値

機能
カウンタモジュール３の動作を決定します。
１：起動
０：停止
カウンタモジュール２の動作を決定します。
１：起動
０：停止
カウンタモジュール１の動作を決定します。
１：起動
０：停止
カウンタモジュール０の動作を決定します。
１：起動
０：停止

69

Ｒ Ｗ

００００

○ ×

０

○ ○

０

○ ○

０

○ ○

０

○ ○

(MZ1751F09I)ZENIC INC.

ZEN1751F
８.８８. カウンタラッチコマンドレジスタ［Ａｄｒ．Ａ２ｈ］
各カウンタモジュールの値をラッチデータレジスタに格納します。本レジスタは“１”を書くことで動作し、読み出しはできません。また、自動復帰しますので“１”を書いた後、“０”を書き直す必要はありません。
ラッチコマンドを実行してからカウンタ値がラッチデータレジスタに格納されるまで、時間がかかります。（詳細は図４を参照願います。）この時間以内にラッチデータレジスタの値を読み出した場合、値は保証されません
表 109．カウンタラッチコマンドレジスタ
ビット
７：４

名称

機能

リセット値

予約

３

ＣＮＴＬＴ３

２

ＣＮＴＬＴ２

１

ＣＮＴＬＴ１０

ＣＮＴＬＴ０

カウンタモジュール３の値をラッチデータレジスタに格納します。
１：カウンタ値ラッチ
０：ＮＯＰ
カウンタモジュール２の値をラッチデータレジスタに格納します。
１：カウンタ値ラッチ
０：ＮＯＰ
カウンタモジュール１の値をラッチデータレジスタに格納します。
１：カウンタ値ラッチ
０：ＮＯＰ
カウンタモジュール０の値をラッチデータレジスタに格納します。
１：カウンタ値ラッチ
０：ＮＯＰ

70

Ｒ Ｗ

００００

○ ×

０

× ○

０

× ○

０

× ○

０

× ○

(MZ1751F09I)ZENIC INC.

ZEN1751F
８.８９. カウンタクリアコマンドレジスタ［Ａｄｒ．Ａ３ｈ］
各カウンタモジュールの値をゼロクリアします。本レジスタは“１”を書くことで動作し、読み出しはできません。また、自動復帰
しますので“１”を書いた後、“０”を書き直す必要はありません。
クリアコマンドを実行してからカウンタ値がクリアされるまで、時間がかかります。（詳細は図４を参照願います。）
表 110．カウンタクリアコマンドレジスタ
ビット

名称

７：４

予約

３

ＣＮＴＣＬＲ３

２

ＣＮＴＣＬＲ２

１

ＣＮＴＣＬＲ１０

ＣＮＴＣＬＲ０

機能
カウンタモジュール３の値をゼロクリアします。
１：ゼロクリア
０：ＮＯＰ
カウンタモジュール２の値をゼロクリアします。
１：ゼロクリア
０：ＮＯＰ
カウンタモジュール１の値をゼロクリアします。
１：ゼロクリア
０：ＮＯＰ
カウンタモジュール０の値ををゼロクリアします。
１：ゼロクリア
０：ＮＯＰ

71

リセット値

Ｒ Ｗ

００００

○ ×

０

× ○

０

× ○

０

× ○

０

× ○

(MZ1751F09I)ZENIC INC.

ZEN1751F
８.９０. カウンタロードコマンドレジスタ［Ａｄｒ．Ａ４ｈ］
各カウンタモジュールにロードデータレジスタの値をロードします。本レジスタは“１”を書くことで動作し、読み出しはできません。また、自動復帰しますので“１”を書いた後、“０”を書き直す必要はありません。
ロードコマンドを実行してからがロードデータレジスタの値がカウンタに値格納されるまで、時間がかかります。（詳細は図４を参照願います。）
表 111．カウンタロードコマンドレジスタ
ビット
７：４

名称

機能

リセット値

予約

３

ＣＮＴＬＤ３

２

ＣＮＴＬＤ２

１

ＣＮＴＬＤ１０

ＣＮＴＬＤ０

カウンタモジュール３にロードデータレジスタの値をロードします。
１：データロード
０：ＮＯＰ
カウンタモジュール２にロードデータレジスタの値をロードします。
１：データロード
０：ＮＯＰ
カウンタモジュール１にロードデータレジスタの値をロードします。
１：データロード
０：ＮＯＰ
カウンタモジュール０にロードデータレジスタの値をロードします。
１：データロード
０：ＮＯＰ

72

Ｒ Ｗ

００００

○ ×

０

× ○

０

× ○

０

× ○

０

× ○

(MZ1751F09I)ZENIC INC.

ZEN1751F※カウンタコマンドビットの内部動作タイミング
次のタイミングチャートはカウンタの各コマンド（ラッチ、クリア及びロード）を書き込んだ際、当該ビットがセット／クリアされるタイ
ミング及びコマンドが実行されるタイミングを示しています。本図は参考例としてモジュール０のラッチコマンドを示していますが、他のコマンドについてもタイミングは同一です。

HCSB
HWRB
HAD[7:0]

ex. A2h

HDT[7:0]

ex. 01h

SCLK
PCLK(カウンタブロックに1/1で供給)SCLKでセット

コマンドラッチ
レジスタ[A2h]

00h

00h

01h
PCLKでクリア

内部ラッチパルス

カウンタ値[モジュール0]
ラッチデータレジスタ[D0-D2h]

N

N+1

N+2

X

N+3

N+2

図 4．コマンドラッチ動作タイミング（カウンタコマンド内部動作タイミング参考例）

73(MZ1751F09I)ZENIC INC.

ZEN1751F
８.９１. カウンタＺ相イネーブルレジスタ［Ａｄｒ．Ａ５ｈ］
各カウンタモジュールのＺ相入力（ＣＮＴ＿Ｚ）の動作を決定します。本設定は対象となるカウンタモジュールが２相カウンタ
モードになっているときのみ有効です。
表 112．カウンタＺ相イネーブルレジスタ
ビット
７：４

名称

リセット値

機能

予約

３

ＣＮＴＺＥＮ３

２

ＣＮＴＺＥＮ２

１

ＣＮＴＺＥＮ１０

ＣＮＴＺＥＮ０

カウンタモジュール３のＺ相入力（ＣＮＴ＿Ｚ）の動作を決定
します。
１：有効
０：無効
カウンタモジュール２のＺ相入力（ＣＮＴ＿Ｚ）の動作を決定
します。
１：有効
０：無効
カウンタモジュール１のＺ相入力（ＣＮＴ＿Ｚ）の動作を決定
します。
１：有効
０：無効
カウンタモジュール０のＺ相入力（ＣＮＴ＿Ｚ）の動作を決定
します。
１：有効
０：無効

74

Ｒ Ｗ

００００

○ ×

０

○ ○

０

○ ○

０

○ ○

０

○ ○

(MZ1751F09I)ZENIC INC.

ZEN1751F
８.９２. カウンタ定周期自動ストアイネーブルレジスタ［Ａｄｒ．Ａ６ｈ］
各カウンタモジュールの定周期自動ストア機能の動作を決定します。本レジスタを変更する際はカウンタイネーブルレジスタ
で対象カウンタモジュールのカウント動作を停止してから行ってください。
表 113．カウンタ定周期自動ストアイネーブルレジスタ
ビット
７：４

名称

機能

リセット値

予約

３

ＣＮＴＡＣＥＮ３

２

ＣＮＴＡＣＥＮ２

１

ＣＮＴＡＣＥＮ１０

ＣＮＴＡＣＥＮ０

カウンタモジュール３の定周期自動カウント機能の動作を決定します。
１：有効
０：無効
カウンタモジュール２の定周期自動カウント機能の動作を決定します。
１：有効
０：無効
カウンタモジュール１の定周期自動カウント機能の動作を決定します。
１：有効
０：無効
カウンタモジュール０の定周期自動カウント機能の動作を決定します。
１：有効
０：無効

75

Ｒ Ｗ

００００

○ ×

０

○ ○

０

○ ○

０

○ ○

０

○ ○

(MZ1751F09I)ZENIC INC.

ZEN1751F
８.９３. カウンタ割り込みイネーブルレジスタ０［Ａｄｒ．Ａ７ｈ］
オーバーフロー（単相カウンタモード時のみ）及び定周期自動ストア割り込みを設定します。
表 114．カウンタ割り込みイネーブルレジスタ０
ビット

名称

７

ＣＮＴＯＦＩＮＴ３

６

ＣＮＴＯＦＩＮＴ２

５

ＣＮＴＯＦＩＮＴ１

４

ＣＮＴＯＦＩＮＴ０

３

ＣＮＴＡＣＩＮＴ３

２

ＣＮＴＡＣＩＮＴ２

１

ＣＮＴＡＣＩＮＴ１０

ＣＮＴＡＣＩＮＴ０

機能
カウンタモジュール３のいずれかのユニットのカウンタ値がオーバーフローしたときの割り込み動作を決定します。
１：有効
０：無効
カウンタモジュール２のいずれかのユニットのカウンタ値がオーバーフローしたときの割り込み動作を決定します。
１：有効
０：無効
カウンタモジュール１のいずれかのユニットのカウンタ値がオーバーフローしたときの割り込み動作を決定します。
１：有効
０：無効
カウンタモジュール０のいずれかのユニットのカウンタ値がオーバーフローしたときの割り込み動作を決定します。
１：有効
０：無効
カウンタモジュール３の定周期自動ストア割り込みの動作を決定します。本ビットはカウンタモジュール３に定周期自動ストア機能が設定されているときのみ有効です。
１：有効
０：無効
カウンタモジュール２の定周期自動ストア割り込みの動作を決定します。本ビットはカウンタモジュール２に定周期自動ストア機能が設定されているときのみ有効です。
１：有効
０：無効
カウンタモジュール１の定周期自動ストア割り込みの動作を決定します。本ビットはカウンタモジュール１に定周期自動ストア機能が設定されているときのみ有効です。
１：有効
０：無効
カウンタモジュール０の定周期自動ストア割り込みの動作を決定します。本ビットはカウンタモジュール０に定周期自動ストア機能が設定されているときのみ有効です。
１：有効
０：無効

76

リセット値

Ｒ Ｗ

０

○ ○

０

○ ○

０

○ ○

０

○ ○

０

○ ○

０

○ ○

０

○ ○

０

○ ○

(MZ1751F09I)ZENIC INC.

ZEN1751F
８.９４. カウンタ割り込みイネーブルレジスタ１［Ａｄｒ．Ａ８ｈ］
ＡＩ（ＡＢ相入力時の異常な遷移）及びカウント値一致割り込みを設定します。これらの設定は２相カウンタモード時に有効です。
表 115．カウンタ割り込みイネーブルレジスタ１
ビット
７：６

名称

機能

リセット値

予約

５

ＣＮＴＣＭＰＩＮＴ２３

４

ＣＮＴＣＭＰＩＮＴ０１

３

ＣＮＴＡＩＩＮＴ３

２

ＣＮＴＡＩＩＮＴ２

１

ＣＮＴＡＩＩＮＴ１０

ＣＮＴＡＩＩＮＴ０

カウンタモジュール２とカウンタモジュール３の値が一致したときの割り込みの動作を決定します。本ビットはカウンタ
モジュール２とカウンタモジュール３がともに２相カウンタ
モードに設定されているときのみ有効です。
１：有効
０：無効
カウンタモジュール０とカウンタモジュール１の値が一致したときの割り込みの動作を決定します。本ビットはカウンタ
モジュール０とカウンタモジュール１がともに２相カウンタ
モードに設定されているときのみ有効です。
１：有効
０：無効
カウンタモジュール３のＡＩ検出時の割り込み動作を決定し
ます。
１：有効
０：無効
カウンタモジュール２のＡＩ検出時の割り込み動作を決定し
ます。
１：有効
０：無効
カウンタモジュール１のＡＩ検出時の割り込み動作を決定し
ます。
１：有効
０：無効
カウンタモジュール０のＡＩ検出時の割り込み動作を決定し
ます。
１：有効
０：無効

77

Ｒ Ｗ

００

○ ×

０

○ ○

０

○ ○

０

○ ○

０

○ ○

０

○ ○

０

○ ○

(MZ1751F09I)ZENIC INC.

ZEN1751F
８.９５. カウンタストア周期レジスタ０＿Ｌ（下位バイト）［Ａｄｒ．Ｂ０ｈ］
カウンタモジュール０を定周期自動ストアにした場合のカウンタ値をストアする周期（下位バイト）を設定します。本レジスタの設定値をＮ、次の上位バイト側の設定値をＭ、カウンタブロックに供給しているクロックの周波数をＦｓ（Ｈｚ）及び定周期自動スト
アの周期をＴｃ（ｓｅｃ）とすると、
Ｔｃ＝（Ｍ×２１６＋Ｎ×２８）／Ｆｓとなり、設定可能な範囲は０００１００ｈ～ＦＦＦＦ００ｈ（１００ｈごと）になります。なお、ＭとＮを両方０に設定するのは禁止です。
表 116．カウンタストア周期レジスタ０＿Ｌ
ビット
７：０

名称
ＣＮＴＡＣＤＴ０Ｌ

機能
リセット値
カウンタモジュール０を定周期自動ストアにした場合のカウ
０００００００１
ンタ値をストアする周期（下位バイト）を設定します。

Ｒ Ｗ
○ ○

８.９６. カウンタストア周期レジスタ０＿Ｈ（上位バイト）［Ａｄｒ．Ｂ１ｈ］
カウンタモジュール０を定周期自動ストアにした場合の割り込みの周期（上位バイト）を設定します。
表 117．カウンタストア周期レジスタ０＿Ｈ
ビット
７：０

名称
ＣＮＴＡＣＤＴ０Ｈ

機能
リセット値
カウンタモジュール０を定周期自動ストアにした場合のカウ
００００００００
ンタ値をストアする周期（上位バイト）を設定します。

Ｒ Ｗ
○ ○

８.９７. カウンタストア周期レジスタ１＿Ｌ（下位バイト）［Ａｄｒ．Ｂ２ｈ］
カウンタモジュール１を定周期自動ストアにした場合の割り込みの周期（下位バイト）を設定します。
表 118．カウンタストア周期レジスタ１＿Ｌ
ビット
７：０

名称
ＣＮＴＡＣＤＴ１Ｌ

機能
リセット値
カウンタモジュール１を定周期自動ストアにした場合のカウ
０００００００１
ンタ値をストアする周期（下位バイト）を設定します。

78

Ｒ Ｗ
○ ○

(MZ1751F09I)ZENIC INC.

ZEN1751F
８.９８. カウンタストア周期レジスタ１＿Ｈ（上位バイト）［Ａｄｒ．Ｂ３ｈ］
カウンタモジュール１を定周期自動ストアにした場合の割り込みの周期（上位バイト）を設定します。
表 119．カウンタストア周期レジスタ１＿Ｈ
ビット
７：０

名称
ＣＮＴＡＣＤＴ１Ｈ

機能
リセット値
カウンタモジュール１を定周期自動ストアにした場合のカウ
００００００００
ンタ値をストアする周期（上位バイト）を設定します。

Ｒ Ｗ
○ ○

８.９９. カウンタストア周期レジスタ２＿Ｌ（下位バイト）［Ａｄｒ．Ｂ４ｈ］
カウンタモジュール２を定周期自動ストアにした場合の割り込みの周期（下位バイト）を設定します。
表 120．カウンタストア周期レジスタ２＿Ｌ
ビット
７：０

名称
ＣＮＴＡＣＤＴ２Ｌ

機能
リセット値
カウンタモジュール２を定周期自動ストアにした場合のカウ
０００００００１
ンタ値をストアする周期（下位バイト）を設定します。

Ｒ Ｗ
○ ○

８.１００. カウンタストア周期レジスタ２＿Ｈ（上位バイト）［Ａｄｒ．Ｂ５ｈ］
カウンタモジュール２を定周期自動ストアにした場合の割り込みの周期（上位バイト）を設定します。
表 121．カウンタストア周期レジスタ２＿Ｈ
ビット
７：０

名称
ＣＮＴＡＣＤＴ２Ｈ

機能
リセット値
カウンタモジュール２を定周期自動ストアにした場合のカウ
００００００００
ンタ値をストアする周期（上位バイト）を設定します。

Ｒ Ｗ
○ ○

８.１０１. カウンタストア周期レジスタ３＿Ｌ（下位バイト）［Ａｄｒ．Ｂ６ｈ］
カウンタモジュール３を定周期自動ストアにした場合の割り込みの周期（下位バイト）を設定します。
表 122．カウンタストア周期レジスタ３＿Ｌ
ビット
７：０

名称
ＣＮＴＡＣＤＴ３Ｌ

機能
リセット値
カウンタモジュール３を定周期自動ストアにした場合のカウ
０００００００１
ンタ値をストアする周期（下位バイト）を設定します。

79

Ｒ Ｗ
○ ○

(MZ1751F09I)ZENIC INC.

ZEN1751F
８.１０２. カウンタストア周期レジスタ３＿Ｈ（上位バイト）［Ａｄｒ．Ｂ７ｈ］
カウンタモジュール３を定周期自動ストアにした場合の割り込みの周期（上位バイト）を設定します。
表 123．カウンタストア周期レジスタ３＿Ｈ
ビット
７：０

名称
ＣＮＴＡＣＤＴ３Ｈ

機能
リセット値
カウンタモジュール３を定周期自動ストアにした場合のカウ
００００００００
ンタ値をストアする周期（上位バイト）を設定します。

Ｒ Ｗ
○ ○

８.１０３. カウンタ割り込みステータスレジスタ０［Ａｄｒ．Ｂ８ｈ］
カウンタモジュール０の各種動作ステータスを表示します。
各ステータスは“１”にセットされているときに“１”を書くとクリアされます。
表 124．カウンタ割り込みステータスレジスタ０
名称

ビット
７

ＣＮＴＡＩ０６

ＣＮＴＣＭＰＳＴ０１

５：４

予約

３

ＣＮＴＡＣＳＴ０２

ＣＮＴＯＦＳＴ０２

１

ＣＮＴＯＦＳＴ０１

０

ＣＮＴＯＦＳＴ００

機能
リセット値
ＡＢ相入力に異常な遷移が発生したことを示します。２相カ
ウンタモードのときのみセットされます。
０１：異常検知０：正常
カウンタモジュール０と１の値が一致したことを示します。２
相カウンタモードのときのみセットされます。
０
１：一致
０：不一致
００
カウンタモジュール０が設定された周期でカウント値をカウ
ント結果レジスタに格納したことを示します。定周期自動ス
０
トア機能が有効なときのみセットされます。
１：格納
０：未格納
カウンタユニット０２がオーバーフローしたことを示します。
単相カウンタモードのときのみセットされます。
０
１：オーバーフロー
０：正常カウント
カウンタユニット０１がオーバーフローしたことを示します。
単相カウンタモードのときのみセットされます。
０
１：オーバーフロー
０：正常カウント
カウンタユニット００がオーバーフローしたことを示します。
単相カウンタモードのときのみセットされます。
０
１：オーバーフロー
０：正常カウント
80

Ｒ Ｗ
○ ○

○ ○
○ ×

○ ○

○ ○

○ ○

○ ○

(MZ1751F09I)ZENIC INC.

ZEN1751F
８.１０４. カウンタ割り込みステータスレジスタ１［Ａｄｒ．Ｂ９ｈ］
カウンタモジュール１の各種動作ステータスを表示します。
各ステータスは“１”にセットされているときに“１”を書くとクリアされます。
表 125．カウンタ割り込みステータスレジスタ１
ビット

名称

７

ＣＮＴＡＩ１

６：４

予約

３

ＣＮＴＡＣＳＴ１

２

ＣＮＴＯＦＳＴ１２

１

ＣＮＴＯＦＳＴ１１

０

ＣＮＴＯＦＳＴ１０

機能
リセット値
ＡＢ相入力に異常な遷移が発生したことを示します。２相カ
ウンタモードのときのみセットされます。
０１：異常検知０：正常
０００
カウンタモジュール１が設定された周期でカウント値をカウ
ント結果レジスタに格納したことを示します。定周期自動ス
０
トア機能が有効なときのみセットされます。
１：格納
０：未格納
カウンタユニット１２がオーバーフローしたことを示します。
単相カウンタモードのときのみセットされます。
０
１：オーバーフロー
０：正常カウント
カウンタユニット１１がオーバーフローしたことを示します。
単相カウンタモードのときのみセットされます。
０
１：オーバーフロー
０：正常カウント
カウンタユニット１０がオーバーフローしたことを示します。
単相カウンタモードのときのみセットされます。
０
１：オーバーフロー
０：正常カウント

81

Ｒ Ｗ
○ ○
○ ×

○ ○

○ ○

○ ○

○ ○

(MZ1751F09I)ZENIC INC.

ZEN1751F
８.１０５. カウンタ割り込みステータスレジスタ２［Ａｄｒ．ＢＡｈ］
カウンタモジュール２の各種動作ステータスを表示します。
各ステータスは“１”にセットされているときに“１”を書くとクリアされます。
表 126．カウンタ割り込みステータスレジスタ２
ビット

名称

７

ＣＮＴＡＩ２

６ＣＮＴＣＭＰＳＴ２３

５：４

予約

３

ＣＮＴＡＣＳＴ２

２

ＣＮＴＯＦＳＴ２２

１

ＣＮＴＯＦＳＴ２１

０

ＣＮＴＯＦＳＴ２０

機能
リセット値
ＡＢ相入力に異常な遷移が発生したことを示します。２相カ
ウンタモードのときのみセットされます。
０１：異常検知０：正常
カウンタモジュール２と３の値が一致したことを示します。２
相カウンタモードのときのみセットされます。
０
１：一致
０：不一致
００
カウンタモジュール２が設定された周期でカウント値をカウ
ント結果レジスタに格納したことを示します。定周期自動ス
０
トア機能が有効なときのみセットされます。
１：格納
０：未格納
カウンタユニット２２がオーバーフローしたことを示します。
単相カウンタモードのときのみセットされます。
０
１：オーバーフロー
０：正常カウント
カウンタユニット２１がオーバーフローしたことを示します。
単相カウンタモードのときのみセットされます。
０
１：オーバーフロー
０：正常カウント
カウンタユニット２０がオーバーフローしたことを示します。
単相カウンタモードのときのみセットされます。
０
１：オーバーフロー
０：正常カウント

82

Ｒ Ｗ
○ ○

○ ○
○ ×

○ ○

○ ○

○ ○

○ ○

(MZ1751F09I)ZENIC INC.

ZEN1751F
８.１０６. カウンタ割り込みステータスレジスタ３［Ａｄｒ．ＢＢｈ］
カウンタモジュール３の各種動作ステータスを表示します。
各ステータスは“１”にセットされているときに“１”を書くとクリアされます。
表 127．カウンタ割り込みステータスレジスタ３
ビット

名称

７

ＣＮＴＡＩ３

６：４

予約

３

ＣＮＴＡＣＳＴ３

２

ＣＮＴＯＦＳＴ３２

１

ＣＮＴＯＦＳＴ３１

０

ＣＮＴＯＦＳＴ３０

機能
リセット値
ＡＢ相入力に異常な遷移が発生したことを示します。２相カ
ウンタモードのときのみセットされます。
０１：異常検知０：正常
０００
カウンタモジュール３が設定された周期でカウント値をカウ
ント結果レジスタに格納したことを示します。定周期自動ス
０
トア機能が有効なときのみセットされます。
１：格納
０：未格納
カウンタユニット３２がオーバーフローしたことを示します。
単相カウンタモードのときのみセットされます。
０
１：オーバーフロー
０：正常カウント
カウンタユニット３１がオーバーフローしたことを示します。
単相カウンタモードのときのみセットされます。
０
１：オーバーフロー
０：正常カウント
カウンタユニット３０がオーバーフローしたことを示します。
単相カウンタモードのときのみセットされます。
０
１：オーバーフロー
０：正常カウント

83

Ｒ Ｗ
○ ○
○ ×

○ ○

○ ○

○ ○

○ ○

(MZ1751F09I)ZENIC INC.

ZEN1751F
８.１０７. カウンタロードデータレジスタ００［Ａｄｒ．Ｃ０ｈ］
カウンタユニット００にロードする値をセットします。
表 128．カウンタロードデータレジスタ００
ビット
７：０

名称
ＣＮＴＬＤＤＴ００

機能
カウンタユニット００にロードする値をセットします。

リセット値

Ｒ Ｗ

００００００００

○ ○

リセット値

Ｒ Ｗ

００００００００

○ ○

リセット値

Ｒ Ｗ

００００００００○ ○８.１０８. カウンタロードデータレジスタ０１［Ａｄｒ．Ｃ１ｈ］
カウンタユニット０１にロードする値をセットします。
表 129．カウンタロードデータレジスタ０１
ビット
７：０

名称
ＣＮＴＬＤＤＴ０１

機能
カウンタユニット０１にロードする値をセットします。

８.１０９. カウンタロードデータレジスタ０２［Ａｄｒ．Ｃ２ｈ］
カウンタユニット０２にロードする値をセットします。
表 130．カウンタロードデータレジスタ０２
ビット
７：０

名称
ＣＮＴＬＤＤＴ０２

機能
カウンタユニット０２にロードする値をセットします。

84(MZ1751F09I)ZENIC INC.

ZEN1751F
８.１１０. カウンタロードデータレジスタ１０［Ａｄｒ．Ｃ４ｈ］
カウンタユニット１０にロードする値をセットします。
表 131．カウンタロードデータレジスタ１０
ビット
７：０

名称
ＣＮＴＬＤＤＴ１０

機能
カウンタユニット１０にロードする値をセットします。

リセット値

Ｒ Ｗ

００００００００

○ ○

リセット値

Ｒ Ｗ

００００００００

○ ○

リセット値

Ｒ Ｗ

００００００００○ ○８.１１１. カウンタロードデータレジスタ１１［Ａｄｒ．Ｃ５ｈ］
カウンタユニット１１にロードする値をセットします。
表 132．カウンタロードデータレジスタ１１
ビット
７：０

名称
ＣＮＴＬＤＤＴ１１

機能
カウンタユニット１１にロードする値をセットします。

８.１１２. カウンタロードデータレジスタ１２［Ａｄｒ．Ｃ６ｈ］
カウンタユニット１２にロードする値をセットします。
表 133．カウンタロードデータレジスタ１２
ビット
７：０

名称
ＣＮＴＬＤＤＴ１２

機能
カウンタユニット１２にロードする値をセットします。

85(MZ1751F09I)ZENIC INC.

ZEN1751F
８.１１３. カウンタロードデータレジスタ２０［Ａｄｒ．Ｃ８ｈ］
カウンタユニット２０にロードする値をセットします。
表 134．カウンタロードデータレジスタ２０
ビット
７：０

名称
ＣＮＴＬＤＤＴ２０

機能
カウンタユニット２０にロードする値をセットします。

リセット値

Ｒ Ｗ

００００００００

○ ○

リセット値

Ｒ Ｗ

００００００００

○ ○

リセット値

Ｒ Ｗ

００００００００○ ○８.１１４. カウンタロードデータレジスタ２１［Ａｄｒ．Ｃ９ｈ］
カウンタユニット２１にロードする値をセットします。
表 135．カウンタロードデータレジスタ２１
ビット
７：０

名称
ＣＮＴＬＤＤＴ２１

機能
カウンタユニット２１にロードする値をセットします。

８.１１５. カウンタロードデータレジスタ２２［Ａｄｒ．ＣＡｈ］
カウンタユニット２２にロードする値をセットします。
表 136．カウンタロードデータレジスタ２２
ビット
７：０

名称
ＣＮＴＬＤＤＴ２２

機能
カウンタユニット２２にロードする値をセットします。

86(MZ1751F09I)ZENIC INC.

ZEN1751F
８.１１６. カウンタロードデータレジスタ３０［Ａｄｒ．ＣＣｈ］
カウンタユニット３０にロードする値をセットします。
表 137．カウンタロードデータレジスタ３０
ビット
７：０

名称
ＣＮＴＬＤＤＴ３０

機能
カウンタユニット３０にロードする値をセットします。

リセット値

Ｒ Ｗ

００００００００

○ ○

リセット値

Ｒ Ｗ

００００００００

○ ○

リセット値

Ｒ Ｗ

００００００００○ ○８.１１７. カウンタロードデータレジスタ３１［Ａｄｒ．ＣＤｈ］
カウンタユニット３１にロードする値をセットします。
表 138．カウンタロードデータレジスタ３１
ビット
７：０

名称
ＣＮＴＬＤＤＴ３１

機能
カウンタユニット３１にロードする値をセットします。

８.１１８. カウンタロードデータレジスタ３２［Ａｄｒ．ＣＥｈ］
カウンタユニット３２にロードする値をセットします。
表 139．カウンタロードデータレジスタ３２
ビット
７：０

名称
ＣＮＴＬＤＤＴ３２

機能
カウンタユニット３２にロードする値をセットします。

87(MZ1751F09I)ZENIC INC.

ZEN1751F
８.１１９. カウンタラッチデータレジスタ００［Ａｄｒ．Ｄ０ｈ］
カウンタユニット００の値を読み出します。
表 140．カウンタラッチデータレジスタ００
ビット

名称

７：０

ＣＮＴＬＴＤＴ００

機能
カウンタユニット００のラッチされた値を読み出します。

リセット値

Ｒ Ｗ

００００００００

○ ×

リセット値

Ｒ Ｗ

００００００００

○ ×

リセット値

Ｒ Ｗ

００００００００○ ×

８.１２０. カウンタラッチデータレジスタ０１［Ａｄｒ．Ｄ１ｈ］
カウンタユニット０１の値を読み出します。
表 141．カウンタラッチデータレジスタ０１
ビット

名称

７：０

ＣＮＴＬＴＤＴ０１

機能
カウンタユニット０１のラッチされた値を読み出します。

８.１２１. カウンタラッチデータレジスタ０２［Ａｄｒ．Ｄ２ｈ］
カウンタユニット０２の値を読み出します。
表 142．カウンタラッチデータレジスタ０２
ビット

名称

７：０

ＣＮＴＬＴＤＴ０２

機能
カウンタユニット０２のラッチされた値を読み出します。

88(MZ1751F09I)ZENIC INC.

ZEN1751F
８.１２２. カウンタラッチデータレジスタ１０［Ａｄｒ．Ｄ４ｈ］
カウンタユニット１０の値を読み出します。
表 143．カウンタラッチデータレジスタ１０
ビット

名称

７：０

ＣＮＴＬＴＤＴ１０

機能
カウンタユニット１０のラッチされた値を読み出します。

リセット値

Ｒ Ｗ

００００００００

○ ×

リセット値

Ｒ Ｗ

００００００００

○ ×

リセット値

Ｒ Ｗ

００００００００○ ×

８.１２３. カウンタラッチデータレジスタ１１［Ａｄｒ．Ｄ５ｈ］
カウンタユニット１１の値を読み出します。
表 144．カウンタラッチデータレジスタ１１
ビット

名称

７：０

ＣＮＴＬＴＤＴ１１

機能
カウンタユニット１１のラッチされた値を読み出します。

８.１２４. カウンタラッチデータレジスタ１２［Ａｄｒ．Ｄ６ｈ］
カウンタユニット１２の値を読み出します。
表 145．カウンタラッチデータレジスタ１２
ビット

名称

７：０

ＣＮＴＬＴＤＴ１２

機能
カウンタユニット１２のラッチされた値を読み出します。

89(MZ1751F09I)ZENIC INC.

ZEN1751F
８.１２５. カウンタラッチデータレジスタ２０［Ａｄｒ．Ｄ８ｈ］
カウンタユニット２０の値を読み出します。
表 146．カウンタラッチデータレジスタ２０
ビット

名称

７：０

ＣＮＴＬＴＤＴ２０

機能
カウンタユニット２０のラッチされた値を読み出します。

リセット値

Ｒ Ｗ

００００００００

○ ×

リセット値

Ｒ Ｗ

００００００００

○ ×

リセット値

Ｒ Ｗ

００００００００○ ×

８.１２６. カウンタラッチデータレジスタ２１［Ａｄｒ．Ｄ９ｈ］
カウンタユニット２１の値を読み出します。
表 147．カウンタラッチデータレジスタ２１
ビット

名称

７：０

ＣＮＴＬＴＤＴ２１

機能
カウンタユニット２１のラッチされた値を読み出します。

８.１２７. カウンタラッチデータレジスタ２２［Ａｄｒ．ＤＡｈ］
カウンタユニット２２の値を読み出します。
表 148．カウンタラッチデータレジスタ２２
ビット

名称

７：０

ＣＮＴＬＴＤＴ２２

機能
カウンタユニット２２のラッチされた値を読み出します。

90(MZ1751F09I)ZENIC INC.

ZEN1751F
８.１２８. カウンタラッチデータレジスタ３０［Ａｄｒ．ＤＣｈ］
カウンタユニット３０の値を読み出します。
表 149．カウンタラッチデータレジスタ３０
ビット

名称

７：０

ＣＮＴＬＴＤＴ３０

機能
カウンタユニット３０のラッチされた値を読み出します。

リセット値

Ｒ Ｗ

００００００００

○ ×

リセット値

Ｒ Ｗ

００００００００

○ ×

リセット値

Ｒ Ｗ

００００００００○ ×

８.１２９. カウンタラッチデータレジスタ３１［Ａｄｒ．ＤＤｈ］
カウンタユニット３１の値を読み出します。
表 150．カウンタラッチデータレジスタ３１
ビット

名称

７：０

ＣＮＴＬＴＤＴ３１

機能
カウンタユニット３１のラッチされた値を読み出します。

８.１３０. カウンタラッチデータレジスタ３２［Ａｄｒ．ＤＥｈ］
カウンタユニット３２の値を読み出します。
表 151．カウンタラッチデータレジスタ３２
ビット

名称

７：０

ＣＮＴＬＴＤＴ３２

機能
カウンタユニット３２のラッチされた値を読み出します。

91(MZ1751F09I)ZENIC INC.

ZEN1751F
９. 電気的特性
９.１. 絶対最大定格
表 152．絶対最大定格（ＶＳＳ＝０Ｖ）
項目
電源電圧

記号
ＶＤＤ

入力電圧※１

ＶＩ

出力電圧※１

ＶＯ

入力電流
出力電流
保存温度

ＩＩ
ＩＯ
Ｔｓｔｇ

条件

定格値
－０．３ ～ ＋４．６
－０．３ ～ ＋６．０
－０．３ ～ ＶＤＤ＋０．３－０．３ ～ ＋６．０
－０．３ ～ ＶＤＤ＋０．３－６ ～ ＋６－８ ～ ＋８－６５ ～ ＋１５０

ＶＤＤ＝３．０ ～ ３．６
ＶＤＤ＜３．０
ＶＤＤ＝３．０ ～ ３．６
ＶＤＤ＜３．０

Ｔｓｔｇ

単位
Ｖ
Ｖ
Ｖ
ｍＡ
ｍＡ
℃

※１ 信号端子への電圧印加は必ず電源電圧が確定してから行ってください。

９.２. 推奨動作条件
表 153．推奨動作条件（ＶＳＳ＝０Ｖ）
項目
電源電圧
動作温度

記号
ＶＤＤ
Ｔa

最小値
３．０
０

92

標準値
３．３

最大値
３．６
７０

単位
Ｖ
℃

(MZ1751F09I)ZENIC INC.

ZEN1751F
９.３. 直流特性
表 154．直流特性（ＶＤＤ＝３．０～３．６Ｖ、ＶＳＳ＝０Ｖ、Ｔa＝０～７０℃）
項目
高レベル入力電圧
低レベル入力電圧シュミットトリガ
入力しきい値電圧※２

記号
ＶＩＨ
ＶＩＬ
Ｖｔ＋
Ｖｔ－
⊿Ｖｔ

条件
ＴＴＬレベル入力
ＴＴＬレベル入力

高レベル出力電圧

ＶＯＨ

低レベル出力電圧ＶＯＬ

高レベル入力電流
低レベル入力電流
高レベル出力リーク電流
３－ステートバッファ
低レベル出力リーク電流
３－ステートバッファ
動作時消費電流※４

ＩＩＨ
ＩＩＬ

Ｖｔ＋－Ｖｔ－ＩＯＨ※３＝－４ｍＡ
ＩＯＨ＝－１００μＡ
ＩＯＬ※３＝４ｍＡ
ＩＯＬ＝ １００μＡ
ＶＩＨ＝ＶＤＤ
ＶＩＬ＝ＶＳＳＩＯＺＨ

ＶＯＨ＝ＶＤＤＩＯＺＬ

ＶＯＬ＝ＶＳＳ

ＩＤＤＯ

ＣＬＫ＝１ＭＨｚ

最小値
２．０
－０．３

最大値
５．５
０．８
２．０

単位
Ｖ
Ｖ
Ｖ

０．７
０．４
２．４
ＶＤＤ－０．２

Ｖ
０．４
０．２
１０

－１０
１０
－１０

Ｖ
μＡ
μＡ
μＡ
μＡ

３．９６

ｍＡ

※２ 対象の信号は、ＳＣＬＫ、ＰＣＬＫおよびＲＥＳＥＴＢのみで、Ｉ２Ｃ＿ＳＤＡは対象外です。Ｉ２Ｃ規格ではＬレベル入力電圧が－０．５から０．３×ＶＤＤ（Ｖ）、Ｈレベル入力電圧が０．７×ＶＤＤからＶＤＤｍａｘ＋０．５（Ｖ）で規定されています。Ｉ２Ｃ使用にあたっては十分な評価をお願いいたします。
※３ ＩＯＨは高レベル出力電流、ＩＯＬは低レベル出力電流を示します。
※４ 動作時消費電流はＣＬＫの周波数にほぼ比例します。（ＣＬＫ：ＳＣＬＫ、ＰＣＬＫ）

93(MZ1751F09I)ZENIC INC.

ZEN1751F
９.４. 交流特性
表 155．交流特性（その１）
項目
ＳＣＬＫサイクル時間
ＳＣＬＫローパルス幅ＳＣＬＫハイパルス幅
ＰＣＬＫサイクル時間
ＰＣＬＫローパルス幅ＰＣＬＫハイパルス幅ＲＥＳＥＴＢローパルス幅
ＨＣＳＢのセットアップ時間（ＨＷＲＢ↑）
ＨＣＳＢのホールド時間（ＨＷＲＢ↑）
ＨＡＤのセットアップ時間（ＨＷＲＢ↑）
ＨＡＤのホールド時間（ＨＷＲＢ↑）
ＨＤＴのセットアップ時間（ＨＷＲＢ↑）
ＨＤＴのホールド時間（ＨＷＲＢ↑）
ＨＷＲＢローパルス幅
ＨＷＲＢリカバリー時間（ライト→ライト）
ＨＷＲＢリカバリー時間（ライト→リード）
ＨＣＳＢのセットアップ時間（ＨＲＤＢ↓）ＨＣＳＢのホールド時間（ＨＲＤＢ↑）
ＨＡＤのセットアップ時間（ＨＲＤＢ↓）
ＨＡＤのホールド時間（ＨＲＤＢ↑）
ＨＤＴの読み出しデータ遅延時間（ＨＲＤＢ↓）
ＨＤＴの読み出しデータホールド時間（ＨＲＤＢ↑）
ＨＲＤＢローパルス幅
ＨＲＤＢリカバリー時間（リード→リード）
ＨＲＤＢリカバリー時間（リード→ライト）
Ｉ２Ｃ＿ＳＤＡのセットアップ時間（Ｉ２Ｃ＿ＳＣＬ↑）
受信時
Ｉ２Ｃ＿ＳＤＡのホールド時間（Ｉ２Ｃ＿ＳＣＬ↑）
受信時
ＳＰＩ＿ＳＤＩのセットアップ時間（ＳＰＩ＿ＳＣＫ↑または↓）ＳＰＩ＿ＳＤＩのホールド時間（ＳＰＩ＿ＳＣＫ↑または↓）ＩＲＲＣローパルス幅
ＩＲＲＣハイパルス幅

記号
ΦＳＣＬＫ
ｔＳＣＬＫＬＷｔＳＣＬＫＨＷｔＰＣＬＫＣＹＣｔＰＣＬＫＬＷｔＰＣＬＫＨＷ
ｔＲＥＳＥＴＢＬＷｔＨＣＳＷＳＵｔＨＣＳＷＨＤｔＨＡＤＷＳＵｔＨＡＤＷＨＤｔＨＤＴＷＳＵｔＨＤＴＷＨＤｔＨＷＲＰＷｔＨＷＷＲＣｔＨＷＲＲＣｔＨＣＳＲＳＵｔＨＣＳＲＨＤｔＨＡＤＲＳＵｔＨＡＤＲＨＤｔＨＤＴＲＤＬｔＨＤＴＲＨＤｔＨＲＤＰＷｔＨＲＲＲＣｔＨＲＷＲＣ

最小値
２０
１０
１０
４０
２０
２０
ΦＳＣＬＫ×６
１０
０
１０
０
１０
０
ΦＳＣＬＫ×１
ΦＳＣＬＫ×５
ΦＳＣＬＫ×６２０２
５ΦＳＣＬＫ×３
ΦＳＣＬＫ×１
ΦＳＣＬＫ×１

単位
ｎｓ
ｎｓ
ｎｓ
ｎｓ
ｎｓ
ｎｓ
ｎｓ
ｎｓ
ｎｓ
ｎｓ
ｎｓ
ｎｓ
ｎｓ
ｎｓ
ｎｓ
ｎｓ
ｎｓ
ｎｓ
ｎｓ
ｎｓ
ｎｓ
ｎｓ
ｎｓ
ｎｓ
ｎｓ

ｔＳＤＡＲＳＵ１０ｎｓｔＳＤＡＲＨＤ０ｎｓｔＳＤＩＳＵｔＳＤＩＨＤ
ｔＩＲＲＣＬＷ
ｔＩＲＲＣＨＷ

１５０※５ΦＩＲＲＣ ×１＋５
ΦＩＲＲＣ※５×１＋５

ｎｓ
ｎｓ
ｎｓ
ｎｓ

94

最大値

ΦＳＣＬＫ×２＋１５
３(MZ1751F09I)ZENIC INC.

ZEN1751F
表 156．交流特性（その２）
項目
ＣＮＴ＿Ａ（Ａ相）のサイクル時間
２相カウンタモード（ＡＢ相）時
ＣＮＴ＿Ａ（Ａ相）のハイ／ローレベル幅
２相カウンタモード（ＡＢ相）時
ＣＮＴ＿Ｂ（Ｂ相）のサイクル時間
２相カウンタモード（ＡＢ相）時
ＣＮＴ＿Ｂ（Ｂ相）のハイ／ローレベル幅
２相カウンタモード（ＡＢ相）時
ＣＮＴ＿Ａ（Ａ相）とＣＮＴ＿Ｂ（Ｂ相）の位相差時間
２相カウンタモード（ＡＢ相）時
ＣＮＴ＿Ｚ（Ｚ相／クリア）のハイパルス幅
２相カウンタモード時
ＣＮＴ＿Ａ（アップ）のサイクル時間
２相カウンタモード（アップ／ダウン）時
ＣＮＴ＿Ａ（アップ）のハイ／ローレベル幅
２相カウンタモード（アップ／ダウン）時
ＣＮＴ＿Ｂ（ダウン）のサイクル時間
２相カウンタモード（アップ／ダウン）時
ＣＮＴ＿Ｂ（ダウン）のハイ／ローレベル幅
２相カウンタモード（アップ／ダウン）時
ＣＮＴ＿Ａ（アップ）、ＣＮＴ＿Ｂ（ダウン）に対するイネーブ
ルセットアップ時間
２相カウンタモード（アップ／ダウン）時
ＣＮＴ＿Ａ／Ｂ／Ｚ（単相）のサイクル時間
単相カウンタモード時
ＣＮＴ＿Ａ／Ｂ／Ｚ（単相）のハイ／ローレベル幅
単相カウンタモード時

記号

最小値

ｔＣＡＣＹＣ

ΦＣＮＴ※６×４＋２０

ｎｓ

ｔＣＡＰＷ

ΦＣＮＴ※６×２＋１０ｎｓ

ｔＣＢＣＹＣ

ΦＣＮＴ※６×４＋２０

ｎｓ

ｔＣＢＰＷ

ΦＣＮＴ※６×２＋１０ｎｓｔＣＡＢＤＩＦΦＣＮＴ※６×１＋５

ｎｓ

ｔＣＺＰＷ

ΦＣＮＴ※６×１＋５ｎｓ

ｔＣＵＰＣＹＣ

ΦＣＮＴ※６×２＋１０

ｎｓ

ｔＣＵＰＰＷ

ΦＣＮＴ※６×１＋５ｎｓｔＣＤＮＣＹＣ

ΦＣＮＴ※６×２＋１０

ｎｓｔＣＤＮＰＷ

ΦＣＮＴ※６×１＋５ｎｓｔＣＵＤＤＩＦΦＣＮＴ※６×１＋５ｎｓｔＣＳＮＣＹＣ

ΦＣＮＴ※６×２＋１０ｎｓｔＣＳＮＰＷ

ΦＣＮＴ※６×１＋５

ｎｓ

最大値

単位

※５ ΦＩＲＲＣは赤外線リモコンブロックのクロックサイクル時間です。
※６ ΦＣＮＴは各カウンタモジュールのクロックサイクル時間です。

95(MZ1751F09I)ZENIC INC.

ZEN1751F
９.５. タイミングダイアグラム
９.５.１. クロックSCLK
tSCLKLWtSCLKHW

ΦＳＣＬＫ

PCLK
tPCLKLWtPCLKHWtPCLKCYC

図 5．クロック（ＳＣＬＫ、ＰＣＬＫ）のタイミング

９.５.２. リセットRESETBtRESETBLW

図 6．リセット（ＲＥＳＥＴＢ）のタイミング

96(MZ1751F09I)ZENIC INC.

ZEN1751F
９.５.３. ホストインタフェース

HCSB
HWRB
HAD[7:0]tHCSWSUtHCSWHDtHWRPWtHWWRCVALID
tHADWSUHDT[7:0]VALID
tHADWHDVALID
tHDTWSUVALID
tHDTWHD図 7．ホストインタフェース（ライト）のタイミングHCSB

tHCSRSUtHCSRHDtHRDPW

HRDB
HAD[7:0]tHRRRC

VALID

VALID

tHADRSUtHADRHD

HDT[7:0]VALID
tHDTRDL

VALID

tHDTRHD図 8．ホストインタフェース（リード）のタイミング

97(MZ1751F09I)ZENIC INC.

ZEN1751F
９.５.４. Ｉ２Ｃアクセス

ΦI2C×96

I2C_SCL
I2C_SDA

96×ΦI2CΦI2C×96

ΦI2C×192
ΦI2C×48

ΦI2C×192

ΦI2CはI2Cモジュールのクロックサイクル(ns)です
図 9．Ｉ２Ｃスタートコンディション、ストップコンディションのタイミング（ＳＴＡＮＤＡＲＤ＿ＭＯＤＥ設定時）

ΦI2C×30

I2C_SCL
I2C_SDA

18*ΦI2CΦI2C×24

ΦI2C×18
ΦI2C×12

ΦI2C×48

ΦI2CはI2Cモジュールのクロックサイクル(ns)ですΦI2C=19.2MHzのときFAST_MODE(400KHz)での転送になります
図 10．Ｉ２Ｃスタートコンディション、ストップコンディションのタイミング（ＦＡＳＴ＿ＭＯＤＥ設定時）

I2C_SCL
I2C_SDAtSDARSUtSDARHD

図 11．Ｉ２Ｃデータリードのタイミング

98(MZ1751F09I)ZENIC INC.

ZEN1751F
９.５.５. ＳＰＩアクセス

ΦSPI×2SPI_SCKΦSPI×1SPI_SCSΦSPI×1SPI_SDO
ΦSPI×1ΦSPI×1SPI_SDIVALID
tSDIS tSDIHD

図 12．ＳＰＩアクセスタイミング

９.５.６. ＵＡＲＴアクセス

URT_RX

Start

Data Bits 5-8

Parity

Stop

Start

Sample clock（内部信号）

ΦURT×8

ΦURT×16

ΦURTはUARTモジュールのクロックを基にボーレートジェネレータで生成したクロックサ
ボーレートジェネレータによるクロックを基にして、Ｓａｍｐｌｅ ｃｌｏｃｋを生成します。

URT_TX

Start

Data Bits 5-8

ParityStop 1-2

Out clock（内部信号）

ΦURT×16

図 13．ＵＡＲＴアクセスタイミング

99(MZ1751F09I)ZENIC INC.

ZEN1751F
９.５.７. ＰＷＭアクセス

ΦPWM×256PWM
PWMDTOレジスタ値×ΦΦPWMはPWMモジュールのクロックサイクル(ns)です

図 14．ＰＷＭアクセスタイミング

９.５.８. ＩＲシリアルアクセス

IRRC
tIRRCLW

tIRRCHW

図 15．ＩＲシリアルアクセスタイミング

100(MZ1751F09I)ZENIC INC.

ZEN1751F
９.５.９. カウンタアクセス

tCACYCCNT_A(A相)

tCAPW

tCAPW

CNT_B(B相)

tCBPW

tCBPW
tCABDIFtCABDIFtCABDIFtCABDIFtCBCYCCNT_Z(Z相)tCZPW
図 16．２相カウンタモード（ＡＢ相）アクセスタイミング

tCUPPW tCUPPW
CNT_A(アップ)tCDNCYC

CNT_B(ダウン)tCUPCYCtCUDDIF

CNT_Z(クリア)tCDNPW tCDNPW tCUDDIF
tCZPW

図 17．２相カウンタモード（アップ／ダウン）アクセスタイミング

tCSNCYC
CNT_A/B/Z(単相)tCSNPWtCSNPW

図 18．単相カウンタモードアクセスタイミング

101(MZ1751F09I)ZENIC INC.

ZEN1751F
１０. パッケージ形状

図 19．外形寸法図

102(MZ1751F09I)ZENIC INC.

ZEN1751F
１１. 端子配置

図 20．端子配置図

103(MZ1751F09I)ZENIC INC.

ZEN1751F
１２. 改訂履歴
バージョン
１．０
１．１

日付
２００９／０３／１６
２００９／０６／０１

内容
正式版発行。
文字の見えにくい箇所を修正。一部交流特性を見直し。

104(MZ1751F09I)ZENIC INC.

ZEN1751F
ご注意（１）本製品および本資料は株式会社ジーニックの著作物です。
（１）したがって、本資料の全部または一部を無断で複製、転載することはご遠慮ください。
（２）本製品及び本資料の内容は性能向上のために、予告なく変更する場合があります。
（２）ご使用に際しては、最新の資料をご請求願います。
（３）本資料に記載されております内容は工業所有権、その他の権利の実施に対する保証または実施権の許諾を（３）行うものではありません。
（４）本資料に記載されております応用回路例は基本的な使用方法を示したものであり、（４）回路の動作を保証するものではありません。
（５）本製品の具体的な運用の結果、他への影響につきましては責任を負いかねますので、ご了承ください。
（６）本製品は一般的な電子機器（電算機、計測機器、産業用ロボット、位置決め制御装置 ｅｔｃ．）に（６）使用されることを前提にしております。したがって、人命に関わる輸送機器、医療機器、航空・宇宙、（６）原子力関係機器などには使用しないでください。

株式会社 ジーニック
ＵＲＬ ｈｔｔｐ：//ｗｗｗ．ｚｅｎｉｃ．ｃｏ．ｊｐ/ ／ E-mailｌ support@zenic.co.jp〒５２０－０８０１：滋賀県大津市におの浜４－７－５ オプテックスビル８Ｆ
ＴＥＬ：０７７－５２６－２１０１ ／ ＦＡＸ：０７７－５２６－０５００(MZ1751F09I)ZENIC INC.