ZEN3001F

ＺＥＮ３００１Ｆ データシート

株式会社ジーニック(MZEN3001FJ06I)ZENIC INC.

ZEN3001F

目次

概略
機能概略
機能説明
ｼｽﾃﾑ構成例
ﾌﾞﾛｯｸ図ﾋﾟﾝ配置図端子ｱｻｲﾝ表
基本端子説明電気的特性
AC特性ﾀｲﾐﾝｸﾞﾁｬｰﾄ
ACﾀｲﾐﾝｸﾞｽﾍﾟｯｸ
入出力信号説明入力ﾏﾙﾁ接続制御仕様
機能一覧
ﾊﾟﾗﾒｰﾀ抽出機能説明
画像調整機能説明
ｾﾝｻｰ処理機能説明
Micon ﾉｰﾏﾙ I/F ﾀｲﾐﾝｸﾞﾁｬｰﾄ(ﾚｼﾞｽﾀ､ﾒﾓﾘR/W)
Micon ﾌｧｰｽﾄ I/F ﾀｲﾐﾝｸﾞﾁｬｰﾄ(ﾒﾓﾘR/W)
Micon DMA
I/F ﾀｲﾐﾝｸﾞﾁｬｰﾄ(ﾒﾓﾘR/W)
割り込み制御機能
SDRAMﾃﾞｰﾀｱｸｾｽ制御ﾌﾛｰ
外部ﾒﾓﾘﾏｯﾌﾟ
SDRAMﾃﾞｰﾀﾌｫｰﾏｯﾄ及びﾏｲｺﾝｱｸｾｽ順序
PLL制御仕様
ﾚｼﾞｽﾀﾏｯﾌﾟ
外形図
改版履歴

ⅰ

1
1
2
3
3
4
5
9
10
11
13
15
18
20
25
27
31
33
33
34
34
36
37
39
41
44
86
87

(MZEN3001FJ06I)ZENIC INC.

ZEN3001F[制限事項]
ZEN3001Fを使用される際に、以下の制限事項があります。
1.ＪＰＥＧ圧縮機能
インターレース入力時、スルーモードでのＪＰＥＧエンコード処理ができません。

[対応策]
１．プログレッシブ入力にする。
２．圧縮、圧縮スルー、拡大またはモザイクモードにする。

ⅱ(MZEN3001FJ06I)ZENIC INC.

ZEN3001F[概略]
ZEN3001Fは入力に汎用的なCMOSｲﾒｰｼﾞｾﾝｻｰのｲﾝﾀｰﾌｪｰｽﾎﾟｰﾄを備え､入力される画像に対し､情報抽出､ｾﾝｼﾝｸﾞ､画像圧縮
をﾘｱﾙﾀｲﾑに処理できる画像ｾﾝｼﾝｸﾞｺﾝﾄﾛｰﾗｰです｡従来の画像ｾﾝｻｰｼｽﾃﾑで独立に制御が必要であった3大要素を1ﾁｯﾌﾟで実現した事により大幅にｼｽﾃﾑ効率が改善できます｡また､豊富に準備された各種機能の組み合わせにより多様な製品展開への移行を容易に行う事ができます｡
画像入力ﾎﾟｰﾄはﾌﾟﾛｸﾞﾚｯｼﾌﾞ､ｲﾝﾀｰﾚｰｽ両ｲﾝﾀｰﾌｪｰｽに対応しておりまた､最大4ﾎﾟｰﾄの非同期画像入力を個別ﾎﾟｰﾄ単位で制御する事ができます｡入力画像情報の抽出機能により現在の入力画像状態を容易に把握する事ができますので､環境変化に伴う画像変動とｾﾝｼﾝｸﾞ対象物による変動を容易に区別する事が可能です｡また､ｾﾝｻｰ自身のｹﾞｲﾝ調整と内蔵された輝度補正を組み合わせる事によりｾﾝｻｰ自身の照度限界を超えた環境下であっても画像再現性を向上させる事ができます｡
ｾﾝｼﾝｸﾞ及び圧縮を始めとする画像処理はﾘｱﾙﾀｲﾑ処理が可能でありﾎｽﾄは割り込み､ｽﾃｰﾀｽﾎﾟｰﾘﾝｸﾞなどにより最新の情報及び状態を取り出す事ができます｡JPEG処理は通常入力画像に対する圧縮処理を行いますが予め準備したﾃﾞｰﾀに対するｺｰﾃﾞｯｸ処理もできますので画像送信側では圧縮､受信側では伸張といった用途に対して同一ﾃﾞﾊﾞｲｽで構築する事ができます｡
外付けﾒﾓﾘは標準128Mbで12ﾌﾚｰﾑ分の画像情報とJPEG圧縮ﾃﾞｰﾀを32枚同時処理しますが小規模なｼｽﾃﾑに対しては64Mbを使用しｼｽﾃﾑｺｽﾄを低減する事ができます｡
出力ｲﾝﾀｰﾌｪｰｽとして動画､静止画表示の他に､最大4画面のﾏﾙﾁ画面表示､入力画像に対するｲﾝﾎﾟｰｽﾞ表示など多様な表示機能を内蔵していますので入力のﾏﾙﾁ画像入力と合わせて様々な表示ｼｽﾃﾑを容易に構築できます｡[機能概略]○入力ｲﾝﾀｰﾌｪｰｽ
CMOSｲﾒｰｼﾞｾﾝｻｰ直結可能(ﾌﾟﾛｸﾞﾗﾐﾝｸﾞI/F制御)
対応ﾃﾞｰﾀﾌｫｰﾏｯﾄ:YUV(YCbCr)4:2:2ｽﾄﾚｰﾄ(8bit)ﾌｫｰﾏｯﾄ
同期ﾓｰﾄﾞ:Sync同期I/F(CCIR601)及びDE同期 I/F
入力ﾃﾞｰﾀｽｸﾗﾝﾌﾞﾙ:(MSB<‑>LSB変更､ﾃﾞｰﾀ入力順序変更)
ﾃﾞｰﾀｵﾌｾｯﾄ制御
最大処理解像度:約30万画素(VGAｸﾗｽ)
最大処理ﾌﾚｰﾑﾚｰﾄ:30Hz(Progressive)/60Hz(Interlace)
Sync欠落､ﾉｲｽﾞ保証機能及び入力ｸﾛｯｸ位相調整機能
処理ﾚｰﾄ変換
ﾏｽﾀｰ/ｽﾚｰﾌﾞSYNC制御
最大4ﾎﾟｰﾄの非同期入力制御調停機能○入力画像ﾊﾟﾗﾒｰﾀ抽出機能
最大､最小､差分及び平均ﾚﾍﾞﾙ及び検出座標の自動抽出
指定色の自動検出
指定ﾌﾚｰﾑ間での画像安定度判定
領域指定ﾊﾟﾗﾒｰﾀ抽出
輝度分布解析機能
○入力画像調整機能
輝度補正○出力 I/Fﾎﾟｰﾄ
対応ﾃﾞｰﾀﾌｫｰﾏｯﾄ:YUV(YCbCr)4:2:2ｽﾄﾚｰﾄ(8bit)ﾌｫｰﾏｯﾄ
同期ﾓｰﾄﾞ:Sync同期I/F(CCIR601)及びDE同期 I/F
出力ﾃﾞｰﾀｽｸﾗﾝﾌﾞﾙ:(MSB<‑>LSB変更)
ﾃﾞｰﾀｵﾌｾｯﾄ制御
最大処理ﾌﾚｰﾑﾚｰﾄ:60Hz(Interlace)
拡大､縮小(ｾﾝﾀﾘﾝｸﾞ)､ﾓｻﾞｲｸ機能
ﾏﾙﾁ画面表示制御
子画面挿入表示機能
動画､静止画出力選択○ﾏｲｺﾝ I/Fﾎﾟｰﾄ
汎用的な16bitﾃﾞｰﾀﾊﾞｽ(NEC製V850ｼﾘｰｽﾞ直結)
CPUｱｸｾｽﾀｲﾐﾝｸﾞ調整機能
WAIT制御機能
割り込み制御機能
ﾒﾓﾘｱｸｾｽ高速ﾓｰﾄﾞ対応○RoHS対応○CMOS 0.25umﾌﾟﾛｾｽ○全入出力LVTTLｲﾝﾀｰﾌｪｰｽ○2.5/3.3V電源○184pinLQFPﾊﾟｯｹｰｼﾞ(0.4mmﾋﾟｯﾁ)○画像処理機能
任意ﾌﾚｰﾑとの比較演算機能
指定色抽出機能
各種ｾﾝｻｰ用2値ﾌｨﾙﾀ(ﾉｲｽﾞ､ｼｬﾄﾞｳｷｬﾝｾﾗ)JPEGｺｰﾃﾞｯｸ内蔵による画像圧縮伸張機能
縮小､拡大､ﾓｻﾞｲｸ画像生成機能
比較､指定色抽出結果のXY2次元射像演算
領域指定射像演算機能
射像面積演算機能
固定ｳｨﾝﾄﾞｳ処理機能
ﾕｰｻﾞｰﾌﾟﾛｸﾞﾗﾏﾌﾞﾙな画像挿入機能(αﾌﾞﾚﾝﾄﾞ)○SDRAM I/Fﾎﾟｰﾄ
32bitﾃﾞｰﾀﾊﾞｽ及び自動ﾊﾞｽｱｰﾋﾞﾄﾚｰｼｮﾝ機能
自動初期化ｼｰｹﾝｽ、Autoﾘﾌﾚｯｼｭ機能
ｾﾙﾌﾘﾌﾚｼｭ､ﾊﾟﾜｰﾀﾞｳﾝ制御機能
ﾏﾙﾁﾊﾞﾝｸ(4ﾊﾞﾝｸ)ﾊﾞｰｽﾄｱｸｾｽ
最大12ﾌﾚｰﾑﾃﾞｰﾀ及び32JPEGｽﾄﾘｰﾑﾃﾞｰﾀ処理(@64Mb SDRAM 2個外付け時)

1(MZEN3001FJ06I)ZENIC INC.

ZEN3001F[機能説明]◆入力ｲﾝﾀｰﾌｪｰｽ
ZEN3001Fではﾌﾟﾛｸﾞﾚｯｼﾌﾞで30Hz､ｲﾝﾀｰﾚｰｽで60HzのVGA画像出力に対応したｲﾒｰｼﾞｾﾝｻｰ並びにNTSCﾃﾞｺｰﾀﾞｰに直結可
能なｲﾝﾀｰﾌｪｰｽを採用しています｡
入力ｿｰｽとしてYUV(YC bCr)4:2:2ﾌｫｰﾏｯﾄの8bitﾃﾞｰﾀを処理します｡ｸﾞﾗﾌｨｯｸﾃﾞｰﾀの取り込みはCCIR601に代表される
VSYNC､HSYNC信号からの遅延制御方式とSYNCIN信号に同期したﾃﾞｰﾀｲﾈｰﾌﾞﾙ制御方式に対応しています｡また､Y及びUV
独立のｵﾌｾｯﾄ制御機能､ｴﾝﾃﾞｨｱﾝ制御機能､入力ｽｸﾗﾝﾌﾞﾙ機能並びにSYNC信号は勿論､4つの画像成分に対しても個別に極性反転機能を内蔵していますので前段ﾃﾞﾊﾞｲｽの出力形式やｼﾞｯﾀ特性に合わせ選択する事ができます｡
入力ﾌﾚｰﾑﾚｰﾄﾃﾞｨﾊﾞｲﾀﾞ機能による有効ﾌﾚｰﾑﾚｰﾄの操作､最大4ﾎﾟｰﾄのｼﾘｱﾗｲｽﾞ調整機能によるﾏﾙﾁ入力管理､ﾏﾙﾁ入力に対するﾏｽﾀｰ/ｽﾚｰﾌﾞﾃﾞｨﾚｸｼｮﾝ選択など多様化する入力形式にも柔軟に対応できる為､様々なｱﾌﾟﾘｹｰｼｮﾝに応用できます。
また､同期信号へのﾉｲｽﾞ､欠落保証機能によりｼｽﾃﾑの安定性を向上させるとともにPLLによる入力ﾀｲﾐﾝｸﾞ調整機能の内蔵により従来外部にて調整が必要であった入力ﾀｲﾐﾝｸﾞ制御をZEN3001F側で対応できる為､ご使用になる環境やｼｽﾃ
ﾑ構成に合わせﾌﾚｷｼﾌﾞﾙな対応ができます｡◆入力画像ﾊﾟﾗﾒｰﾀ抽出機能
入力画像ﾃﾞｰﾀの輝度､色差成分個別に最大､最小､差分値､ﾄｰﾀﾙ値の抽出及び特定色の抽出ができます｡これらのﾊﾟﾗ
ﾒｰﾀは範囲指定ができますので特異点によるばらつきを取り除く事ができます｡
画像ｾﾝｼﾝｸﾞにおいて重要な輝度情報についてはて任意ﾀｲﾐﾝｸﾞで基準値として保存できます｡保存された情報を現在入力されている画像情報との比較対象として扱う事により簡易な画像変化検出を行い変化状態を割り込みにて通知する事ができます｡また､輝度情報ﾋｽﾄｸﾞﾗﾑ生成機能により入力画像の輝度分布を容易に把握できますので画像ﾃﾞｰﾀのｹﾞ
ｲﾝ、ｼｬｰﾌﾟﾈｽﾚﾍﾞﾙなど外部状態の変化に対してｼｽﾃﾑの状態を容易に追従させる事が可能になります。
◆入力画像調整機能
原画用ﾃﾞｰﾀ及びｾﾝｼﾝｸﾞ用ﾃﾞｰﾀ個別にﾃﾞｰﾀﾘｻｲｻﾞｰを内蔵していますので､限られたｽﾄﾚｰｼﾞ資源､ｼｽﾃﾑｻｲｸﾙをﾕｰｻﾞｰの仕様に合わせて最適なｼｽﾃﾑ構成を容易に実現できます｡
また､ﾊﾟﾗﾒﾄﾘｯｸな輝度補正機能を使用する事により撮像照度の低下などによる現画像のｹﾞｲﾝ低下をﾃﾞｨｼﾞﾀﾙ的に回復させる事ができますので､前述ﾊﾟﾗﾒｰﾀ抽出機能との組み合わせにより撮像媒体への依存度を大幅に低減できます｡◆画像処理機能
輝度情報を扱う比較演算機能､色情報を扱う指定色抽出演算機能を内蔵しています｡ZEN3001Fではこれらの機能により判定された結果に対し､ﾉｲｽﾞなどにより発生する特異結果をﾘｼﾞｪｸﾄするﾉｲｽﾞｷｬﾝｾﾗ､影や光などの外乱をﾘｼﾞｪｸﾄするｼｬﾄﾞｳｷｬﾝｾﾗなどの各種ﾌｨﾙﾀを併用する事により安定したｾﾝｼﾝｸﾞ環境を提供できます｡
また､上述判定結果に対するｼｽﾃﾑ側の負荷を軽減する為､XY2次元射像集計や射像面積抽出､ﾏﾙﾁｳｨﾝﾄﾞｳ集計などｾﾝｼ
ﾝｸﾞ判定に最適なﾊﾟﾗﾒｰﾀも多数準備されていますので画像状態の判定を容易に行う事ができます。
ｾﾝｼﾝｸﾞ処理とは独立に入力画像をVGA画像で標準時30fps以上処理できる高速JPEGｴﾝｼﾞﾝを搭載しています｡豊富な実績に基づくJPEGｴﾝｼﾞﾝは入力画像に対するｴﾝｺｰﾄﾞ処理､JPEGｽﾄﾘｰﾑを伸張するﾃﾞｺｰﾄﾞ処理両機能を実現するｺｰﾃﾞｯｸを採用しておりますので送信側､受信側は勿論､双方向ｼｽﾃﾑへも対応できます｡また､入力原画に対する任意ｷｬﾗｸﾀ情報の挿入及びαﾌﾞﾚﾝﾄﾞ機能と組み合わせる事によりﾀｲﾑｽﾀﾝﾌﾟや指定ｺｰﾄﾞ情報などを含めたJPEGｽﾄﾘｰﾑを生成する事もできます｡◆SDRAMｲﾝﾀｰﾌｪｰｽﾎﾟｰﾄ
各種画像ﾃﾞｰﾀの保存及びﾃﾞｰﾀ処理として最大12ﾌﾚｰﾑ､JPEG圧縮ﾃﾞｰﾀは最大32ﾌﾚｰﾑの空間処理機能を備え､煩雑なﾀｲﾐ
ﾝｸﾞ調停及びﾌﾚｰﾑ情報管理を行います｡
また､自身の内蔵ﾀｲﾏによりAutoﾘﾌﾚｯｼｭを自動生成しますのでﾎｽﾄ側は外部SDRAMを制御する必要はありません｡◆出力ｲﾝﾀｰﾌｪｰｽﾎﾟｰﾄ
外部ﾒﾓﾘに格納されたﾃﾞｰﾀをｲﾝﾀｰﾚｰｽﾌｫｰﾏｯﾄにて表示用に出力します｡各種同期信号及びﾃﾞｰﾀ出力ﾀｲﾐﾝｸﾞはﾌﾟﾛｸﾞﾗﾏﾌﾞ
ﾙに変更できますので様々な後段ﾃﾞﾊﾞｲｽに直結ができます｡
出力画像ﾃﾞｰﾀも入力画像の静止画､動画ﾓｰﾄﾞの他に指定画像の挿入機能や4分割表示機能などﾏﾙﾁ入力ｼｽﾃﾑに対応し表示ﾓｰﾄﾞも内蔵していますので豊富な表示ｲﾒｰｼﾞを簡単に実現できます｡◆ﾏｲｺﾝｲﾝﾀｰﾌｪｰｽ機能
16bitﾃﾞｰﾀﾊﾞｽのｲﾝﾀｰﾌｪｰｽﾎﾟｰﾄです｡NEC社製V850Eｼﾘｰｽﾞを始めとする86系のｲﾝﾀｰﾌｪｰｽを持つﾎｽﾄへの直結が可能です｡
ﾀｲﾐﾝｸﾞも外部仕様に合わせに調整できますので多種多様なｼｽﾃﾑｿﾘｭｰｼｮﾝに簡単に組み込む事ができます｡
DMAﾓｰﾄﾞとしてはﾎｽﾄからはI/Oﾃﾞﾊﾞｲｽ対応として機能します｡自身で転送長を制御し､転送終了時には割り込みにて通知します｡画像状態により非定期に発生するｾﾝｼﾝｸﾞ判定やﾌﾚｰﾑ処理完了ﾀｲﾐﾝｸﾞなどは全て割り込みにて制御できますのでｼｽﾃﾑ制御に於けるﾏｲｺﾝの比重を大幅に軽減できます｡◆その他
全入出力とも完全LVTTLｺﾝﾊﾟﾁで接続できます。

2(MZEN3001FJ06I)ZENIC INC.

ZEN3001F[ｼｽﾃﾑ構成例]

TV Encoder

TV Monitor

CCD/CMOS
Sensor
ZEN3001F(最大4ﾎﾟｰﾄ)

SDRAM
4Mw×32bit

USB
MICON

PC
SIO/PIO[ﾌﾞﾛｯｸ図]DGDOUT

8

DisplayInterface

Display
Control

GDIN

8

PictureInterface

Luminance
Adjustment

Line
BufferData
ResizerParameter
MeasureColor
Detection

SDRAMI/F

16
16

SDLDQ
SDUDQ

Mapping
PictureCompare

JPEG
Codec

MDQ

16

JPEG I/F

Micon I/F

3

(MZEN3001FJ06I)ZENIC INC.

ZEN3001F

AUSEOUT138
VDDO
GNDO
VSYNCIOHSYNCIOSYNCIOP0GDIN0P0GDIN1P0GDIN2P0GDIN3P0GDIN4P0GDIN5P0GDIN6P0GDIN7PORTC0PORTC1PORTC2PORTC3
PCLKO
VDDI
GNDI
GNDA
VDDA
PCLKCHGO
VDDM
GNDM
PCLKMODEAUSEIN111
VDDO
GNDO
SDUDQ15
SDUDQ14SDUDQ13
SDUDQ12SDUDQ11
SDUDQ10SDUDQ9SDUDQ8VDDO
GNDO
SDUDQ7SDUDQ6SDUDQ5SDUDQ4SDUDQ3
VDDI[ﾋﾟﾝ配置図]

138 137 136 135 134 133 132 131 130 129 128 127 126 125 124 123 122 121 120 119 118 117 116 115 114 113 112 111 110 109 108 107 106 105 104 103 102 101 100 99 98 97 96 95 94 93
139

92

140

91

141

90

142

89

143

88

144

87

145

86

146

85

147

84

148

83

149

82

150

81

151

80

152

79

153

78

154

77

155

76

156

75

157

74

ZEN3001F

158
159

73
72

160

71

161

70

162

69

163

68

164

67

165

66

166

65

167

64

168

63

169

62

170

61

171

60

172

59

173

58

174

57

175

56

176

55

177

54

178

53

179

52

180

51

181

50

INDEX

182

49

183

48

184

47
1

2

3

4

5

6

7

8

GNDI
SDUDQ2SDUDQ1SDUDQ0VDDO
GNDO
SDLDQ15SDLDQ14SDLDQ13SDLDQ12SDLDQ11SDLDQ10SDLDQ9SDLDQ8
VDDI
GNDI
VDDO
GNDO
SDLDQ7SDLDQ6SDLDQ5SDLDQ4SDLDQ3SDLDQ2SDLDQ1SDLDQ0VDDO
GNDO
SDCKEOUTSDDQMOUT
SDWEOUTSDCASOUTSDRASOUT
SDCSOUTSDBAOUT1SDBAOUT0
VDDI
GNDI
SDAOUT13
SDAOUT12SDAOUT11
SDAOUT10
SDAOUT9SDAOUT8
VDDO
AUSEOUT47

9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46

SCLKMODEAUSEIN2
AUSEIN3
AUSEIN4
AUSEIN5
GND0
AUSEIN7
AUSEIN8VDD0SCLKMODEBGNDM
VDDM
SCLKCHGOVDDAGNDARESETBIN
GNDI
VDDI
PCLKMODEBDCLKINAUSEOUT21
DCLKO
DVSYNCOUTDHSYNCOUT
DDEOUTDGDOUT0
DGDOUT1
DGDOUT2
DGDOUT3
DGDOUT4
DGDOUT5
DGDOUT6
DGDOUT7
GND0
VDD0
SDCLKOUTSDAOUT0
SDAOUT1SDAOUT2SDAOUT3SDAOUT4SDAOUT5SDAOUT6SDAOUT7
GNDO
AUSEOUT46

AUSEOUT139
GNDI
PCLKINPCLKOUT
VDDI
MDQ0
MDQ1
MDQ2
MDQ3
MDQ4
MDQ5
MDQ6
MDQ7
MDQ8
MDQ9
MDQ10
MDQ11
MDQ12
MDQ13
MDQ14
MDQ15
GNDO
MCLKINVDDO
MDMAREQOUTMDMAAKINMWAITBOUTMINTBOUT
MAIN0
MAIN1
MAIN2
MAIN3
MAIN4
MAIN5
MAIN6
MAIN7
MAIN8
MAIN9
MCSBINMRDBINMWRBINGNDI
SCLKINSCLKOUTVDDI
AUSEOUT184

4(MZEN3001FJ06I)ZENIC INC.

ZEN3001F[端子ｱｻｲﾝ表]
Pin No. Pin Name
1 SCLKMODE
2 AUSEIN2
3 AUSEIN3
4 AUSEIN4
5 AUSEIN5
6 GNDO
7 AUSEIN7
8 AUSEIN8
9 VDDO
10 SCLKMODEB
11 GNDM
12 VDDM
13 SCLKCHGO
14 VDDA
15 GNDA
16 RESETBIN
17 GNDI
18 VDDI
19 PCLKMODEB
20 DCLKIN
21 AUSEOUT21
22 DCLKO
23 DVSYNCOUT
24 DHSYNCOUT
25 DDEOUT
26 DGDOUT0
27 DGDOUT1
28 DGDOUT2
29 DGDOUT330 DGDOUT4
31 DGDOUT5
32 DGDOUT6
33 DGDOUT7
34 GNDO
35 VDDO36 SDCLKOUT
37 SDAOUT0
38 SDAOUT1
39 SDAOUT240 SDAOUT341 SDAOUT442 SDAOUT543 SDAOUT6
44 SDAOUT745 GNDO46 AUSEOUT46

Dir.
Buffer Characteristic
I
3.3V CMOS Interface Input BufferI
3.3V CMOS Interface Input Buffer(Use "L" level only)I
3.3V CMOS Interface Input Buffer(Use "L" level only)I
3.3V CMOS Interface Input Buffer(Use "L" level only)I
3.3V CMOS Interface Input Buffer(Use "L" level only)G
IO GND(Paired VDDO)
I
3.3V CMOS Shumitt Interface Input BufferI
3.3V CMOS Shumitt Interface Input BufferP
3.3V(IO) VCC(Paired GNDO)
I
3.3V CMOS Interface Input Buffer
GCore GND(Paired VDDM)
P
2.5V(Core) VCC(Paired GNDM)‑
LPF for SCLK PLL
P
2.5V(Analog) VCC(Paired GNDA)
G
Analog GND(Paired VDDA)
I
3.3V CMOS Shumitt Interface Input Buffer
GCore GND(Paired VDDI)
P
2.5V(Core) VCC(Paired GNDI)
I
3.3V CMOS Interface Input BufferI
3.3V CMOS Shumitt Interface Input BufferO
3.3V CMOS Interface Output Buffer(IOL=3mA)
O
3.3V CMOS Interface Output Buffer(IOL=6mA)
O
3.3V CMOS Interface Output Buffer(IOL=3mA)
O
3.3V CMOS Interface Output Buffer(IOL=3mA)
O
3.3V CMOS Interface Output Buffer(IOL=3mA)
O
3.3V CMOS Interface Output Buffer(IOL=3mA)
O
3.3V CMOS Interface Output Buffer(IOL=3mA)
O
3.3V CMOS Interface Output Buffer(IOL=3mA)
O
3.3V CMOS Interface Output Buffer(IOL=3mA)
O
3.3V CMOS Interface Output Buffer(IOL=3mA)
O
3.3V CMOS Interface Output Buffer(IOL=3mA)
O
3.3V CMOS Interface Output Buffer(IOL=3mA)
O
3.3V CMOS Interface Output Buffer(IOL=3mA)
G
IO GND(Paired VDDO)
P
3.3V(IO) VCC(Paired GNDO)
O
3.3V CMOS Interface Output Buffer(IOL=6mA)
O
3.3V CMOS Interface Output Buffer(IOL=6mA)
O
3.3V CMOS Interface Output Buffer(IOL=6mA)
O
3.3V CMOS Interface Output Buffer(IOL=6mA)
O
3.3V CMOS Interface Output Buffer(IOL=6mA)
O
3.3V CMOS Interface Output Buffer(IOL=6mA)
O
3.3V CMOS Interface Output Buffer(IOL=6mA)
O
3.3V CMOS Interface Output Buffer(IOL=6mA)
O
3.3V CMOS Interface Output Buffer(IOL=6mA)
G
IO GND(Paired VDDO)
O
3.3V CMOS Interface Output Buffer(IOL=3mA)

5(MZEN3001FJ06I)ZENIC INC.

ZEN3001F
Pin No. Pin Name
47 AUSEOUT47
48 VDDO49 SDAOUT850 SDAOUT951 SDAOUT1052 SDAOUT1153 SDAOUT1254 SDAOUT13
55 GNDI
56 VDDI
57 SDBAOUT058 SDBAOUT159 SDCSOUT
60 SDRASOUT
61 SDCASOUT
62 SDWEOUT
63 SDDQMOUT
64 SDCKEOUT
65 GNDO
66 VDDO
67 SDLDQ0
68 SDLDQ1
69 SDLDQ2
70 SDLDQ3
71 SDLDQ472 SDLDQ573 SDLDQ6
74 SDLDQ775 GNDO
76 VDDO77 GNDI
78 VDDI
79 SDLDQ880 SDLDQ981 SDLDQ10
82 SDLDQ11
83 SDLDQ1284 SDLDQ13
85 SDLDQ14
86 SDLDQ15
87 GNDO
88 VDDO89 SDUDQ0
90 SDUDQ1
91 SDUDQ2
92 GNDI

Dir.
Buffer Characteristic
O
3.3V CMOS Interface Output Buffer(IOL=3mA)
P
3.3V(IO) VCC(Paired GNDO)
O
3.3V CMOS Interface Output Buffer(IOL=6mA)
O
3.3V CMOS Interface Output Buffer(IOL=6mA)
O
3.3V CMOS Interface Output Buffer(IOL=6mA)
O
3.3V CMOS Interface Output Buffer(IOL=6mA)
O
3.3V CMOS Interface Output Buffer(IOL=6mA)
O
3.3V CMOS Interface Output Buffer(IOL=6mA)
G
Core GND(Paired VDDI)
P
2.5V(Core) VCC(Paired GNDI)
O
3.3V CMOS Interface Output Buffer(IOL=6mA)
O
3.3V CMOS Interface Output Buffer(IOL=6mA)
O
3.3V CMOS Interface Output Buffer(IOL=6mA)
O
3.3V CMOS Interface Output Buffer(IOL=6mA)
O
3.3V CMOS Interface Output Buffer(IOL=6mA)
O
3.3V CMOS Interface Output Buffer(IOL=6mA)
O
3.3V CMOS Interface Output Buffer(IOL=6mA)
O
3.3V CMOS Interface Output Buffer(IOL=6mA)
G
IO GND(Paired VDDO)
P
3.3V(IO) VCC(Paired GNDO)
B
3.3V CMOS Interface Input with Pullup 50KΩ & Output Buffer(IOL=6mA)
B
3.3V CMOS Interface Input with Pullup 50KΩ & Output Buffer(IOL=6mA)
B
3.3V CMOS Interface Input with Pullup 50KΩ & Output Buffer(IOL=6mA)
B
3.3V CMOS Interface Input with Pullup 50KΩ & Output Buffer(IOL=6mA)
B
3.3V CMOS Interface Input with Pullup 50KΩ & Output Buffer(IOL=6mA)
B
3.3V CMOS Interface Input with Pullup 50KΩ & Output Buffer(IOL=6mA)
B
3.3V CMOS Interface Input with Pullup 50KΩ & Output Buffer(IOL=6mA)
B
3.3V CMOS Interface Input with Pullup 50KΩ & Output Buffer(IOL=6mA)
G
IO GND(Paired VDDO)
P
3.3V(IO) VCC(Paired GNDO)GCore GND(Paired VDDI)
P
2.5V(Core) VCC(Paired GNDI)
B
3.3V CMOS Interface Input with Pullup 50KΩ & Output Buffer(IOL=6mA)
B
3.3V CMOS Interface Input with Pullup 50KΩ & Output Buffer(IOL=6mA)
B
3.3V CMOS Interface Input with Pullup 50KΩ & Output Buffer(IOL=6mA)
B
3.3V CMOS Interface Input with Pullup 50KΩ & Output Buffer(IOL=6mA)
B
3.3V CMOS Interface Input with Pullup 50KΩ & Output Buffer(IOL=6mA)
B
3.3V CMOS Interface Input with Pullup 50KΩ & Output Buffer(IOL=6mA)
B
3.3V CMOS Interface Input with Pullup 50KΩ & Output Buffer(IOL=6mA)
B
3.3V CMOS Interface Input with Pullup 50KΩ & Output Buffer(IOL=6mA)
G
IO GND(Paired VDDO)
P
3.3V(IO) VCC(Paired GNDO)
B
3.3V CMOS Interface Input with Pullup 50KΩ & Output Buffer(IOL=6mA)
B
3.3V CMOS Interface Input with Pullup 50KΩ & Output Buffer(IOL=6mA)
B
3.3V CMOS Interface Input with Pullup 50KΩ & Output Buffer(IOL=6mA)
G
Core GND(Paired VDDI)

6(MZEN3001FJ06I)ZENIC INC.

ZEN3001F
Pin No. Pin Name
93 VDDI
94 SDUDQ3
95 SDUDQ4
96 SDUDQ5
97 SDUDQ6
98 SDUDQ7
99 GNDO100 VDDO
101 SDUDQ8
102 SDUDQ9
103 SDUDQ10
104 SDUDQ11
105 SDUDQ12
106 SDUDQ13
107 SDUDQ14
108 SDUDQ15
109 GNDO
110 VDDO
111 AUSEIN111
112 PCLKMODE
113 GNDM
114 VDDM
115 PCLKCHGO
116 VDDA
117 GNDA
118 GNDI
119 VDDI
120 PCLKO
121 PORTC3
122 PORTC2
123 PORTC1
124 PORTC0
125 POGDIN7
126 POGDIN6
127 POGDIN5
128 POGDIN4
129 POGDIN3
130 POGDIN2
131 POGDIN1
132 POGDIN0
133 SYNCIO134 HSYNCIO
135 VSYNCIO136 GNDO
137 VDDO
138 AUSEOUT138

Dir.
Buffer CharacteristicP
2.5V(Core) VCC(Paired GNDI)
B
3.3V CMOS Interface Input with Pullup 50KΩ & Output Buffer(IOL=6mA)
B
3.3V CMOS Interface Input with Pullup 50KΩ & Output Buffer(IOL=6mA)
B
3.3V CMOS Interface Input with Pullup 50KΩ & Output Buffer(IOL=6mA)
B
3.3V CMOS Interface Input with Pullup 50KΩ & Output Buffer(IOL=6mA)
B
3.3V CMOS Interface Input with Pullup 50KΩ & Output Buffer(IOL=6mA)
G
IO GND(Paired VDDO)
P
3.3V(IO) VCC(Paired GNDO)
B
3.3V CMOS Interface Input with Pullup 50KΩ & Output Buffer(IOL=6mA)
B
3.3V CMOS Interface Input with Pullup 50KΩ & Output Buffer(IOL=6mA)
B
3.3V CMOS Interface Input with Pullup 50KΩ & Output Buffer(IOL=6mA)
B
3.3V CMOS Interface Input with Pullup 50KΩ & Output Buffer(IOL=6mA)
B
3.3V CMOS Interface Input with Pullup 50KΩ & Output Buffer(IOL=6mA)
B
3.3V CMOS Interface Input with Pullup 50KΩ & Output Buffer(IOL=6mA)
B
3.3V CMOS Interface Input with Pullup 50KΩ & Output Buffer(IOL=6mA)
B
3.3V CMOS Interface Input with Pullup 50KΩ & Output Buffer(IOL=6mA)
G
IO GND(Paired VDDO)
P
3.3V(IO) VCC(Paired GNDO)
I
3.3V CMOS Interface Input Buffer with Pulldown 50KΩI
3.3V CMOS Interface Input Buffer
GCore GND(Paired VDDM)
P
2.5V(Core) VCC(Paired GNDM)‑
LPF for PCLK PLL
P
2.5V(Analog) VCC(Paired GNDA)
G
Analog GND(Paired VDDA)
GCore GND(Paired VDDI)
P
2.5V(Core) VCC(Paired GNDI)
O
3.3V CMOS Interface Output Buffer(IOL=6mA)
O
3.3V CMOS Interface Output Buffer(IOL=6mA)
O
3.3V CMOS Interface Output Buffer(IOL=6mA)
O
3.3V CMOS Interface Output Buffer(IOL=6mA)
O
3.3V CMOS Interface Output Buffer(IOL=6mA)
I
3.3V CMOS Interface Input BufferI
3.3V CMOS Interface Input BufferI
3.3V CMOS Interface Input BufferI
3.3V CMOS Interface Input BufferI
3.3V CMOS Interface Input BufferI
3.3V CMOS Interface Input BufferI
3.3V CMOS Interface Input BufferI
3.3V CMOS Interface Input Buffer
B
3.3V CMOS Interface Input & Output Buffer(IOL=6mA)
B
3.3V CMOS Interface Input & Output Buffer(IOL=6mA)
B
3.3V CMOS Interface Input & Output Buffer(IOL=6mA)
G
IO GND(Paired VDDO)
P
3.3V(IO) VCC(Paired GNDO)
O
3.3V CMOS Interface Output Buffer(IOL=3mA)

7(MZEN3001FJ06I)ZENIC INC.

ZEN3001F
Pin No. Pin Name
139 AUSEOUT139
140 GNDI
141 PCLKIN
142 PCLKOUT
143 VDDI
144 MDQ0
145 MDQ1
146 MDQ2
147 MDQ3
148 MDQ4149 MDQ5150 MDQ6
151 MDQ7
152 MDQ8
153 MDQ9154 MDQ10
155 MDQ11
156 MDQ12
157 MDQ13
158 MDQ14
159 MDQ15
160 GNDO
161 MCLKIN
162 VDDO
163 MDMAREQOUT
164 MDMAAKIN
165 MWAITBOUT
166 MINTBOUT
167 MAIN0
168 MAIN1
169 MAIN2170 MAIN3
171 MAIN4172 MAIN5173 MAIN6174 MAIN7175 MAIN8176 MAIN9177 MCSBIN
178 MRDBIN
179 MWRBIN
180 GNDI
181 SCLKIN
182 SCLKOUT
183 VDDI
184 AUSEOUT184

Dir.
Buffer Characteristic
O
3.3V CMOS Interface Output Buffer(IOL=3mA)
G
Core GND(Paired VDDI)
I
Input Buffer(For Oscillator)
O
Output Buffer (For Oscillator)P
2.5V(Core) VCC(Paired GNDI)
B
3.3V CMOS Interface Input & Output Buffer(IOL=6mA)
B
3.3V CMOS Interface Input & Output Buffer(IOL=6mA)
B
3.3V CMOS Interface Input & Output Buffer(IOL=6mA)
B
3.3V CMOS Interface Input & Output Buffer(IOL=6mA)
B
3.3V CMOS Interface Input & Output Buffer(IOL=6mA)
B
3.3V CMOS Interface Input & Output Buffer(IOL=6mA)
B
3.3V CMOS Interface Input & Output Buffer(IOL=6mA)
B
3.3V CMOS Interface Input & Output Buffer(IOL=6mA)
B
3.3V CMOS Interface Input & Output Buffer(IOL=6mA)
B
3.3V CMOS Interface Input & Output Buffer(IOL=6mA)
B
3.3V CMOS Interface Input & Output Buffer(IOL=6mA)
B
3.3V CMOS Interface Input & Output Buffer(IOL=6mA)
B
3.3V CMOS Interface Input & Output Buffer(IOL=6mA)
B
3.3V CMOS Interface Input & Output Buffer(IOL=6mA)
B
3.3V CMOS Interface Input & Output Buffer(IOL=6mA)
B
3.3V CMOS Interface Input & Output Buffer(IOL=6mA)
G
IO GND(Paired VDDO)
I
3.3V CMOS Shumitt Interface Input BufferP
3.3V(IO) VCC(Paired GNDO)
O
3.3V CMOS Interface Output Buffer(IOL=6mA)
I
3.3V CMOS Interface Input
O
3.3V CMOS Interface Output Buffer(IOL=6mA)
O
3.3V CMOS Interface Output Buffer(IOL=6mA)
I
3.3V CMOS Interface Input BufferI
3.3V CMOS Interface Input BufferI
3.3V CMOS Interface Input BufferI
3.3V CMOS Interface Input BufferI
3.3V CMOS Interface Input BufferI
3.3V CMOS Interface Input BufferI
3.3V CMOS Interface Input BufferI
3.3V CMOS Interface Input BufferI
3.3V CMOS Interface Input BufferI
3.3V CMOS Interface Input BufferI
3.3V CMOS Interface Input BufferI
3.3V CMOS Interface Input BufferI
3.3V CMOS Interface Input Buffer
GCore GND(Paired VDDI)
I
Input Buffer(For Oscillator)
O
Output Buffer (For Oscillator)P
2.5V(Core) VCC(Paired GNDI)
O
3.3V CMOS Interface Output Buffer(IOL=3mA)

8(MZEN3001FJ06I)ZENIC INC.

ZEN3001F[基本端子説明]
Pin数
端子分類
21 ｸﾞﾗﾌｨｯｸﾃﾞｰﾀ入力I/F

13 ｸﾞﾗﾌｨｯｸﾃﾞｰﾀ出力I/F

55 SDRAMI/F

34 ﾏｲｺﾝI/F

6 ﾁｯﾌﾟ制御

13 ﾃｽﾄ42 電源

端子名
VSYNCIOHSYNCIOSYNCIOP0GDIN0〜7
PORTC0〜3
PCLKINPCLKOUTPCLKCHGOPCLKO
PCLKMODEBPCLKMODEDVSYNCOUTDHSYNCOUT
DDEOUTDGDOUT0〜7
DCLKINDCLKOSDCSOUTSDRASOUTSDCASOUT
SDWEOUTSDDQMOUT
SDCKEOUTSDCLKOUTSDAOUT0〜13
SDBAOUT0〜1
SDLDQ0〜15
SDUDQ0〜15
MCSBINMWRBINMRDBIN
MAIN0〜9
MDQ0〜15
MDMAREQOUTMDMAAKINMWAITBOUTMINTBOUTMCLKINRESETBIN
SCLKINSCLKCHGOSCLKOUTSCLKMODEBSCLKMODEAUSEIN2
AUSEIN3
AUSEIN4
AUSEIN5
AUSEIN7
AUSEIN8AUSEIN111
AUSEOUT*
VDDO
GNDO
VDDI
GNDI
VDDM、VDDA
GNDM､GNDA

Dir 初期値
機能
B‑
VSYNC信号入出力
B‑
HSYNC信号入出力
B‑
ﾃﾞｰﾀｲﾈｰﾌﾞﾙ信号入出力
I‑
ｸﾞﾗﾌｨｯｸﾃﾞｰﾀ入力(ﾎﾟｰﾄ0)
O
L
入力ﾎﾟｰﾄ制御/ﾃｽﾄ出力I‑
入力ﾃﾞｰﾀ同期ｸﾛｯｸ入力
O *PCLKIN 入力ﾃﾞｰﾀ同期ｸﾛｯｸ出力‑‑
PCLKPLL用Low Pass Filter接続端子
O PCLKIN ﾏｽﾀｰﾓｰﾄﾞ時入力ﾃﾞｰﾀ同期用ｸﾛｯｸ出力
I‑
ﾋﾟｸﾁｬｰｸﾛｯｸ選択信号1(L:PLL/H:ｽﾙｰ)I‑
ﾋﾟｸﾁｬｰｸﾛｯｸ選択信号2(L:ｽﾙｰ/H:PLL)OL
VSYNC信号出力
O
L
HSYNC信号出力
O
L
ﾃﾞｰﾀｲﾈｰﾌﾞﾙ信号出力
O
L
ｸﾞﾗﾌｨｯｸﾃﾞｰﾀ出力
I‑
表示用ｸﾛｯｸ入力
O DCLKIN 表示用出力ｸﾛｯｸO
H
SDRAMへのﾁｯﾌﾟｾﾚｸﾄ出力O
H
SDRAMへのRAS出力OH
SDRAMへのCAS出力O
H
SDRAMへのWE出力O
H
SDRAMへのDINﾏｽｸ/出力ﾃﾞｨｾｰﾌﾞﾙ出力O
H
SDRAMへのｸﾛｯｸｲﾈｰﾌﾞﾙ出力
O
L
SDRAMへのｸﾛｯｸ出力
O
L
SDRAMへのｱﾄﾞﾚｽ出力0〜13
O
L
SDRAMへのﾊﾞﾝｸ出力
B‑
SDRAMへの下位ﾃﾞｰﾀ入出力
B‑
SDRAMへの上位ﾃﾞｰﾀ入出力I‑
ﾁｯﾌﾟｾﾚｸﾄ入力(ｱｸﾃｨﾌﾞ"L")I‑
ﾗｲﾄｲﾈｰﾌﾞﾙ入力(ｱｸﾃｨﾌﾞ"L")I‑
ﾘｰﾄﾞｲﾈｰﾌﾞﾙ入力(ｱｸﾃｨﾌﾞ"L")I‑
ｱﾄﾞﾚｽ入力
B‑
ﾃﾞｰﾀ入出力OH
DMAﾘｸｴｽﾄ出力I‑
DMAｱｸﾉﾘｯｼﾞ入力
O
H
WAIT出力O
H
割り込み出力I‑
ﾏｲｺﾝｸﾛｯｸ入力
I‑
ﾘｾｯﾄ入力(ｱｸﾃｨﾌﾞ"L")I‑
ｼｽﾃﾑｸﾛｯｸ入力‑‑
SCLKPLL用Low Pass Filter接続端子
O *SCLKIN ｼｽﾃﾑｸﾛｯｸ出力
I‑
ｼｽﾃﾑｸﾛｯｸ選択信号1(L:PLL/H:ｽﾙｰ)I‑
ｼｽﾃﾑｸﾛｯｸ選択信号2(L:ｽﾙｰ/H:PLL)
I
‑
"L"固定
I
‑
"L"固定
I
‑
"L"固定
I
‑
"L"固定
I
‑
10kΩの抵抗でﾌﾟﾙｱｯﾌﾟ願います。
I‑
10kΩの抵抗でﾌﾟﾙｱｯﾌﾟ願います。
I
‑
"L"固定
O
‑
不定
P
‑
周辺用電源(3.3V)
G‑
周辺用GND
ｺｱおよびｱﾅﾛｸﾞGNDとは分離して使用されることを推奨します。
P‑
ｺｱ用電源(2.5V)
ｱﾅﾛｸﾞ電源とは分離して使用されることを推奨します。
G‑
ｺｱ用GND
周辺用およびｱﾅﾛｸﾞGNDとは分離して使用されることを推奨します。
P‑
ｱﾅﾛｸﾞ用電源(2.5V)
VDDIとは分離して使用されることを推奨します。
G‑
ｱﾅﾛｸﾞ用GND
GNDI,GNDOとは分離して使用されることを推奨します。

動作周波数 外部負荷
60Hz
50p
15KHz
50p
15KHz
50p
13.5MHz
13.5MHz
20p
27MHz
27MHz
10p
27MHz
DC
DC
60Hz
15KHz
15KHz
13.5MHz
27MHz
27MHz
23MHz
23MHz
23MHz
23MHz
23MHz
23MHz
46MHz
23MHz
23MHz
23MHz
23MHz
33MHz
33MHz
33MHz
17MHz
17MHz
17MHz
17MHz
5MHz
5MHz
33MHz

50p
30p
30p
30p
30p
30p
30p
30p
30p
30p
30p
30p
30p
30p
30p
30p
30p

100p
30p
30p
30p

20/40MHz
20MHz
DC
DC

10p

*表中
(初期値欄)‑:入力又は不定
L:"L"出力
H:"H"出力*ｸﾛｯｸ端子名:ｸﾛｯｸ端子入力の反転出力(動作周波数)
基本設定使用時の暫定周波数で､動作の限界及び内容を示すものではありません｡(外部負荷)
基本使用時の標準最大負荷容量で､動作の限界を示すものではありません｡

9(MZEN3001FJ06I)ZENIC INC.

ZEN3001F[電気的特性]○絶対最大定格（GNDI=GNDO=GNDA=0V)
記号
項目

条件

定格値
最小

VDDI
VDDO
VDDA
VI
VO
IO
TST

ﾛｼﾞｯｸ電源電圧
周辺電源電圧ｱﾅﾛｸﾞ電源電圧
入力電圧
出力電圧
出力電流
保存周囲温度

‑0.3
‑0.3
‑0.3
‑0.5
‑0.5
‑40

単位
最大

3.0
4.0
3.0
VDDO+0.5
VDDO+0.5
20
150

V
V
V
V
V
mA
℃

各項目のうちいずれか１項目且つ瞬間でも絶対最大定格を超えるとデバイスを破壊する可能性があります。必ず上記定格値を超えない範囲で使用願います。
○推奨動作範囲(特に指定がない場合はVDDI=VDDA=2.5V±0.2V､VDDO=3.3V±0.3V､TA=0〜70℃､GND*=0V)
記号
項目
条件
定格値
単位
最小
最大
VDDI
ﾛｼﾞｯｸ電源電圧
2.3
2.7
V
VDDO
周辺電源電圧
3.0
3.6
V
VDDA
ｱﾅﾛｸﾞ電源電圧
2.3
2.7
V
VIH̲N
"H"入力電圧(ﾉｰﾏﾙ)
2.2
VDDO+0.3
V
VIL̲N"L"入力電圧(ﾉｰﾏﾙ)
‑0.3
0.8
V
VT+
"H"ﾄﾘｶﾞ電圧(ｼｭﾐｯﾄ)
1.4
2.7
V
VT‑
"L"ﾄﾘｶﾞ電圧(ｼｭﾐｯﾄ)
0.6
1.8
V
VTH
ﾋｽﾃﾘｼｽ電圧(ｼｭﾐｯﾄ)
0.3
V
TT̲N
入力遷移時間(ﾉｰﾏﾙ)
30
ns
TT̲S
入力遷移時間(ｼｭﾐｯﾄ)
1
ms
FR̲M
入力周波数(MCLKIN)
1
40
MHz
FR̲P
入力周波数(PCLKIN)
20
30
MHz
FR̲D
入力周波数(DCLKIN)
20
30
MHz
FR̲S1
入力周波数(SCLKIN)
PLL使用時
15
20
MHz
FR̲S2
入力周波数(SCLKIN)PLL未使用時
FR̲P or FR̲D 40
MHz
0
70
℃
TA
動作周囲温度(Note)
GND*=GNDI,GNDA,GNDO○電気的特性特に指定がない場合はVDDI=VDDA=2.5V±0.2V､VDDO=3.3V±0.3V､TA=0〜70℃､GND*=0V)
記号
項目
条件
定格値
最小
最大
IL
入力ﾘｰｸ電流VI=GNDO or VI=VDDO±5IOZ
出力ﾘｰｸ電流±5VOH2(3mA) "H"出力電圧2(3m系)
IOH=‑3mA
VDDO‑0.4
VOL2(3mA) "L"出力電圧2(3m系)
IOL=3mA
0.4
VOH3(6mA) "H"出力電圧3(6m系)
IOH=‑6mA
VDDO‑0.4
VOL3(6mA) "L"出力電圧3(6m系)
IOL=6mA
0.4
RIU
ﾌﾟﾙｱｯﾌﾟ入力抵抗
VI=GNDO
30
120
RID
ﾌﾟﾙﾀﾞｳﾝ入力抵抗
VI=VDDO30120
PAVE
平均消費電力VDDI=VDDA=2.5,VDDO=3.3
600
FR̲*=MAX､ﾌﾙ演算ON
CI
入力端子容量f=1MHz,VDDO=0V
8CO
出力端子容量f=1MHz,VDDO=0V
8
f=1MHz,VDDO=0V
8CIO
入出力端子容量(Note)
GND*=GNDI,GNDA,GNDO
FR̲*=FR̲M,FR̲P,FR̲D,FR̲S2

10

単位
uA
uA
V
V
V
V
KΩ
KΩ
mW
pF
pF
pF

(MZEN3001FJ06I)ZENIC INC.

ZEN3001F[AC特性ﾀｲﾐﾝｸﾞﾁｬｰﾄ]●ﾏｲｺﾝﾘｰﾄﾞ動作ﾀｲﾐﾝｸﾞﾁｬｰﾄ
ﾏｲｺﾝｱｸｾｽｽﾃｰﾄ

T1

基本ｱｸｾｽｻｲｸﾙ
TWE
TWE

TWI

TWE

T2

T1

TWI

Thr(CSB)

Twhr(CSB)

TWE

TWE

Tcr

MCLKIN
Tsur(CSB)MCSBIN
Tsur(MA)Thr(MA)

ADDn

MAIN9〜0

ADDn+1

Twl(RDB)

Twh(RDB)MRDBIN
Ta(RDB‑WAITB )Twr(WAITB )MWAITBOUT(negative設定)

Ta(RDB‑DQ)

Tv(DQ)Tw(DQ)Tolz

Tohz

MDQ15〜0(OUT)

ﾘｰﾄﾞﾃﾞｰﾀ●ﾏｲｺﾝﾗｲﾄ動作ﾀｲﾐﾝｸﾞﾁｬｰﾄ
ﾏｲｺﾝｱｸｾｽｽﾃｰﾄ

T1

基本ｱｸｾｽｻｲｸﾙ
TWE
TWE

TWI

TWE

T2

T1

TWI

ThwCSB)

Twhw(CSB)

TWE

TWE

Tcw

MCLKIN
Tsuw(CSB)MCSBIN
Tsuw(MA)

Thw(MA)

ADDn

MAIN9〜0

ADDn+1

Twl(WRB)

Twh(WRB)

MWRBIN
Ta(WRB‑WAITB )MWAITBOUT(negative設定)
MDQ15〜0(IN)

Tww(WAITB )Tsd(WDAT)Th(WDAT)ﾗｲﾄﾃﾞｰﾀ●DMA動作ﾀｲﾐﾝｸﾞﾁｬｰﾄ(ﾘｰﾄﾞ):ﾗｲﾄｱｸｾｽ時も各種ﾀｲﾐﾝｸﾞは同じ
ﾏｲｺﾝｱｸｾｽｽﾃｰﾄ

T1

基本ｱｸｾｽｻｲｸﾙ
TWE
TWE

TWI

TWE

T2

T1

TWI

Tcr

MCLKINMDMAREQOUT(negative設定)

Ta(DMAREQ)
Tw1(DMAREQ)
Tw2(DMAREQ)
Tsu1(DMAACK)MDMAAKIN(negative設定)
MCSBINTa(DMAREQ)

Tsu2(DMAACK)Th(DMAACK)Twh(DMAACK)

Tsur(CSB)

Thr(CSB)

Twhr(CSB)

Tsur(MA)Thr(MA)

ADDn

MAIN9〜0

ADDn+1

Twl(RDB)MRDBIN
Ta(RDB‑WAITB )Twr(WAITB )MWAITBOUT(negative設定)

Ta(RDB‑DQ)

Tv(DQ)Tw(DQ)Tolz

MDQ15〜0(OUT)

Tohz

ﾘｰﾄﾞﾃﾞｰﾀ

11(MZEN3001FJ06I)ZENIC INC.

ZEN3001F●ｸﾛｯｸ系
CLK:
MCLKIN:ﾏｲｺﾝｸﾛｯｸ
PCLKIN:入力画像ｸﾛｯｸ
DCLKIN:出力表示ｸﾛｯｸ
SCLKIN:ｼｽﾃﾑｸﾛｯｸ

Tc(CLK)
Twh(CLK)

Twl(CLK)●入力画像信号系(PLL未使用時)(入力ﾀｲﾐﾝｸﾞ)
PCLKINVSYNCIO(IN)(positive設定)
HSYNCIO(IN)(positive設定)
SYNCIO(IN)(positive設定)
GDIN

Tsu(VSYNC)

Th(VSYNC)

Tsu(HSYNC)

Th(HSYNC)

Tsue(DE)

The(DE)
Tsud(DE)

Tsu(GDIN)(出力ﾀｲﾐﾝｸﾞ)
DCLKO

Th(GDIN)

Ta(PCLKO)
Ta(PVOUT)VSYNCIO(OUT)
Ta(PHOUT)HSYNCIO(OUT)
Ta(PSOUT)SYNCIO(OUT)●出力表示信号系
DCLKIN
Ta(DCLKOUT)

DCLKO
Ta(DVOUT)DVSYNCOUT
Ta(DHOUT)DHSYNCOUT
Ta(DDEOUT)

DDEOUT
Ta(GDOUT)
Tv(GDOUT)DGDOUT●SDRAMI/F信号系(PLL未使用時)
SCLKIN
Ta(SDCLKOUT)

SDCLKOUT
Ta(OUT)

OUT
Tsu(SDQ)

Th(SDQ)

IN
OUT:
IN:

SDCSOUT,SDRASOUT,SDCASOUT,SDWEOUT,SDDQMOUT,SDCKEOUTSDBAOUT1〜0,SDAOUT13〜0,SDLDQ15〜0(OUT),SDUDQ15〜0(OUT)SDLDQ15〜0(IN),SDUDQ15〜0(IN)12(MZEN3001FJ06I)ZENIC INC.

ZEN3001F[ACﾀｲﾐﾝｸﾞｽﾍﾟｯｸ]
記号

ﾘｰﾄﾞｻｲｸﾙ

内容

MIN

MAX

備考

Tcr

ﾘｰﾄﾞｻｲｸﾙﾀｲﾑ

260.0ns

Tsur(CSB)

CSBｾｯﾄｱｯﾌﾟﾀｲﾑ(RDB↓)

1.0ns

Thr(CSB)

CSBﾎｰﾙﾄﾞﾀｲﾑ(RDB↑)

1.0ns

Tsur(MA)

ｱﾄﾞﾚｽｾｯﾄｱｯﾌﾟﾀｲﾑ(RDB↓)

1.0ns

Thr(MA)

ｱﾄﾞﾚｽﾎｰﾙﾄﾞﾀｲﾑ(RDB↑)

1.0ns

Ta(RDB‑WAITB)WAITBｱｸｾｽﾀｲﾑ(RDB↓)

1MCLK+15.0ns

Twr(WAITB)WAITB出力ﾊﾟﾙｽ幅

7SCLK+1MCLK+15ns

Ta(RDB‑DQ)

ﾃﾞｰﾀｱｸｾｽﾀｲﾑ(RDB↓)

7SCLK+2MCLK+15ns

Tw(DQ)

ﾃﾞｰﾀ出力幅

REG291[4:0]設定値*REG291[15]=1'b0時のREG291[4:0]で変更可

Tv(DQ)

ﾃﾞｰﾀ有効期間

3ns*REG291[15]=1'b1,1'b0時はREG291[4:0]による

Tolz

低ｲﾝﾋﾟｰﾀﾞﾝｽｱｸｾｽﾀｲﾑ

6SCLK+1MCLK

Tohz

高ｲﾝﾋﾟｰﾀﾞﾝｽｱｸｾｽﾀｲﾑ

Twl(RDB)

RDB出力ﾊﾟﾙｽ幅

7SCLK+3MCLK

Twh(RDB)
Twhr(CSB)RDB"H"幅ﾘｰﾄﾞｻｲｸﾙCSB"H"幅1SCLK+2.0ns
1MCLK

15.0nsREG291[9:5]で変更可*REG291[15]=1'b1,1'b0時はREG291[4:0]による*MCLK=MCLKIN周期*SCLK=SCLKIN周期(PLL未使用時)/2SCLKIN周期(PLL使用時)

記号

ﾗｲﾄｻｲｸﾙ

MIN

内容

MAX

Tcw

ﾗｲﾄｻｲｸﾙﾀｲﾑ

260.0ns

Tsuw(CSB)

CSBｾｯﾄｱｯﾌﾟﾀｲﾑ(WRB↓)

1.0ns

Thw(CSB)

CSBﾎｰﾙﾄﾞﾀｲﾑ(WRB↑)

1.0ns

Tsuw(MA)

ｱﾄﾞﾚｽｾｯﾄｱｯﾌﾟﾀｲﾑ(WRB↓)

1.0ns

Thw(MA)

ｱﾄﾞﾚｽﾎｰﾙﾄﾞﾀｲﾑ(WRB↑)

1.0ns

Ta(WRB‑WAITB)WAITBｱｸｾｽﾀｲﾑ(WRB↓)

1MCLK+15.0ns

Tww(WAITB)WAITB出力ﾊﾟﾙｽ幅

7SCLK+1MCLK+15ns

Tsd(WDAT)

ﾗｲﾄﾃﾞｰﾀｾｯﾄﾀｲﾑ(WRB↓)

1.5SCLK

Th(WDAT)ﾗｲﾄﾃﾞｰﾀﾎｰﾙﾄﾞﾀｲﾑ(WRB↑)

1.0ns

Twl(WRB)

WRB出力ﾊﾟﾙｽ幅

7SCLK+3MCLK

Twh(WRB)
Twhw(CSB)WRB"H"幅ﾗｲﾄｻｲｸﾙCSB"H"幅1SCLK+2.0ns
1MCLK

備考

REG291[9:5]で変更可*MCLK=MCLKIN周期*SCLK=SCLKIN周期(PLL未使用時)/2SCLKIN周期(PLL使用時)

記号

DMA関連

MIN

内容

MAX

備考

Ta(DMAREQ)

DMAREQｱｸｾｽﾀｲﾑ

15ns

Tw1(DMAREQ)

DMAREQﾊﾟﾙｽ幅1

REG294[6:2]設定値*REG294[7]=1'b1時のREG294[6:2]で変更可

Tw2(DMAREQ)

DMAREQﾊﾟﾙｽ幅2

1.0ns*REG294[7]=1'b0時

Tsu1(DMAACK)DMAREQｾｯﾄｱｯﾌﾟﾀｲﾑ1(MCLK↑)

1.0ns*REG294[7]=1'b0時のTa(DMAREQ)規定ｸﾛｯｸ用

Tsu2(DMAACK)

ｱﾄﾞﾚｽﾎｰﾙﾄﾞﾀｲﾑ(RDB↓)

1.0ns

Th(DMAACK)Twh(DMAACK)

ﾗｲﾄﾃﾞｰﾀﾎｰﾙﾄﾞﾀｲﾑ(RDB↑)DMAACK"H"幅

3.0ns
1SCLK+2.0ns*SCLK=SCLKIN周期(PLL未使用時)/2SCLKIN周期(PLL使用時)

記号

ｸﾛｯｸ関連MIN(ns)MAX(ns)Tc(MCLKIN)

ﾏｲｺﾝｸﾛｯｸ周期

内容

25

1000

Twh(MCLKIN)

ﾏｲｺﾝｸﾛｯｸ"H"ﾊﾟﾙｽ幅

12

400

Twl(MCLKIN)

ﾏｲｺﾝｸﾛｯｸ"L"ﾊﾟﾙｽ幅

12

400

Tc(SCLKIN)

ｼｽﾃﾑｸﾛｯｸ周期

25

1000

Twh(SCLKIN)

ｼｽﾃﾑｸﾛｯｸ"H"ﾊﾟﾙｽ幅

12

400

Twl(SCLKIN)

ｼｽﾃﾑｸﾛｯｸ"L"ﾊﾟﾙｽ幅

12

400

Tc(PCLKIN)

入力画像ｸﾛｯｸ周期

30

1000

Twh(PCLKIN)

入力画像ｸﾛｯｸ"H"ﾊﾟﾙｽ幅

14

400

Twl(PCLKIN)

入力画像ｸﾛｯｸ"L"ﾊﾟﾙｽ幅

14

400

Tc(DCLKIN)

出力表示ｸﾛｯｸ周期

30

1000

Twh(DCLKIN)

出力表示ｸﾛｯｸ"H"ﾊﾟﾙｽ幅

14

400

Twl(DCLKIN)
T(jitta)

出力表示ｸﾛｯｸ"L"ﾊﾟﾙｽ幅
ｸﾛｯｸｼﾞｯﾀ

14

400
0.1

備考

PLL使用時(REG2E2参照)の入力範囲は25NS±2ns

PLL使用時(REG2E0参照)の入力範囲は37NS±2ns

PLL使用時(REG2E1参照)の入力範囲は40NS±2ns*:PLL使用において上記以外の周波数を使用される場合は弊社ｻﾎﾟｰﾄｾﾝﾀｰにご確認願います。

記号

入力I/F関連内容

MIN(ns)MAX(ns)

備考

Ta(PCLKO)

PCLKO遅延時間30

Cout=50pF及び(REG20F[6]=1'h1&&REG2E0[10:8]=3'h0)Ta(PVOUT)VSYNCIO遅延時間30

Cout=50pF及び(REG20F[6]=1'h1&&REG2E0[10:8]=3'h0)

Ta(PHOUT)HSYNCIO遅延時間30

Cout=50pF及び(REG20F[6]=1'h1&&REG2E0[10:8]=3'h0)

Ta(PSOUT)SYNCIO遅延時間30

Cout=50pF及び(REG20F[6]=1'h1&&REG2E0[10:8]=3'h0)

Tsu(VIN)VSYNCｾｯﾄｱｯﾌﾟﾀｲﾑ

Th(VIN)VSYNCﾎｰﾙﾄﾞﾀｲﾑ

5

Tsu(HIN)

HSYNCｾｯﾄｱｯﾌﾟﾀｲﾑ

10

Th(HIN)HSYNCﾎｰﾙﾄﾞﾀｲﾑ

5

Tsue(SIN)

DE(ｲﾈｰﾌﾞﾙ)ｾｯﾄｱｯﾌﾟﾀｲﾑ

10

The(SIN)DE(ｲﾈｰﾌﾞﾙ)ﾎｰﾙﾄﾞﾀｲﾑ

5

Tsud(SIN)

DE(ﾃﾞｨｾｰﾌﾞﾙ)ｾｯﾄｱｯﾌﾟﾀｲﾑ

10

Tsu(GDIN)
Th(GDIN)

ｸﾞﾗﾌｨｯｸﾃﾞｰﾀｾｯﾄｱｯﾌﾟﾀｲﾑ
ｸﾞﾗﾌｨｯｸﾃﾞｰﾀﾎｰﾙﾄﾞﾀｲﾑ

10
5

10

13

(MZEN3001FJ06I)ZENIC INC.

ZEN3001F
記号

出力I/F関連

MIN(ns)MAX(ns)

備考

DCLKO遅延時間30

Cout=50pF及び(REG2E0[10:8]=3'h0)

Ta(DVOUT)DVSYNCOUT遅延時間30

Cout=50pF

Ta(DHOUT)DHSYNCOUT遅延時間30

Cout=50pF

Ta(DDEOUT)

DDEOUT遅延時間30

Cout=50pF

Ta(GDOUT)
Tv(GDOUT)GDOUT遅延時間
GDOUT有効時間30

Cout=50pF
Cout=10pF

記号
SDRAMI/F関連

内容

Ta(DCLKO)

3

内容

Ta(SDCLKOUT)

SDCLKOUT遅延時間

Ta(OUT)SDRAMI/F(OUT)遅延時間

Tsu(SDQ)
Th(SDQ)

SDDQｾｯﾄｱｯﾌﾟﾀｲﾑ
SDDQﾎｰﾙﾄﾞﾀｲﾑ

MIN(ns)MAX(ns)

備考

30

Cout=50pF

30

Cout=50pF

10
5

14

(MZEN3001FJ06I)ZENIC INC.

ZEN3001F[入出力信号説明]●入力信号ｲﾝﾀｰﾌｪｰｽ○Verticel Sequence
REG201[9:0]
VSYNCIOHSYNCIO
REG204[8:0]
REG203[7:0]

SYNCIO(垂直開始ﾀｲﾐﾝｸﾞ調整)
VSYNCIO
REG205[7:0]

受付けVSYNC(内部VSYNC)HSYNCIO

REG203ｶｳﾝﾄ対象外

有効HSYNC(ﾌｨﾙﾀﾘﾝｸﾞ)
VSYNCIOVSYNC対象外
REG205[7:0]

受付けVSYNC(内部VSYNC)HSYNCIO○Horizontal Sequence
REG207[9:0]
HSYNCIO
REG20A[9:0]
REG209[8:0]

内部DE1

水平有効ﾃﾞｰﾀ(@REG200[4:3]=2'h0)

SYNCIO
REG20A[9:0]
REG20A[15:10]

内部DE2

水平有効ﾃﾞｰﾀ(@REG200[4:3]=2'h1)(水平開始ﾀｲﾐﾝｸﾞ調整)
HSYNCIO
REG20B[5:0]

受付けHSYNC(内部HSYNCIN)
CLK̲P(内部入力ｸﾛｯｸ)

REG209ｶｳﾝﾄ対象外(ﾌｨﾙﾀﾘﾝｸﾞ)
HSYNCIOHSYNC対象外
REG20B[5:0]

受付けHSYNC(内部HSYNCIN)
CLK̲P(内部入力ｸﾛｯｸ)○Interlace input Vertical Sequence
ﾃﾞｨｼﾞﾀﾙ第2ﾌｨｰﾙﾄﾞ(EVEN)
(525)

(1)

(2)

(3)

ﾃﾞｨｼﾞﾀﾙ第1ﾌｨｰﾙﾄﾞ(ODD)
(4)

(5)

(6)

(7)

(8)

(9)

(10)

(11)

(12)

(20)

(21)

(22)

(23)

(24)

(25)

(26)

(27)

(28)

(29)

(30)

(1)

(3)

(5)

(7)

(9)

(11)

(13)

(15)

HSYNCIOVSYNCIO(480)

19Line Delay

SYNCIO

ﾃﾞｼﾞﾀﾙ第1ﾌｨｰﾙﾄﾞ(ODD)

ﾃﾞｨｼﾞﾀﾙ第2ﾌｨｰﾙﾄﾞ(EVEN)(259) (260) (261) (262) (263) (264) (265) (266) (267) (268) (269) (270) (271)(279) (280) (281) (282) (283) (284) (285) (286) (287) (289) (290)

HSYNCIOVSYNCIOSYNCIO

(475)

(477)

19Line Delay

(479)

(2)

(4)

(6)

EVEN Field判定箇所

15(MZEN3001FJ06I)ZENIC INC.

(8)

ZEN3001F○入力ﾃﾞｰﾀ基本ﾌｫｰﾏｯﾄ(4:2:2ﾌｫｰﾏｯﾄのみ対応)
SYNCＩOGDIN[7:0]

無効ﾃﾞｰﾀCb0

2画素ﾃﾞｰﾀ
Y0
Cr0

Y1

Cb1
有効ﾃﾞｰﾀ

Y2

Cr1

Y3

Cb2

CLK̲P

○128ｵﾌｾｯﾄ処理(REG200[15:14])
ZEN3001Fでは入力は全て整数で扱いますので必要に応じて128ｵﾌｾｯﾄ処理をかける必要があります(128ｵﾌｾｯﾄ処理) 外部入力＋128=内部処理ﾃﾞｰﾀ○他の入力ﾃﾞｰﾀ処理
2画素ﾃﾞｰﾀの入力順序
ｴﾝﾃﾞｨｱﾝ変更

REG200[8:7]
REG200[6]○入力信号極性VSYNCIO,HSYNCIOSYNC TimePOSISYNC TimeNEGA
ADDRESS TimeSYNCIOPOSIADDRESS Time
NEGA

●出力信号ｲﾝﾀｰﾌｪｰｽ○Verticel Sequence
REG282[9:0]

REG283[4:0]

DVSYNCOUTDHSYNCOUT
REG285[8:0]
REG284[7:0]

DDEOUT○Horizontal Sequence
REG286[9:0]

REG287[7:0]

DHSYNCOUT
REG289[9:0]
REG288[8:0]

DDEOUT○出力ﾃﾞｰﾀ基本ﾌｫｰﾏｯﾄ(4:2:2ﾌｫｰﾏｯﾄのみ対応)
DDEOUTDGDOUT[7:0]

無効ﾃﾞｰﾀCb0

2画素ﾃﾞｰﾀ
Y0
Cr0

Y1

Cb1
有効ﾃﾞｰﾀ

Y2

Cr1

Y3

Cb2

DCLKO

○128ｵﾌｾｯﾄ処理(REG280[15:14])
ZEN3001Fでは入力はと同様出力ﾃﾞｰﾀに対して128ｵﾌｾｯﾄ処理をかける事ができます｡(処理内容は入力と同じ)○他の入力ﾃﾞｰﾀ処理
ｴﾝﾃﾞｨｱﾝ変更

REG280[4]16(MZEN3001FJ06I)ZENIC INC.

ZEN3001F○入力ﾎﾟｰﾄ制御
ZEN3001Fでは前段ﾃﾞﾊﾞｲｽの仕様に合わせ入力信号の同期方式をZEN3001Fが制御するﾏｽﾀｰﾓｰﾄﾞと外部ｿｰｽに合わせる
ｽﾚｰﾌﾞﾓｰﾄﾞがあります｡4台直列制御実施時の接続様相図を以下に示します｡(ﾏｽﾀｰﾓｰﾄﾞ)(4直列接続例)
外部回路例
ﾎﾟｰﾄ0
SYNC(I)PORTC[3:0]GD

P0GDIN[7:0]
ZEN3001F

ﾎﾟｰﾄ3

SYNC(I)

V,H,SYNCIO,PCLKO

GD

ﾏｽﾀｰﾓｰﾄﾞ時のﾎﾟｰﾄ制御接続例(ｽﾚｰﾌﾞﾓｰﾄﾞ)(4直列接続例)
外部回路例
ﾎﾟｰﾄ0
SYNC(O)GD

PORTC[3:0]P0GDIN[7:0]
ZEN3001F

ﾎﾟｰﾄ3

SYNC(O)

V,H,SYNCIO,PCLKO

GD

ｽﾚｰﾌﾞﾓｰﾄﾞ時のﾎﾟｰﾄ制御接続例

17(MZEN3001FJ06I)ZENIC INC.

ZEN3001F[入力ﾏﾙﾁ接続制御仕様]○直列入力制御時の動作仕様
ZEN3001Fでは内蔵した最大4ﾎﾟｰﾄの時分割ｼﾘｱﾗｲｽﾞ制御機能によりﾏﾙﾁ画像処理ｼｽﾃﾑの構築を容易に実現する事ができます｡そのｼｽﾃﾑ構成及び制御方式によって動作が変わりますので注意が必要です。
ｼﾘｱﾗｲｽﾞ制御を行う場合､ｼｽﾃﾑ構成として前述ﾏｽﾀｰﾓｰﾄﾞでの構成を推奨しますが外部ﾃﾞﾊﾞｲｽが仕様的にｽﾚｰﾌﾞ動作できな
い場合､ZEN3001Fをｽﾚｰﾌﾞとしてｼｽﾃﾑを構成する事が可能です｡2ﾎﾟｰﾄをそれぞれのﾓｰﾄﾞで使用する場合の構成例を以下に
示します。
Port0

ZEN3001F
VSYNCIO(O)HSYNCIO(O)

Port0

SW

ZEN3001F
VSYNCIO(I)HSYNCIO(I)PCLKINPCLKO
SW
P0GDIN[7:0]P0GDIN[7:0]

Port1

Port1
PORTC[1:0]

PORTC[1:0](ﾏｽﾀｰﾓｰﾄﾞ時接続例(@REG20F[6]=1'b1))(ｽﾚｰﾌﾞﾓｰﾄﾞ時接続例(@REG20F[6]=1'b0))

ﾏｽﾀｰﾓｰﾄﾞではZEN3001Fから出力される同期信号に複数の外部ｼｽﾃﾑは同期化されますので入力ﾃﾞｰﾀの位相関係は保証されたｼｽﾃﾑを構築できます｡対してｽﾚｰﾌﾞﾓｰﾄﾞではそれぞれのﾃﾞﾊﾞｲｽが独立で動作しますので位相関係が保証できません｡
ZEN3001Fはそのようなｼｽﾃﾑに対してそれぞれの垂直同期信号を起点に各ﾎﾟｰﾄのﾌﾚｰﾑ処理後次の制御ﾎﾟｰﾄに対して同期がとれるまで一定のIdle期間を持つ事により対応しています｡これらの動作の違いによる制御ﾎﾟｰﾄの違いをAuto切り替えﾓｰﾄﾞ(REG20F[5]=1'b1)を例に以下のﾀｲﾑﾁｬｰﾄに示します。
VSYNCIOVSYNC(PORT0)
VSYNC(PORT1)

PORTC[0]PORTC[0]PORTC[1]PORTC[1]Port0制御ﾎﾟｰﾄ

Port1

Port0

Port1

Port0

制御ﾎﾟｰﾄ(ﾏｽﾀｰﾓｰﾄﾞ概略ﾀｲﾐﾝｸﾞﾁｬｰﾄ(REG20F[6]=1'b1))*REG20F[5]=1'b1,REG20E[4:0]=5'h01設定時

Port1

Idle

Port0

Idle

(ｽﾚｰﾌﾞﾓｰﾄﾞ概略ﾀｲﾐﾝｸﾞﾁｬｰﾄ(REG20F[6]=1'b0))*REG20F[5]=1'b1,REG20E[4:0]=5'h01設定時

直列入力制御を実行する際にそのﾎﾟｰﾄ選択方式としてZEN3001Fが自動的に切り替えるｵｰﾄﾓｰﾄﾞとMPUがﾚｼﾞｽﾀ制御にてその制御ﾎﾟｰﾄを指定するﾏﾆｭｱﾙﾓｰﾄﾞがあります。
ｵｰﾄﾓｰﾄﾞでは予めｲﾈｰﾌﾞﾙ設定(REG20F[15:12])された外部ﾎﾟｰﾄを指定した切り替え間隔(REG20E[4:0])で自動的に切り替えます｡ﾏﾆｭｱﾙﾓｰﾄﾞでは選択ﾎﾟｰﾄを指定(REG20F[9:8])する事により切り替えます。
それぞれの処理はRCRｺﾏﾝﾄﾞ(REG295[5]=1'b0)発行から有効でECRｺﾏﾝﾄﾞ(REG295[6]=1'b0)発行まで継続します｡ﾓｰﾄﾞの変
更及び設定の変更は必ずECRｺﾏﾝﾄﾞ発行後行ってください｡発行前に行った場合動作は保証できなくなります｡それぞれのﾓｰﾄﾞでの処理ﾌﾚｰﾑの推移を以下に示します。
<ｵｰﾄﾓｰﾄﾞ>
ex1. REG20F[15:12]=4'h2
REG20E[4:0]=5'h01
ex2. REG20F[15:12]=4'h2
REG20E[4:0]=5'h0A

ECRｺﾏﾝﾄﾞ受付
RCRｺﾏﾝﾄﾞ受付

P0

P2

P0

P3

P0

P0

P2

10ﾌﾚｰﾑ継続

P2

P3

P0

P2

P3

10ﾌﾚｰﾑ継続

P2

P3
P3

10ﾌﾚｰﾑ継続

P0

P0

P3

Idle

P3

Idle

10ﾌﾚｰﾑ継続<ﾏﾆｭｱﾙﾓｰﾄﾞ>
ex1. REG20F[15:12]=4'hC
REG20F[9:8]=2'h0

ECRｺﾏﾝﾄﾞ受付(REG20F[9:8]=2'h1変更)
RCRｺﾏﾝﾄﾞ受付

RCRｺﾏﾝﾄﾞ受付

P0

P0

P0

Idle

P1

P1

P1

ECRｺﾏﾝﾄﾞ受付(REG20F[9:8]=2'h0変更)
RCRｺﾏﾝﾄﾞ受付

P1

Idle

P0

P0

P0

P0

ﾎﾟｰﾄ選択方式別処理ﾌﾚｰﾑ推移例

18(MZEN3001FJ06I)ZENIC INC.

ZEN3001F
直列入力制御時の処理に関して表示処理及びｾﾝｼﾝｸﾞ処理の処理ﾌﾚｰﾑ概要を以下に説明します。
(4ﾎﾟｰﾄ直列入力制御時の代表処理例)
ｼﾝｸﾞﾙﾌﾚｰﾑｾﾝｼﾝｸﾞ､表示(CASE1:等間隔切替)

PORT0
PORT1
PORT2
PORT3

PORT0
PORT1
PORT2
PORT3
(ｵｰﾄﾓｰﾄﾞ)
制御手順①ECR(REG295[6]=1'b0)発行②割り込み(ECR解除確認)③Autoﾓｰﾄﾞｲﾈｰﾌﾞﾙ(REG20F[5])④PORTｲﾈｰﾌﾞﾙ(REG20F[15:12])(複数ﾎﾟｰﾄ)⑤ﾎﾟｰﾄ変更間隔設定(REG20E[4:0])(REG20E[4:0]!=5'h00)⑥RCR(REG295[5]=1'b0)発行

ｾﾝｼﾝｸﾞ､表示処理(ｽﾚｰﾌﾞﾓｰﾄﾞ)
対象ﾌﾚｰﾑ
有効ﾌﾚｰﾑ
処理ｲﾝﾀｰﾊﾞﾙ1(次ﾎﾟｰﾄ間)ｼﾝｸﾞﾙﾌﾚｰﾑｾﾝｼﾝｸﾞ､表示(CASE2:ﾎﾟｰﾄ固定)

PORT0
PORT0
PORT0
PORT0

PORT0
PORT0
PORT0
PORT0

(ﾏﾆｭｱﾙﾓｰﾄﾞ)
制御手順①ECR(REG295[6]=1'b0)発行②割り込み(ECR解除確認)③ﾏﾆｭｱﾙﾓｰﾄﾞｲﾈｰﾌﾞﾙ(REG20F[5])④PORTｲﾈｰﾌﾞﾙ(REG20F[15:12])(複数ﾎﾟｰﾄ)⑤対象ﾎﾟｰﾄ選択(REG20F[9:8])⑥RCR(REG295[5]=1'b0)発行⑦RCR発行後1V期間以内にECR
発行時は1ﾌﾚｰﾑのみ取込みます｡(完全1ﾌﾚｰﾑ処理)⑧任意ﾀｲﾐﾝｸﾞで①を繰り返す

W0
PORT2

W1
PORT3

W2

W3

QVGA画面4ﾎﾟｰﾄ表示(ｾﾝｼﾝｸﾞ対象ﾎﾟｰﾄは常時1ﾎﾟｰﾄ)①ECR(REG295[6]=1'b0)発行②割り込み(ECR解除確認)③Autoﾓｰﾄﾞｲﾈｰﾌﾞﾙ(REG20F[5])④PORTｲﾈｰﾌﾞﾙ(REG20F[15:12])(単一ﾎﾟｰﾄ)⑤ﾎﾟｰﾄ変更間隔設定(REG20E[4:0])(REG20E[4:0]==5'h00)⑥RCR(REG295[5]=1'b0)発行①ECR(REG295[6]=1'b0)発行②割り込み(ECR解除確認)③Autoﾓｰﾄﾞｲﾈｰﾌﾞﾙ(REG20F[5])④PORTｲﾈｰﾌﾞﾙ(REG20F[15:12])(複数ﾎﾟｰﾄｲﾈｰﾌﾞﾙ)⑤ﾎﾟｰﾄ変更間隔設定(REG20E[4:0])(REG20E[4:0]!=5'h00)⑥各画面の表示内容設定(REG281)⑦4画面ﾓｰﾄﾞ設定(REG28E[14]=1'b1)⑧RCR(REG295[5]=1'b0)発行

ｾﾝｼﾝｸﾞﾌﾚｰﾑ
毎ﾌﾚｰﾑ固定ﾎﾟｰﾄｾﾝｼﾝｸﾞ

ｾﾝｼﾝｸﾞﾌﾚｰﾑ
有効ﾌﾚｰﾑｾﾝｼﾝｸﾞ
ｾﾝｼﾝｸﾞｲﾝﾀｰﾊﾞﾙ1(次ﾎﾟｰﾄ間)

3〜4ﾌﾚｰﾑに1回(@REG20E[4:0]=5'h01)(他のREG20E設定時は設定値+3〜4)

処理ｲﾝﾀｰﾊﾞﾙ2(同一ﾎﾟｰﾄ間)
処理ｲﾝﾀｰﾊﾞﾙ1×PORTｲﾈｰﾌﾞﾙ数(ﾏｽﾀｰﾓｰﾄﾞ)
対象ﾌﾚｰﾑ
毎ﾌﾚｰﾑ
処理ｲﾝﾀｰﾊﾞﾙ1(次ﾎﾟｰﾄ間)
REG20E[4:0]設定ﾌﾚｰﾑ毎処理ｲﾝﾀｰﾊﾞﾙ2(同一ﾎﾟｰﾄ間)
処理ｲﾝﾀｰﾊﾞﾙ1×PORTｲﾈｰﾌﾞﾙ数

ｼﾝｸﾞﾙﾌﾚｰﾑｾﾝｼﾝｸﾞ､ﾏﾙﾁ表示(CASE3:毎ﾌﾚｰﾑ表示)
PORT0
PORT1

3〜4ﾌﾚｰﾑに1回(@REG20E[4:0]=5'h01)(他のREG20E設定時は設定値+3〜4)

ｾﾝｼﾝｸﾞｲﾝﾀｰﾊﾞﾙ2(同一ﾎﾟｰﾄ間)
ｾﾝｼﾝｸﾞｲﾝﾀｰﾊﾞﾙ1×PORTｲﾈｰﾌﾞﾙ数
ｾﾝｼﾝｸﾞﾌﾚｰﾑ
毎ﾌﾚｰﾑ固定ﾎﾟｰﾄｾﾝｼﾝｸﾞ

ｾﾝｼﾝｸﾞﾌﾚｰﾑ
毎ﾌﾚｰﾑｾﾝｼﾝｸﾞ
ｾﾝｼﾝｸﾞｲﾝﾀｰﾊﾞﾙ1(次ﾎﾟｰﾄ間)
REG20E[4:0]設定ﾌﾚｰﾑ毎
ｾﾝｼﾝｸﾞｲﾝﾀｰﾊﾞﾙ2(同一ﾎﾟｰﾄ間)
ｾﾝｼﾝｸﾞｲﾝﾀｰﾊﾞﾙ1×PORTｲﾈｰﾌﾞﾙ数①ECR(REG295[6]=1'b0)発行②割り込み(ECR解除確認)③ﾏﾆｭｱﾙﾓｰﾄﾞｲﾈｰﾌﾞﾙ(REG20F[5])④PORTｲﾈｰﾌﾞﾙ(REG20F[15:12])(単一ﾎﾟｰﾄ指定)⑤対象ﾎﾟｰﾄ選択(REG20F[9:8])⑥RCR(REG295[5]=1'b0)発行⑦任意ﾀｲﾐﾝｸﾞで①を繰り返す①ECR(REG295[6]=1'b0)発行②割り込み(ECR解除確認)③ﾏﾆｭｱﾙﾓｰﾄﾞｲﾈｰﾌﾞﾙ(REG20F[5])④PORTｲﾈｰﾌﾞﾙ(REG20F[15:12])(複数ﾎﾟｰﾄｲﾈｰﾌﾞﾙ)⑤対象ﾎﾟｰﾄ選択(REG20F[9:8])⑥各画面の表示内容設定(REG281)⑦4画面ﾓｰﾄﾞ設定(REG20E[14]=1'b1)⑧RCR(REG295[5]=1'b0)発行⑦RCR発行後1V期間以内にECR
発行時は1ﾌﾚｰﾑのみ取込みます｡(完全1ﾌﾚｰﾑ処理)⑧任意ﾀｲﾐﾝｸﾞで①を繰り返す

ｾﾝｼﾝｸﾞ､表示処理
RCR,ECR発行ﾀｲﾐﾝｸﾞ次第なので特に規定はできないが前述完全1ﾌﾚｰﾑ処理実行時は処理ｲﾝﾀｰﾊﾞﾙ1と同等

19(MZEN3001FJ06I)ZENIC INC.

ZEN3001F[機能一覧]
基本機能
入力ｲﾝﾀｰﾌｪｰｽ制御

要因
入力ﾃﾞｰﾀ制御

輝度補正

入力信号情報設定

入力ｼﾘｱﾗｲｽﾞﾎﾟｰﾄ制御

ﾒｼﾞｬｰ制御

入力Sync保証
ﾒｼﾞｬｰ制御

Yﾒｼﾞｬｰ結果
UVﾒｼﾞｬｰ結果
領域指定機能指定色検出機能

制御ﾚｼﾞｽﾀ
ｵﾌｾｯﾄ制御(REG200[15:14])
入力順序ｽﾜｯﾌﾟ(REG200[8:7])
MSB<‑>LSBｽﾜｯﾌﾟ(REG200[6])ﾃﾞｰﾀ極性制御(REG20F[3:0])
入力FRC制御(REG200[13:9])
ｲﾈｰﾌﾞﾙ(REG246[0])補正ﾚﾝｼﾞﾎﾟｲﾝﾄ設定(REG2D0[15:0])
Upperﾚﾝｼﾞﾊﾟﾗﾒｰﾀ設定(REG2D1[15:0])
Middleﾚﾝｼﾞﾊﾟﾗﾒｰﾀ設定(REG2D2[15:0])
Lowerﾚﾝｼﾞﾊﾟﾗﾒｰﾀ設定(REG2D3[15:0])
ｲﾝﾀｰﾌｪｰｽﾓｰﾄﾞ(REG20F[6])走査方式(REG200[5])同期ﾓｰﾄﾞ(REG200[4:3])
ｲﾝﾀｰﾚｰｽ信号ﾌｨｰﾙﾄﾞ判定方法(REG201[13])ｲﾝﾀｰﾚｰｽ信号ﾌｨｰﾙﾄﾞ判定内容(REG201[15])同期信号極性(REG200[2:0])
Vsync周期(REG201[9:0])
Vsync幅(REG202[5:0])
Vsync有効期間ﾃﾞｨﾚｲ(REG203[7:0])
Vertical有効期間(REG204[8:0])
Vsync検出ｽﾚｯｼｮﾙﾄﾞ(REG205[7:0])
Hsync周期(REG207[9:0])
Hsync幅(REG208[7:0])
Hsync有効期間ﾃﾞｨﾚｲ(REG209[8:0])
Horizontal有効期間(REG20A[9:0])
Hsync検出ｽﾚｯｼｮﾙﾄﾞ(REG20B[5:0])
DE水平有効期間ﾃﾞｨﾚｲ(REG20A[15:10])
DE垂直有効期間ﾃﾞｨﾚｲ(REG20D[15:8],REG20D[7:0])
切り替え後ｳｪｲﾄﾌﾚｰﾑ(REG20E[11:8])
切り替え間隔(REG20E[4:0])
切り替え方法(REG20F[5])ﾎﾟｰﾄｲﾈｰﾌﾞﾙ(REG20F[15:12])
ﾎﾟｰﾄ選択(REG20F[9:8])
ﾎﾟｰﾄ制御信号ﾌｫｰﾏｯﾄ(REG20E[5])ﾎﾟｰﾄ制御信号極性(REG20F[7])切り替え許可要求(REG295[6])再処理開始要求(REG295[5])REG201[14]基準保存ｲﾈｰﾌﾞﾙ(REG210[15])ｽﾃｰﾀｽ内容選択(REG210[14])ﾎﾟｰﾄ選択(REG210[10:9])
常時ﾒｼﾞｬｰ(REG210[1])単発ﾒｼﾞｬｰ開始(REG210[0])割り込みｽﾚｯｼｮﾙﾄﾞ最大(REG217[15:8])
割り込みｽﾚｯｼｮﾙﾄﾞ最小(REG217[7:0])
割り込みｽﾚｯｼｮﾙﾄﾞ差分(REG218[7:0])
割り込みｽﾚｯｼｮﾙﾄﾞ座標(REG219[9:0])
ｸﾘｱ機能(REG211[4:0])
最大､最小､差分､座標､ﾄｰﾀﾙ(REG220〜REG229)
ﾋｽﾄｸﾞﾗﾑ(REG22A〜REG22D,REG23A〜REG23D)
最大､最小､差分､ﾄｰﾀﾙ(REG230〜REG237)
ｲﾈｰﾌﾞﾙ(REG210[4])範囲設定(REG212〜REG215)
ｲﾈｰﾌﾞﾙ(REG210[3])指定色ﾌｫｰﾏｯﾄ選択(REG210[2])指定色範囲設定(REG21A〜REG21C)
検出割り込みｽﾚｯｼｮﾙﾄﾞ(REG21E[7:0],REG21D[15:0])
検出個数(REG239[7:0],REG238[15:0])

20(MZEN3001FJ06I)ZENIC INC.

ZEN3001F
基本機能
比較演算

要因
演算制御

比較方式

指定色抽出演算

演算制御

ﾃﾞｰﾀ集計演算

2値化演算
射像演算
面積演算

ﾏﾙﾁｳｨﾝﾄﾞｳ演算

ﾀｲﾐﾝｸﾞ調整

ﾗｲﾝﾒﾓﾘ

比較受信ﾊﾞｯﾌｧ
OSDﾃﾞｰﾀ受信ﾊﾞｯﾌｧ
表示受信ﾊﾞｯﾌｧ
2値化ﾃﾞｰﾀ送信ﾊﾞｯﾌｧ
射像ﾃﾞｰﾀ送信ﾊﾞｯﾌｧ
原画送信ﾊﾞｯﾌｧ
輝度ﾃﾞｰﾀ送信ﾊﾞｯﾌｧﾏｲｺﾝI/F送受信ﾊﾞｯﾌｧJPEGﾃﾞｰﾀ送信ﾊﾞｯﾌｧJPEGﾃﾞｰﾀ受信ﾊﾞｯﾌｧ

制御ﾚｼﾞｽﾀ
ﾃﾞｰﾀ間引き(REG241[4:0])
自動ﾎﾟｰﾄ制御時の比較対象ﾌﾚｰﾑ設定(REG244[15:0])
演算ｲﾈｰﾌﾞﾙ(REG246[5])ﾏﾆｭｱﾙﾎﾟｰﾄ制御時の基準比較対象ﾌﾚｰﾑ(REG24A[14:11])
ﾏﾆｭｱﾙﾎﾟｰﾄ制御時の比較ﾓｰﾄﾞ設定(REG24A[10])処理内容設定(REG24A[9:8])
ｼｬﾄﾞｳｽﾚｯｼｮﾙﾄﾞ指定(REG2B8[7:0])
相違判定閾値(REG24A[7:0])
ｷｬﾝｾﾗﾓｰﾄﾞ設定(REG24F[5:4])
ｷｬﾝｾﾙﾉｲｽﾞ幅指定(REG24F[3:0])
相違判定割り込みｽﾚｯｼｮﾙﾄﾞ(REG24F[15:6])
ﾃﾞｰﾀ間引き(REG241[4:0])
指定色設定(REG247〜REG249)
2値化ﾃﾞｰﾀ対象ﾃﾞｰﾀ選択(REG246[9])射像演算対象ﾃﾞｰﾀ選択(REG24B[1])演算ｲﾈｰﾌﾞﾙ(REG246[6])範囲設定(REG242[15:0],REG243[15:0])
演算ｲﾈｰﾌﾞﾙ(REG246[10])最大幅対象ﾄﾞｯﾄ数ｽﾚｯｼｮﾙﾄﾞ指定(REG24B[15:6])
検出面積割り込みｽﾚｯｼｮﾙﾄﾞ指定(REG24C[15:0])
X射像面積(REG24D[15:0])
Y射像面積(REG24E[15:0])
演算ｲﾈｰﾌﾞﾙ(REG2B0[15])
処理対象ﾃﾞｰﾀ選択(REG2B7[15])ｳｨﾝﾄﾞｳ分割数指定(REG2C1[14:8],REG2C1[6:0])
ｳｨﾝﾄﾞｳ内ｴﾗｰｽﾚｯｼｮﾙﾄﾞ指定(REG2C0[13:0])
ﾏﾙﾁｳｨﾝﾄﾞｳ演算ｽﾃｰﾀｽ(REG2B3〜REG2B6)
ﾏﾙﾁｳｨﾝﾄﾞｳ割り込みｽﾚｯｼｮﾙﾄﾞ(REG2C2[5:0])
ﾘｰﾄﾞ開始ﾀｲﾐﾝｸﾞ(REG250[9:0])
ﾀｲﾐﾝｸﾞ補正用ﾊﾞｰｽﾄ回数(REG252[7:0])
ﾘｰﾄﾞﾊﾞｰｽﾄ長(REG251[4:0])
ﾘｰﾄﾞﾊﾞｰｽﾄ間隔(REG251[15:5])
受信ﾄﾘｶﾞﾀｲﾐﾝｸﾞ(REG253[15:8])
受信ﾊﾞｰｽﾄ長(REG253[7:0])
受信ﾄﾘｶﾞﾀｲﾐﾝｸﾞ(REG25F[15:8])
受信ﾊﾞｰｽﾄ長(REG25F[7:0])
受信ﾄﾘｶﾞﾀｲﾐﾝｸﾞ(REG25B[15:8])
受信ﾊﾞｰｽﾄ長(REG25B[7:0])
Vsync後初期受信ﾃﾞｰﾀ長(REG25C[7:0])
送信ﾄﾘｶﾞﾀｲﾐﾝｸﾞ(REG254[15:8])
送信ﾊﾞｰｽﾄ長(REG254[7:0])
送信ｲﾈｰﾌﾞﾙ(REG25E[2])送信ﾄﾘｶﾞﾀｲﾐﾝｸﾞ(REG255[15:8])
送信ﾊﾞｰｽﾄ長(REG255[7:0])
送信ｲﾈｰﾌﾞﾙ(REG25E[4])送信ﾄﾘｶﾞﾀｲﾐﾝｸﾞ(REG257[15:8])
送信ﾊﾞｰｽﾄ長(REG257[7:0])
送信ｲﾈｰﾌﾞﾙ(REG25E[0])送信ﾄﾘｶﾞﾀｲﾐﾝｸﾞ(REG258[15:8])
送信ﾊﾞｰｽﾄ長(REG258[7:0])
送信ｲﾈｰﾌﾞﾙ(REG25E[1])送受信ﾄﾘｶﾞﾀｲﾐﾝｸﾞ(REG25D[15:8])
送受信ﾊﾞｰｽﾄ長(REG25D[7:0])
送信ﾊﾞｰｽﾄ長(REG259[1:0])
送信ｲﾈｰﾌﾞﾙ(REG25E[7])受信開始ﾀｲﾐﾝｸﾞ(REG271[8:0])
受信ﾄﾘｶﾞﾀｲﾐﾝｸﾞ(REG25A[8:7],REG25A[5:3])
受信ﾊﾞｰｽﾄ長(REG25A[1:0])

21(MZEN3001FJ06I)ZENIC INC.

ZEN3001F
基本機能
原画制御

要因
処理方法指定縮小､ﾓｻﾞｲｸ

拡大
OSD機能

JPEG処理処理方法指定ﾘｱﾙ/ﾕｰｻﾞｰﾀｲﾐﾝｸﾞ
ﾘｱﾙﾀｲﾐﾝｸﾞ処理
ﾕｰｻﾞｰﾀｲﾐﾝｸﾞ処理

WDT

制御ﾚｼﾞｽﾀ
処理ﾓｰﾄﾞ指定(REG260[2:1])
比率指定(REG260[3])1/2縮小対象ﾃﾞｰﾀ選択(REG260[4])1/4縮小対象ﾃﾞｰﾀ選択(REG260[6:5])
背景色設定(REG264[7:0],REG265[15:0])
拡大ｳｨﾝﾄﾞｳ指定(REG261[9:0],REG262[8:0])
ｲﾈｰﾌﾞﾙ指定(REG2D8[1])領域分割ｲﾈｰﾌﾞﾙ指定(REG2D8[2])OSD挿入ﾃｰﾌﾞﾙ指定(REG2D8[0])OSD挿入開始位置指定(REG2D9[15:8],REG2D9[7:0])
OSD有効範囲指定(REG2DA[15:8],REG2DA[7:0])
OSD領域分割位置指定(REG2DB[15:8],REG2DB[7:0])
分割領域0OSD内容指定(REG2DC[14:0])
分割領域1OSD内容指定(REG2DD[14:0])
分割領域2OSD内容指定(REG2DE[14:0])
分割領域3OSD内容指定(REG2DF[14:0])
処理ﾓｰﾄﾞ指定(REG263[1:0])
入力ﾃﾞｰﾀﾌｫﾏｯﾄ設定(REG25A[2])縮小ﾃﾞｰﾀ処理選択(REG263[2])ｶﾗｰ選択(REG263[7])ｽﾄﾘｰﾑ長表示対象JPEGﾌﾚｰﾑ(REG273[4:0])
ｽﾄﾘｰﾑ長ｽﾃｰﾀｽ(REG274[11:0])
ﾏｸﾛｿﾌﾄﾘｾｯﾄ(REG001[7])量子化ﾃｰﾌﾞﾙ設定(REG277[2:0])
圧縮画像ｻｲｽﾞ指定(REG007〜REG00A)
DRIﾏｰｶｰ位置指定(REG005[7:0],REG006[7:0])
制御ｼｰｹﾝｻｰ(F9)ﾘｾｯﾄ(REG25E[14])制御ｲﾝﾀｰﾌｪｰｽ(F10)ﾘｾｯﾄ(REG25E[13])ﾓｰﾄﾞ指定(REG270[0])間隔設定(REG270[15:8])
ｲﾈｰﾌﾞﾙ(REG270[1])
処理開始設定(REG276[7])
対象JPEGﾌﾚｰﾑ(REG276[12:8])
対象ﾉｰﾏﾙﾌﾚｰﾑ(REG276[3:0])
伸張ﾃﾞｰﾀ長ｽﾃｰﾀｽ(REG278[8:0],REG279[8:0])
伸張ﾌｫｰﾏｯﾄ指定(REG259[3],REG259[2])圧縮､伸張指定(REG000[3])ｲﾈｰﾌﾞﾙ(REG27A[15])設定値(REG27A[11:0])
ｽﾃｰﾀｽ(REG27B[0])22(MZEN3001FJ06I)ZENIC INC.

ZEN3001F
基本機能
要因
表示用出力ﾃﾞｰﾀ制御 表示ﾃﾞｰﾀ制御

処理方法指定縮小表示
ﾏﾙﾁ画面ﾓｰﾄﾞ
ｲﾝﾎﾟｰｽﾞﾓｰﾄﾞ
表示用出力信号情報設定

基本機能
ﾏｲｺﾝｲﾝﾀｰﾌｪｰｽ関連要因
ﾎｽﾄｲﾝﾀｰﾌｪｰｽ制御

DMA関連

割り込み制御制御ﾚｼﾞｽﾀ
ｵﾌｾｯﾄ制御(REG280[15:14])
表示画像設定(REG280[12])静止画画像指定(REG281[3:0])
Sync信号制御(REG280[11:8])
表示ﾃﾞｰﾀ制御(REG280[7],REG264[7:0],REG265[15:0])
表示ｲﾈｰﾌﾞﾙ(REG280[5])MSB<‑>LSBｽﾜｯﾌﾟ(REG280[4])同期信号極性(REG280[3:1])
表示ﾎﾟｰﾄ指定(REG283[7],REG283[6:5])
ﾌｨｰﾙﾄﾞ出力ﾃﾞｰﾀ選択(REG28F[15])
処理ﾓｰﾄﾞ指定(REG28E[13:12])
有効画像表示位置指定(REG28A[7:0],REG28B[9:0])
画面分割指定(REG28E[14])ｲﾝﾎﾟｰｽﾞ指定(REG28E[15])ｳｨﾝﾄﾞｳ表示ｲﾈｰﾌﾞﾙ指定(REG283[15:12])
各ｳｨﾝﾄﾞｳへの表示画像設定(REG281[15:0])
ｲﾝﾎﾟｰｽﾞｳｨﾝﾄﾞｳ指定(REG283[11:10])
ｲﾝﾎﾟｰｽﾞ画像指定(REG281[7:4],REG283[9])Vsync周期(REG282[9:0])
Vsync幅(REG283[4:0])
Vsync有効期間ﾃﾞｨﾚｲ(REG284[7:0])
Vertical有効期間(REG285[8:0])
Hsync周期(REG286[9:0])
Hsync幅(REG287[7:0])
Hsync有効期間ﾃﾞｨﾚｲ(REG288[8:0])
Horizontal有効期間(REG289[9:0])
水平方向有効原画数(REG28E[9:0])
垂直方向有効原画数(REG28F[9:0])
制御ﾚｼﾞｽﾀ
ｳｪｲﾄ制御ｲﾈｰﾌﾞﾙ(REG290[14])ｳｪｲﾄ挿入期間指定(REG291[9:5])
ﾒﾓﾘｱｸｾｽﾓｰﾄﾞ指定(REG290[5])極性指定(REG290[4:1])
ｿﾌﾄﾘｾｯﾄ(REG290[0])ﾘｰﾄﾞﾃﾞｰﾀ有効期間指定(REG291[15],REG291[4:0])
ﾘｰﾄﾞﾃﾞｰﾀ取りこみﾀｲﾐﾝｸﾞ指定(REG26E[1:0])
ｱｸｾｽ方式指定(REG26A[1:0])
ｱｸｾｽ許可ｽﾃｰﾀｽ(REG26E[3])ｱｸｾｽ先頭番地指定(REG26D[8:0],REG26C[15:0])
ﾃﾞｰﾀ入出力ﾎﾟｰﾄ(REG26B[15:0])
DMA転送長指定(REG293[15:0])
DMA転送開始指定(REG294[0])DMA転送ﾓｰﾄﾞ指定(REG294[1])DMAREQ出力方法指定(REG294[8:2])
DMA強制終了指定(REG294[9])ｲﾈｰﾌﾞﾙ設定(REG2A4[15:1])
連続割り込みｲﾝﾀｰﾊﾞﾙ指定(REG2A0[15:8])
基本処理割り込み(FCI)内容指定(REG2A0[7])割り込みｸﾘｱ指定(REG2A0[1:0])
ﾍﾞｰｼｯｸｽﾃｰﾀｽ(REG2A2[3:0])
ｻﾌﾞｽﾃｰﾀｽ(REG2A3[15:7],REG2A3[6:0])

23(MZEN3001FJ06I)ZENIC INC.

ZEN3001F
基本機能
ﾒﾓﾘﾏﾈｰｼﾞﾒﾝﾄ機能

要因
保存制御

ｸﾛｯｸﾏﾈｰｼﾞﾒﾝﾄ機能

PCLKﾏﾈｰｼﾞﾒﾝﾄ

DCLKﾏﾈｰｼﾞﾒﾝﾄ
SCLKﾏﾈｰｼﾞﾒﾝﾄ

制御ﾚｼﾞｽﾀ保存ｲﾈｰﾌﾞﾙ指定(REG295[15:8])
保存ﾌﾚｰﾑ指定(REG266[15:0],REG267[15:0])
ﾀﾞﾐｰ保存機能ｲﾈｰﾌﾞﾙ(REG26E[2])外部ﾒﾓﾘ容量指定(REG26F[13:12])
ﾌﾚｰﾑIPｽﾃｰﾀｽ(REG268[11:0])
最新ﾉｰﾏﾙﾌﾚｰﾑ番号ｽﾃｰﾀｽ(REG269[15:12])
ﾎﾟｰﾄｽﾃｰﾀｽ制御(REG263[9])最新ﾎﾟｰﾄ番号ｽﾃｰﾀｽ(REG269[7:6])
最新JPEGﾌﾚｰﾑ番号ｽﾃｰﾀｽ(REG269[11:8])
ﾉｰﾏﾙ‑>JPEGﾌﾚｰﾑ変換番号指定(REG263[6:3])
変換後JPEGﾌﾚｰﾑ番号ｽﾃｰﾀｽ(REG269[5:0])
ﾌﾚｰﾑｱｻｲﾝｸﾘｱ指定(REG295[7])ｺﾏﾝﾄﾞｾｯﾄｲﾈｰﾌﾞﾙ(REG295[4])PCLK入力ｴｯｼﾞ選択(REG2E0[0])PCLKPLLﾊﾟﾜｰﾀﾞｳﾝ制御(REG2E0[1])位相調整用FFｾｯﾄｱｯﾌﾟ選択(REG2E0[2])内部ｸﾛｯｸPLLﾓｰﾄﾞ位相選択(REG2E0[5:3])
内部ｸﾛｯｸｽﾙｰﾓｰﾄﾞ位相選択(REG2E0[15])内部ｸﾛｯｸ源振選択(REG2E0[6])出力ｸﾛｯｸ位相選択(REG2E0[9:7])
出力ｸﾛｯｸ源振選択(REG2E0[10])DCLK入力ｴｯｼﾞ選択(REG2E1[0])SDCLKOUT出力ｲﾈｰﾌﾞﾙ(REG2E2[3])位相調整用FFｾｯﾄｱｯﾌﾟ選択(REG2E2[2])SDCLKOUTPLLﾓｰﾄﾞ位相選択(REG2E2[5:4])
SDCLKOUT源振選択(REG2E2[6])SDCLKOUTｽﾙｰﾓｰﾄﾞ位相選択(REG2E2[11])24(MZEN3001FJ06I)ZENIC INC.

ZEN3001F[ﾊﾟﾗﾒｰﾀ抽出機能説明]
ZEN3001Fでは入力情報の抽出機能を内蔵しています｡本機能により前段ｾﾝｻｰからの出力状態の変動をﾘｱﾙﾀｲﾑに判定できますのでこれらの情報を分析､制御する事により外部環境の変化に依存度の低い安定したｼｽﾃﾑを容易に構成する事ができます｡○画像調整用抽出項目一覧
成分
項目
ﾒｼﾞｬｰ内容
MAX
値
座標
Y
MIN
値
座標
DeltaMAX
値
座標
TOTAL
値
Histogram
値
MAX
値
U
MIN
値
DeltaMAX
値
TOTAL
値
MAX
値
V
MIN
値
DeltaMAX
値
TOTAL
値
YUV
指定色検出 検出ﾄﾞｯﾄ数

関連ﾚｼﾞｽﾀ
REG220[15:8]
REG221[9:0],REG222[9:0]
REG220[7:0]
REG223[9:0],REG224[9:0]
REG225[7:0]
REG228[9:0],REG229[9:0]{REG227[10:0],REG228[15:0]}
REG22A,REG22B,REG22C,REG22D,REG23A,REG23B,REG23C,REG23D
REG230[15:8]
REG230[7:0]
REG231[7:0]{REG233[9:0],REG232[15:0]}
REG234[15:8]
REG234[7:0]
REG235[7:0]{REG237[9:0],REG236[15:0]}{REG239[7:0],REG238[15:0]}

保存可否 割り込み
○
○
○
△
○
○
○
△
○
○
○
△
○

○

保存可否
基準情報として保存できると同時に割り込み対象として扱う事ができます｡
割り込み
単独で割り込み対象となる項目(○)､といずれかの条件成立(△)で割り込み対象にできます｡
ZEN3001Fでは内部の全ての判定をｽﾄﾚｰﾄﾊﾞｲﾅﾘﾌｫｰﾏｯﾄにて扱いますので信号ｿｰｽの状態をﾚｼﾞｽﾀにて設定しておく必要があります。(REG200[15:14])
指定色検出に関してはYUV､RGBのどちらかの選択になります｡(REG210[2])○抽出項目の説明
VSYNC◆MAX(最大値）､MIN(最小値)
有効画面内での最大値､最小値
座標に関しては最初に検出した座標を抽出◆DeltaMAX(最大差分値）
隣合う2ﾄﾞｯﾄ間での絶対値差分の最大値

Start dot(0,0)
0

HSYNC

Y
座
標

有効画面(1ﾌﾚｰﾑ)

1

2

3

1

‑
‑

2

n‑1

n

2
3

全差分値から判定

479

X座標

0

対象列(16n)
対象列(16n)

ﾋｽﾄｸﾞﾗﾑ抽出対象行列

抽
出
個
数

n‑1 ‑
n
End dot(639,479)(@:VGA)◆Coordinate(座標)639
前述3項目検出座標(左記座標はVGAｻｲｽﾞ例)◆TOTAL(ﾄｰﾀﾙ値）
有効画面内の総合計値を抽出◆指定色(ﾄｰﾀﾙ値）(@REG210[2]=1'h0)
YUV ‑> RGB変換後(CT(R min) < R(入力) < CT(R max))(CT(G min) < G(入力) < CT(G max))(CT(B min) < B(入力) < CT(B max))(@REG210[2]=1'h1)(CT(Y min) < Y(入力) < CT(Y max))(CT(C bmin) < C b(入力) < CT(C bmax))(CT(C rmin) < C r(入力) < CT(C rmax))の3条件を満たすﾄﾞｯﾄの総合計値◆Histogram
輝度情報の分布状態を示します｡Histogram
対象の行列はいずれも(16n[n:整数])で間引き処理しています｡最大数は255でｸﾗﾝﾌﾟします｡

抽出ﾚﾝｼﾞ
ﾋｽﾄｸﾞﾗﾑ抽出結果例

25(MZEN3001FJ06I)ZENIC INC.

ZEN3001F○ｳｨﾝﾄﾞｳ抽出機能(0,0)
REG213(始点Y)

ｳｨﾝﾄﾞｳ抽出機能をｲﾈｰﾌﾞﾙ(REG210[4]=1'h0)に設定し､ｳｨﾝﾄﾞｳ範囲の始点(REG212,REG213)､終点(REG214,REG215)を指定する事により有効
画面内の任意範囲に対して画像情報の抽出する事ができます。

始点

REG215(終点Y)

終点(639,479)
REG212(始点X)

REG214(終点X)○ﾒｼﾞｬｰｸﾘｱ機能
個々の抽出結果については随時個別にｸﾘｱする事ができます｡(REG211[4:0])本ｸﾘｱｺﾏﾝﾄﾞは最新､基準の両結果について有効です｡ｸﾘｱにより基準ﾃﾞｰﾀは初期化されます｡割り込みについては基準ﾃﾞｰﾀの保存ｲﾈｰﾌﾞﾙ(REG210[15]=1'h0)ｺﾏﾝﾄﾞ
発行し､基準ﾃﾞｰﾀを保存した後有効になります｡○ﾒｼﾞｬｰ方法
入力される全ﾌﾚｰﾑに対して抽出を行う常時ﾒｼﾞｬｰ(REG210[1])と任意ﾀｲﾐﾝｸﾞのﾌﾚｰﾑに対して抽出を行うｼﾝｸﾞﾙﾒｼﾞｬｰ(REG210[0])の2種類の抽出方式を備えています。
常時ﾒｼﾞｬｰ
全ﾌﾚｰﾑがﾒｼﾞｬｰ対象で常時抽出を行います｡
ｼﾝｸﾞﾙﾒｼﾞｬｰ ｲﾈｰﾌﾞﾙｺﾏﾝﾄﾞ(REG210[0]=1'h0)発行した次のﾌﾚｰﾑのみ抽出を行います｡○関連ﾚｼﾞｽﾀ
REG210[15]
REG210[14]
REG210[12:11]
REG210[10:9]

基準保存ｲﾈｰﾌﾞﾙ
ｲﾈｰﾌﾞﾙｺﾏﾝﾄﾞ発行時の抽出情報を基準情報として保存します｡
表示ｽﾃｰﾀｽの選択
REG22X,23X系ｽﾃｰﾀｽの表示情報を基準､最新結果から選択できます。
ｲﾝﾀｰﾚｰｽ入力時のﾒｼﾞｬｰ対象ﾌﾚｰﾑ選択
ODD/EVEN/1ﾌﾚｰﾑから選択できます｡
ﾒｼﾞｬｰ対象ﾎﾟｰﾄ選択
複数ｶﾒﾗ使用時のﾒｼﾞｬｰ対象の入力ﾎﾟｰﾄを指定します｡

26(MZEN3001FJ06I)ZENIC INC.

ZEN3001F[画像調整機能説明]

出力輝度階調(0〜255)

1.輝度補正(ﾌﾟﾛｸﾞﾗﾏﾌﾞﾙγ)
画像処理前の入力ﾃﾞｰﾀ輝度に対してﾚﾍﾞﾙ変換を行います｡255階調の輝度ﾚﾍﾞﾙに対して最大3分割
しおのおのに対して変換係数を割り振る事ができますので画像状態に合わせた補正ができます｡
分割下位ﾚﾍﾞﾙ(REG2D0[7:0])
分割上位ﾚﾍﾞﾙ(REG2D0[15:8])
基本処理演算Yf＝A×Yorg＋B
Yf:補正後のY
Yorg:補正前のY
A,B:各ﾚﾍﾞﾙに対応した係数(REG2D1,REG2D2,REG2D3)
選択係数(A,B)
REG2D3 :IN <= REG2D0
REG2D2 :REG2D0 < IN <= REG2D2
REG2D1 :IN > REG2D0

補正後
補正前

入力輝度階調(0〜255)

図2 輝度補正特性

2.間引き処理
入力ﾃﾞｰﾀに対して各種ﾃﾞｰﾀを独立に間引き処理を行い必要に応じたﾃﾞｰﾀ量での画像処理を行う事ができます｡間引きﾓｰﾄﾞとして1/1(等倍)､1/2､1/4の3ﾓｰﾄﾞがありそれぞれは元ﾃﾞｰﾀに対して等倍､1/4倍､1/16倍のﾃﾞｰﾀ量に減らします｡(図3参照)
間引き処理は純粋にﾃﾞｰﾀを削除し所定の間引きﾃﾞｰﾀを生成しますが4:2:2ﾌｫｰﾏｯﾄｿｰｽの入力ﾃﾞｰﾀのの関係上､2:1:1を1ﾃﾞｰﾀとして処理します。独立に間引き処理可能なﾃﾞｰﾀを下記に示します。

1/4ﾓｰﾄﾞ
1/2ﾓｰﾄﾞ

1/1ﾓｰﾄﾞ(入力有効範囲=演算有効範囲)

図3 間引きﾓｰﾄﾞ別ﾃﾞｰﾀ量①画像処理用ﾃﾞｰﾀ間引き(REG241[1:0])
対象ﾃﾞｰﾀ:ﾌｨﾙﾀﾃﾞｰﾀ､2値化ﾃﾞｰﾀ､射像ﾃﾞｰﾀ②原画用ﾃﾞｰﾀ間引き(処理:REG260[2:1],間引きﾚｰﾄ:REG260[3])対象ﾃﾞｰﾀ:原画ﾃﾞｰﾀ､JPEG用ﾃﾞｰﾀ
本間引き処理はJPEGｴﾝｺｰﾄﾞﾃﾞｰﾀ､表示ﾃﾞｰﾀを生成する機能と関連していますので合わせて処理を決める必要があります｡
原画間引き処理と関連処理機能の組み合せ
JPEGｴﾝｺｰﾄﾞ処理:縮小(ｽﾙｰ/等倍ｾﾝﾀﾘﾝｸﾞ)又はﾓｻﾞｲｸ
表示処理:縮小(ﾏﾙﾁ/等倍ｾﾝﾀﾘﾝｸﾞ)又はﾓｻﾞｲｸ

3.拡大、縮小処理○拡大処理
指定座標(REG261,REG262)を起点に入力有効期間の1/2ﾃﾞｰﾀを拡大します。
拡大ﾓｰﾄﾞは2倍ﾓｰﾄﾞのみ対応しています｡入力ﾃﾞｰﾀに対する対象ﾃﾞｰﾀを図4‑1に示します。
○縮小処理
間引き処理と同じく入力有効期間の全てのﾃﾞｰﾀから1/2,1/4間引いたﾃﾞｰﾀを使用します。
縮小時､基本的に等倍ｾﾝﾀﾘﾝｸﾞ(背景色はﾚｼﾞｽﾀ(REG264,REG265)指定)しますが縮小ﾃﾞｰﾀのままで処理する事もできます｡(JPEGｴﾝｺｰﾄﾞ及びﾏﾙﾁ画面表示制御)
縮小ｾﾝﾀﾘﾝｸﾞ､縮小ｽﾙｰﾓｰﾄﾞでの処理画面例を図4‑2,4‑3に示します。
1/4V
起点
1/4H

1/2H
縮小ﾃﾞｰﾀ
1/2V

1/4H
縮小ﾃﾞｰﾀ

1/4V
図4‑1 拡大ﾓｰﾄﾞ時拡大対象ﾃﾞｰﾀ

背景ﾃﾞｰﾀ
図4‑2 縮小ｾﾝﾀﾘﾝｸﾞ(1/2ﾓｰﾄﾞ時)

27

図4‑3 縮小ｽﾙｰﾃﾞｰﾀ(MZEN3001FJ06I)ZENIC INC.

ZEN3001F
4.ﾓｻﾞｲｸ処理
3項にて間引き処理されたﾃﾞｰﾀをﾓｰﾄﾞに合わせ拡張します｡拡張の様子を図5‑1,5‑2に示します。
○ X2ﾓｻﾞｲｸ
A1
A1

A3

A3

○ X4ﾓｻﾞｲｸ
A1
A1

A1

A1

A5

A5

A1

A1

A3

A3

A1

A1

A1

A1

A5

A5

C1

C1

C3

C3

A1

A1

A1

A1

A5

A5

C1

C1

C3

C3

A1

A1

A1

A1

A5

A5

図5‑1 ×2ﾓｻﾞｲｸ様相図

E1

E1

E1

E1

E5

E5

E1

E1

E1

E1

E5

E5

図5‑2 ×4ﾓｻﾞｲｸ様相図
5.JPEGｺｰﾃﾞｯｸ処理
静止画の圧縮処理を行なうJPEGﾍﾞｰｽﾗｲﾝ方式にほぼ準拠したｺｱを使用しています｡圧縮処理にはDCT(離散ｺｻｲﾝ変換)､量子化､ﾊﾌﾏﾝ符号方式を採用しそれぞれ独自のｱﾙｺﾞﾘｽﾞﾑを採用することにより高速処
理(30Hz@VGA,SCLK=40MHz)を実現しています。
演算精度に関しても､JPEG Part2(ISO/IEC10918‑2)で要求される適合性試験の結果を満足しています｡ﾊﾌﾏﾝﾃｰﾌﾞﾙは､勧告書(ISO/IEC IS 10918‑1 付属書K.3)の4ﾃｰﾌﾞﾙ(AC､DC各ﾃｰﾌﾞﾙ)を使用しています｡
ﾃｰﾌﾞﾙﾃﾞｰﾀは予め記憶されており､変更出来ません。
ﾏｰｶ処理は自動でSOI､SOFO､SOS､DQT､DHT､DRI､RSTm､EOIを生成します。
基本仕様
■圧縮方式
：JPEG Baseline方式にほぼ準拠。
■演算精度：JPEG Part2 (ISO/IEC10918‑2)準拠。
■画像ｻｲｽﾞ：最小80×60〜最大640×480内で任意｡但し､MCU単位で割り切れるｻｲｽﾞ。
■量子化ﾃｰﾌﾞﾙ：勧告書(ISO/IEC IS 10918‑1 付属書K.1,2)の2ﾃｰﾌﾞﾙ。
ﾃｰﾌﾞﾙはﾚｼﾞｽﾀにて8段階設定可能■ﾊﾌﾏﾝﾃｰﾌﾞﾙ：勧告書(ISO/IEC IS 10918‑1 付属書K.3,4,5,6)の4ﾃｰﾌﾞﾙ。
(AC､DC各ﾃｰﾌﾞﾙ)を使用しています。
■ﾏｰｶ
：自動生成
処理対象ﾏｰｶ(SOI､SOFO､SOS､DQT､DHT､DRI､RSTm､EOI)
通常､入力画像ﾃﾞｰﾀのﾃﾞｰﾀ圧縮に使用しますが専用ﾓｰﾄﾞとしてﾏｲｺﾝから準備されたﾃﾞｰﾀに対してｴﾝｺｰﾄﾞ/ﾃﾞｺｰﾄﾞのみを行うJPEG専用ﾓｰﾄﾞも有ります｡また､異常ｽﾄﾘｰﾑ受信時のﾃﾞｺｰﾄﾞﾊﾝｸﾞｱｯﾌﾟ対策にWDTも準備していますので安定したｼｽﾃﾑが構築できます｡○通常画像処理ﾓｰﾄﾞ(REG270[0]=1'b0)
入力ｲﾝﾀｰﾌｪｰｽから入力される画像ﾃﾞｰﾀをREG270[15:8]に設定されたﾌﾚｰﾑ間隔でｴﾝｺｰﾄﾞ
処理するﾓｰﾄﾞです｡ｴﾝｺｰﾄﾞ後のｽﾄﾘｰﾑ長はREG274で表示されます｡○JPEG専用ﾓｰﾄﾞ(REG270[0]=1'b1)
REG276[12:8],REG276[3:0]で指定されたJPEGﾌﾚｰﾑ及びﾉｰﾏﾙﾌﾚｰﾑのﾃﾞｰﾀをJPEG処理ﾓｰﾄﾞ(REG000[3])の指定内容に基づきｴﾝｺｰﾄﾞ/ﾃﾞｺｰﾄﾞ処理します｡演算は開始命令(REG276[7])
発行により実行されます｡ｴﾝｺｰﾄﾞ後のｽﾄﾘｰﾑ長はREG274で表示され､ﾃﾞｺｰﾄﾞﾃﾞｰﾀｻｲｽﾞはREG
278,REG279で指定されます｡本ﾓｰﾄﾞでJPEG処理を行う場合､必ずREG002[1}=1'b0を確認した上で開始命令を発行する必要があります｡
尚､ZEN3001F搭載JPEGｴﾝｼﾞﾝの量子化ﾃｰﾌﾞﾙは勧告書(ISO/IEC IS 10918‑1 付属書K.1,2)のﾃｰﾌﾞﾙを標準(×1)としそのﾃｰﾌﾞﾙ値に係数掛け(REG277[2:0])で8段階調整方式としていますのでﾕｰｻﾞｰはその中から設定値を選択する必要があります｡関連して､ﾃﾞｺｰﾄﾞ時もそのﾃｰﾌﾞﾙを使用しますのでﾃﾞｺｰﾄﾞ前にも必ず設定値(REG277[2:0])を合わせて下さい｡(ｳｫｯﾁﾄﾞｯｸﾞﾀｲﾏ(WDT))
JPEGﾃﾞｺｰﾄﾞ処理中に異常ｽﾄﾘｰﾑ(EOIﾏｰｶｰ消失etc.)を受信しますと内蔵ｴﾝｼﾞﾝはまだ､ｽﾄﾘｰﾑ
受信中と判断しﾊﾝｸﾞｱｯﾌﾟする可能性があります｡ZEN3001Fではある一定時間経過してもJPEG処理が完了しない場合､WDT機能にて強制的に処理を終了させる事ができます｡
WDTでの強制終了時､外部には通常と同じくJCI割り込みにて通知しますがその場合REG00F[4]にて伸張時のｴﾗｰ発生を示していますのでJCI割り込み処理にて常に確認願います｡(JPEG専用モードの制限事項)
JPEG専用モードで使う場合、以下のような制限事項がありますのでご注意ください。
・エンコード／デコードとも、YUVの間引きモードはYUV=4:2:2のみ対応します(REG000[2:0])。
・出力の表示モードは静止画のみ対応します(REG280[12])。
・静止画の画像出力の際、使用可能なノーマルフレームは偶数のみとなります(REG281[3:0])。
・JPEG専用モードであっても、画像出力を行いかつ0以外のノーマルフレームを使用する場合は
PCLKを供給しSYNCのディレクションをマスターモードに設定する必要があります。
・画像出力の表示処理モードはスルーと拡大のみ対応します(REG28E[13:12])。
・マルチ4分割表示には対応しません(REG28E[14])。

28(MZEN3001FJ06I)ZENIC INC.

ZEN3001F
6.ﾏﾙﾁ画面表示
3項③にて1/2間引き処理された原画ﾃﾞｰﾀの表示方法を選択できます。
(ｼﾝｸﾞﾙ画面表示ﾓｰﾄﾞ)
設定時関連ﾚｼﾞｽﾀ
REG28E[14]=1'h0
ｼﾝｸﾞﾙ画面ﾓｰﾄﾞ
前述4,5項は本設定の
時に有効
:背景色
原画

拡大

縮小ｾﾝﾀﾘﾝｸﾞ(ﾏﾙﾁ画面表示ﾓｰﾄﾞ)
ﾏﾙﾁ画面内表示ﾃﾞｰﾀは
静止画､動画どちらでも
可能。

W0

W2

W1

W0

W3

W2

同一4画面表示W1

W3

ﾏﾙﾁ4画面表示

設定時関連ﾚｼﾞｽﾀ
REG28E[14]=1'h1
ﾏﾙﾁ画面ﾓｰﾄﾞ
REG281[15:0]
4ｳｨﾝﾄﾞｳ表示ﾌﾚｰﾑ指定
4'h0〜hB(指定ﾌﾚｰﾑ)
4'hC〜hF(C:ﾎﾟｰﾄ3)(D:ﾎﾟｰﾄ2)(E:ﾎﾟｰﾄ1)(F:ﾎﾟｰﾄ0)

7.画像ｲﾝﾎﾟｰｽﾞ機能
前述ﾏﾙﾁ画面表示機能は個々に独立した4画像を1画面に表示する機能ですが本機能は通常のｼﾝｸﾞﾙ
画面表示の中で任意の1/4ｳｨﾝﾄﾞｳに画像を表示する事ができます｡
設定時関連ﾚｼﾞｽﾀ
REG28E[15]=1'h1
ｲﾝﾎﾟｰｽﾞｲﾈｰﾌﾞﾙ
REG283[11:10]
挿入画像
ｲﾝﾎﾟｰｽﾞｳｨﾝﾄﾞｳ指定
REG283[9]ｲﾝﾎﾟｰｽﾞﾌﾚｰﾑ指定
原画
ｲﾝﾎﾟｰｽﾞ画像
REG281[7:4]
ｲﾝﾎﾟｰｽﾞﾌﾚｰﾑ指定
挿入画像は必ずQVGAｻｲｽﾞで表示は1画面表示指定が必要です｡関連ﾚｼﾞｽﾀは上述の通りです｡挿入する
ﾌﾚｰﾑはREG281[7:4]にて指定しますがｻﾌﾞ指定としてREG281[7:4]ﾌﾚｰﾑ又はREG281[7:4]+1ﾌﾚｰﾑから挿入画像を選択する事ができます｡挿入画像を外部から入力する場合､書き換えﾀｲﾐﾝｸﾞによる画像の乱れ防止に使用します｡ｲﾝﾎﾟｰｽﾞﾌﾚｰﾑ及びｲﾝﾎﾟｰｽﾞﾃﾞｰﾀﾗｲﾄ用ﾌﾚｰﾑは保存処理(REG266,REG267,REG295[15:8])
して通常画像処理では使用しない設定にしておく必要があります｡
8.JPEG専用モードの制限事項
JPEG専用モードで使う場合、以下のような制限事項がありますのでご注意ください。
・エンコード／デコードとも、YUVの間引きモードはYUV=4:2:2のみ対応します(REG000[2:0])。
・出力の表示モードは静止画のみ対応します(REG280[12])。
・静止画の画像出力の際、使用可能なノーマルフレームは偶数のみとなります(REG281[3:0])
・JPEG専用モードであっても、画像出力を行いかつ0以外のノーマルフレームを使用する場合は
PCLKを供給しSYNCのディレクションをマスターモードに設定する必要があります。
・画像出力の表示処理モードはスルーと拡大のみ対応します(REG28E[13:12])。
・マルチ4分割表示はできません(REG28E[14])。

29(MZEN3001FJ06I)ZENIC INC.

ZEN3001F
9.OSD機能ZEN3001Fでは最大32Kﾄﾞｯﾄ分のﾃﾞｰﾀを入力画像の任意領域に挿入する事ができます｡挿入ﾃﾞｰﾀはJPEG
ｴﾝｺｰﾄﾞﾃﾞｰﾀ､表示ﾃﾞｰﾀに反映されますのでﾀｲﾑｽﾀﾝﾌﾟや画像履歴情報をはじめとした文字情報を画像中に埋め込む事ができます｡
設定時関連ﾚｼﾞｽﾀ
原画ﾃﾞｰﾀOSD MIX
ﾌﾞﾚﾝﾄﾞﾃﾞｰﾀ
REG2D8[1]=1'b1
ｷｬﾗｸﾀ､背景
OSDｲﾈｰﾌﾞﾙ
OSDﾃﾞｰﾀ
REG2D8[0]OSD用ﾃｰﾌﾞﾙｾﾚｸﾄ
AREA信号
REG2D9,REG2DA
OSD領域設定
有効画面内にOSDﾌｨｰﾙﾄﾞを設定しそのﾌｨｰﾙﾄﾞ内OSD情報を
REG2D8[2]予め外部ﾒﾓﾘの決められた領域(OSDﾃﾞｰﾀ設定領域)に格納しOSD領域分割ｲﾈｰﾌﾞﾙておきます｡OSDｲﾈｰﾌﾞﾙを指定しますとその領域の原画情報
REG2DBをOSD情報と指定されたﾌﾞﾚﾝﾄﾞ内容(REG2DC〜REG2DF)にて
分割ﾎﾟｲﾝﾄ設定
ﾌﾞﾚﾝﾄﾞﾃﾞｰﾀを生成します｡OSD領域は分割指定により4領域
REG2DC〜REG2DFに分割し独立にﾌﾞﾚﾝﾄﾞ内容を選択する事ができます｡
分割領域別ｷｬﾗｸﾀ､背景設定○OSDｴﾘｱ(最大32Kﾄﾞｯﾄ)○OSDｴﾘｱ分割様相図REG2DB[7:0]
S0
REG2DB[15:8] S2

S1

AREA0

AREA1 S3

AREA2

AREA3

有効画面
REG2D9REG2DA[7:0]
REG2DA[15:8]

Sn

OSDｴﾘｱ○OSD情報例
S0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 S1
S2 0 0 0 1 0 0 0 1 1 1 1 0 0 1 1 1 1 0 S3
0 1 1 1 0 0 0 0 0 0 1 0 0 0 0 0 1 0
0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 1 0
0 0 0 1 0 0 0 1 1 1 1 0 0 1 1 1 1 0
0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 1 0
0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 1 0
0 1 1 1 1 0 0 1 1 1 1 0 0 1 1 1 1 0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Sn

ｷｬﾗｸﾀ
背景
SDRAMのﾉｰﾏﾙﾌﾚｰﾑ0領域に格納
上図中0,1はOSD情報として設定する
ﾃﾞｰﾀを示す｡
OSD情報の解像度
垂直:1ﾄﾞｯﾄ/情報ﾃﾞｰﾀ
水平:2ﾄﾞｯﾄ/情報ﾃﾞｰﾀ

左図にOSD情報例及び外部ﾒﾓﾘへの設定情報を示します｡設定順序はS0‑>S1,S2‑>S3‑‑‑>Snの順に外部ﾒﾓﾘの指定領域に設定しておきます｡
指定領域は以下に示す4領域がありますので必要領域に設定願います｡
対象ｱﾄﾞﾚｽ領域
開始ｱﾄﾞﾚｽ
ﾌｨｰﾙﾄﾞﾃｰﾌﾞﾙ0(Progressive,Interlace(ODD))
78000
ﾌｨｰﾙﾄﾞﾃｰﾌﾞﾙ0(Interlace(EVEN))
78800
ﾌｨｰﾙﾄﾞﾃｰﾌﾞﾙ1(Progressive,Interlace(ODD))
79000
ﾌｨｰﾙﾄﾞﾃｰﾌﾞﾙ1(Interlace(EVEN))
79800
開始ｱﾄﾞﾚｽ:{REG26D[9:0],REG26C[15:0]}指定ｱﾄﾞﾚｽ*:Interlace(EVEN)領域への設定ﾃﾞｰﾀはODDﾃﾞｰﾀ設定
ｱﾄﾞﾚｽの次のｱﾄﾞﾚｽ+ｵﾌｾｯﾄ(800h)に設定願います｡
Progressive時
S2=(S1+1)ｱﾄﾞﾚｽ
Interlace時
S2=(S1+1)+20'h00800ｱﾄﾞﾚｽ30(MZEN3001FJ06I)ZENIC INC.

ZEN3001F[ｾﾝｻｰ処理機能説明]
1.画像比較

比較対象画面

入力画面
画像比較

00000000000000
00000000001110
00111110001110
00111110001110
00001110000000
00001110000000
00000000000000
00000000000000
図1‑1 比較ﾃｰﾌﾞﾙ

比較対象画面に対して入力画面の各Y成分の差を求め､差分結果とｽﾚｯｼｮﾙﾄﾞY TH(REG24A[7:0])との大小比較を行い下記条件に基づき比較2値化ﾃｰﾌﾞﾙを生成します。
(図1‑1)
12値化条件
差分値＞YTH0
差分値≦YTH
差分値はﾚｼﾞｽﾀ(REG24A[9:8])にて選択できます。
2'h0:絶対値差分
差分値:￨YIN‑YC￨
2'h1:ﾏｲﾅｽ差分
差分値:YC‑YIN
2'h2:ﾌﾟﾗｽ差分
差分値:YIN‑YC
YIN:入力ﾃﾞｰﾀ
YC:比較ﾃﾞｰﾀ

差分値＞YTHﾃﾞｰﾀ
また､比較対象についても基準ﾌﾚｰﾑ､前ﾌﾚｰﾑﾃﾞｰﾀから選択できます。
(比較ﾃﾞｰﾀ:REG24A[10])(対象ﾌﾚｰﾑ:REG24A[14:11])
本演算にて生成したﾃｰﾌﾞﾙは外部ﾒﾓﾘに保存する(2値ﾃﾞｰﾀ)事ができます。

2.ｼｬﾄﾞｳｷｬﾝｾﾗ
基本処理として微分による画面変化検出を行いますが影や光の影響を本機能を用いてｷｬﾝｾﾙ処理する事ができます。
元画面は何もない状態に対して影を伴い変化した画面を図2‑1に示します。その画面に対して処理の有無での変化検出結果を図2‑2,2‑3に示します。

図2‑1 変化画面

図2‑2 処理有時の変化検出

図2‑3 処理無時の変化検出

3.水平ﾉｲｽﾞｷｬﾝｾﾗ
ﾉｲｽﾞｽﾚｯｼｮﾙﾄﾞ(ﾚﾍﾞﾙ/連続幅)に対して検出変化量が満たない場合これをﾉｲｽﾞと判断し検出対象としてｷｬﾝｾﾙする事ができます。図3‑1に純変化画面を示します。その画面に対して処理の有無での変化検出結果を図3‑2,3‑3に示します。
ﾉｲｽﾞﾚﾍﾞﾙ > ｽﾚｯｼｮﾙﾄﾞ
ﾉｲｽﾞ幅 < ｽﾚｯｼｮﾙﾄﾞ

図3‑1 変化画面

図3‑2 処理有時の変化検出

図3‑3 処理無時の変化検出(基本処理内容)
比較演算結果を前述ｽﾚｯｼｮﾙﾄﾞとの差分を元に2値化する際に複数ﾄﾞｯﾄ以上連続するﾃﾞｰﾀのみ正規2値ﾃﾞｰﾀとし小さな変化は変化なしとして差分結果を反転させます。
ｷｬﾝｾﾙﾉｲｽﾞ幅(REG24F[3:0])=2におけるｷｬﾝｾﾙﾓｰﾄﾞ(REG24F[5:4])別､ｷｬﾝｾﾗ出力比較を以下に示します。
Mode1:"0,1"ｷｬﾝｾﾗ
入力(比較演算結果)
01111010111001010001110(REG24F[5:4]=2'h0)
連続幅検出
基準2値化状態
00111111111100000000111
基準値変更
ｷｬﾝｾﾗ出力
0 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 (連続幅)Mode2:"0"ｷｬﾝｾﾗ(REG24F[5:4]=2'h1)

Mode3:"1"ｷｬﾝｾﾗ(REG24F[5:4]=2'h2)

入力(比較演算結果)

01111010111001010001110

基準2値化状態

01111111111101111001111

ｷｬﾝｾﾗ出力01111111111001110001111

入力(比較演算結果)

01111010111001010001110

基準2値化状態

00111000011000000000110

ｷｬﾝｾﾗ出力01111000111000000001110

31(MZEN3001FJ06I)ZENIC INC.

ZEN3001F
4.指定色抽出
Y,U,V独立に抽出範囲を指定し有効画面内の特定色の抽出を行う事ができます。
始めに各ﾄﾞｯﾄに対してY,U,V独立にY q,Uq,Vqを求め
1 YTHL:下位判定ｽﾚｯｼｮﾙﾄﾞ(REG247[7:0])
YTHL≦Y≦YTHU
Yq
以外
0 YTHU:上位判定ｽﾚｯｼｮﾙﾄﾞ(REG247[15:8])
UTHL≦U≦UTHU
1 UTHL:下位判定ｽﾚｯｼｮﾙﾄﾞ(REG248[7:0])
Uq
以外
0 UTHU:上位判定ｽﾚｯｼｮﾙﾄﾞ(REG248[15:8])
VTHL≦V≦VTHU
1 VTHL:下位判定ｽﾚｯｼｮﾙﾄﾞ(REG249[7:0])
Vq
以外
0 VTHU:上位判定ｽﾚｯｼｮﾙﾄﾞ(REG249[15:8])
その結果から以下の条件にて画面全体の2値化ﾃｰﾌﾞﾙを生成します。
1
Yq & U q & V q
ﾃｰﾌﾞﾙ内容以外
000000000000000
00000000001110
00111110001110
00111110001110
00001110000000
00001110000000
00000000000000
00000000000000
図4 指定色ﾃｰﾌﾞﾙ
5.射像演算
X0X1

Xn

前述の画像比較、指定色抽出にて作成されたﾃｰﾌﾞﾙに対して各XY(行列)ﾚﾍﾞﾙで独立した分割情報にまとめる事ができます。(射像ﾃﾞｰﾀX,Y)
各行(列)単位で"1"として2値化されたﾃﾞｰﾀの総数を外部ﾒﾓﾘに格納します。
行方向の処理をY射像処理､列方向の処理をX射像処理として扱い､外部ﾒﾓﾘへ個別にﾏｯﾋﾟﾝｸﾞしていますのでｱﾌﾟﾘｹｰｼｮﾝに応じて必要なﾃﾞｰﾀを選択する事ができます。
本演算対象ﾃﾞｰﾀはMSA(REG24B[1])にて比較､指定色抽出結果から選択できます｡
また､ｳｨﾝﾄﾞｳの指定(REG242,REG243)によりﾌﾙ画面だけでなく有効画像中の任意領域のみを対象とする事もできます｡

Y0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
Y1 0 0 0 0 0 0 0 0 0 0 1 1 1 000111110001110
00111110001110
00001110000000
00001110000000
00000000000000
Yn 0 0 0 0 0 0 0 0 0 0 0 0 0 0
図5 比較(指定色)ﾃｰﾌﾞﾙ
6.面積演算
0
0
1
5
8
0
1
9
00781220011090②
XW=5
XMAX=8
図6 面積算出例

前述の画像比較処理及びその射像演算結果のX射像(X 0〜Xn),Y射像結果(Y0〜Yn)
に対して
XW:X最大連続幅
XAREA=XW×XMAX
XMAX:X最大連続幅内における最大値
YW=3
YAREA=YW×YMAXYW:Y最大連続幅
YMAX=8
YMAX:Y最大連続幅内における最大値
DAREA=MAX(Y AREA,XAREA)①
を求め､面積ｽﾚｯｼｮﾙﾄﾞA TH(REG24C)を比較し越えた場合には割り込みにて通知する事ができます。
DAREA＞ATH (REG24C)① 最大幅でないのでYW,YMAXではない② 最大幅でないのでXW,XMAXではない

７.ﾏﾙﾁｳｨﾝﾄﾞｳ処理
前述の比較､指定色抽出結果に対して以下に示すﾏﾙﾁｳｨﾝﾄﾞｳ処理を行う事ができます｡予め準備したｳｨﾝﾄﾞｳ内のﾃﾞｰﾀに対して射像演算を行います｡(REG2C1:最大64ｳｨﾝﾄﾞｳ)対象ﾃﾞｰﾀの選択はSCS(REG2B7[15])にて制御できます｡
有効画像範囲をm×n(MAX:64,(m,n=1,2,4,8,16,32,64))のﾏﾙﾁｳｨﾝﾄﾞｳに分割しそれぞれ
mのｳｨﾝﾄﾞｳ毎に射像演算(Ywsumの抽出)を行いその結果をﾚｼﾞｽﾀ(REG2B3〜REG2B6)に格納し
MW0
MW1
MW2
MW7
ます｡
MW8
設定ｳｨﾝﾄﾞｳ数に関して基本的に以下の条件を成立させる必要があります。
MW16
水平有効画素数=(2×Ａ)×m(2×A):1ｳｨﾝﾄﾞｳ辺りの画素数(偶数)n垂直有効画素数=B×m
B:1ｳｨﾝﾄﾞｳ辺りの画素数(整数)
上記関係が成立しない場合､内部では端数を切り捨て処理しますので処理範囲､生成ｳｨﾝ
ﾄﾞｳ数が変わりますので注意が必要です｡
X,Y分割数はREG2C1にて指定しｳｨﾝﾄﾞｳ番号は列方向に昇順で扱います｡(図7‑1参照)
MW56
MW63
設定
図7‑1 ﾏﾙﾁｳｨﾝﾄﾞｳ
(REG2B0[15]=1'h1)
量子化条件
YTHsum :REG2C0[13:0]
Ywsum＞YTHsum
また,処理ﾌﾚｰﾑ内で(Y wsum＞YTHsum )を示すｳｨﾝﾄﾞｳ数がY THWを越えた場合は割り込み(MWI)にて通知する事ができます。
割り込み条件(Ywsum＞YTHsum )ｳｨﾝﾄﾞｳ数 ＞ Y THW(REG2C2[5:0])

32(MZEN3001FJ06I)ZENIC INC.

ZEN3001F[Micon ﾉｰﾏﾙ I/F ﾀｲﾐﾝｸﾞﾁｬｰﾄ(ﾚｼﾞｽﾀ､ﾒﾓﾘR/W)]●ﾏｲｺﾝﾘｰﾄﾞ動作ﾀｲﾐﾝｸﾞﾁｬｰﾄ(MCLKIN=20MHz,CLK̲S=40MHz時基本動作例)( )内入出力極性はZEN3001Fから見た極性を示す。(MWRBIN="H"Fix)ﾏｲｺﾝｱｸｾｽｽﾃｰﾄ

T1

TWI

基本ｱｸｾｽｻｲｸﾙ
TWE
TWE

TWE

T2

DW

T1

TWI

TWE

MCLKIN

外部入出力

MCSBINMCSBIN変更ﾀｲﾐﾝｸﾞ(連続時は"L"のままでも可)MAIN9〜0

ADDn

ADDn+1MRDBINMWAITBOUT

WAITB挿入MDQ15〜0(OUT)

ﾘｰﾄﾞﾃﾞｰﾀ
内部でのWaitｻｲｸﾙ数(CLK̲Sﾄﾞﾒｲﾝ)はﾚｼﾞｽﾀ設定(REG291[9:5])●ﾏｲｺﾝﾗｲﾄ動作ﾀｲﾐﾝｸﾞﾁｬｰﾄ(MCLKIN=20MHz,CLK̲S=40MHz時基本動作例)( )内入出力極性はZEN3001Fから見た極性を示す。(MRDBIN="H"Fix)
基本ｱｸｾｽｻｲｸﾙ
ﾏｲｺﾝｱｸｾｽｽﾃｰﾄ
T1
TWI
TWE
TWE

ﾚｼﾞｽﾀ設定で変更可能(REG291[15],[4:0])

TWE

T2

DW

T1

TWI

TWE

外部入出力

MCLKIN

MAIN9〜0

ADDn

ADDn+1MWRBINMWAITBOUT

WAITB挿入Tsd(WDAT)MDQ15〜0(IN)ﾗｲﾄﾃﾞｰﾀ(ADDn)

ﾗｲﾄﾃﾞｰﾀ(ADDn+1)

内部でのWaitｻｲｸﾙ数(CLK̲Sﾄﾞﾒｲﾝ)はﾚｼﾞｽﾀ設定(REG291[9:5])[Micon ﾌｧｰｽﾄ I/F ﾀｲﾐﾝｸﾞﾁｬｰﾄ(ﾒﾓﾘR/W)]
外部ﾒﾓﾘの高速ﾃﾞｰﾀ転送を実現する為に通常のｱｸｾｽﾓｰﾄﾞとは別に高速転送ﾓｰﾄﾞをｻﾎﾟｰﾄしています。本ｱｸｾｽﾀｲﾐﾝｸﾞはREG26B(ﾒﾓﾘIOﾎﾟｰﾄ)ｱｸｾｽ時及びDMA転送時のみ有効です。(REG290[5]=1'b1の設定が必要)●ﾏｲｺﾝﾘｰﾄﾞ動作ﾀｲﾐﾝｸﾞﾁｬｰﾄ(MCLKIN=20MHz,CLK̲S=40MHz時基本動作例)( )内入出力極性はZEN3001Fから見た極性を示す。(MWRBIN="H"Fix)
基本ｱｸｾｽｻｲｸﾙ
ﾏｲｺﾝｱｸｾｽｽﾃｰﾄ
T1
TWI
TWE(T2)TWE(波形的には本ｻｲｸﾙがT2で可能)

TWE

T2

DW

T1

TWI

TWE

MCLKIN

外部入出力

MCSBINMCSBIN変更ﾀｲﾐﾝｸﾞ(連続時は"L"のままでも可)MAIN9〜0

10'h26B

10'h26B

MRDBINMWAITBOUT"H"FixMDQ15〜0(OUT)

ﾘｰﾄﾞﾃﾞｰﾀ
MRDB="L"の取込みからﾃﾞｰﾀ出力

MRDB="H"の取込みまで保持(REG291[15]は無効)●ﾏｲｺﾝﾗｲﾄ動作ﾀｲﾐﾝｸﾞﾁｬｰﾄ(MCLKIN=20MHz,CLK̲S=40MHz時基本動作例)( )内入出力極性はZEN3001Fから見た極性を示す。(MRDBIN="H"Fix)
基本ｱｸｾｽｻｲｸﾙ
ﾏｲｺﾝｱｸｾｽｽﾃｰﾄ
T1
TWI
TWE(T2)TWE(波形的には本ｻｲｸﾙがT2で可能)

TWE

T2

DW

T1

TWI

TWE

MCLKIN

外部入出力

MCSBINMCSBIN変更ﾀｲﾐﾝｸﾞ(連続時は"L"のままでも可)MAIN9〜0

10'h26B

10'h26B

MWRBINMWAITBOUT"H"Fix*Tcomp(WR)
Tsd(WDAT)MDQ15〜0(IN)

WDATn

WDATn+1*Tcomp(WR):ﾌｧｰｽﾄｲﾝﾀｰﾌｪｰｽ(REG290[5]=1'b1)時のﾗｲﾄ完了ﾀｲﾐﾝｸﾞ(MAX 4CLK̲S)

33(MZEN3001FJ06I)ZENIC INC.

ZEN3001F[Micon DMA I/F ﾀｲﾐﾝｸﾞﾁｬｰﾄ(ﾒﾓﾘR/W)]●DMA転送概略
基本的に通常ﾏｲｺﾝI/Fと同様のｱｸｾｽを行います。DMAREQﾓｰﾄﾞの指定によりDMAREQ,ACK信号のﾊﾝﾄﾞﾘﾝｸﾞが異なりますので注意が必要です。転送開始命令を受けて所定ﾀｲﾐﾝｸﾞでDMAREQを出力します｡その際に開始時のみDMAREQを出力する場合は､DTO(REG294[8])=1'b0に設定します｡以降､DMAACK信号にてｱﾄﾞﾚｽを自動ｲﾝｸﾘﾒﾝﾄし転送長に達するまで繰り返します｡
DTO=1'b1設定時はDMAREQのｲﾈｰﾌﾞﾙ方法は同じですがDMAACK信号がｲﾈｰﾌﾞﾙ後解除し､ﾃﾞｨｾｰﾌﾞﾙ後自動的ｲﾈｰﾌﾞﾙにします。(それぞれnega
tive設定時のﾊﾝﾄﾞﾘﾝｸﾞの違いを下記に示します。
(DTO=1'b0)(DTO=1'b1)
MDMAREQOUTREG294[6:2]設定値

MDMAREQOUTMDMAAKINMDMAAKIN●DMA転送動作開始前処理ﾌﾛｰ(予めﾏｲｺﾝI/F関連のﾀｲﾐﾝｸﾞはｾｯﾄされているものとします)
ｱｸｾｽｵﾌｾｯﾄの指定(REG26C,26D)
DMAREQ,DMAAK極性指定(REG290[2:1])
DMA転送長の指定(REG293[15:0])
DMAREQﾓｰﾄﾞの指定(REG297[8:7])
DMAREQ長の指定(REG297[6:2])
同時設定可
DMAﾓｰﾄﾞ(R/W)の指定(REG297[1])DMA転送開始命令発行(REG297[0])●DMA動作ﾀｲﾐﾝｸﾞﾁｬｰﾄ(ﾘｰﾄﾞ):ﾗｲﾄｱｸｾｽ時も各種ﾀｲﾐﾝｸﾞは同じ(MDMAREQOUT,MDMAAKINはnegative設定)
基本ｱｸｾｽｻｲｸﾙ
ﾏｲｺﾝｱｸｾｽｽﾃｰﾄ
T1
TWI
TWE
TWE

TWE

T2

Tcr

MCLKIN
転送開始命令(REG297[0]取込みｸﾛｯｸ
MDMAREQOUTREG297[7],REG297[8]の設定値で出力方法が変わりますので注意が必要です。
MDMAAKINMCSBIN
MAIN9〜0

何でも可

MWRBINMWAITBOUT

WAITB挿入MDQ15〜0

WDATn
内部でのWaitｻｲｸﾙ数(CLK̲Sﾄﾞﾒｲﾝ)はﾚｼﾞｽﾀ設定(REG291[9:5])[割り込み制御機能]
ZEN3001Fでは各種内部状態の変化を割り込みとしてﾏｲｺﾝに伝える事ができます。
③同時割り込み④優先度の高い割り込みのみｸﾘｱ

内部割り込み要因①
内部割り込み要因②
ｸﾘｱｺﾏﾝﾄﾞ発行

BIC

BIC

BIC

BIC

AIC

MINTBOUT①要因発生

CID(REG2A0[15:8]設定値)⑤連続割り込み②基本ｸﾘｱ処理⑥AICｸﾘｱ処理

基本ﾀｲﾑﾁｬｰﾄ
割り込みの優先順位(要因① > 要因②)
動作概要
基本ﾀｲﾑﾁｬｰﾄにて割り込みｼｰｹﾝｽ例を示します。内部にてｲﾈｰﾌﾞﾙ設定(REG2A4[15:1])された各種要因が内部で発生すると内部割り込み要因として受け付けます｡その内容を受け､外部端子MINTBOUT="L"(ｲﾈｰﾌﾞﾙ)にすると同時にｽﾃｰﾀｽ(REG2A2,REG2A3)にその内容を示します｡(図中①)
外部ではMINTBOUTのｲﾈｰﾌﾞﾙを受け付けるといつでもその内容を確認及び所定の処理を行ったあとBICｺﾏﾝﾄﾞ(REG2A0[1]=1'b1)を発行するとその処理が完了したものとしてMINTBOUT="H"(ﾃﾞｨｾｰﾌﾞﾙ)及びｽﾃｰﾀｽのｸﾘｱを行います｡(図中②)
内部で同時に発生した場合は予め決められた優先順位に基づき優先度の高い割り込みが受け付けられます｡(図中③､④)先に優先度の低い要因が受け付けられｸﾘｱされる前に優先度の高い要因が発生しても先に発生した要因が有効で後に発生した要因はｽﾄｯｸされています｡
同時発生又は重複割り込み発生時､先の要因に対するｸﾘｱｺﾏﾝﾄﾞ発生後は必ずMINTBOUTはﾃﾞｨｾｰﾌﾞﾙになり一定時間(CID設定値)経過後､次の要因
に対するMINTBOUTのｲﾈｰﾌﾞﾙを生成します｡(図中⑤)
ｸﾘｱｺﾏﾝﾄﾞにはBICｺﾏﾝﾄﾞの他にAICｺﾏﾝﾄﾞ(REG2A0[0]=1'b1)があります｡本ｺﾏﾝﾄﾞはその時に発生している全ての割り込み要因をｸﾘｱしますので取扱いには注意が必要です｡(図中⑥)
割り込みに関連したその他のﾚｼﾞｽﾀとしてFFC(REG2A0[7])が有ります｡本ﾚｼﾞｽﾀはFCI(REG2A2[3:0]=4'hF)割り込み対象のﾌﾚｰﾑ処理を規定します｡ﾊﾟｰｼｬﾙﾌｧﾝｸｼｮﾝ選択時(1'b0)､FCI対象のﾌﾚｰﾑ内処理はREG246でｲﾈｰﾌﾞﾙ指定した演算処理が対象です｡ﾌﾙﾌｧﾝｸｼｮﾝ選択時(1'b1)はREG246指定演算の他にJPEGｴﾝｺｰﾄﾞ処理も対象になります｡
各種要因及び優先順位については後述の割り込み要因一覧を参照願います。

34(MZEN3001FJ06I)ZENIC INC.

ZEN3001F
優先順位 割り込み内容①
Single Measure complete Interrupt
ｼﾝｸﾞﾙﾒｼﾞｬｰｲﾈｰﾌﾞﾙ(REG210[0]=1'h0)時にﾒｼﾞｬｰの完了を通知します。
②
Area Calculate Interrupt
面積演算ｲﾈｰﾌﾞﾙ(REG246[10]=1'h0)時に抽出面積のｽﾚｯｼｮﾙﾄﾞｵｰﾊﾞｰを通知します。
条件:抽出面積 > REG24C[15:0]③
Color Detect Interrupt
指定色検出ｲﾈｰﾌﾞﾙ(REG210[3]=1'h0)時に検出面積のｽﾚｯｼｮﾙﾄﾞｵｰﾊﾞｰを通知します。
条件:検出ﾄﾞｯﾄ数 > {REG21E[15:0],REG21D[15:0]}④
Camera Change enable Interrupt
外部ｶﾒﾗ変更ｲﾈｰﾌﾞﾙ(REG295[6]=1'h0)時に変更可能になった事を通知します。
条件:ｲﾈｰﾌﾞﾙ発行時のﾌﾚｰﾑに対する処理が全て完了した時⑤
Micon Access (DMA Transfer) enable Interrupt
ﾏｲｺﾝﾘｰﾄﾞｱｸｾｽｲﾈｰﾌﾞﾙ(REG26A[0]=1'h0)時のﾘｰﾄﾞ準備完了を通知します。
条件:ｲﾈｰﾌﾞﾙ発行後､内部ﾀｲﾐﾝｸﾞﾊﾞｯﾌｧへの1ﾊﾞｰｽﾄ分のﾒﾓﾘﾃﾞｰﾀﾘｰﾄﾞ完了時⑥
Reserved⑦
Y Measure Interrupt
輝度(Y)成分のﾒｼﾞｬｰ結果のｽﾚｯｼｮﾙﾄﾞｵｰﾊﾞｰを通知します。
要因はREG2A3[6:0]に示します。同時に複数の要因を示す事もあります。
(1)YMAX値ｽﾚｯｼｮﾙﾄﾞｵｰﾊﾞｰ条件:￨YMAXﾒｼﾞｬｰ値 ‑ YMAX基準値￨ > YMAXｽﾚｯｼｮﾙﾄﾞ(REG217[15:8])(2)YMIN値ｽﾚｯｼｮﾙﾄﾞｵｰﾊﾞｰ条件:￨YMINﾒｼﾞｬｰ値 ‑ YMIN基準値￨ > YMINｽﾚｯｼｮﾙﾄﾞ(REG217[7:0])(3)YDeltaMAX値ｽﾚｯｼｮﾙﾄﾞｵｰﾊﾞｰ条件:￨YDeltaMAXﾒｼﾞｬｰ値 ‑ YDeltaMAX基準値￨ > YDeltaMAXｽﾚｯｼｮﾙﾄﾞ(REG218[7:0])(4)YMAX座標ｽﾚｯｼｮﾙﾄﾞｵｰﾊﾞｰ条件:￨YMAX座標ﾒｼﾞｬｰ値 ‑ YMAX座標基準値￨ > 座標ｽﾚｯｼｮﾙﾄﾞ(REG219[9:0])(5)YMIN座標ｽﾚｯｼｮﾙﾄﾞｵｰﾊﾞｰ条件:￨YMIN座標ﾒｼﾞｬｰ値 ‑ YMIN座標基準値￨ > 座標ｽﾚｯｼｮﾙﾄﾞ(REG219[9:0])(6)YDeltaMAX座標ｽﾚｯｼｮﾙﾄﾞｵｰﾊﾞｰ条件:￨YDeltaMAX座標ﾒｼﾞｬｰ値 ‑ YDeltaMAX座標基準値￨ > 座標ｽﾚｯｼｮﾙﾄﾞ(REG219[9:0])⑧
Timing Buffer Interrupt
送受信用内部ﾀｲﾐﾝｸﾞﾊﾞｯﾌｧでｵｰﾊﾞｰﾌﾛｰ/ｱﾝﾀﾞｰﾗﾝが発生した事を通知します。
要因はREG2A3[11:10]に示し､ﾀｲﾐﾝｸﾞﾊﾞｯﾌｧ番号をREG2A3[15:12]に示します。
REG2A3[11:10] ｴﾗｰ概略
対象ﾊﾞｯﾌｧ､内容
REG2A3[15:12]
2'h2
送信関連
ﾌｨﾙﾀ送信ﾊﾞｯﾌｧ1(ｵｰﾊﾞｰﾌﾛｰ)
2値送信ﾊﾞｯﾌｧ
2
射像送信ﾊﾞｯﾌｧ
3
原画送信ﾊﾞｯﾌｧ
8
ﾏｲｺﾝ送信ﾊﾞｯﾌｧ9(JPEGﾀｲﾑｵｰﾊﾞｰ) JPEGｱｸｾｽｴﾗｰ
7
2'h1
受信関連
比較受信ﾊﾞｯﾌｧ
5(ｱﾝﾀﾞｰﾗﾝ)
JPEG受信ﾊﾞｯﾌｧ6
ﾏｲｺﾝ受信ﾊﾞｯﾌｧ9
表示受信ﾊﾞｯﾌｧ
10
⑨

⑩

⑪
⑫
⑬
⑭
⑮

Multi‑Window point Interrupt
ﾏﾙﾁｳｨﾝﾄﾞｳ機能ｲﾈｰﾌﾞﾙ(REG2B0[15:14]=2'h1)時の変化ｳｨﾝﾄﾞｳのｽﾚｯｼｮﾙﾄﾞｵｰﾊﾞｰを通知します。
変化ｳｨﾝﾄﾞｳ条件:
変化ﾄﾞｯﾄ数 > 変化検出ｽﾚｯｼｮﾙﾄﾞ(REG2C0[13:0])
割り込み条件:変化ｳｨﾝﾄﾞｳ数 > ｳｨﾝﾄﾞｳｽﾚｯｼｮﾙﾄﾞ(REG2C2[5:0])
Differential Count over Interrupt
比較演算機能ｲﾈｰﾌﾞﾙ(REG246[5]=1'h0)における差分変化検出ﾄﾞｯﾄ数のｽﾚｯｼｮﾙﾄﾞｵｰﾊﾞｰ通知します。
割り込み条件: 変化検出ﾄﾞｯﾄ数 > 相違判定ｽﾚｯｼｮﾙﾄﾞ(REG24F[15:6])×64
JPEG Register Write Error Interrupt
JPEG処理中にJPEG関連ﾚｼﾞｽﾀへのﾗｲﾄｱｸｾｽの検知を通知します。
DMA Transfer Complete Interrupt
DMA転送ｲﾈｰﾌﾞﾙ(REG294[4]=1'h0)時の転送完了を通知します。
Frame function Error Interrupt
1ﾌﾚｰﾑに対する全ての処理が未完了の際に次ﾌﾚｰﾑの処理の開始が発生した事を通知します。
JPEG Function Complete Interrupt
JPEG専用ﾓｰﾄﾞ(REG270[0]=1'b1)時にJPEG演算の終了を通知します。
Frame function Complete Interrupt
1ﾌﾚｰﾑに対する全ての処理が完了した事を通知します。

35

発生ﾀｲﾐﾝｸﾞﾒｼﾞｬｰ完了時
面積演算完了時

条件成立時

条件成立時

条件成立時

ﾒｼﾞｬｰ完了時

ｴﾗｰ発生時

演算完了時

比較演算完了時

ｴﾗｰ発生時
転送完了時

ｴﾗｰ発生時
処理完了時
処理完了時(MZEN3001FJ06I)ZENIC INC.

ZEN3001F[SDRAMﾃﾞｰﾀｱｸｾｽ制御ﾌﾛｰ]ﾎｽﾄよりZEN3001Fの外部ﾒﾓﾘをｱｸｾｽする際､ZEN3001Fでは一度ﾎｽﾄのﾗｲﾄ要求ﾃﾞｰﾀを内部ﾊﾞｯﾌｧに取りこみ一定量蓄えたのち外部SDRAMに対してﾊﾞｰｽﾄ転送を行います｡処理の関係上､ﾗｲﾄ可能な最小単位は64ﾜｰﾄﾞ(16ﾋﾞｯﾄ)でまた､全てのﾃﾞｰﾀの書き込みはﾎｽﾄのﾗｲﾄ動作完了時ではなくﾎｽﾄからのｱｸｾｽ終了ｺﾏﾝﾄﾞ発行後約2us以上の期間経過後となります｡また､ﾘｰﾄﾞ要求に対してもSDRAMのｲﾝﾀｰﾌｪｰｽをZEN3001Fのﾎｽﾄｲﾝﾀｰﾌｪｰｽに変換させる為､一定量のﾌﾟﾘﾛｰﾄﾞを行いますのでﾘｰﾄﾞｱｸｾｽ開始要求
ｺﾏﾝﾄﾞ一定期間経過後随時取り出しが可能となります｡○ﾏｲｺﾝ<‑>SDRAMﾃﾞｰﾀｱｸｾｽ基本ﾌﾛｰﾁｬｰﾄ
SDRAM Access Address(L)設定(REG26C[15:0])

下位4ﾋﾞｯﾄは4'h0固定

SDRAM Access Address(U)設定(REG26D[8:0])
Micon I/F ﾀｲﾐﾝｸﾞﾊﾞｯﾌｧ設定(REG25D)

設定時注意点ﾗｲﾄ時:ﾄﾘｶﾞﾀｲﾐﾝｸﾞ > ﾊﾞｰｽﾄ長
ﾘｰﾄﾞ時:ﾄﾘｶﾞﾀｲﾐﾝｸﾞ < ﾊﾞｰｽﾄ長
同時ｲﾈｰﾌﾞﾙ禁止

R/Wｲﾈｰﾌﾞﾙ設定(REG26A[1],[0]設定)
本設定ﾀｲﾐﾝｸﾞにてREG26C,REG26Dをｵﾌｾｯﾄｱﾄﾞﾚｽとして取込む
W Enable
R Enable
ｱｸｾｽｲﾈｰﾌﾞﾙ判定
割り込み(REG2A2[3:0]=4'h5)
Y(Write)(Read)SDRAMﾃﾞｰﾀﾊﾞｯﾌｧｱｸｾｽ(REG26B)

N

ｲﾈｰﾌﾞﾙ設定状態と異なるﾊﾞｯﾌｧｱｸｾｽ(R/W)を行った
場合ﾃﾞｰﾀの保証ができなくなります
連続してREG26Bをｱｸｾｽするとｵﾌｾｯﾄｱﾄﾞﾚｽ設定番地
からのﾊﾞｰｽﾄｱｸｾｽができます｡ﾊﾞｰｽﾄｱｸｾｽの終了はREG
26A[1]､[0]をﾃﾞｨｾｰﾌﾞﾙにすると終了します｡

N
ｱｸｾｽ終了Y
R/Wﾃﾞｨｾｰﾌﾞﾙ設定(REG26A[1],[0]設定)

ﾗｲﾄｱｸｾｽ終了後次のｱｸｾｽを開始する場合､必ず"EAS(REG26E[3])=1'b0"を確認後実行願います｡本ｽﾃｰﾀｽが1'b1の際にｱｸｾｽしたﾃﾞｰﾀは全て無効です｡[REG26C,REG26D指定ｱﾄﾞﾚｽ例(先頭ｱﾄﾞﾚｽ)]○ﾉｰﾏﾙﾌﾚｰﾑﾃﾞｰﾀ
ﾉｰﾏﾙﾌﾚｰﾑ番号
f0

f1

f2

f3

f4

f5

(26D)

(26C)

(26D)

(26C)

(26D)

(26C)

(26D)

(26C)

(26D)

(26C)

(26D)

(26C)

0007
0007
0007
0004
0000

6000
5800
0800
B000
0000

000F
000F
000F
000C
0008

6000
5800
0800
B000
0000

0017
0017
0017
0014
0010

6000
5800
0800
B000
0000

001F
001F
001F
001C
0018

6000
5800
0800
B000
0000

0027
0027
0027
0024
0020

6000
5800
0800
B000
0000

002F
002F
002F
002C
0028

6000
5800
0800
B000
0000

(26C)

(26D)

(26C)

(26D)

(26C)

(26D)

(26C)

(26D)

(26C)

(26D)

(26C)

射像演算ﾃﾞｰﾀ(Y)0037 6000
射像演算ﾃﾞｰﾀ(X)0037 5800
2値化ﾃﾞｰﾀ
0037 0800
演算ﾃﾞｰﾀ0034 B000
原画ﾃﾞｰﾀ0030 0000○JPEG圧縮ﾃﾞｰﾀ
JPEGﾌﾚｰﾑ番号
Jf0
Jf1
JPEGﾃﾞｰﾀ(26D) (26C) (26D) (26C)
0060 0000 0061 0000

003F
003F
003F
003C
0038

6000
5800
0800
B000
0000

0047
0047
0047
0044
0040

6000
5800
0800
B000
0000

004F
004F
004F
004C
0048

6000
5800
0800
B000
0000

0057
0057
0057
0054
0050

6000
5800
0800
B000
0000

005F
005F
005F
005C
0058

6000
5800
0800
B000
0000

射像演算ﾃﾞｰﾀ(Y)
射像演算ﾃﾞｰﾀ(X)
2値化ﾃﾞｰﾀ
演算ﾃﾞｰﾀ原画ﾃﾞｰﾀﾉｰﾏﾙﾌﾚｰﾑ番号

f6
(26D)

JPEGﾌﾚｰﾑ番号
JPEGﾃﾞｰﾀ

JPEGﾌﾚｰﾑ番号
JPEGﾃﾞｰﾀ

JPEGﾌﾚｰﾑ番号
JPEGﾃﾞｰﾀ

Jf8

f7

Jf9

f8

Jf2

f9

Jf3

f10

Jf4

Jf5

f11

Jf6

Jf7

(26D)

(26C)

(26D)

(26C)

(26D)

(26C)

(26D)

(26C)

(26D)

(26C)

(26D)

(26C)

0062

0000

0063

0000

0064

0000

0065

0000

0066

0000

0067

0000

Jf10

Jf11

Jf12

Jf13

Jf14

Jf15

(26D)

(26C)

(26D)

(26C)

(26D)

(26C)

(26D)

(26C)

(26D)

(26C)

(26D)

(26C)

(26D)

(26C)

(26D)

(26C)

0068

0000

0069

0000

006A

0000

006B

0000

006C

0000

006D

0000

006E

0000

006F

0000

Jf16

Jf17

Jf18

Jf19

Jf20

Jf21

Jf22

Jf23

(26D)

(26C)

(26D)

(26C)

(26D)

(26C)

(26D)

(26C)

(26D)

(26C)

(26D)

(26C)

(26D)

(26C)

(26D)

(26C)

0070

0000

0071

0000

0072

0000

0073

0000

0074

0000

0075

0000

0076

0000

0077

0000

Jf24

Jf25

Jf26

Jf27

Jf28

Jf29

Jf30

Jf31

(26D)

(26C)

(26D)

(26C)

(26D)

(26C)

(26D)

(26C)

(26D)

(26C)

(26D)

(26C)

(26D)

(26C)

(26D)

(26C)

0078

0000

0079

0000

007A

0000

007B

0000

007C

0000

007D

0000

007E

0000

007F

0000

36

(MZEN3001FJ06I)ZENIC INC.

ZEN3001F[外部ﾒﾓﾘﾏｯﾌﾟ]
外部からみたZEN3001Fの処理ﾃﾞｰﾀに対するﾒﾓﾘﾏｯﾌﾟを示します。本ｱﾄﾞﾚｽ空間はﾚｼﾞｽﾀ(REG26C,26D)を経由して送受信を行います。ﾚｼﾞｽﾀ及び指定ｱﾄﾞﾚｽの関係を下記に示します。

15

924 23 22 21 20 19 18 17 16 15 14 13 12 11 10 98
0 15

Reserved

Mem Address(U)

8

7

6

5

4

3

Mem Address(L)

2

0

0

1

0
0

0

0

指定ｱﾄﾞﾚｽ"0"Fixreg26D

reg26C○64Mb SDRAM接続時○SDRAMﾒﾓﾘﾏｯﾌﾟ概略図(実ﾃﾞﾊﾞｲｽ対応)(2Mword×16bit SDRAM 2個)

2047○SDRAMﾒﾓﾘﾏｯﾌﾟ概略図(ﾚｼﾞｽﾀｱｸｾｽ対応)(16bit data,25bit address(上位1ﾋﾞｯﾄは"L"固定))SDRAM0(Lower16bit)
BANK0
1 2 3
JPEG15ﾃﾞｰﾀ
JPEG14ﾃﾞｰﾀ
SDRAM1(Upper16bit)
JPEG1ﾃﾞｰﾀ
JPEG0ﾃﾞｰﾀ
ﾌﾚｰﾑ5ﾃﾞｰﾀ(JPEG除く)

1536
1535

64K word(128Kbyte)

ﾌﾚｰﾑ1ﾃﾞｰﾀ(JPEG除く)
ﾌﾚｰﾑ0ﾃﾞｰﾀ(JPEG除く)

00

16bit Data

15

ｱﾄﾞﾚｽ
3FFFFFh

JPEG15ﾃﾞｰﾀ
JPEG14ﾃﾞｰﾀ

30FFFFh

JPEG1ﾃﾞｰﾀ
JPEG0ﾃﾞｰﾀ
ﾌﾚｰﾑ5ﾃﾞｰﾀ(JPEG除く)

300000h
2FFFFFh

ﾌﾚｰﾑ1ﾃﾞｰﾀ(JPEG除く)
ﾌﾚｰﾑ0ﾃﾞｰﾀ(JPEG除く)

0FFFFFh

512K word(1Mbyte)080000h
07FFFFh
000000h

偶数番地ﾃﾞｰﾀ格納
奇数数番地ﾃﾞｰﾀ格納
Dec

Dec
2047

255

予備ﾃﾞｰﾀ237

OSD設定領域(*1)
予備ﾃﾞｰﾀ236

射像演算̲(Y)235

射像演算̲(X)240

524287

7FFFF

Dec

JPEG
15

7A000

2016

493568

78000

2015

48537676800

OSD設定領域(*1)
予備ﾃﾞｰﾀ48332876000

射像演算̲(Y)481280481279

75800
757FF

射像演算̲(X)1984

2値化ﾃﾞｰﾀ

4128768 3F0000
4128767 3EFFFF

JPEG
144063232 3E0000
4063231 3DFFFF

2値化ﾃﾞｰﾀ

225
224

460800460799

70800
707FF

307200307199

4B000
4AFFF

ﾌｨﾙﾀﾃﾞｰﾀ

ﾌｨﾙﾀﾃﾞｰﾀ

150
149

3276800 320000
3276799 31FFFF

1603

JPEG
1

原画領域

JPEG
1

原画領域
3211264 310000
3211263 30FFFF

1572
1571

JPEG
0
0

1536
0

ｱﾄﾞﾚｽ
Hex

4194303 3FFFFF

495616

JPEG
14

234

ｱﾄﾞﾚｽ
Hex

予備ﾃﾞｰﾀ

JPEG
15

244

Dec

256

0

256

1

00001

0

00000

3145729 300001
3145728 300000
0

1ﾌﾚｰﾑﾃﾞｰﾀ領域ﾏｯﾌﾟ

JPEGﾃﾞｰﾀ領域ﾏｯﾌﾟ
16ﾌﾚｰﾑ分*1:OSD設定領域はﾌﾚｰﾑ0ﾃﾞｰﾀ領域のみ有効

15 (bit)

1ﾌﾚｰﾑﾃﾞｰﾀ領域ﾏｯﾌﾟ

37

JPEG
0
0

15 (bit)

JPEGﾃﾞｰﾀ領域ﾏｯﾌﾟ
16ﾌﾚｰﾑ分(MZEN3001FJ06I)ZENIC INC.

ZEN3001F○128Mb SDRAM接続時○SDRAMﾒﾓﾘﾏｯﾌﾟ概略図(実ﾃﾞﾊﾞｲｽ対応)(4Mword×16bit SDRAM 2個)

4095○SDRAMﾒﾓﾘﾏｯﾌﾟ概略図(ﾚｼﾞｽﾀｱｸｾｽ対応)(16bit data,25bit address(上位2ﾋﾞｯﾄは"L"固定))SDRAM0(Lower16bit)
BANK0
1 2 3
JPEG31ﾃﾞｰﾀ
JPEG30ﾃﾞｰﾀ
SDRAM1(Upper16bit)
JPEG1ﾃﾞｰﾀ
JPEG0ﾃﾞｰﾀ
ﾌﾚｰﾑ11ﾃﾞｰﾀ(JPEG除く)

3071

64K word(128Kbyte)

ﾌﾚｰﾑ1ﾃﾞｰﾀ(JPEG除く)
ﾌﾚｰﾑ0ﾃﾞｰﾀ(JPEG除く)

00

16bit Data

15

ｱﾄﾞﾚｽ
7FFFFFh

JPEG31ﾃﾞｰﾀ
JPEG30ﾃﾞｰﾀ

60FFFFh

JPEG1ﾃﾞｰﾀ
JPEG0ﾃﾞｰﾀ
ﾌﾚｰﾑ11ﾃﾞｰﾀ(JPEG除く)

600000h
5FFFFFh

ﾌﾚｰﾑ1ﾃﾞｰﾀ(JPEG除く)
ﾌﾚｰﾑ0ﾃﾞｰﾀ(JPEG除く)

0FFFFFh

512K word(1Mbyte)080000h
07FFFFh
000000h

偶数番地ﾃﾞｰﾀ格納
奇数数番地ﾃﾞｰﾀ格納
Dec

Dec

255

4095

予備ﾃﾞｰﾀOSD設定領域(*1)
予備ﾃﾞｰﾀ
射像演算̲(Y)
射像演算̲(X)

240
237
236
235
234

ｱﾄﾞﾚｽ
Hex

524287

7FFFF

Dec

8388607 7FFFFF

4956164062

493568

78000

4061

48537676800

48332876000

481280481279

75800
757FF

JPEG
30
4030

JPEG
31

7A000

OSD設定領域(*1)
予備ﾃﾞｰﾀ
射像演算̲(Y)
射像演算̲(X)

2値化ﾃﾞｰﾀ

8323072 7F0000
8323071 7EFFFF

JPEG
30
8257536 7E0000
8257535 7DFFFF

2値化ﾃﾞｰﾀ

225
224

460800460799

70800
707FF

307200307199

4B000
4AFFF

ﾌｨﾙﾀﾃﾞｰﾀ

ﾌｨﾙﾀﾃﾞｰﾀ

150
149

6422528 620000
6422527 61FFFF

3135

JPEG
1

原画領域

JPEG
1

原画領域
6356992 610000
6356991 60FFFF

3104
3103

JPEG
0
0

3072
0

ｱﾄﾞﾚｽ
Hex

予備ﾃﾞｰﾀ

JPEG
31

244

Dec

256

0

256

1

00001

0

00000

6291457 600001
6291456 600000
0

1ﾌﾚｰﾑﾃﾞｰﾀ領域ﾏｯﾌﾟ

JPEGﾃﾞｰﾀ領域ﾏｯﾌﾟ
32ﾌﾚｰﾑ分*1:OSD設定領域はﾌﾚｰﾑ0ﾃﾞｰﾀ領域のみ有効

15 (bit)

1ﾌﾚｰﾑﾃﾞｰﾀ領域ﾏｯﾌﾟ

38

JPEG
0
0

15 (bit)

JPEGﾃﾞｰﾀ領域ﾏｯﾌﾟ
32ﾌﾚｰﾑ分(MZEN3001FJ06I)ZENIC INC.

ZEN3001F[SDRAMﾃﾞｰﾀﾌｫｰﾏｯﾄ及びﾏｲｺﾝｱｸｾｽ順序]
640dot480line

0

639

640

ZEN3001Fが扱う各種画像処理ﾃﾞｰﾀは全て入力走査順序に合わせてSDRAMに格納します｡通常､画像ﾃﾞｰﾀは画面左上より順次走査にて有効画面を構成していますのでそのまま入力するとZEN3001Fではそれぞれのﾄﾞｯﾄﾃﾞｰﾀに対して0から30719(@VGA)の画素番号を割り振ります｡
各種画像処理ﾃﾞｰﾀとﾏｲｺﾝｱｸｾｽﾃﾞｰﾀの関係を以下に示します｡(ﾌﾚｰﾑ0ﾃﾞｰﾀｱｸｾｽ例)

307199有効画素番号及び操作順序(VGA)○原画ﾃﾞｰﾀ(SDRAMﾃﾞｰﾀﾌｫｰﾏｯﾄ)
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9
Y1[7:0]V0(Cr0)[7:0]
Y0[7:0](ﾏｲｺﾝｱｸｾｽﾃﾞｰﾀ順序)
ﾏｲｺﾝｱｸｾｽ番地({REG26D[8:0],REG26C[15:0])=25'h0000000時
1stMD[15:0]={Y0[7:0],U0[7:0]}
2ndMD[15:0]={Y1[7:0],V0[7:0]}
3rdMD[15:0]={Y2[7:0],U1[7:0]}
4thMD[15:0]={Y3[7:0],V1[7:0]}

8

7

6

5 4 3 2 1
U0(Cb0)[7:0]

0

8

7

6

5

1

0

8

7

6

5

1

0

ﾘｰﾄﾞ終了(REG26A[0]=1'h1ﾗｲﾄ)まで繰り返す○ﾌｨﾙﾀﾃﾞｰﾀ(SDRAMﾃﾞｰﾀﾌｫｰﾏｯﾄ)
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9
Y3[7:0]
Y2[7:0]
Y1[7:0](ﾏｲｺﾝｱｸｾｽﾃﾞｰﾀ順序)
ﾏｲｺﾝｱｸｾｽ番地({REG26D[8:0],REG26C[15:0])=25'h004B000時
1stMD[15:0]={Y1[7:0],Y0[7:0]}
2ndMD[15:0]={Y3[7:0],Y2[7:0]}
3rdMD[15:0]={Y5[7:0],Y4[7:0]}
4thMD[15:0]={Y7[7:0],Y6[7:0]}

4 3 2
Y0[7:0]

ﾘｰﾄﾞ終了(REG26A[0]=1'h1ﾗｲﾄ)まで繰り返す○2値ﾃﾞｰﾀ(SDRAMﾃﾞｰﾀﾌｫｰﾏｯﾄ)
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9

4

3

2

B31 B30 B29 B28 B27 B26 B25 B24 B23 B22 B21 B20 B19 B18 B17 B16 B15 B14 B13 B12 B11 B10 B9 B8 B7 B6 B5 B4 B3 B2 B1 B0

B1[15:0](ﾏｲｺﾝｱｸｾｽﾃﾞｰﾀ順序)
ﾏｲｺﾝｱｸｾｽ番地({REG26D[8:0],REG26C[15:0])=25'h0070800時
B0[15:0]:画素番号15‑>0(16画素)情報
1stMD[15:0]={B0[15:0]}
B1[15:0]:画素番号31‑>16(16画素)情報
2ndMD[15:0]={B1[15:0]}
B2[15:0]:画素番号47‑>32(16画素)情報
3rdMD[15:0]={B2[15:0]}
B3[15:0]:画素番号63‑>48(16画素)情報
4thMD[15:0]={B3[15:0]}

B0[15:0]

ﾘｰﾄﾞ終了(REG26A[0]=1'h1ﾗｲﾄ)まで繰り返す○射像演算(X)(SDRAMﾃﾞｰﾀﾌｫｰﾏｯﾄ)
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7MSB
X1射像結果LSBReserved
MSB
Reserved(ﾏｲｺﾝｱｸｾｽﾃﾞｰﾀ順序)
ﾏｲｺﾝｱｸｾｽ番地({REG26D[8:0],REG26C[15:0])=25'h0075800時
1stMD[15:0]={X0[15:0]}
2ndMD[15:0]={X1[15:0]}
3rdMD[15:0]={X2[15:0]}
4thMD[15:0]={X3[15:0]}

6

5 4 3 2
X0射像結果1

0
LSB

ﾘｰﾄﾞ終了(REG26A[0]=1'h1ﾗｲﾄ)まで繰り返す○射像演算(Y)(SDRAMﾃﾞｰﾀﾌｫｰﾏｯﾄ)
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8MSBY1射像結果LSBReserved
MSB
Reserved(ﾏｲｺﾝｱｸｾｽﾃﾞｰﾀ順序)
ﾏｲｺﾝｱｸｾｽ番地({REG26D[8:0],REG26C[15:0])=25'h0076000時
1stMD[15:0]={Y0[15:0]}
2ndMD[15:0]={Y1[15:0]}
3rdMD[15:0]={Y2[15:0]}
4thMD[15:0]={Y3[15:0]}

7

6 5 4 3
Y0射像結果

2

1

0
LSB

ﾘｰﾄﾞ終了(REG26A[0]=1'h1ﾗｲﾄ)まで繰り返す

39(MZEN3001FJ06I)ZENIC INC.

ZEN3001F○OSD情報(ﾏｲｺﾝからは原則ﾗｲﾄ専用のﾃﾞｰﾀです)
1.ﾌｨｰﾙﾄﾞﾃｰﾌﾞﾙ0(Progressive,Interlace(ODD))(SDRAMﾃﾞｰﾀﾌｫｰﾏｯﾄ)
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9

8

7

6

5

4

3

2

1

0

O31 O30 O29 O28 O27 O26 O25 O24 O23 O22 O21 O20 O19 O18 O17 O16 O15 O14 O13 O12 O11 O10 O9 O8 O7 O6 O5 O4 O3 O2 O1 O0

O1[15:0]
Offset Address:25'h0078000固定

O0[15:0]2.ﾌｨｰﾙﾄﾞﾃｰﾌﾞﾙ0(Interlace(EVEN))(SDRAMﾃﾞｰﾀﾌｫｰﾏｯﾄ)
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9

8

7

6

5

4

3

2

1

0

E31 E30 E29 E28 E27 E26 E25 E24 E23 E22 E21 E20 E19 E18 E17 E16 E15 E14 E13 E12 E11 E10 E9 E8 E7 E6 E5 E4 E3 E2 E1 E0

Offset Address:25'h0078800固定
3.ﾌｨｰﾙﾄﾞﾃｰﾌﾞﾙ1(Progressive,Interlace(ODD))(SDRAMﾃﾞｰﾀﾌｫｰﾏｯﾄ)
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9

8

7

6

5

4

3

2

1

0

O31 O30 O29 O28 O27 O26 O25 O24 O23 O22 O21 O20 O19 O18 O17 O16 O15 O14 O13 O12 O11 O10 O9 O8 O7 O6 O5 O4 O3 O2 O1 O0

Offset Address:25'h0079000固定
4.ﾌｨｰﾙﾄﾞﾃｰﾌﾞﾙ1(Interlace(EVEN))(SDRAMﾃﾞｰﾀﾌｫｰﾏｯﾄ)
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9

8

7

6

5

4

3

2

1

0

E31 E30 E29 E28 E27 E26 E25 E24 E23 E22 E21 E20 E19 E18 E17 E16 E15 E14 E13 E12 E11 E10 E9 E8 E7 E6 E5 E4 E3 E2 E1 E0

Offset Address:25'h0079800固定(ﾏｲｺﾝｱｸｾｽﾃﾞｰﾀ順序)
ﾏｲｺﾝｱｸｾｽ番地({REG26D[8:0],REG26C[15:0])=25'h0078000時
O0[15:0]:OSDﾌｨｰﾙﾄﾞ15‑>0(16画素)情報
1stMD[15:0]={O0[15:0]}
O1[15:0]:OSDﾌｨｰﾙﾄﾞ31‑>16(16画素)情報
2ndMD[15:0]={O1[15:0]}
O2[15:0]:OSDﾌｨｰﾙﾄﾞ47‑>32(16画素)情報
3rdMD[15:0]={O2[15:0]}
O3[15:0]:OSDﾌｨｰﾙﾄﾞ63‑>48(16画素)情報
4thMD[15:0]={O3[15:0]}
ﾗｲﾄ終了(REG26A[1]=1'h1ﾗｲﾄ)まで繰り返す
他のﾃﾞｰﾀも同様

40(MZEN3001FJ06I)ZENIC INC.

ZEN3001F[PLL制御仕様]
PCLK用PLL制御仕様
ZEN3001Fでは様々な外部ｼｽﾃﾑに容易に接続できるため入力ｸﾛｯｸと規格対象入力とのﾀｲﾐﾝｸﾞをLSI側で調整する機能を内蔵しています｡本機能によりLSIに入力するﾀｲﾐﾝｸﾞを調整を外部で行う必要は無く内蔵のﾒｼﾞｬｰ機能と合わせて使用する事でより安定したｲﾝﾀｰﾌｪｰｽを実現できます｡○関連ﾚｼﾞｽﾀ(REG2E0)
ﾋﾞｯﾄ
記号
内容
詳細
[0]
PIP
入力位相反転0:rise edge,1:fall edge
[1]
PPC
PDｺﾝﾄﾛｰﾙ
0:active,1:power down
[2]
PAS
ｾｯﾄｱｯﾌﾟｾﾚｸﾄ
0:normal,1:delay
PPS
PLLﾌｪｰｽﾞｾﾚｸﾄ(CLK̲P)
0:0°,1:60°,2:90°,3:180°,4:240°,5:300°
[5:3]
[6]
CS1
ｽﾙｰｾﾚｸﾄ(CLK̲P)
0:PLL,1:ｽﾙｰ
[9:7]
POPS
ﾌｪｰｽﾞｾﾚｸﾄ(PCLKO)
0:0°,1:60°,2:90°,3:180°,4:240°,5:300°[10]
CS2
ｽﾙｰｾﾚｸﾄ(PCLKO)
0:PLL,1:ｽﾙｰ[14:11][15]

Reserved Reserved
CPR
ｽﾙｰﾌｪｰｽﾞｾﾚｸﾄ(CLK̲P)

0:rise edge,1:fall edge

PIP

入力CLKの同期ｴｯｼﾞを選択します。ｼﾞｯﾀの少ないｴｯｼﾞを選択願います。
PPC PLLのﾊﾟﾜｰﾀﾞｳﾝ制御を行います。1'b1でｸﾛｯｸは停止します。
1'b1設定後､100us以上のﾛｯｸｲﾝﾀｲﾑ経過後ｸﾛｯｸが安定します。
PAS 通常ﾃﾞﾌｫﾙﾄ以外の設定は禁止です。
PPS 入力ｲﾝﾀｰﾌｪｰｽｸﾛｯｸ(CLK̲P)の位相を選択します。
詳細は左記のﾌｧﾝｸｼｮﾝ図を参照願います。
CS1 通常ﾃﾞﾌｫﾙﾄ以外の設定は禁止です。
POPS ﾏｽﾀｰﾓｰﾄﾞ時の外部同期用ｸﾛｯｸ(PCLKO)出力の位相を選択します。
CS2 通常ﾃﾞﾌｫﾙﾄ以外の設定は禁止です。
○ﾌｧﾝｸｼｮﾝ図HSYNCIN
P0GDIN0

D0

D1

D2

D3

P0GDIN1

D0
D1
D2
D3
外部負荷ばらつきによる入力ﾀｲﾐﾝｸﾞのずれ

PCLKIN
CLK̲P(0°）

選択ｴｯｼﾞ
CLK̲P(90°)
CLK̲P(180°)
CLK̲P(240°)○等価回路図MUX
1PCLKO(120)

MUX
0

00

S

01
10
11
S

POPS

MUX
1

PLLﾏｸﾛ
PCLKIN

CLK̲P(内部PCLK)

MUX
0

入力位相制御

S
PIP
PAS
PPC
PCLKMODE(112)0°〜300°PPSPCLKMODEB(19)
CS2
CS1

41

(MZEN3001FJ06I)ZENIC INC.

ZEN3001F
SCLK用PLL制御仕様
ZEN3001Fでは様々な外部ｼｽﾃﾑに容易に接続できるためSDCLKOUT(SDRAM用ｸﾛｯｸ出力)と規格対象入出力とのﾀｲﾐﾝｸﾞをLSI側で調整する機能を内蔵しています｡本機能によりLSIとSDRAMとのﾀｲﾐﾝｸﾞを調整を外部で行う必要は無く使用状態に合わせて安定したｲﾝﾀｰﾌｪｰｽを実現できます｡○関連ﾚｼﾞｽﾀ(REG2E2)
ﾋﾞｯﾄ
記号
[1:0]
[2]
[3]
[5:4]
[6]
[10:7][11][15:12]

SAS
SOF
SPS
CSS
STS
○ﾌｧﾝｸｼｮﾝ図

内容

詳細Reserved ReservedSAS
ｾｯﾄｱｯﾌﾟｾﾚｸﾄ
SOF
出力ｲﾈｰﾌﾞﾙSPS
PLLﾌｪｰｽﾞｾﾚｸﾄ
CSS
ｽﾙｰｾﾚｸﾄ(SDCLKOUT)
Reserved ReservedSTS
ｽﾙｰﾌｪｰｽﾞｾﾚｸﾄ(SDCLKOUT)
NULL
Not assign

0:normal,1:delay
0:enable,1:disable
00:0°,01:90°,10:180°,11:270°
0:PLL,1:ｽﾙｰ
0:normal,1:reverse

通常ﾃﾞﾌｫﾙﾄ以外の設定は禁止です。
SDRAMｲﾝﾀｰﾌｪｰｽｸﾛｯｸ(SDCLKOUT)のｲﾈｰﾌﾞﾙを選択します。
SDRAMｲﾝﾀｰﾌｪｰｽｸﾛｯｸ(SDCLKOUT)の位相を選択します。
詳細は左記のﾌｧﾝｸｼｮﾝ図を参照願います。
通常ﾃﾞﾌｫﾙﾄ以外の設定は禁止です。
通常ﾃﾞﾌｫﾙﾄ以外の設定は禁止です。

SCLK
SDCLK
同位相で出力①1ｻｲｸﾙ前②ﾃﾞﾌｫﾙﾄ◆ﾘｰﾄﾞﾃﾞｰﾀの①､②の取込みﾀｲﾐﾝｸﾞはﾚｼﾞｽﾀ(REG26E[0])選択

ADD(n)

SDIF̲ADD

ADD(n+1)

ADD(n+2)

SDIF̲CASSDCLKOUT(0°)
SDCLKOUT(90°)
SDCLKOUT(180°)
SDCLKOUT(270°)

DATA(n)case①(1ｻｲｸﾙ前)(REG26E[0]=1'b1)
case②(ﾃﾞﾌｫﾙﾄ)(REG26E[0]=1'b0)

DATA(n+1)
DATA(n)○等価回路図DATA(n+1)

MUX

MUX

1

1

SDCLKOUT(36)

MUX
0

00
S

0

01

STS

S

10
11
S

SPS

2
MUX
1

PLLﾏｸﾛ
SCLKINSAS

CLK̲S(内部SCLK)
0°
90°
180°
270°

0
S

SCLKMODE(1)SCLKMODEB(10)CS142(MZEN3001FJ06I)ZENIC INC.

ZEN3001F
PLL使用時の留意点
ZEN3001F搭載PLLﾏｸﾛは外付けでLow Pass Filter(LPF)の接続が必要です｡以下に参考回路例及び推奨値例を示します｡PLLの特性はお客様のｼｽﾃﾑ状況(ﾎﾞｰﾄﾞﾊﾟﾀｰﾝ､干渉状態等)によって変化します｡本推奨値は動作を保証するものではありません｡参考値としてご参照下さい｡
最終的な部品はお客様のｼｽﾃﾑ及びご使用環境にて十分な評価を実施頂き決定して下さい｡
Rp(KΩ)
Cp(pF)
Cs(pF)
PCLK制御用PLL
1.2
2200
0〜5
SCLK制御用PLL
1.5
2200
0〜5
ZEN3001F内蔵PLLﾏｸﾛ外付けﾊﾟﾗﾒｰﾀ推奨値
ZEN3001F

ZEN3001F

LPF

LPF
PCLKCHGO(115)

SCLKCHGO(13)

Rp

Rp

Cs

Cs
Cp

Cp
GNDA(117)

GNDA(15)

GNDAでｼｰﾙﾄﾞ

GNDAでｼｰﾙﾄﾞ
PCLK制御用PLL外付け回路例

SCLK制御用PLL外付け回路例*:上述端子及び関連LPFの間はできるだけ短く配線し､且つGNDA信号でｼｰﾙﾄﾞする事を推奨致します｡
PLLﾏｸﾛAC特性(VDD=2.3〜2.7,Ta=0〜70℃)
記号
項目
MIN
TYP
CLKINJ CLKINｼﾞｯﾀ‑150
CJ
ｻｲｸﾙｼﾞｯﾀ‑1000
PJ
ﾋﾟﾘｵﾄﾞｼﾞｯﾀ
‑500
TLOCK
ﾛｯｸｱｯﾌﾟﾀｲﾑ

MAX
150
1000
500
10

単位
ps
ps
ps
ms

CLKINｼﾞｯﾀ(CLKINJ)
定義
入力ｸﾛｯｸの連続する2周期のずれ量の最大値
Tperiod1

CLKINJ=(Tperiod1‑Tperiod2)の最大値

Tperiod2

CLKIN
ｻｲｸﾙｼﾞｯﾀ(CJ)
定義
PLL出力ｸﾛｯｸの連続する2周期のずれ量の最大値
Tperiod1

CJ=(Tperiod1‑Tperiod2)の最大値

Tperiod2

PLLOUT
ﾋﾟﾘｵﾄﾞｼﾞｯﾀ(PJ)
定義
PLL出力ｸﾛｯｸの最大周期と最小周期の1/2

PJ=(Tperiodx‑Tperiodn)/2

最大周期
Tperiodx

最小周期
Tperiodn

PLLOUT
ﾛｯｸｱｯﾌﾟﾀｲﾑ(TLOCK)定義
PLLﾏｸﾛのﾘｾｯﾄ解除後､出力ｸﾛｯｸの周波数が安定状態になるまでの時間
RESET
TLOCK
PLLOUT(*)
RESET:RESETBIN,REG2E0[1]=1'b1(PCLK制御用PLL)
TLOCK期間中の発振周波数は不安定な出力となります｡

43(MZEN3001FJ06I)ZENIC INC.

ZEN3001F

ZEN3001F レジスタマップ

REG20X系
REG21X系
REG22X系
REG23X系
REG24X系
REG25X系
REG26X系
REG27X系
REG28X系
REG29X系
REG2AX系
REG2BX系
REG2CX系
REG2DX系
REG2EX系
REG0XX系

Graphic Data I/FGraphic Data Measure Control
Graphic Data Measure Status(Y)Graphic Data Measure Status(UV)Graphic Data Calculate Control
Timing Buffer Control
External Frame Buffer Data Control
JPEG Macro Control
Display Data I/F Control
Micon I/F Control
Interrupt Control
Multi‑Window Calculate Control1
Multi‑Window Calculate Control2
Y Calibration Coefficient
Clock Management
JPEG Macro Control

44(MZEN3001FJ06I)ZENIC INC.

ZEN3001F[Graphic Data I/F]
REG200(R/W)

Graphic Data Input Mode
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
GOY GOU

[15]

[14]

[13:9]
[8:7]

[6]

[5]

[4:3]

[2:0]

REG201(R/W)

SM1SM0 IPMDSF

ISP

Graphic data format(Offsetbinary (Y))
入力ﾃﾞｰﾀY成分のﾃﾞｰﾀ範囲を指定します。
0:128ｵﾌｾｯﾄ処理しません
1:128ｵﾌｾｯﾄ処理します。
Graphic data format(Offsetbinary (UV))
入力ﾃﾞｰﾀUV成分のﾃﾞｰﾀ範囲を指定します。
0:128ｵﾌｾｯﾄ処理しません
1:128ｵﾌｾｯﾄ処理します。
Input Frame Thinning Rate
入力ﾌﾚｰﾑの間引き間隔を指定します。(各種演算処理はこのﾚｰﾄで処理します)
ｲﾝﾀｰﾚｰｽ時はODD/EVENの2ﾌﾚｰﾑをｾｯﾄで間引き処理します
Scramble Mode1
4‑2‑2YCbCr入力ﾃﾞｰﾀのｽﾄﾚｰﾄ入力順序を指定します。
2'h0:C b0‑Y0‑C r0‑Y1
2'h1:Y0‑C b0‑Y1‑C r0
2'h2:C r0‑Y0‑C b0‑Y1
2'h3:Y0‑C r0‑Y1‑C b0
Scramble Mode0
入力ﾃﾞｰﾀのMSB<‑>LSBの順序を入替えます。
0:外部GDIN[7:0]‑>内部GDIN[7:0]
1:外部GDIN[7:0]‑>内部GDIN[0:7]Interlace/Progressive Mode
入力信号の走査方式を選択します。
0:ｲﾝﾀｰﾚｰｽ方式
1:ﾌﾟﾛｸﾞﾚｯｼﾌﾞ方式
Data Synchronous Format
入力ﾃﾞｰﾀ同期ﾌｫｰﾏｯﾄを指定します。
2'h0:DE信号同期ﾌｫｰﾏｯﾄ
2'h1:SYNC同期(CCIR601仕様)ﾌｫｰﾏｯﾄ
2'h2:Reserved
2'h3:Reserved
Input Sync Porarity
入力同期信号の極性を指定します。
各ﾋﾞｯﾄの割り振りは次の通り。[2]:VSYNCIO(IN),[1]:HSYNCIO(IN),[0]:SYNCIO(IN)。
0:Positive
1:negative

Input Vertical Total Time15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
IJR ASE IJM

[15]

[14]

[13]

[12:10][9:0]

REG202(R/W)

IFTR

Reserved

V Total Time(Line)

NULL

[5:0]

<ADDRESS:201H>
default
1000 0010 0000 1101

Interlace Judge Reverse
ｲﾝﾀｰﾚｰｽﾓｰﾄﾞ時(REG200[5]=1'h0)の判定内容(REG201[13])を反転します。
0:反転します1:反転しません
Auto Sync External enable
外部自走SYNC(PCLK制御)のｲﾈｰﾌﾞﾙを選択します。
0:ｲﾈｰﾌﾞﾙ
1:ﾃﾞｨｾｰﾌﾞﾙ
Interlace Judge Mode
ｲﾝﾀｰﾚｰｽ入力信号の(E/O)判定ﾓｰﾄﾞを指定します。
0:±1/4H判定を行います(標準E/O判定内容は下記の通り)
EVEN: Vsync入力ﾀｲﾐﾝｸﾞが±1/4H以内に存在しません
ODD: Vsync入力ﾀｲﾐﾝｸﾞが±1/4H以内に存在します
1:ﾗｲﾝ数判定を行います(標準E/O判定内容は下記の通り)
EVEN: 偶数ﾗｲﾝ入力ﾌﾚｰﾑ
ODD: 奇数ﾗｲﾝ入力ﾌﾚｰﾑ
Reserved
予約ﾚｼﾞｽﾀです。3'H0に設定願います。
Vertical Total Time
入力側垂直同期信号周期をﾗｲﾝ数(HSYNC数)で設定します。
(ｲﾝﾀｰﾚｰｽ入力設定(REG200[5]=1'b0)は(O/Eﾌｨｰﾙﾄﾞﾄｰﾀﾙﾗｲﾝ数‑1)/2を設定します｡)

Input Vertical Sync Time15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:6]<ADDRESS:200H>
default
0100 0000 0010 0110

V SYNC Time(Line)<ADDRESS:202H>
defaultnnnn nnnn nn00 0100

NULL
ﾚｼﾞｽﾀはありません。10'H000に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Vertical Sync Time
入力側垂直同期信号幅をﾗｲﾝ数で設定します。

45(MZEN3001FJ06I)ZENIC INC.

ZEN3001F
REG203(R/W)

Input Vertical Delay Time15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
NULL[15:8][7:0]

REG204(R/W)

NULL
ﾚｼﾞｽﾀはありません。8'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Vertical Delay Time
入力側垂直同期信号の開始から有効ﾃﾞｰﾀ開始までのﾗｲﾝ数を設定します

Input Vertical Address Time15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
NULL[15:9][8:0]

REG205(R/W)

V Address Time(Line)

Input Vsync Detect Threshold
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:8]
[7:0]

[9:0]

H Total Time(dot)

NULL

[7:0]

REG209
(R/W)

[8:0]

H Delay Time(dot)DE Delay Time

[9:0]

REG20B(R/W)

H Address Time(dot)

NULL

[5:0]

<ADDRESS:20AH>
default
0000 0010 1000 0000

DE Delay Time
DEﾓｰﾄﾞ(REG200[4:3]=2'h0)時の水平方向取込みﾃﾞｨﾚｲ長(ﾄﾞｯﾄ数)を指定します。
Horizontal Address Time
入力側水平方向有効ﾃﾞｰﾀ期間のﾄﾞｯﾄ数を設定します。

Input Hsync Detect Threshold
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:6]<ADDRESS:209H>
defaultnnnn nnn1 0011 1010

NULL
ﾚｼﾞｽﾀはありません。7'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Horizontal Sync Time
入力側水平同期信号の開始から有効ﾃﾞｰﾀ開始までのﾄﾞｯﾄ数を設定します。

DE Delay/Input Horizontal Address Time15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:10]<ADDRESS:208H>
defaultnnnn nnnn 0100 0000

NULL
ﾚｼﾞｽﾀはありません。8'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Horizontal Sync Time
入力側水平同期信号幅をﾗｲﾝ数で設定します。

NULL

REG20A(R/W)

H SYNC Time(dot)Input Horizontal Delay Time15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:9]<ADDRESS:207H>
defaultnnnn nn11 0101 1010

NULL
ﾚｼﾞｽﾀはありません。6'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Horizontal Total Time
入力側水平同期信号周期をﾄﾞｯﾄ数で設定します

Input Horizontal Sync Time15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:8]<ADDRESS:205H>
defaultnnnn nnnn 0011 0000

NULL
ﾚｼﾞｽﾀはありません。8'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Vsync Detect Threshold
入力側垂直同期信号として認識する信号幅をﾄﾞｯﾄ数で設定します

NULL

REG208(R/W)

V Detect Threshold(dot)Input Horizontal Total Time15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:10]<ADDRESS:204H>
defaultnnnn nnn1 1110 0000

NULL
ﾚｼﾞｽﾀはありません。7'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Vertical Address Time
入力側垂直方向有効ﾃﾞｰﾀ期間のﾗｲﾝ数を設定します。

NULL

REG207(R/W)

V Delay Time(Line)<ADDRESS:203H>
defaultnnnn nnnn 0010 1000

H Detect Th(dot)<ADDRESS:20BH>
defaultnnnn nnnn nn00 1111

Reserved
予約ﾚｼﾞｽﾀです。10'H000に設定願います。
Hsync Detect Threshold
入力側水平同期信号として認識する信号幅をﾄﾞｯﾄ数で設定します。

46(MZEN3001FJ06I)ZENIC INC.

ZEN3001F
REG20D(R/W)

Vertical DE Border
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Vertical DE Border(EVEN)[15:8][7:0]

REG20E(R/W)

Vertical DE Border(EVEN)
DE同期(REG200[4:3]=2'b0)選択時EVENﾌｨｰﾙﾄﾞ行方向DEﾎﾞｰﾀﾞｰ(無効)ﾗｲﾝ数を指定します｡
Vertical DE Border
DE同期(REG200[4:3]=2'b0)選択時ODDﾌｨｰﾙﾄﾞ行方向DEﾎﾞｰﾀﾞｰ(無効)ﾗｲﾝ数を指定します｡(ﾌﾟﾛｸﾞﾚｯｼﾌﾞ信号入力時､[15:8]は無効で本ﾚｼﾞｽﾀが有効です｡

Port Change Interval
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Reserved[15:12][11:8][7:5][4:0]

REG20F(R/W)

Vertical DE Border(ODD)

WFVReserved

PCI

Enable Port

[11:10]
[9:8]

[7]

[6]

[5]

[4]
[3:0]

<ADDRESS:20EH>
default
1111 0000 0000 0000

Reserved
予約ﾚｼﾞｽﾀです。4'HFに設定願います。
Wait Frame Value
ｶﾒﾗ変更処理後の無効ﾌﾚｰﾑ数を指定します｡
Reserved
予約ﾚｼﾞｽﾀです。3'H0に設定願います。
Port Change Interval
外部ﾎﾟｰﾄ自動制御時(REG20F[5]=1'h1)の切り換え間隔を指定します。
5'h00の設定ではﾎﾟｰﾄ変更は行いません。

Graphic Interface Port Control
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:12]<ADDRESS:20DH>
default
0000 0000 0000 0000

rs

EPS

PSP MSS MAS rs

Data Polarity<ADDRESS:20FH>
default
1110 0000 1000 0000

Enable Port
外部使用ﾎﾟｰﾄのｲﾈｰﾌﾞﾙを選択します。
[15:12]の4ﾋﾞｯﾄはそれぞれﾎﾟｰﾄ3,2,1,0に対応しています。
0:ｲﾈｰﾌﾞﾙ
1:ﾃﾞｨｾｰﾌﾞﾙ
Reserved
予約ﾚｼﾞｽﾀです。2'H0に設定願います。
External Port Select外部ﾎﾟｰﾄﾏﾆｭｱﾙ制御時(REG20F[5]=1'h0)の対象ﾎﾟｰﾄを指定します。
2'h0:ﾎﾟｰﾄ0を選択
2'h1:ﾎﾟｰﾄ1を選択
2'h2:ﾎﾟｰﾄ2を選択
2'h3:ﾎﾟｰﾄ3を選択
PORTC Signal Porarity
ﾎﾟｰﾄ制御信号の極性を指定します。
0:Positive
1:negative
Master / Slave interface mode Select
入力ｲﾝﾀｰﾌｪｰｽのﾏｽﾀｰ及びｽﾚｰﾌﾞｲﾝﾀｰﾌｪｰｽﾓｰﾄﾞを指定します。
0:ｽﾚｰﾌﾞﾓｰﾄﾞを指定します。
1:ﾏｽﾀｰﾓｰﾄﾞを指定します。
Manual / Auto mode Select
外部入力ﾎﾟｰﾄ制御方式を指定します。
0:ﾏﾆｭｱﾙﾓｰﾄﾞを指定します。
1:自動ﾓｰﾄﾞを指定します。
Reserved
予約ﾚｼﾞｽﾀです。1'H0に設定願います。
Data Polarity
ﾃﾞｰﾀの極性を指定します。
各ﾋﾞｯﾄの割り振りは次の通り。[3]:Y1ﾃﾞｰﾀ,[2]:V0ﾃﾞｰﾀ,[1]:Y0ﾃﾞｰﾀ,[0]:U0ﾃﾞｰﾀ。
0:positive
1:negative(reverse)

47(MZEN3001FJ06I)ZENIC INC.

ZEN3001F[Graphic Data Measure Control]
REG210(R/W)

Measure Control
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
BMS MSC

[15]

[14]

[13:11][10:9]
[8:5]
[4]

[3]

[2]

[1]

[0]

REG211(R/W)

Reserved

MPS

ReservedWME SCE SCS CME SME

Basis Measure Store
基準ﾃﾞｰﾀとして最新のﾒｼﾞｬｰ結果保存のｲﾈｰﾌﾞﾙを指定します。
0:enable(Auto Clear)
1:disable
Measure Status Content
ﾒｼﾞｬｰ結果ﾚｼﾞｽﾀ(REG22X,23X系)の表示内容を選択します。
0:最新ﾒｼﾞｬｰ結果
1:基準ﾒｼﾞｬｰ結果
Reserved
予約ﾚｼﾞｽﾀです。3'H2に設定願います。
Measure Port Selectﾒｼﾞｬｰ対象のﾎﾟｰﾄを選択します。
2'h0:ﾎﾟｰﾄ0, 2'h1:ﾎﾟｰﾄ1, 2'h2:ﾎﾟｰﾄ2, 2'h3:ﾎﾟｰﾄ3
Reserved
予約ﾚｼﾞｽﾀです。4'H0に設定願います。
Window Measure Enable
領域指定ﾒｼﾞｬｰ機能のｲﾈｰﾌﾞﾙを選択します。
0:enable
1:disable
Specify Color measure Enable
指定色検出機能のｲﾈｰﾌﾞﾙを選択します。
0:enable
1:disable
Specify Color data Select
指定色検出機能の対象ﾃﾞｰﾀﾌｫｰﾏｯﾄ(REG21A,REG21B,REG21C)を選択します。
0:RGBﾃﾞｰﾀ(R:G:B=REG21A:REG21B:REC21C)(Y:Cr:Cb=REG21A:REG21B:REC21C)
1:YCbCrﾃﾞｰﾀ
Constant Measure Enable
常時ﾒｼﾞｬｰ機能のｲﾈｰﾌﾞﾙを選択します。
SME(REG210[0])との同時ｲﾈｰﾌﾞﾙはできません。
0:enable
1:disable
Single Measure Enable
命令発行後次のﾌﾚｰﾑﾃﾞｰﾀのみのﾒｼﾞｬｰ機能ｲﾈｰﾌﾞﾙを選択します。
CME(REG210[1])との同時ｲﾈｰﾌﾞﾙはできません。
0:enable(Auto Clear)
1:disable

Measure Clear
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
NULL[15:5]
[4]

[3]

[2]

[1]

[0]

<ADDRESS:210H>
default
1000 0000 0001 1011

AMC SMC YMC UMC VMC<ADDRESS:211H>
defaultnnnn nnnn nnn1 1111

NULL
ﾚｼﾞｽﾀはありません。11'H000に設定願います。(読み出しﾃﾞｰﾀは保証されません)
All Measure result Clear
全てのﾒｼﾞｬｰ結果を初期化します。
0:enable(Auto Clear)
1:disable
Specify color Measure result Clear
指定色関連ﾒｼﾞｬｰ結果を初期化します。
0:enable(Auto Clear)
1:disable
Y Measure result Clear
Y成分関連ﾒｼﾞｬｰ結果を初期化します。
0:enable(Auto Clear)
1:disable
U Measure result Clear
U成分関連ﾒｼﾞｬｰ結果を初期化します。
0:enable(Auto Clear)
1:disable
V Measure result Clear
V成分関連ﾒｼﾞｬｰ結果を初期化します。
0:enable(Auto Clear)
1:disable

48(MZEN3001FJ06I)ZENIC INC.

ZEN3001F
REG212(R/W)

Measure Window Start Point(X)15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
NULL[15:10][9:0]

REG213(R/W)

NULL
ﾚｼﾞｽﾀはありません。6'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Window Start(X)
領域指定ﾒｼﾞｬｰ機能のｲﾈｰﾌﾞﾙ時(REG210[4]=1'h0)の始点(X座標)を指定します。

Measure Window Start Point(Y)15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
NULL[15:10][9:0]

REG214(R/W)

Measure Window End Point(X)15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:10][9:0]

Measure Window End Point(Y)15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:10][9:0]Window End(Y)Y MAX/MIN Value Threshold
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:8][7:0]

Y MIN Value Threshold

NULL

[7:0]

<ADDRESS:217H>
default
0000 1000 0000 1000

Y MAX Value Threshold
CME,SMEｲﾈｰﾌﾞﾙ(REG210[1:0]=2'h1 or 2'h2)時、割り込み対象ﾚﾍﾞﾙを指定します。
割り込み条件: YMAX(基準値)‑YMAXVT > YMAX(測定値)
YMAX(基準値)+YMAXVT < YMAX(測定値)
Y MIN Value Threshold
CME,SMEｲﾈｰﾌﾞﾙ(REG210[1:0]=2'h1 or 2'h2)時、割り込み対象ﾚﾍﾞﾙを指定します。
割り込み条件: YMIN(基準値)‑YMINVT > YMIN(測定値)
YMIN(基準値)+YMINVT < YMIN(測定値)

Y DeltaMAX Threshold
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:8]<ADDRESS:215H>
defaultnnnn nn01 1110 0000

NULL
ﾚｼﾞｽﾀはありません。6'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Window End(Y)
領域指定ﾒｼﾞｬｰ機能のｲﾈｰﾌﾞﾙ時(REG210[4]=1'h0)の終点(Y座標)を指定します。

Y MAX Value Threshold

REG218(R/W)

Window End(X)<ADDRESS:214H>
defaultnnnn nn11 0101 1010

NULL
ﾚｼﾞｽﾀはありません。6'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Window End(X)
領域指定ﾒｼﾞｬｰ機能のｲﾈｰﾌﾞﾙ時(REG210[4]=1'h0)の終点(X座標)を指定します。

NULL

REG217(R/W)

Window Start(Y)<ADDRESS:213H>
defaultnnnn nn00 0000 0000

NULL
ﾚｼﾞｽﾀはありません。6'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Window Start(Y)領域指定ﾒｼﾞｬｰ機能のｲﾈｰﾌﾞﾙ時(REG210[4]=1'h0)の始点(Y座標)を指定します。

NULL

REG215(R/W)

Window Start(X)<ADDRESS:212H>
defaultnnnn nn00 0000 0000

Y DeltaMAX Threshold<ADDRESS:218H>
defaultnnnn nnnn 0000 1000

NULL
ﾚｼﾞｽﾀはありません。8'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Y DeltaMAX Threshold
CME,SMEｲﾈｰﾌﾞﾙ(REG210[1:0]=2'h1 or 2'h2)時、割り込み対象ﾚﾍﾞﾙを指定します。
割り込み条件: YDMAX(基準値)‑YDMAXVT > YDMAX(測定値)
YDMAX(基準値)+YDMAXVT < YDMAX(測定値)49(MZEN3001FJ06I)ZENIC INC.

ZEN3001F
REG219(R/W)

Y Point Threshold
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
NULL[15:10][9:0]

REG21A(R/W)

Y Point Threshold

NULL
ﾚｼﾞｽﾀはありません。6'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Y Point Threshold
CME,SMEｲﾈｰﾌﾞﾙ(REG210[1:0]=2'h1 or 2'h2)時、割り込み対象ﾚﾍﾞﾙを指定します。
割り込み条件: YPoint(基準値)‑YPT > YPoint(測定値)
YPoint(基準値)+YPT < YPoint(測定値)(座標判定において本ﾚﾍﾞﾙはMIN/MAX/DeltaMAXで共通です)

Color Threshold(RYmax/RYmin)
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Color Threshold(RYmax)[15:8][7:0]

REG21B
(R/W)

[7:0]

<ADDRESS:21AH>
default
1111 1111 0000 0000

Color Threshold(Rmax､Ymax)
指定色のR(Y)成分最大値を指定します。
Color Threshold(Rmin､Ymin)
指定色のR(Y)成分最小値を指定します。

Color Threshold(GC bmax)

REG21C(R/W)

Color Threshold(RYmin)

Color Threshold(GCbmax/GCbmin)
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:8]<ADDRESS:219H>
defaultnnnn nn00 0000 1000

Color Threshold(GC bmin)<ADDRESS:21BH>
default
1111 1111 0000 0000

Color Threshold(GC bmax)
指定色のG(Cb)成分最大値を指定します。
Color Threshold(GC bmin)
指定色のG(Cb)成分最小値を指定します。

Color Threshold(BCrmax/BCrmin)
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Color Threshold(BC rmax)

Color Threshold(BC rmin)<ADDRESS:21CH>
default
1111 1111 0000 0000

[15:8]

Color Threshold(BC rmax)
指定色のB(Cr)成分最大値を指定します。
[7:0]
Color Threshold(BC rmin)
指定色のB(Cr)成分最小値を指定します。
REG21A,21B,21Cに対し下記条件が全て成立すると割り込み対象ﾄﾞｯﾄ(検出ﾄﾞｯﾄ)として扱います。
REG21A関係 (CT(R min) < R(入力) < CT(R max))
最終ﾄﾞｯﾄ数はREG238,REG239に示します
REG21B関係 (CT(G min) < G(入力) < CT(G max))
REG21C関係 (CT(B min) < B(入力) < CT(B max))(REG210[2]=1'h1時はYC bCrです)

REG21D(R/W)

Color Detect Threshold(Lower)
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Color Detect Threshold(L)[15:0]

REG21E(R/W)

Color Detect Threshold(Lower)
割り込み対象ｽﾚｯｼｮﾙﾄﾞ(下位)を指定します。

Color Detect Threshold(Upper)
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
NULL[15:8][7:0]<ADDRESS:21DH>
default
0000 0001 0000 0000

Color Detect Threshold(U)<ADDRESS:21EH>
defaultnnnn nnnn 0000 0000

NULL
ﾚｼﾞｽﾀはありません。8'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Color Detect Threshold(Upper)
割り込み対象ｽﾚｯｼｮﾙﾄﾞ(上位)を指定します。
REG21C部で説明した検出ﾄﾞｯﾄ数が本設定値より大きい場合割り込み対象になります

50(MZEN3001FJ06I)ZENIC INC.

ZEN3001F[Graphic Data Measure Status(Y)]REG220(R)

Y MAX/MIN Value
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Y MAX Value[15:8]Y MAX Value
Y成分の最大値を示します。
Y MIN Value
Y成分の最小値を示します。

[7:0]

REG221(R)

Y MAX Point (X)15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
NULL[15:10]Y MAX Point (Y)15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
NULL[15:10]Y MIN Point (X)15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
NULL[15:10]Y MIN Point (Y)15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
NULL[15:10][9:0]

REG225(R)

Y MIN Point (Y)Y DeltaMAX Value
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:8]Y DeltaMAX Value

Y Total Value(Lower)
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Y Total Value(Lower)[15:0]<ADDRESS:226H>
default
0000 0000 0000 0000

Y Total Value(Lower)
Y成分のﾄｰﾀﾙ加算値(下位)を示します。

Y Total Value(Upper)
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
NULL[15:11][10:0]<ADDRESS:225H>
defaultnnnn nnnn 0000 0000

NULL
ﾚｼﾞｽﾀはありません。8'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Y DeltaMAX Value
Y成分の最大差分値を示します。

[7:0]

REG227(R)<ADDRESS:224H>
defaultnnnn nn00 0000 0000

NULL
ﾚｼﾞｽﾀはありません。6'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Y MIN Point (Y)Y成分の最小値検出時のY座標を示します。

NULL

REG226(R)

Y MIN Point (X)<ADDRESS:223H>
defaultnnnn nn00 0000 0000

NULL
ﾚｼﾞｽﾀはありません。6'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Y MIN Point (X)Y成分の最小値検出時のX座標を示します。

[9:0]

REG224(R)

Y MAX Point (Y)<ADDRESS:222H>
defaultnnnn nn00 0000 0000

NULL
ﾚｼﾞｽﾀはありません。6'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Y MAX Point (Y)Y成分の最大値検出時のY座標を示します。

[9:0]

REG223(R)

Y MAX Point (X)<ADDRESS:221H>
defaultnnnn nn00 0000 0000

NULL
ﾚｼﾞｽﾀはありません。6'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Y MAX Point (X)Y成分の最大値検出時のX座標を示します。

[9:0]

REG222(R)

Y MIN Value<ADDRESS:220H>
default
0000 0000 1111 1111

Y Total Value(Upper)<ADDRESS:227H>
defaultnnnn n000 0000 0000

NULL
ﾚｼﾞｽﾀはありません。5'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Y Total Value(Upper)
Y成分のﾄｰﾀﾙ加算値(上位)を示します。

51(MZEN3001FJ06I)ZENIC INC.

ZEN3001F
REG228(R)

Y DeltaMAX Point (X)15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
NULL[15:10][9:0]

REG229(R)

NULL
ﾚｼﾞｽﾀはありません。6'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Y DeltaMAX Point (X)Y成分の最大差分値検出時のX座標を示します。

Y DeltaMAX Point (Y)15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
NULL[15:10][9:0]

REG22A(R)

Y Histogram Range(31‑0)
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:8][7:0]

Y Histogram Range(63‑32)
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:8][7:0]

Y Histogram Range(47‑32)

Y Histogram Range(95‑64)
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:8][7:0]

Y Histogram Range(79‑64)

Y Histogram Range(127‑112)[7:0]<ADDRESS:22CH>
default
0000 0000 0000 0000

Y Histogram Range(95‑80)
Y成分256諧調分布ﾋｽﾄｸﾞﾗﾑ情報(ﾚﾝｼﾞ(95‑80))を示します｡(ﾄﾞｯﾄ数=本ﾚｼﾞｽﾀ値×16(端数切捨て))
Y Histogram Range(79‑64)
Y成分256諧調分布ﾋｽﾄｸﾞﾗﾑ情報(ﾚﾝｼﾞ(79‑64))を示します｡(ﾄﾞｯﾄ数=本ﾚｼﾞｽﾀ値×16(端数切捨て))

Y Histogram Range(127‑96)
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:8]<ADDRESS:22BH>
default
0000 0000 0000 0000

Y Histogram Range(63‑48)
Y成分256諧調分布ﾋｽﾄｸﾞﾗﾑ情報(ﾚﾝｼﾞ(63‑48))を示します｡(ﾄﾞｯﾄ数=本ﾚｼﾞｽﾀ値×16(端数切捨て))
Y Histogram Range(47‑32)
Y成分256諧調分布ﾋｽﾄｸﾞﾗﾑ情報(ﾚﾝｼﾞ(47‑32))を示します｡(ﾄﾞｯﾄ数=本ﾚｼﾞｽﾀ値×16(端数切捨て))

Y Histogram Range(95‑80)

REG22D(R)

Y Histogram Range(15‑0)<ADDRESS:22AH>
default
0000 0000 0000 0000

Y Histogram Range(31‑16)
Y成分256諧調分布ﾋｽﾄｸﾞﾗﾑ情報(ﾚﾝｼﾞ(31‑16))を示します｡(ﾄﾞｯﾄ数=本ﾚｼﾞｽﾀ値×16(端数切捨て))
Y Histogram Range(15‑0)
Y成分256諧調分布ﾋｽﾄｸﾞﾗﾑ情報(ﾚﾝｼﾞ(15‑0))を示します｡(ﾄﾞｯﾄ数=本ﾚｼﾞｽﾀ値×16(端数切捨て))

Y Histogram Range(63‑48)

REG22C(R)

Y DeltaMAX Point (Y)<ADDRESS:229H>
defaultnnnn nn00 0000 0000

NULL
ﾚｼﾞｽﾀはありません。6'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Y DeltaMAX Point (Y)Y成分の最大差分値検出時のY座標を示します。

Y Histogram Range(31‑16)

REG22B(R)

Y DeltaMAX Point (X)<ADDRESS:228H>
defaultnnnn nn00 0000 0000

Y Histogram Range(111‑96)<ADDRESS:22DH>
default
0000 0000 0000 0000

Y Histogram Range(127‑112)
Y成分256諧調分布ﾋｽﾄｸﾞﾗﾑ情報(ﾚﾝｼﾞ(127‑112))を示します｡(ﾄﾞｯﾄ数=本ﾚｼﾞｽﾀ値×16(端数切捨て))
Y Histogram Range(111‑96)
Y成分256諧調分布ﾋｽﾄｸﾞﾗﾑ情報(ﾚﾝｼﾞ(111‑96))を示します｡(ﾄﾞｯﾄ数=本ﾚｼﾞｽﾀ値×16(端数切捨て))

52(MZEN3001FJ06I)ZENIC INC.

ZEN3001F[Graphic Data Measure Status(UV)]REG230(R)

U MAX/MIN Value
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
U MAX Value[15:8][7:0]

REG231(R)

U MAX Value
U成分の最大値を示します。
U MIN Value
U成分の最小値を示します。

U DeltaMAX Value
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
NULL[15:8][7:0]

REG232(R)U MIN ValueU DeltaMAX Value

U Total Value(Lower)

REG233
(R)

NULL

[9:0]

REG234(R)

U Total Value(Upper)

V MAX Value[7:0]

REG235(R)[7:0]

V DeltaMAX Value

V Total Value(Lower)

REG237
(R)

NULL

[9:0]

<ADDRESS:236H>
default
0000 0000 0000 0000

V Total Value(Lower)
V成分のﾄｰﾀﾙ加算値(下位)を示します。

V Total Value(Upper)
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:10]<ADDRESS:235H>
defaultnnnn nnnn 0000 0000

NULL
ﾚｼﾞｽﾀはありません。8'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
V DeltaMAX Value
V成分の最大差分値を示します。

V Total Value(Lower)
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:0]<ADDRESS:234H>
default
0000 0000 1111 1111

V MAX Value
V成分の最大値を示します。
V MIN Value
V成分の最小値を示します。

NULL

REG236(R)

V MIN ValueV DeltaMAX Value
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:8]<ADDRESS:233H>
defaultnnnn nn00 0000 0000

NULL
ﾚｼﾞｽﾀはありません。5'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
U Total Value(Upper)
U成分のﾄｰﾀﾙ加算値(上位)を示します。

V MAX/MIN Value
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:8]<ADDRESS:232H>
default
0000 0000 0000 0000

U Total Value(Lower)
U成分のﾄｰﾀﾙ加算値(下位)を示します。

U Total Value(Upper)
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:10]<ADDRESS:231H>
defaultnnnn nnnn 0000 0000

NULL
ﾚｼﾞｽﾀはありません。8'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
U DeltaMAX Value
U成分の最大差分値を示します。

U Total Value(Lower)
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:0]<ADDRESS:230H>
default
0000 0000 1111 1111

V Total Value(Upper)<ADDRESS:237H>
defaultnnnn nn00 0000 0000

NULL
ﾚｼﾞｽﾀはありません。8'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
V Total Value(Upper)
V成分のﾄｰﾀﾙ加算値(上位)を示します。

53(MZEN3001FJ06I)ZENIC INC.

ZEN3001F
REG238(R)

Color Detect Number(Lower)
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Color Detect Number(Lower)[15:0]

REG239(R)

Color Detect Number(Lower)
指定色検出機能ｲﾈｰﾌﾞﾙ(REG210[3]=1'h0)時の検出下位ﾄﾞｯﾄ数を示します。

Color Detect Number(Upper)
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
NULL[15:8][7:0]

REG23A
(R)

[7:0]

[7:0]

[7:0]

Y Histogram Range(207‑192)

Y Histogram Range(255‑240)[7:0]<ADDRESS:23CH>
default
0000 0000 0000 0000

Y Histogram Range(223‑208)
Y成分256諧調分布ﾋｽﾄｸﾞﾗﾑ情報(ﾚﾝｼﾞ(223‑208))を示します｡(ﾄﾞｯﾄ数=本ﾚｼﾞｽﾀ値×16(端数切捨て))
Y Histogram Range(207‑192)
Y成分256諧調分布ﾋｽﾄｸﾞﾗﾑ情報(ﾚﾝｼﾞ(207‑192))を示します｡(ﾄﾞｯﾄ数=本ﾚｼﾞｽﾀ値×16(端数切捨て))

Y Histogram Range(255‑224)
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:8]<ADDRESS:23BH>
default
0000 0000 0000 0000

Y Histogram Range(191‑176)
Y成分256諧調分布ﾋｽﾄｸﾞﾗﾑ情報(ﾚﾝｼﾞ(191‑176))を示します｡(ﾄﾞｯﾄ数=本ﾚｼﾞｽﾀ値×16(端数切捨て))
Y Histogram Range(175‑160)
Y成分256諧調分布ﾋｽﾄｸﾞﾗﾑ情報(ﾚﾝｼﾞ(175‑160))を示します｡(ﾄﾞｯﾄ数=本ﾚｼﾞｽﾀ値×16(端数切捨て))

Y Histogram Range(223‑208)

REG23D(R)

Y Histogram Range(175‑160)

Y Histogram Range(223‑192)
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:8]<ADDRESS:23AH>
default
0000 0000 0000 0000

Y Histogram Range(159‑144)
Y成分256諧調分布ﾋｽﾄｸﾞﾗﾑ情報(ﾚﾝｼﾞ(159‑144))を示します｡(ﾄﾞｯﾄ数=本ﾚｼﾞｽﾀ値×16(端数切捨て))
Y Histogram Range(143‑128)
Y成分256諧調分布ﾋｽﾄｸﾞﾗﾑ情報(ﾚﾝｼﾞ(143‑128))を示します｡(ﾄﾞｯﾄ数=本ﾚｼﾞｽﾀ値×16(端数切捨て))

Y Histogram Range(191‑176)

REG23C(R)

Y Histogram Range(143‑128)

Y Histogram Range(191‑160)
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:8]<ADDRESS:239H>
defaultnnnn nnnn 0000 0000

NULL
ﾚｼﾞｽﾀはありません。8'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Color Detect Number(Upper)
指定色検出機能ｲﾈｰﾌﾞﾙ(REG210[3]=1'h0)時の検出上位ﾄﾞｯﾄ数を示します。

Y Histogram Range(159‑144)

REG23B(R)

Color Detect Number(Upper)

Y Histogram Range(159‑128)
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:8]<ADDRESS:238H>
default
0000 0000 0000 0000

Y Histogram Range(239‑224)<ADDRESS:23DH>
default
0000 0000 0000 0000

Y Histogram Range(255‑240)
Y成分256諧調分布ﾋｽﾄｸﾞﾗﾑ情報(ﾚﾝｼﾞ(255‑240))を示します｡(ﾄﾞｯﾄ数=本ﾚｼﾞｽﾀ値×16(端数切捨て))
Y Histogram Range(239‑224)
Y成分256諧調分布ﾋｽﾄｸﾞﾗﾑ情報(ﾚﾝｼﾞ(239‑224))を示します｡(ﾄﾞｯﾄ数=本ﾚｼﾞｽﾀ値×16(端数切捨て))

54(MZEN3001FJ06I)ZENIC INC.

ZEN3001F[Graphic Data Calculate Control]
REG241(R/W)

Calcurate thinning mode
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
NULL[15:5]
[4:3]

[2]

[1:0]

REG242(R/W)

CTR

Window Mapping Area(X)15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:8][7:0]

Mapping Length(X)Window Mapping Area(Y)15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:8][7:0]

Mapping Length(Y)[15:12][11:8]

[7:4]

[3:0]

<ADDRESS:243H>
default
0000 0000 0111 1000

Mapping Start point(Y)
射像演算対象ｳｨﾝﾄﾞｳのY方向開始座標を指定します｡(有効画素絶対座標/4を指定)
Mapping Length(X)
射像演算のY方向開始座標からの有効範囲を指定します｡(有効画素数/4を指定)

Compare Mode For Each Port
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
CMP3<ADDRESS:242H>
default
0000 0000 1010 0000

Mapping Start point(X)
射像演算対象ｳｨﾝﾄﾞｳのX方向開始座標を指定します｡(有効画素絶対座標/4を指定)
Mapping Length(X)
射像演算のX方向開始座標からの有効範囲を指定します｡(有効画素数/4を指定)

Mapping Start point(Y)REG244
(R/W)

CT1

NULL
ﾚｼﾞｽﾀはありません。11'H000に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Calcurate Thinning dot/line select2(1/4)間引きﾓｰﾄﾞ選択時の間引きしないﾄﾞｯﾄ/ﾗｲﾝを指定します。
2'h0:0(ﾄﾞｯﾄ/ﾗｲﾝ)を指定します。
2'h1:1(ﾄﾞｯﾄ/ﾗｲﾝ)を指定します。
2'h2:2(ﾄﾞｯﾄ/ﾗｲﾝ)を指定します。
2'h3:3(ﾄﾞｯﾄ/ﾗｲﾝ)を指定します。
Calcurate Thinning dot/line select1(1/2)間引きﾓｰﾄﾞ選択時の間引きしないﾄﾞｯﾄ/ﾗｲﾝを指定します。
0:偶数(ﾄﾞｯﾄ/ﾗｲﾝ)を指定します。
1:奇数(ﾄﾞｯﾄ/ﾗｲﾝ)を指定します。
Calcurate Thinning Ratio
間引きﾓｰﾄﾞを指定します。
2'h0:1/1(間引き無し)
2'h1:1/2
2'h2:1/4
2'h3:Reserved

Mapping Start point(X)

REG243(R/W)

CT2<ADDRESS:241H>
defaultnnnn nnnn nnn0 0000

CMP2

CMP1

CMP0

<ADDRESS:244H>
default
0000 0000 0000 0000

Compare Mode (Port3)
直列自動制御時(REG20F[5]=1'h1)のﾎﾟｰﾄ3ﾃﾞｰﾀに対する比較演算ﾓｰﾄﾞを指定します。
4'h0〜B:基準ﾌﾚｰﾑ比較及びその基準ﾌﾚｰﾑ番号を指定します。
4'hF:前ﾌﾚｰﾑ比較。(C〜Eは設定禁止です)
Compare Mode (Port2)
直列自動制御時(REG20F[5]=1'h1)のﾎﾟｰﾄ2ﾃﾞｰﾀに対する比較演算ﾓｰﾄﾞを指定します。
4'h0〜B:基準ﾌﾚｰﾑ比較及びその基準ﾌﾚｰﾑ番号を指定します。
4'hF:前ﾌﾚｰﾑ比較。(C〜Eは設定禁止です)
Compare Mode (Port1)
直列自動制御時(REG20F[5]=1'h1)のﾎﾟｰﾄ1ﾃﾞｰﾀに対する比較演算ﾓｰﾄﾞを指定します。
4'h0〜B:基準ﾌﾚｰﾑ比較及びその基準ﾌﾚｰﾑ番号を指定します。
4'hF:前ﾌﾚｰﾑ比較。(C〜Eは設定禁止です)
Compare Mode (Port0)
直列自動制御時(REG20F[5]=1'h1)のﾎﾟｰﾄ0ﾃﾞｰﾀに対する比較演算ﾓｰﾄﾞを指定します。
4'h0〜B:基準ﾌﾚｰﾑ比較及びその基準ﾌﾚｰﾑ番号を指定します。
4'hF:前ﾌﾚｰﾑ比較。(C〜Eは設定禁止です)

55(MZEN3001FJ06I)ZENIC INC.

ZEN3001F
REG246(R/W)

Calculate Enable
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
NULL[15:11]
[10]

[9]

[8:7]
[6]

[5]

[4:1]
[0]

REG247(R/W)

ACE BDSrs

YME CME

Reserved

YCE<ADDRESS:246H>
defaultnnnn n101 0110 0001

NULL
ﾚｼﾞｽﾀはありません。5'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Area Calculate Enable
比較演算結果の面積演算処理のｲﾈｰﾌﾞﾙを指定します
0:enable
1:disable
Binary Data Select
外部ﾒﾓﾘへの2値化ﾃﾞｰﾀ対象のﾃﾞｰﾀを選択します｡
0:比較演算結果
1:指定色抽出演算結果
Reserved
予約ﾚｼﾞｽﾀです。2'H2に設定願います。
Y mapping calculate Enable
比較演算結果の射像演算のｲﾈｰﾌﾞﾙを指定します
0:enable
1:disable
CoMpare calculate Enable
比較演算のｲﾈｰﾌﾞﾙを指定します
0:enable
1:disable
Reserved
予約ﾚｼﾞｽﾀです。4'H0に設定願います。
Y Calibration Enable
輝度補正演算のｲﾈｰﾌﾞﾙを指定します
0:enable
1:disable

Color Y Threshold(Upper/Lower)
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Color Y Threshold(U)Color Y Threshold(L)<ADDRESS:247H>
default
1111 1111 0000 0000

[15:8]

Color Y Threshold(Upper)
指定色抽出演算時のY成分上限値を指定します。
[7:0]
Color Y Threshold(Lower)
指定色抽出演算時のY成分下限値を指定します。
抽出条件:Color Y Threshold(Lower) ≦ Y ≦ Color Y Threshold(Upper)

REG248(R/W)

Color U Threshold(Upper/Lower)
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Color U Threshold(U)Color U Threshold(L)<ADDRESS:248H>
default
1111 1111 0000 0000

[15:8]

Color U Threshold(Upper)
指定色抽出演算時のU成分上限値を指定します。
[7:0]
Color U Threshold(Lower)
指定色抽出演算時のU成分下限値を指定します。
抽出条件:Color U Threshold(Lower) ≦ U ≦ Color U Threshold(Upper)

REG249(R/W)

Color V Threshold(Upper/Lower)
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Color V Threshold(U)Color V Threshold(L)<ADDRESS:249H>
default
1111 1111 0000 0000

[15:8]

Color V Threshold(Upper)
指定色抽出演算時のV成分上限値を指定します。
[7:0]
Color V Threshold(Lower)
指定色抽出演算時のV成分下限値を指定します。
抽出条件:Color V Threshold(Lower) ≦ V ≦ Color V Threshold(Upper)

56(MZEN3001FJ06I)ZENIC INC.

ZEN3001F
REG24A(R/W)

Compare Mode
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
nu

BFN

[15]
[14:11]
[10]

[9:8]

[7:0]

REG24B
(R/W)

CFS

BMM

Compare Delta Threshold

NULL
ﾚｼﾞｽﾀはありません。1'H0に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Basis Frame Number
直列ﾏﾆｭｱﾙ制御時(REG20F[5]=1'h0)の比較演算用の基準ﾌﾚｰﾑ番号を指定します。
Compare Frame Select直列ﾏﾆｭｱﾙ制御時(REG20F[5]=1'h0)の比較演算ﾓｰﾄﾞを指定します。
0:基準ﾌﾚｰﾑ比較
1:前ﾌﾚｰﾑ比較
Bit Map Mode
比較演算後の2値化処理内容を選択します。
2'H0:REG24A[7:0]との絶対値差分処理
2'H1:REG24A[7:0]との"−"差分処理
2'H2:REG24A[7:0]との"＋"差分処理
2'H3:ｼｬﾄﾞｳｷｬﾝｾﾙ処理
Compare Delta Threshold
比較時の相違判定ﾚﾍﾞﾙを指定します。

Area Threshold & Specified Color Data Select
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Area MAX Width Threshold[15:6]
[5:2]
[1]

[0]

REG24C(R/W)

NULL

MDS nuArea Threshold

REG24D(R)

X Mapping Area

REG24E(R)

Y Mapping Area

REG24F(R/W)

Different Count INT Threshold

[5:4]

[3:0]

<ADDRESS:24EH>
default
0000 0000 0000 0000

Y Mapping Area
Y射像から検出した推定面積を示します。(1/4で表示し､ｵｰﾊﾞｰﾌﾛｰ時は16'hFFFF)

Compare Noise Canceller & INT Threshold
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:6]<ADDRESS:24DH>
default
0000 0000 0000 0000

X Mapping Area
X射像から検出した推定面積を示します。(1/4で表示し､ｵｰﾊﾞｰﾌﾛｰ時は16'hFFFF)

Y Mapping Area
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:0]<ADDRESS:24CH>
default
0000 0001 0000 0000

Area Threshold
面積比較演算時の判定ｽﾚｯｼｮﾙﾄﾞを設定します。(1/4化して設定します)

X Mapping Area
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:0]<ADDRESS:24BH>
default
0000 0001 00nn nn0n

Area MAX Width Threshold
面積抽出演算時の最大幅算出用ｽﾚｯｼｮﾙﾄﾞを指定します。
NULL
ﾚｼﾞｽﾀはありません。4'H0に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Mapping Data Select
ﾌﾙ射像及び面積演算を行う対象ﾃﾞｰﾀを選択します(ｳｨﾝﾄﾞｳ射像対象の選択はREG2B7[15])0:比較演算ﾃﾞｰﾀ
1:指定色抽出ﾃﾞｰﾀ
Reserved
ﾚｼﾞｽﾀはありません。1'H0に設定願います。(読み出しﾃﾞｰﾀは保証されません)

Area Calcurate Thereshold
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:0]<ADDRESS:24AH>
default
n000 0000 0000 0100

CNM

CNT

<ADDRESS:24FH>
default
0001 0000 0000 0001

Different Count(Compare Calculate) INT Threshold
比較演算時の相違判定割り込み発生時の相違対象ｽﾚｯｼｮﾙﾄﾞを指定します。
(1/64で設定します)
Cancel Noise Mode
比較演算時のｷｬﾝｾﾙﾉｲｽﾞﾓｰﾄﾞを指定します。
2'h0:対象比較結果0,1無関係に処理します
2'h1:対象比較結果0のみ処理します。(1は処理しません)
2'h2:対象比較結果1のみ処理します。(0は処理しません)
2'h3:ﾃﾞｨｾｰﾌﾞﾙ(処理しません)
Cancel Noise Threshold
比較演算時のｷｬﾝｾﾙﾉｲｽﾞ幅を指定します。(最大8)57(MZEN3001FJ06I)ZENIC INC.

ZEN3001F[Timing Buffer Control]
REG250(R/W)

LM Read Start line/dot
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
NULL[15:10][9:0]

REG251
(R/W)

LMRD

NULL
ﾚｼﾞｽﾀはありません。6'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Line Memory Read start Dot
ﾗｲﾝﾒﾓﾘﾘｰﾄﾞ開始ﾀｲﾐﾝｸﾞ(ﾄﾞｯﾄ/2)を指定します。

LM Read Timing
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
LMRI[15:5][4:0]

REG252(R/W)<ADDRESS:250H>
defaultnnnn nn01 0100 0000

LMBL

<ADDRESS:251H>
default
0010 1000 0001 0000

Line Memory Read IntervalLine Memoryからのﾘｰﾄﾞﾊﾞｰｽﾄ間隔(ﾄﾞｯﾄ/2)を指定します。
Line Memory Read Burst Length
Line Memoryからのﾘｰﾄﾞﾊﾞｰｽﾄ長(ﾄﾞｯﾄ/2)を指定します。
ﾊﾞｰｽﾄ長 = 設定値×4で処理します

LM Read adjust Timing
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
NULL

LMABN

<ADDRESS:252H>
defaultnnnn nnnn 0100 0000

[15:8]

NULL
ﾚｼﾞｽﾀはありません。8'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)[7:0]
LM Adjust Burst Number
ﾀｲﾐﾝｸﾞ調整をする出力ﾊﾞｰｽﾄ回数を指定します。
REG251,REG252について下記条件に注意願います。
①RMBL*LMABN=LMALC期間の有効ﾃﾞｰﾀ長

REG253(R/W)

Compare calibration(Receive) Timing Buffer(TM5)15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
CTBRT[15:8][7:0]

REG254(R/W)

Compare Timing Buffer Receive Timing
SDRAMからﾀｲﾐﾝｸﾞﾊﾞｯﾌｧへの受信開始ﾄﾘｶﾞ用ﾃﾞｰﾀ長を指定します。
Compare Timing Buffer Burst Length
SDRAMからﾀｲﾐﾝｸﾞﾊﾞｯﾌｧへの基本ﾊﾞｰｽﾄ長を指定します。

Binary calibration(Transmit)Timing Buffer(TM2)15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
BTBWT[15:8][7:0]

REG255
(R/W)

CTBBL

BTBBL

YTBWT

[7:0]

<ADDRESS:254H>
default
0110 0000 0100 0000

Binary Timing Buffer Write Timing
ﾀｲﾐﾝｸﾞﾊﾞｯﾌｧからSDRAMへの送信開始ﾄﾘｶﾞ用ﾃﾞｰﾀ長を指定します。
Binary Timing Buffer Burst Length
ﾀｲﾐﾝｸﾞﾊﾞｯﾌｧからSDRAMへの基本ﾊﾞｰｽﾄ長を指定します。

Y Mapping calibration Timing Buffer(TM3)15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:8]<ADDRESS:253H>
default
0010 0000 0100 0000

YTBBL

<ADDRESS:255H>
default
0110 0000 0100 0000

Y mapping Timing Buffer Write Timing
ﾀｲﾐﾝｸﾞﾊﾞｯﾌｧからSDRAMへの送信開始ﾄﾘｶﾞ用ﾃﾞｰﾀ長を指定します。
Y mapping Timing Buffer Burst Length
ﾀｲﾐﾝｸﾞﾊﾞｯﾌｧからSDRAMへの基本ﾊﾞｰｽﾄ長を指定します。

58(MZEN3001FJ06I)ZENIC INC.

ZEN3001F
REG257(R/W)

Original Picture Timing Buffer(TM8)15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
OTBWT[15:8][7:0]

REG258
(R/W)

OTBBL

Original picture Timing Buffer Write Timing
ﾀｲﾐﾝｸﾞﾊﾞｯﾌｧからSDRAMへの送信開始ﾄﾘｶﾞ用ﾃﾞｰﾀ長を指定します。
Original picture Timing Buffer Burst Length
ﾀｲﾐﾝｸﾞﾊﾞｯﾌｧからSDRAMへの基本ﾊﾞｰｽﾄ長を指定します。

Filter Data Timing Buffer(TM1)15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
FTBWT[15:8][7:0]

REG259
(R/W)

[6]

[5:4]

[3]

[2]

[1:0]

SRC

SRI

JMI JTM JTBBL

NULL

[8:7]
[6]
[5:3]
[2]

[1:0]

<ADDRESS:259H>
defaultnnnn nnnn n000 0000

NULL
ﾚｼﾞｽﾀはありません。9'H000に設定願います。(読み出しﾃﾞｰﾀは保証されません)
SDRAM Refresh Cycle Control
SDRAM自動リフレシュ制御時のﾘﾌﾚｼｭｻｲｸﾙを指定します。
0:4Kﾘﾌﾚｼｭ
1:8Kﾘﾌﾚｼｭ
SDRAM Refresh Interval
SDRAM自動リフレシュ制御時のﾘﾌﾚｼｭ間隔を指定します。
2'h0:50ms間隔
2'h1:100ms間隔
2'h2:25ms間隔
2'h3:12.5ms間隔
JPEG decode translate Mode at Interlace
JPEGﾃﾞｺｰﾄﾞ処理時のｲﾝﾀｰﾚｰｽﾌｫｰﾏｯﾄ対応転送でのﾗｲﾝ格納方式を選択します｡
0:1ﾗｲﾝ目をODDﾌｨｰﾙﾄﾞ対応として転送します｡
1:1ﾗｲﾝ目をEVENﾌｨｰﾙﾄﾞ対応として転送します｡
JPEG decode Translate Mode
JPEGﾃﾞｺｰﾄﾞ処理時のSDRAMへの転送方法を指定します｡
0:入力ｲﾝﾀｰﾚｰｽﾌｫｰﾏｯﾄ対応転送
1:入力ﾌﾟﾛｸﾞﾚｯｼﾌﾞﾌｫｰﾏｯﾄ対応転送
入力ｲﾝﾀｰﾚｰｽﾌｫｰﾏｯﾄ対応転送時はREG276[3:0]は偶数ﾌﾚｰﾑ番号の指定のみ可能です｡
JPEG Timing Buffer Burst Length
ﾀｲﾐﾝｸﾞﾊﾞｯﾌｧからSDRAMへの基本ﾗｲﾄﾊﾞｰｽﾄ長を指定します。
2'h0: 64ﾊﾞｰｽﾄ
2'h1: 32ﾊﾞｰｽﾄ
2'h2: 16ﾊﾞｰｽﾄ
2'h3: Reserved

JPEG Data Receive Timing Buffer(TM6)15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:9]<ADDRESS:258H>
default
0110 0000 0100 0000

Filter Data Timing Buffer Write Timing
ﾀｲﾐﾝｸﾞﾊﾞｯﾌｧからSDRAMへの送信開始ﾄﾘｶﾞ用ﾃﾞｰﾀ長を指定します。
Filter Data Timing Buffer Burst Length
ﾀｲﾐﾝｸﾞﾊﾞｯﾌｧからSDRAMへの基本ﾊﾞｰｽﾄ長を指定します。

NULL

REG25A
(R/W)

FTBBL

JPEG Data Transmit Timing Buffer(TM7)15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:7]<ADDRESS:257H>
default
0100 0001 0100 0000

JTBRTM rs

JTBRTLJSS JTBRBL<ADDRESS:25AH>
defaultnnnn nnn0 0001 0000

NULL
ﾚｼﾞｽﾀはありません。7'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
JPEG Timing Buffer Receive Trigger MCU
SDRAMからﾀｲﾐﾝｸﾞﾊﾞｯﾌｧへの受信開始ﾄﾘｶﾞ用MCU数を指定します。
推奨:2'h0(@[1:0]=2'h0),2'h1(@[1:0]=2'h1),2'h3(@[1:0]=2'h2)Reserved
予約ﾚｼﾞｽﾀです。1'H0に設定願います。
JPEG Timing Buffer Receive Trigger LineSDRAMからﾀｲﾐﾝｸﾞﾊﾞｯﾌｧへの受信開始ﾄﾘｶﾞ用ﾗｲﾝ数を指定します。(推奨:3'h2)
JPEG input Source Select
JPEGｴﾝｺｰﾄﾞ処理を行う入力ﾃﾞｰﾀﾌｫｰﾏｯﾄを指定します｡
0:ﾌﾟﾛｸﾞﾚｯｼﾌﾞﾌｫｰﾏｯﾄ
1:ｲﾝﾀｰﾚｰｽﾌｫｰﾏｯﾄ
JPEG Timing Buffer Receive Burst Length
SDRAMからﾀｲﾐﾝｸﾞﾊﾞｯﾌｧへの基本ﾘｰﾄﾞﾊﾞｰｽﾄ長を指定します。
2'h0: 64ﾊﾞｰｽﾄ
2'h1: 32ﾊﾞｰｽﾄ
2'h2: 16ﾊﾞｰｽﾄ
2'h3: Reserved

59(MZEN3001FJ06I)ZENIC INC.

ZEN3001F
REG25B

Display Timing buffer Timing(TM10)
DTBRT[15:8][7:0]

REG25C

Display Timing Buffer Receive Timing
SDRAMからﾀｲﾐﾝｸﾞﾊﾞｯﾌｧへの受信開始ﾄﾘｶﾞ用ﾃﾞｰﾀ長を指定します。
Display Timing Buffer Burst Length
SDRAMからﾀｲﾐﾝｸﾞﾊﾞｯﾌｧへの基本ﾊﾞｰｽﾄ長を指定します。

Display Timing buffer Timing2(TM10)
NULL[15:8][7:0]

REG25D(R/W)

NULL
ﾚｼﾞｽﾀはありません。8'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Display Timing Buffer 1st Buffered Length
Vsync後最初に格納するﾃﾞｰﾀ長を指定します。

Micon I/F Timing Buffer(TM9)15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:8]
[7:0]

MTBBL

SDRAM Transmit Control
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
[15]

[14]

[13]

[12:8]
[7:0]

NULL

JDE

rs

YDE rs BDE FDE OPE

OTBRT

[7:0]

<ADDRESS:25EH>
default
100n nnnn 1111 1111

Timing Buffer Reset
内部ﾊﾞｯﾌｧの状態をﾘｾｯﾄします。
0:enable
1:disable
本機能により全ての送信用ﾀｲﾐﾝｸﾞﾊﾞｯﾌｧ制御ﾚｼﾞｽﾀはｸﾘｱされます。
JPEG interface Sequencer Clear
JPEGｲﾝﾀｰﾌｪｰｽﾌﾞﾛｯｸの各種ｼｰｹﾝｻｰを制御します。
0:何もしません｡
1:ｼｰｹﾝｻｰｸﾘｱします
JPEG interface Control Clear
JPEGｲﾝﾀｰﾌｪｰｽﾌﾞﾛｯｸの初期化を制御します。
0:何もしません｡
1:初期化します
NULL
ﾚｼﾞｽﾀはありません。5'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
SDRAMへの転送ｲﾈｰﾌﾞﾙを指定します。
0:enable
1:disable
各ﾋﾞｯﾄの割り振りは下記の通り[7]: JPEG Data
[6]: Reserved(予約ﾚｼﾞｽﾀです。1'H1に設定願います。)[5]: Reserved(予約ﾚｼﾞｽﾀです。1'H1に設定願います。)[4]: Y mapping Data[3]: Reserved(予約ﾚｼﾞｽﾀです。1'H1に設定願います。)[2]: Binary Data[1]: Filter Data[0]: Original picture Data

OSD Timing buffer Timing(TM11)[15:8]<ADDRESS:25DH>
default
0010 0000 0100 0000

Micon Timing Buffer Receive Timing
SDRAMからﾀｲﾐﾝｸﾞﾊﾞｯﾌｧへの送受信開始ﾄﾘｶﾞ用ﾃﾞｰﾀ長を指定します。
Micon Timing Buffer Burst Length
SDRAMからﾀｲﾐﾝｸﾞﾊﾞｯﾌｧへの基本ﾊﾞｰｽﾄ長を指定します。

TBR JSC JCC

REG25F<ADDRESS:25CH>
nnnn nnnn 1000 0000

DTB1STBL

MTBRT

REG25E(R/W)<ADDRESS:25BH>
0100 0000 0100 0000

DTBBL

<ADDRESS:25BH>
0000 1110 0001 0000

OTBBL

OSD Timing Buffer Receive Timing
SDRAMからﾀｲﾐﾝｸﾞﾊﾞｯﾌｧへの受信開始ﾄﾘｶﾞ用ﾃﾞｰﾀ長を指定します。
OSD Timing Buffer Burst Length
SDRAMからﾀｲﾐﾝｸﾞﾊﾞｯﾌｧへの基本ﾊﾞｰｽﾄ長を指定します。

*ﾀｲﾐﾝｸﾞﾊﾞｯﾌｧの設定についての注意点○各種ﾀｲﾐﾝｸﾞﾊﾞｯﾌｧのﾀｲﾐﾝｸﾞ調整用にﾊﾞｰｽﾄ長､ﾄﾘｶﾞﾀｲﾐﾝｸﾞのﾊﾟﾗﾒｰﾀを下記条件で設定願います。
送信ﾊﾞｯﾌｧﾄﾘｶﾞﾀｲﾐﾝｸﾞ > ﾊﾞｰｽﾄ長(REG254,REG255,REG257,REG258,REG25D(送信時)受信ﾊﾞｯﾌｧﾄﾘｶﾞﾀｲﾐﾝｸﾞ < ﾊﾞｰｽﾄ長(REG253,REG25F,REG25D(受信時))
ﾄﾘｶﾞﾀｲﾐﾝｸﾞ = ﾊﾞｰｽﾄ長(REG25B(受信時))○ﾊﾞｰｽﾄ長の設定値には以下の注意が必要です｡
最低ﾊﾞｰｽﾄ長
8(送信ﾊﾞｯﾌｧ)､16(受信ﾊﾞｯﾌｧ)
設定可能値
ﾊﾞｰｽﾄ長の整数倍

60(MZEN3001FJ06I)ZENIC INC.

ZEN3001F[External Frame Buffer Data Control]
REG260(R/W)

Original Picture
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
NULL[15:7]
[6:5]

[4]

[3]

[2:1]

[0]

REG261(R/W)

OT1 OTM

OPMS

rs

NULL
ﾚｼﾞｽﾀはありません。9'H000に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Original picture Thinning dot/line select2(1/4)間引きﾓｰﾄﾞ選択時の間引きしないﾄﾞｯﾄ/ﾗｲﾝを指定します。
2'h0:0(ﾄﾞｯﾄ/ﾗｲﾝ)を指定します。
2'h1:1(ﾄﾞｯﾄ/ﾗｲﾝ)を指定します。
2'h2:2(ﾄﾞｯﾄ/ﾗｲﾝ)を指定します。
2'h3:3(ﾄﾞｯﾄ/ﾗｲﾝ)を指定します。
Original picture Thinning dot/line select1(1/2)間引きﾓｰﾄﾞ選択時の間引きしないﾄﾞｯﾄ/ﾗｲﾝを指定します。
0:偶数(ﾄﾞｯﾄ/ﾗｲﾝ)を指定します。
1:奇数(ﾄﾞｯﾄ/ﾗｲﾝ)を指定します。
Original picture Thinning Mode
縮小処理時の間引き率を選択します。
0:1/2間引き
1:1/4間引き
Original Picture Mode Select
原画に対しての処理を指定します。
2'h0:ｽﾙｰ(原画をそのまま)で処理します。
2'h1:拡大処理をします。(拡大内容は2倍のみ)
2'h2:縮小処理をします。(縮小比率はREG260[3]で指定します)
2'h3:ﾓｻﾞｲｸ処理をします。(ﾓｻﾞｲｸ比率はREG260[3]で指定します)Reserved
予約ﾚｼﾞｽﾀです。1'H0に設定願います。

Up scaling Window(X)15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
NULL[15:10][9:0]

REG262(R/W)

OT2

Up scaling Window(X)

NULL

[8:0]

<ADDRESS:261H>
defaultnnnn nn00 0000 0000

NULL
ﾚｼﾞｽﾀはありません。6'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Up scaling Window(X)
拡大処理時の拡大範囲の開始X座標を指定します。(奇数設定は禁止です)

Up scaling Window(Y)15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:10]<ADDRESS:260H>
defaultnnnn nnnn n000 0000

Up scaling Window(Y)<ADDRESS:262H>
defaultnnnn nnn0 0000 0000

NULL
ﾚｼﾞｽﾀはありません。7'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Up scaling Window(Y)
拡大処理時の拡大範囲の開始Y座標を指定します。(奇数設定は禁止です)

61(MZEN3001FJ06I)ZENIC INC.

ZEN3001F
REG263(R/W)

Pre JPEG Scaling
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
NULL[15:10]
[9]

[8]
[7]

[6:3]
[2]

[1:0]

REG264(R/W)

NSC rs ECM[7:0]

Centering Background(Y)Centering Background(U/V)
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:8][7:0]

Centering Background(V)[15:12][11:8]
[7:4]
[3:0]

BF2S

BF1S

BF0S

[15:12][11:8][7:4][3:0]<ADDRESS:266H>
default
0000 0000 0000 0000

Basis Frame3 Select
ﾌﾚｰﾑ保存のｲﾈｰﾌﾞﾙ時の基準ﾌﾚｰﾑ3保存ﾌﾚｰﾑを指定します。
Basis Frame2 Select
ﾌﾚｰﾑ保存のｲﾈｰﾌﾞﾙ時の基準ﾌﾚｰﾑ2保存ﾌﾚｰﾑを指定します。
Basis Frame1 Select
ﾌﾚｰﾑ保存のｲﾈｰﾌﾞﾙ時の基準ﾌﾚｰﾑ1保存ﾌﾚｰﾑを指定します。
Basis Frame0 Select
ﾌﾚｰﾑ保存のｲﾈｰﾌﾞﾙ時の基準ﾌﾚｰﾑ0保存ﾌﾚｰﾑを指定します。

Save Frame Control2
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
BF7S<ADDRESS:265H>
default
0111 1111 0111 1111

Centering Background(U)等倍ｾﾝﾀﾘﾝｸﾞ処理時(REG263[2]=1'h1)の背景色(U)成分を指定します。
Centering Background(V)等倍ｾﾝﾀﾘﾝｸﾞ処理時(REG263[2]=1'h1)の背景色(V)成分を指定します。

Save Frame Control1
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
BF3S<ADDRESS:264H>
defaultnnnn nnnn 0000 0000

NULL
ﾚｼﾞｽﾀはありません。8'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Centering Background(Y)等倍ｾﾝﾀﾘﾝｸﾞ処理時(REG263[2]=1'h1)の背景色(Y)成分を指定します。

Centering Background(U)REG267(R/W)

PJTM

Centering Background(Y)15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:8]

REG266
(R/W)

RDM

NULL
ﾚｼﾞｽﾀはありません。6'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
NFPS Status Content
NFPS(REG269[7:6])表示内容を選択します。
0:REG263[6:3]指定ﾌﾚｰﾑに対するﾎﾟｰﾄ番号を表示させます。
1:最新結果を持つﾎﾟｰﾄ番号を表示させます。
Reserved
予約ﾚｼﾞｽﾀです。1'H0に設定願います。
Encode Color Mode
ｴﾝｺｰﾄﾞ処理時のｶﾗｰ処理ｲﾈｰﾌﾞﾙを選択します｡
0:ｲﾈｰﾌﾞﾙ(ｶﾗｰ画像のまま処理します)
1:ﾃﾞｨｾｰﾌﾞﾙ(ｸﾞﾚｰｽｹｰﾙで処理します)
Normal Frame Number For JPEG data
REG269[5:0]に示す対象のﾉｰﾏﾙﾃﾞｰﾀﾌﾚｰﾑ番号を指定します。
Reduce Data Mode
縮小ﾓｰﾄﾞ時の(REG263[1:0]=2'h2)ﾃﾞｰﾀに対するJPEG用ｴﾝｺｰﾄﾞﾃﾞｰﾀを指定します。
0:縮小ﾃﾞｰﾀのままｴﾝｺｰﾄﾞします。
1:等倍ｾﾝﾀﾘﾝｸﾞﾃﾞｰﾀにしてｴﾝｺｰﾄﾞします。
Pre JPEG Treat Mode
JPEGｴﾝｺｰﾄﾞ用ﾃﾞｰﾀに対しての処理を指定します。
2'h0:ｽﾙｰ(原画をそのまま)で処理します。
2'h1:拡大処理をします。(拡大内容は2倍のみ)
2'h2:縮小処理をします。(縮小比率はREG260[3]で指定します)
2'h3:ﾓｻﾞｲｸ処理をします。(ﾓｻﾞｲｸ比率はREG260[3]で指定します)

NULL

REG265
(R/W)

NFNFJ

<ADDRESS:263H>
defaultnnnn nn10 0000 0000

BF6S

BF5S

BF4S

<ADDRESS:267H>
default
0000 0000 0000 0000

Basis Frame7 Select
ﾌﾚｰﾑ保存のｲﾈｰﾌﾞﾙ時の基準ﾌﾚｰﾑ7保存ﾌﾚｰﾑを指定します。
Basis Frame6 Select
ﾌﾚｰﾑ保存のｲﾈｰﾌﾞﾙ時の基準ﾌﾚｰﾑ6保存ﾌﾚｰﾑを指定します。
Basis Frame5 Select
ﾌﾚｰﾑ保存のｲﾈｰﾌﾞﾙ時の基準ﾌﾚｰﾑ5保存ﾌﾚｰﾑを指定します。
Basis Frame4 Select
ﾌﾚｰﾑ保存のｲﾈｰﾌﾞﾙ時の基準ﾌﾚｰﾑ4保存ﾌﾚｰﾑを指定します。

62(MZEN3001FJ06I)ZENIC INC.

ZEN3001F
REG268(R)

Frame IP Status
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Reserved[15:12][11:0]

REG269(R/W)

FBS FAS F9S F8S F7S F6S F5S F4S F3S F2S F1S F0S

Reserved
予約ﾚｼﾞｽﾀです。4'H0に設定願います。
Frame n Status(n:0〜B)
ｲﾝﾀﾚｰｽ信号処理(REG200[5]=1'h0)時、処理ﾌﾚｰﾑのODD/EVENを示します。
0:ODDﾌﾚｰﾑ(ﾌﾟﾛｸﾞﾚｯｼﾌﾞ信号処理(REG200[5]=1'h1)時は本設定固定です。
1:EVENﾌﾚｰﾑ

Frame Number Status
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
NFNS[15:12][11:8][7:6][5:0]

REG26A
(R/W)

JFNS

NFPS

JPEG Frame Number

NULL

[1]

[0]

REG26B(R/W)

WAE RAE<ADDRESS:26AH>
defaultnnnn nnnn nnnn nn11

NULL
ﾚｼﾞｽﾀはありません。14'H0000に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Write Access Enable
ﾗｲﾄｱｸｾｽ要求を指定します。
0:enable（要求します。本期間中に要求されたﾃﾞｰﾀをSDRAMへ転送します)
1:disable
Read Access Enable
ﾘｰﾄﾞｱｸｾｽ要求を指定します。
0:enable（要求します。ﾘｰﾄﾞ可能時は割り込みにて通知します)
1:disable

External Buffer Micon Access Data IO Register
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
External Buffer Micon Access Data IO Register[15:0]<ADDRESS:269H>
default
0000 0000 0000 0000

Normal Frame Number Status
最新結果(除くJPEGｴﾝｺｰﾄﾞ処理)の格納されているﾉｰﾏﾙﾃﾞｰﾀﾌﾚｰﾑ番号を示します。
JPEG Frame Number Status
最新のJPEGｴﾝｺｰﾄﾞﾃﾞｰﾀが格納されているﾉｰﾏﾙﾃﾞｰﾀﾌﾚｰﾑ番号を示します。
(JPEGｴﾝｺｰﾄﾞﾃﾞｰﾀをｱｸｾｽする際は本ﾚｼﾞｽﾀからNFNFJ(REG263[6:3]設定値を決めます)
Normal Frame Port Status
最新結果(除くJPEG処理)の格納されているﾉｰﾏﾙﾃﾞｰﾀﾌﾚｰﾑに対するﾎﾟｰﾄNoを示します。
JPEG Frame Number
REG263[6:3]で指定されたﾉｰﾏﾙﾃﾞｰﾀﾌﾚｰﾑに対する割り振るJPEGﾌﾚｰﾑNoを示します。

External Buffer Micon Access Enable
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:2]<ADDRESS:268H>
default
0000 0000 0000 0000

<ADDRESS:26BH>
default
0000 0000 0000 0000

External Buffer Micon Access Data IO Register
ﾏｲｺﾝとSDRAMﾃﾞｰﾀを送受信するﾃﾞｰﾀﾊﾞｯﾌｧです。

ﾏｲｺﾝﾗｲﾄｱｸｾｽ時の注意点○ﾊﾞｰｽﾄ長(REG25D[7:0])設定値以上ｱｸｾｽ願います｡○奇数回数のｱｸｾｽは最終ﾃﾞｰﾀを格納し損なう可能性がありますので必ず偶数回数ｱｸｾｽ願います｡

REG26C(R/W)

SDRAM Micon Access Address(Lower)
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
SDRAM Micon Address(L)[15:0]

REG26D(R/W)"0"FixSDRAM Micon Access Address(Lower)
ﾏｲｺﾝからSDRAMをｱｸｾｽする際の下位ｵﾌｾｯﾄｱﾄﾞﾚｽを指定します。(下位4ﾋﾞｯﾄは"0"固定)

SDRAM Micon Access Address(Upper)
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
NULL[15:9][8:0]<ADDRESS:26CH>
default
0000 0000 0000 0000

SDRAM Micon Address(U)<ADDRESS:26DH>
defaultnnnn nnn0 0000 0000

NULL
ﾚｼﾞｽﾀはありません。7'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
SDRAM Micon Access Address(Upper)
ﾏｲｺﾝからSDRAMをｱｸｾｽする際の上位ｵﾌｾｯﾄｱﾄﾞﾚｽを指定します。
(REG26C,REG26Dでのｱｸｾｽｱﾄﾞﾚｽは別紙ﾒﾓﾘﾏｯﾌﾟ参照)

63(MZEN3001FJ06I)ZENIC INC.

ZEN3001F
REG26E(R/W)

External Buffer Read Timing Control
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
nu

Reserved[15][14:4]
[3]

[2]
[1:0]

REG26F(R/W)

EAS rsSRT

NULL
ﾚｼﾞｽﾀはありません。(読み出しﾃﾞｰﾀは保証されません)
Reserved
予約ﾚｼﾞｽﾀです。11'H000に設定願います。
External buffer Access permission Status
外部ﾒﾓﾘへのﾏｲｺﾝｱｸｾｽ要求ｺﾏﾝﾄﾞ､関連ﾚｼﾞｽﾀへの許可ｽﾃｰﾀｽを示します。
本ｽﾃｰﾀｽがﾃﾞｨｾｰﾌﾞﾙの際にｱｸｾｽを制限されるｺﾏﾝﾄﾞ､ﾚｼﾞｽﾀは以下の通り
REG26A[1:0](enable)ｺﾏﾝﾄﾞ(disableｺﾏﾝﾄﾞは随時可能です)
REG26C,REG26Dﾚｼﾞｽﾀ
0:enable（ｱｸｾｽ可能です)
1:disable(ｺﾏﾝﾄﾞ発行は禁止です)
Reserved
予約ﾚｼﾞｽﾀです。1'H0に設定願います。
SDRAM Read Timing control
SDRAMﾘｰﾄﾞｱｸｾｽ時のﾃﾞｰﾀ取込みﾀｲﾐﾝｸﾞを調整します。
2'h0:ﾃﾞﾌｫﾙﾄｴｯｼﾞ
2'h1:1ｻｲｸﾙ前ｴｯｼﾞ
2'h2:1ｻｲｸﾙ後ｴｯｼﾞ
2'h3:Reserved

External Buffer Mode Control
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
rs[15:14][13:12][11:0]<ADDRESS:26EH>
default
n000 0000 0000 0000

EBS

Reserved<ADDRESS:26FH>
default
1101 1000 0000 0001

Reserved
予約ﾚｼﾞｽﾀです。2'H3に設定願います。
External Buffer Select外部ﾊﾞｯﾌｧ容量を指定します｡
2'h0:64Mb
2'h1:128Mb
2'h2:Reserved
2'h3:Reserved
Reserved
予約ﾚｼﾞｽﾀです。12'H801に設定願います。

64(MZEN3001FJ06I)ZENIC INC.

ZEN3001F[JPEG Macro Control]
REG270(R/W)

JPEG Mode
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
JEFTR[15:8]
[7:2]
[1]

[0]

REG271(R/W)

NULL

JPEG Encode Frame Thinning Rate
JPEGｴﾝｺｰﾄﾞするﾌﾚｰﾑ間隔を指定します。
(8'h00:毎ﾌﾚｰﾑ､8'h00以外は(設定ﾌﾚｰﾑ+1)ﾌﾚｰﾑ毎にｴﾝｺｰﾄﾞ処理します｡)
NULL
ﾚｼﾞｽﾀはありません。6'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
JPEG Stop Enable
JPEGｴﾝｺｰﾄﾞ処理の中止を指定します。
0:ｽﾄｯﾌﾟしません。
1:ｽﾄｯﾌﾟします。(直前までのｴﾝｺｰﾄﾞﾃﾞｰﾀが保持されています)
JPEG encode Only Mode
JPEGｴﾝｺｰﾄﾞ専用ﾓｰﾄﾞを指定します。
0:通常画像処理ﾓｰﾄﾞです。(入力ﾃﾞｰﾀをｴﾝｺｰﾄﾞ処理します)
通常画像処理ﾓｰﾄﾞではｴﾝｺｰﾄﾞ処理のみ有効です｡
1:JPEG専用ﾓｰﾄﾞです。(指定ﾃﾞｰﾀをJPEG処理します)
REG000[3]の指定によりｴﾝｺｰﾄﾞ/ﾃﾞｺｰﾄﾞを指定します｡

JPEG Start Line Timing
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
NULL[15:9][8:0]

REG273(R/W)

JPEG Start Line Timing

JPEG Frame Data Length
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:5][4:0]

JPEG Length Frame[15:12][11:0]<ADDRESS:273H>
defaultnnnn nnnn nnn0 0000

NULL
ﾚｼﾞｽﾀはありません。11'H000に設定願います。(読み出しﾃﾞｰﾀは保証されません)
JPEG Length Frame
本ﾚｼﾞｽﾀで指定されたJPEGﾌﾚｰﾑ番号の圧縮ﾃﾞｰﾀ長がREG274に示されます。

Encode Data Length
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
NULL<ADDRESS:271H>
defaultnnnn nnn1 0000 0000

NULL
ﾚｼﾞｽﾀはありません。7'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
JPEG Start Line Timing
JPEGｴﾝｺｰﾄﾞ開始するｽﾀｰﾄﾀｲﾐﾝｸﾞをﾗｲﾝ数で指定します。

NULL

REG274(R)

JSE JOM<ADDRESS:270H>
default
0000 0000 nnnn nn10

Encode Data Length<ADDRESS:274H>
defaultnnnn 0000 0000 0000

NULL
ﾚｼﾞｽﾀはありません。4'H0に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Encode Data Length
REG273で指定されたﾌﾚｰﾑの圧縮ﾃﾞｰﾀ長を示します。
(圧縮ﾃﾞｰﾀを読み取る際は本ﾚｼﾞｽﾀ値×16回のﾒﾓﾘｱｸｾｽ(REG26B)が必要です)65(MZEN3001FJ06I)ZENIC INC.

ZEN3001F
REG276(R/W)

JPEG Only Mode Control
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
NULL[15:13][12:8]
[7]

[6:4]
[3:0]

REG277
(R/W)

JFNJE

JCS

NULL

NULL
ﾚｼﾞｽﾀはありません。3'H0に設定願います。(読み出しﾃﾞｰﾀは保証されません)
JPEG Frame Number for JPEG
JPEG専用ﾓｰﾄﾞ時の圧縮ﾃﾞｰﾀ格納用JPEGﾌﾚｰﾑ番号を指定します。
JPEG Calculate Start
JPEG専用ﾓｰﾄﾞ(REG270[0]=1'b1)時のJPEG処理開始を指定します。
0:何もしません。
1:JPEG処理を開始します。(処理完了時に自動的に"0"に戻ります)
NULL
ﾚｼﾞｽﾀはありません。3'H0に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Original Frame Number for JPEG
JPEG専用ﾓｰﾄﾞ時の対象ﾉｰﾏﾙﾌﾚｰﾑ番号を指定します。

JPEG Encode Compression Control
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
NULL[15:4][2:0]

REG278(R)

JECR

JPEG Decode Data Size (X)15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:9]
[8:0]

JDSX

NULL

[8:0]

<ADDRESS:278H>
defaultnnnn nnn0 1010 0000

NULL
ﾚｼﾞｽﾀはありません(読み出しﾃﾞｰﾀは保証されません)
JPEG Decode data Size (X)
JPEG専用伸張ﾓｰﾄﾞ(REG270[0]=1'b1 && REG000[3]=1'b1)時の水平方向伸張ｻｲｽﾞを示します｡(1/4で表示します｡圧縮ﾓｰﾄﾞ時のﾃﾞｰﾀは不定です)

JPEG Decode Data Size (Y)15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:9]<ADDRESS:277H>
defaultnnnn nnnn nnnn n000

NULL
ﾚｼﾞｽﾀはありません。3'H0に設定願います。(読み出しﾃﾞｰﾀは保証されません)
JPEG Encode Compression Ratio
JPEGｴﾝｺｰﾄﾞ処理時の圧縮率を選択します｡(標準量子化ﾃｰﾌﾞﾙへの倍率を選択します)
圧縮設定
高精細設定
3'h0: ×1(標準ﾃｰﾌﾞﾙ) 3'h5: ×0.5
3'h1: ×2
3'h6: ×0.25
3'h2: ×4
3'h7: all 1
3'h3: ×8
3'h4: ×16

NULL

REG279(R)

OFNJE<ADDRESS:276H>
default
nnn0 0000 0nnn 0010

JDSY

<ADDRESS:279H>
defaultnnnn nnn0 0111 1000

NULL
ﾚｼﾞｽﾀはありません(読み出しﾃﾞｰﾀは保証されません)
JPEG Decode data Size (X)
JPEG専用伸張ﾓｰﾄﾞ(REG270[0]=1'b1 && REG000[3]=1'b1)時の垂直方向伸張ｻｲｽﾞを示します｡(1/4で表示します｡圧縮ﾓｰﾄﾞ時のﾃﾞｰﾀは不定です)66(MZEN3001FJ06I)ZENIC INC.

ZEN3001F
REG27A(R/W)

WDT Control
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
WDE

Reserved[15][14:12][11:0]

REG27B(R)

WDT Count Value

WatchDog timer Enable
JPEG処理時の異常ｽﾄﾘｰﾑなどによるﾊﾝｸﾞｱｯﾌﾟへのﾀｲﾏｰ強制終了機能のｲﾈｰﾌﾞﾙを指定します｡
0:enable
1:disable
Reserved
予約ﾚｼﾞｽﾀです。3'H0に設定願います。
WatchDog timer Count Value
ﾀｲﾏｰ機能ｲﾈｰﾌﾞﾙ(REG27A[15]=1'b0)時のﾀｲﾏｰ設定値を指定します｡
ﾀｲﾏｰ値=設定値×65536×(1/f)
f=SCLK周波数

WDT Status
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
NULL[15:1][0]<ADDRESS:27AH>
default
1000 0000 0001 0100

WDS

<ADDRESS:27BH>
defaultnnnn nnnn nnnn nnn0

NULL
ﾚｼﾞｽﾀはありません(読み出しﾃﾞｰﾀは保証されません)
WatchDog timer Status
ﾀｲﾏｰ機能ｲﾈｰﾌﾞﾙ(REG27A[15]=1'b0)時の状態を示します｡
0:正常動作です｡
1:ﾀｲﾏｰ強制終了しています｡本ﾚｼﾞｽﾀはWDE(REG27A[15])のﾃﾞｨｾｰﾌﾞﾙでﾘｾｯﾄされます｡

67(MZEN3001FJ06I)ZENIC INC.

ZEN3001F[Display Data I/F Control]
REG280(R/W)

Display Mode
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
DOY DOU rs DPM VSF HSF DEF DCF DDF rs DE DSE DVP DHP DDP rs

[15]

[14]

[13]
[12]

[11]

[10]

[9]

[8]

[7]

[6]
[5]

[4]

[3]

[2]

[1]

[0]

<ADDRESS:280H>
default
0100 1111 0100 1100

Display data format(Offset binary (Y))
表示用ﾃﾞｰﾀY成分のﾌｫｰﾏｯﾄを指定します。
0:128ｵﾌｾｯﾄ処理しません
1:128ｵﾌｾｯﾄ処理します
Display data format(Offset Binary (UV))
表示用ﾃﾞｰﾀUV成分のﾌｫｰﾏｯﾄを指定します。
0:128ｵﾌｾｯﾄ処理しません
1:128ｵﾌｾｯﾄ処理します
Reserved
予約ﾚｼﾞｽﾀです。1'H0に設定願います。
Display Picture Mode
表示用画像ﾓｰﾄﾞを指定します。
0:動画ﾓｰﾄﾞ
1:静止画ﾓｰﾄﾞ
VSync Fix
表示用VSYNC信号(DVSYNCOUT)の出力固定ｲﾈｰﾌﾞﾙを指定します。
0:enable
1:disable
HSync Fix
表示用HSYNC信号(DHSYNCOUT)の出力固定ｲﾈｰﾌﾞﾙを指定します。
0:enable
1:disable
DE Fix
表示用DE信号(DDEOUT)の出力固定ｲﾈｰﾌﾞﾙを指定します。
0:enable
1:disable
Display Clock Fix
表示用ｸﾛｯｸ(DCLKO)の出力固定ｲﾈｰﾌﾞﾙを指定します。
0:enable(ｲﾈｰﾌﾞﾙ時、"L"Fixになります)
1:disable
Display Data Fix
表示用ﾃﾞｰﾀ(DGDOUT0〜7)の出力固定ｲﾈｰﾌﾞﾙを指定します。
0:enable(ｲﾈｰﾌﾞﾙ時、背景色ﾚｼﾞｽﾀ(REG264,REG265)設定色になります)
1:disable
Reserved
予約ﾚｼﾞｽﾀです。1'H1に設定願います。
Display Enable
表示ｲﾈｰﾌﾞﾙを指定します。
0:enable
1:disable
Display Scramble Enable
表示用ﾃﾞｰﾀ出力の出力ｽｸﾗﾝﾌﾞﾙｲﾈｰﾌﾞﾙを指定します。
0:外部GDOUT[7:0]‑>内部GDOUT[7:0]
1:外部GDOUT[7:0]‑>内部GDOUT[0:7]Display Vsync Porarity
表示用VSYNC信号(DVSYNCOUT)の極性を指定します。
0:positive
1:negative
Display Hsync Porarity
表示用HSYNC信号(DHSYNCOUT)の極性を指定します。
0:positive
1:negative
Display DE Porarity
表示用DE信号(DDEOUT)の極性を指定します。
0:positive
1:negative
Reserved
予約ﾚｼﾞｽﾀです。1'H0に設定願います。

68(MZEN3001FJ06I)ZENIC INC.

ZEN3001F
REG281(R/W)

Display Frame No
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
DMW3

DMW2

DMW1

DMW0

<ADDRESS:281H>
default
0000 0000 0000 0000

[15:12]

Display Multi Window3
ﾏﾙﾁ4分割表示設定時(REG28E[14]=1'h1)のｳｨﾝﾄﾞｳ3に表示するﾌﾚｰﾑ内容を指定します。
4'h0〜B:指定ﾌﾚｰﾑを表示します。
4'hC〜F:各ﾎﾟｰﾄに対応した動画を表示します。(C:Port0,D:Port1,E:Port2,F:Port3)[11:8]
Display Multi Window2
ﾏﾙﾁ4分割表示設定時(REG28E[14]=1'h1)のｳｨﾝﾄﾞｳ2に表示するﾉｰﾏﾙ内容を指定します。
4'h0〜B:指定ﾌﾚｰﾑを表示します。
4'hC〜F:各ﾎﾟｰﾄに対応した動画を表示します。(C:Port0,D:Port1,E:Port2,F:Port3)[7:4]
Display Multi Window1
ﾏﾙﾁ4分割表示設定時(REG28E[14]=1'h1)のｳｨﾝﾄﾞｳ1に表示するﾌﾚｰﾑ内容を指定します。
4'h0〜B:指定ﾌﾚｰﾑを表示します。
4'hC〜F:各ﾎﾟｰﾄに対応した動画を表示します。(C:Port0,D:Port1,E:Port2,F:Port3)
1画面ｲﾝﾎﾟｰｽﾞ指定(REG28E[15:14]=2'h2)時の挿入対象ﾉｰﾏﾙﾌﾚｰﾑ番号を指定します｡
指定可能ﾌﾚｰﾑは(0,2,4,6,8,A)のみです｡[3:0]
Display Multi Window0 / Display Frame No(@REG28E[14]=1'b1)
ﾏﾙﾁ4分割表示設定時のｳｨﾝﾄﾞｳ0に表示するﾌﾚｰﾑ内容を指定します。
4'h0〜B:指定ﾌﾚｰﾑを表示します。
4'hC〜F:各ﾎﾟｰﾄに対応した動画を表示します。(C:Port0,D:Port1,E:Port2,F:Port3)(@REG28E[14]=1'b0)
1画面表示設定且つ静止画ﾓｰﾄﾞ時(REG280[12]=1'b1)に表示するﾉｰﾏﾙﾌﾚｰﾑ番号を指定します。
入力ｿｰｽがｲﾝﾀｰﾚｰｽ(REG200[5]=1'h0)の場合、必ずODDﾌﾚｰﾑ番号を指定願います。

REG282(R/W)

Display Vertical Total Time15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
NULL[15:10][9:0]

REG283(R/W)

V Total Time(Line)

NULL
ﾚｼﾞｽﾀはありません。6'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Vertical Total Time
出力側垂直同期信号周期をﾗｲﾝ数(HSYNC数)で設定します。
(ｲﾝﾀｰﾚｰｽ出力設定(REG280[6]=1'b1)は(O/Eﾌｨｰﾙﾄﾞﾄｰﾀﾙﾗｲﾝ数‑1)/2を設定します｡

Display Vertical Sync Time15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
MWDC[15:12][11:10]

[9]

[8]
[7]

[6:5]

[4:0]

<ADDRESS:282H>
defaultnnnn nn01 0000 0110

IWN

IFS rs SPS

SPN

V Sync Time(Line)<ADDRESS:283H>
default
0000 0000 0000 0011

Multi‑Window Display Control
ﾏﾙﾁ4分割表示設定時(REG28E[14]=1'h1)の各ｳｨﾝﾄﾞｳの表示状態を指定します。
0:表示ON
1:表示OFF[15]:Window3の状態を指定します。
[14]:Window2の状態を指定します。
[13]:Window1の状態を指定します。
[12]:Window0の状態を指定します。
Inpose Window Number
1画面ｲﾝﾎﾟｰｽﾞ指定(REG28E[15]=1'h1)時の挿入対象表示ｳｨﾝﾄﾞｳ番号を指定します｡
2'h0:Window0
2'h1:Window1
2'h2:Window2
2'h3:Window3
Inpose Frame Select
1画面ｲﾝﾎﾟｰｽﾞ指定(REG28E[15]=1'h1)時の挿入対象表示ｳｨﾝﾄﾞｳ番号を指定します｡
0:(REG281[7:4]指定)ﾌﾚｰﾑをｲﾝﾎﾟｰｽﾞします｡
1:(REG281[7:4]指定+1)ﾌﾚｰﾑをｲﾝﾎﾟｰｽﾞします｡
ｲﾝﾀｰﾚｰｽ対応ｲﾝﾎﾟｰｽﾞﾌｫｰﾏｯﾄ(REG259[2]=1'b0)ﾃﾞｰﾀ処理時､"0"以外の設定は禁止です｡
Reserved
予約ﾚｼﾞｽﾀです。1'H0に設定願います。
Single display Port Select
1画面表示設定(REG28E[14]=1'b0)時の表示する入力ﾎﾟｰﾄ選択機能を指定します。
(ﾏﾙﾁ入力時､表示対象ﾎﾟｰﾄ限定する場合本設定が必要です)
0:入力ﾃﾞｰﾀのまま表示します
1:指定ﾎﾟｰﾄ(REG283[6:5])を表示します
Single display Port Number
SPS(REG283[7]=1'b1)時の表示する入力ﾎﾟｰﾄを指定します。
2'h0:ﾎﾟｰﾄ0
2'h1:ﾎﾟｰﾄ1
2'h2:ﾎﾟｰﾄ2
2'h3:ﾎﾟｰﾄ3
Vertical Sync Time
出力側垂直同期信号幅をﾗｲﾝ数で設定します。

69(MZEN3001FJ06I)ZENIC INC.

ZEN3001F
REG284(R/W)

Display Vertical Delay Time15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
NULL[15:8][7:0]

REG285(R/W)

NULL
ﾚｼﾞｽﾀはありません。8'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Vertical Delay Time
出力側垂直同期信号の開始から有効ﾃﾞｰﾀ開始までのﾗｲﾝ数を設定します

Display Vertical Address Time15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
NULL[15:9][8:0]

REG286(R/W)

Display Horizontal Total Time15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:10][9:0]

Display Horizontal Sync Time15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:8][7:0]

Display Horizontal Delay Time15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:9][8:0]

H Delay Time(dot)Display Horizontal Address Time15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:10][9:0]

H Address Time(dot)

NULL

[7:0]

<ADDRESS:289H>
defaultnnnn nn10 1000 0000

NULL
ﾚｼﾞｽﾀはありません。6'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Horizontal Address Time
入力側水平方向有効ﾃﾞｰﾀ期間のﾄﾞｯﾄ数を設定します。

Display Vertical Start Point
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:8]<ADDRESS:288H>
defaultnnnn nnn0 0111 1010

NULL
ﾚｼﾞｽﾀはありません。7'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Horizontal Sync Time
出力側水平同期信号の開始から有効ﾃﾞｰﾀ開始までのﾄﾞｯﾄ数を設定します。

NULL

REG28A(R/W)

H Sync Time(dot)<ADDRESS:287H>
defaultnnnn nnnn 0100 0000

NULL
ﾚｼﾞｽﾀはありません。8'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Horizontal Sync Time
出力側水平同期信号幅をﾄﾞｯﾄ数で設定します。

NULL

REG289(R/W)

H Total Time(dot)<ADDRESS:286H>
defaultnnnn nn11 0101 1010

NULL
ﾚｼﾞｽﾀはありません。6'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Horizontal Total Time
出力側水平同期信号周期をﾄﾞｯﾄ数で設定します

NULL

REG288(R/W)

V Address Time(dot)<ADDRESS:285H>
defaultnnnn nnn0 1111 0000

NULL
ﾚｼﾞｽﾀはありません。7'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Vertical Address Time
出力側垂直方向有効ﾃﾞｰﾀ期間のﾗｲﾝ数を設定します。

NULL

REG287(R/W)

V Delay Time(Line)<ADDRESS:284H>
defaultnnnn nnnn 0001 0011

Y Start Point(line)<ADDRESS:28AH>
defaultnnnn nnnn 0001 0011

NULL
ﾚｼﾞｽﾀはありません。8'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Y Start Point
垂直方向画像表示位置のｽﾀｰﾄﾎﾟｲﾝﾄ(ﾗｲﾝ数)を指定します。
ﾃﾞｨﾚｲ期間中はREG264,265設定色になります
ｾﾝﾀﾘﾝｸﾞ時は1/2背景領域を指定します

70(MZEN3001FJ06I)ZENIC INC.

ZEN3001F
REG28B(R/W)

Display Horizontal Start Point
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
NULL[15:10][9:0]

REG28E(R/W)

X Start Point(dot)

NULL
ﾚｼﾞｽﾀはありません。6'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
X Start Point
水平方向画像表示位置のｽﾀｰﾄﾎﾟｲﾝﾄ(ﾄﾞｯﾄ数)を指定します。
ﾃﾞｨﾚｲ期間中はREG264,265設定色になります
ｾﾝﾀﾘﾝｸﾞ時は1/2背景領域を指定します

Display Horizontal Original Data Length
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
IFM DWM

[15]

[14]

[13:12][11:10][9:0]<ADDRESS:28BH>
defaultnnnn nn00 0111 1010

DTM

rs

H Data Length(dot)<ADDRESS:28EH>
default
0000 0010 1000 0000

Inpose Function Mode
1画面表示時(REG28E[14]=1'b0)のｲﾝﾎﾟｰｽﾞ動作を指定します｡
0:ｲﾝﾎﾟｰｽﾞしません｡
1:ｲﾝﾎﾟｰｽﾞします｡
Display multi Window Mode
0:1画面表示をします
1:ﾏﾙﾁ4分割表示を行います
本ﾓｰﾄﾞ選択時、原画ﾃﾞｰﾀは必ず1/2間引きﾓｰﾄﾞの処理を行っておく必要があります。
Display Treat Mode
表示用ﾃﾞｰﾀに対しての処理を指定します。
2'h0:ｽﾙｰ(原画をそのまま)で処理します。
2'h1:拡大処理をします。(拡大内容は2倍のみ)
2'h2:縮小処理をします。(縮小比率はREG260[3]で指定します)
2'h3:ﾓｻﾞｲｸ処理をします。(ﾓｻﾞｲｸ比率はREG260[3]で指定します)Reserved
予約ﾚｼﾞｽﾀです。2'H0に設定願います。
Horizontal Data Length
出力側水平方向原画ﾃﾞｰﾀ数をﾄﾞｯﾄ数で設定します。

*ｲﾝﾎﾟｰｽﾞ([15]=1'b1)及びﾏﾙﾁ4分割([14]=1'b1)表示設定時は以下の関係式を満たす必要があります｡(REG28E[9:0]/2)/REG25B[7:0]=N(N:自然数)REG28F(R/W)

Display Vertical Original Data Length
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
DIR

[15]

[14:10]
[9:0]

NULL

V Data Length(Line)<ADDRESS:28FH>
default
0nnn nnn1 1110 0000

Display data Interlace Reverse
表示用ﾃﾞｰﾀのSYNC信号及び出力走査ﾗｲﾝを制御します。
0:ODDﾌｨｰﾙﾄﾞに奇数ﾗｲﾝを出力します
1:EVENﾌｨｰﾙﾄﾞに奇数ﾗｲﾝを出力します。
NULL
ﾚｼﾞｽﾀはありません。5'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Vertical Data Length
出力側垂直方向原画ﾃﾞｰﾀ数をﾗｲﾝ数で設定します。

71(MZEN3001FJ06I)ZENIC INC.

ZEN3001F[Micon I/F Control]
REG290(R/W)

Micon IF Mode
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
NU EWE[15][14][13:7]
[6]
[5]

[4]

[3]

[2]

[1]

[0]

REG291(R/W)

rs MFM WAP INP DAP DRP SRE

NULL
ﾚｼﾞｽﾀはありません。1'H0に設定願います。(読み出しﾃﾞｰﾀは保証されません)
External Wait Enable
ﾏｲｺﾝｱｸｾｽに対する外部WAIT制御機能のｲﾈｰﾌﾞﾙを指定します。
0:enable
1:disable
NULL
ﾚｼﾞｽﾀはありません。7'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Reserved
予約ﾚｼﾞｽﾀです。1'H0に設定願います。
Memory access Fast Mode
SDRAMｱｸｾｽ(REG26Bｱｸｾｽ,DMA転送)時のﾏｲｺﾝｱｸｾｽﾓｰﾄﾞを選択します。
ﾃﾞｰﾀｱｸｾｽ時のｲﾝﾀｰﾌｪｰｽが異なりますので設定時は注意願います。
0:ﾉｰﾏﾙﾓｰﾄﾞ
1:ﾌｧｰｽﾄﾓｰﾄﾞ
mWAitbout Porarity
MWAITBOUT信号の極性を指定します。
0:positive
1:negative
mINtbout Porarity
MINTBOUT信号の極性を指定します。
0:positive
1:negative
mDmaAkin Porarity
MDMAAQIN信号の極性を指定します。
0:positive
1:negativemDmaReqout Porarity
MDMAREQOUT信号の極性を指定します。
0:positive
1:negative
Soft Reset Enable
ｿﾌﾄﾘｾｯﾄのｲﾈｰﾌﾞﾙを指定します。
0:enable(Auto Clear)
1:disable
本ｺﾏﾝﾄﾞ発行後は10us以上のﾘｶﾊﾞﾘﾀｲﾑを取って下さい。

Micon I/F Timing
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
RRM

[15]
[14:10]
[9:5]
[4:0]

REG293(R/W)

NULL

Reserved

WAITB Length

Read Data Length<ADDRESS:291H>
default
0000 0000 1010 0001

Read data Recovery Mode
0:RDL(REG291[4:0])指定ﾀｲﾐﾝｸﾞまで保持します
1:外部RDBIN信号の立ち上りまで保持しますReserved
予約ﾚｼﾞｽﾀです。5'H00に設定願います。
WAITB Length
WAITBｲﾈｰﾌﾞﾙ(REG290[14]=1'h0)時の送出期間をｼｽﾃﾑｸﾛｯｸ数で指定します。
Read Data Length
ﾏｲｺﾝﾘｰﾄﾞｱｸｾｽ時のﾘｰﾄﾞﾃﾞｰﾀ有効期間をﾏｲｺﾝｸﾛｯｸ数で指定します。

DMA Transfer Length
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
DMA Transfer Length[15:0]<ADDRESS:290H>
defaultn0nn nnnn n001 1111

<ADDRESS:293H>
default
0000 0001 0000 0000

DMA Transfer Length
DMA転送長を指定します。(ﾜｰﾄﾞ(16bit)長で指定します)
規定ｶｳﾝﾄ転送完了後割り込みを発生します(ﾘｰﾄﾞ時は残り転送長を示します(ﾘｰﾄﾞ開始命令(REG294[0]=1'h1)発行後、有効です)

72(MZEN3001FJ06I)ZENIC INC.

ZEN3001F
REG294(R/W)

DMA Register
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
NULL[15:12][11:10]
[9]

[8]

[7]

[6:2]
[1]

[0]

rs

DTC DTI DRTDMAREQ Length

DTM DTS<ADDRESS:294H>
defaultnnnn 0010 0001 0001

NULL
ﾚｼﾞｽﾀはありません。4'H0に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Reserved
予約ﾚｼﾞｽﾀです。2'H0に設定願います。
DMA Transfer Clear
DMA転送の終了ｲﾈｰﾌﾞﾙを指定します。
0:enable(Auto Clear)
転送ｶｳﾝﾄ数に満たない場合に強制的に終了させます。
(本ｺﾏﾝﾄﾞによる終了時には割り込みは発生しません)
1:disable
DMAREQ Transfer Interval
MDMAREQOUT信号の出力間隔を指定します。
0:DMAの開始時のみ出力します
1:DMAACK信号に対して1:1で出力します
DMAREQ Disable Timing
MDMARECOUT信号のﾃﾞｨｾｰﾌﾞﾙﾀｲﾐﾝｸﾞを指定します。
0:DMAACKの受付け後ﾃﾞｨｾｰﾌﾞﾙにします
1:DMAREQ Length(REG294[6:2])指定ｻｲｸﾙ後ﾃﾞｨｾｰﾌﾞﾙにします
DMAREQ Length
MDMAREQOUT信号の送出長をﾏｲｺﾝｸﾛｯｸ数で指定します。
DMA Transfer Mode
DMA転送のﾓｰﾄﾞを指定します。
0:READ
1:WriteDMA Transfer Start
DMA転送の開始ｲﾈｰﾌﾞﾙを指定します。
0:enable(Auto Clear)
1:disable

73(MZEN3001FJ06I)ZENIC INC.

ZEN3001F
REG295(R/W)

Chip Control
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
B7S B6S B5S B4S B3S B2S B1S B0S FAC ECR RCR SIE

[15]

[14]

[13]

[12]

[11]

[10]

[9]

[8]

[7]

[6]

[5]

[4]

[3:0]

rs

SPC SSC<ADDRESS:295H>
default
1111 1111 0110 0000

Basis frame7 Save request
基準ﾌﾚｰﾑ7の保存ｲﾈｰﾌﾞﾙを指定します。(保存ﾌﾚｰﾑ番号はREG267にて設定します)
0:enable
1:disable
Basis frame6 Save request
基準ﾌﾚｰﾑ6の保存ｲﾈｰﾌﾞﾙを指定します。(保存ﾌﾚｰﾑ番号はREG267にて設定します)
0:enable
1:disable
Basis frame5 Save request
基準ﾌﾚｰﾑ5の保存ｲﾈｰﾌﾞﾙを指定します。(保存ﾌﾚｰﾑ番号はREG267にて設定します)
0:enable
1:disable
Basis frame4 Save request
基準ﾌﾚｰﾑ4の保存ｲﾈｰﾌﾞﾙを指定します。(保存ﾌﾚｰﾑ番号はREG267にて設定します)
0:enable
1:disable
Basis frame3 Save request
基準ﾌﾚｰﾑ3の保存ｲﾈｰﾌﾞﾙを指定します。(保存ﾌﾚｰﾑ番号はREG266にて設定します)
0:enable
1:disable
Basis frame2 Save request
基準ﾌﾚｰﾑ2の保存ｲﾈｰﾌﾞﾙを指定します。(保存ﾌﾚｰﾑ番号はREG266にて設定します)
0:enable
1:disable
Basis frame1 Save request
基準ﾌﾚｰﾑ1の保存ｲﾈｰﾌﾞﾙを指定します。(保存ﾌﾚｰﾑ番号はREG266にて設定します)
0:enable
1:disable
Basis frame0 Save request
基準ﾌﾚｰﾑ0の保存ｲﾈｰﾌﾞﾙを指定します。(保存ﾌﾚｰﾑ番号はREG266にて設定します)
0:enable
1:disable
Frame Assgin Clear enable
SDRAMﾌﾚｰﾑｱｻｲﾝ情報のｸﾘｱを指定します。
0:ｸﾘｱしません
1:ｸﾘｱします(ｸﾘｱ後Auto Clear)
External Camera change Request
外部ｶﾒﾗ切換え要求のｲﾈｰﾌﾞﾙを指定します。
0:enable(切換え可能後Auto Clear,割り込み通知)
1:disable
入力切換え後演算を開始できるまでは最低3V期間必要です。
Re Culcurate Request
ECR(REG295[6]=1'h0)ｺﾏﾝﾄﾞ後の再演算のｲﾈｰﾌﾞﾙを指定します。
0:enable(切換え可能後Auto Clear)
1:disable
ECR(REG295[6]=1'h0)発行後、安定したﾀｲﾐﾝｸﾞで必ず発行願います。
SDRAM Initialize Enable
SDRAMの初期化制御のｲﾈｰﾌﾞﾙを指定します｡
0:disable(解除します｡解除ﾀｲﾐﾝｸﾞはご使用になるSDRAMの仕様に合わせ指定願います)
1:enable(Auto初期化ｼｰｹﾝｽがｽﾀｰﾄします)Reserved
予約ﾚｼﾞｽﾀです。4'H0に設定願います。

74(MZEN3001FJ06I)ZENIC INC.

ZEN3001F[Interrupt Control]
REG2A0(R/W)

Interrupt Control & Clear
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Continue Interrupt Delay[15:8]
[7]

[6:2]
[1]

[0]

REG2A2(R)

FFC

Reserved

BIC AIC

Continue Interrupt Delay
連続割り込み発生時の外部出力可能ﾀｲﾐﾝｸﾞを指定します。
本ﾚｼﾞｽﾀはClear命令発行時([1]=1'H1 or [0]=1'H1)には変更できません。
Frame Function Content
FCI対象のﾌﾚｰﾑ処理内容を指定します。
0:ﾊﾟｰｼｬﾙﾌｧﾝｸｼｮﾝ(除くJPEG処理)
1:ﾌﾙﾌｧﾝｸｼｮﾝ(含むJPEG処理)
Reserved
予約ﾚｼﾞｽﾀです。5'H00に設定願います。
Basis Interrupt Clear
基本(その時点での対象)割り込みをｸﾘｱします。
0:Nop
1:Clear(ｸﾘｱ処理完了後自動的に"0"に戻ります)
All Interrupt Clear
現在発生している割り込み全てのｸﾘｱｲﾈｰﾌﾞﾙを指定します。
0:Nop
1:Clear(ｸﾘｱ処理完了後自動的に"0"に戻ります)

Interrupt Status
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
NULL[15:5][4][3:0]<ADDRESS:2A0H>
default
0001 0000 0000 0000

rs

INT Status<ADDRESS:2A2H>
defaultnnnn nnnn nnn0 0000

NULL
ﾚｼﾞｽﾀはありません。11'H000に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Reserved
予約ﾚｼﾞｽﾀです。1'H0が出力されます｡
INTerrupt Status
割り込みｽﾃｰﾀｽ表示(割り込み要因は下記の通り)
4'hF: Frame function Complete Interrupt
4'hE: JPEG Function Complete Interrupt
4'hD: Frame Function Error Interrupt
4'hC: DMA Transfer Complete Interrupt
4'hB: JPEG Register Write Error Interrupt
4'hA: Differential Count over Interrupt
4'h9: Multi‑Window point Interrupt
4'h8: Timing Buffer & JPEG Restart error Interrupt
4'h7: Y Measure Interrupt
4'h6: Reserved
4'h5: Micon Access(DMA Transfer) enable Interrupt
4'h4: Camera Change enable Interrupt
4'h3: Color Detect Interrupt
4'h2: Area Calculate Interrupt
4'h1: Single Measure complete Interrupt
4'h0: No Interrupt

75(MZEN3001FJ06I)ZENIC INC.

ZEN3001F
REG2A3(R)

Interrupt Status Content
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
EBS

Reserved

YDP YIP YAP YDI YII YAI[15:12]Error Buffer Status
内蔵ﾊﾞｯﾌｧのｴﾗｰを発生したﾊﾞｯﾌｧ番号を示します。(REG2A2[3:0]=4'h8時のみ有効)
REG2A2[3:0]要因
4'h8:(4'h7以外)ﾀｲﾐﾝｸﾞﾊﾞｯﾌｧ割り込み発生時の該当ﾀｲﾐﾝｸﾞﾊﾞｯﾌｧ番号を示します(4'h7)JPEG処理中に次のJPEG処理の開始要求の発生を示します[11:10]Timing Buffer error Interrupt Status
ﾀｲﾐﾝｸﾞﾊﾞｯﾌｧ割り込み発生時の内容を示します。(割り込み要因は下記の通り)
2'h3: Reserved
2'h2: Timing buffer Underrun (Receive Buffer) Interrupt
2'h1: Timing buffer Overflow (Transmit buffer) Interrupt
2'h0: No Interrupt
Reserved
読み出しﾃﾞｰﾀは保証されません｡
Y Measure Interrupt Status
Y成分ﾒｼﾞｬｰ関連割り込み発生時の内容を示します。(割り込み要因は下記の通り)
本要因は入力ﾌﾚｰﾑの状態を示しますので複数の要因を示す場合があります。
0:ｽﾚｯｼｮﾙﾄﾞ未満
1:ｽﾚｯｼｮﾙﾄﾞ以上[6]: Reserved[5]: Y Deltamax Point threshold over[4]: Y mIn Point threshold over[3]: Y mAx Point threshold over[2]: Y Deltamax threshold over[1]: Y mIn threshold over[0]: Y mAx threshold over

[9:7]
[6:0]

REG2A4
(R/W)

TB IS

<ADDRESS:2A3H>
default
0000 0000 000 0000

Interrupt Enable1
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
FCI JCI FEI DTI JWI DCI MWI TBI YMI rs MAI CCI CDI ACI SMI rs[15:1][0]<ADDRESS:2A4H>
default
1111 1111 1111 1110

割り込みｲﾈｰﾌﾞﾙ(全ﾋﾞｯﾄ共通)
0:enable
1:disable
各ﾋﾞｯﾄの割り込み要因は下記の通り[15]: Frame function Complete Interrupt[14]: JPEG function Complete Interrupt[13]: Frame function Error Interrupt[12]: DMA Transfer complete Interrupt[11]: JPEG Register Write Error Interrupt[10]: Differential Count over Interrupt[9]: Multi‑Window point Interrupt[8]: Timing Buffer Interrupt:要因はｽﾃｰﾀｽ(REG2A3[15:12],REG2A3[11:10])に表示[7]: Y Measure Interrupt:要因はｽﾃｰﾀｽ(REG2A3[6:0])に表示[6]: Reserved(1'b1に固定願います)[5]: Micon Access(DMA Transfer) enable Interrupt[4]: Camera Change enable Interrupt[3]: Color Detect Interrupt[2]: Area Calculate Interrupt[1]: Single Measure complete Interrupt
Reserved
予約ﾚｼﾞｽﾀです。1'H0に設定願います。

76(MZEN3001FJ06I)ZENIC INC.

ZEN3001F[Window Control1]
REG2B0(R/W)

Multi‑Window Calculate Control Register
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
MWC

[15]

[14:0]REG2B3￨REG2B6(R)

Multi‑Window calculate Control
ｳｨﾝﾄﾞｳ射像演算方式を指定します。
1'h0:ﾏﾙﾁｳｨﾝﾄﾞｳ射像ｲﾈｰﾌﾞﾙ
1'h1:ﾏﾙﾁｳｨﾝﾄﾞｳ射像ﾃﾞｨｾｰﾌﾞﾙ
NULL
ﾚｼﾞｽﾀはありません。15'H000に設定願います。(読み出しﾃﾞｰﾀは保証されません)

Multi‑Window Status
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Multi‑Window Mapping Status1‑4[15:0]REG2B7
(R/W)

NULL

SCS

[14:0]REG2B8
(R/W)

NULL

NULL

[7:0]

<ADDRESS:2B7H>
default
0nnn nnnn nnnn nnnn

Mapping data Select for Multi‑Window mapping
ﾏﾙﾁｳｨﾝﾄﾞｳ処理を行う対象ﾃﾞｰﾀを指定します。(ﾌﾙ射像対象のﾃﾞｰﾀ選択はREG24B[1])0:指定色演算ﾃﾞｰﾀ
1:比較演算ﾃﾞｰﾀ
NULL
ﾚｼﾞｽﾀはありません。15'H0000に設定願います。(読み出しﾃﾞｰﾀは保証されません)

Shadow Rejector Threshold
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:8]<ADDRESS:2B3H‑2B6H>
default
0000 0000 0000 0000

Multi‑Window mapping Status1‑4
ﾏﾙﾁｳｨﾝﾄﾞｳ処理時の各ｳｨﾝﾄﾞｳ毎の検出結果を示します。
4ﾚｼﾞｽﾀ合わせて最大64ｳｨﾝﾄﾞｳの演算結果を示す事ができます。本ﾚｼﾞｽﾀはﾏﾙﾁｳｨﾝﾄﾞｳ
指定数に応じて使用領域が変化します。本ﾚｼﾞｽﾀはｼﾌﾄﾚｼﾞｽﾀ構成ですので処理完了毎にREG2B3[0]に格納し以前のﾃﾞｰﾀは1ﾋﾞｯﾄｼﾌﾄします。
ｼﾌﾄ順序
REG2B3[0]‑>[1]‑‑‑>[15]‑>REG2B4[0]‑>[1]‑‑‑‑‑‑>REG2B6[14]‑>[15](例)
1ｳｨﾝﾄﾞｳ時 :REG2B3[0](W0結果)
63ﾚｼﾞｽﾀ未使用
32ｳｨﾝﾄﾞｳ時:REG2B4[15](W0結果)‑‑‑‑‑REG2B3[0](W31結果)
32ﾚｼﾞｽﾀ未使用
64ｳｨﾝﾄﾞｳ時:REG2B6[15](W0結果)‑‑‑‑‑REG2B3[0](W63結果)
全ﾚｼﾞｽﾀ使用
各ﾚｼﾞｽﾀの表示内容は下記の通り。(未使用ﾚｼﾞｽﾀは"0"を表示します)
0:変化なし(ｽﾚｯｼｮﾙﾄﾞ(REG2C0[13:0]) ≧ 変化検出個数)
1:変化あり(ｽﾚｯｼｮﾙﾄﾞ(REG2C0[13:0]) ＜ 変化検出個数)

Mapping data Select for Multi‑Window mapping
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15]<ADDRESS:2B0H>
default
1nnn nnnn nnnn nnnn

Shadow Rejector Threshold<ADDRESS:2B8H>
defaultnnnn nnnn 0000 0000

NULL
ﾚｼﾞｽﾀはありません。8'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Shadow Rejector Threshold
ｼｬﾄﾞｳｷｬﾝｾﾙ処理(REG24A[9:8]=2'h3)時のｽﾚｯｼｮﾙﾄﾞを指定します

77(MZEN3001FJ06I)ZENIC INC.

ZEN3001F[Window Control2]
REG2C0(R/W)

Multi‑Window Mapping Threshold
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
rs[15:14][13:0]REG2C1(R/W)

Reserved
予約ﾚｼﾞｽﾀです。2'H0に設定願います。
Multi‑Window Mapping Threshold
ﾏﾙﾁｳｨﾝﾄﾞｳ処理時の各ｳｨﾝﾄﾞｳ内の変化検出ｽﾚｯｼｮﾙﾄﾞを指定します。

Multi‑Window Divide Number
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
rs[15][14:8][7][6:0]

REG2C2(R/W)

Multi‑Window Mapping Threshold

Y Divide Numberrs

X Divide Number

Reserved[5:0]<ADDRESS:2C1H>
default
0000 0000 0000 0000

Reserved
予約ﾚｼﾞｽﾀです。1'H0に設定願います。
"Y"Divide Number
行方向分割数を指定します。（設定値は1,2,4,8,16,32,64)
Reserved
予約ﾚｼﾞｽﾀです。1'H0に設定願います。
"X"Divide Number
列方向分割数を指定します。（設定値は1,2,4,8,16,32,64)
最大分割数は上記[14:8]との組み合せで64です

Multi‑Window INT Threshold
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:6]<ADDRESS:2C0H>
default
0000 0000 0000 0000

MW INT Threshold<ADDRESS:2C2H>
default
0000 0000 0000 0000

Reserved
予約ﾚｼﾞｽﾀです。10'H000に設定願います。
Multi‑Window Interrupt Threshold
ﾏﾙﾁｳｨﾝﾄﾞｳ処理時の割り込み対象ｳｨﾝﾄﾞｳ数のｽﾚｯｼｮﾙﾄﾞを指定します。

78(MZEN3001FJ06I)ZENIC INC.

ZEN3001F[Y Calibration Coefficient]
REG2D0(R/W)

Coefficient Select Level
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0Upper Level[15:8][7:0]

REG2D1(R/W)

Lower Level

Upper Level
係数選択時の上位ﾚﾍﾞﾙを指定します
Lower Level
係数選択時の下位ﾚﾍﾞﾙを指定します

Upper Range Coefficient
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0Upper Coefficient(A)[15:8][7:0]

REG2D2
(R/W)

[7:0]

[7:0]

[2]

[1]

[0]

FDE ODE FTS

OSD Start Line

[7:0]

<ADDRESS:2D8H>
default
0000 0000 0000 0000

Reserved
予約ﾚｼﾞｽﾀです。13'H0000に設定願います。
Field Divided Enable
OSD表示領域分割機能(REG2DB)のｲﾈｰﾌﾞﾙを指定します｡
0:ﾃﾞｨｾｰﾌﾞﾙ
1:ｲﾈｰﾌﾞﾙ
OSD Display Enable
OSD機能のｲﾈｰﾌﾞﾙを指定します｡
0:ﾃﾞｨｾｰﾌﾞﾙ
1:ｲﾈｰﾌﾞﾙ
Field Table Select0:ﾃｰﾌﾞﾙ0
1:ﾃｰﾌﾞﾙ1

OSD Field Axis
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:8]<ADDRESS:2D3H>
default
0001 0000 0000 0000

Lower Coefficient(A)
下位選択ﾚﾍﾞﾙ(REG2D0[7:0])で指定された以下の輝度ﾚﾍﾞﾙ処理の(A)係数を指定します
係数値○○○○．○○○○
Lower Coefficient(B)
下位選択ﾚﾍﾞﾙ(REG2D0[7:0])で指定された以下の輝度ﾚﾍﾞﾙ処理の(B)係数を指定します
LSBは4として扱いますので設定値×4として処理します●○○○○○○○●はsignbit(0:"ﾉｰﾏﾙ",1:"2の補数")
係数値

Reserved

REG2D9(R/W)

Lower Coefficient(B)Field Table Select
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:3]<ADDRESS:2D2H>
default
0001 0000 0000 0000

Middle Coefficient(A)選択ﾚﾍﾞﾙ(REG2D0[15:8],[7:0])で指定された輝度ﾚﾍﾞﾙ処理の(A)係数を指定します
係数値○○○○．○○○○
Middle Coefficient(B)選択ﾚﾍﾞﾙ(REG2D0[15:8],[7:0])で指定された輝度ﾚﾍﾞﾙ処理の(B)係数を指定します
LSBは4として扱いますので設定値×4として処理します●○○○○○○○●はsignbit(0:"ﾉｰﾏﾙ",1:"2の補数")
係数値

Lower Coefficient(A)REG2D8(R/W)

Middle Coefficient(B)Lower Range Coefficient
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:8]<ADDRESS:2D1H>
default
0001 0000 0000 0000

Upper Coefficient(A)
上位選択ﾚﾍﾞﾙ(REG2D0[15:8])で指定された以上の輝度ﾚﾍﾞﾙ処理の(A)係数を指定します
係数値○○○○．○○○○
Upper Coefficient(B)
上位選択ﾚﾍﾞﾙ(REG2D0[7:0])で指定された以上の輝度ﾚﾍﾞﾙ処理の(B)係数を指定します
LSBは4として扱いますので設定値×4として処理します●○○○○○○○●はsignbit(0:"ﾉｰﾏﾙ",1:"2の補数")
係数値

Middle Coefficient(A)REG2D3(R/W)

Upper Coefficient(B)Middle Range Coefficient
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:8]<ADDRESS:2D0H>
default
1100 0000 0100 0000

OSD Start dot<ADDRESS:2D9H>
default
0001 0000 0001 0000

OSD Start Line
OSD表示の開始ﾗｲﾝ(垂直ﾄﾞｯﾄ位置)を指定します｡(1/4座標で指定します)
OSD Start dot
OSD表示の開始列(水平ﾄﾞｯﾄ位置)を指定します｡(1/4座標で指定します)

79(MZEN3001FJ06I)ZENIC INC.

ZEN3001F
REG2DA(R/W)

OSD Field Available Area
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Vertical Available Line

[15:8]

Vertical Available Line
OSD表示領域の垂直方向有効範囲を指定します｡(1/4座標で指定します)
Horizontal Available Dot
OSD表示領域の水平方向有効範囲を指定します｡(1/4座標で指定します)
下位3ﾋﾞｯﾄは必ず3'b000に固定願います｡[7:0]

REG2DB(R/W)

Horizontal Available Dot

OSD Field Divided Area
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Vertical Divided Point[15:8]OSD Field Divided Area 0
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
rs

CRA0

[15]
[14:12][11][10:8]
[7]
[6:4]

[3]
[2:0]

REG2DD(R/W)

Horizontal Divided Point

rs

CCA0

rs

BRA0

rs

BCA0

CRA1

[15]
[14:12][11][10:8]
[7]
[6:4]

[3]
[2:0]

<ADDRESS:2DCH>
default
0100 0111 0100 0000

Reserved
予約ﾚｼﾞｽﾀです。1'H0に設定願います。
Character mixing Ratio Area 0
Area0でのOSDｷｬﾗｸﾀ透過率を指定します｡
3'h0:100%(OSD表示無し)､3'h1:75%､3'h2:50%､3'h3:25%､3'h4:0%(100%OSD表示)
他の設定は禁止です｡
Reserved
予約ﾚｼﾞｽﾀです。1'H0に設定願います。
Character Color Area 0
Area0でのOSDｷｬﾗｸﾀ色を指定します｡
3'h0:黒､3'h1:赤､3'h2:緑､3'h3:青､3'h4:黄､3'h5:ｼｱﾝ､3'h6:ﾏｼﾞｪﾝﾀﾞ､3'h7:白Reserved
予約ﾚｼﾞｽﾀです。1'H0に設定願います。
Background mixing Ratio Area 0
Area0でのOSD背景色透過率を指定します｡
3'h0:100%(OSD表示無し)､3'h1:75%､3'h2:50%､3'h3:25%､3'h4:0%(100%OSD表示)
他の設定は禁止です｡
Reserved
予約ﾚｼﾞｽﾀです。1'H0に設定願います。
Background Color Area 0
Area0でのOSD背景色透過率を指定します｡
3'h0:黒､3'h1:赤､3'h2:緑､3'h3:青､3'h4:黄､3'h5:ｼｱﾝ､3'h6:ﾏｼﾞｪﾝﾀﾞ､3'h7:白OSD Field Divided Area 1
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
rs<ADDRESS:2DBH>
default
0000 0000 0000 0000

Vertical Divided Point
OSD表示領域の垂直方向分割ﾎﾟｲﾝﾄを指定します｡(1/4座標で指定します)
Horizontal Divided Point
OSD表示領域の水平方向分割ﾎﾟｲﾝﾄを指定します｡(1/4座標で指定します)[7:0]

REG2DC(R/W)<ADDRESS:2DAH>
default
0101 1010 0110 0000

rs

CCA1

rs

BRA1

rs

BCA1

<ADDRESS:2DDH>
default
0100 0111 0100 0000

Reserved
予約ﾚｼﾞｽﾀです。1'H0に設定願います。
Character mixing Ratio Area 1
Area1でのOSDｷｬﾗｸﾀ透過率を指定します｡
3'h0:100%(OSD表示無し)､3'h1:75%､3'h2:50%､3'h3:25%､3'h4:0%(100%OSD表示)
他の設定は禁止です｡
Reserved
予約ﾚｼﾞｽﾀです。1'H0に設定願います。
Character Color Area 1
Area1でのOSDｷｬﾗｸﾀ色を指定します｡
3'h0:黒､3'h1:赤､3'h2:緑､3'h3:青､3'h4:黄､3'h5:ｼｱﾝ､3'h6:ﾏｼﾞｪﾝﾀﾞ､3'h7:白Reserved
予約ﾚｼﾞｽﾀです。1'H0に設定願います。
Background mixing Ratio Area 1
Area1でのOSD背景色透過率を指定します｡
3'h0:100%(OSD表示無し)､3'h1:75%､3'h2:50%､3'h3:25%､3'h4:0%(100%OSD表示)
他の設定は禁止です｡
Reserved
予約ﾚｼﾞｽﾀです。1'H0に設定願います。
Background Color Area 1
Area1でのOSD背景色透過率を指定します｡
3'h0:黒､3'h1:赤､3'h2:緑､3'h3:青､3'h4:黄､3'h5:ｼｱﾝ､3'h6:ﾏｼﾞｪﾝﾀﾞ､3'h7:白80(MZEN3001FJ06I)ZENIC INC.

ZEN3001F
REG2DE(R/W)

OSD Field Divided Area 2
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
rs

CRA2

[15]
[14:12][11][10:8]
[7]
[6:4]

[3]
[2:0]

REG2DF
(R/W)

rs

CCA2

rs

BRA2

rs

BCA2

Reserved
予約ﾚｼﾞｽﾀです。1'H0に設定願います。
Character mixing Ratio Area 2
Area2でのOSDｷｬﾗｸﾀ透過率を指定します｡
3'h0:100%(OSD表示無し)､3'h1:75%､3'h2:50%､3'h3:25%､3'h4:0%(100%OSD表示)
他の設定は禁止です｡
Reserved
予約ﾚｼﾞｽﾀです。1'H0に設定願います。
Character Color Area 2
Area2でのOSDｷｬﾗｸﾀ色を指定します｡
3'h0:黒､3'h1:赤､3'h2:緑､3'h3:青､3'h4:黄､3'h5:ｼｱﾝ､3'h6:ﾏｼﾞｪﾝﾀﾞ､3'h7:白Reserved
予約ﾚｼﾞｽﾀです。1'H0に設定願います。
Background mixing Ratio Area 2
Area2でのOSD背景色透過率を指定します｡
3'h0:100%(OSD表示無し)､3'h1:75%､3'h2:50%､3'h3:25%､3'h4:0%(100%OSD表示)
他の設定は禁止です｡
Reserved
予約ﾚｼﾞｽﾀです。1'H0に設定願います。
Background Color Area 2
Area2でのOSD背景色透過率を指定します｡
3'h0:黒､3'h1:赤､3'h2:緑､3'h3:青､3'h4:黄､3'h5:ｼｱﾝ､3'h6:ﾏｼﾞｪﾝﾀﾞ､3'h7:白OSD Field Divided Area 3
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
rs

CRA3

[15]
[14:12][11][10:8]
[7]
[6:4]

[3]
[2:0]

<ADDRESS:2DEH>
default
0100 0111 0100 0000

rs

CCA3

rs

BRA3

rs

BCA3

<ADDRESS:2DFH>
default
0100 0111 0100 0000

Reserved
予約ﾚｼﾞｽﾀです。1'H0に設定願います。
Character mixing Ratio Area 3
Area3でのOSDｷｬﾗｸﾀ透過率を指定します｡
3'h0:100%(OSD表示無し)､3'h1:75%､3'h2:50%､3'h3:25%､3'h4:0%(100%OSD表示)
他の設定は禁止です｡
Reserved
予約ﾚｼﾞｽﾀです。1'H0に設定願います。
Character Color Area 3
Area3でのOSDｷｬﾗｸﾀ色を指定します｡
3'h0:黒､3'h1:赤､3'h2:緑､3'h3:青､3'h4:黄､3'h5:ｼｱﾝ､3'h6:ﾏｼﾞｪﾝﾀﾞ､3'h7:白Reserved
予約ﾚｼﾞｽﾀです。1'H0に設定願います。
Background mixing Ratio Area 3
Area3でのOSD背景色透過率を指定します｡
3'h0:100%(OSD表示無し)､3'h1:75%､3'h2:50%､3'h3:25%､3'h4:0%(100%OSD表示)
他の設定は禁止です｡
Reserved
予約ﾚｼﾞｽﾀです。1'H0に設定願います。
Background Color Area 3
Area3でのOSD背景色透過率を指定します｡
3'h0:黒､3'h1:赤､3'h2:緑､3'h3:青､3'h4:黄､3'h5:ｼｱﾝ､3'h6:ﾏｼﾞｪﾝﾀﾞ､3'h7:白81(MZEN3001FJ06I)ZENIC INC.

ZEN3001F[Clock Management]
REG2E0(R/W)

PCLK Clock Management
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
CPR

Reserved[15][14:11]
[10]

[9:7]

[6]

[5:3]

[2]

[1]

[0]

REG2E1
(R/W)

CS2

POPS

CS1

PPS

PAS PPC PIP

CLK̲P Reverse control
内部PCLK(CLK̲P)の位相指定します。(内部PCLKｽﾙｰﾓｰﾄﾞ時は本設定の位相をCLK̲Pとします)
0:Rise edge
1:Fall edge
Reserved
予約ﾚｼﾞｽﾀです。4'H0に設定願います。
Clock Select 2(PCLKO)
出力PCLKOのｸﾛｯｸを選択します。
0:PLL生成ｸﾛｯｸ
1:外部(ｽﾙｰ)ｸﾛｯｸ
PCLKO Phase Select
出力PCLKOの位相を選択します。
3'h0:0°3'h1:60°
3'h2:90°
3'h3:180°
3'h4:240°
3'h5:300°
3'h6,3'h7:Reserved(本設定は禁止です)
Clock Select 1(PCLK)
内部PCLK(CLK̲P)のｸﾛｯｸを選択します。
0:PLL生成ｸﾛｯｸ
1:外部(ｽﾙｰ)ｸﾛｯｸ
PCLK Phase Select
内部PCLK(CLK̲P)の位相を選択します。
3'h0:0°3'h1:60°
3'h2:90°
3'h3:180°
3'h4:240°
3'h5:300°
3'h6,3'h7:Reserved(本設定は禁止です)
PCLK PLL phase Adjuster Setup timing Select
位相調整回路入力用PCLKのﾀｲﾐﾝｸﾞを指定します。
0:Normal(No‑Delayed) PCLK
1:Delayed PCLKPCLK Power down Control
内部PCLK用PLLのﾊﾟﾜｰﾀﾞｳﾝを制御します。
0:Active
1:Power Down
PCLK Input Phase reverse control
PCLK入力の位相指定します。(PCLKOｽﾙｰﾓｰﾄﾞ時は本設定の位相をPCLKOとします)
0:Rise edge
1:Fall edge

DCLK Clock Management
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
NULL[15:1][0]<ADDRESS:2E0H>
default
0000 0000 0000 0000

DPC

<ADDRESS:2E1H>
defaultnnnn nnnn nnnn nnn0

NULL
ﾚｼﾞｽﾀはありません。15'H0000に設定願います。(読み出しﾃﾞｰﾀは保証されません)
DCLKOUT Phase reverse Control
DCLKOUT出力の位相指定します。
0:Rise edge
1:Fall edge

82

(MZEN3001FJ06I)ZENIC INC.

ZEN3001F
REG2E2(R/W)

SCLK Clock Management
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
NULL[15:12][11][10:7]
[6]

[5:4]

[3]

[2]

[1:0]

STS

rs

CSS

SPS

SCF SAS

rs<ADDRESS:2E2H>
defaultnnnn 0000 0000 0000

NULL
ﾚｼﾞｽﾀはありません。4'H0に設定願います。(読み出しﾃﾞｰﾀは保証されません)
SDCLKOUT Through Select
出力SDCLKOUTのｽﾙｰ時の極性を選択します。
0:normal
1:reverse
Reserved
予約ﾚｼﾞｽﾀです。4'H0に設定願います。
Clock Select for SDCLKOUTSDCLKOUTのｸﾛｯｸを選択します。
0:PLL生成ｸﾛｯｸ
1:外部(ｽﾙｰ)ｸﾛｯｸ
SDCLKOUT Phase Select
出力SDCLKOUTの位相を選択します。
2'h0:0°2'h1:90°
2'h2:180°
2'h3:270°
SDRAM Clock Fix
外部ﾒﾓﾘｸﾛｯｸ(SDCLKOUT)の出力ｲﾈｰﾌﾞﾙを指定します。
0:enable
1:disable
SCLK PLL phase Adjuster Setup timing Select
位相調整回路入力用SCLKのﾀｲﾐﾝｸﾞを指定します。
0:Normal(No‑Delayed) SCLK
1:Delayed SCLKReserved
予約ﾚｼﾞｽﾀです。2'H0に設定願います。

83(MZEN3001FJ06I)ZENIC INC.

ZEN3001F[JPEG Macro Control]
REG000(R/W)

JPEG Macro Function Mode
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
NULL[15:5]
[4]
[3]

[2:0]

REG001(W)

rs JDM

NULL
ﾚｼﾞｽﾀはありません。11'H000に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Reserved
予約ﾚｼﾞｽﾀです。1'H0に設定願います。
JPEG Deal Mode
JPEG処理ﾓｰﾄﾞを指定します｡
0:圧縮ﾓｰﾄﾞ
1:伸張ﾓｰﾄﾞ
JPEG Compression Data Thinning Mode
圧縮処理時の原画ﾃﾞｰﾀ間引きﾓｰﾄﾞを指定します｡
3'h1:4:2:2ﾃﾞｰﾀ
他の設定は禁止です｡

JPEG Macro Soft Reset
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
NULL[15:8][7][6:0]

REG002
(R)

JCDTM

JSR

NULL

NULL

[0]

REG005
(R/W)

[7:0]

[7:0]

DRI Value(Lower)

NULL

[7:0]

<ADDRESS:006H>
defaultnnnn nnnn 0000 0100

NULL
ﾚｼﾞｽﾀはありません。8'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
DRI Value(Lower)
RSTﾏｰｶｰ挿入時のMCU数(下位)を指定します。
(REG005,REG006共に8'h00設定時はDRI､RSTﾏｰｶｰは挿入されません)

Vertical Picture Size(Upper)
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:8]<ADDRESS:005H>
defaultnnnn nnnn 0000 0000

NULL
ﾚｼﾞｽﾀはありません。8'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
DRI Value(Upper)
RSTﾏｰｶｰ挿入時のMCU数(上位)を指定します。

NULL

REG007(R/W)

DRI Value(Upper)

DRI Value(Lower)
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:8]<ADDRESS:002H>
defaultnnnn nnnn nnnn nnn0

NULL
ﾚｼﾞｽﾀはありません。15'H000に設定願います。(読み出しﾃﾞｰﾀは保証されません)
JPEG Action Status
JPEG処理動作ｽﾃｰﾀｽを表示します｡
0:動作していません。
1:JPEG処理中です。
専用ﾓｰﾄﾞ(REG270[0]=1'b1)時､必ず動作していない事を確認した後開始願います｡

NULL

REG006(R/W)

JAS

DRI Value(Upper)
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:8]<ADDRESS:001H>
defaultnnnn nnnn 0nnn nnnn

NULL
ﾚｼﾞｽﾀはありません。8'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
JPEG macro Soft Reset
JPEGｴﾝｼﾞﾝのｿﾌﾄﾘｾｯﾄを指定します｡
0:何もしません。
1:ﾏｸﾛを全て初期化します。
NULL
ﾚｼﾞｽﾀはありません。7'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)

JPEG Action Status
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:1]<ADDRESS:000H>
defaultnnnn nnnn nnn0 0001

VPS(Upper)<ADDRESS:007H>
defaultnnnn nnnn 0000 0001

NULL
ﾚｼﾞｽﾀはありません。8'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Vertical Picture Size(Upper)
JPEGｴﾝｺｰﾄﾞする垂直方向画像ｻｲｽﾞ(上位)を指定します。

84(MZEN3001FJ06I)ZENIC INC.

ZEN3001F
REG008(R/W)

Vertical Picture Size(Lower)
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
NULL[15:8]
[7:3]

[2:0]

REG009(R/W)

Horizontal Picture Size(Upper)
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:8][7:0]

HPS(Upper)

Horizontal Picture Size(Lower)
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:8]
[7:3]

[3:0]

HPS(Lower)

Reserved

NULL

[7]

<ADDRESS:00AH>
defaultnnnn nnnn 1000 0000

NULL
ﾚｼﾞｽﾀはありません。8'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Vertical Picture Size(Lower)
JPEGｴﾝｺｰﾄﾞする水平方向画像ｻｲｽﾞ(下位)を指定します。
設定時は[3:0]の4'H0を含めてｻｲｽﾞ設定が必要です。(ｻｲｽﾞの最大640)
Resrved予約ﾚｼﾞｽﾀです。4'H0に設定願います。

JPEG Macro Interrupt Status
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0[15:8]<ADDRESS:009H>
defaultnnnn nnnn 0000 0010

NULL
ﾚｼﾞｽﾀはありません。8'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Vertical Picture Size(Upper)
JPEGｴﾝｺｰﾄﾞする水平方向画像ｻｲｽﾞ(上位)を指定します。

NULL

REG00F(R)

Reserved

NULL
ﾚｼﾞｽﾀはありません。8'H00に設定願います。(読み出しﾃﾞｰﾀは保証されません)
Vertical Picture Size(Lower)
JPEGｴﾝｺｰﾄﾞする垂直方向画像ｻｲｽﾞ(下位)を指定します。
設定時は[2:0]の3'H0を含めてｻｲｽﾞ設定が必要です。(ｻｲｽﾞの最大480)
Reserved
予約ﾚｼﾞｽﾀです。3'H0に設定願います。

NULL

REG00A(R/W)

VPS(Lower)<ADDRESS:008H>
defaultnnnn nnnn 1110 0000

CDC NES SRS DESNULL<ADDRESS:00FH>
defaultnnnn nnnn n000 nnnn

NULL
ﾚｼﾞｽﾀはありません。(読み出しﾃﾞｰﾀは保証されません)
Reserved(読み出しﾃﾞｰﾀは保証されません)[6]

Nomal End flag Status0:何も示しません｡
1:正常なJPEG処理の終了を示します｡[5]
Soft Reset complete flag Status
0:ﾘｾｯﾄ処理中です。
1:ｿﾌﾄﾘｾｯﾄ(REG001[7]=1'b1設定)処理の完了を示します。
[4]
Decode Error Status
0:ｴﾗｰはありません
1:伸張時のﾃﾞｰﾀｴﾗｰ発生を示します｡
[3:0]
NULL
ﾚｼﾞｽﾀはありません。(読み出しﾃﾞｰﾀは保証されません)*:本ﾚｼﾞｽﾀは原則としてJPEG処理の完了毎にﾘｰﾄﾞ確認願います｡

85(MZEN3001FJ06I)ZENIC INC.

ZEN3001F
ZEN3001F

外形図

86(MZEN3001FJ06I)ZENIC INC.

ZEN3001F
改訂履歴
バージョン
０．１
０．２
０．３

日付
２００４／０３／０１
２００４／０５／１９２００４／０６／１５

０．４

２００６／０９／０６

内容
初版発行［制限事項］を追加。
１．［AC特性タイミングチャート］を変更。
２．REG259の[6]および[5:4]の内容を追加。
３．PLL使用時の留意点を追加。
４．基本端子説明の電源部に補足説明を追加。
５．端子アサイン表を変更。
６．語句の統一。
７．誤記を修正。
１．JPEG専用モードの注意を追加。
２．REG00Fの[7]を削除。
３．誤記を修正。

87(MZEN3001FJ06I)ZENIC INC.

ZEN3001F
ご注意（１）本製品および本資料は株式会社ジーニックの著作物です。
（１）したがって、本資料の全部または一部を無断で複製、転載することはご遠慮ください。
（２）本製品及び本資料の内容は性能向上のために、予告なく変更する場合があります。
（２）ご使用に際しては、最新の資料をご請求願います。
（３）本資料に記載されております内容は工業所有権、その他の権利の実施に対する保証または実施権の許諾を（３）行うものではありません。
（４）本資料に記載されております応用回路例は基本的な使用方法を示したものであり、（４）回路の動作を保証するものではありません。
（５）本製品の具体的な運用の結果、他への影響につきましては責任を負いかねますので、ご了承ください。
（６）本製品は一般的な電子機器（電算機、計測機器、産業用ロボット、位置決め制御装置、画像処理機器 ｅｔｃ．）に（６）使用されることを前提にしております。したがって、人命に関わる輸送機器、医療機器、航空・宇宙、（６）原子力関係機器などには使用しないでください。

株式会社ジーニック
URL http://www.zenic.co.jp/ E-mailｌ mailto:support@zenic.co.jp〒５２０－０８０１：滋賀県大津市におの浜４－７－５ オプテックスビル８Ｆ
ＴＥＬ：０７７－５２６－２１０１ ＦＡＸ：０７７－５２６－０５００(MZEN3001FJ06I)ZENIC INC.