導入事例

Introduction Case
FPGAボード「Alveo U50」がシステムの新たな効率化を実現
明星大学 情報学部 情報学科 並列分散システム研究室様
明星大学の和田康孝先生は、長年にわたって並列処理によるコンピュータシステムの効率化に挑んでいる。
これまでとはひと味違う手法でシステムの効率化を実現しようとしている和田氏にとって、FPGAボード「Alveo U50」は新たな可能性の扉を開く重要なカギだ。

明星大学は、東京都日野市のワンキャンパスに計9学部12学科を設置する私立の総合大学。
「自己実現を目指し、社会貢献複数のシンプルネットワークで高速化をはかる新たな手法ができる人の育成」を教育目標に掲げ、学現在の和田氏の研究において、大きな役びあいを通して学生たちの「学び続ける力」割を果たしているものの1つに「FPGA」があや「協働する知性」を育んでいる。

る。FPGAは「Field-Programmable Gate

情報学部 情報学科の和田康孝先生は、Array」の略で、端的に表現すると「現場で並列処理技術を軸とする研究を学生時代かのプログラムが可能な集積回路」となるだ

ら長年手掛けており、現在は「高性能」「低ろうか。集積回路なので当然ハードウェア消費電力」かつ「使いやすい」という特徴をだが、その名の通り“内部の回路構成を自持ったコンピュータシステムの実現を目指由にプログラミングできる”ことから、ソフしている。研究の主眼は「さまざまな要素トウェアのような性質も兼ね備えているのを組み合わせてシステムを効率化させる」こが大きな特徴となる。このFPGAを利用し、とにあり、「プログラムの実行性能を上げた和田氏が取り組んでいるのが「シンプルなり、消費電力を下げたり、プログラム自体ニューラルネットワークを複数並列に用いを作りやすくしたりすることが目的。ひとた、高速・高精度な深層学習処理に関する言で表現するなら、すべての意味で“効率研究」
である。

明星大学 情報学部 情報学科 和田康孝先生

FPGAは複数のシンプルなネットワークを用いた並列推論によって性能を向上させる構造を複数組み合わせることで、システムが良い”に行き着く」と和田氏は説明する。

そもそも深層学習では、豊富なデータを全体の高速化をはかる」という手法である。

例えば、10個のアプリケーションがそれ使った学習によって「ニューラルネットワー

例えば、自動運転を想定した画像認識の場

ぞれ別々のプロセッサーで10個同時に動いクの構造を大きく深く、そして複雑にする

合、従来の深層学習では1つの巨大で複雑ている場合、システム全体としては「スルーことで認識能力を高める」というのが、一なニューラルネットワークによって自動車やプットが高い（＝効率的に処理している）」と般的な方向性の1つとしてある。しかし、歩行者、道路、建物、動物などのすべてをいう見方ができる。一方で、1つのアプリケー

この方向性では「学習に時間がかかる」とと認識させようとしてきた。しかし、FPGAをションが1つのプロセッサーでしか動いておもに、巨大で複雑になったニューラルネッ

活用した和田氏の手法では「複数のシンプらず、残り9個のプロセッサーが止まっていトワークの性能を高めるためには、「ニュールなニューラルネットワークを用意し、Aのる状態では、とても「効率的」とは言えない。

ラルネットワークの不要な結合を切断した

ニューラルネットワークは自動車、Bは人間、

そこで「1つのアプリケーション内にあるり、使用していないニューロンを削除した

Cは道路といった感じで、認識する対象を逐次プログラムを、複数のプロセッサーへりするといったチューニングが必要になる」

それぞれに振り分けて処理を簡略化。これ自動的に振り分けるような並列プログラム（和田氏）という課題があった。さらに、そにより、ニューラルネットワーク全体の構造に変換する仕組みを作る」（和田氏）というこまでチューニングしてニューラルネットを小さくして高速化を実現する」（和田氏）。のが、シンプルな取り組み例の1つとなる。

ワークの性能を上げたとしても、システム

この研究の一環として、和田氏の研究室これに加えて、変換された並列プログラムを少しでも変更すると「また1からチューニでは、組み込みタイプの小型FPGAボードをより高速に実行するようなコンピュータングや学習をやり直す必要がある」という点を搭載した模型自動車による自動運転のコアーキテクチャや、プログラムの実行性能もデメリットと言えるだろう。

ンテスト「相磯秀夫杯 FPGAデザインコンを保ったままシステムの消費電力を低減するような仕組みなども研究している。

そこで和田氏が考えたのは、FPGAを活用して「シンプルなニューラルネットワークテスト」に学生が出場。その成果やさらなる可能性を追求している。

動的に回路構成を書き換えて効率や利便性を上げる最適だと感じています。実際、CPUやGPUは内部のアーキテクチャをユーザーやソフトウェアから変更できないので、私の研究にはまた、FPGAは基本的に複数の回路が並不向きです。また、FPGAはハードウェアで列に並んでいるため、和田氏は「データ入力ありながらソフトウェア的な特性も持っていから認識、結果出力までの時間を短くできます。ソフトウェアだけで対応しなければなる」や「認識対象を増やしたい場合、新たにらないときの効率の悪さを、ハードウェアの回路を追加してそこだけを学習させれば簡特性で補えるのも魅力です」（和田氏）

単に追加できる」
といった点もメリットとして研究室に導入したFPGAボード「Alveo U50」を搭載するマシン

これに加えて、和田氏はAlveo U50の上挙げる。このようなメリットを踏まえた取り位モデルとなる「Alveo U200」も、2020年組みとなるのが、大川情報通信基金の研究11月に学内用として導入した。こちらは、助成を受けて進めている「自己進化する推論

他の大学と共同で進めている「ApproximateシステムのFPGAを用いた試作検討」である。

Computingによるシステムの高 効 率 化

この研究では、システム自身が何らかのに関する研究開発」に利用している。通方法で現状を把握し、その状況に応じて「自常、コンピュータは「処理性能を上げる動でFPGAの回路構成を書き換え、回路と消費電力も基本的に上がる」ものだが、を柔軟に増やしたり減らしたりすることで、Approximate Computingは「計算の正確さFPGAを使った仕組みは、利用できるシー

Approximate Computingによるシステムの高効率化効率や利便性を上げる」という仕組みを想と、処理性能あるいは消費電力のトレードンや環境がまだ限定的なことから、将来的定。システム自体が「自分自身で適応的にオフを最適化する」ために用いられる技術。には「もう少し汎用的に使えるような仕組み中身を変えていくようなことができると面白具体的には、処理全体に対してある程度のを生み出したい」と考える。その実現のためい」と和田氏は考えている。ただし、このシ計算間違いを一律に許容することで、全体に重要となるのが、ハードウェアの利便性ステムを汎用的に適合させることは「まだま的な消費電力の抑制や計算時間の短縮をを高める「ソフトウェア」である。

だ難しい」ことから、現時点では「画像認識実現するものである。のアプリケーションを対象とした仕組みの構築」を目指しているそうだ。

例えば、GPUの爆発的な普及の背景には

しかし、この研究で目指しているのは「CUDA」が大きく関わっており、「歴史を振従来のApproximate Computingとはややり返れば、まずはハードウェアのブレイクス

Xilinx社のFPGAボードで新たな研究にチャレンジ

異なり、もっと柔軟性を兼ね備えたものルーがあり、それに後追いする形でソフトを想定。処理全体に対して一律に間違えウェアがキャッチアップして普及していくとを許容するのではなく、「間違っても影響いう流れが繰り返されている」
（和田氏）
。そ

この「自己進化する推論システムのFPGAが小さい部分を事前に判別できるようなれだけに、FPGAもハードとソフトの両方がを用いた試作検討」などを加速させるべく、フレームワークを開発し、その部分のみに上手くかみ合わさっていけば、これまで以和 田 氏 は2021年2月、Xilinx社 のFPGAApproximate Computingの効果を適用す上に飛躍する可能性は高いだろう。

ボード「Alveo U50」を研究室に導入した。

る」（和田氏）という仕組みの開発にチャレン「FPGAが普及するのはもちろん歓迎で

Alveo U50は、自動運転のコンテストで使ジしている。

す。ただ、個人的には『より良く使えるよ用したFPGAボードよりも規模の大きい回路に対応できるとともに、OpenCLやC言語が使えることから「高位合成と非常に相うなシステムとして、ソフトウェアとハード目指すシステムの実現にあたって重要となるのは「ソフトウェア」ウェアが連携できるようになって欲しい』という思いはあります。そうすれば、私の研性がいい」（和田氏）とのこと。そういった点さまざまな研究に取り組むことで「シスを上手く活用できれば、「より規模の大きいテムの効率化」を突き詰めている和田氏。

究ももっと範囲を広げていくことが可能になるはずです」（和田氏）

回路を動かしながら、不要になった回路があれば柔軟に入れ替え、状況に応じた機能を自由に取捨選択できるような仕組みを構築できる」と考え、和田氏は試行錯誤を続けている。
「深層学習やニューラルネットワークの研究では、CPUやGPUがよく利用されていますが、私が取り組んでいる研究にはFPGAが明星大学 情報学部情報学科 並列分散システム研究室様の使用モデル

Alveo U50
機械学習をはじめとするさまざまなワークロードに対応し、最適化されたアクセラレーション機能を提供するロープロファイ
ル型のデータセンターアクセラレータカード。TDP 75Wと電力効率に優れるほか、100Gbps ネットワークI/O、PCIe Gen4、HBMを統合し、あらゆるサーバー形態で運用できる。

株式会社ジーデップ・アドバンス〒105-0014

東京都港区芝1-12-7

TEL : 03-6803-0620

芝一丁目ビル4階

URL : http://www.gdep.co.jp/