JAIST Repository
https://dspace.jaist.ac.jp/

Title

巨大電界効果を利用した可変面積電極の提案と可変容量キャパシタへの展開

Author(s)徳光, 永輔Citation

科学研究費助成事業研究成果報告書: 1‑5

Issue Date

2015‑06‑02

Type

Research Paper

Text version

publisher

URL

http://hdl.handle.net/10119/12834

RightsDescription

研究種目：基盤研究(B), 研究期間：2012〜2014, 課題
番号：24360119, 研究者番号：10197882, 研究分野
：固体電子工学

Japan Advanced Institute of Science and Technology

２版

様

式

Ｃ−１９、Ｆ−１９、Ｚ−１９ （共通）

科学研究費助成事業

研究成果報告書
平成 ２７ 年

６ 月

２ 日現在

機関番号： １３３０２
研究種目： 基盤研究(B)
研究期間： 2012 〜 2014
課題番号： ２４３６０１１９
研究課題名（和文）巨大電界効果を利用した可変面積電極の提案と可変容量キャパシタへの展開

研究課題名（英文）Proposal of varialbe‑area electrode structure by field effect and its application
to variable capacitors
研究代表者
徳光

永輔（Tokumitsu, Eisuke）

北陸先端科学技術大学院大学・グリーンデバイス研究センター・教授
研究者番号：１０１９７８８２
交付決定額（研究期間全体）：（直接経費）

14,000,000 円

研究成果の概要（和文）：本研究の目的は、大きな電荷密度を誘起できる強誘電体または高誘電率材料を用いて、面積を可変できる酸化物伝導体の電極構造を提案し、これを利用して集積化可能な小型・高性能の可変容量キャパシタを実現することである。本研究では、まず提案する素子を実現するための強誘電体(Bi,La)4Ti3O12(BLT)膜形成条件の最適化と溶液プロセスによる高誘電率材料の探索を実施した。次にITOまたはIn2O3をチャネルに用いた薄膜トランジスタ型の素子を試作して動作検証を行い、約1500%のゲート電圧による容量変化を実現した。さらに素子のスイッチング特性の改善およびナノインプリントを用いた素子の微細化を実施した。

研究成果の概要（英文）：Objective of this research is to develop a new variable capacitance element,using oxide conductors and ferroelectric or high‑dielectric constant materials which can induce large
charge density. Such a large charge density enables us to switch on and off the oxide conducting thinfilm by the gate voltage, which leads to variable‑area electrode and variable capacitance. In thisproject, at first, fabrication conditions of ferroelectric (Bi,La)4Ti3O12 (BLT) film were optimized andnew high‑dielectric constant materials were searched by solution process. Next, thin film transistor
structure was fabricated using ITO or In2O3 channel to realize variable capacitance elements. It is
confirmed that the source‑gate capacitance can be changed by the gate voltage with a capacitance ratio of
1500%. Switching properties were also characterized. In addition, scaling down the device size wasachieved using nanoimprint technology.

研究分野： 固体電子工学
キーワード： 薄膜トランジスタ

可変容量キャパシタ

強誘電体

高誘電率材料

酸化物半導体様式 Ｃ－１９、Ｆ－１９、Ｚ－１９（共通）１．研究開始当初の背景が観測されるはずである。このように、酸化可変容量キャパシタは様々な電子回路で物チャネルをゲートによってオン・オフさせ、利用されており、一例は無線通信に見ること
これを利用して電極の面積を変化させて、可ができる。現在の携帯電話やワイヤレス LAN
変容量キャパシタを実現するのが本研究の等の近年の無線通信では、様々な周波数と通アイディアである。
信方式が用いられ、従来は１つのシステムに本研究では、提案するデバイスの原理検証
その通信方式と周波数に対応した送信機ととともに、ゲート絶縁膜となる強誘電体膜ま受信機が必要とされてきた。しかし最近では、 たは高誘電率材料の薄膜材料の研究と、デバ
１つの携帯電話等のシステムで複数の周波イス構造やスイッチング速度などのデバイ数の無線通信に対応できるように様々な試スに関する研究を並行して実施した。目的をみがされている。これを実現するためには、達成するために、以下のような項目を実施し集積回路化した VCO（電圧制御可変周波数発
た。
信器）や帯域を変えられるバンドバスフィル(1) 素子を実現するための強誘電体および高タ等の回路が必要である。さらに空いた周波
誘電率材料の薄膜形成と形成条件の最適化。
数を有効に使用できるこれからのコグニテ(2) 酸化物導電体をチャネル、強誘電体またィブ通信システムにおいては、特に広い周波
は高誘電率材料をゲート絶縁膜とする薄膜
数可変幅をもつチューナブルフィルタが要
トランジスタ型のデバイス試作と原理検証。
求されている。これらの無線システムに用い(3) 試作した素子のスイッチング特性の評価られる回路では、可変キャパシタの実現が必と高速化の検討。
須であり、さらに集積回路化する必要がある(4) 素特性改善のためのデバイスの微細化とため小型化が求められている。本研究では、新たな作製プロセスの検討。
強誘電体や高誘電率材料と導電性酸化物を
ソース電極
ドレイン電極ソース電極
ドレイン電極利用した新たな可変キャパシタ素子を提案
ITO
ITO
し、その原理検証を行った。
キャパシタ領域
キャパシタ領域
強誘電体

２．研究の目的
本研究の目的は、巨大な電界効果を誘起できる強誘電体または高誘電率材料を用いて、面積を可変できる酸化物伝導体または酸化物
半導体からなる新たな電極構造を提案し、これを利用して集積化可能な小型・高性能の可変容量キャパシタを実現することである。さらに、提案する素子を実現するための強誘電体および高誘電率材料の探索と形成条件の最適化、および薄膜トランジスタ型となるデバ
イス構造の検討を実施する。
３．研究の方法
本研究では、強誘電体または高誘電率材料
が従来の SiO2 等のゲート絶縁膜よりも格段に大きな電荷量を誘起できる点に着目し、図1 に示すように、キャリア濃度の高いインジ
ウム・スズ酸化物：ITO 等の酸化物薄膜の導電性を制御（オン・オフ）する。図１に示すようなボトムゲート型薄膜トランジスタ構
造では、通常ソース/ドレインとゲートの間にオーバーラップ領域が存在する。ゲートに正電圧を印加して ITO チャネルをオンした場
合には、ITO チャネルはこのオーバーラップ
領域とチャネル領域全体にわたって導電性の大きな面積の電極として作用する。従って大きな容量が得られる。これに対し、ゲートに負電圧を印加した場合には、ITO のチャネ
ルは空乏化してオフ状態となるため電極とはならない。この場合は観測される容量は、
ソース/ドレイン電極とゲート電極とのオー
バーラップ領域のみであり、さらにゲート絶縁膜容量に空乏化した ITO チャネルの容量が直列接続されるために非常に小さな容量

ゲート電極

Substrate

正のゲート電圧印加（オン状態）

強誘電体

ゲート電極

Substrate

負のゲート電圧印加（オフ状態）

図 1 ゲート電圧によるチャネルのオン・オ
フとキャパシタ有効面積の変化
４．研究成果(1) 強誘電体および高誘電率材料の薄膜形成と形成条件の最適化。
本研究では大きな電荷量を制御するために、誘電体または高誘電率材料をゲート絶縁膜として用いるため、これらの材料について検討した。以前の研究[1,2]から、強誘電体(Bi,La)4Ti3O12(BLT) をゲート絶縁膜として用いた場合、ITO との界面特性が比較的良好
で、良好な電気的特性をもつ薄膜トランジス
タが得られている。さらに、アニール温度を上げながら測定した in-situ ラマン散乱測定
から、ゾルゲル法における BLT の結晶化は、
Bi2O2 層状構造が 500℃程度で先に形成開始
され、550℃以上で Bi2O2 層状構造に挟まれた擬ペロブスカイト構造が結晶化する。この知見に従い本研究では、BLT 膜の結晶化アニールを、500-550℃で Bi2O2 層状構造を形成するプロセスと、750℃程度で擬ペロブスカ
イト構造を結晶化するプロセスの２段階に分けて実施した。その結果、従来のように
750℃程度の１回の結晶化プロセスではｃ軸優先配向するのに対し、２段階の結晶化プロ
セスでは c 軸配向が抑制され、さらに結晶粒が小さくリーク電流が改善されることが明らかとなった。
強誘電体は自発分極のために、低電界でも大きな電荷量が誘起可能であるが、ヒステリ

(2) デバイス試作と原理検証。
作製したデバイスは、チャネルに導電性のIn2O3またはITO、ゲート絶縁膜にはBLTを用いたボトムゲート型薄膜トランジスタ構造である。ソース/ドレイン電極の構造は、従来までのトップコンタクト型に加えてボトムコンタ
クト型のデバイスも作製した。また容量の絶対値から容量として寄与している面積を見積もるために、単純なキャパシタ構造も形成した。最初に通常のｎチャネルのトランジスタ
動作を確認し、次に容量の測定を行った。図2
は、トップコンタクト型デバイスのソース-ゲート間、ドレイン-ソース間およびソースとドレインを両方プローブした場合の容量－電圧（C-V）特性である。正電圧を印加した場合（蓄積状態）と負電圧を印加した場合（空乏状態）で大きな容量変化が得られており、ゲート電圧により容量が可変となることが分かる。ソース-ゲート間容量でみてみるとその容量比は約15倍（1500％）であった。また、正(Source+Drain)-Gate
Source-Gate
Drain-Gate

Capacitance(pF)

12
10

10

8

8

6

6

4

4

2

2

0
図2

12

-4

-2
0
2
Voltage (V)40

試作したデバイスの容量－電圧特性

電圧を印加した場合（蓄積状態）の容量値が一致していることから、ソース、ドレインのどちらか一方を接続すれば、ITOチャネルが導通状態となるためにチャネル領域とオーバー
ラップ領域の全ての領域がキャパシタとなっていることが分かる。さらに、蓄積状態、空乏状態の容量は、別途作製したキャパシタのC-V特性とマスクパターンの面積から算出した値と一致することも確認した。
ボトムコンタクト型の素子についても同様の特性が得られている。トップコンタクト型の素子では、ゲートに負電圧を印加した場合に、空乏化したITOチャネルの容量がゲート絶縁膜容量に直列接続されるが、ボトムコンタ
クト型の素子ではゲート絶縁膜容量のみとなるため、空乏時の容量値はトップコンタクト型の素子と比較して大きくなり、蓄積時の容量はほぼ一致することを確認した。
(3) スイッチング特性の評価。
前節で素子の動作原理の検証ができたので、次にスイッチング特性の測定を行った。
ソース・ドレイン電極をトップコンタクト型で形成すると、素子のオン状態からオフ状態
へのスイッチング時間が、オフ状態からオン状態へのスイッチング時間よりも長くなるという問題が観測された。これは、強誘電体
や高誘電率をゲート絶縁膜に用いたデバイ
スでは、比誘電率の小さい通常のゲート絶縁膜の場合とは異なり、その等価容量が非常に大きいため、オフ時に ITO チャネルの空乏化による直列容量が無視できなくなるからである。従ってスイッチング特性を改善するた
めには、ボトムコンタクト型 の素子構造が有効となる。図 3 はボトムコンタクト型素子のスイッチング特性を測定した結果である。
オン状態からオフ状態へのスイッチングがオフ状態からオン状態へのスイッチングと同程度の時間で達成されていることが分かる。従ってボトムコンタクト構造を採用する
ことにより、スイッチング時間の改善ができることが明らかとなった。

10-5

Drain current, IDS (A)

シス特性があるため不揮発性メモリには適しているが、可変容量素子という点だけに着目すれば、ヒステリシスがなく大きな電荷量が誘起できる高誘電率材料の探索も重要である。本研究では Bi-Nb-O 系酸化物に着目した。以前の研究で Bi-Zn-Nb-O 膜をスパッタ法で形成し、ITO をチャネルとした薄膜トランジスタの動作を確認している[3]。本研究では Bi-Nb-O 系酸化物薄膜のゾルゲル法による形成を行ったところ、特性のアニール条件（550℃、20 分）で結晶化した場合、170 程
度という高い比誘電率を得ることに成功した。透過型電子顕微鏡（TEM）による解析から、このアニール条件でパイロクロア相の結晶粒が形成されていることが明らかとなった。従来のスパッタ法ではこの相は実現されておらず、従って高い比誘電率も得られていないため、これは溶液プロセス特有の現象である。絶縁破壊電界は 1MV/cm 程度であったので、最大誘起電荷量は 15µC/cm2 となる。
この値は強誘電体の BLT に匹敵する値であり、本研究のデバイス応用に適した材料であることを示した。

10-6
10-7
10-8
10-9
10-10

オフ→オン
オン→オフ

10-8 10-7 10-6 10-5 10-4 10-3
Write pulse width, t (s)図 3 ボトムコンタクト素子のスイッチング
特性(4) デバイスの微細化と新たな作製プロセス
最後に、素子特性の向上に向けてデバイスの微細化を検討した。素子の微細化には近年着目されているナノインプリントリソグラ
フィー（NIL）法を用いた。ソース・ドレイ
ンの電極パターンを NIL で形成し、120nmのチャネル長の素子を作製してトランジス
タ特性を確認した。さらに、本研究では特に溶液プロセスにより強誘電体とチャネル層を形成しているので、その特徴を活かし、ナノインプリント法を活用した新しい素子作
製プロセスによる素子作製も実施した。酸化物のゲル膜を直接インプリントするナノレ
オロジープリンティングという新手法によって、ITO を直接パターニングし、ソース／
ドレインとチャネル領域を一括して、１回のインプリントプロセスで作製する新たな手法を採用し、薄膜トランジスタの作製に成功
している。
＜文献＞
[1] E.Tokumitsu, M. Senoo and T. Miyasako,“Use of ferroelectric gate insulator for thin filmtransistors with ITO channel”, Journal of
Microelectronic Engineering, 80, 305, 2005.
[2] Takaaki Miyasako, Masaru Senoo andEisuke Tokumitsu, “Ferroelectric-gate thin–filmtransistors using indium-tin-oxide channel withlarge charge controllability”, Applied Physics
Letters, 86, 162902, 2005.
[3] Eisuke TOKUMITSU and Yohei KONDO,“Fabrication and Characterization of ITO/BZN
Thin Film Transistors”, Journal of the Korean
Physical Society, Vol.54, No.1, pp.539-543,
2009-1
５．主な発表論文等（研究代表者、研究分担者及び連携研究者には下線）〔雑誌論文〕（計 10 件）
1. Ken-ichi Haga, Yuuki Nakada, Dan Ricinschi,
and Eisuke Tokumitsu, “Relationship between
Source/Drain-Contact Structures and Switching
Characteristics in Oxide-Channel FerroelectricGate Thin-Film Transistors”, Jpn. J. Appl. Phys.,Vol.53, 09PA07, 2014 査読有り
2. Ken-ichi
Haga and Eisuke Tokumitsu,“Fabrication
andCharacterizationofFerroelectric-Gate Thin-Film Transistors with an
Amorphous
Oxide
Semiconductor,
a-In-Ga-Zn-O”, Jpn. J. Appl. Phys., Vol.53,
111103, 2014 査読有り
3. Masatoshi Onoue, Takaaki Miyasako, Eisuke
Tokumitsu and Tatsuya Shimoda, “Observationof high dielectric constant of Bi-Nb-Ox thin-film
capacitors fabricated by chemical solution
deposition process”, IEICE Electronics Express,

Vol.11, No.16, pp.1-10, 2014

査読有り

4. Satoshi Inoue, Tomiki Ariga, Shin Matsumoto,
Masatoshi Onoue, Takaaki Miyasako, Eisuke
Tokumtisu, Norimichi Chinone, Yasuo Cho,
Tatsuya Shimoda, “Investigation of solutionprocessed bithmuth-niobium-oxide films”, J.
Appl. Phys., 116, 154103 2014 査読有り
5. Toshihiko Kaneda, Daisuke Hirose, Takaaki
Miyasako, PhanTrong Tue, Yoshitaka Murakami,
Shinji Kohara, Jinwang Li, Tadaoki Mitani,
Eisuke Tokumitsu and Tatsuya Shimoda,“Rheology printing for metal-oxide patterns anddevices”, Journal of Materials Chemistry C,
vol.2, No.1, pp.40-49, 2014 査読有り
6. Koji Nagahara, Bui Nguyen Quoc Trinh,
Eisuke Tokumitsu, Satoshi Inoue,
Tatsuya
Shimoda,“Fabrication of 120-nm-channellength ferroelectric-gate thin-film transistor bynanoimprint lithography”, Jpn. J. Appl. Phys.,Vol. 53, 02BC14, 2014 査読有り
7. Yuichi Nagahisa, Yuichi Harada, and Eisuke
Tokumitsu, “Unipolar behavior in graphemechannel field-effect-transistors with n-type doped
SiC source/drain regions”, Appl. Phys. Lett.,vol.103, pp.223503, 2013 査読有り
8. Phan Trong Tue, Takaaki Miyasako, Jinwang
Li, Huynh Thi Cam Tu, Satoshi Inoue, Eisuke
Tokumitsu, and Tatsuya Shimoda, “Highperformancesolution-processed
ZrInZnO
thin-film transistors”, IEEE Transactions on
Electron Devices, Vol.60, No.1, pp.320-326,
2013 査読有り
9. Eisuke Tokumitsu and Kazuya Kikuchi,“Evaluation of Channel Modulation in
In2O3/(Bi,La)4Ti3O12 Ferroelectric-Gate Thin
Film Transistors by Capacitance-Voltage
Measurements”, Ferroelectrics, 429, pp.305-311,
2012 査読有り
10. Yuichi Nagahisa and Eisuke Tokumitsu,“Suppression of Hole Current in Graphene
Transistors with n-type Doped SiC Source/Drain
Regions”, Materials Science Forum, Vol.717-720,
pp. 679-682, 2012 査読有り
〔学会発表〕（計 14 件）
1. Eisuke Tokumitsu and Ken-ichi Haga,“Crystallizaion mechanism and crystallographic
orientation control of (Bi,La)4Ti3O12 films by
sol-gel technique”, 13th European Meeting on
Ferroelectricity, June 28-July 3, 2015, Porto(Portugal) 発表確定

2. T. Kaneda, E. Tokumtisu, T. Miyasako, T.
Shimoda, “Simultaneous formation of channeland source/drain regions by nano-rheology
printing in ITO-based thin film transistors”,
European Materials Research Society (EMRS)2015 Spring Meeting, May 11-15, 2015, Liile(France)

Shimoda,“120
nm
ChannelLengthFerroelectric-Gate Thin Film Transistor by
Nanoimprint Lithography”, The 4th International
Symposium on Organic and Inorganic Electronic
Materials and Related Nanotechnologies(EM-NANO 2013), June 17-20 2013,
Ishikawa Ongakudo, Kanazawa, Japan

3. K. Nagahara, J. Li, D. Hirose, E. Tokumitsu
andT. Shimoda,“Amorphous
LaRuO
Nano-Patterning Using Rheology Printing
Method”,
International
Conferenceon
Nanoimprint and Nanoprint Technology (NNT2014), Oct. 22-24, 2014, ANA Crown Praza Hotel
Kyoto, Japan

11. Eisuke Tokumitsu, Etsu Shin, Hiroshi
Shibata, “Asymmetry of switching time inoxide-channel ferroelectric-gate thin filmtransistors”, European Materials ResearchSociety (EMRS) 2013 Spring Meeting, May
27-31 2013, Strasbourg (France)

4. Eisuke Tokumitsu and Tatsuya Shimoda,“Fabrication of Metal Oxide Thin Films andTransistors by Solution Process”, (Plenary Talk)
AWAD2014 (2014 Asia-Pacific Workshop on
Fundamentals and Applications of Advanced
Semiconductor Devices), July 1-3, 2014,
Kanazawa Bunka Hall, Kanazawa, Japan.
5. Jinwang Li, Phan Trong Tue, Yoshitaka
Murakami, Tadaoki Mitani, Eisuke Tokumitsu& Tatsuya Shimoda, “Novel Materials andProcessing for Printed Metal Oxide Devices”,
2014 Spring Meeting, European Materials
Research Society (E-MRS), May 26-30, 2014,
Lille (France)
6. Ken-Ichi Haga, Yuki Nakada, Dan Ricinschi
and Eisuke Tokumitsu, “Characterization of
In2O3 Channel Ferroelectric-Gate Thin Film
Transistors”, International Thin Film Transistor
Conference (ITC2014), Jan. 23-24, 2014, Delft(the Netherlands)
7. Eisuke Tokumitsu, “Ferroelectric-gate oxidechannel thin film transistors fabricated bysolution process”, (invited), International
Electron Devices and Materials Symposium,
Nov. 28-29, 2013, Nantou (Taiwan)
8. Eisuke Tokumitsu, Kei Sato, Ken-Ichi Haga,“Fundamental Study on Thermal Nanoimprint
Process for Oxide-channel Thin Film Transistor
Fabrication” 12th International Conference on
Nanoinprint and Nanoprint Technology (NNT2013), Oct. 21-23､2013, Barcerona (Spain)
9. Eisuke Tokumitsu, “Use of low-temperaturedeposited high-k gate insulators for SiC power
MOSFETs”, Collaborative Conference on 3D &Materials Research (CC3DMR) 2013, (invited)
June 24-28, 2013, Jeju (Korea)
10. Koji Nagahara, Bui Nguyen Quoc Trinh,
Eisuke Tokumitsu, Satoshi Inoue, and Tatsuya

12. Eisuke Tokumitsu, “Oxide-channel thin filmtransistors using ferroelectric and high-k gateinsulators”, (invited), International Union ofMaterials Research Societies—International
Conference on Electronic Materials 2012
(IUMRS-ICEM2012),
Sept.23-28,
2012,
PACIFICO Yokohama, Yokohama, Japan
13. Eisuke Tokumitsu, Isahaya Yamamura,
Shiro Hino, Naruhisa Miura, Masayuki
Imaizumi, Hiroaki Sumitani and Tatsuo Oomori,“Comparative Study of Metalorganic Chemical
Vapour Deposition of HfO2 and Al2O3 Gate
Insulators on SiC for Power MOSFET
Applications”, 17th Workshop on Dielectrics in
Microelectronics (WoDiM 2012), June 25-27,
2012, Dresden (Germany)
14. Eisuke Tokumitsu, Gwang-Geun Lee,
“Switchingproperties
offerroelectric
P(VDF-TrFE) films fabricated on oxide
electrodes”, European Materials ResearchSociety 2012, Spring Meeting, May 14-18, 2012
Strasbourg (France)
６．研究組織(1)研究代表者
徳光 永輔（TOKUMITSU EISUKE）
北陸先端科学技術大学院大学・グリーンデバイス研究センター・教授
研究者番号：10197882