研究紹介
丸文研究奨励賞 受賞者

ロジックインメモリアーキテクチャ
VLSIとその応用展開― 知能を集積回路に組み込む ―張山 昌論
東北大学大学院 情報科学研究科 助教授

概要
近年、我が国では、社会の急速な高齢化や労働力不足を背景に、リアルワールド器間の相互結合網の複雑さに起因する速った、一連の処理を数ミリ以内の周期で繰度低下・消費電力の増大が深刻な問題とり返す必要がある。高次の環境情報の取なるため、配線ボトルネックの解消に向け得や、物体抽出・認識においては、膨大なた先進技術の開拓を行った。

計算量を必要とする種々の画像処理を行環境で人間をサポートする知能システムが切望されている。リアルワールド知能シスう必要がある。また、リアルワールド環境情

はじめにテムの例としては、家庭用サービスロボット、報の予測のためには、膨大な環境情報の統計データをもとにロバストな予測を行う必高安全知能自動車、ホビーロボット、ウェア

リアルワールド環境で人間をサポートす要がある。そのため、リアルワールド知能シ

ラブルコンピューティングなど枚挙にいとまる知能システム（図1）を実現するためには、ステム実膨大な計算量を有する知能アルがない。膨大な計算量を有する知能アル

計算量が膨大となる種々の知的情報処理ゴリズムを瞬時に処理する専用VLSIが必

ゴリズムを実現するためには、マイクロプロが必要となる。
リアルワールド知能システム要となる。
しかも、リアルワールド知能システ

セッサ をはるかに上回る高性能性・低消の典型例であるホームサービスロボットを例

ムでは、知能ロボットや高安全自動車のよ費電力性・コンパクト性を有する、超高並にとると、1．
画像などのセンサ情報の低次うに、人間とともに移動するシステムが多い※1

列VLSI の開発が不可欠となる。本研究

環境情報の取得、2．
3次元奥行き情報なため、バッテリライフの長時間化の観点かでは、知能システムを実現するために、知能どのより高次の環境情報の計算、3．
人間、ら、低消費電力化も重要となる。

アルゴリズム、プロセッサアーキテクチャ、障害物などの物体抽出・認識、4．
リアルワ

先進電子回路技術などの要素技術の最ールド環境情報の予測（移動障害物の経現するために、知能アルゴリズム、プロセッ

適化と、その集積化を行った。特に、超高路予測など）、5．
ロボットの軌道計画、6．
ロサアーキテクチャ、先進電子回路技術など

並列なプロセッサにおいては、メモリ・演算ボットの可動部（モーターなど）の制御といの要素技術の最適化と、その集積化を行※2

このような高性能化・低消費電力化を実った。特に、高並列VLSIの問題点は、
メモ
リ・演算器または演算器間の結合網が膨

図1 リアルワールド知能システム●高安全自動車

大となることであることに着眼し、メモリと演●ホームサービスロボット

算器間の結合網の複雑さを最小化するロジックインメモリアーキテクチャとその最適化手法や、演算器・配線の消費電力を共に考慮した消費電力の高位合成などを開拓した。さらに、これらの要素技術をもとに、信号処理に適した種々のリコンフィギャラ
ブルVLSIの開発にも成功した。その結果、従来のコンピュータの数千倍の高速化を達成する多種多様な高性能プロセッサの5mm開発に成功した。例として、高安全自動車

ECM5mm2.8mm

メモの自律的障害物回避軌道を計算する 衝
2.8mm

5mm

害物や対象物体の3次元形状・距離を認

5mm

突回避プロセッサ 、画像処理に基づき障識する ステレオビジョンプロセッサ 、従来の10倍以上の性能を有するリコンフィギ
ャラブルVLSIなどがある。

研究成果
種々の知能処理に対して、VLSI向きア

図2
高安全自動車用
衝突チェックVLSIプロセッサ（0.6μm CMOSテクノロジで設計）

図3
3次元距離情報取得用（ステレオビジョン）VLSIプロセッサ（0.18μm CMOSテクノロジで設計）【2】。
ジョンプロセッサを開発した（図2）

図4
細粒度ビットシリアルアーキテクチャに基づく再構成可能VLSIプロセッサ（0.18μm CMOSテクノロジで設計）して、高速に最適解を求めることを可能とした【3】。

ルゴリズムとそれに適合したロジックインメ

各専用プロセッサの最適化事例を一般モリアーキテクチャを開発した。ロジックイン化することにより、次に示すような、配線複配線複雑さの解消を指向した専用プロ

メモリアーキテクチャとは、メモリと演算器の雑さの解消を指向したロジックインメモリア

セッサのアーキテクチャを一般化すること通信が、細粒度で局所化されたアーキテクーキテクチャVLSIの最適構成理論の構築

により、高性能・低消費電力性を両立するチャである。主な開発事例を次に示す。

を行った。

【6】
。
再構成可能プロセッサを開発した（図4）

連想メモリを用いた衝突回避軌道生成

相互結合網最小化：演算器数を冗長に

細粒度ビットシリアルパイプラインアーキテ

VLSI： 自動車の障害物相対的な関係に用いることで、演算器メモリ間の通信を局クチャに基づく配線遅延の最小化、細粒着目し、自動車の情報を固定的にメモリに所化するロジックインメモリアーキテクチャ

度複数電源制御方式、不揮発メモリとい記憶できるVLSI向きアルゴリズムを考案

を対象として、データの割り当ての最適化った先進アーキテクチャ・回路技術を考案した。さらに、ロジックインメモリアーキテク手法を考案した。その有用性を、高安全自し、従来のFPGA ※3と比較して同等チップ

チャの典型例である連想メモリを用いて、動車用道路抽出VLSI、捕球ロボット用ボ

面積、消費電力で一桁程度の性能向上を数万個のデータ照合を完全並列に行うアール抽出VLSI等、3次元奥行き情報取得可能とした【4】。

ーキテクチャを考案し、マイクロプロセッサのためのステレオビジョンVLSI（図2）に適の処理と比較して、1500倍以上の高速化用することにより、従来方式に比べ、配線複【1】。
を達成した（図1）

雑さを1/10以下にできることを実証した。

3次元画像処理VLSI： 画像に応じて適消費電力最小化：プロセッサの仕様（アむすびリアルワールド知能システムの「頭脳」

応的に処理パラメータを調整することによルゴリズム、処理時間、チップ面積）が与えの実現を目指し、より高次の知的情報処理り、信頼性の高い3次元画像を取得する

られた場合に、複数種類の電源電圧を演（物体認識、確率推論、予測など）を実現

VLSI向きアルゴリズムを考案した。さらに、算器に最適に割り当てつつ、配線簡単化するVLSIプロセッサを開発中である。また、メモリと演算器間の通信を完全に局所化により配線消費電力も最適化する手法をリアルワールド知能システムで培った高性したロジックインメモリアーキテクチャを用考案した。提案手法により、30%〜60%の能・低消費電力VLSIプロセッサに関するいて、演算器割り当ての最適化を行うこと消費エネルギーの削減が可能となった。進技術は、デジタル情報家電、携帯情報端により、処理の画像から物体の3次元情報化的計算手法の1つである遺伝的アルゴ末などの種々などにも有用となり、産業界を700フレーム/秒で取得できるステレオビリズムにより、実用的な大規模な問題に対への波及効果も期待できる。

補足説明

R e f e r e n c e s（ 参 考 文 献 ）※1 マイクロプロセッサ
コンピュータ内で基本的な演算処理を行う、コンピュータの心臓部に当たる集積回路。

【1】張山昌論、山口文武、亀山充隆、"読み出し専用連想メモリを用いた超高速軌道計画VLSIプロセッサの試作"、
計測自動制御学会論文集、Vol.37, No.3, pp.235-241（2001）.

※2 VLSI（Very Large Scale Integration）
集積回路（トランジスタ、抵抗、コンデンサ、ダイオードなどの素子を集めて基板の上に装着し、各種の機能を持たせた電子回路）のうち、素子の集積度が極めてたかいもの。マイクロプロセッサと比較して、多数の演算器数を集積することにより高性能化が可能。
※3 FPGA（Field Programmable Gate Array）
プログラミングすることができるVLSI。マイクロプロセッサやVLSIの設計データをプログラムすることによりシミュレーションすることができる。

【2】M. Hariyama, M. Kameyama, "VLSI Processor for Reliable Stereo Matching Based on WindowParallel Logic-in-Memory Architecture", Digest of Symposium on VLSI Circuits VLSI Symposium, pp.166169（2004）.
【3】M. Hariyama, T. Aoyama, and M. Kameyama, "Genetic Approach to Minimizing Energy Consumptionof VLSI Processors Using Multiple Supply Voltages", IEEE Trans. Computers, Vol.54, No.6, pp.642-650（2005）.
【4】W. Chong, M. Hariyama, M. Kameyama, "Low-Power Field-Programmable VLSI Processor Using
Dynamic Circuits", IEEE Computer Society Annual Symposium on VLSI, pp.243-250（2004）.