研究紹介
丸文研究奨励賞 受賞者

ナノスケールSOIトランジスタにおけるキャリア輸送の研究とLSI応用への展開
超低消費電力・高性能の集積回路実現を目指して

内田 建
東京工業大学大学院 理工学研究科准教授
科学技術振興機構さきがけ研究員（兼）世代以降、SOIトランジスタがその優位性

タにおける移動度劣化のメカニズムを明らを発揮するためには、SOI膜厚を20nm程かにした【2】。すなわち、SOI膜厚が5nm程

現代の高度情報化社会を支える集積度以下することが必須である。ところが、度まではSOI薄膜化に伴うフォノン散乱の回路（LSI）
は、MOSトランジスタの微細化

SOI膜厚を50nm程度以下にすると移動増大【2, 3】、SOI膜厚が4nm程度以下から研究の背景によって、その機能や集積度、また動作速度が劣化しトランジスタの性能が悪くなる

はSOI膜厚の原子スケールでの揺らぎが度を向上させてきた。
ところがトランジスタことが古くから知られていた。
しかしながら、【 2 ，4 】、移動度劣化の主因であることを実の典型的なサイズが90nm程度となった

その原因は明らかではなかった。

験的に突き止めた。これらの研究成果は、90nm技術世代以降、従来のような微細SOIの実用的薄膜化限界を議論する上で化によるサイズ縮小だけでは、トランジスタの貴重な基礎的情報として広く利用されて研究の成果に対する要求性能を満たすことができなくいる。
さらにSi/SiO2系の量子井戸構造を本研究では、膜厚が10nm以下とナノス調整することで、2次元電子系の量子準位トランジスタでは、トランジスタをチャネル方ケールのSOIをチャネル部とするSOIトランを制御し、移動度を向上させることが可能

向に引っ張るあるいは圧縮する一軸性のジスタを作製し、その中を流れるキャリア（電であること、すなわちSi/SiO2系でサブバン歪みを利用する技術（一軸歪み技術）が、子）の輸送特性を調べた。
また、受賞者らはド・エンジニアリングによるMOSトランジスタトランジスタ性能を向上させる新たな方法

ナノスケールSOIトランジスタの特徴を活かの性能向上が可能であることを実験的にとして一部の企業によって利用され始めすことで、一軸歪みよるトランジスタの性能実証した【2，3】。
これらの研究は、ナノスケーた。
ところが、一軸性の歪みによってMOS向上起源をさぐるなど、超低消費電力・高ルSOIトランジスタによる高性能トランジストランジスタの性能が向上する物理的起性能の集積回路実現を目指した研究を展

タ実現の可能性を大きく広げる研究として源は必ずしも明らかではなく、この技術を開してきた。

なってきた。そのため、90nm技術世代の利用して将来にわたって性能向上を達成し続けることができるかは不明であった。
一方、22nm技術世代以降では、従来注目された。最近では、
ナノスケールSOIにドナー不純物を大量にドーピングし、ナノス

1．ナノスケールSOIトランジスタにおけるキャリア輸送

ケール外因性半導体におけるキャリア輸送の不純物濃度依存性を調べる【5】など新のようなバルクの単結晶シリコンではなく、本研究成果の第一は、ナノスケールSOI絶縁膜上に形成した単結晶シリコン薄膜トランジスタのキャリア輸送機構に関するもであるSOI（Silicon-On-Insulator）上にのである。受賞者らは、ナノスケールSOIを作製したトランジスタ（SOIトランジスタ）のチャネルとするトランジスタ（図1）の作製に

本研究成果の第二は、一軸歪みによる実用化が有望視されている。22nm技術

取り組み、1nm以下のSOI層をチャネルと移動度向上機構、特に歪み量が大きな時するSOIトランジスタの作製に成の移動度向上機構の解明に関する研究功した【１】。また、SOIの膜厚を電である。受賞者らは、SOIトランジスタを用気的に評価する手法を開発し、いた巧妙な実験により、2次元反転層中①SOIトランジスタの電気特性との電子のある特定の有効質量が<110>SOI膜厚の関係、②SOI膜厚が一軸歪み（<110>の結晶方位に沿うよう異なる様々なSOIトランジスタのに外部応力を印可することで生じた歪み）

電気特性の温度依存性などを丹によって変化することをMOSトランジスタ

念に調べることで、SOIトランジスにおいて実験的に明瞭に示した【6】。
また、

図1 ナノスケールSOIの透過型電子顕微鏡写真たな展開を見せている。
2．一軸歪みによるトランジスタの性能向上

図2 一軸歪みを加えた時のシリコン中における電子の等エネルギー図

図3 歪み量とMOSトランジスタの移動度向上率の関係

一軸歪みが印可された状態のシリコンの【6】。
ことを示した（図3）
これらの結果は、一ルSOIトランジスタを活用した。今後、ナノス

バンド構造を計算により求め、一軸歪みに軸歪み技術を利用した高性能のn型MOSケールSOIを実際の応用製品の中で使いこよる有効質量の変化量を定量的に求めトランジスタのチャネル方向を<110>方向なしていくためには、不純物を多くドーピング

【6】。
た
（図2）
さらに、バンド計算によって得とする業界の動向に、学術的基礎付けを行した時の抵抗体としての能力、pn接合用材られた有効質量変化などのバンド構造変う論文として注目を集めた。

料としての能力を明らかにする必要がある。
また、ナノスケール半導体におけるキャリア化を取り込んで、一軸歪みによる移動度向上量を理論的に計算した。その結果、輸送だけではなく、熱の輸送も興味が持た将来の展望れるところである。
これらの未開拓の領域が実験によって観測された移動度向上を計発展することで、ナノスケールSOIの応用が算により定量的に再現できることを示した

ナノスケールSOIトランジスタは、これから【6】。
これらの結果により、<110>一軸歪いよいよ実用化へ向けた取り組みが本格化

みによるMOSトランジスタの電子移動度する。本研究では、ナノスケールSOIのMOS

本 研 究 の 多くは、東 芝 およびスタン向上機構を明らかにした。

花開くものと期待される。

トランジスタのチャネル材料としての潜在能

フォード大学における、数多くの共同研究

さらに、受賞者らは、歪み量が1%という力を探り、一軸歪みによる移動度向上の物者との共同研究に基づくものです。ここに極めて大きな極限における理論計算をも行

理起源を調べるための試料としてナノスケー深く感謝いたします。

い、1%という巨大歪み下でも、<110>一軸歪みをさらに増すことで有効質量は依然References（参 考 文 献 ）として変化することを示した。
また、
この持続的な有効質量の低減により、歪み量1%程度に至っても、①<110>一軸歪みによって移動度は上昇すること、②歪み量が大きいときには<110>一軸歪みの方が<100>一軸歪みよりも移動度向上率が大きくなる
補足説明技術世代
集積回路を構成する電子デバイスの典型的な大きさ。加工可能な寸法とも関連する。
90nm技術世代は、デバイスの典型的なサイズが90nmのLSI作製技術を指す。数字が小さいほど、将来のより小さなトランジスタで構成されるLSI技術を指す。
移動度
電子や正孔といったキャリアの流れやすさを表す物理量。電界が増加するとキャリアの速度は（電界が弱い時には）電界に比例して増加する。
この比例係数が移動度である。

【1】K. Uchida, J. Koga, and S. Takagi, Experimental Study on Carrier Transport
Mechanisms in Double- and Single-Gate Ultrathin-Body MOSFETs -Coulomb
Scattering, Volume Inversion, and δTSOI-induced Scattering-, Technical Digestof International Electron Devices Meeting (IEDM), pp.805-808, 2003.
【2】K. Uchida, H. Watanabe, A. Kinoshita, J. Koga, T. Numata, and S. Takagi,Experimental Study on Carrier Transport Mechanism in Ultrathin-body SOI n- andp-MOSFETs with SOI Thickness less than 5 nm, Technical Digest of International
Electron Devices Meeting (IEDM), pp.47-50, 2002.
【3】K. Uchida, J. Koga, and S. Takagi, Phonon-limited electron mobility in ultrathin-bodysilicon-on-insulator metal-oxide-semiconductor ﬁeld-eﬀect transistors, J. Appl. Phys.,vol. 102, no. 7, 074510, 2007.
【4】K. Uchida and S. Takagi, Carrier scattering induced by thickness ﬂuctuation ofsilicon-on-insulator ﬁlm in ultrathin-body metal-oxide-semiconductor ﬁeld-eﬀect
transistors, Appl. Phys. Lett., vol. 82, no. 17, pp.2916-2918, 2003.
【5】N. Kadotani, T. Takahashi, K. Chen, T. Kodera, S. Oda, K. Uchida, "Anomalous
Electron Mobility in Extremely-Thin SOI (ETSOI) Diﬀusion Layers with SOI
Thickness of Less Than 10nm and High Doping Concentration of Greater Than
1E18cm-3", Technical Digest of International Electron Device Meeting (IEDM),San Francisco, CA, USA, Dec 6-8, p54, 2010.
【6】K. Uchida, T. Krishnamohan, K. C. Saraswat, Y. Nishi, Physical Mechanisms of
Electron Mobility Enhancement in Uniaxial Stressed MOSFETs and Impact ofUniaxial Stress Engineering in Ballistic Regime, Technical Digest of International
Electron Devices Meeting (IEDM), pp135-138, 2005.