ICD-ARC共催研究会パネル討論

新時代におけるマルチコア戦略(株) 東芝 セミコンダクター社
2008年5月13日

斎藤 光男

Copyright © 2008 Toshiba Corporation, All rights reserved.

プロセッサ周波数の年代別の伸び
10000

CISCプロセッサの時代
アウトオブオーダーの導入

3 .8 GH z P 4

6G
3 . 4 G3
H. z
PH4z P 4
3 .2 GH z P 4

6G Hz
5G Hz

2 . 9 3 GH z
Co re 2 Ext

3 . 2 GH z
P L A YSTA TION 3
2006/11/11

4G Hz
3G Hz

3 . 0 GH z P 4
3 . 2 GH z
XB o x 3 6 0
2005/12/10

2 .0 GH z
P e n tiu m 4
1 .4 GH z
P e n ti u m 4
1 GH zA th l o n / P III

1000

Clock Rate (MHz)RISCプロセッサ優位
構造が単純と言う利点
275MHz21064

600MHz21164
500MHz21164

485MHzG a m e C u be
2001/9/14

450MHzP e n ti u m II
300MHzP e n ti u m II
200MHzP e n ti u m P ro

300 MHzP l ayStat i o n 2
2000/3/4
200MHzD re am e c ast
1998/11/24

1 50MHzP e n ti u m P ro

1 00MHz
R4000

マルチコアの時代
周波数≠性能

800MHzP e n ti u m III 7 3 3 M H z
XB o x2001/11/15

600MHzP e n ti u m III

300MHz21164

200 MHz
21064

187MHz21064

7 00MHz
21264

2G Hz100100MHzN i n t e n do 6 4
1996/6/18

100MHzP e n tiu m

Hiend Processor

66MHz
P e n ti u m

x86 Processor

66MHz
4 8 6 D X233MHzP l a y St a t i o n
1994/12/3

GAME console
1999 SIA local clk(Hi-Perf.)
1999 SIA chip-across clk(Hi-Perf.)

10199

1199

2199

3199

4199

5199

6199

7199

8199

9200

0200

1200

2200

3200

4200

5200

6200

7Year (Chip or System Shipment)

Copyright © 2008 Toshiba Corporation, All rights reserved.

2

マルチコア化が進むマイクロプロセッサ

PC-Watch後藤弘茂氏資料

Copyright © 2008 Toshiba Corporation, All rights reserved.

3

マルチコアプロセッサ構成の分類
種 類

説 明

マルチスレッド シングルスレッド
性能
性能

性能/消費電力

ソフトウエア
移植性

従来型の汎用CPUコアを２個以上搭載する

そこそこ 非常に高い
高い
○
◎悪い×

◎

シンプル化したCPU
コアを多数搭載する

非常に高い
◎

低い×

良い○

○

比較的シンプルな制御用CPUコアとシンプルなデータ用CPUコアを組み合わせる

非常に高い
◎

高い
○

非常に良い◎

抜本的変更
×

Homogeneous Multi-core
汎用 汎用
CPU CPU
汎用 汎用
CPU CPU

Homogeneous Multi-core (small core)
シンプル
シンプル
シンプル
シンプル
CPU CPU CPU CPU
シンプル
シンプル
シンプル
シンプル
CPU CPU CPU CPU

Heterogeneous Multi-core (simple)
シンプル
制御用
CPU

シンプルシンプルシンプルシンプル
データ用データ用データ用データ用
CPU
CPU
CPU
CPU
シンプルシンプルシンプルシンプル
データ用データ用データ用データ用
CPUCPU
CPUCPU

Copyright © 2008 Toshiba Corporation, All rights reserved.

4

ProcessorとしてのCellは？
Media性
能不足

PC用プロセッサ

1
M 28ビ
M ッ命 ト
令64
ビ
MM ッ ト命令

PIに比周波数/C

Integer性能

例した
性能
曲線

Multimedia命令追加による軌道修正

Integer性
能余り映像の再生が出来るよ
うになったが、画質・サイズに不満

CellMedia処理

PCの周波数が上がっても体感速度は変わらないなー

Media性能
Copyright © 2008 Toshiba Corporation, All rights reserved.

5

Synergistic Processor Element (SPE)の特長
データ演算処理向けの新しいアーキテクチャ¾ メディア演算・浮動小数点演算

RISC 命令セット体系のプロセッサ¾ 高級言語指向

SIMD 演算命令¾ 128 ビットデータに対して並列演算を実行 (eg. 4x32ビット)

様々なパフォーマンス測定機能

PPU

L2
CacheSPESPESPESPESPUSPUSPU

SPU

LS

LS

LS

LS

MFC

MFC

MFC

MFC

25.6GB/s
注）

xio

128 本の 128 ビット幅
レジスタファイル
256KB のローカルストア

PPE

XDR 注）DRAM

Element Interconnect Bus (EIB)
MFC

MFC

MFC

MFC

LS

LS

LS

LS

SPU

SPU

SPU

SPU

SPE

SPE

SPE

SPE

Cell/GPU等
注）

FlexIO

76.8GB/s
Super
Companion
Chip

PPE：Power Processor Element
SPE: Synergistic Processor Element
LS : Local Storage

Copyright © 2008 Toshiba Corporation, All rights reserved.

I/O
6CellはRISC以来の新しい方向かもしれない
RISCが提案したもの

Cellが提案したもの¾ プログラムをアセンブラで書くのをあきらめる¾ ハードウエアをありのままにユー
ザに見せる• コンパイラが扱いやすい単純な命令のみに限定• 効率的なプログラムをコンパイラにゆだねる¾ その結果、計算機のHWの中身をユーザは直接は知らなくても良い• 高級言語によってプログラムが容易に• リアルタイム性は追求しない¾ 圧倒的なコストパフォーマンスを実現• 簡単なハードウエアで高性能• ３倍程度の性能が得られた• HWの構成、メモリサイズなどを意識してプログラム• プログラムを効率的にするには工夫が必要¾ その代わり、計算機の中で何が起きているのかをユーザに出来るだ
け知らせる• 性能のチューニングが容易に• リアルタイム性が容易に確保できる¾ 圧倒的なコストパフォーマンスを実現• はるかに小さいSPU１個がPC用プロセッサ２個以上に相当する例もCopyright © 2008 Toshiba Corporation, All rights reserved.

7

アカデミック・研究機関への期待
並列性の特徴¾ マルチレベル・粒度の並列処理（スレッド、データ、命令）¾ Determisticな可制御性の高い計算機モデル

新しい研究テーマ例¾ 自動並列化コンパイラ• SIMD化やマルチコアに対応する細粒度から粗粒度の多様な自動並列化• 多階層のストレージモデルに適したコード・データの自動分割¾ 並列プログラミングモデル• OpenMP等の多様な生産性の高いプログラミング言語やスキーム¾ 新しいアプリケーション• 生物学、航空宇宙学等の産業分野向けスーパーコンピュータ• 映像認識性能を活かす家庭向けエンターテイメント
Copyright © 2008 Toshiba Corporation, All rights reserved.

8

ＦＡＩＳ：Ｃｅｌｌ／Ｂ．Ｅ．の新研究拠点が九州に誕生
北九州産業学術推進機構(FAIS)に、ソニー・東芝・ＩＢＭが支援する、米国ジョージア工科大学に続く、第２の研究拠点
画像処理技術や脳情報学等の様々な研究者が連携する応用研究を推進
画像処理

脳情報学

FAIS Cell/B.E.研究拠点
SoftwareDocument

Forum

Cell/B.E.オンライン環境

日本経済新聞(2007/10/30)
Copyright © 2008 Toshiba Corporation, All rights reserved.

9

STI Center of Competence (CoC) at Georgia Tech
米国ジョージア工科大学に、ソニー・東芝・ＩＢＭが支援して、”STI Center of Competence (CoC)” 研究拠点を開設
情報共有コミュニティサイトCellBuzz wiki
¾ http://wiki.cc.gatech.edu/cellbuzz

ワークショップ¾ プログラミングワークショップを２００７年２・６月開催

引用元： http://www.cc.gatech.edu/news/collegehttp://www.cc.gatech.edu/news/college-ofof-computingcomputing-designateddesignated-firstfirst-stisti-centercenter-ofof-competencecompetence-focusedfocused-onon-cellcell-processor

Copyright © 2008 Toshiba Corporation, All rights reserved.

10Trend of HW Solution to SW Solution(H.265)

1080i

720p

HWsolution

MPEG-2, MPEG-4,H.264,
DivX, VC-1,
On2 True Motion VP6,RealVideo, Indeo,
MJPEG,
Theora, XVD, etc.

SW
solutionD1(SD)QVGA
Year 2006 2007 2008 2009 2010 2011 2012 2013 2014 2015
Node

65nm

45nm

Copyright © 2008 Toshiba Corporation, All rights reserved.

32nm

22nm

11

SpursEngineとCell/B.E.の比較
Cell/B.E.と共通のプロセッサコアSPEを４基内蔵するコプロセッサ。
Cell/B.Eと比較して、映像処理の性能対消費電力を大幅に改善。
Cell/B.E.

SPE SPE SPE SPE
映像処理

映像認識

SPE SPE SPE SPE
DecodeEncode

PPE
XIO

XDR

Linux
FlexIO

Cell/B.E.のDNA⇒柔軟性と高性能

定型処理ハード化⇒低消費電力SPE SPE SPE SPE
映像認識

映像処理

MPEG2 H.264 MPEG2 H.264
DECDEC
ENC
ENC

XIO

PCI Express

XDR

Host

コプロセッサ化⇒ホスト汎用化IO
BridgeCopyright © 2008 Toshiba Corporation, All rights reserved.

LinuxWindows12SoC Platform based on Venezia Sub-system
MePSoCMePBus
BridgeController,
MemorySoC(Memory HostController)
I/F, etc
Host CPU(ARM, MIPS,Etc.)

Global Bus

Video
MeP
CODEC
Videotask
ModuleMeP 0
ModuleHost CPU(ARM, MIPS,Etc.)

Filter
MeP
FIltertask
MeP
Module 1
Module

DMAC

Audio
MeP
MeP
ModuleAudio
task2
Module 2

Filter task
Audio task

Bus Bridge

Peripheral
I/O

JTAG Debug
I/F Module
Copyright © 2008 Toshiba Corporation, All rights reserved.

Video thread
Filter threadVideo threadVideo threadVideo thread
Filter thread
Audio thread
Filter threadVideo thread
Audio threadVideo thread
Filter threadFilter thread
Filter thread...

HW
HWModule
ModuleVenezia
Sub-Videosystemtask

IVC2

Peripheral
I/O

Bus
BridgeController,
Memory(Memory Controller)
Host I/F, etc

IVC2

Bus Bridge

MeP SoC...

DMAC

Venezia Base

Global Bus

MeP Base （Current）

JTAG Debug
I/F Module
13

今後の展開プログラムモデルを変えないマルチコア，メニーコアは今後も続く¾ シングルコアに戻る事は無い¾ サーバ, PCなどはこの方向

新しいプログラムモデルにより，性能重視のヘテロコアが増える¾ 新しいプログラムモデルを使いこなせれば, 性能は飛躍的に上がる¾ アカデミアへの期待の大きいところ

一方でHWとの融合を目指すSpursEngine，Veneziaのような試みが増える¾ 効率の良いハードウエアの置き換えを目指し,¾ ソフトウエアの最適化と, 専用ハードウエア，リコンフィギャラブルアーキテクチャの組み合わせで,消費電力, コストの最適化を図る

やわらかいハードウエアを目指して¾ 新しいプログラミングモデルと，消費電力などの効率化で¾ SOCの時代を生き抜き¾ ソフトウエアの時代への供えを作る事が重要
Copyright © 2008 Toshiba Corporation, All rights reserved.

14