トップ・カンファレンス採録までの道のりと，これからの攻略に向けて

東京大学大学院 情報理工学系研究科
坂井・五島 研究室
塩谷 亮太

自己紹介

 塩谷 亮太（しおや りょうた）東京大学 坂井・五島研究室
博士課程 3年
（4月から 名古屋大学 安藤研究室 助教の予定

MICRO 43に論文が採録

 Shioya, R., Horio, K., Goshima, M. and Sakai, S.
“Register Cache System not for Latency Reduction Purpose”

 MICRO（IEEE International Symposium on Microarchitecture）
マイクロアーキテクチャに関するトップカンフェレンス
今回の採択率は16.9%（248本 中 42本）
 昨年12月にアトランタにて発表

発表の概要

 目的：
今後みなさまがトップカンフェレンスを攻略するための助けとなるような話をしたい 内容：
1. 研究内容の簡単な紹介
2. ISCA/MICRO 投稿にいたるまでの経緯
3. 査読結果の紹介と，投稿毎の改善
4. 今後の攻略にむけて

研究内容の紹介

背景
 レジスタ・ファイルの巨大化：
L1データ・キャッシュに匹敵するほどに巨大なレジスタ・ファイルによる深刻な問題
 面積，複雑さ，遅延，電力と熱 レジスタ・キャッシュ目的：巨大なレジスタ・ファイルによる問題の解決
 レイテンシの短縮 レジスタ・ファイルのポート数削減による面積削減
 アクセスの大部分をキャッシュに集中させる
しかし･･･
 ミス・ペナルティにより，実際には性能が下がってしまう7

非レイテンシ指向レジスタ・キャッシュ・システム（NORCS： Non-latency-Oriented Register Cache System）

 “速くない”レジスタ・キャッシュによる，問題の解決
“速い”レジスタ・キャッシュよりも高速にミスを仮定したパイプライン
 ヒット/ミスに関わらず，常にミス時と同じ時間だけ待つペナルティを回避しながら，RF による問題を解決
 2.1%の性能低下で，24.9%にまで回路面積を削減

8目次

1. 研究内容の簡単な紹介
2. ISCA/MICRO 投稿にいたるまでの経緯
3. 査読結果の紹介と，投稿毎の改善
4. 今後にむけて投稿履歴
1. 08年 SACSIS/ACS ←条件付き採録．取り下げ
2. 08年 ACS
←不採録
3.
4.
5.
6.

08年 ISCA
09年 MICRO
09年 ISCA
10年 MICRO

←不採録
←不採録
←不採録
←採録



かなりの回数落とされた
査読結果を集めて読み直すだけでも結構大変･･･

なぜ，ACS からISCA/MICRO に切り替えたのか

1．SACSIS/ACS 同時投稿
 「回路面積指向レジスタ・キャッシュ」
SACSIS：採録 ACS：条件付採録
 査読結果：1. 新規性はほとんどない
2. 既存手法の方がレイテンシが短いのだから速いはず
3. 回路面積の削減は既存手法でもできる
 五島先生：「賞がもらえると思って会議に行ったら落とされかけたでござる」⇒こんな低い評価で通ってもしょうがないので，もう一度投稿しよう2．ACS 「レイテンシの短縮を目的としないレジスタ・キャッシュ・システム」
 結果：不採録
 査読結果： 新規性が何も無い･･･とかばっさり切られたはず 通知のメールが発見できなかったため，詳細不明⇒国内はもうだめだ ISCA/MICROに通して認めさせるしかない目次

1. 研究内容の簡単な紹介
2. ISCA/MICRO 投稿にいたるまでの経緯
3. 査読結果の紹介と，投稿毎の改善
4. 今後にむけて

ISCA/MICRO の査読の形式
 概ねSACSIS等と同じ
 点数
1.
2.
3.
4.
5.

Overall merit
Reviewer expertise
Writing Quality
Level of novelty
Technical soundness

 報告項目
1.
2.
3.
4.
5.

Paper summary
Paper Strengths
Paper Weaknesses
Detailed comments
Specific questions for Authors

査読者はAからEの5人程度
 共通していた傾向：
1. A：かなり詳しい
 毎回Aからは良い評価をもらえた
 査読報告は一番早い
2. B ～ D：そこそこ詳しい
 でも微妙なつっこみが多い
3. E：ひどい おそらく学生 そもそも査読報告が最後まで上がってこない事がある 主にこのB～Eとの戦いだった

主な査読結果
1. ささいな改良である
“Incremental topic”
2. 提案手法の性能が良い理由がわからない，信じられないレイテンシの短い既存手法の方が速いはず
OoO はミスを起こした命令を選択的に遅らせられるはず
3. 評価に対するもの
○○という条件で評価すべき
 複雑な置き換えアルゴリズム，幅が広いプロセッサ …
提案手法のメリットが小さすぎる
4. OoOなコアの研究は今更やってもしょうがない
時代はシンプルなコア投稿履歴

1. ACS
2. ACS

1回目
1回目

3.
4.
5.
6.

1回目
1回目
2回目
2回目

ISCA
MICRO
ISCA
MICRO

３．ISCA 1回目

 結果：不採録
 レビュアーAはある程度評価してくれたものの，惨敗良い評価

 “複雑さと実用性において良いバランスを持った，面白いアイデ
アである”
面白いと言ってくれたのは，査読では初めて

悪い評価

 アイデアはささいな改良である
 提案手法の性能が良い理由がわからない，信じられない
 OoOなコアの研究は今更やってもしょうがない 回路面積と消費電力をきちんと評価すべき
RAM の回路面積はポート数の2乗に比例するとして，簡単な見積もりを行っていた

反省と次回への改善

 なぜ既存手法は性能が悪いのか，ミス時のモデルを立ててきちんと説明
ストール/フラッシュのモデル
選択的ストールが不可能であることヒットミス予測ミスペナルティの発生確率
 消費電力やマルチコアを意識したイントロに書き直し
彼らの好みに合わせる
 CACTI で面積と電力を測る

投稿履歴

1. ACS
2. ACS
3.
4.
5.
6.

1回目
1回目

ISCA
1回目
MICRO 1回目
ISCA
2回目
MICRO 2回目

4．MICRO 1回目

 結果：不採録
得点：3 / 2 / 1 / 1 / 2
 3: Weak Accept
 2: Weak Reject 1: Reject
 レビュアーAは評価してくれたものの，散々だった

良い評価

 レビュアーA からは良い評価がもらえた“わずかな変更により，印象的かつ意外な結果を得ている”
“評価は緻密であり，極めてフェアだ”

悪い評価

 前回と同じ：
ささいな改良である
提案手法の性能が良い理由がわからない，信じられない
OoOなコアの研究は今更やってもしょうがない 新規：提案手法のメリットが小さすぎる 32エントリの既存手法でよいのではないか白黒プリンタで印刷すると図が読みにくい２つの図を組み合わせて考える必要がある（IPCと回路面積）

 査読者はそこまで考えてくれない32エントリの既存手法は性能を下げていない．おわり反省と次回への改善 査読者の要求する評価の追加
すごく幅の広いスーパスカラ最新のRC 置き換え手法
 平均IPCに加えて，min/max のIPCを追加
min だと32エントリの既存手法は性能がかなり悪い投稿履歴

1. ACS
2. ACS
3.
4.
5.
6.

1回目
1回目

ISCA
1回目
MICRO 1回目
ISCA
2回目
MICRO 2回目

4．ISCA ２回目

 結果：不採録
得点：６ / ３ / ３ / ２ / 2
 ６：Accept
 ３：Weak reject ２：Reject ここに来て，はじめてAccept が付く

良い評価

 レビュアーA からは良い評価がもらえた“RC の本質的な問題を解決する，シンプルで賢い方法だ”
“多くのマイクロアーキテクトは，この手法に出会えた事，使えることを感謝すると思う”

悪い評価

投稿履歴

1. ACS
2. ACS

1回目
1回目

3.
4.
5.
6.

1回目
1回目
2回目
2回目

ISCA
MICRO
ISCA
MICRO

これまでの反省 結局伝わっていないパイプラインこそが要点 単純なバンド幅削減が要点だと思われているだから，Incremental だと思われる
 途中の細かい説明は，そもそも読まれていないだから，レイテンシの長さとかの印象で適当に判断される
 評価結果の示し方が明快でない
読み手にとって都合の良いポイントを選んで見られてしまう“ちょっと考えればわかる”ではだめ主な改善点 イントロで疑問と興味を持たせ，読ませるように印象的な数字を具体的に載せる
なぜ，“遅い”RCが“速い”RCよりも良いのか？
なぜ，提案手法は通常のメモリではだめで，RFではうまくいくのか レイテンシを短縮しないキャッシュは，通常の場合は無意味 評価の補強モデルを裏付ける各種の評価を追加
SMT実行時の評価を追加
IPC/消費電力のトレードオフのグラフを追加
 別々のグラフで見せていたのがよくなかった

IPC と 回路面積のトレードオフ
RC エントリ数：4, 8, 16, 32, 64

IPC 18.7%

Area -72.4%

 NORCS（8 エントリのRC） :同程度のIPCのLORCS-LRU と比べて，回路面積を72.4%削減
同程度の回路面積のLORCS-LRUと比べて，IPC は18.7%改善

６．MICRO 2回目

 結果：Accept
得点：６ / 4 / 6
 ６：Accept
 4：Neutral良い評価 レビュアーAとCからの評価は凄いよかった
“RCによってRFの面積を削減する，良いマイクロアーキテクチャだ”
“シンプルで直感的かつ効果的であり，また今までに見たことがないマイクロアーキテクチャだ”

悪い評価

 構成と読みやすさに難がある
“一言でいうのであれば，奇妙な書き方だ”
 Wikipedia の引用ジョーク的な意味で引用
 "キャッシュとは速いものである" とWikipedia でさえも言っている
一流紙でそれは無いとまじめに言われた
 最終版ではパタヘネに変更
 基本的に，これまでで指摘されていた悪い点は全て消えていた勝因
 ちゃんと読んで理解してもらえたイントロ
ポイントの強調
 評価の変更提案手法が良い事が明快にわかる
モデルを裏付けるデータの追加「どうして○○で取らないのか？」と言われたものは全て実装
 運もあった査読者の当たりがよかっただめ査読者（推定）が締め切りを守らなかった目次

1. 研究内容の簡単な紹介
2. ISCA/MICRO 投稿にいたるまでの経緯
3. 査読結果の紹介と，投稿毎の改善
4. 今後にむけて

トップカンフェレンス攻略に向けて ポイント：
1. 「おもしろい」研究をする事
2. 書き方や見せ方の工夫
 読ませる，わからせる，突っ込ませない
3. 通すまであきらめない姿勢

「おもしろい」とは（五島先生のスライドより）
 おもしろい ≒ （将来にわたる）インパクト × 新規性
 新規性の客観指標：思い付きにくさ
自分がその立場なら思い付くか？
どのくらい時間をかければ思い付くか？
 話を聞けば即座に思い付く．順当．
 数分～数時間～数日，考えれば思い付くだろう （調べないと分からない事実に基づいている）
 思い付くかどうか分からない通すまであきらめない姿勢

 折れかけていたしんどい 毎回，軽く論文一本分ぐらいの仕事をしているのに何度も落ち続ける論文の本数が無いと卒業とか職が･･･
 あきらめてはいけない日本からのMICRO への論文採録数

 マイクロアーキテクチャになってから，5年に１回ぐらいに
昔はそこそこ通っていた？
 もっと日本でも通していかないと
KAIST（韓国）や台湾のどこかの大学はそれぞれ通していた今後の挑戦予定

1. 自分：
“リネームド・トレース・キャッシュ”
2. 倉田君（東大 坂井・五島研 M1）：
“Switch on Future Event”
3. 三輪さん（農工大）：“ロード/ストアの命令アドレスによる選択的キャッシュ・ライン・アロケーション”

まとめ 昨年MICRO に採択
何回も落ちたが，やっと通った
査読結果と毎回の改善点の紹介
 採録のために
1. おもしろい研究をする事
2. 書き方や見せ方の工夫
3. 通すまであきらめない4. 挑戦すること みんなでトップカンフェレンスに論文を通して盛り上げていきましょう