動向SiC・GaN パワー半導体の技術動向と応用展開
岩室 憲幸 Iwamuro Noriyuki

筑波大学数理物質系 教授〒305-8573 茨城県つくば市天王台1-1-1

現在、これらSiCならびにGaNを用いたパワーはじめにデバイスがいよいよ市場に展開され始めてきた。

新型コロナウイルスの蔓延がなかなか収束しな

破壊電界強度Ecがシリコンに比べて極めて大きい現在、半導体不足が日増しに顕在化してきた。

いのが特徴である。これらはシリコンの約 10倍

この半導体不足の理由はいくつかあるが、大きなの 3 MV/cmという大きな破壊電界強度Ecを有す

SiCやGaNは、 エ ネ ル ギ ー バ ン ド ギ ャ ッ プEg、理由の一つがCO2 排出実質ゼロを目指した自動車るため、同じ素子耐圧のシリコンパワーデバイスの電動化（xEV化）や再生可能エネルギー機器のに比べて、素子耐圧を保持するドリフト層の厚さ需要増による半導体需要の急拡大であると言われを薄くすることができ、なおかつドリフト層の不ている。これにより最近ではパワーデバイスの需純物濃度を高く設計することができる。その結果、給も逼迫していると言われている。今後は、コロユニポーラデバイスでは電流導通時の抵抗（オンナ禍で落ち込んだ自動車生産などの急回復を睨抵抗）を、シリコンデバイスに対し理論上数百分み、パワーデバイスは需要拡大の新たな機会が巡の1に低減することができる。またEgが大きいたってきそうな状況にある。最近発表されたある調めシリコンに比べ高温動作（高Tj動作）が可能と査会社の調査結果によると、パワーデバイス市場なる。

は今後 10年で約 40％以上拡大する。ここに、次デバイス構造は、SiCデバイスが“SiC on SiC”、世代パワーデバイスのSiC（炭化ケイ素：4H-SiC）つまりSiC基板上にドリフト層としてSiCエピタ/GaN（窒化ガリウム）が割り込んで需要の拡大をキシャル層を成膜した基板に素子が作りこまれてけん引したいところである。

いるのに対し、GaNデバイスは“GaN on シリコン”、シリコン基板上にGaNエピタキシャル層を成膜した基板に素子が形成されている（図 1 参

SiCエピ層GaNエピ層
バッファ層(＊)

SiC基板

Si基板

(a)SiCデバイス(b)GaNデバイス
Si単結晶上にGaNエピ層は直接形成できない．
GaNエピ形成にバッファ層（緩衝層）は必要

（＊）

図12

SiCならびにGaNデバイス構造照）。SiCデバイスは、現在のパワーデバイス市
場 の 主 役 で あ る シ リ コ ンMOSFETな ら び に
IGBTと同様に縦型構造デバイスが実現でき、よって耐圧 1000 V以上、電流 100 A以上の高電圧・大電流用途に適用が可能となる。これにより、例
えば電気自動車（EV）やプラグインハイブリッド車（PHV）に搭載される 50 ～ 100 kW程度の大容量モータを制御するためのパワーコントロールユ

特集 1

次世代パワー半導体の最新動向と関連技術の新展開

ニット（PCU）内の、昇圧コンバータやインバードレイン電流が増加せずに飽和するという特筆すタ装置に、またはメガソーラ向け太陽光PCS装置べき特徴を有している。これにより、パワエレ装置に適用されることとなる。一方、GaNデバイスはの異常動作時（たとえば、負荷短絡時）においても、縦型構造ではなく横型構造となるため、xEVのパワーデバイスに極めて大きな電流が導通するこ

高電圧電源をパワーウィンドやヘッドライトなどとによる素子瞬時破壊を避けることができ、保護の補機用電源に変換する、比較的容量の小さい回路を付加することでパワエレ装置を壊すことなDC-DCコンバータなどに主に適用される。

く、安全に停止することが可能となるのである 2）。

最近の調査報告によれば、パワーデバイスの大SiC-MOSFETはシリコンIGBTに比べ、低オン部分は今後 10年にわたってもシリコンデバイス抵抗特性ならびに高速スイッチング特性を実現でが占めており、例えば 2030年では全パワーデバき、その発生損失がシリコンIGBTの約60 ％以上イス市場に占めるシリコンデバイスの比率は90%も低減できるとの報告もある。さらにSiC-MOS-

1）以上であると予測している 。本稿では、次世代FETは、その構造上の特徴からpinダイオードをパワーデバイスとして大いに期待されている内蔵していることからインバータ回路適用の際にSiC/GaNパワーデバイスの最新技術動向、なら外付けFWDが不要となるという特徴を有しておびにこれら素子適用拡大のための課題ならびに応り、これらがシリコンIGBTに対する大きな勝ち用展開について述べる。

筋となってきた。しかしながら、現在のxEV用

SiC パワーデバイス
1 . SiC-MOSFETの特徴
SiCはそのエネルギーバンドギャップEgならび駆動モータ向けインバータ用に新たに製品化された逆導通IGBT（RC-IGBT）モジュールの登場 3）や、高放熱技術によるIGBTモジュールの高Tj化（175℃化）実現 4）により、SiC-MOSFETモジュールの勝ち筋が見えにくい状況にある。に熱伝導率がシリコンに比べ大きいことから、

SiC-MOSFETのパワエレ装置用途への最大の200 ℃以上の高Tj化の設計が可能で、これによる冷却部品の小型・軽量化が達成できると期待されアピールポイントは、その低損失特性ならびに高Tj動作実現による放熱フィンの小型化と、それている。またSiCは化合物半導体材料の中でほぼに伴うインバータ装置の小型・軽量化の実現にあ唯一、イオン注入によってn型ならびにp型不純る。 今 後 よ り 一 層 の 低 損 失 化 を 目 指 す た め

物層を幅広い濃度範囲でかつ選択的に形成できる

SiC-MOSFETは、さらなる微細トランジスタセ半導体材料であり、さらにシリコン半導体で保護ル構造を実現し低オン抵抗化が可能なトレンチ膜材として活用されてきたシリコン酸化膜（SiO2）MOSFET構造が主流になると考えられる。さらを、比較的簡単に形成できるという特徴を有してに、この微細トレンチゲート構造による低オン抵いる。このことから、SiCを用いたMOSFET（Metal抗化の実現によりSiC-MOSFETチップ面積の縮Oxide Semiconductor Field Eﬀect Transistor）の小化が可能となり、その結果SiCウェハ 1枚から作製が可能となる。MOSFETはゲート電極が絶の素子取れ数増、かつ良品率向上によりMOS-縁膜であるSiO2 上に形成されており、このゲートFET 1素子当たりのコストの低減が可能となる。

電極とSiO2、さらにはSiCで構成されるコンデン

SiC-MOSFET普及拡大のための最大の課題はそサ（MOS構造）に少量の電荷を充放電させることのコストダウンの実現にある。そのためには、でスイッチング動作を行う。これにより、バイポ

SiC基板自体のより一層の低コスト化が最も期待

ーラトランジスタのように多くの電荷（電流）を供

さ れ る と こ ろ で あ る。 そ れ に 加 え、SiC-SBD

給、または引き抜くことでオン・オフさせる素子（Schottky Barrier Diode）で培った 6インチ化によりも、スイッチングに必要な駆動電力が極めてよる量産技術と微細トレンチゲート構造という設小さくて済む、という特徴を有している。この結計技術から、この課題を解決しようとする動きが果、 駆 動 回 路 の 小 型 化 が 可 能 と な る。 さ ら に活発となっている。

MOSFETは、高ドレイン電圧印加時において、2022年冬号（Vol.70 No.1）

3

ソース (GND)

電界強度

SiO2εox:SiO2誘電率

Eox（酸化膜中の電界強度）p+ n+pベース

SiO2ゲートAn+ p+E（c SiC破壊電界強度）

pベース

εSiC:SiC誘電率Aʼ

SiC n- ドリフト層n-ドリフト

Aʼ

An+基板

x(b) ゲート酸化膜近傍電界分布((a)のA-Aʼ線上)

εox × Eox=εSiC × EC', Eox =ドレイン(+Vds)(a) トレンチMOSFET断面図

εSiC
εox× EC

εSiC = 9.7, εox = 3.9, EC = 3.0×106V /cm
を代入するとEox = 7.5×106V /cm
図2SiCトレンチMOSFET順方向阻止状態におけるゲート酸化膜電界強度解析

ソース

ソース

解析によれば、SiC-MOSFETのゲート酸化膜には約 7.5 MV/cmという、SiO2 酸化膜の破壊電界

pn+ベース

SiO2n+Gate pベースp+p+n- ドリフトn+基板

図3

強度の約 75％に相当する大きな電界が印加され、SiO2p+n+p Gatep+p+pn- ドリフトn+基板

ドレイン

ドレイン(a)(b)

1.2 kV SiCトレンチMOSFET断面構造例

それによりゲート酸化膜破壊が生じやすくなる。
このため図 3 に示すように、トレンチゲート底部、またはトレンチゲートよりも深い場所にp＋層を設ける構造にして、ゲート酸化膜破壊を防止する必要がある 5）、6）。これによりゲート酸化膜に印加される電界を大きく低減することが可能とな
り、 そ の 結 果、SiCト レ ン チMOSFETの 開 発・製 品 化 に 成 功 し た。 こ れ はSiCト レ ン チMOSFET特有の設計技術であり、これにより低オン抵抗で高信頼性特性を有する素子を実現したのである。

2 . 高性能化に向けたSiC-MOSFET素子技術

4今後は、SiC-MOSFET内蔵pinダイオードの順

トレンチMOSFETはシリコンデバイスでも多方向特性劣化（Vf劣化）問題を、i）再結合促進層

く開発されてきたが、SiCを使ってのトレンチ（n+バッファ層）の導入 7）、ii）バーンインスクリー

MOSFETの実現にはSiCデバイス特有の設計技

ニング試験技術の確立 8）やiii）ユニポーラデバイス術が必要となる。これは、SiCがシリコンに比べデバイスであるSBDをFWDとして内蔵する 9）、10）

約 10倍の破壊電界強度Ecを有することから、たことで解決し信頼性の向上が一層図られ、より低とえばMOSFETが順方向阻止状態、つまりゲー損失で高信頼性特性を有するSiC-MOSFETが実トオフ状態（Vgs = 0 V）でドレイン−ソース間に現 す る と 思 わ れ る。 そ し て こ れ ら 最 先 端

素子耐圧に近い高電圧が印加された状態では、トSiC-MOSFETが、次世代xEV用ならびに風力発

レンチゲート底部の薄いゲート酸化膜にシリコン電や太陽光PCS、さらには一般産業用インバータパワーデバイスでは経験したことのないような大回路などの新規パワエレ装置に、その適用範囲をきな電界が印加されることになる。図 2 に示す

大きく広げていくであろう。