1(57)【特許請求の範囲】【請求項１】メモリ管理部（MMP）によりセグメントメ
モリ（SBF）に格納される図形データを管理し、セグメ
ントメモリ（SBF）に格納されている図形データをグラ
フィックパイプライン部に供給することにより可視的表示を行なわせるラスタスキャン型グラフィック・ディス
プレイ装置において、メモリ管理部（MMP）が、供給データに基いて図形データをそのままセグメクトメモリに供給する図形データ管理手段（１）と、図形データが凸
ポリゴンデータ、或は線分データであるか否かを判別す 10
る判別手段（２）と、凸ポリゴンデータ、線分データの何れでもないことを示す判別結果に基いて図形データを
凸ポリゴンデータに分割する分割手段（３）と、分割手段により分割された凸ポリゴンデータを元の図形データに対応する分割図形データとしてセグメントメモリに供2給する分割図形データ管理手段（４）とを具備することを特徴とする図形データ管理装置。
【請求項２】図形データ管理手段（１）が、判別手段（２）による判別結果に基いて各図形データ毎に、分割
図形データが存在するか否かを示す判別フラグを設定してセグメントメモリ（SBF）に格納するものである上記
特許請求の範囲第１項記載の図形データ管理装置。
【請求項３】グラフィックパイプライン部が、判別フラグに対応して、元の図形データ、或は分割された図形データを入力としてパイプライン処理を行なうものである
上記特許請求の範囲第１項記載の図形データ管理装置。
【発明の詳細な説明】＜産業上の利用分野＞
この発明は図形データ管理装置に関し、さらに詳細にいえば、多数の図形データをセグメントメモリに登録

(2)3
し、セグメントメモリに登録されている多数の図形デー
タに基いて必要な処理を施し、可視的に表示するグラフィック・ディスプレイ装置において好適に使用される新規な図形データ管理装置に関する。
＜従来の技術、および発明が解決しようとする問題点＞
従来から、ラスタスキャン型３次元グラフィック・デ
ィスプレイ装置においては、一般的に第２図に示すように、上位プロセッサ（COM）に対して通信ユニット（EMP）を介してメモリ管理プロセッサ（MMP）を接続し、メモリ管理プロセッサ（MMP）との間で図形データの授受を行なうセグメントメモリ（SBF）を設けている。そして、上記セグメントメモリ（SBF）から読出した図形データを入力とし、かつマトリクス処理モジュール（MUL）との間におけるデータの授受を行なう画像処理プロ
セッサ（DSP）を設けており、画像処理プロセッサ（DSP）からの出力データをクリッププロセッサ（CLIP）、および描画プロセッサ（DPU）を通して直線補間演算器（DDA）に供給し、直線補間演算器（DDA）から出力されるx,y座標データをそのままフレームメモリ（FM）に供給しているとともに、ｚ座標データをデプスバッファ（DBF）に供給することによりｚフラグデータを得、フレームメモリ（FM）に対して制御データとして供給するようにしている。さらに、上記フレームメモリ（FM）の内容をディスプレイ装置（CRT）に供給することにより、図形データを可視的に表示するようにしている。
そして、上記セグメントメモリ（SBF）より上位の部
分を通常のプロセッサで構成するとともに、画像処理プ
ロセッサ（DSP）より下位の部分をビットスライスプロ
セッサで構成することにより、図形データ授受のためのデータ通信負荷を可能な限り低減させるとともに、セグ
メントメモリ（SBF）に格納された図形データに対する表示のための処理速度を高速化するようにしている。
さらに詳細に説明すると、上位プロセッサ（COM）から通信プロセッサ（EMP）を介して供給された図形デー
タに基いてメモリ管理プロセッサ（MMP）により処理を施すことにより単位図形データをセグメントメモリ（SBF）に格納する。具体的には、可能な限り少ないデータ
数で図形データの格納が行なわれるのであり、例えば、球の場合には、中心の座標データ、および半径データのみで球に対応する図形データが格納される。そして、セグメントメモリ（SBF）から読出された図形データに対して、画像処理プロセッサ（DSP）、およびマトリクス
処理モジュール（MUL）により、サーフェス、曲面等の分割処理、セグメントトラバース処理、プリミティブ展
開処理、および座標変換処理を施し、これらの処理が施された図形データに対してクリッププロセッサ（CLIP）
によりクリップ処理を施し、描画プロセッサ（DPU）以下において凹ポリゴンの分割処理（以下、上記分割処理をも含めてポリゴン分割処理と略称する）、奥行き方向のソート処理（以下、ｚソート処理と略称する）、およ

10

20

30

40

50

特許２５４５８８６
4
びぬりつぶし処理を施すことにより、３次元処理が施された表示図形データをフレームメモリ（FM）に格納することができる。したがって、フレームメモリ（FM）に格納されている内容に基いてディスプレイ装置（CRT）上に可視的表示を行なわせることができる。
したがって、上位プロセッサ（COM）から送出される図形データを受信し、必要な処理を施してセグメントメ
モリ（SBF）に格納するまでの所要時間を短縮し、デー
タ通信負荷を低減させるので、上位プロセッサ（COM）
を必要以上に拘束することを防止することができる。
そして、一旦セグメントメモリ（SBF）に新たな、或は修正された図形データが格納された後は、表示図形に対して拡大、縮小、平行移動等のローカル処理を施す場
合には、上位プロセッサ（COM）との間におけるデータ授受を行なう必要が全くなく、セグメントメモリ（SBF）に格納されている図形データを読出して、画像処理
プロセッサ（DSP）、およびマトリクス処理モジュール（MUL）により、セグメントトラバース処理を行ないながらポリゴン分割を行ない、しかもプリミティブ展開処理、および座標変換を施すことにより、所望のローカル処理が施された状態の図形データを得、ローカル処理が施された状態の図形表示を行なうことができる。
しかし、上記のラスタスキャン型３次元グラフィック
・ディスプレイ装置においては、画像処理プロセッサ（DSP）において多種の処理を行なわせることが必要になるとともに、処理速度を高めることが必要なるため、著しく複雑な処理を、著しく高速に行なわせ得るハード
ウェア構成が必須となり、例えば、ビットスライス浮動小数点数プロセッサを使用しなければならなくなってしまうので、全体として構成が複雑化するとともに、著し
いコストアップを招いてしまうという問題があり、さらには、このような構成を採用した場合であっても、十分な高速化を達成することができないという問題もある。
さらに詳細に説明すると、画像処理プロセッサ（DSP）、描画プロセッサ（DPU）においてポリゴン分割を行
なわせないことが考えられるが、このようにすれば、ぬりつぶし処理速度が著しく低下する凹ポリゴンが存在する場合に、セグメントメモリ（SBF）から図形データを読出してからディスプレイ装置（CRT）上における可視的表示が行なわれるまでの所要時間が長くなりすぎるので、到底実用化することができない。したがって、セグ
メントメモリ（SBF）に凸ポリゴンのみならず、スプラ
イン曲面、球、円錐等の３次元プリミティブ図形、および凹ポリゴンが格納されている場合には、画像処理プロ
セッサ（DSP）、および描画プロセッサ（DPU）においてポリゴン分割を行なうことが必要になる。この場合において、画像処理プロセッサ（DSP）においては、ポリゴ
ン分割のみを行なうわけではなく、セグメントトラバー
ス処理をも行なうのであるから、画像処理プロセッサ（DSP）における処理負荷が大きくなりすぎ、大きな処

(3)5理負荷にも拘らず十分な処理能力を発揮させようとすれ
ば、著しく高速動作可能なデバイスを使用することが必要になり、ハードウェアコストが大きくなる。同様に、
描画プロセッサ（DPU）においては、ポリゴン分割のみ
ならず、凸ポリゴンぬりつぶし用データの生成をも行なうのであるから、画像処理プロセッサ（DSP）の場合と同様の問題がある。また、ビットスライスプロセッサに、トラバーサル処理、プリミティブ展開等のマイクロプログラムを組込むことが必要になるため、ソフトウェアの開発工程が著しく複雑化してしまうのみならず、ソフトウェア資産の引継ぎが困難になり、せっかく開発したマイクロプログラムの十分な有効活用を達成することができないという問題がある。そして、ビットスライス
プロセッサのためのマイクロプログラムを高級言語、例
えばＣ言語で記述すると、ビットスライスプロセッサ本
来の処理性能の1/10程度の処理性能しか発揮し得なくなるのであるから、上記の問題が特に顕著に現われることになる。
さらに、マトリクス処理モジュール（MUL）においては、プリミティブ展開処理、および座標変換処理を時分割で行なうのであるから、座標変換処理を著しく高速に行なうことができるモジュールであっても、プリミティ
ブ展開処理に伴なう負荷が著しく大きいため、および時分割処理に基くフラクションに起因してパイプライン処理が崩れるために、上記座標変換処理速度よりも著しく
低い処理能力（例えば、座標変換処理速度の数分の１から100分の１程度の処理速度）しか発揮させることができないという問題がある。スプライン曲面のポリゴン分割を行なう場合には、特に遅い処理速度しか達成することができないのである。
さらには、透明面処理を行なうためのｚソート処理を行なう場合には、セグメント管理プロセッサ（MMP）に
おいてもトラバース処理を行なわなければならないことになり、ファームウェアの開発が二重化するので、開発工程が複雑化してしまうという問題がある。
＜発明の目的＞
この発明は上記の問題点に鑑みてなされたものであり、グラフィックパイプライン部における構成を簡素化することができるとともに、ローカル処理が施された図
形データを得るまでの所要時間を著しく短縮することができ、しかも、全体としての開発工程を著しく簡素化することができる図形データ管理装置を提供することを目的としている。
＜問題点を解決するための手段＞
上記の目的を達成するための、この発明の図形データ
管理装置は、メモリ管理部が、供給データに基いて図形
データをそのままセグメントメモリに供給する図形デー
タ管理手段と、図形データが凸ポリゴンデータ、或は線分データであるか否かを判別する判別手段と、凸ポリゴ
ンデータ、線分データの何れでもないことを示す判決結

10

20

30

40

50

特許２５４５８８６
6
果に基いて図形データを凸ポリゴンデータに分割する分割手段と、分割手段により分割された凸ポリゴンデータ
を元の図形データに対応する分割図形データとしてセグ
メントメモリに供給する分割図形データ管理手段とを具備している。
但し、上記図形データ管理手段としては、判別手段による判別結果に基いて各図形データ毎に、分割図形デー
タが存在するか否かを示す判別フラグを設定してセグメ
ントメモリに格納するものであることが好ましい、
また、上記グラフィックパイプライン部としては、判別フラグに対応して、元の図形データ、或は分割された図形データを入力としてパイプライン処理を行なうもの
であることが好ましい。
＜作用＞以上の構成の画像データ管理装置であれば、セグメン
ト管理部によりセグメントメモリに格納される図形デー
タを管理し、セグメントメモリに格納されている図形データをグラフィックパイプライン部に供給することにより可視的表示を行なわせる場合において、メモリ管理部
が、供給データに基いて図形データをそのままセグメン
トメモリに供給する図形データ管理手段と、図形データ
が凸ポリゴンデータ、或は線分データであるか否かを判別する判別手段と、凸ポリゴンデータ、線分データの何れでもないことを示す判決結果に基いて図形データを凸
ポリゴンデータに分割する分割手段と、分割手段により分割された凸ポリゴンデータを元の図形データに対応する分割図形データとしてセグメントメモリに供給する分
割図形データ管理手段とを具備しているからであるか
ら、図形データ管理手段により、供給データに基く図形
データをそのままセグメントメモリに供給し、従来装置と同様の図形データをセグメントメモリに格納することができる。そして、判別手段により、図形データが凸ポ
リゴンデータ、或は線分データであるか否かを判別する。この判別の結果、凸ポリゴン、或は線分データであれば、何ら分割処理等を施すことはないのであるが、凸ポリゴンデータ、線分データの何れでもなければ、分割手段により該当図形データを凸ポリゴンデータに分割し、分割図形データ管理手段により、上記分割された凸ポリゴンデータを基の図形データに対応する分割図形データとしてセグメントメモリに供給することができる。
したがって、セグメントメモリには、従来の装置と同様の図形データが格納されるとともに、凸ポリゴンデー
タ、線分データの何れでもない図形データに対応させて、凸ポリゴンデータから構成される分割図形データが格納されることになる。
この結果、拡大、縮小、回転等のローカル処理を施すことが指定された場合には、セグメントメモリから凸ポ
リゴンデータ、或は線分データのみを読出し、グラフィックパイプライン部において比較的単純な処理のみを施すことにより、可視的表示を高速に行なわせることがで

(4)
7
きる。
そして、上記図形データ管理手段が、判別手段による判別結果に基いて各図形データ毎に、分割図形データが存在するか否かを示す判別フラグを設定してセグメント
メモリに格納するものである場合には、元の図形データのみが存在する状態、および元の図形データのみならず、分割図形データが存在する状態を判別フラグにより表示することができる。
また、上記グラフィックパイプライン部が、判別フラグに対応して、元の図形データ、或は分割された図形データを入力としてパイプライン処理を行なうものである
場合には、凸ポリゴンデータ、或は線分データのみに基
くぬりつぶし処理等を行なわせることができ、全体として図形を可視的に表示するために必要な時間を著しく短縮することができる。
＜実施例＞
以下、実施例を示す添付図面によって詳細に説明する。
第２図はこの発明の図形データ管理装置を組込んだラ
スタスキャン型３次元グラフィック・ディスプレイ装置の概略構成を示すブロックであり、上位プロセッサ（COM）に対して通信ユニット（EMP）を介してメモリ管理プ
ロセッサ（MMP）を接続し、メモリ管理プロセッサ（MMP）との間で図形データの授受を行なうセグメントメモ
リ（SBF）を設けている。そして、上記セグメントメモ
リ（SBF）から読出した図形データを入力とし、かつマ
トリクス処理モジュール（MUL）との間におけるデータの授受を行なう画像処理プロセッサ（DSP）を設けており、画像処理プロセッサ（DSP）からの出力データをク
リッププロセッサ（CLIP）、および描画プロセッサ（DPU）を通して直線補間演算器（DDA）に供給し、直線補間演算器（DDA）から出力されるx,y座標データをそのままフレームメモリ（FM）に供給しているとともに、ｚ座標データをデプスバッファ（DBF）に供給することにより
ｚフラグデータを得、フレームメモリ（FM）に対して制御データとして供給するようにしている。さらに、上記
フレームメモリ（FM）の内容をディスプレイ装置（CRT）に供給することにより、図形データを可視的に表示するようにしている。
そして、上記セグメントメモリ（SBF）より上流側の部分を通常のプロセッサで構成するとともに、画像処理
プロセッサ（DSP）より下流側の部分をビットスライス
プロセッサで構成し、パイプライン化することにより、図形データ授受のためのデータ通信負荷を可能な限り低減させるとともに、セグメントメモリ（SBF）に格納された図形データに対する表示のための処理速度を高速化するようにしている。
また、上記メモリ管理プロセッサ（MMP）は、第１図に示すように、図形データ管理部（１）と、判別部（２）と、図形分割部（３）と、分割図形データ管理部

10

20

30

40

50

特許２５４５８８６8（４）とを有している。さらに詳細に説明すると、通信ユニット（EMP）を介して上位プロセッサ（COM）から順次供給される図形データは、直接図形データ管理部（１）に供給されるとともに、判別部（２）に供給され、さらに、判別部（２）から出力される判別結果信号に基いて制御されるゲート（31）を通して図形分割部（３）に供給される。そして、図形分割部（３）により生成された凸ポリゴンデータが分割図形データ管理部（４）に供給されている。さらに、上記図形データ管理部（１）からの出力データ、および分割図形データ管理部（４）からの出力データがセグメントメモリ（SBF）の該当領域にそれぞれ格納されるとともに、判別部（２）からの判別結果データがセグメントメモリ（SBF）に対して判別フラグとして格納される。尚、上記図
形データ管理部（１）は、従来のメモリ管理部と同様の動作を行なうものであり、可能な限り少ないデータで定義された図形データを通信ユニット（EMP）を通して供
給されることにより、そのままセグメントメモリ（SBF）の所定領域に格納するとともに、上記判別部（２）から出力される判別結果データを入力として判別フラグ
をもセグメントメモリ（SBF）の所定領域に格納するものである。上記判別部（２）は、供給された各図形デー
タが凸ポリゴンデータ、或は線分データであるか否かを判別し、判別結果信号を出力するものであり、例えば、ポリゴンの各辺を構成するベクトル同士の相対関係を把握することにより凹ポリゴンであるか否かを判別し、或は、ポリゴンの各項点データについて極大点、極小点の数を算出することにより凹ポリゴンであるか否か、即ち、極大点、極小点の少なくとも一方が２以上存在するか否かを判別し、判別結果に対応する判別結果信号を出力させればよいが、この構成に限定されるものではな
く、凸ポリゴンデータ、線分データ以外の図形データを抽出するために異なる判別基準を使用すること、上記判別基準と併用すること等が可能である。そして、上記判別結果信号は、判別フラグとしてセグメントメモリ（SBF）に供給される。上記図形分割部（３）は、上記判別
結果信号に基いて制御されるゲート（31）を介して供給される、凸ポリゴンデータ、線分データ以外の図形デー
タをより小さい凸ポリゴンデータに分割するものであり、従来公知の分割アルゴリズムに基く処理を遂行して、凸ポリゴンデータから構成される分割図形データを生成するものである。上記分割図形データ管理部（４）は、上記図形分割部（３）において生成され分割図形データを、セグメントメモリ（SBF）の他の領域に格納するものであるが、分割図形データを格納するに当っては、元の図形データに対応する状態となるように制御するようにしている。具体的には、分割図形データが格納されている先頭アドレスデータ、分割数エータ等のトラ
バーサル処理時に必要なデータを、元の図形データ格納領域に対応させてセグメントメモリ（SBF）の所定領域(5)9に格納するようにしている。
また、上記画像処理プロセッサ（DSP）、マトリクス
処理モジュール（MUL）、クリッププロセッサ（CLIP）、および描画プロセッサ（DPU）を主体とするグラフィックパイプライン部においては、セグメントメモリ（SBF）から読出された凸ポリゴンデータ、或は線分データのみが供給され、座標変換処理、クリップ処理、および凸ポリゴンぬりつぶし処理のみを行なうようにしており、全体として処理負荷が大巾に低減させられているとともに、処理速度が著しく向上させられている。
さらに、上記通信ユニット（EMP）としては任意の構成のプロセッサを使用することができるが、メモリ管理
プロセッサ（MMP）に対してデュアルポートスタティッ
クランダムアクセスメモリを介して接続され、メモリ管
理プロセッサ（MMP）を基準としてI/Oペリフェラルとして機能するようにしてあることが好ましい。
上記のラスタスキャン型３次元グラフィックディスプ
レイ装置の動作は次のとおりである。
上位プロセッサ（COM）からスプライン曲面データ、
３次元プリミティブデータ、凹ポリゴンデータ、凸ポリ
ゴンデータ、および線分データ等の任意の図形データが通信ユニット（EMP）を介してメモリ管理プロセッサ（MMP）に順次供給される。
このメモリ管理プロセッサ（MMP）においては、順次供給される図形データが図形データ管理部（１）、判別部（２）、およびゲート（31）に供給されるので、元の図形データが、図形データ管理部（１）により、そのま
まセグメントメモリ（SBF）の所定領域（以下、ユーザ
レイヤと略称する）に格納され、同時に判別部（２）から出力される判別結果データが判別フラグとしてセグメ
ントメモリ（SBF）に供給され、各図形データに対応させて格納させられる。また、上記判別結果データは、制御信号としてゲート（31）に供給されているのであるか
ら、元の図形データが凸ポリゴンデータ、線分データの何れでもないと判別された場合にのみゲート（31）を開いて図形データを図形分割部（３）に供給し、より小さい凸ポリゴンへの分割、展開を行なうことができる。そして、分割、展開が行なわれた凸ポリゴンデータは、分割図形データ管理部（４）に供給され、セグメントメモ
リ（SBF）の他の所定領域（以下、ベーシックレイヤと略称する）に格納される。尚、上記ユーザレイヤに格納された図形データとベーシックレイヤに格納された分割
図形データとの相関を持たせるために、上記判別フラグ
のみならず、１の図形データに対応する分割図形データが格納されている先頭アドレスデータ、および分割数等をも格納する。
したがって、この状態において、セグメントメモリ（SBF）には、全ての図形データに対応する凸ポリゴン
データ、或は線分データがユーザレイヤ、或はベーシッ
クレイヤに格納されていることになるので、グラフィッ

10

20

30

40

50

特許２５４５８８６
10クパイプライン部においては、判別フラグに基いて何れかのレイヤから凸ポリゴンデータ、或は線分データのみを読出し、座標変換処理、クリップ処理、およびポリゴ
ンぬりつぶし処理を順次施し、最終的にデプスバッファ
アルゴリズムに基いて隠面処理を施すことにより３次元
図形データをフレームメモリ（FM）に格納することができる。そして、フレームメモリ（FM）の内容に基いてディスプレイ装置（CRT）上に可視的表示を行なわせることができる。
以上は上位プロセッサから供給された図形データに基く表示のための処理についてのみ説明したが、上位プロ
セッサから新たな図形データの供給がない状態であっても、拡大、縮小、或は平行移動処理を施して新たな表示に行なわせる場合があり、このような場合には、以下のようにして迅速に表示すべきデータを生成することができる。
即ち、この場合には、判別フラグを参照しながらセグ
メントメモリ（SBF）のユーザレイヤ、或はベーシック
レイヤから凸ポリゴンデータ、或は線分データを読出し、画像処理プロセッサ（DSP）、およびマトリクス処
理モジュール（MUL）においてローカル指定された処理に対応するマトリクス演算を施しクリッププロセッサ（CLIP）によりクリップ処理を施し、描画プロセッサ（DPU）によりぬりつぶし用データを生成する。そして、このぬりつぶし用データを直接補間演算器（DDA）に供給することによりぬりつぶし画素データを順次生成してフレームメモリ（FM）に供給するとともに、ｚ座標の直線補間演算値をデプスバッファ（DBF）に供給することによりｚフラグデータを生成し、書込み制御信号としてフレームメモリ（FM）に供給する。したがって、フレームメモリ（FM）には、最終的に隠面処理が施された
図形データが格納されることになり、この図形データを基いてディスプレイ装置（CRT）により可視的な表示を行なわせることができる。
上記の説明から明らかなように、ローカル指定による拡大処理、縮小処理、或は回転処理を施す場合には、セグメントメモリ（SBF）から読出す図形データを判別フラグに基いて選択するだけでよく、何ら図形分割処理を施すことなく、凸ポリゴンデータ、或は線分データのみをグラフィックパイプライン部に供給することができる。したがって、グラフィックパイプライン部において
は座標変換処理、クリップ処理、および凸ポリゴンのぬりつぶし処理を行なえばよくなり、ローカル処理が施された状態での図形表示速度を、従来例と比較して２桁程度向上させることができる。また、グラフィックパイプ
ライン部における処理を簡素化することができるのであるから、構成を簡素化することができ、全体としてコストダウンを達成することができる。
また、グラフィックパイプライン部における処理を高速化するために、メモリ管理プロセッサ（MMP）におけ(6)11る処理が複雑化し、この部分における所要時間が増加することは否めないのであるが、メモリ管理プロセッサ（MMP）における処理は上位プロセッサ（COM）からデー
タが供給された場合にのみ必要になるだけであり、ローカル処理としての拡大処理、縮小処理、或は平行移動処理を行なう場合にはメモリ管理プロセッサ（MMP）による処理は全く必要でないから、全体としてみれば、図形
表示速度を著しく向上させることができる。
さらに、CADシステム等に適用した場合においては、
表示図形の一部についてサイズ、形状等を変更する要求がかなり頻繁に発生する可能性があるが、このような要求に対応する新たなデータの入力は通常オペレータが１点ずつ行なうのであるから、メモリ管理プロセッサ（MMP）における処理所要時間がある程度長くなっても特に不都合は生じない。即ち、オペレータによるデータ入力
同士の時間間隔は図形表示所要時間と比較して著しく長いのであるから、この時間内にメモリ管理プロセッサ（MMP）により必要な図形分割処理を行なわせることは可能であり、セグメントメモリ（SBF）から凸ポリゴン
データ、或は線分データを読出してから実際に表示されるまでの所要時間を著しく短縮しておけば、オペレータから見た場合のリアルタイム性は十分である。具体的には、上記メモリ管理プロセッサ（MMP）において0.1秒程
度よりも短い処理所要時間が達成できれば上記リアルタ
イム性の達成には十分であるから、現状において汎用されているメモリ管理プロセッサ（MMP）で十分に達成可能である。
また、セグメントメモリ（SBF）には、ユーザレイヤとベーシックレイヤとが格納されているのであるから、
例えばスプライン曲面の変更を指示する場合には、上位プロセッサ（COM）から必要最小限の制御点の変更のみを指示すればよく、オペレータの操作を著しく簡素化することができる。即ち、分割図形データのみしか格納されていなければ、多数存在する各分割図形データに対して変更を指示しなければならないのに対して、上記実施例においては、分割図形データに対してではなく、元のスプライン曲面に対応する少数のデータのみを変更すべく指示を行なえばよく、指示された変更データに基いてメモリ管理プロセッサ（MMP）が必要なポリゴン分割を行なうので、オペレータの操作を著しく簡素化すること
ができる。

10

20

30

40

特許２５４５８８６
12
尚、上記メモリ管理プロセッサ（MMP）に組込まれるプログラムは当初高級言語（例えばＣ言語）で作成することが可能であり、デバッグ後、部分的にアセンブラ言語に変更することにより処理速度を著しく高速化することができるのみならず、ソフトウェアの開発工程を著しく低減することができる。
尚、この発明は上記の実施例に限定されるものではなく、例えば、別個に設けられたホストプロセッサからデータの供給を受けてグラフィック端末において図形表示のために必要な処理を施すラスタスキャン型３次元グラフィック・ディスプレイ装置に適用することが可能であるほか、ホストプロセッサとグラフィック端末とを一体化したラスタスキャン型３次元グラフィック・ディスプ
レイ装置に適用することが可能であり、その他、この発明の要旨を変更しない範囲内において種々の設計変更を施すことが可能である。
＜発明の効果＞
以上のようにこの発明は、メモリ管理プロセッサにおいてポリゴン分割を行なわせ、元の図形テデータと分割
図形データとをセグメントメモリに格納するようにしているので、グラフィックパイプライン部においてポリゴ
ン分割を行なわせる必要がなくなり、グラフィックパイ
プライン部における処理速度を著しく向上させることができ、特に、ローカル処理としての拡大処理、縮小処
理、平行移動処理等を行なわせる場合における表示速度を著しく向上させることができるとともに、グラフィックパイプライン部の構成、および処理を著しく簡素化することができるという特有の効果を奏する。
【図面の簡単な説明】
第１図はメモリ管理プロセッサの構成を示すブロック
図、第２図はラスタスキャン型３次元グラフィック・ディス
プレイ装置の構成を概略的に示すブロック図。
（１）……図形データ管理部、（２）……判別部、（３）……図形分割部、（４）……分割図形データ管理部、（MMP）……メモリ管理プロセッサ、（DSP）……画像処理プロセッサ、（MUL）……マトリクス処理モジュール、（CLIP）……クリッププロセッサ、（DPU）……描画プロセッサ

(7)

【第１図】

特許２５４５８８６

(8)

【第２図】

特許２５４５８８６