1【特許請求の範囲】【請求項１】直線発生手段（１）により生成されるアドレスにオフセット処理を施すことにより、表示可能な実スクリーン座標空間の原点を、直線発生手段（１）により生成可能なアドレスにより定まる仮想スクリーン座標空間の中央に位置させ、オフセット処理が施されたアドレスの上位ビットに基づいて表示すべきか否かを判別することを特徴とする図形クリップ方法。
【請求項２】直線発生手段（１）により生成されるアドレスにオフセット処理を施すことにより、表示可能な実 10スクリーン座標空間の原点を、直線発生手段（１）により生成可能なアドレスにより定まる仮想スクリーン座標空間の中央に位置させ、かつ実スクリーン座標空間に対応する座標空間にマスク・データを書き込んでおき、オフセット処理が施されたアドレスの上位ビットおよびマ2スク・データに基づいて表示すべきか否かを判別することを特徴とする図形クリップ方法。
【請求項３】直線発生手段（１）（1x）（1y）（1z）により生成されるアドレスにオフセット処理を施して、表示可能な実スクリーン座標空間の原点を、直線発生手段（１）（1x）（1y）（1z）により生成可能なアドレスにより定まる仮想スクリーン座標空間の中央に位置させる
オフセット手段（15）（16）（17）と、オフセット処理が施されたアドレスの上位ビットに基づいて表示すべきか否かを判別する判別手段（５）（11）（12）（13）（14）とを具備することを特徴とする図形クリップ装置。
【請求項４】直線発生手段（１）（1x）（1y）（1z）により生成されるアドレスにオフセット処理を施して、表示可能な実スクリーン座標空間の原点を、直線発生手段

(2)3（１）（1x）（1y）（1z）により生成可能なアドレスにより定まる仮想スクリーン座標空間の中央に位置させる
オフセット手段（15）（16）（17）と、マスク・データを格納するための、実スクリーン座標空間に対応する座標空間を有するマスク・データ格納手段（６）と、オフセット処理が施されたアドレスの上位ビットおよびマスク・データに基づいて表示すべきか否かを判別する判別手段（５）（11）（12）（13）（14）（18）（19）（20）（21）とを具備することを特徴とする図形クリップ装置。
【発明の詳細な説明】＜産業上の利用分野＞
この発明は図形クリップ方法およびその装置に関し、さらに詳細にいえば、直線発生器により順次生成されるアドレスに基づいて図形クリップを行なう新規な方法およびその装置に関する。
＜従来の技術、および発明が解決しようとする課題＞
従来からグラフィック・ディスプレイ装置においては、表示のための領域が予め定められているので、上位プロセッサから図形データが供給された場合に、上記予め定められている領域の内部に表示されるべき部分と残余の部分とを区分して、前者の部分のみを表示させるようにすることが必要であり、このような要求を満足させるためにクリップ機能を有している。また、最近のグラフィック・ディスプレイ装置において一般的に具備されているマルチ・ウィンドウ表示機能においても、ウィンドウ領域の内部に表示されるべき部分と残余の部分とを区分して、前者の部分のみを表示させるようにすることが必要であり、このような要求を満足させるためにもクリップ機能が具備されている。
従来からよく知られているクリップ機能は、例えば、２次元クリップであれば、表示のための矩形領域に対して、多角形の隣合う頂点が共に内部に位置するか、共に外部に位置するか、一方が内部、他方が外部に位置するかを判別する。そして、共に内部に位置する頂点により形成される線分についてはそのまま表示すべきことを指示し、共に外部に位置する頂点により形成される線分は表示しないことを指示し、一方が内部、他方が外部に位置する頂点により形成される線分は矩形領域の輪郭線との交点を算出して、交点と内部に位置する頂点により形成される線分のみを表示すべきことを指示する。そして、従来のグラフィック・ディスプレイ装置においては、上記一連の処理をクリップ処理専用のプロセッサにより行なっており、クリップ処理により得られた結果に基づいて補間演算等を行なって画像メモリに対する描画を行なうようにしている。
したがって、最も単純な矩形領域に基づくクリップ処理を行なう場合であってもプロセッサの処理負荷が大きくなり、処理速度を余り高めることができず、グロー・シェーディング処理を施す場合には、クリップ処理に伴な1020304050

特公平７−６９９７０4って輝度計算等も必要になるのであるから、処理負荷が一層大きくなり、処理速度が一段と遅くなってしまうという問題がある。具体的には、インデックス方式に基づくグロー・シェーディング処理を施すのであれば単にインデックス値を算出するだけでよいが、RGB方式に基づくグロー・シェーディング処理を施すのであれば、Ｒ値、Ｇ値およびＢ値を算出しなければならず、著しく処理負荷が大きくなってしまう。特に、同時表示可能な色数を増加させる必要がある場合にはRGB方式を採用せざるを得ず、必然的に描画速度が低下してしまうのである。
また、以上には矩形領域に基づくクリップ処理を行なう
場合についてのみ説明したが、マルチ・ウィンドウ表示を行なう場合には、種々の形状の領域に基づくクリップ処理を行なうことが必要になるのであるから、領域の複雑化に伴なって一層処理負荷が増大し、描画速度が著しく低下してしまう。
尚、３次元クリップを行なう場合には、クリップ処理を施すべき座標が増加するのであるから、処理負荷が増大し、描画速度を低下させることになってしまう。
＜発明の目的＞
この発明は上記の問題点に鑑みてなされたものであり、描画時に順次生成されるアドレスに基づいてクリップ処理を施すことにより描画速度の高速化を達成するとともに、クリップ処理のための専用プロセッサを省略することができる新規な図形クリップ方法およびその装置を提供することを目的としている。
＜課題を解決するための手段＞
上記の目的を達成するための、この発明の図形クリップ
方法は、直線発生手段により生成されるアドレスにオフセット処理を施すことにより、表示可能な実スクリーン座標空間の原点を、直線発生手段により生成可能なアドレスにより定まる仮想スクリーン座標空間の中央に位置させ、オフセット処理が施されたアドレスの上位ビットに基づいて表示すべきか否かを判別する方法である。
上記の目的を達成するための、他の発明の図形クリップ
方法は、直線発生手段により生成されるアドレスにオフセット処理を施すことにより、表示可能な実スクリーン座標空間の原点を、直線発生手段により生成可能なアドレスにより定まる仮想スクリーン座標空間の中央に位置させ、かつ実スクリーン座標空間に対応する座標空間にマスク・データを書き込んでおき、オフセット処理が施されたアドレスの上位ビットおよびマスク・データに基づいて表示すべきか否かを判別する方法である。
上記の目的を達成するための、この発明の図形クリップ
装置は、直線発生手段により生成されるアドレスにオフセット処理を施して、表示可能な実スクリーン座標空間の原点を、直線発生手段により生成可能なアドレスにより定まる仮想スクリーン座標空間の中央に位置させるオ
フセット手段と、オフセット処理が施されたアドレスの(3)5
上位ビットに基づいて表示すべきか否かを判別する判別手段と、表示すべきであると判別された画素のみを描画する描画制御手段とを具備している。
上記の目的を達成するための、他の発明の図形クリップ
装置は、直線発生手段により生成されるアドレスにオフセット処理を施して、表示可能な実スクリーン座標空間の原点を、直線発生手段により生成可能なアドレスにより定まる仮想スクリーン座標空間の中央に位置させるオ
フセット手段と、マスク・データを格納するための、実スクリーン座標空間に対応する座標空間を有するマスク・データ格納手段と、オフセット処理が施されたアドレスの上位ビットおよびマスク・データに基づいて表示すべきか否かを判別する判別手段と、表示すべきであると判別された画素のみを描画する描画制御手段とを具備している。
＜作用＞以上の図形クリップ方法であれば、直線発生手段により生成されるアドレスにオフセット処理を施して、表示可能な実スクリーン座標空間の原点を、直線発生手段により生成可能なアドレスにより定まる仮想スクリーン座標空間の中央に位置させるのであるから、オフセット処理が施されたアドレスの上位ビットのみに基づいて表示すべきか否かを判別することができ、表示すべきであると判別された場合にのみ描画を行なうだけで、クリップ処理が施された状態での図形描画を達成できる。
第３の発明の図形クリップ装置であれば、直線発生手段により順次生成されるアドレスに対してオフセット手段によりオフセット処理を施して、表示可能な実スクリーン座標空間の原点を、直線発生手段により生成可能なアドレスにより定まる仮想スクリーン座標空間の中央に位置させるので、オフセット処理が施されたアドレスの上位ビットのみに基づいて判別手段により簡単に表示すべきか否かを判別することができ、表示すべきであると判別された画素のみについて描画制御手段により描画するだけで、クリップ処理が施された状態での図形描画を達成できる。
第２の発明の図形クリップ方法であれば、第１の発明と同様に実スクリーン座標空間に基づく図形クリップ処理を達成することができ、しかも実スクリーン座標空間に対応する座標空間に書き込まれたマスク・データに基づいてさらに図形クリップ処理を施すのであるから、マルチ・ウィンドウ表示に伴なう任意の図形クリップ処理にも簡単に対処できる。特に、書き込まれるマスク・データの形状については何ら制約がないのであるから、所望の形状のウィンドウを簡単に設定できる。
第４の発明の図形クリップ装置であれば、第３の発明の図形クリップ装置にマスク・データ格納手段を付加するとともに、判別手段においてマスク・データをも考慮して表示すべきか否かを判別するだけで、実スクリーン座標空間の内部に位置し、かつマスク・データにより設定1020304050

特公平７−６９９７０6された領域内に位置する図形のみを描画することができ、任意のマルチ・ウィンドウ表示に簡単に対処できる。
＜実施例＞
以下、実施例を示す添付図面によって詳細に説明する。
第１図はこの発明の図形クリップ方法の一実施例を示す
フローチャートであり、ステップ において図形プリミティブ単位のプルーニング判定を行ない、ステップ において座標変換処理等が施された端点データを受け取り、ステップ において直線発生器（以下、DDAと称する）により補間演算を行なうことにより画素データを生成する。そして、ステップ において、生成された画素のアドレスに所定のオフセット値を加算することにより、表示可能な実スクリーン座標空間の原点を直線発生器により生成可能なアドレスにより定まる仮想スクリーン座標空間の中央に位置させ、ステップ において、オフセット値が加算されたアドレスの上位ビットのみに基づいて実スクリーン座標空間の内部か外部か、即ち、表示すべきか否かを判別し、表示すべきであると判別された場合にはステップ において画像メモリに対する書き込みを行なう。また、ステップ において表示すべきでないと判別された場合、またはステップ の処理を行なった場合には、ステップ において該当する線分の補間演算が終了したか否かを判別し、該当する線分の補間演算が終了したと判別された場合には、ステップ において全ての補間演算が終了したか否かを判別し、全ての補間演算が終了したと判別された場合にはそのまま一連の処理を終了する。上記ステップ において該当する線分の補間演算が終了していないと判別された場合には再びステップ の処理を行ない、ステップ において終了していない補間演算が存在すると判別された場合には、ステップ において次の線分に対応する端点データを受け取ってからステップ の処理を行なう。
尚、上記ステップ における判別は、判定のための基準データを予め設定しておき、基準データとの比較または論理演算を行なうことにより簡単に達成でき、大小判別等を行なう必要はない。
第２図は上記図形クリップ方法を概略的に説明する図であり、第２図（Ａ）に示す実スクリーン空間に対してＬで示す線分を描画する場合には、ステップ において、線分Ｌを構成する多数の画素データが順次生成される。
そして、ステップ において所定のオフセット値（DDAにより生成可能なアドレスの1/2の値）を加算することにより、実スクリーン座標空間の原点を、DDAにより生成可能なアドレスに基づいて定まる仮想空間（第２図（Ｂ）参照）の中央に位置させる。但し、上記加算動作に変えて、最上位ビットのみを反転させる論理演算を行なってもよい。したがって、ｘ座標およびｙ座標の最上位ビットが共に 1"の範囲のみに実スクリーン座標空間が存在する。そして、DDAが16ビットのアドレスを生成(4)7するとともに、実スクリーン座標空間が1K×2Kである場
合には、最上位ビットを除く上位５ビットおよび４ビットが全て 0"の範囲が実スクリーン座標空間である。
次いで、ステップ において、一方のアドレスの上位６ビットが 100000"であり、かつ他方のアドレスの上位５ビットが 10000"であるか否かを判別するだけで、実スクリーン座標空間に位置する画素であるか否かを判別することができ、この判別結果に基づいて図示しない画像メモリに対する書き込みを制御するだけで簡単にクリップ処理を施した状態の図形を描画することができる。
尚、以上には２次元クリッピングを行なう場合についてのみ説明したが、３次元クリッピングを行なう場合にも簡単に適用できることは勿論である。
＜実施例２＞
第３図はこの発明の図形クリップ方法の他の実施例を示
すフローチャートであり、第１図の実施例と異なる点
は、初期設定として第４図に示すように、実スクリーン座標空間に対応するワーキング・プレーンにクリップ・ウィンドウを描画しておくステップ、第１図のステップとステップ との間において、ワーキング・プレーンの描画されたクリップ・ウィンドウの範囲内であるか否かを判別し、クリップ・ウィンドウの範囲内であると判別された場合にのみステップ の処理を行なうステップが付加された点である。
したがって、この実施例の場合には、実スクリーン座標空間内の画素であっても、クリップ・ウィンドウの内部か否かに基づいて描画すべきか否かが判別されるので、クリップ・ウィンドウに基づくクリップ処理を簡単に達成することができる。また、クリップ・ウィンドウはワーキング・プレーンに書き込んでおくだけでよいから、任意の形状のクリップ・ウィンドウを設定しておくことが簡単にでき、従来のマルチ・ウィンドウ機能のようなクリップ・ウィンドウの形状の制約を排除することができる。
＜実施例３＞
第５図はこの発明の図形クリップ装置の一実施例を概略的に示すブロック図である。
座標変換等が施された端点データに基づいて補間演算を行ない、順次画素データを生成するDDA（１）と、DDA（１）により生成されるアドレスに基づいてダブル・バッファ・メモリ制御信号を生成する複数個のタイミング制御回路（２）と、DDA（１）により生成されるカラー・データを一時的に保持する複数個のダブル・バッファ・メモリ（３）と、各ダブル・バッファ・メモリ（３）の内容が書き込まれる画像メモリ（４）と、DDA（１）により生成されるアドレスの上位ビットに基づいて各ダブル・バッファ・メモリ（３）に供給する描画許可信号を生成する判別手段としての描画制御回路（５）とを有している。
上記描画制御回路（５）は、例えば第６図に示すよう1020304050

特公平７−６９９７０8に、ｘ座標用のDDA加算器（1x）から出力される16ビットのｘ座標値の上位５ビットが供給されるｘコンパレー
タ（11）と、ｙ座標用のDDA加算器（1y）から出力される16ビットのｙ座標値の上位６ビットが供給されるｙコンパレータ（12）と、ｚ座標用のDDA加算器（1z）から出力される24ビットのｚ座標値の上位８ビットが供給されるｚコンパレータ（13）と、各コンパレータ（11）（12）（13）から出力される比較結果信号を入力として描画許可信号を生成するANDゲート（14）と、上記各コンパレータに供給される上位ビットのうち、最上位ビットのみを反転させるオフセット手段としてのビット反転回路（15）（16）（17）を有している。尚、上記各コンパレータ（11）（12）（13）には、それぞれ基準データとして 10000"、 100000" 10000000"が供給されている。
上記の構成の図形クリップ装置の動作は次のとおりである。
DDA（１）により補間演算を行なうことにより、ｘ座標値、ｙ座標値、ｚ座標値およびカラー・データで構成される画素データが順次生成される。そして、上記ｘ座標値、ｙ座標値およびｚ座標値は全てのタイミング制御回路（２）に供給され、各タイミング制御回路（２）は各座標値に基づいて対応するダブル・バッファ・メモリの選択、切替え制御等を行なうための制御信号を生成する。また、上記ｘ座標値、ｙ座標値およびｚ座標値の上位ビットがビット反転回路（15）（16）（17）により最上位ビットのみを反転された状態でそれぞれ対応するコンパレータ（11）（12）（13）に供給され、対応する基準データと比較される。そして、全てのコンパレータ（11）（12）（13）から一致信号が出力された場合にANDゲート（14）から描画許可信号が出力され、逆に、何れかのコンパレータから不一致信号が出力された場合にANDゲート（14）か描画禁止信号が出力される。
したがって、DDA（１）により生成されるアドレスが実スクリーン座標空間に含まれる場合には、全てのコンパレータ（11）（12）（13）が一致信号を出力するのでANDゲート（14）から描画許可信号を出力する。この状態において、DDA（１）から出力されるアドレスに基づいてタイミング制御回路（２）が該当するダブル・バッフ
ァ・メモリ（３）を選択するので、DDA（１）により生成されるカラー・データがダブル・バッファ・メモリ（３）を介して画像メモリ（４）に書き込まれる。
逆に、DDA（１）により生成されるアドレスが実スクリーン座標空間の外である場合には、少なくとも１つのコンパレータが不一致信号を出力するので、ANDゲート（14）が描画禁止信号を出力し、ダブル・バッファ・メモリを通しての画像メモリ（４）へのカラー・データの書き込みを禁止する。
この結果、実スクリーン座標空間に含まれる画素のみが画像メモリに書き込まれ、他の画素は書き込まれないの

(5)9で、画像メモリ（４）に対するカラー・データの書き込みとクリップ処理とが同時に達成される。即ち、従来のグラフィック・ディスプレイ装置において必須とされていたクリップ専用のプロセッサを省略できるので構成を簡素化でき、しかも描画禁止時にはカラー・データをダブル・バッファ・メモリに書き込まないようにすることにより、全体として著しく高速化できることになる。
尚、この実施例においては、各DDA加算器から出力されるアドレスの最上位ビットを反転させるようにしているが、DDA（１）に供給される端点のアドレスの最上位ビットを予め反転させておくことも可能である。
＜実施例４＞
第７図はこの発明の図形クリップ装置の他の実施例を示すブロック図であり、第５図の実施例と異なる点は、マスク・データ格納手段としての、実スクリーン座標空間に対応するワーキング・プレーン（６）を設け、このワーキング・プレーン（６）にクリップ・ウィンドウを予め描画しておく点およびワーキング・プレーン（６）からの読み出しデータおよび上記ANDゲート（14）からの出力信号を入力として描画許可信号を生成するANDゲート（18）を設けた点のみである。尚、ワーキング・プレーン（６）に対する描画回路も必要であるが、従来公知の書き込み回路を使用できるので、図示していない。
したがって、この実施例の場合には、ANDゲート（14）により実スクリーン座標空間の内部の画素であるか否かを示す信号が出力されるが、この信号とワーキング・プレーン（６）からの読み出し信号とを入力とするANDゲート（18）からの出力信号に基づいて描画許可または描画禁止が指示されることになる。したがって、最終的に、ワーキング・プレーン（６）に描画されたクリップ・ウィンドウの内部の画素のみが画像メモリ（４）に描画される。また、以上の説明から明らかなように、ワーキング・プレーン（６）に描画されるクリップ・ウィン
ドウの形状は自由に設定できるのであるから、マルチ・ウィンドウ表示に簡単に対応できる。
＜実施例５＞
第８図はこの発明の図形クリップ装置のさらに他の実施例を示すブロック図であり、第７図の実施例と異なる点
は、ANDゲート（18）を省略し、ダブル・バッファ・メモリに含まれている軌跡レジスタ（19）の内容とワーキング・プレーン（６）からの読み出しデータを保持する
リード・レジスタ（20）の内容とに基づいてビット単位で論理積演算を行なう論理積演算回路（21）を設けた点である。尚、ANDゲート（14）からの出力信号は軌跡レジスタ（19）に対する書き込みを制御するために使用される。また、クリップ・ウィンドウを描画するデータの種類によっては、リード・レジスタ（20）の内容を反転回路により反転させて論理積回路に供給する。また、（22）は論理積演算結果に基いて書き込み画素を選択するセレクタ、（23）は双方向バッファである。

1020304050

特公平７−６９９７０10したがって、この実施例の場合には、実スクリーン座標空間の内部において、画素単位ではなく、ダブル・バッファ・メモリ（３）の容量に基づいて定まる複数画素単位で描画可能か否かを判別できるので、全体としてより一層高速化できる。
尚、この発明は上記の実施例に限定されるものではなく、例えば、ダブル・バッファ・メモリ（３）の数を１つにし、タイミング制御回路（２）を省略することが可能であるほか、この発明の要旨を変更しない範囲内において種々の設計変更を施すことが可能である。
＜発明の効果＞
以上のように第１の発明は、図形描画動作と並行して表示可能領域に基づくクリップ処理を行なうことができ、クリップ処理後に図形描画動作を行なう場合と比較して著しく処理を高速化でき、しかも判別処理を簡素化できるという特有の効果を奏する。
第２の発明は、表示可能領域内の所望箇所に所望形状のクリップ・ウィンドウを設定することができ、簡単にマルチ・ウィンドウ処理に対処でき、しかも判別処理を簡素化できるという特有の効果を奏する。
第３の発明は、図形描画動作と並行して表示可能領域に基づくクリップ処理を行なうことができ、クリップ処理後に図形描画動作を行なう場合と比較して著しく処理を高速化できるとともに、クリップ専用のプロセッサを省略でき、しかも判別手段を簡単化できるという特有の効果を奏する。
第４の発明は、表示可能領域内の所望箇所に所望形状のクリップ・ウィンドウを設定することができ、簡単にマルチ・ウィンドウ処理に対処でき、しかも判別手段を簡単化できるという特有の効果を奏する。
【図面の簡単な説明】
第１図はこの発明の図形クリップ方法の一実施例を示す
フローチャート、
第２図は第１図の図形クリップ方法を概略的に説明する
図、第３図はこの発明の図形クリップ方法の他の実施例を示
すフローチャート、第４図はワーキング・プレーンに対するクリップ・ウィンドウ描画例を示す図、第５図はこの発明の図形クリップ装置の一実施例を概略的に示すブロック図、第６図は描画制御回路の一例を示すブロック図、
第７図はこの発明の図形クリップ装置の他の実施例を示
すブロック図、第８図はこの発明の図形クリップ装置のさらに他の実施例を示すブロック図。
（１）……DDA、（５）……判別手段としての描画制御回路、（６）……マスク・データ格納手段としてのワーキング・プレーン、

(6)特公平７−６９９７０

11
12（1x）（1y）（1z）……DDA加算器、＊ （15）（16）（17）……オフセット手段としてのビット（11）……ｘコンパレータ、（12）……ｙコンパレー
反転回路、
タ、（18）……ANDゲート、（19）……軌跡レジスタ、（13）……ｚコンパレータ、（14）……ANDゲート、 ＊（20）……リード・レジスタ、（21）……論理積回路
【第１図】

【第４図】

(7)

【第２図】

【第６図】

特公平７−６９９７０

(8)

【第３図】

特公平７−６９９７０

(9)

【第５図】

特公平７−６９９７０

(10)

【第７図】

特公平７−６９９７０

(11)

【第８図】

特公平７−６９９７０