システム･デザイン･フォーラム2012

LPB相互設計セミナー
競争力を創出する
LPB標準フォーマットの流通と活用～EDAツールのデモとユーザによる活用方法の議論～

日時：2012年 11月 15日（木） 15:45～17:00
場所：パシフィコ横浜 アネックスホール F201

LLPB
B

Copyright© JEITA EDA-TC LPB-WG All Rights Reserved 20122012/11/15

Page1

図1 出演者紹介
出演者氏名

会社名･所属･役職

福場 義憲

JEITA EDA技術専門委員会 LPB相互設計WG 主査（株）東芝 セミコンダクター＆ストレージ社
アナログ･イメージングIC事業部設計技術開発部
設計インフラ技術担当参事

冨島 敦史

JEITA EDA技術専門委員会 LPB相互設計WG 広報SWG 主査（株）東芝 セミコンダクタ＆ストレージ社
アナログ･イメージングIC事業部設計技術開発部
設計インフラ技術担当 主務

中川 祐之

JEITA EDA技術専門委員会 LPB相互設計WG フォーマットSWG 主査
富士通VLSI（株）ASIC･COT開発統括部 第３設計部 プロジェクト課長

金子 俊之

トッパンNECサーキットソリューションズ 管理本部設計部マネージャー

林 靖二

キヤノン株式会社 生産技術研究所 実装技術第３研究室 主任研究員

古賀 一成(株)図研 技術本部 ELNセクション チーフ・エンジニア

村田 洋(株)ジェム・デザインテクノロジーズ 代表取締役

門田 和博

ステイシフト株式会社 技術部 シニア・テクニカルマーケティング＆エンジニア

LLPB
B

Copyright© JEITA EDA-TC LPB-WG All Rights Reserved 20122012/11/15

Page2

図2-1 LPB相互設計型フロー（従来型 設計）
LSI設計

PKG設計

（LPB相互設計型設計）

Board設計

LSI設計

構想設計

詳細設計
詳
細設
計

手間がかかるセットアップ・モデル化

構
想設
計

材料･製造ルール選択
DesignDesignDesignセットアップ・モデル化
SimDR（分析･フィードバック）

詳
細設
計

Design

設計期間短縮DesignDesignセットアップ・モデル化
Sim

Model入手性 難Sim

PKG設計 Board設計

DR（分析･フィードバック）

DR（分析･フィードバック）■LSI-Package-Board間、設計‐解析間の情報流通を円滑にし、設計期間短縮を実現する

LLPB
B

Copyright© JEITA EDA-TC LPB-WG All Rights Reserved 20122012/11/15

Page3

■ JEITA LPB標準フォーマット

図2-2 JEITA LPB標準フォーマットJEITA LPB標準フォーマットとして５つのファイルと用語集を策定
１．プロジェクト管理
２．ネットリスト
３．コンポーネント
４．デザインルール
５．ジオメトリ
６．用語集（M-Format） Management（N-Format） Netlist（C-Format） Component（R-Format） Design-Rule（G-Format） Geometry

１．プロジェクト管理
２．ネットリスト
６．用語集

５．ジオメトリ３．コンポーネント

解析

４．デザインルール

N-Format、G-FormatはそれぞれVerilog-HDL、XFLを流用し、それ以外は独自フォーマットを作り、XMLで表現。

LLPBBCopyright© JEITA EDA-TC LPB-WG All Rights Reserved 20122012/11/15

Page4

ＬＰＢ相互設計ＷＧ Ｗｅｂ紹介

図2-3 LPB相互設計WG ホームページ

LPB相互設計のwebページから、標準フォーマット Ver2.0を公開
http://www.jeita-edatc.com/wg_lpb/home/lpb.html

LLPB
B

5
Copyright© JEITA EDA-TC LPB-WG All Rights Reserved 20122012/11/15

Page5

■ ＥＤＳフェア(2011年11月１7日）で発表

図2-4 EDS Fair 2011Nov で事例発表

ＬＰＢメンバーによる設計事例
従来方式とLPBフォーマット方式、それぞれで実際に設計することで比較■従来方式担当

Chip A

キヤノン

DDRをモチーフとして設計■LPB方式担当
・Chip A
LSI: ｿﾆｰ
ﾊﾟｯｹｰｼﾞ ： 富士通
ﾘｺｰ

Chip B

・Chip B
LSI: 東芝
ﾊﾟｯｹｰｼﾞ ： 図研・ボード： ﾄｯﾊﾟﾝNECﾊﾟﾅｿﾆｯｸ・検証： ﾃﾞﾝｿｰ

LLPB
B

ＬＰＢフォーマットで仕様書やり取り

ＬＰＢ標準フォーマットを適用することのメリットを確認。
Copyright© JEITA EDA-TC LPB-WG All Rights Reserved 20122012/11/15

Page6

図2-5 EDS Fair 2011Nov 終了時の課題

EDAベンダ『使ってくれるならツール作る』

設計者『ツールがあれば使う』

LPB標準フォーマット普及における問題点⇒ 対応するツールがない

LLPB
B

Copyright© JEITA EDA-TC LPB-WG All Rights Reserved 20122012/11/15

Page7

図2-6 現在の課題

EDAベンダ設計者『ツール作りました』『データはどうやって入手するんだ？』

図研様、Nimbic様
GEMDesign様

LSI
PackageBoard

標準フォーマットに対応するEDAが現れ始めた⇒どうやって使っていくのか？

LLPB
B

Copyright© JEITA EDA-TC LPB-WG All Rights Reserved 20122012/11/15

Page8

図2-7 JEITA LPB標準フォーマット概要
フォーマット名概要

プロジェクト管理

・各フォーマットの対応付け（M-Format）

・更新状況の把握

流通している既存フォーマットを調査した

・関連ファイルとの対応付け

結果、独自とした

ネットリスト・接続状況を明確にする

Verilog-HDL（既存）（N-Format）

・信号、電源GNDを表現する

コンポーネント・端子情報の定義（C-Format）

・制約事項の定義

流通している既存フォーマットを調査した

・設計状況の提示

結果、独自とした

デザインルール・テクノロジの定義

XML（独自）（R-Format）

・製造製ルールの定義

流通している既存フォーマットを調査した

・解析条件セットアップ

結果、独自としたジオメトリ

・設計結果を解析に渡す

アパッチ：XFL Ver1.0（既存）（G-Format）

物理情報

LLPB
B

フォーマットの書式
XML（独自）設計各部の履歴

ネット接続表現＋ＶＧ

電源GND端子を追加

XML（独自）部品・制約・端子設計ルール・材料特性解析用形状データ

現時点で公開を認められたフォーマット
アパッチ殿からドネーション頂いています。

9Copyright© JEITA EDA-TC LPB-WG All Rights Reserved 20122012/11/15

Page9図3-1 Tool紹介（GEM design）
構想設計専用ツール

製品仕様、性能、コストターゲット

 ライブラリレス
 超階層設計

LSI設計

R,C,Gフォーマットの入出力をサポート
 デザインルール一発設定(R-in) 構想段階SI/PI解析を支援 (G-out) 詳細ツールとの連携強化(C-out) 貴社独自のフロー構築を支援(R,G,C各in/out)

PKG設計

Board設計

材料･製造ルール選択

Rfmt
構
想設
計

ラフ設計

ラフ設計

ラフ設計

セットアップ・モデル化
Sim

Gfmt

DR（分析･フィードバック）

Cfmt

詳
細設
計

I/O配置配線

Cfmt

パターン設
計

Cfmt

パターン設
計

セットアップ・モデル化
Sim
DR（分析･フィードバック）

LLPBB

Copyright© JEITA EDA-TC LPB-WG All Rights Reserved 20122012/11/15

Page10図3-2 Tool紹介（Zuken）
CR-8000 Design Force - ＬＳＩ/ＰＫＧ/ＰＣＢ全体協調設計環境

 SoC/PKG協調設計
 混在テクノロジによるマルチオブジェクト階層設計
 ３次元実装による大規模複合デバイス設計
 あらゆる設計プロセスに対応 システム視点での信号のトレーサビリティ

LLPB
B

Copyright© JEITA EDA-TC LPB-WG All Rights Reserved 20122012/11/15

Page11

図3-3 Tool紹介（Nimbic）
nWave

nApex

nVolt

nCloud• M,G-Formatサポートにより容易に協調設計モデルを作成・解析
LSI設計

PKG設計

Board設計

材料･製造ルール選択
構想設
計

ラフ設計

ラフ設計

ラフ設計

セットアップ・モデル化
SimDR（分析･フィードバック）

詳
細設
計

I/O配置配線パターン
設計

パターン
設計セットアップ・モデル化
SimDR（分析･フィードバック）

LLPB
B

Copyright© JEITA EDA-TC LPB-WG All Rights Reserved 20122012/11/15

Page12

図3-3 Tool紹介（Nimbic）
Importダイアログから容易にLPBフォーマットをImportして解析モデル作成・解析 特徴––––

Package/PCB特性解析に特化した3D電磁界解析ツール
独自の高速境界要素法による高速な大規模モデルの解析
3D電磁界ソルバにより、BGA, Bondwire, リードフレームの解析も可能
Cloud Computingによる大規模モデルの超高速解析

LLPB
B

Copyright© JEITA EDA-TC LPB-WG All Rights Reserved 20122012/11/15

Page13

付録A 冊子図1：JEITA LPB標準フォーマットLLPB
B

Copyright© JEITA EDA-TC LPB-WG All Rights Reserved 20122012/11/15

Page14

付録B 冊子図2：LPB-WGによる設計事例
構想設計

Chip A

詳細設計

Chip B

LLPB
B

Copyright© JEITA EDA-TC LPB-WG All Rights Reserved 20122012/11/15

Page15

付録C 冊子図3：LPB標準フォーマットによる効果

従来型個別設計
製品仕様、性能・コストターゲット 製品仕様、性能・コストターゲット

設計検討でコスト･性能最適化

材料・設計ルール選択

設計時
間

設計入力情報：ネットリスト、物理特性、＋コスト＆性能最適化工程

設計準備すり合わせ
ＬＳＩ
個別設計

ＬＳＩ

パッケージ

パッケージ

ボード

ボード

作業時間61％削減
待ち時間2週間以上削減

設計結果物理情報
モデル化
シミュレーション
分析・フィードバック

LLPB
B＋一発動作確認工程
コスト・性能競争力向上
早期市場投入動作品質向上Copyright© JEITA EDA-TC LPB-WG All Rights Reserved 2012

検証時間を増やして品質向上

2012/11/15

Page16

付録D 冊子図4：LPB標準ﾌｫｰﾏｯﾄを使った構想設計環境
全体構想設計ネットリストネットリストネットリスト

パッケージボード

統合ネットリスト
階層定義

LSI

設計制約
層構造
材料特性

LPB
フォーマット

全体最適化
全体機能検証
全体LVS

全体最適化
フィードバック
形状
SI

統合検証
PIEMI

LLPB
B

Copyright© JEITA EDA-TC LPB-WG All Rights Reserved 20122012/11/15

Page17

付録E 冊子図5：LPB標準フォーマットが使われる場所

セット

半導体

C-Format
LSI設計

CAD

EDA

CAE

C-Format
PWB設計
G-Format

組立Glossary

Project Management (M-Format)
ＰＷＢ
ルール

ＰＫＧ基板
ルール

部品、コネクタ、ソケットボンディン
グルール

R-Format

R-Format

C-Format

R-Format

材料

LLPB
B

N-Format
回路
C-Format
PKG設計
G-Format
SI/PI/EMI/熱基板
設計

部品

Copyright© JEITA EDA-TC LPB-WG All Rights Reserved 20122012/11/15

Page18