128Mx72bits
DDR SDRAM Buffered DIMM

SanMax Technologies Inc.

SMD-1G48W
DESCRIPTION
ＳＭＤ−１Ｇ４８W は、５１２ＭビットＤＤＲ・ＤＲＡＭ（64M x 8bit）を１８個搭載した１２８Ｍｘ７２
ビットＤＤＲ・ＤＲＡＭモジュールです。

FEATURES・ １８４ピン・デュアル・インライン・メモリ・モジュール（ピン・ピッチ 1.27ｍｍ）
・ 基板高 １.２５ （３０．０ｍｍ）
・ ＣＬ−ｔＲＣＤ−ｔＲＰ=３−３−３（ＰＣ３２００）、２.５−３−３（ＰＣ２７００／ＰＣ２１００）
・ ２．６Ｖ±０．１Ｖ単一電源（ＰＣ３２００）、２．５Ｖ±０．２Ｖ（ＰＣ２７００／ＰＣ２１００）
・ ８，１９２リフレッシュ／６４ｍｓ
・ ＳＳＴＬ＿２コンパチブル
・ /ＣＡＳレイテンシー３.０，２.５，２.０クロックプログラマブル（ＰＣ３２００）・〃

２.５，２.０クロックプログラマブル（ＰＣ２７００／ＰＣ２１００）

・ ２バンク構成・ バッファードタイプ・ＥＣＣ・ シリアルＰＤ・ 接続端子：電解金メッキ（ｔ≧０．７６μｍ）

Outline Drawing
5.256 (133.50).125 (3.175)
TYP.

5.244 (133.20).079 (2.00) R(4x)
1.205 (30.61)
1.195 (30.35).098 (2.50) D(2x).700 (17.78)
TYP.

.091 (2.30) TYP.
.035 (0.90) R

PIN 1.050 (1.27)
TYP.

.091 (2.30)
TYP.

.040 (1.02)
TYP.

.394 (10.00)
TYP.

.250 (6.35) TYP.

2.55 (64.77)

1.95 (49.53)

PIN 924.750 (120.65)

PIN 93

PIN 184

NOTE: 1. All dimensions in inches (millimeters) MAX or typical where noted.
MIN-1-.054 (1.37).046 (1.17)

SMD-1G48W

SanMax Technologies Inc.

Functional Block Diagram/RCS1/RCS0.

DQS0DM0
DQ0DQ1DQ2DQ3DQ4DQ5DQ6DQ7DMI/O 0I/O 1I/O 2I/O 3I/O 4I/O 5I/O 6I/O 7.

DQS4DM4/CSDQS

D0DMI/O 0I/O 1I/O 2I/O 3I/O 4I/O 5I/O 6I/O 7/CS

DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39DMI/O 0I/O 1I/O 2I/O 3I/O 4I/O 5I/O 6I/O 7DQ40
DQ41
DQ42
DQ43DQ44DQ45DQ46
DQ47DMI/O 0I/O 1I/O 2I/O 3I/O 4I/O 5I/O 6I/O 7DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55DMI/O 0I/O 1I/O 2I/O 3I/O 4I/O 5I/O 6I/O 7DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63DMI/O 0I/O 1I/O 2I/O 3I/O 4I/O 5I/O 6I/O 7DQS

D9DQS/CSDMI/O 0I/O 1I/O 2I/O 3I/O 4I/O 5I/O 6I/O 7D4/CSDQS

D13DQS5DM5DQS1DM1DQ8DQ9DQ10DQ11DQ12DQ13DQ14DQ15DMI/O 0I/O 1I/O 2I/O 3I/O 4I/O 5I/O 6I/O 7/CSDQS

D1DMI/O 0I/O 1I/O 2I/O 3I/O 4I/O 5I/O 6I/O 7/CSDQS

D10DQS/CSDMI/O 0I/O 1I/O 2I/O 3I/O 4I/O 5I/O 6I/O 7D5/CSDQS

D14DQS6DM6DQS2DM2DQ16DQ17DQ18DQ19DQ20DQ21DQ22DQ23DMI/O 0I/O 1I/O 2I/O 3I/O 4I/O 5I/O 6I/O 7/CSDQS

D2DMI/O 0I/O 1I/O 2I/O 3I/O 4I/O 5I/O 6I/O 7/CSDQS

D11DQS/CSDMI/O 0I/O 1I/O 2I/O 3I/O 4I/O 5I/O 6I/O 7D6/CSDQS

D15DQS7DM7DQS3DM3DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31DM
I/O 0I/O 1I/O 2I/O 3I/O 4I/O 5I/O 6I/O 7CB0CB1CB2CB3CB4CB5CB6CB7DMI/O 0I/O 1I/O 2I/O 3I/O 4I/O 5I/O 6I/O 7DQS8DM8/CSDQS

D3DMI/O 0I/O 1I/O 2I/O 3I/O 4I/O 5I/O 6I/O 7/CS

DQS

D12/CSDQS

DMI/O 0I/O 1I/O 2I/O 3I/O 4I/O 5I/O 6I/O 7D7/CS

DQS

D16Seri al PD/CSDQS

D8DM
I/O 0I/O 1I/O 2I/O 3I/O 4I/O 5I/O 6I/O 7/CS

DQS

SCL
WP

D17VDDSPD
VDDQ
VDD
VREF
VSS/CS0/CS1BA0-BA1A0-A12/RAS/CASCKE0CKE1/WEREGPCK/RCS0 -->/CS0 : SDRAMs D0-D8/RCS1-->/CS1 : SDRAMs D9 - D17
RBA0-RBA1--> : BA0-BA1:SDRAMs D0-D17
RA0 -R A12 -->A0 - A12 : SDRAMs D0 - D17/RRAS --> /RAS : SDRAMs D0 - D17/RCAS --> /CAS : SDRAMs D0 - D17
RCKE0 --> CKE : SDRAMs D0 - D8
RCKE1 --> CKE : SDRAMs D9-D17/RWE --> /WE : SDRAMs D0 - D17/RESET/PCKCK0, /CK0 --------- PLL** Wire per clock loading table/wiring diagrams-2-VDDID

A0A1A2SA0

SA1SA2.

.

=.
.
=.... .
..
= =SDASPD
D0 - D17
D0 - D17
D0 - D17
D0 - D17

Strap:see Note 4

Notes:
1. DQ-to-I/O wiring may be changed within a byte
2. DQ/DQS/DM/CKE/S relationships must bemaintained as shown.
3. DQ/DQS resistors should be 18 Ohms.
4. VDDID strap connections(for memory device VDD, VDDQ);
Strap out :(open) : VDD=VDDQStrap In (Vss) : VDD=VDDQ
5. /RS0 and /RS1 alternate btw the back and front sides of the DIMM
6. Address and control resistors should be 22 Ohms