窒化ガリウム(GaN)パワーデバイス実現に向けての要素技術を開発
名古屋大学未来材料・システム研究所の加地 徹 特任教授らの研究グループは、文部科学省「省エネルギー社会の実現に資する次世代半導体研究開発」事業において、以下の研究成果をおさめました。
１．縦型 GaN パワーデバイスの低抵抗なゲート構造を形成するための低ダメージ溝（トレンチ）加工技術を開発したこと。
２．GaN パワーデバイスに使用する高性能ゲート絶縁膜注 1)を開発したこと。
本研究では、GaN 基板上の GaN デバイス(GaN on GaN デバイス)の社会実装を加速するために、デバイス要素技術の確立とその低コスト化を目指しており、これまでの取り組みで、その基礎技術が構築できました。
これらの研究成果の２．で記載の詳細は、6 月開催の国際会議「ICMOVPE2018」で報告を予定しています。
この研究は、平成 28 年度から始まった文部科学省『省エネルギー社会の実現に資する次世代半導体研究開発』の支援のもとで行われたものです。

【ポイント】
1． トレンチ注 2)形成のためのドライエッチング注 3)において、ダメージのないトレンチ加工を実現しました。これまでは加工面のダメージが大きいものの、早いエッチング速度を有するという加工条件に加えて、低い電力による加工条件でダメージ層を除去し、最後に低温度のアニール注 4)処理を組み合わせることにより実現したものです。
2． ゲート絶縁膜に要求される条件を高いレベルで満たすことを確認しました。従来の絶縁膜であった SiO2 と Al2O3 の長所を融合、短所を補い合うことを目的に両者を組み合わせた AlSiO 膜を、原子層堆積法注 5)を用いて Al と Si の組成と膜厚を制御して成膜し、さらに高温アニール処理を施すことで、高性能なゲート絶縁膜を形成できることを確認しました。

【研究背景と内容】
１． 縦型 GaN パワーデバイス用トレンチ加工技術の開発（実施機関：名古屋大学、協力機関：㈱アルバック）
本研究は、図１に示す縦型 GaN パワーデバイスのトレンチゲート構造の形成方法に関する研究です。ドライエッチング法を用いるトレンチ加工の課題は、トレンチ形状の制御と加工途中に表面に形成されるダメージ層の除去にあります。
トレンチ形状は、トレンチ底部の角度が鋭角であると、角部に電界が集中してデバイスが破壊されるため、鋭角でなく丸形状にすることが必要です。そのため、本研究ではエッチング条件を最適化してトレンチ形状を制御し、丸形状にすることに成功しました（図２）。
しかし、このようなトレンチ加工を行うと、表面にダメージ層が残ります。トレンチ側壁は電子の流れる通り道（チャネル）としての役割を担うため、もし、その表面にダメージが入っていると、チャネル移動度
注 6)の低下など、デバイス性能を著しく劣化させます。そこで、エッチングによって形成されたダメージ層を除去する手法も開発しました（図３）。
まず、通常の速度でトレンチ形成を行い、次にエッチング速度の低い条件で、前工程で入ったダメージ層を除去します。ダメージ層の除去は、加工ダメージが非常に入りにくい超低速加工で行うことがポイントです。しかし、それでも若干のダメージが表面に残るため、最終工程において 400℃でアニールすることで表面のダメージを完全に除去します。
その効果を調べた結果を図４に示します。図４では加工面にショットキーダイオード 注 7)を形成して、そのリーク（漏れ）電流から表面のダメージを評価しています。加工電力 60W では表面のダメージが

図１ 縦型 GaN パワーデバイスの構

図２

造の概念図

トレンチ形状の違い。底部の角の角度を丸くするよう制御

マスク

欠陥
高速エ ッ チン グで
ト レ ン チ形成
(60W , 13 μm /h )N 2 中、 400℃
低速エ ッ チン グででア ニール
ダメ ージ層除去(5W → 2.5W , 0.15 μm /h )図３ 加工表面にエッチングダメージのないトレ
ンチ加工プロセス
図４

エッチング表面に形成したショットキーダイオードのリーク電流の比較

大きく、リーク電流が多いのに比較し、図３のプロセスを経たものでは、リーク電流が加工前と同等、すなわち加工ダメージが完全に除去されたことを示しています。
２．高性能ゲート絶縁膜の開発 （実施機関：、名古屋大学、㈱豊田中央研究所）
ゲート絶縁膜の形成技術は、前項のトレンチ加工と並んで縦型 GaN パワーデバイスのゲート構造を形成する重要な要素技術です。高性能ゲート絶縁膜には、１）界面準位密度注 8)が低いこと、２）電子に対する大きな障壁注 9)を持つこと、３）非晶質であること、４）リーク電流が小さいこと、５）絶縁破壊電界注 10)が高いこと、６）長寿命であること、７）誘電率が大きいこと、の 7 つの要求性能を満足させる必要があります。
本研究では、これらの項目を高いレベルで満足させるゲート絶縁膜の開発を行いました。SiO2 および Al2O3 は、障壁の高さが他の材料と比較して高く、有力な候補となりますが、一方、SiO2、Al2O3 単独
ではそれぞれ、比誘電率が低い、結晶化温度が低いという短所があり、要求条件を十分に満たせません。しかし、これらの短所はお互い重なっていないため、それらを複合し短所を補なうために、SiO2、Al2O3 の混合膜を検討しました。
作製方法は、原子層堆積法注 5)を用い 1nm 以下の原子層レベルの SiO2、Al2O3 を交互に積層し、最後に高温の熱アニールにより焼き締めを行っています（図５）。
積層膜ではありますが、堆積後、すでに Si と Al がランダムにまじりあう非晶質状態であることが確認できました。また、Al と Si の組成は、堆積時の SiO2、Al2O3 の膜厚の比によって制御できることを確認しています。以下、堆積膜を AlSiO 膜と呼びます。AlSiO 膜を堆積し、950℃のアニール後、要求項目について評価しました。その結果、要求項目を高いレベルで満足させることを確認しました。
例えば、GaN との界面面準位密度は、AlSiO 膜の容量特性を測定することで評価しました（図６）。測定と理論曲線はほとんど重なり、AlSiO 膜と GaN の界面の界面準位密度が極めて低いことを示しています。絶縁膜の寿命は、高温状態で絶縁膜に高い電界ストレスを印加して、破壊までの時間を測定しました（図７）。150℃における測定で約 3000 年という結果が得られ、20 年以上という目標値を大きく超えることが確認できました。
図５ AlSiO 膜の作製方法
原子層堆積法で SiO2、Al2O3 膜を交互に堆積

950℃ア ニール（ N 2 , 10分）
1M H z1k H z10 H z理論曲線

室温

絶縁膜の寿命（秒）AlSiO/Ga N の容量特性 (n F/cm 2 )判定の基準電界ゲート 電圧(V)1012
1010 20年

108
106
104
102
10010-20

図６ Si 22%の AlSiO 膜の容量特性理論曲線と一致し、界面準位密度

測定温度:150℃
AlSiO(Si:22%)
950℃アニール

AlSiO(Si:51%)
950℃アニール

10 15 205絶縁膜にかかる電界強度(MV/cm : SiO2換算)

図７ AlSiO 膜の寿命予測が低いことを示す

150℃において 3000 年以上の寿命を確認

以上のように AlSiO 膜は絶縁膜に要求される条件を高いレベルで満足し、GaN パワーデバイス用ゲート絶縁膜の有力な候補となることが確認されました。
【成果の意義】
1． ゲート部は縦型 GaN パワーデバイスの心臓部といえるところで、加工形状（溝底部の角部を丸くする）と加工表面のダメージ除去が低抵抗なゲートを構成する要件となります。本研究により、両方の要件を満たす加工法を確立することができました。
2． 従来、GaN パワーデバイス用ゲート絶縁膜は様々な種類の絶縁膜が検討されてきましたが、絶縁膜に要求される条件を高いレベルで満足させる絶縁膜はありませんでした。本研究の AlSiO 膜はそれらを満足させる特性を有し、信頼性の高い GaN パワーデバイスの実現が可能になると期待されます。
【用語説明】
注1)

ゲート絶縁膜：電界効果トランジスタの電流の流れをオン・オフするゲート部に使われる絶縁膜。電流はゲート絶縁膜と半導体の界面を流れる。

注2)

トレンチ（構造）：縦型電界効果トランジスタのゲート構造の一種。半導体表面に溝（トレンチ）を掘り、その側壁を電子が流れるゲート構造をトレンチ構造という。

注3)

ドライエッチング(装置)：半導体と反応するガスをプラズマ状態にして、半導体を加工（エッチング）すること。GaN の場合、反応ガスとして塩素系ガスが用いられる。プラズマを引き出す電力でエッチング速度が決まる。

注4)

アニール：結晶中に存在する欠陥を減らすなどの目的で、一定時間高温に保つ工程

注5)

原子層堆積法：成膜手法の一つで、膜の組成原料を交互に供給し、一回の供給で数原子層以下の厚さの成膜を行う。トータル膜厚は供給回数でデジタル的に決まり、広い面積に均一な成膜を可能とする手法。

注6)

チャネル移動度：ゲート絶縁膜と半導体の間（この部分をチャネルと呼ぶ）を流れる電荷の移動度。

注7)

ショットキーダイオード： 金属と半導体との接触面に整流作用（ショットキー障壁）をもつダイオード。GaN の表面に Ni を蒸着してショットキーダイオードを作製。

注8)

界面準位密度：ゲート絶縁膜と半導体の界面に形成される欠陥の密度。仮面準位密度が高いとゲートを流れる電子の移動度が低下する、ゲート閾値電圧の変動など、特性に影響を及ぼす。

注9)電子に対する障壁：半導体に絶縁膜を堆積したとき、半導体の伝導帯の電子に対する障壁。障壁高さが高いほど、絶縁膜のリーク電流は小さくなる。

注10)

絶縁破壊電界：絶縁膜の表、裏に電極を形成し、電圧を印加して絶縁膜が破壊するときの膜に掛かる電界強度。