STM32WL5 – DMA および DMAMUX
ダイレクト･メモリ･アクセス（DMA）コントローラ

DMA リクエスト･マルチプレクサ（DMAMUX）
レビジョン 1.0

STM32WL5のダイレクト･メモリ･アクセス（DMA）コントローラのプレゼンテーションにようこそ。
ここでは、新たな DMA リクエスト･マルチプレクサ（DMAMUX）モ
ジュールで強化した DMA コントローラ･モジュールの主な機能を紹介します。

1概要
AHB スレーブ

DMAMUX リク
エスト 13DMAMUXDMAMUX リク
エスト 7• AHB マスタ･ポートを介したデータ転送• 1 つのDMA リクエスト･ルータ（DMAMUX）

トリガ（20）S

リクエスト
ジェネレータ（4）

DMA2
チャネル 7• 7 本の同時チャネル（個別に設定可能）によるプログ
ラム可能なブロック転送• プログラム可能なチャネルベースの優先順位

割込み（7）

リクエストマルチプレクサ（14）

DMAMUX リク
エスト 6

アービタ

ペリフェラル･リクエス
ト(36)AHBマスタアービタ• それぞれが以下の機能を提供する 2 つの DMA コントローラ

AHB スレーブ

割込み（1）

AHB
マスタ

チャネル 1DMA1チャネル 7• プログラム可能なリクエスト･ソースの選択

S

DMAMUX リク
エスト 0チャネル 1• DMA モードのペリフェラル• 外部および内部生成トリガ• 同期モード：リクエスト･カウンタによる同期入力• リクエストチェーン：入力トリガや同期を元にした他のリクエストやチャネル向けのイベント生成用リクエスト
カウンタ

同期（20）SDMAMUX イベント (4)

AHB ス
レーブ

割込み（7）

アプリケーション側の利点• メモリにマッピングされた転送元からメモリにマッピングされた転送先へのデータ転送で CPU の負荷を軽減

2

DMA によってアプリケーションで得られる主な利点は、メモリにマッピングしたあらゆる転送元からメモリにマッピングしたあらゆる転送先へのデータ転送で CPU の負荷を軽減できることです。
STM32WL5 DMA の特徴は次のとおりです。
• 2 つの DMA コントローラ。DMA コントローラのそれぞれで次の機能を実現します。
 7 つの同時チャネルを使用した、プログラム可能なブロック転送（それぞれを別々に設定可能）
 プログラム可能なチャネルベースの優先順位
 バス･マトリックスに接続されたAHB マスタ･ポートを介したデータ転送• 次の機能を提供する DMA リクエスト･ルータ（DMAMUX）
 プログラム可能なリクエスト･ソースの選択：DMA
モードのペリフェラルまたはトリガで選択して内部生
成 同期モード：DMAMUX リクエスト･カウンタによる同期入力によって実現
 リクエスト･チェーン：他のリクエスト/チャネルに対する入力トリガ/同期となるイベントを生成する DMAMUX
リクエスト･カウンタによって実現

2

STM32WB DMA および DMAMUX インスタンス

DMAMUX の機能

DMAMUX

ペリフェラル･リクエストの数

38

リクエスト･ジェネレータの数

4

トリガ回数

21

同期回数

21

出力 DMA リクエストの数

14

DMA の機能
チャネル数

DMA の機能
チャネル数

DMA1
7DMA2
73

38 個のペリフェラル･リクエストと 4 つの DMAMUX リクエスト･ジェネレータがあります。
21 個のトリガと同期入力があります。
14 個の DMA チャネルまたは 14 回の DMA リクエストがあります。

3

DMA コントローラ (1/3)• 個別に設定可能な複数のチャネルが 1 つの DMA コントローラに存在• メモリからペリフェラルへの転送またはペリフェラルからのメモリへの転送で、ペリフェラルから DMAハードウェア･リクエストにチャネルを割り当て可能• メモリ間転送ではソフトウェア･リクエストをチャネルに割り当て• 優先度レベルでチャネルをプログラム• ブロック･レベルで一定のデータ転送回数についてチャネルをプログラム• ブロック転送の完了、ハーフブロック転送の完了、転送エラーなどのプログラム可能なイ
ベントの発生時に、独立した割込みまたはフラグを介してチャネルをソフトウェアで制御• バス･アクセス･エラーの場合は障害が発生したチャネルを自動的に無効化

4

DMA コントローラに注目します。
DMA コントローラの各チャネルは互いに別々に設定できます。
• ペリフェラルからメモリへの転送またはメモリからペリフェラルへの転送で、ペリフェラルから DMA ハードウェア･リクエストにチャネルを割り当てることができます。
• メモリ間転送ではソフトウェア･リクエストにチャネルが割り当てられます。
• 優先度レベルでチャネルがプログラムされます。
• ブロック･レベルで一定のデータ転送回数についてチャネルがプログラムされます。

ブロック転送の完了、ハーフブロック転送の完了、転送エラーな
どのプログラム可能なイベントの発生時に、独立した割込みまたはフラグを介してチャネルをソフトウェアで制御できます。
バス･アクセス･エラーの場合は、障害が発生したチャネルが自動的に無効化されます。

4

DMA コントローラ (2/3)• ブロック･レベルのプログラム可能なデータ転送• 転送元と転送先で別々のデータ･サイズ：8 ビット、16 ビット、または 32 ビット• 転送元と転送先で別々の開始アドレス• 転送元と転送先で別々のアドレス･インクリメント：連続インクリメントまたは固定アドレス• プログラム可能な、1 ブロックあたりの転送データ量• 転送元最大データ 65,535• ハードウェアによる自動デクリメント• ブロック転送が完了したときのサーキュラ･バッファ･モード（ペリフェラルとの間でデータを連続的に転送）• 以下のプログラムされた情報をハードウェアで自動的にリロード• 1 ブロックあたりの転送データ量• 転送元および転送先の開始アドレス
5

一定のデータ転送回数について、ブロック･レベルでチャネルが以下の値でプログラムされます。
• 転送元と転送先で別々のデータ･サイズ• 転送元と転送先で別々の開始アドレス• 転送元と転送先で別々のアドレス･インクリメント：（連続インクリメントまたは固定アドレス）• プログラム可能な、1 ブロックあたりの転送データ量
 転送元最大データ 65,535
 ハードウェアによる自動デクリメント
ブロック転送が完了したときのサーキュラ･バッファ･モード（ペリフェラルとの間でデータを連続的に転送）• 1 ブロックで転送するようにプログラムしたデータ量が、ハードウェアによって自動的にリロードされます。
• 転送元と転送先の開始アドレスも同様

5

DMA コントローラ (3/3)• メモリ間モード• このモードでは（ハードウェア･リクエストなしで）、チャネルが有効になると直ちにブロック転送を開始• ペリフェラルからメモリへの転送モードと、メモリからペリフェラルへの転送モード• チャネルが有効になったとき、およびペリフェラルから DMA ハードウェア･リクエストが送信されたときの両方で、直ちにブロック転送開始• DMA ハードウェア･リクエストでは、単一の DMA データ転送を識別可能• 各データが正常に転送先に転送される場合、各 DMA ハードウェア･リクエストは DMA で調整され生成• あらゆるモードでの動作• すべてのデータ転送間でチャネル･アービトレーションを再評価

6

メモリ間モードでは、チャネルが有効になると直ちにブロック転送が始まります（ハードウェア･リクエストはなし）。
ペリフェラルからメモリへの転送モードと、メモリからペリフェラルへの転送モードでは次のようになります。
• チャネルが有効になったとき、およびペリフェラルから DMAハードウェア･リクエストが送信されたときの両方で、直ちにブロック転送開始• DMA ハードウェア･リクエストでは、単一の DMA データ転送を特定• 各データが正常に転送先に転送される場合、各 DMA ハードウェア･リクエストは DMA で調整され生成
どのモードでも、すべてのデータ転送間でチャネル･アービトレーションが再評価されます。

6

DMA 割込み• 各チャネルの割込みイベント
割込みイベント

説明

1/2 転送ブロックのデータが半分転送されるとセット転送完了

ブロック転送完了でセット転送エラー

データ転送中にエラーが発生したときにセットグローバル割込み

1/2 転送の完了、転送の完了、または転送エラーのイベントが発生するとセット

7

各 DMA チャネルは、以下の 4 種類のイベントでトリガされる割込みをソフトウェアに通知できます。
• ハーフブロック転送の完了• ブロック転送の完了• 転送エラー• 上記の 3 種類の任意の組み合わせ（グローバル）

7

DMAMUX のブロック図
DMA リクエスト･マルチプレクサ

チャネル 13
チャネル xチャネル 0

ペリフェラル･リクエスト(38)

チャネル 3チャネル 2
トリガ入力(21)チャネル 121

チャネル 0
2

カウント カウントカウント カウント

DMA リクエスト･ジェネレータDMA リクエスト
(14)

40

38
4

同期&カウント

リクエスト
イベント

2

DMAMUX イベン
ト
(2)

2
2

21

同期入力
(20)

8

DMAMUX には、2 つの主なサブブロックとして、リクエスト･マルチプレクサとリクエスト･ジェネレータがあります。
DMAMUX リクエスト･マルチプレクサにより、ペリフェラルからDMA コントローラに DMA リクエストをルーティングできます。
このルーティング機能は、プログラム可能なマルチチャネル
DMA リクエスト･マルチプレクサによって確保されます。
各チャネルは、無条件に、またはイベントと同期して、DMAMUX同期入力から一意の DMA リクエストを選択します。
DMAMUX は、入力トリガ信号によるプログラム可能イベントからDMA リクエスト･ジェネレータとしても使用できます。
DMA リクエスト･マルチプレクサ･チャネルは、DMA コントローラへのリクエストと、同期入力およびトリガ入力として使用できるイベントの両方を生成します。
DMA リクエスト･ジェネレータ･チャネル（0 ~ 3）と DMA リクエス
ト･マルチプレクサ･チャネル（0 ~ 13）を混同しないでください。

8

DMAMUX リクエスト･マルチプレクサ（1/6）• 各マルチプレクサ･チャネルの特性• 設定レジスタ：DMAMUX_CxCR• プログラム可能な入力リクエスト選択（DMAREQ_ID フィールドを使用）• DMA モードで動作している各ペリフェラルからのリクエストごとに DMAREQ_ID を割り当て• DMAREQ_ID = 0 は、DMA リクエストが選択されていない状態に相当• このチャネルとそのルーティング先となる DMA コントローラ･チャネルを設定すると、その DMA チャネルを有効化可能• 同じ DMA リクエスト入力で 2 つの チャネルを設定することは不可

9

マルチプレクサ･チャネルごとに、次の機能を持つ設定レジスタ
DMAMUX_CxCR があります。
• プログラム可能な入力リクエスト選択（DMAREQ_ID フィールドを使用）。
 DMA モードで動作している各ペリフェラルからのリク
エストごとに DMAREQ_ID が割り当てられます。
 DMAREQ_ID = 0x00 は、DMA リクエストが選択されていない状態に相当します。
• このチャネルとそのルーティング先となる DMA コントローラ･チャネルを設定すると、その DMA チャネルを有効化できます。同じ DMA リクエスト入力で 2 つの チャネルを設定することはできません。

9

DMAMUX リクエスト･マルチプレクサ（2/6）• 各マルチプレクサ･チャネルの特性• 内蔵 DMA リクエスト･カウンタ• プログラム可能（NBREQ フィールドを使用）• DMA リクエストが処理されると、プログラムした DMA リクエスト･カウンタがデクリメント
アンダーランの際の処理• NBREQ フィールドにプログラムされた値で自動的に DMA リクエスト･カウンタをリロード• カウンタがアンダーランすると DMAMUX イベントを生成可能• EGE フィールドで有効にしている場合• チャネル 0 と 1 で発生した 2 つの DMAMUX イベントがループバックされ、トリガ入力および同期入力
として DMAMUX に接続• これにより、同期またはトリガを介して別の DMA チャネルとのリクエスト･チェーンが可能

10

各マルチプレクサ･チャネルの特性は次のとおりです。
• 内蔵 DMA リクエスト･カウンタは NBREQ フィールドを使用してプログラムできます。
• DMA リクエストが処理されると、プログラムした DMA リクエスト･カウンタがデクリメントされます。カウンタがアンダーラン
すると、NBREQ フィールドにプログラムした値で自動的にDMA リクエスト･カウンタがリロードされます。
• カウンタがアンダーランすると、EGE フィールドで DMAMUXイベントを有効にしていれば、そのイベントを生成できます。
• チャネル 0 と 1 で発生した 2 つの DMAMUX イベントがループバックされ、トリガ入力および同期入力としてDMAMUX に接続されます。これにより、同期またはトリガを介して別の DMA チャネルとのリクエスト･チェーンを形成できます。

10

DMAMUX リクエスト･マルチプレクサ（3/6）• 各マルチプレクサ･チャネルの特性• 2 つの動作モード（DMAMUX の SE フィールドでプログラム）• 無条件モード：入力リクエストをそのまま出力• 同期モード：複数のリクエストをグループ化して遅延や同期を適用• DMA がセキュアであればその関連チャネルもセキュア（DMA SECM フィールドでプログラム）• セキュアな CM0+ のみでアクセス可能であればセキュア• CM4 と CM0+ の両方でアクセス可能であれば非セキュア

11

マルチプレクサ･チャネルごとに 2 つの動作モードがあります（DMAMUX の SE フィールドでプログラムします）。
• 無条件モード：入力リクエストをそのまま出力します。
• 同期モード：複数のリクエストをグループ化して遅延や同期を適用します。
マルチプレクサ･チャネルごとに、関連する DMA チャネルと同時にセキュリティが有効になります（DMA の SECM フィールドでプログラムします）。
• セキュアな CM0+ のみでアクセス可能であればセキュアです。
• CM4 と CM0+ の両方でアクセス可能であれば非セキュアです。

11

DMAMUX リクエスト･マルチプレクサ（4/6）
無条件モード• DMAMUX_CxCR の設定例：SE=0、NBREQ=4、EGE=1
リクエストされたデータ転送を DMA コントローラで処理選択された DMA
リクエスト

出力 DMA リク
エスト

DMA リクエス
ト･カウンタ

4

3

2

1

0

4
カウンタのアンダーラン：イベントの生成

DMA イベント
出力12リクエスト･マルチプレクサ･チャネルを無条件に設定すると（SE=0）、DMA コントローラによる調整に従い、DMA リクエストがそのまま送信されます。
DMA コントローラでデータ転送が処理されると、DMA リクエストがネゲートされ、内蔵 DMA リクエスト･カウンタがデクリメントされます。
EGE フィールドでイベントを有効にしておくと、カウンタがアンダーランしたときにそのイベントを生成できます。

12

DMAMUX リクエスト･マルチプレクサ（5/6）
同期モード• 同期モードでは以下の処理を追加• リクエストの条件設定• プログラム可能な同期入力選択（SYNC_ID フィールドを使用）• プログラム可能な同期イベント：なし、立ち上がりエッジ、立ち下がりエッジ、両方のエッジ（SPOL フィールドを使用）• イベント生成にも使用できる単一の内蔵リクエスト･カウンタ（NBREQ フィールドを使用）• 同期イベント後の動作• 出力された DMA リクエストをペンディング中の入力リクエストに接続• カウンタがアンダーランしたときの動作• DMA 出力リクエストをマルチプレクサ･チャネル入力から切り離し• 同期オーバーラン･フラグ（DMAMUX_CSR の SOFx）を報告• カウンタがアンダーランする前に新たな同期イベントが発生した場合• SOIE フィールドで割込みが有効になっていれば、その割込みを生成
13

同期モードでは以下の処理も実行されます。
• リクエストの条件設定：
 プログラム可能な同期入力選択（SYNC_ID フィールドを使用）
 プログラム可能な同期イベント：なし、立ち上がりエッジ、立ち下がりエッジ、両方のエッジ（SPOL フィールドを使用）
 イベント生成にも使用できる単一の内蔵リクエスト･カウン
タ（NBREQ フィールドを使用）• 同期イベント後の動作：
 出力された DMA リクエストをペンディング中の入力リクエ
ストに接続• カウンタがアンダーランしたときの動作：
 DMA 出力リクエストをマルチプレクサ･チャネル入力から切り離し• 最後に、同期オーバーラン･フラグ（DMAMUX_CSR の SOFx）を報告
 カウンタがアンダーランする前に新たな同期イベントが発生した場合
 SOIE フィールドで割込みが有効になっていれば、その割込みを生成

13

DMAMUX リクエスト･マルチプレクサ（6/6）
同期モード• DMAMUX_CxCR の設定例：SE=1、NBREQ=4、EGE=1
リクエストされたデータ転送を DMA コントローラで処理選択された DMA
リクエスト
同期入力
同期イベント：出力リクエストを入力に接続
出力 DMA リク
エスト

DMA リクエス
ト･カウンタ

カウンタのアンダーラン：
出力リクエストを入力から切り離し

43

2

10

4

同期オーバーフロー･ウィンドウ

DMA イベント
出力カウンタのアンダーラン：イベントの生成
14

DMAMUX チャネルが同期モードに設定されている場合、その動作は以下のようになります。
リクエスト･マルチプレクサ入力（ペリフェラルからの DMA リクエスト）をペンディングにすることができ、同期イベントを受信するまで、この入力はDMAMUX リクエスト･マルチプレクサ出力に転送されなくなります。
同期イベントを受信すると、リクエスト･マルチプレクサによってその入力と出力が接続され、すべてのペリフェラル･リクエストが転送されます。
DMA リクエストが転送されて許可されるたびに、プログラムで定義した値でリクエスト･マルチプレクサ･カウンタがデクリメントされます。
このカウンタがゼロに達すると、DMA コントローラとペリフェラルの間の接続は切断され、新しい同期イベントを待ちます。
カウンタがアンダーランするたびに、2 番目の DMAMUX リクエスト･マル
チプレクサ･チャネルを同期またはトリガするオプションのイベントをリクエスト･マルチプレクサで生成できます。
CPU の介入なくシステムを STOP モードに戻す一部の低消費電力シナリ
オで、この同じイベントを使用できます。
同期モードを使用して、たとえばタイマにデータ転送が自動的に同期する設定や、同期入力としてマッピングされるペリフェラル･イベントからの転送に対する条件設定などができます。
また、プログラムした回数の DMA リクエストが 2 つの同期イベントの間で完了しなかった場合に、同期オーバーフローをソフトウェアに通知できます。

14

DMAMUX リクエスト･ジェネレータ（1/2）• チャネルごとの動作• トリガ･イベントに続き、DMA リクエストを生成可能、それを DMAMUX リクエスト･マルチプレクサ･チャネルの入力として選択可能（DMAMUX_CxCR の DMAREQ_ID フィールドで指定）• GE フィールドによって有効になっていれば、設定レジスタ DMAMUX_RGxCR の設定によって、以下でリクエストを生成• プログラム可能なトリガ入力選択（SIG_ID フィールドを使用）• プログラム可能なトリガ･イベント：なし、立ち上がりエッジ、立ち下がりエッジ、両方のエッジ（GPOL フィールドを使用）• 内蔵リクエスト･カウンタ（GNBREQ フィールドを使用）• DMA リクエストが処理されると、プログラムされたリクエスト･カウンタをデクリメント• アンダーランの際の処理•

GNBREQ フィールドにプログラムされた値で自動的にリクエスト･カウンタをリロード• リクエスト･ジェネレータでのリクエスト生成を停止• トリガのオーバーラン･フラグ（DMAMUX_RGSR の OFx）を報告• カウンタがアンダーランする前に新たなトリガ･イベントが発生した場合•

OIE フィールドで割込みが有効になっていれば、その割込みを生成
15

リクエスト･ジェネレータ･チャネルごとの動作：
トリガ･イベントに続いて DMA リクエストを生成し、DMAMUX リクエスト･マルチプレクサ･チャネルの入力として選択できます（DMAMUX_CxCR のDMAREQ_ID フィールドで指定）。
• GE フィールドによって有効になっていれば、設定レジスタ
DMAMUX_RGxCR の設定によって、以下でリクエストが生成:されます。
 プログラム可能なトリガ入力選択（SIG_ID フィールドを使用）
 プログラム可能なトリガ･イベント：なし、立ち上がりエッジ、立ち下がりエッジ、両方のエッジ（GPOL フィールドを使用）
 内蔵リクエスト･カウンタ（GNBREQ フィールドを使用）• DMA リクエストが処理されると、プログラムしたリクエスト･カウンタがデクリメントされます。
• アンダーランの際の処理
 GNBREQ フィールドにプログラムされた値で自動的にリクエ
スト･カウンタをリロード リクエスト･ジェネレータでのリクエスト生成を停止• トリガのオーバーラン･フラグ（DMAMUX_RGSR の OFx）が報告:されます。
 カウンタがアンダーランする前に新たなトリガ･イベントが発生した場合
 OIE フィールドで割込みが有効になっていれば、その割込みを生成

15

DMAMUX リクエスト･ジェネレータ（2/2）• DMAMUX_RGxCR の設定例: GE=0、GPOL=1、GNBREQ=3
リクエストされたデータ転送を DMA コントローラで処理

トリガ入力
トリガ･イベント：リクエスト生成の開始

トリガ･イベント：リクエスト生成の開始

生成された
DMA リクエスト
カウンタのアンダーラン：
リクエスト生成の停止

カウンタのアンダーラン：
リクエスト生成の停止

DMA リクエス
ト･カウンタ3

2

10

トリガ･オーバーフロー･ウィンドウ3
トリガ･オーバーフロー･ウィンドウ16

トリガ･イベントでは、プログラムした回数（GNBREQ+1）の DMAリクエストが生成されます。
GNBREQ+1 回のリクエストとデータ転送の完了の前に 2 回のトリガ･イベントが発生すると、トリガ･オーバーフローになることがあります。

16DMAMUX リクエスト･マルチプレクサ入力
DMAREQ_ID

リソース

DMAREQ_ID

1dmamux_req_gen0

22

LPUART1_TX

2dmamux_req_gen1

23

TIM1_CH13

dmamux_req_gen2

24

TIM1_CH2

4

dmamux_req_gen3

25

TIM1_CH35

ADC126

TIM1_CH4

6

DAC_OUT127

TIM1_UP

7

SPI1_RX28

TIM1_TRIG

8

SPI1_TX

29

TIM1_COM

9

SPI2_RX30

TIM2_CH1

10

SPI2_TX

31

TIM2_CH211

I2C1_RX32

TIM2_CH3

12

I2C1_TX

33

TIM2_CH413

I2C2_RX34

TIM2_UP

14

I2C2_TX

35

TIM16_CH1

15

I2C3_RX36

TIM16_UP

16

I2C3_TX

37

TIM17_CH1

17

USART1_RX

38

TIM17_UP

18

USART1_TX

39

AES1_IN

19

USART2_RX

40

AES1_OUT

20

USART2_TX

41

SUBGHZSPI_RX

21

LPUART1_RX

42

SUBGHZSPI_TX

リソース

17

この表は、あらゆるチャネルに対する DMAMUX リクエスト･マル
チプレクサ入力の STM32WL5 マッピングを示しています。
リクエスト入力の割り当ては、どの DMAMUX リクエスト･マルチ
プレクサ･チャネルでも DMAREQ_ID でプログラムします（DMAMUX_CxCR レジスタ）。
同じリクエスト入力を 2 つの異なるチャネルにマッピングしないでください。

17

DMAMUX トリガと同期入力
SIG_IDSYNC_ID

リソース

SIG_IDSYNC_ID

リソース

0

EXTI ライン 0

12EXTI ライン 121

EXTI ライン 113

EXTI ライン 132

EXTI ライン 214

EXTI ライン 143

EXTI ライン 315

EXTI ライン 154EXTI ライン 416dmamux_evt05

EXTI ライン 517dmamux_evt16

EXTI ライン 618

LPTIM1_OUT

7EXTI ライン 719

LPTIM2_OUT

8EXTI ライン 820

LPTIM3_OUT

9EXTI ライン 910

EXTI ライン 1011

EXTI ライン 1118

この表は、あらゆるチャネルに対するトリガ入力および同期入力の STM32WL5 マッピングを示しています。
DMAMUX リクエスト･ジェネレータのどの x チャネルでも、SIG_ID フィールドでトリガ入力の割り当てをプログラムします（DMAMUX_RGxCR レジスタ）。
DMAMUX リクエスト･マルチプレクサ･チャネルのどの x チャネ
ルでも、SYNC_ID フィールドで同期入力の割り当てをプログラムします（DMAMUX_CxCR レジスタ）。

18

DMAMUX 割込み• リクエスト･ジェネレータ･チャネルごとの割込みイベント
割込みイベント
リクエスト･ジェネレータのトリガ･オーバーラン

説明
トリガ入力のオーバーランを検出したときにセット（その前に、プログラムした回数の DMA リクエストが DMAMUX リクエスト･ジェネレータで生成されて完了済み）• リクエスト･マルチプレクサ･チャネルごとの割込みイベント
割込みイベント
リクエスト･マルチプレクサの同期オーバーラン

説明
同期入力のオーバーランを検出したときにセット（その前に、プログラムした回数で送信された DMA リクエストまたは生成された DMAMUX イベントが完了済み）

19

DMAMUX リクエスト･ジェネレータの各チャネルからソフトウェアにトリガのオーバーランを通知できます。
DMAMUX リクエスト･マルチプレクサの各チャネルからソフトウェアに同期のオーバーランを通知できます。

19

低消費電力モードの DMA/DMAMUX
モード

説明

RUN

アクティブ

低消費電力 RUN

アクティブ

SLEEP

アクティブ、DMA/DMAMUX 割込みで CPU をウェイクアップ可能

低消費電力 SLEEP

アクティブ、DMA/DMAMUX 割込みで CPU をウェイクアップ可能

STOP 0/STOP 1

クロックオフおよび停止、DMA/DMAMUX レジスタ保持

STOP 2

パワーダウン、STANBY モード終了後に DMA/DMAMUX の再初期化が必要

STANDBY

パワーダウン、STANBY モード終了後に DMA/DMAMUX の再初期化が必要

SHUTDOWN

パワーダウン、SHUTDOWN モード終了後に DMA/DMAMUX の再初期化が必要
20

この表は、電力モードに応じた DMA コントローラと DMAMUXの状態を示しています。
SLEEP モードと低消費電力 SLEEP モードの DMA コントローラと DMAMUX はアクティブな状態を維持しているので、たとえばUART や I2C で受信したキャラクタのメモリへの転送や、CPUのウェイクアップなどに使用できます。

20