SPM による半導体表面分析の最近の展開

走査型非線形誘電率顕微鏡（SNDM）による半導体デバイスの評価
Characterization of Semiconductor Devices Using the Scanning NonlinearDielectric Microscopy
本田耕一郎ａ，長康雄ｂ

Koichiro Honda and Yasuo Choａｂ

要旨

富士通研究所，基盤技術研究所

東北大学電気通信研究所，誘電ナノデバイス研究分野

半導体デバイス中に蓄積された電荷を観察することはデバイスの動作原理や信頼性上の特性を理解する上で重要である．特にフラッシュメモリは注入電荷を利用してセルトランジスタの閾値電圧を変化させることでメモリ素子として動作させるため，電荷の蓄積位置を明らかにすることは重要である．したがって蓄積された電荷を直接観察する方法の開発が期待される．この電荷の可視化手段として，マイクロ波顕微鏡技術の一種である走査型非線形誘電率顕微鏡法（Scanning Nonlinear Dielectric Microscopy: SNDM）はきわめて有効な手段である．私たちは SNDM により，どのように固定電荷の電子とホールを検出することができるかを説明する．
また SNDM を応用して，Metal-SiO2-SiN-SiO2-Semiconductors（MONOS）型メモリの蓄積電荷の存在位置，書き込み―消去を繰り返すいわゆるサイクリング後の電荷の分布に関して報告する．更に微細化デバイスに対応できる高分解能技術に関しても述べる．

キーワード：フラッシュメモリ，固定電荷，プローブ顕微鏡，SNDM

1.

SNDM システムの概略図を示す1）．微小領域での電荷分布を計はじめに測する場合，リング電極を電導性のカンチレバーに装着した走査型非線形誘電率顕微鏡法（Scanning Nonlinear Dielec-ω（E原子間力顕微鏡（AFM）を用いる．交替電場 Ecosω（= V / d，ptric Microscopy: SNDM）を用いた半導体素子中の固定電荷のωp は角周波数）が電極と試
V は電圧振幅，d はサンプル厚，ω

可視化に関する研究を紹介する．

料の間に印加されるとき，SNDM プローブは針下の試料表

SNDM はこれまで主に強誘電体の分極分布の観測に適用

面の非線形誘電応答から生じる容量 Cs(t) 変化による LC 共されてきた1 ～ 5）．この方法による LiTaO3 の分極分布，強誘振回路の共振周波数変化を，FM 信号として発信する．FM

電体 PbxZ1−xT の分極壁の厚さ観察，ナノドメインを用いた強復調器とロックイン増幅器で FM 信号を検出することにより誘電体メモリの記憶再生への応用などが報告されている．まキャパシタンス変化に比例した電圧信号が得られる．図 1 でた超高真空中での高分解能観察により，Si 清浄表面の 7 × 7

リング電極とチップの間の距離はマイクロ波の波長よりはる構造が検出可能な第 5 番目の顕微鏡として注目されている6）．

かに短いので，電気回路の浮遊容量によるインピーダンス

SNDM の半導体への応用に関して，私たちは不揮発性フ（Stray インピーダンス）が十分小さく，キャパシタンスの極ラッシュメモリ中の電荷の可視化が可能であることを報告し
7 ～ 10）微小変化が検出可能である．

．ここでは特に従来の Floating Gate（浮遊ゲート：非線形の誘電性の応答で引き起こされた容量変化は非常にFG）型に替わって注目されている Metal-SiO2-Si3N4-SiO2-Si

小さく（後述の ΔC
Cs(t) / Cs0 は 10−3 ～ 10−8 程度），SNDM の感（MONOS）型のメモリの電荷の蓄積位置，書き込み―消去

度はおよそ 10−22F である．10−22 という値は，通常の感度がを繰り返すいわゆるサイクリング後の電荷の分布に関して詳10−18F で あ る Scanning Capacitance Microscopy（SCM） の 感述する．

度よりはるかに高い．これは上述のごとく FM 復調を用いるてきた

2.

SNDM の原理

SNDM は マ イ ク ロ 波 顕 微 鏡 技 術 の 一 種 で あ る． 図 1 にａ

〒 243–0124 神奈川県厚木市森の里若宮 10–1
TEL: 046–250–8394; FAX: 046–250–8235
E-mail: honda.koichiro@jp.fujitsu.com
2009 年 6 月 9 日受付
170

こととマイクロ波回路の Stray インピーダンスを十分小さくすることによって達成されたものである．
さてCs = Cs0 + (dCCs / dV)
V V + 1/2(d2Cs / dVV2)VV2333V )V
V + higher orderr+ 1/6(d Cs / dV

（1）であるから，キャパシタンス変化 ΔC
Cs(t) = Cs(t) − Cs0 は以下
顕微鏡 Vol. 44, No. 3（2009）【著作権者：社団法人 日本顕微鏡学会】

てフラッシュメモリでは記憶は電荷で蓄積される．FG 型では電荷は FG に蓄積されるが，MONOS 型は FG を持たず，ゲートの SiO2-Si3N4-SiO2（ONO）膜中に電荷を蓄積する．図 2 に示すように，MONOS トランジスタのゲート電極（ワード線）下の ONO 膜中のソースとドレインに隣接した二箇所に，独立に電荷を蓄積することが出来るため，1 トランジスタで2 ビット分の記憶保持が可能となる11,12）．記憶の書き込みと消去は，ONO 膜中にチャネルホットエレクトロン（CHE）を注入して書き込みを行う．一方，消去は band-to-band（BTB）のトンネルによるホール注入により，先に書き込まれた電子を電気的に中和することで行う．
以上のようにフラッシュメモリは注入電荷を利用してメモリ素子として動作させるため，電荷の蓄積位置を明らかにすることは，デバイスの動作原理，記憶保持およびサイクリング劣化機構を理解するのに重要である．MONOS 型の場合，
図1

SNDM により ONO 膜の表面を走査して，蓄積された電荷にSNDM システムの概略図

起因する分極の局所的な変化をキャパシタンス変化の分布とで与えられる；して検出することで，電荷分布を求めることができる．
3.2

ΔCωpt + (ε3333 / 4ε33)Eωpt)) 2cos2ω
Cs(t) / Cs0 = (ε333 / ε33)Ecos3) cos3ωpt + higher orderr+ (ε33333 / 24ε33)E4（2）ONO 膜中の電子とホールの存在位置の観測

SNDM で ONO 膜 中 の 電 荷 を 観 察 す る に は ONO 膜 上 をAFM で直接走査するために ONO 膜表面を露出する必要が

従って，dCCs / dV ～ ε333 / ε33，d2Cs / dV
V2 ～ ε3333 / ε33 となる．こある．このため，ONO 中の電荷が消失しないように機械研

こで ε33 は線形誘電率で，ε333 は最低次の非線形誘電率である．

磨で図 2 のメモリセルのワード線より上層を除去し，ONOCs0 は静的なキャパシタンスで ε33 に比例している．この式か膜を露出する．またサンプル表面を浅い角度で斜研磨して，

ωp -- とすること
ら，ロックイン増幅器の参照周波数を ωp, 2ω

ONO 膜構成が表面に現れるように加工する．

ωp, -- 成分を検出し，ε333, ε3333, -- がで SNDM シグナルの ωp, 2ω
得られることがわかる．

図 3 は電子とホールのいずれかをセルのソース・ドレイン端のいずれかに注入して，もう一方には別の電荷を注入することにより，電子とホールが互い違いに存在する，いわゆ

3.

MONOS 型フラッシュメモリの固定電荷可視化

3.1

MONOS 型フラッシュメモリとはフラッシュメモリでは，“0”と“1”の記憶状態はトランるチェッカーボード（CB）パターンを書き込んだ試料のdC
Cs / dV（一次非線形誘電率シグナル）による SNDM 像である．
SNDM 表示の条件として，外部電場が基板から印加されたジスタの閾値電圧（Vth）の高低によるトランジスタの“off”とき容量が増加する場合（dC / dV > 0），SNDM 像がより白いと“on”に対応する．この Vth の高低を引き起こすのがメ（より明るい）コントラストを示すように設定してあるので，モリセルのトランジスタに蓄積された電荷である．したがっ

拡散領域は n 型で暗くなり，チャネル領域は p 型で，より明

図 2 （a），（b）MONOS 型 Flash メモリセルの概念図．
（a）平面図，（b）は B-B’の断面図．
A1 は拡散領域（ビット線），A2 はチャネル領域．ワード線とビット線は互いに垂直で，交差する箇所で電荷を蓄積する．

特集

走査型非線形誘電率顕微鏡（SNDM）による半導体デバイスの評価

171【著作権者：社団法人 日本顕微鏡学会】

図 3 電子およびホールを CB パターンになるよう注入した試料の SNDM 像．

（a），（b）書き込み―消去を 104 回交互に繰り返した後，電荷を注入した場合の ONO 膜中の電荷（ホールおよび電子）の深さ分布および断面模式図．

AFM 像から確認できる．
るいコントラストとなる．この図で拡散領域（A1，n 型）およびチャネル領域（A2，p 型）が明確に区別できる．
電子注入された領域はチャネル部分のソース・ドレインに

図 4（a）で，領域 S1 には近傍でワード線の名残が見られるので ONO 膜が残存していると考えられる．領域 S3 では
Bottom-SiO2 だ け が 残 っ て い る． 領 域 S2 で は SiN/Bottom-隣接した明るいコントラストの部分である．一方，ホール注

SiO2（NO）膜が残っている．ホールのコントラストは領域

入領域はチャネル部のソース・ドレインに隣接した明確な黒S1 の ONO 膜全体が残った部分と，領域 S2 の NO 膜部分にいコントラスト部分である．

現れる．また領域 S3 にも同様に見られる．これはホールがこれらの像は電子―ホール対の分布として解釈できる7,8）．

ONO 中の SiN 部分に存在するばかりでなく，Bottom-SiO2 膜すなわちホールがゲート ONO 膜に存在するとき，MONOSにも存在することを示している．一方，図 4（a）で電子のトランジスタのドレイン部分からチャネル部に電子が供給さコントラストは ONO 膜が残存する領域 S1 には明瞭に確認れ，ホール―電子の対が形成される．電場が基板側から印加で き る が，NO 膜 の 領 域 S2 で は 消 滅 し て い る． さ ら に，されるとき，この対の容量は減少する（dC / dV < 0）．したがっBottm-SiO2 のみの領域（S3）では本来電子であるべき箇所て，この領域は暗くなる．一方，電子が ONO 膜に存在するにホールのコントラストが現れる．以上のように，電子は主とき，ホールが p 型 Si 基板からチャネル領域へ蓄積する．に SiN 膜中に，ホールは主として Bottom-SiO2 膜中に存在し，この場合電場が基板側から印加されると容量が増加し電気的に中和しているだけであることがわかる．

（dC / dV > 0），この領域のコントラストは明るくなる．した

これらの結果は以下の通り説明することができる．書き込がって，この SNDM シグナル表示条件のもとで，ONO 膜にみの場合，電子はソースとドレイン間で加速されて高エネルホールが存在するときそこは暗い領域となり，電子が存在す

ギーの CHE として Bottom-SiO2 膜の障壁を越えて SiN 膜でるときには明るい領域となることがわかる．このように捕獲される．電子は Bottom-SiO2 膜には捕獲されない．一方，

SNDM 像で，明るいコントラストは注入された電子を，暗ホールはいわゆる BTB トンネル効果により ONO 膜に注入

いコントラストは注入されたホールの存在を示す．

される．ホールのエネルギーは広く分布するため，大部分は3.3

サイクリング後の電荷分布酸化膜を通り抜けるが，少量の電荷が酸化膜中に残る．したフラッシュメモリでは記憶を書き換える場合，上書きする

がって電子は主として SiN に，ホールは主として Bottom-ことは出来ず，一旦すべてのメモリに“0”を書き込んだ後SiO2 側に蓄積することになる．S1 では ONO 膜が残存する消去する必要がある．このように書き込みには必ず消去が伴ため CB パターンで注入された過剰の電子のコントラストがうため書き込み―消去のサイクリング特性は信頼性上，非常得られるが，S2 領域では SiN 膜が部分的に剥離され電子量に重要である．特に MONOS 型の場合，書き込み―消去をが少なくなり電子とホールが電気的に中和されるため，電荷電子注入とホール注入で行うため，注入された電荷が完全にのコントラストが消滅し，S3 では更に SiN が剥離されて電再結合するかあるいは，単に電気的に中和するだけで蓄積し子よりもホールの電荷量が多くなるため，ホールのコントラ続けるのかを明らかにすることは重要である．

ストが現れたと考えられる8）．

図 4 は 1 × 104 回の書き込み―消去のサイクリングの後に，以上のように SNDM を用いて，MONOS 型フラッシュメチェッカーボードパターンを書き込んだ試料で，繰り返し注

モリの ONO ゲート膜中の電子とホールの位置を特定するこ

入された電荷の深さ分布を示す SNDM 像である．断面模式とができた．電子は ONO 膜の Si3N4 部分に存在し，ホール図も同時に示してある．SNDM の測定領域は同時測定のは Bottom-SiO2 と Si3N4 の両方に存在する．これは，注入さ172

顕微鏡 Vol. 44, No. 3（2009）【著作権者：社団法人 日本顕微鏡学会】

図5

図6

図 5 （a），（b）チャネル長 0.08 μm デバイスの電子のみのチェッカーボードパターンの SNDM 像．
（a）は ω 像，（b）は 2ω 像
図 6 65 nm デバイスの高分解能 SNDM 像（2ω 像）．

れた電子とホールは電気的に中和しても，必ずしも全て再結ル中で電子とホールが明瞭に分離されている．このように高合するわけではないことを示唆している7,8）．

次の SNDM シグナルを検知することで蓄積電荷の高分解能3.4

高分解能観察評価が可能である．

素子が更に微細化するにつれて蓄積した電子を，視覚化す以上に述べてきたように SNDM を用いてフラッシュメモることは困難になってくる．さらに微細なデバイスに対して

リ中の電荷の蓄積位置が明らかとなり，更に書き込み―消去

SNDM が有効かというのは重要な課題である．SNDM の高サイクリングによる電荷の再分布などの情報が得られ，信頼分解化に関しては，カーボンナノチューブをカンチレバーの性にかかわる評価手法を確立できた．SNDM では FG 型の浮先端に装着してプローブとして用いた例があり，その有効性

遊ゲート中の電荷の分布まで観察可能であり9），デバイス解が報告されているが10），ここでは他の方法を紹介する．

析に大きく寄与すると期待できる．

これまで dC
Cs / dV 成分，すなわち一次の非線形成分による結像例を紹介してきた．更に微細化したデバイスでの電荷の4.

視覚化は高次の SNDM シグナルで結像する方法により可能

SNDM は空間電荷の可視化において有効な手段である．

である．これは（2）式において ε3333 / ε33 を検知することで謝ある．すなわち，これまで説明した例では外部から印加された電界の周波数 ωP に同期したシグナルにより結像していたが，ここではさらに 2 倍周期（2ωP）のシグナルを検知し結高分解能 SNDM 測定にご協力いただいた SII ナノテクノ像する方法を用いる．ε3333 / ε33 は外部から印加する電界強度より局在化した領域からのものになり分解能が向上することが期待される．更に高次の非線形誘電率を検知することで逐次的に分解能を向上させることが期待できる4）．
図 5（a），（b）はチャネル長 0.08 μm デバイスに電子を交互に注入したチェッカーボードパターンの場合の従来のSNDM 像（ω 像）と，2ωP のシグナルを出力した SNDM 像（2ω像）である．図 5（a）の ω 像では，電子が存在する場合，電場が基板側から印加されると容量が増加し（dC / dV > 0），この領域のコントラストが明るくなる．従ってこの像で電子が注入されていることは明瞭であるが，電子の広がりの判別や，無注入のチャネル領域と拡散領域の区別が困難である．
一方，図 5（b）は ω 像と同一の箇所の 2ω 像である．電子の部分，拡散領域，無注入のチャネル領域が非常に明瞭である．ここでは局在した電子のコントラストが ω 像とは反転していることがわかる．図 6 は 65 nm 世代のデバイスで電子とホールが CB パターンになるように注入された場合のSNDM 像（2ω 像）である．チャネル長が 0.08 μm のチャネ
特集

辞ロジー，安武氏，広瀬氏に感謝いたします．
文の二乗項の係数であり，電界強度はより急速に減衰するため侵入領域が従来の周期に較べて短く，検知されるシグナルは論

結献1）Cho, Y., Kirihara, A. and Saeki, T.: Rev.Sci.Instrum., 67, 2297–2303(1996)
2）Cho, Y., Kazuta, S. and Matsuura, K.: Appl.Phys.Lett., 75, 2833–2835 (1999)
3）Odagawa, H. and Cho, Y.: Jpn. J. Appl.Phys.Part1, 39, 5719–5722,(2000)
4）Cho, Y. and Ohara, K.: Appl. Phys. Lett., 79, 3842–3844 (2001)
5）Cho, Y., Fujimoto, K., Hiranaga, Y., Wagatsuma, Y., Onoe, A., Terabe,
K. and Kitamura, K.: Appl. Phys. Lett., 81, 4401–4403 (2002)
6）Hirose, R., Ohara, K. and Cho, Y.: Nanotechnology, 18, S185–S188(2007)
7）Honda, K. and Cho, Y.: Appl. Phys. Lett., 86 013501(3 pp) (2005)
8）Honda, K., Hashimoto, S. and Cho, Y.: Appl. Phys. Lett., 86063515(3 pp) (2005)
9）Honda, K., Hashimoto, S. and Cho, Y.: Nanotechnology, 17,084014(5 pp) (2006)
10）Ishikawa, K., Honda, K. and Cho, Y.: Nanotechnology, 18,084015(6 pp) (2007)11）Pavan, P., Bez, R., Olive, P. and Zanoni, E.: in Proc. IEEE, 85, 1248–1271 (1997)12）Eitan, B., Pavan, P., Bloom, I., Aloni, E., Frommer, A. and Finzi, D.:IEEE Elec. Dev. Lett., 11, 543–545 (2000)

走査型非線形誘電率顕微鏡（SNDM）による半導体デバイスの評価

173【著作権者：社団法人 日本顕微鏡学会】