タイミングシステムの概念と実装
J-PARC センター
田村文彦 ∗

1 はじめにる。極短パルスの自由電子レーザーのための電子 linac とバンチ長が数百 ns である陽子シンク

J-PARC [1] は linac、rapid cycling syn-

ロトロンはトリガーのジッターに対する要求はchrotron (RCS)、main ring (MR) の 3 つの何桁も異なるし、放射光リングのような蓄積リ

大強度陽子加速器と物質・生命科学実験施設

ングと、一定の周期を持つシンクロトロンでは、(MLF)、ニュートリノ実験施設、ハドロン実験

トリガーをいつ発生させるかについての考え方

施設の 3 つの実験施設により構成される。2006

が全く違う。

年の linac 調整開始以来、継続的なビーム調整
およびハードウェアの増強により、RCS および

2 J-PARC のタイミングチャート

MR のビーム出力は増大を続けてきた。2018 年

J-PARC の大きな運転周期を決めているのは

6 月現在、MLF 利用運転のための RCS ビーム

MR である。MR は速い取り出し (fast extrac-

パワーは 500 kW に達し、ニュートリノ実験へ

tion、FX) モードでは 2.48 秒、遅い取り出し

向けた MR ビームパワーは 490 kW である。こ(slow extraction, SX) モードでは 5.2 秒の周期のような大強度ビーム加速における重要な要素

で、RCS から入射された 3 GeV の陽子ビームのひとつがタイミングシステムである。

を 30 GeV まで加速し、FX モードではニュータイミングシステムと聞いてその役割を考え

トリノ実験施設に、SX モードではハドロン実たときに、最初に考えつくのは、機器の動作や験施設にビームを供給している。MR のタイミ測定の基準となるトリガーやゲートを生成する

ングチャートを 図 1 に示す。MR の主電磁石ことだろう。正確なトリガーの発生は加速器のは 3 GeV に対応する磁場でフラットボトムを持運転に不可欠であることは当然である。しかし、

ち、このフラットボトムの間に RCS より 2 バン

J-PARC のような大型加速器においては、ト

チずつ 4 回のビーム入射を行い蓄積したビーム

リガー、ゲート生成以外の機能も必要になってを加速する。4 回の入射タイミングを K1、K2、くる。

K3、K4 と呼んでいる。この「K」は、入射に際この講義ノートでは、J-PARC のタイミング

し励磁される入射キッカーの「K」であり、K タ

システムの構成および機能を説明し、それがど

イミングの間隔は、RCS の周期の 40 ms であのような概念、要求に基づいて設計されているる。主電磁石パターンの「P」を取って、パターのかを説明していく。

ンの開始を P0、入射開始タイミングを P1、加留意してほしいのは、タイミングに関する要速開始を P2、加速終了を P3、減速開始 (フラッ求は加速器施設ごとに異なるということであトトップの終了) を P4 と呼ぶ。現在の運転では、P0 から P1 までは 10 ms、P1 から P2 ま∗ fumihiko.tamura@j-parc.jp

では 130 ms、P2 から P3 まで、つまり実際に

P4

P3

30GeV

MR magnet pattern
P0 P1
K1

P2
K2

40ms

K3

3GeV

K4

typ 1400ms
to be shorten to 650ms

図 1: MR のタイミングチャート。

extraction

加速が行われる期間は 1.4 秒 となっている。現
在、平均ビームパワーを大幅に増加するために

MR の運転周期を 1.32 秒に短かくする計画があるが、これは P2–P3 間を 0.65 秒に短縮する

RCS magnet ﬁeld

Bmax

ことで実現される。FX モードでは、加速された

20ms

8 つのバンチをキッカー電磁石により一度に蹴り出すため、フラットトップ長 (P3 から P4) は1 ms に設定されており、SX モードではフラッBmin

トトップ期間中にゆっくり (2 秒程度) ビームを取り出していくために、それに応じたフラット

beam injection
from linac (500us)

トップ長 (2.61 秒) となっている。

RCS のタイミングチャートを図 2 に示す。
RCS は 25 Hz の繰り返し周波数、つまり 40 msの運転周期を持ち、20 ms の間に陽子ビームを400 MeV から 3 GeV まで加速する。RCS の主

bump magnets
図 2: RCS のタイミングチャート。

電磁石は共振電源によりサイン波的に励磁され、最小、最大となるタイミングを Bmin、Bmax と呼ぶ。Linac から入射される H− ビームは荷電る。前述のように、MR 周期の中で 4 回は MR

変換膜により陽子ビームに変換され、Bmin のにビームを送り、それ以外、FX モードであれ

前後 250 µs、500 µs にわたり 307 ターンかけ

ば 58 回、SX モードであれば 126 回のビームはて入射される。この付近では、入射ペイントバ

MLF に送られる。この振り分けは、RCS を出

ンプ電磁石が励磁され、水平および垂直方向にた後のビームトランスポートにあるパルス偏向

入射ペインティングが行われる。約 20 ms かけ

電磁石を MR 入射の期間だけ励磁することで行て 3 GeV まで加速された陽子ビームは取り出われる。

しキッカー電磁石によりリングから蹴り出され

RCS において、MLF 行きのビームと MR 行
きのビームでは、ビーム強度だけでなく、入射DTQ(pulse mode)• 細かい基準は linac および RCS の 25 Hz
であり、TEF 建設後は linac の 50 Hz~10ms• MR の周期は、RCS 周期の整数倍でなけれ

RF pulse

ばならない

600800us
beam
macro pulse
50500us

図 3: Linac のタイミングチャート。

ということがわかる。
シンクロトロン (RCS、MR) では RF 周波数
は MHz の領域であり、バンチ長は数百 ns から
最短で 50 ns 程度であるため、トリガーやゲー
トのジッター (ばらつき) は 1 ns を下回っていペインティングの条件、RF 周波数パターンな
ど、様々な条件が異なる。つまり、タイミング
システムは各種加速器機器に、行き先に応じた
適切な指示を与えなければならない。

Linac のタイミングチャートを図 3 に示す。
RCS 同様に、25 Hz 繰り返しで運転されていれば十分である。一方、linac の加速周波数は324 MHz および 972 MHz で。空洞間の相対的な位相は非常に精度良く管理されなければならないが、タイミングシステムから供給されるト
リガーやゲートについては、シンクロトロン同様に 1 ns 以下の精度で十分である。

るが、核変換実験施設 (TEF、Transmutation

Experimental Facility) が建設されると、RCS
行きのビームと TEF 行きのビームを交互に、すなわち 50 Hz 繰り返しで運転されることとな
る。ビームが実際に加速、下流に供給される時間をマクロパルスと呼ぶ。マクロパルス幅はビー

3 J-PARC のタイミングシステム
J-PARC では、タイミング信号の種類として「スケジュールドタイミング」と「シンクロナイ
ゼーションタイミング」の 2 種類を定義している [2]。スケジュールドタイミングは、加速器サム調整の際の 50 µs から利用運転時の 500 µs

イクルの中であらかじめプログラムされたタイまで変化させる。加速空洞への RF 供給はマク

ミングでトリガーやゲートを出力するものであロパルスより幅の広いものとなる。また、DTL

る。J-PARC のほとんどの機器や電源は、この(drift tube linac) の Q 電磁石は、現在の運転でスケジュールドタイミングに基づいて動作する。

は DC 通電されているが、ビームの大強度化に

シンクロナイゼーションタイミングは、加速よりより強い収束力、すなわち励磁量が必要となった時にはパルス通電される。この場合、立ち上がりに時間がかかるため、ビーム加速より

10 ms 程度早くトリガーを与える必要がある。
Linac においても、RCS からのビームの行き先が MLF か MR かによってマクロパルス等のビームの条件が異なるために、タイミングシス
テムによる適切な管理が必要である。TEF の建設後はさらに行き先、つまりビーム条件が増えることとなる。
以上から、J-PARC の動作タイミングは、• 加速器全体の周期を決めるのは MR の周期器機器あるいは電源により生成されるトリガーに基づいたタイミングである。主にビームと同期する必要がある機器の動作に用いられる。

3.1

スケジュールドタイミングの動作原理

前節で述べたように、J-PARC の加速器の細かい基準は、linac の繰り返し周期である。よって、スケジュールドタイミングでは、タイミン
グは J-PARC 中央制御棟から送信される基準ト
リガー (25 Hz または 50 Hz) からのディレイとして定義される。基準トリガーは、トリガーク
ロックと呼称されることもある。
図 4 にスケジュールドタイミングの動作原理

Serial(TYPE)One MR cycl e

B

A

Typ e

50Hz Trigger clock

S

T1

T2

T3

........

Trig CLK

Delay 1A

Delay 1B

Receiver Module1
OutputDelay 2A

Tend

S

T1

........

........

........

図 5: タイプ列の長さは MR 周期と等しい。

Delay 2B

Receiver Module2
Outputsynthesizer
Delay 3A

Receiver Module3
Output12MHz RFThe counter is not resetwith trigger clock when
Type B is received

master clock gen

Delay 4B
Receiver Module4
OutputNo output for Type A

12MHz master clk
ref trig gen

The delay value and control (no output etc.) are stored in LUT on the board

図 4: スケジュールドタイミングの動作原理。
timing transmitter module
trig, clk, typeを示す [2]。基準トリガーを送るに先立ち、「タイプ」と呼ばれる制御ワードが送信される。

fanoutタイプは、次の基準トリガー後の加速器の運転の「タイプ」を表わす制御ワードである。加
E/O速器機器室・電源室等に置かれたタイミング受
信モジュールは、これら基準トリガーおよびお

E/O

E/O

trig, clk, type
(optical)

よびタイプを受信する。各受信モジュールはそ

to linac, RCS, MR
and experimental facilities

れぞれルックアップテーブル (look up table、LUT) を持ち、タイプに対応する LUT の内容

図 6: 中央制御棟に設置されるタイミング送信設

により、次の周期の動作を以下のように決定す

備の信号の流れ。

る。それは、

1. 設定されたディレイでパルスを出力する
2. 次の周期ではパルスを出力しない
3. 基準トリガーを受信してもディレイカウン
タをリセットせずに、基準トリガーを越えて数え続けるの周期、すなわち MR の周期となる。現在は、

MR が FX モードで 2.48 秒周期の時にはタイプ列の長さは 62、SX モードで 5.2 秒周期では130 である。
3.2の 3 種類である。

スケジュールドタイミングを構成するハードウェア

この方法により、基準トリガーごとに違った

中央制御棟には以下に述べる装置およびモタイミングおよびモードで加速器の機器およびジュールが置かれる (図 6)。まず、高精度シ電源を運転することができる。

ンセサイザおよびクロックジェネレーターにタイプを送る順番を「タイプ列」と呼ぶ。タイより 12 MHz のマスタークロックが生成されプ列の長さは、図 5 に示すように、加速器全体る。25 Hz または 50 Hz の基準トリガーは、

OPT Cable
TRIG
GATE
PULSE OPTFANOUT GEN
TRIG(optional) (optional) (optional)

TRIG
FANOUT

NIM
O/E

ReceiverModules

To power supply/ devices

To power supply / devices

THRU

VME

1

2

3

4

indicates "USER-OUTPUT". (Delayed-pulse / gate){

is a set of (1) 12MHz clock(2) 50Hz trigger clock
cables:(3) timing-control (100Mbps serial)

図 7: タイミング受信設備。

図 8: タイミング送信モジュール (右) と受信モジュール (左)。

12MHz
master clk

12MHz
master clk

ref trig

ref trig

マスタークロックをカウントする基準トリガー

type
memoryジェネレータから出力される。タイミング送信

type
SERDES

モジュールは、基準トリガーに先立ちタイプ情

type(serial)

FPGA

報を送信する。タイプはシリアル化して送信さVME busれる。J-PARC 各施設へのこれら信号の配信のために、ファンナウトと E/O (電気光変換) モ

図 9: 送信モジュールの機能ブロック図。

ジュールが使用される。
これらの信号は中央から光ケーブルを通じて各施設に配られる。各施設では、必要に応じのチャンネルを備え、これら 8 チャンネルの出

O/E、ファンナウト、E/O を組み合わせてリ

力は、トリガーファンナウトおよびゲートファ

レーステーションを構成することができる。

ンナウトで、加速器機器の要求する電圧レベ

このように信号配信系はスター状の構成に

ルに変換される。必要に応じ、トリガーパルス

なっており、全ての施設では同じ信号および情ジェネレータによりパルス幅の変更が行なわれ

報 (クロック、基準トリガー、タイプ) を受信する。光トリガーが必要な機器のためには、専用ることになる。

の E/O モジュールが用いられる。

図 7 に各施設、電源室等に置かれるタイミン

3.3

タイミング送信・受信モジュール

グ受信設備の概略を示した。各電源室等で、配タイミング送信、受信モジュールの写真を、図信された 3 種類の信号は O/E モジュールによ

8 に示す。これらは VME モジュールとして構り電気信号に変換され、タイミング受信モジュー

成されている。

ルに導かれる。

図 9 に示したように、送信モジュールはタイ受信モジュールは、個別のトリガーを生成す

プ列を記憶する「タイプメモリ」を基板上に持っる重要なモジュールであり、詳細は次節で述べている。毎回のトリガークロックに先立ち、タる。受信モジュールは独立な LUT を持つ 8 つイプメモリから取り出された 32 ビットのタイ

12MHzmaster clk

PLL
96MHz

レイカウンタをスタートさせ、ディレイワードに応じたタイミングでトリガーパルスを出力す

ch1-8

ref trig

96MHz
delay counterandcontrol logic

type(serial)SERDES

type

gate
gen

LUT

gate
out
(1-4)

delayed
pulse
(1-8)

FPGA

VME bus

る。ディレイ値は 24 ビットで、ディレイカウ
ンタは 96 MHz で動作する。96 MHz の内部ク
ロックは PLL により、12 MHz のマスターク
ロックから生成される。 最大約 170 ms までカウントすることができる。

LUT から読み出されたディレイワード中の制御ビットにより、各チャンネルのカウンタは、以

図 10: 受信モジュールの機能ブロック図。

下のどれかの動作をする。

1. 基準トリガーによりカウンタをリセットし、プがひとつずつ送信される。タイプ列の長さはカウントを開始する。ディレイワード中の最長 1024 個までの範囲で任意に決めることが指定のディレイ値でパルスを出力する

でき、タイプ列の終わりはエンドワードによっ

2. 次の基準トリガー後の周期はパルスを出力て示される。前述のように、ひとつのタイプ列

しないは、1 回の MR サイクルに相当する。タイプの3. トリガークロックを受信してもディレイカ

MSB は、シリアル通信の内容がタイプでなく特ウンタをリセットせずにカウントを継続し、別な情報であることを表わすビットである。例

指定のディレイ値でパルスを出力する

えば、図 5 に示されている、MR サイクルの開始を表わす「S」という情報である。
タ イ プ は「mode1」(7 ビ ッ ト)「mode2」「mode3」「mode4」(各 8 ビット) の 4 つのセクションに分割される。受信モジュールは設定
により、どのセクションを受信するかを決めることができる。現状、mode1 は 7 ビットの制約があるために使っておらず、mode2 から mode4
を linac、RCS、MR に割り当てている。

3. の機能は、MR のように基準トリガー間隔
40 ms よりも長い周期の施設のタイミングを設定するために必要な機能である。また、制御ビットの設定により VME インタラプトを発生させることができる。
受信モジュールはカスケード接続ができるよ
うに入力信号のスルー出力を備えている。ひとつの受信モジュールは独立な 8 チャンネルのカ
ウンタを持つ。主な出力ポートを以下に示す。

図 10 に受信モジュールのブロック図を示す。
受信モジュールは基板上に LUT を持ち、LUTには「ディレイワード」(ディレイ値と制御ビッ• ディレイドパルス出力: 独立な 8 チャンネ
ル。上に示した通り。

トから成る) が記憶される。LUT の内容はボー• ゲート出力: 4 チャンネル。ディレイドパル

ド上に計算機からダウンロードされる。受信モス出力のうちの 1 つによりセットされ、別ジュールは、タイプを受信すると、タイプに対応な出力によりリセットされる。

したディレイワードを LUT から取り出す。タディレイドパルス出力およびゲート出力からのイプが 8 ビットである mode2 から mode4 で信号は、ドライバーモジュールを通じ適切な電は、LUT のアドレスも 8 ビット、つまり 256 の圧レベルに変換されたうえで機器・電源に導かアドレスがあることになる。トリガークロックを受信すると、受信モジュールは基板上のディれる。また、トリガーの幅を調整したい時にはchopped out by linac chopper

RF bucket
intermediate pulse

図 11: キッカー放電トリガーの生成。

図 12: チョッピング入射の概念図。RCS の RF
バケツの端に来るビームをチョッパーによりあらかじめチョップした上で RCS に入射する。

トリガーパルスジェネレータで幅を伸長できる。

Linac および RCS のタイミング用 VME シ
ャーシには、リフレクティブメモリと呼ばれる専用の光リンクネットワークを用いた高速シェ
アードメモリが搭載されている。リフレクティ
ブメモリは、25 Hz の繰り返しで動作するタイミ
ングシステムの LUT を高速かつ同時に書き換えることができるように追加されたものである。

MR は 秒単位の周期を持つため、LUT の設定は通常のネットワーク越しに行われている。いずれの加速器においても、設定は他の J-PARC 制
御システム同様に全て EPICS (Experimental

Physics and Industrial Control System [3]) の

図 13: チョッパーゲート信号の生成。

チャンネルアクセスで行えるようになっている。

3.4

シンクロナイゼーションタイミング

ビームに同期を取る必要があるタイミングは、

放電トリガーは、RCS の RF 電圧を司るローレ

あらかじめスケジュールしておくことができな

ベル RF (LLRF) 制御システムにより生成されい。シンクロナイゼーションタイミングは、ビーる。放電トリガー生成のブロック図を図 11 にム同期のために加速器の機器自身により生成さ示す。スケジュールドタイミングシステムかられるタイミングである。

の MLF 取り出しゲートあるいは MR LLRF かJ-PARC において代表的なシンクロナイゼー

ら送られるバケツ選択ゲートと周回周波数で発ションタイミングは、キッカーの放電トリガー

生する LLRF 内部のゲートの AND を取ったもと linac のチョッパーゲート信号の生成である。

のをトリガーとして出力する仕組みである。ト

RCS の取り出しキッカーと MR の入射キッリガーは、RCS サイクル中一度だけ出力されるカーの放電トリガーは、RCS の実際の周回ビー

ように実装されている。このトリガーは光変換

ムと同期していなければならない。ビームはされてキッカー電源近くへ送られ、ローカルの

RF 電圧に同期しているので、これらキッカーのディレイモジュールでタイミングを微調整され、キッカー電源へ入力される。

セサイザーで生成される 12 MHz から作られ

RCS 入射時の縦方向のビームロスを避けるた

る 25 Hz トリガーを基準としていて、電力をめに、あらかじめ linac 上流に設置されたチョッ供給する AC ラインの 50 Hz とは非同期であパー [4] によりビームを時間方向にチョップしるからである。受信モジュールのディレイカウ

て RCS の RF バケツの端にビームが入射されンターは、供給される 12 MHz から生成されるないようにする、チョッピング入射 (図 12) が96 MHz を用いてカウントを行う。タイプをア行われる。チョッパーにより時間方向にチョッ

ドレスとした LUT によりいろいろな動作を行プされたビームパルスのことを中間パルスと呼うものの、本質的には実験室で使われるディレ

ぶ。チョッパーの動作のためのチョッパーゲー

イモジュールと変わりはない。

ト信号もまた、RCS の LLRF 制御システムによ一方、世界の加速器の大半は、AC ライン同期

り生成される。図 13 に信号の生成方法を示す。

のタイミングを持つ。このため、タイミングシ

チョッパーゲート信号は、LLRF のトリガー後

ステムの開発においては、AC ラインのゼロク

start の時間が経ってから duration だけの時間

ロス検出手法・回路や、AC ライン周波数を逓倍

ゲートを発生させるマクロ的な時間構造を持つ。

してタイミングに用いるクロックを生成する回

1 バンチ入射の場合は h = 1 の、2 バンチ入射の路などが重要な要素とされてきた [6, 7, 8]。

場合は h = 2 のゼロクロス信号から、設定したJ-PARC 建設期である 2003 年の J-PARC

ディレイと幅を持つゲート信号を生成し、光変

Accelerator Technical Advisory Committee

換してチョッパー電源へ送る。チョッパーゲー(加速器技術諮問委員会、ATAC) のレポート

トの中心がゼロクロス信号から Tc の遅れであでは、以下の記述がある。

る場合、設定されるディレイ d は、所望の時間
幅 w に対しd = Tc −w
2

The timing system consists of three
separate distribution infrastructures (12(1)

MHz clock, 50 Hz Master Trigger andの関係を持つ。チョッパータイミングは RCS

Pulse Type). The machine is not syn-における縦方向の分布を決める重要な要素でchronized with the AC line. Removal ofある。

this constraint greatly simplifies synchro-

このほか、linac の基準 RF 分配システム [5]nization with neutron choppers; howeverも広義のシンクロナイゼーションタイミングと

the committee noted that most accelera-

言えるであろう。

tor projects find it necessary to operate ina “line-synched” mode. Thought should

4 設計思想J-PARC タイミングシステムの構成は以上に述べた通りである。さて、その背後にある設計
思想はどのようなものなのだろうか。

4.1

何を基準にするのか– AC ライン非同期のタイミング
3 節のタイミングシステムの説明を読んで、意外にシンプルな構成であると感じるであろう。その理由は、J-PARC のタイミングはシン

be given to the possible impacts of notsynchronizing to the line.
加速器の専門家で構成される ATAC のメン
バーにとって、AC ライン非同期のタイミングの実現可能性は自明ではなかった。ここでは、

AC ライン非同期のタイミングを採用することのメリットと、懸念、そしてその解決について考えていこう。

図 15: フェルミチョッパーの模式図 [10]。

図 14: KEK-PS における、AC ライン周波数変動の測定結果。ARC 炉とは、KEK 所外の鉄工所の炉である。

フェルミチョッパーは高いエネルギー分解能を得るために 500 Hz から 1 KHz、つまり 30000
から 60000 RPM という非常に高速な回転数で運転される。各スリットの開口時間は 1 µs 程度であり、1% 以下のエネルギー分解能を得る

AC ラインの周波数は 50 Hz とされているが、実は周波数はかなり大きく変動する。KEK 陽

ためには、中性子ビームと開口の相対的な時間のずれは、300 ns 程度しか許されない。

子シンクロトロン (KEK-PS) での測定を図 14

これらの中性子チョッパーは高速回転する金に示したが、この測定では変動幅は約 ±0.1 Hz、属の物体であるがために慣性が大きく、回転位±0.2% に 及 ん で い る 。KEK-PS の 場 合 に は相を素早く変化させることが難しい。AC ライ

KEK 所外の鉄工所の炉の運転状況により影ンに同期した加速器の周期変動、つまり RCS か響を受けていたことが明らかになっており、こらのビーム取り出しタイミングの変動に追従さのように AC ラインの周波数は同じ電力管内のせることは非常に困難である。

負荷状況により大きく影響される。この変動はランダムであるとともに速いものである。

J-PARC では、前述のスケジュールドタイ
ミング、つまりシンセサイザーで生成された

さて、MLF の中性子ビームラインの中には、12 MHz から生成された 25 Hz トリガーに基づ

中性子チョッパーと呼ばれる機器が設置されて

いて RCS と中性子チョッパーを動作させるこいるものがある。T0 チョッパー [9] は、120 kgとにより、周期の変動を排し、チョッパー開口もの質量を持つニッケルクロム合金のブレード部と RCS 取り出しビームの位相関係を常に一が最大 100 Hz もの周波数で回転する機器であ定に保てるようにした。

り、陽子ビームが中性子ターゲットに入射した

フェルミチョッパー側の精度は 80 ns 程度

瞬間のバックグラウンドノイズを測定から除去[10] が達成されており、ビーム取り出しのジッする目的を持つ。

ターは後述するが 2 ns 未満である。AC ライ

フェルミチョッパー [10, 11] は単色中性子

ン非同期のタイミングの採用により、要求のの生成に用いられる。フェルミチョッパーは、

300 ns 以内を満たすことが (ある意味、容易に)

図 15 に示すようなスリットを持つアルミ合金可能となっている。

製の回転体であり、入射中性子ビームのうち特このように、中性子チョッパーとの同期とい定の速度 (エネルギー) を持つものだけを透過う強力な動機付けにより、J-PARC は AC ライ

することで、単色中性子を被測定物に供給する。

ン非同期のタイミングを採用したのである。

AC power
AC linesynchedﬁxed

linac power
consumption
not line
synchednot ﬁxed(a) 振幅。

図 16: AC ラインと加速器パルスとの関係。AC
ライン同期の場合には AC ラインとパルスの位
相関係は一定に保たれるが、非同期の場合には位相はばらばらになる。

そもそも、なぜ加速器においては AC ライン
同期が好まれるのであろうか。AC ラインから電力をパルス的に引き出す、linac の RF 電圧の安定化が同期の第一の目的である。図 16 に示したように、AC ラインの電圧と linac のパルスの位相関係が、AC ライン周期と加速器周期の違いによるビートによってサイクル毎に異なると、クライストロンにかかる DC (あるいは、(b) 位相。

図 17: RF フィードバック OFF (赤) およびON (緑) の場合の DTL RF パルスの振幅および位相。

パルス) 電圧のわずかな違いにより、RF 電圧に影響を与える可能性があるのである。
短パルス (< 1 µs) の電子 linac においてい [12]。図 17(a) から、サグの影響によりパル

は、RF パルス内でのフィードバックによってス後半にかけて約 5% 振幅が落ちていく様子がRF 電圧を制御することが難しいため、このよわかる。位相の変化も非常に大きく、図 17(b)うな AC ライン同期は必須である。一方、J-に示したように 15 度程度も変動している。つ

PARC linac の RF パルスは、フラットトップ

まり、フィードバック OFF では要求使用の振が約 600 µs と長い。このような長パルスの場

幅 1%、位相 1 度を満たすことができていない。

合、RF 電圧はパルス内でフィードバックによフィードバックを閉じることで、振幅、位相でり安定化させることができる。フィードバック

それぞれ ±0.15%、±0.15 度に変動を抑制でき

OFF、ON の場合の DTL の RF パルスの振幅る。パルス内変動だけでなく、サイクル毎の変と位相をプロットしたものを、図 17 に示す。

動および長期のドリフトも同程度に抑制されてフィードバック OFF の場合では、AC ライン非いる [12]。

同期によるリップルの影響よりも約 3.4% におこのように、長パルスである J-PARC linac

よぶカソード電圧のサグの影響がはるかに大きにおいては強力な RF フィードバックによって

RF 電圧の安定化が行われており、AC ラインπ

非同期であることによる影響はほとんどないと−π言ってよい。現状で linac のエネルギー変動は0.01% 程度であり、RCS への入射としては十分πな安定度である。

−π

シンクロトロン (RCS、MR) の電源はどうか。一般に、サイリスタを使った磁石電源は、AC ライン同期のほうが安定であるとされている。J-PARC の電磁石電源はスイッチング電源
であり、AC ラインの影響は少ない。

図 18: DDS による RF 生成の概念図。

ビームモニターシステムへの AC ラインの影
響は、ケーブル配線において、アイソレーショ
ン、接地、シールドのそれぞれが適切に行われていない場合には、バックグラウンドのノイズとして無視できないものになる。AC ラインからのノイズの混入があった場合にそれを排除することができるために、ビームモニターにとっても AC ライン同期は好ましいものとされている。幸い J-PARC では注意深くケーブル配線がなされており、現在のところ AC ラインの混入が問題となったことはない。
このような詳細検討のもとで、AC ライン非
同期のタイミングが実現された。翌 2004 年のATAC では、期のタイミングを用いている。ここでは文献 [8]を紹介するに留めるが、SNS のタイミングシス
テムは、AC ライン同期を実現するために、AC
ラインのゼロクロス検出周期変化の情報をイベントで送信する必要があるなど非常に複雑なタ
イミングシステムとなっている。

4.2

マスタークロックの重要性

3 節で述べた 12 MHz のマスタークロック
は、タイミング受信モジュールでの 96 MHz 内
部クロックの生成に使用されるだけでなく、加速器機器、電源のクロックとして使われている。
例を挙げれば、分周したものは電磁石のパター

The question of synchronization to theンのサンプリングクロックとして使われるほか、AC line has been fully examined as rec-

シンクロトロン (RCS、MR) のローレベル RF

ommended by the ATAC previously. The(LLRF) 制御システムでは 36 MHz に逓倍し

decision has been taken to stick to the cur-たものがシステムのクロックとして用いられてrent plan.

いる。

と、AC ライン非同期のタイミングについて

ATAC 委員も納得するところとなった。
ビームコミッショニング開始から現在に至るまでの運用で、AC ライン非同期のタイミング
であるがための問題は生じていない。

J-PARC のタイミングシステムの構成がシンプルになったことは副産物である。同様に中性
子チョッパーを持つ SNS では、AC ライン同陽子シンクロトロンでは、陽子の速度変化に対応して RF 周波数が変化する。RCS では、加速ハーモニック (h = 2) の周波数は入射エネル
ギー 400 MeV での 1.23 MHz から取り出しエネルギー 3 GeV での 1.67 MHz までスイープする。周波数変化する RF を生成するために、

LLRF 制御システムでは DDS (direct digitalsysthesis) 技術を用いている。
DDS による RF 生成の概念図を図 18 に示す。

周波数パターンから読み出される周波数信号、つまりクロック毎の位相加算量を使い、位相加算器−

により周回周波数の鋸波状の位相信号 (h = 1、−

−π から π まで) が生成される。周波数信号のビット幅は 32 ビットである。これを 2 倍することで、加速ハーモニック (h = 2) の位相信号が得+られ、位相パターンおよび位相フィードバック信
図 19: 位相フィードバックのブロック図。

号が加算されたものが coordinate transformerの入力となる。Coordinate transformer の出
力は、(rf output) = r cos θ(2)である。ここに、θ は入力された位相信号、r は電圧制御ループにより制御された振幅である。

RF 波形は DAC によりアナログ信号に変換さdelta-R position [mm]10

without FB
with FB50-5れる。システムに入力される LLRF トリガー毎に、位相加算器は 0 にリセットされ、サイクル-100毎の位相の再現性を保証している。

DDS による RF 生成は、周波数の精度が高く、10−7 程度が実現可能である。アナログの

5

10time from Bmin [ms]1520

図 20: 位相フィードバックなし、ありの場合の軌道のずれ。

VCO (voltage controlled oscilator) では 10−4程度であり、VCO を用いた アナログ LLRF 制
御システムを備えたシンクロトロンでは、ビーム軌道を偏向電磁石の中心に通すために、軌道フィードバックと呼ばれるビームフィードバッ
クが必須となる。軌道フィードバックは、ディスパージョンが大きい場所に置かれた BPM の
位置信号から、ディスパージョンを用いて運動量のずれ dp/p を算出し、

df
dp
=η
f
p

偏向電磁石の再現性が非常に高いために可能となったことである。必要に応じ、入射から取り出しまでの軌道を記録し、それを用いて周波数パターンを補正してやることで、軌道を偏向電
磁石の中心に補正することができ、その後は長期間にわたり再補正の必要はない [13]。
このように、J-PARC マスタークロックを基準とし、DDS を用いることで、取り出し時の(3)

RF 波形の位相、つまり取り出しビーム位相の再現性を確保することができる [14]。

の関係に基いて周波数に変調をかけるものであしかしながら、大強度ビームを加速するためにる。軌道フィードバックを用いると、この周波は、縦方向のダイポール振動を抑えるために、位数変調のために RF 波形、位相はサイクル毎

相フィードバックと呼ばれる別のビームフィーの再現性が保証されないものとなる。J-PARC

ドバックが必要となる。位相フィードバックは、のシンクロトロンでは、軌道フィードバックは

図 19 に示すようにビームの検波位相と空胴のLLRF の一部として実装されているが使用され検波位相を比較する。AC 結合により振動成分ていない。これは DDS の RF 周波数およびのみを取り出した後、PI 制御および全体のルー

89

345:

,-./012! "# $34567

!

"# $
'()*

%&

+

図 22: RCS BPM#5 の場所での COD の時間
図 21: 適用したループゲインパターンと、100ショットの空胴検波位相のばらつき。

変化。黒: 入射後 1 ms でのデータ、青: 5 ms、
赤: 10 ms。

プゲインパターンを適用し、空胴に位相変調をショットの空胴の検波位相を重ねてプロットし与えるものである。位相フィードバックなし、たものを図 21 の下部に示した。この測定ではありの場合のディスパージョンの大きい場所でビームパワーは 300 kW である。ループゲインの軌道のずれの比較を、図 20 に示す。大きなダが最大である 10 ms 付近までは、位相フィード

イポール振動が、位相フィードバックにより強バックの影響によりパルス毎の位相のばらつき力に抑制されていることがわかるだろう。しかは 10 度以上である。この時までにダイポール振しながら、位相フィードバックは位相に変調を動はほぼ抑制されている。その後、取り出しにかけるため、やはり取り出しビームの位相に影かけてのゲインパターンの減少によっては新た響を与え、再現性が保証されないものとなってな振動の増大は生じていない。ゲインパターン

しまう。

が 0 である取り出し時には、位相のばらつきはこの問題に対処するためには、位相フィード

1 度以内となっている。RF 周波数は 1.67 MHz

バックのループゲインパターンを適切に設定しであるから、時間に換算すると全幅で 1.7 nsてやればよい。ダイポール振動が生じる原因は、以内の低ジッターということになる [15]。MLF

縦方向ペインティングのための周波数オフセッの中性子チョッパーの要求を十分に満たすだけ

トや初期のミスマッチによるもので、加速の前でなく、MR のバケツ中心への正確な入射にお半に集中している。このため、図 21 に示すよういて、この非常に低いジッター性能は不可欠でに、加速中盤 10.2 ms まではゲインを最大とし、ある。

そこから取り出しにかけてゆっくりとループゲ

このように、4.1 節で述べた AC ライン非同

インを落としていく。取り出し直前の 19.2 ms期のタイミングおよびこの節で述べた 12 MHz

では、ゲインが 0 となるように設定する。前述のマスタークロックの分配によって、J-PARCのように J-PARC の位相フィードバックは空胴の加速器はサイクル毎のばらつきのほとんどなの位相に変調をかけるものであり、ゲインが 0

い加速器となっている。

の場合はプログラム通りの空胴位相となるため、

では、図 22 はどのように説明すればよいか。

ビーム取り出し位相の再現性が保証される。実図 22 は、RCS の BPM#5 の COD (closed

際にループゲインパターンを適用した時の 200

orbit distortion) 測定結果の時間変化をプロッ図 23: 入射後 1 ms での全周の COD。上: 測定
開始 60 秒、中: 108 秒、下: 156 秒。

トしたものである。図中、黒線は入射後 1 ms のデータを長時間分プロットしたものであり、青線、赤線はそれぞれ入射後 5 ms、10 ms のものである。サイクル毎のばらつきのないはずの

図 24: 補正前 (青) と補正後 (赤) の COD。上RCS であるが、約 192 秒の周期をもって COD

より、BPM#1、#5、#13、#29。

が変化しており、またそれは入射直後 (1 ms) で最も大きな幅を持ち、加速とともに幅は小さくなっていることがわかる。

グには 12 MHz のマスタークロックを分周しCOD は、BPM#5 の場所だけでなく、RCSたものを使用していたが、スイッチングのタイのリング全周にわたって発生している。図 23

ミングそのものには、制御盤内の独立な発振器

は、図 22 の点線の場所 (60 秒、108 秒、156 秒)を使用していた。このため、正確な加速器周期での入射後 1 ms の全周の COD をプロットし

25 Hz と制御盤内のオシレータの周波数は完たものである。60 秒と 156 秒では位相が逆であ

全な整数倍となっておらず、このビーティング

り、また 108 秒では COD が小さくなっている。

により COD が長時間かけて変動していたので

このような COD 変動があると、高精度のある。

ビーム調整を行うためには変動の周期 (192 秒)

偏向電磁石電源はその後改修が行われ、リッの COD を測定、平均化して解析やシミュレー

プル自体の低減はできなかったが、スイッチン

ションに用いなければならず、非常に非効率でグのタイミング生成にタイミングシステムからあった。

の 12 MHz マスタークロックを利用するように

実はこの COD は、偏向電磁石電源のスイッなった。このことで、リップルによる COD はチングによる磁場リップルが原因であった [16]。

再現性の高いものとなり、これをステアリング−5

T 程度と小さいものであるが、電磁石を高速 (1 KHz) で励磁して補正すること

入射時の偏向磁場の 0.07% に相当する。スイッが可能となった。図 24 に補正前後の入射からチングによるリップルの大きさは加速サイクル

取り出しにかけての COD をプロットした。特中変わらないため、加速とともに偏向磁場が強に COD が大きな BPM の場所を選んである。

くなると、リップルの影響は小さくなり、COD

いずれの場合も、最大 3 mm 程度の COD がよも図 22 のように減少するのである。

く補正できている。リップルの影響はわずかにリップルは 10偏向電磁石電源では、パターンのサンプリン

残っているものの、変動しなくなったことでシングルショットでの測定から解析を行うことができるようになり、効率的にビーム調整を進めることができるようになった。特に加速前半ではコリメータ付近での COD はビームロスに大きな影響を及ぼすため、このような高速の COD
補正は、500 kW 以上の大強度ビーム運転には必須となっている。
また、周回ビームの COD が周期的に変動していると入射ビーム軌道とのずれが発生し、入射ペインティングの範囲が実質的に変動してしまうことで、入射後の蓄積ビームサイズに変動が生じていた。これが補正されたことで、高精度のビームサイズ調整が可能となった。MR 入

同期データ
図 25: 同期データの概念。

射においては取り出しビームサイズを精密に調整する必要があり、この点からも周期変動を抑制したことは重要な意味を持つ。
このことから得られる教訓は、加速器でマス
タークロックを分配するのであれば、スイッチン
グなどのタイミングに至るまでマスタークロッ
クを利用して生成するべきである、ということだろう。リップルのように場合によっては低減することが困難なものであっても、加速器の周期に完全に同期しているならば、対処が可能となることもあるのである。

4.3

同期データ系の構築

RCS のビーム調整は、主にシングルショッ
トモード、つまりリクエストにより linac から

1 発のビームが供給されるモードで行われている。さまざまなビームモニターの計測系はビー
ムトリガーで動作しているので、データの取得
はビームを撃った後でゆっくりと行うことができる。EPICS レコードとなっているデータはチャンネルアクセスを行えばよく、また、オシロ
スコープから直接 VXI-11 や GPIB などでデータをダウンロードしてもよい。
一方、利用運転時には RCS は 25 Hz の繰り返しで運転しているので、上記のような方法では、ビームモニター、計測器にアクセスした時のデータを取得することしかできない。EPICSのチャンネルアクセスでは、ネットワークの状態にもよるが 25 Hz でのデータ取得は難しい。
このようにして集めたデータのセットを、「非同期データ」と呼ぶことにしよう。非同期データしか存在していない場合、例えばインターロッ
クが発報してビームが停止したショットのデー
タを選んでポストモータムな解析をしようとしても、これは不可能である。
図 25 に示すように、ビームのショット毎にタグを付けたとき、あるタグのビームショットの計測データのセットは「同期データ」となる。
同期データが取得できる系 (同期データ系) が構築できれば、ビームショット毎の監視や、必要において解析を行うことができる。もちろん、25 Hz の更新レートで取得できるデータ量 (1 サ
イクルあたり数十から数百点の波形) のものに限られ、例えば 54 台の BPM の COD、ロスモ
ニター波形などがこれにあたる。WCM のビー
ム波形や RF の波形など、高速なサンプリングが要求され 1 サイクルあたり数メガ点となるよ
うな波形の記録は現状の技術では不可能である。
この節では、RCS における同期データ系とタイミングシステムの関係について紹介していこ図 26: リングメモリの概念図。

図 27: RCS BPM の同期データ系の構成。
う [17]。

25 Hz で更新されるデータの利用にあたって
欠落なく確実なデータを取得するために、BPMなどの計測系では、独自のリフレクティブメモ

トリガーカウント値は、32 ビットの数値であり、232 /25[Hz]/3600[hour/s] = 47721[hours] (4)リネットワークを構築し、リフレクティブメモ

であるから、47000 時間以上同一のカウントとなリの広大なメモリ空間をリングメモリとして活ることはないためビームショットのタグ (ビー

用している。リングメモリの概念図を図 26 にムナンバー) として用いることができる (実際に示す。更新されるデータを順に記録し、ある数

は、毎年の停電のために、カウント値はリセッを越えると先頭のアドレスからデータを上書きトされる)。

していく構造となっている。RCS BPM の場

J-PARC では、タイミングシステムの持つ情合、数百ショットを記録できるリングメモリが報と BPM 等測定系との橋渡しを行うモジュー確保されている。

ルとして、トリガカウンタボード (TCB) が開記録されたデータを一定間隔ごとに計算機に発された。TCB は、25 Hz トリガー毎に TCB

よりディスクにダンプしてやれば、欠落のないが受信したトリガーのカウント値を生成するとデータを記録することができる。しかしながら、ともに VME 計算機上で走るアプリケーション

データの活用の観点からするとこれだけでは不への割り込みを発生させることができる VME

十分である。ビームナンバーや行き先情報 (タモジュールである。図 27 に TCB を活用したイプ) を同時に記録してやらなければ、後で解BPM の同期データ系の構成を示す。BPM の析、検証を行うことが不可能であるからである。

処理系は、複数の制御室、装置室に分散して設

このため、タイミングシステムの持つ情報とデー

置されている。前述のように、データの集約を

タを結び付けるための仕組みが必要である。

目的として、BPM 用のリフレクティブメモリ

タイプ伝送のシリアル通信において、MSB がネットワークが構築されている。TCB がインス1 である時には特別な情報を送信していること

トールされる VME シャーシには、タイミングは先に述べたとおりである。MR サイクルの先用のリフレクティブメモリと BPM 用のリフレ頭を表わす「S」の他、これまでに基準トリガー

クティブメモリの両方が配置されており、TCB

送信回数を示すトリガーカウント値、MR サイはトリガー毎にタイミング用リフレクティブメ

クルの何番目かを示す MR カウント値などが送モリから、ビームタグ情報 (トリガーカウント

られている。またこれらは送信モジュールのレ

値、MR カウント値、タイプなど) および RFM

ジスタとしても保持され、送信されている「タイ管理情報を生成し、BPM 用のリフレクティブ

プ」とともにリフレクティブメモリにより RCS

メモリに流す。

全てのタイミング用 VME で共有されている。

図 28 に示すように、RFM 管理情報には、ま図 28: RFM 管理情報。

図 30: 同期データ系により記録されたビーム電流データの例。

同期データ系により行き先を区別して記録された COD データの例を、図 29 に示す。これは
図 29: 同期データ系により記録された COD

全周の水平方向の COD を加速サイクル中 1 ms

データの例。

間隔で記録したものをプロットしたものである。
プロットの左上にはビームタグが、また右上には beam type として、行き先情報を示してあず、リフレクティブメモリをリングメモリとしる。この時の運転では、MR では加速後半で RFて利用できるように、データ書き込みアドレスが周波数にオフセットを加え、取り出しの運動量

25 Hz の更新レートで書き込まれる。各 BPM

を 0.1% 程度調整した運転を行っていたが、この処理系は、データ書き込みアドレスを参照しの様子が、ディスパージョンの大きいアーク部てビームタグとともに位置波形データを書き込の COD 変化として記録されていることがわかむ。全データ収集のために、データ収集アドレるだろう。このように行き先を区別したデータ

スには、最近に書き込まれたアドレスが、また記録により、正確な監視、解析が可能となってMLF アドレスおよび MR アドレスには、行きいる。

先を区別したアドレスの集合が書き込まれる。

25 Hz の電流モニターの全データ収集の例

図 27 にあるように、リフレクティブメモリネッ

を図 30 に示す。この運転では、MR 向けに

トワーク上にある計算機は、定周期でこれらを2.97 × 1013 ppp、MLF 向けには 2.8 × 1013 ppp

参照し、管理情報に示された場所のデータを読の強度で供給を行っていたが、約 1 秒にわたっ

み込み、25Hz 全データをディスクに記録するて一時的に取り出されるビーム電流が低下してとともに、MLF および MR の最新モニタ値をいることが見てとれる。連続したデータの監視

EPICS レコードとして提供する。

により、このような一時的なビーム電流の低下

管理情報を用いてデータを整理することで、を捕捉することができるだけでなく、ビームロ

必要なデータの場所をすぐに特定できるように

スモニターの監視データと突き合わせ、最終的なり、データを利用した検証、解析が飛躍的ににこの減少がイオン源のビーム電流の一時的な容易になった。

低下が原因であったことを突き止めることがで

!

きた。

!

この他、測定器自体がリングメモリの構成となっているウェーブエンドレスレコーダ (waveendless recorder, WER) と TCB を組み合わせることで、同期データ系は加速器電源の異常監視用途にも拡張されている。
同期データ系は RCS の運転監視に不可欠な(a) 既存システム。

ものとなっている。この同期データ系の構築にはタイミングシステムからの情報が不可欠であ

!"#

# $

%

り、タイミングシステムというものの目的が単にトリガーやゲートを出力するだけでない、ということを示す好例と言えるだろう。

5 次世代タイミングシステムに向けて2006 年の linac ビームコミッショニング開始
から 10 年にわたり大きな問題なく運転を続けて(b) 次世代システム。

きた J-PARC の (スケジュールド) タイミング

図 31: 既存システムと次世代システムの構成。

システムであるが、今後の長期的な維持は困難

図中、青線は 3 本の電気ケーブルの集合、赤線となった。E/O、O/E モジュールに使用していは 3 本の光ケーブルの集合を表わす。次世代シる光素子 (Finisar v23826) の生産中止である。

ステムでの空色は 1 本の光ケーブルを表わす。

現在使用している E/O、O/E モジュールは十分に予備品を確保してあるものの、次世代システムを開発する必要が出てきた。
以下に、次世代タイミングシステムの概要を紹介しよう。

5.1

開発にあたって次世代システムの開発にあたって最も重視したことは、既存システムと共存して動作できることである。J-PARC の建設期と異なり、全てのタイミングシステム機器を一気に置き換える
ことは、予算の観点そして運用の観点からも不可能であるからである。従って、タイプ列の考てから受信モジュールに入力されるために、特にノイズ環境の悪い MR の電源室ではノイズの混入により誤作動を起こすことがあった。そこ
で、高速シリアル通信技術により 1 本の光ケー
ブルに 3 つの信号をデータ化して送ることとし、また新しい受信モジュールは光信号を直接入力することとした。

5.2

次世代システムの構成概要

図 31 に既存システムと現在開発中の次世代システムの構成を比較した。前述のように、既えかた、ディレイカウンターの動作等について

存システムでは送信モジュールから 12 MHz ク

は、既存システムを踏襲するものとなる。

ロック、基準トリガー、タイプの 3 種の信号が既存システムは、基準トリガー、12 MHz ク
ロック、3 種類の信号を別々のケーブルで送信し3 本のケーブルで出力され、ファンナウトされた後に E/O により光信号に変換され各施設へている。これはインフラ上の負担となっていた。

送信される。各施設では、O/E により電気信号

また、受信モジュール近くで一度電気に変換しに変換された 3 種の信号を受信モジュールへ入力する構成になっている。

図中、黄色で示したのが新規開発要素である。

type
memorytransmitter

次世代システムの新しい送信モジュールは 3 種の信号をシリアル通信により 1 本の光信号にまとめて出力できるようにするとともに、既存シ

ref
trig

payloadevent
generator

GTP(SERDES)

SFP

ステムと同じ 3 種の電気信号を出力する。シリアル通信の詳細については後述する。既存シス

12MHz
clk

PLL

144MHzopticalcable

テム同様の信号を出力することで、既存のタイミング受信設備についてはそのまま利用でき、既存システムと共存しながら次世代システムへの移行を漸次進められるようにした。光素子としては、最近データセンター等高速通信に広く用いられている SFP (small form factor pluggable)similarlogic
asexisting
timingreceiver12MHz clk
ref trig

event
analyzer

多段の光ファンナウトにより分配され、新しいGTP(SERDES)

SFP

type

receiverの光トランシーバを採用した。
送信モジュールからの光信号は、必要によりseed clk
144MHz

図 32: 次世代タイミングシステムにおける高速
シリアル通信。

受信モジュールに入力される。新受信モジュー
ルは受信したシリアル信号をデコードし、内部で 12 MHz クロック、基準トリガー、タイプを復号する。復号された信号の使った動作については、既存の受信モジュールと同じである。

VME の受信モジュールに加え、PLC 型の受信モジュールも開発した。
また、新システムにより分配された光信号を使って既存の受信モジュールを動作させるために、新 O/E モジュールを開発した。新 O/E モ
ジュールは、光信号を受信し、シリアル信号をデコードして生成されるクロック、基準トリガー、タイプを電気信号で出力するモジュールである。

5.3

高速シリアル通信

図 32 に、次世代タイミングシステムにおける高速シリアル通信の構成を示す。
新送信モジュールでは 12 MHz クロック毎に、シリアル通信のペイロードとなる「イベント」を生成する。Xilinx FPGA の高速シリアル
通信トランシーバである GTP (最大 3.2 Gbps)
を用いてイベントを SERDES によりシリアル
化して送信する。
実際に送信されるシリアル通信のプロトコルを、表 1 に示す。シリアル通信で用いられる

8B/10B 変換 [18] においては、実際の 8 ビットのデータである「D」と、特別な意味を持つ「K」キャラクタがある。K28.5 は、8B/10B に
おいてカンマキャラクタとして、データ列の区切りを示すキャラクタとして用いられる。ある
イベントシーケンスは、(a) に示すようにカンマに続き、そのイベントの意味を表わすデータ、「E」が送信される。3 番目から 12 番目には必要に応じ、合計 80 ビットのデータを入れることができる。8 ビットが 12 個連続する列となり、8B/10B 変換して送信されるため、通信速度は1.44 Gpbs となる。
アイドル時には、null event が常時送信されている。送信モジュールに基準トリガーが入力されると、trigger event が送信される。Type

event では、シーケンスの 3 番目から 6 番目までに mode1 . . . mode4 に対応する type1 . . . type4が含まれる。その他、既存タイミングシステム
で送信されている、S や S カウント値、トリガー
カウント値がイベントとして定義され、送信さ表 1: シリアル通信のプロトコル(a) フォーマット
seq

1
K28.5

2
E

3
D(p1)

4
D(p2)

Null

1
K28.5

2
E(null)

3
D0.0

4
D0.0

Trig

1
K28.5

2
E(trig)

3
D0.0

4
D0.0

5
D(p3)

6
D(p4)

7
D(p5)

8
D(p6)

9
D(p7)

10
D(p8)

11
D(p9)

12
D(p10)

9
D0.0

10
D0.0

11
D0.0

12
D0.0

9
D0.0

10
D0.0

11
D0.0

12
D0.0

9
D0.0

10
D0.0

11
D0.0

12
D0.0

9
D0.0

10
D0.0

11
D0.0

12
D0.0

9
D0.0

10
D0.0

11
D0.0

12
D0.0

9
D0.0

10
D0.0

11
D0.0

12
D0.0

(b) Null event. E(null)=D0.0 (0x00)
5
D0.0

6
D0.0

7
D0.0

8
D0.0

(c) Trigger event. E(trig)=D1.0 (0x01)
5
D0.0

6
D0.0

7
D0.0

8
D0.0

(d) Type event. E(type)=D2.0 (0x02)
Type

1
K28.5

2
E(type)

3
type1

4
type2

5
type3

6
type4

7
D0.0

8
D0.0

(e) S event. E(S)=D3.0 (0x03)
S

1
K28.5

2
E(S)

3
D0.0

4
D0.0

2

Scnt

1
K28.5

3
Scnt1

2

Tcnt

1
K28.5

5
D0.0

6
D0.0

7
D0.0

8
D0.0

(f) S count event. E(Scnt)=D4.0 (0x04)
E(Scnt)

4
Scnt2

5
Scnt3

6
Scnt4

7
D0.0

8
D0.0

(g) Trigger count event. E(Tcnt)=D5.0 (0x05)
E(Tcnt)

3
Tcnt1

4
Tcnt2

5
Tcnt3

6
Tcnt4

7
D0.0

8
D0.0

れる。イベントは 256 通り定義できるので、今ナライザは Trigger event を受信した時にトリ後の必要に応じてイベント種類の追加を行い情ガーを出力し、また、Type event を受信した時報を送信することが可能である。

にはタイプを出力する。クロック、トリガー、タ

シリアル化されたデータは、SFP 光モジュー

イプは、既存受信モジュールと同様の回路に入ルにより、光ファイバー経由で新受信モジュー

力され、全体として既存システムと同様の動作

ルに届けられる。

を行う。その他イベントも解釈され、既存受信

新受信モジュール側の GTP では、クロックモジュールと同様に処理される。

データリカバリ (clock data recovery、CDR) に

このように、高速シリアル通信により 3 種類

より 144 MHz クロックが復号されるとともにの信号を 1 本の光ケーブルで送信することが可

データが抽出される。復号された 144 MHz ク

能となった。ここに注意しなければならないこ

ロックは送信に用いられるクロックに完全に同とは、GTP 等のトランシーバーはそのままでは期したものとなっている。受信データはイベン

電源投入毎に遅延が微妙に異なる点である。遅トアナライザに入力され、イベントアナライザ内

延の変化量はシリアライザに供給されるクロッに実装されているカンマディテクタで 12 MHz

クの 1 周期程度であり、144 MHz の時には約の繰り返しで送信されているカンマを検出し、

7 ns にもなってしまう。固定遅延を実現するに12 MHz クロックとして出力する。イベントア

は、文献 [19] のような回路構成が必要である (あpk-pk 194ps

tranmitter module
PLC
receivernew
O/E

moduleRMS 22ps

opt fanout

図 34: テクトロニクス DPOJET による復号
receiver module

図 33: 次世代タイミングシステムモジュール群。

12 MHz のジッター測定結果。

DPOJET による復号 12 MHz クロックのジッター測定結果のヒストグラムを図 34 に示す。ジッターは RMS で 22 ps、pk-pk で 200 ps

まりに技術的詳細であるために、この講義ノー

弱 と FPGA の I/O のジッターと同程度であり、トでは説明を省く)。J-PARC 次世代タイミン

十分に要求を満たすものであることが確認でき

グシステムにおいても文献と同様の構成が採用る。基準トリガー出力やディレイドパルス出力

されている。

のジッターは長周期であることから DPOJET

5.4

開発および試験の状況

次世代タイミングシステムのモジュール群はを使用しない測定となるが、同程度のジッター性能であった。

2017 年度に動作検証のための先行機が製作されこの講義が行われる 2018 年 9 月にはテストた。図 33 に、製作された先行機モジュール群を環境において長期安定動作の確認が開始されて示す。これらのモジュールを組み合わせた動作

いる予定である。2018 年 12 月には中央制御棟

検証試験を進めている。

に新送信モジュールがインストールされ、運用試験は、タイプ列や LUT の動作などのロジッを開始する。前述のように新システムは既存シク的な検証と、出力されるクロックやトリガー

ステムと共存できるように設計されているため、の波形、ジッター等の性能的な評価の両面から受信側のシステムの移行は数年かけて順次実行行われている。ここでは、クロックのジッター

していく。

測定結果を紹介しよう。
新受信モジュールで復号される 12 MHz ク

6 おわりにロックはディレイカウンターの 96 MHz の基準

J-PARC のタイミングシステムについて、そとなるだけでなく、シンクロトロンの LLRF シの概要と設計思想、そして今後の展開について

ステムのシステムクロック生成等にも使用され述べた。タイミングシステムとビーム運転の関るため、12 MHz クロックのジッター性能は重わりに重点を置いた記述となるように努めたつ要である。クロックのジッターは、高速オシロ

もりである。強調したいことは、J-PARC のタスコープにより測定できる。テクトロニクスのイミングシステムは現在の大強度ビーム運転に

オシロスコープならば DPOJET、レクロイなら大きな貢献を果たしてきたということである。

ば JTA というアプリケーションが用いられる。

筆者はタイミングシステムの仕事だけをしてこれらは、高速なサンプリングで大量のデータいるわけではなく、シンクロトロンの RF グルーを捕捉し、統計処理を行うものである。

プに属し、LLRF 制御システムの開発や RCS、

MR のビーム調整を行ってきた。21 世紀初頭にうな講義の機会を与えてくださった OHO’18 校

タイミングシステムの設計を始めたころはまだ長の小林幸則氏、J-PARC センターの小関忠氏、経験不足であったが、ビーム運転やビーム物理長谷川和男氏に感謝します。

に関する経験と知識を持つことで、タイミング
システム自体についての理解が深まったことを参考文献感じている。J-PARC 次世代タイミングシステ[1] “Accelerator technical design report forムの設計、構築においてもこの経験、知識を生

J-PARC,” JAERI-TECH 2003-044, 2003.

かすことができたことを申し添えておきたい。

[2] F. Tamura et al., “Timing system for

最初に述べたようにタイミングに関する要求

J-PARC,” in Proceedings of the Parti-

は加速器施設ごとに違うため、加速器のタイミ

cle Accelerator Conference (PAC 2005),

ングシステムの設計にあたっては、その加速器

2005, pp. 3853–3855.

がどのような動作を行うのかを理解したうえで最適な解を考えていくことが必要である。

[3] “Experimental physics and industrial
control system,” https://epics.anl.gov/.

一方、加速器タイミングシステムの世界にも[4] S. Wang, S. Fu, and T. Kato, “The de-

標準化の動きがある。Micro Research Finlandvelopment and beam test of an rf chop-(MRF) [20] 製のタイミングシステムモジュール

per system for j-parc,” Nuclear Instru-

群は、イベント発生器 (event generator、EVG)

ments and Methods in Physics Researchとイベント受信機 (event receiver、EVR) の組

Section A: Accelerators, Spectrometers,

合せで構成され、概念的には J-PARC 次世代

Detectors and Associated Equipment, vol.

タイミングシステムと同様のものである。MRF

547, no. 2, pp. 302 – 312, 2005.

のシステムは EPICS との親和性が高く、Su-[5] T. Kobayashi, E. Chishiro, S. Anami,

perKEKB や PSI、FRIB 等の加速器で採用さ

S. Yamaguchi, and S. Michizono, “RFれている。

reference distribution system for J-PARC

また、CERN と GSI を中心に開発が進め

linac,” Nuclear Instruments and Methods

られている White Rabbit (WR) [21] は、Syn-in Physics Research Section A, vol. 585,

chronous Ethernet (SyncE) や IEEE 1588 Pre-no. 1, pp. 12 – 19, 2008.

cision Time Protocol に基づいて、専用のネッ[6] J. Urakawa, “Timing system of the ac-

トワーク越しに sub-ns の精度での固定遅延デー

celerator test facility for a linear col-タ転送とタイミング供給を行うものである。

lider,” Nuclear Instruments and Methods

J-PARC 次世代タイミングシステムの開発においては、MRF はイベント種類の不足があり、in Physics Research Section A, vol. 293,
no. 1, pp. 206 – 209, 1990.

また WR は専用のネットワークを必要とするな[7] L. J. Rybarcyk and F. E. Shelley, “Im-

ど大幅な変更となることから、これらの採用はprovements to the LANSCE accelera-

見送っている。しかしながら、これらの動向は

tor timing system,” in Proceedings of

今後注視していく必要があると考えている。

the 1997 Particle Accelerator Conference

今回の講義にあたり、高橋博樹氏、原田寛之
氏、上窪田紀彦氏には貴重な助言と協力をいた
だきました。ここに感謝します。また、このよ(Cat. No.97CH36167), vol. 2, May 1997,
pp. 2514–2516 vol.2.
[8] E. Bjorklund and D. Thompson, “SNS

timing system technical description,”

M. Toda, T. Shimada, K. Hara, andhttps://ics-web.sns.ornl.gov/timing/.

K. Hasegawa, “Achievement of very low[9] S. Itoh, K. Ueno, R. Ohkubo, H. Sage-

jitter extraction of high power protonhashi, Y. Funahashi, and T. Yokoo, “T0beams in the J-PARC RCS,” Nuclear In-

chopper developed at KEK,” Nuclear In-

struments and Methods in Physics Re-

struments and Methods in Physics Re-

search Section A, vol. 647, no. 1, pp. 25

search Section A, vol. 661, no. 1, pp. 86– 30, 2011.

– 92, 2012.

[16] Y. Watanabe, N. Tani, T. Adachi,[10] S. Itoh, K. Ueno, and T. Yokoo, “Fermi

S. Igarashi, and H. Someya, “Suppres-chopper developed at kek,” Nuclear In-

sion scheme of COD variation caused bystruments and Methods in Physics Re-

switching ripple in J-PARC 3GeV dipole

search Section A, vol. 661, no. 1, pp. 58

magnet power supply,” in Proceedings of– 63, 2012.

the first International Particle Acceler-[11] S. Itoh, “Design issues of a chopper control system,” in Proceedings of the fif-

ator Conference (IPAC 10), 2010, pp.
3242–3244.

teenth meeting of the international col-[17] H. Takahashi, N. Hayashi, and M. Sug-laboration on advanced neutron souces

imoto, “Synchronized data distribution(ICANS-XV), Tsukuba, 2000, pp. 327–

and acquisition system using reflective

329.

memory for J-PARC 3GeV RCS,” in Pro-[12] T. Kobayashi et al., “Performance of J-

ceedings of 11th European Particle Accel-

PARC LINAC RF system,” in Proceed-

erator Conference (EPAC 2008), Genoa,

ings of 22nd Particle Accelerator Confer-

Italy, 2008, pp. 1553–1555.

ence (PAC 2007), 2007, pp. 2128–2130.

[18] “Method and apparatus for encoding bi-[13] F. Tamura et al., “Beam acceleration

nary data,” U.S. Patent 4,456,905, 1984.

with full-digital LLRF control system[19] R. Giordano and A. Aloisio, “Fixed-in the J-PARC RCS,” in Proceedings oflatency, multi-gigabit serial links with

11th European Particle Accelerator Con-

Xilinx FPGAs,” IEEE Transactions on

ference (EPAC 2008), Genoa, Italy, 2008,

Nuclear Science, vol. 58, no. 1, pp. 194–

pp. 364–366.

201, Feb 2011.

[14] F. Tamura and M. Yoshii, “Stabilizationof beam extraction timing in J-PARC
RCS,” in Proceedings of 12th International Conference on Accelerator andLarge Experimenal Physics Control Systems (ICALEPCS 2009), Kobe, Japan,
2009, pp. 647–649.
[15] F. Tamura, M. Yoshii, A. Schnase,
C. Ohmori, M. Yamamoto, M. Nomura,[20] Micro-Research Finland, http://www.
mrf.fi/.
[21] “The White Rabbit Project,” http://
white-rabbit.web.cern.ch/.