CadenceのCo-DesignとLPBへの取り組み
Cadence Design
g Systems,y, Japanp益子 行雄
2013年3月6日

Agenda• CadenceのIC-PKG-Board Co-Designへの取り組み– System / SoC アーキテクチャー設計とChip-PKG-Board– Virtual
Vi t l SSystemt
I t CInterConnectt (VSIC)• System Prototype Planner– 実現しているCo-Design機能の例
実現しているC D i 機能の例

• Chip-PKG-Board 事例 (CISCO)• IC-PKG-Board PI Aware SI Analysis• CadenceがLPBをサポートするには2© 2013 Cadence Design Systems, Inc.

System Design and SoC Architecture Design
Target System

TargetChip

Block Diagram*Functionality*Bus Width*I/F
I/F Speed*Clock Speed

DDRDDR

DDRx

Chip Architecture Design*SelectSelect Technology*Select IP Macros*IO Placement*Chip estimation

IC CoreDesignDDRx

Several Candidates of DIE Abstract

DDRDDRDDRDDRDDRDDRSingle Chip
-DDR3
DDR3 on PCB
3© 2013 Cadence Design Systems, Inc.

Multi Chip SiP-Organic
Organic SiP (Wirebond)-2.5D Silicon Interposer

3D-IC (Memory over logic)-TSV
TSV with Wide IO

VSIC: Virtual System Interconnect
IC-PKG-PCB を通したインターコネクトの設計 / 検証
93 IO62 

PKG PCB

Constraint Manager

93 PKG統合simulation

IO

SiP Logic Design
All
Allegro
Entry
E t

IDEAL

VSICUpdate

IC Design

I/O buffer design
Virtuoso

IC core design
EDI

VSIC exploration
Allegro SigXplorer

PCB Design
Allegro PCB

Package design
SiP/APD

Integrate
and verify

Build hardware

IO - PKG - PCB - PKG - IO

PhysicalyCorrelate in lab© 2013 Cadence Design Systems, Inc.

• 各設計ドメイン（IC, PKG,PCB)はそれぞれのパートをPCB)はそれぞれのパトをVSICに合わせて設計

VSIC
model

Integrate
and verify

4

VSIC
Update• IC-PKG-PCBのTarget SPECを策定し VSICモデルとしてを策定し、VSICモデルとしてセット• 設計が進んだ部署からIDEALなVSIC部分をフィジカルなものにアップデート• 同じコンストレイント・マ
ネージャーがIDEALなトポロ
ネジャ がIDEALなトポロ
ジーから、最終配線までサポート• DDRx, SerDes AMIまで高速信号の解析を設計のどの時点でも行えるIC-PKG-PCB Optimization(System Prototyping Planner)

Connector

DDR
DDR

RatsによるPinアサインの確認
Bus表示による配線経路の策定と表る 線経路 策定
Pin アサイン自動化

配線経路に沿った自動配線

62 93 IO

PKG PCBPKG

5© 2013 Cadence Design Systems, Inc.

93 IOSystem Prototype Planner External Resources…
 At DesignCon 2011, Cadence and Cisco shows how chip-packageboard can be optimized in parallel using Cadence Co-Design solution

Using co-design to optimize system interconnect paths
1/16/2011
http://www.eetimes.com/design/embedded/4212217/Using-co-design-to-optimize-system-interconnect-paths

6© 2013 Cadence Design Systems, Inc.

IC-PKG-Board PI Aware SI Analysis
Wid I/O
WidePower RailGround RailPredicts
NoSSN

Signal

Logic

Simulation assuming ideal power delivery network

MemoryInterposer
VRM+Package
PCB

Predicts
Significant
SSN Risk
Simulation with all ppower deliveryy effects• システムの電源は、VRM(Voltage Regulation Module)から供給される• 電源は複数の供給パスからあることを考慮しなければならない。（VRM,Decap on PCB, ChipのParasiticなど）など• Interposer, Package, Boardそれぞれにて、異なる周波数帯の解析モデルが必要になる。
7© 2013 Cadence Design Systems, Inc.

統合解析の例：Silicon-Package-BoardのSSN解析
LEF/DEF

8GDS

Transistors model

BRD

MCM

IO ModelExtraction withXcitePI

IBIS model
Conversion withT2B

S-parameter extraction
WithPowerSI

SPICE
NetlistIBIS v5.0 model

SPICE
Netlist© 2013 Cadence Design Systems, Inc.

CadenceのCo-Designと、LPBの両立は可能？
• IC-PKG-Boardを実現すると、品質/TATにいい結果が得られることは理解しています。

PCB
PKG

– CISCOはその1例• Cadenceは独自のIC-PKG-PCBテクノロジーを使用– VSIC, System Prototype Planner, SCM, Die Abstract等– IC-PKG-PCB のOne Vendor Solutionを提供。
– 必要な要素（Net, 部品, Geometry, Constraint)を会社間で交換するようにはまとめられていない。
Toolのデータおよび機能として持っている。
– ところがOne Vendor Solutionはなかなか使用されない。
– 機能ではなく統合環境自体が原因なのかも。
– Globalな環境の中では、LPBは必要な仕組みかも。
皆さんアジアへの進出が常態化しているし。

IC62 93 93 
SiP Logic Design
Allegro Entry

IO

PKG PCB

PKG

IO

IDEAL

VSIC
U dUpdate

VSIC
model

IC Design

I/O buffer design
Virtuoso

IC core design
EDI

VSIC
U d t
UpdateVSIC exploration
Allegro SigXplorer

PCB Design
Allegro PCB

Package design
SiP/APD

Integrate
and verify

Integrate
and verify

Build hardware

IO - PKG - PCB - PKG - IO

PhysicalCorrelate in lab• 果たして違う会社間で、LPBのFormatが流通するだろうか？
果た
違う会社間が流通するだろうか– 機密情報が含まれていて、会社間でシェアされるのだろうか？
– Ex: ODB++ はNet, 部品情報などを含むので、出したくないところが多い。Gerberが主流。
(Gerber：PCB版のGDSIIのようなパターンのみのフォーマットで、ネット、部品情報なし。)• LPBの有効性はわかった。それではどうやって流通させる？？
– その
そのモチベーションは、LPBを海外に先んじてサポートすることによって、日本国内
チションは、LPBを海外に先んじてサポ トする とによって、日本国内の設計力を高めていこうという気合のような気がします。
9© 2013 Cadence Design Systems, Inc.

LPBを日本のPowerにするためには・・• LPBを使用すると、各社（セットメーカー、半導体メーカー、PKGベンダー他、の設計がどうなるか、自分の設計
フロ に当てはめて 理解してみることが必要
フローに当てはめて、理解してみることが必要– TAT短縮か、品質の向上か、仕様の早期決定か・・– 各プレーヤーが早期に仕様決定に参加できることが最大のメリットだと考えるが。
各プレ ヤ が早期に仕様決定に参加できることが最大のメリットだと考えるが。

• ある程度、LPBを構成する各社（各プレーヤー）間の情報やり取りを承認する前提 、適用を進 る きのやり取りを承認する前提で、適用を進めるべき– NDAなどは必要な契約として前提とする。

• セット、半導体、PKG、部品などの各社によって構成され、半導体、、部品各社構成
る製品設計において、どのように流通させるかがKEY– そうでないと、LPBはIC-PKG-Boardの設計を自社内で持つ少数マー
ケ トのもので終わ てしまうケットのもので終わってしまう。

10© 2013 Cadence Design Systems, Inc.

11

© 2013 Cadence Design Systems, Inc.