仕様
SH-2A/SH7267 CPUボード●CPU：SH‑2A/SH7267グループ R5S72670W144FP (ルネサスエレクトロニクス製)●水晶発振器の周波数：48.00MHz (クロック動作モード１)
CPUクロック(Iφ)：
144.00MHz (水晶発振器の3倍)
外部バスクロック(Bφ)： 72.00MHz (Iφの1/2倍)
周辺クロック(Pφ)：
36.00MHz (Iφの1/4倍)●浮動小数点ユニット：単精度及び倍精度をサポート、IEEE754準拠●キャッシュ：命令キャッシュ:8K/オペランドキャッシュ:8Kバイト●メモリ：
・SH7267内蔵大容量RAM：1.5Mバイト
・SH7267内蔵高速RAM：64Kバイト
・シリアルフラッシュメモリ：2Mバイト (プログラム等格納用)
Micron:M25P16‑VMN6Pまたは相当品、100,000回書き換え可能
・シリアルF‑RAM：8Kバイト (電源OFF時のデータバックアップ用)

CAT68501 SBC-7267
取り扱い説明書

14

RoHS Compliant

2012.09.05 - 2014.07.11

概要
CAT68501 SBC‑7267はルネサスエレクトロニクス(株)の32ビット高性能RISCマイコンSH‑2A/SH7267を搭載したCPUボードです。 CPUは
144MHzで動作し浮動小数点ユニット、
キャッシュ、
1.5MBの大容量RAM、
64KBの高速RAMなどを内蔵しています。またボード上に2MBのシリアル
フラッシュROM、8KBの不揮発性シリアルF‑RAMを搭載しています。
CAT68501の入出力機能として6chのRS232、2chのRS485(422)やパラ
レルポートを使用できるほか、 バスにCAT68000シリーズのI/Oボードを接続することで、入出力機能の拡張を簡単に行なうことができます。
また、SH‑2A/SH7267はエミュレータ用ユーザデバッグインタフェー
スを内蔵していますので、「H‑デバッガ」を使用してオンボードプログ
ラミングやデバッグ作業などを行なうことができます。

ブロック図
CN0
D0～D15
バス・バッファ

A1～A11SCI0

RS232 トランシーバ

DATA
BUS

SCI1

RS232 トランシーバ

SCI2

RS232 トランシーバ

SCI3

RS232 トランシーバ

ADDR
BUS

SCI4

RS232 トランシーバ
RS232 トランシーバ

SCK
SMI
SMO

SCI6

RS422/485

SPI1

トランシーバ(SPI1)SCI7

RS422/485
トランシーバ

CAT
68K
BUS

SH‑2A/
SH7267

シリアルF‑RAM
8K Byteシリアル
FlashROM
2M Byte

CN1

SCI5

USB2.0 HI‑Speed

40P

CN2

SPI0
PH0(AN0)～PH5(AN5)CN3

SW1 8bitDIPSW

3.3V

16P

IRQ1*～IRQ4*
3.0V リファレンス IC

1.3V

CN5

5V

DC‑DC

5V

DC‑DC

SH‑2A/SH7267の説明書・資料について

PG7～PG9,PG18～PG20

8 ピン
IC
ソケット

64P

Cypress:FM25CL64B‑Gまたは相当品、10 回リード/ライト可能●調歩同期式シリアルポート：8チャンネル
ビットレートは115200bpsまで使用可能 (SCEMRのBGDM=1、ABCS=1)
CH0～CH5：RS232トランシーバIC実装済、TXD,RXD,RTS,CTS信号をサポート(但しRTS,CTSはパラレルポートでの代用になります)
CH6,CH7：RS485(422)トランシーバIC実装済●パラレルI/O：12ビット使用可能[ポートH]の6ビットは入力専用です。
[ポートG]の6ビットは１ビット単位で入出力設定可能です(注記：パラレルI/Oの信号レベルは3.3VのCMOSレベルです)●A/D変換器：6チャンネル、逐次比較方式10ビットA/D(ポートHのパラレル入力と信号ピンが共用です)
3.0Vの電圧リファレンスICを実装済 ( TI:LM4132CMF‑3.0 )●タイマ：CPU内蔵の以下のタイマを使用可能です・マルチファンクションタイマパルスユニット
・コンペアマッチタイマ
・ウォッチドッグタイマ●USB2.0 ファンクションコントローラ：
ハイスピード対応、USB miniBコネクタを実装済●I２Cインターフェース：2チャンネル(バスコネクタの割り込み信号と排他的使用になります)●汎用DIPスイッチ：ユーザのモード設定などに汎用的に使える8ビッ
トDIPスイッチを実装済●割り込み：CPU内蔵コントローラにより外部割り込み(IRQn*)、内蔵
周辺モジュール割り込みを16レベルで制御●リセット：リセットICによりパワーON時、及び5V電圧低下時にリセ
ット信号を発生●デバッガ：「H‑デバッガ」を接続してシリアルフラッシュROMのプロ
グラミングやデバッグ作業ができます。
●バス信号：CAT68000シリーズのI/Oボードを拡張可能[ データバス信号 ] D15 ～ D0 (16ビット)[ アドレス出力信号 ] A11 ～ A1 (11ビット)、AS*[ 制御出力信号 ] R/W、UDS*、LDS*、WAIT*、RESET*[ 割り込み入力信号 ] IRQ4* ～ IRQ1*[ 3線式シリアル信号 ] SCK、SMI、SMO(3線式シリアル信号は「 SPI 」インターフェースを持つ拡張ボードをCAT68000バスに接続時使用)●電源電圧：5V±5% 消費電流：120mA MAX (3.3V外部出力無負荷時)●動作温度範囲：0 ～ 55℃ (結露のないこと)●基板： 外形寸法
120×128mm (突起部除く)
質量 約85g
取付穴寸法 112×120mm (4‑φ3.5)
材質
FR‑4、1.6t、4層基板

SW3

AVREF

3.3V

H‑デバッガ信号

5V

CN4
3.3V

RESET

リセット
回路

この取り扱い説明書はCAT68501ボード固有の項目（本ボードのハー
ドウェア構成、CPU内蔵レジスタの基本的な設定、コネクタのピン配列など）に関してのみ記述しています。
CAT68501で使用している「SH‑2A/SH7267」のマニュアルや資料はルネサスエレクトロニクスのWebサイトからダウンロードしていただく
か、ルネサスエレクトロニクスの代理店などから入手して下さい。
・SH7266、SH7267グループ ユーザーズマニュアル ハードウェア編
・SH‑2A、SH2A‑FPU ユーザーズマニュアル ソフトウェア編
・アプリケーションノート
・テクニカルアップデート などブートモード

尚ブートモード0,2,3では正常に起動することができませんのでブー
トモード1以外には設定しないで下さい。

SH7267には4つのブートモードがあります。本ボードでは【SW4】と【SW5】によりブートモードを選択できますが、両スイッチ共にレバー位置をA側に設定してブートモード1で起動して下さい。
ブートモード1はルネサスシリアルペリフェラルインタフェースのチャンネル0に接続されたシリアルフラッシュメモリから18MHzのシリ
アルクロックでローダプログラムを読み込み起動するモードです。

【 SW4、SW5 】ブートモードの選択
SW5
A
A
B
B

アドレスマップ

SW4
A
B
A
B

ブートモードシリアルフラッシュメモリから低速ブート(ブートモード1)
CS0空間に接続されたメモリからブート(ブートモード0)
シリアルフラッシュメモリから高速ブート(ブートモード3)
NANDフラッシュメモリからブート(ブートモード2)

ャッシュが有効になり、(※2)のアドレスからアクセスするとキャッシ
ュが無効になります。
なお、割付デバイス欄に未使用エリアまたは予約エリアと記入のあるアドレスにはアクセスしないで下さい。

CAT68501のアドレスマップを以下に示します。(※1)と(※2)の大容量内蔵RAMは同じメモリです。(※1)のアドレスからアクセスするとキ■ アドレスマップ
アドレス

空間

H'0000 0000 ～ H'1BFF FFFF

割付デバイス

サイズ

CS0～CS6

未使用エリア

448Mバイト

H'1C00 0000 ～ H'1C17 FFFF
H'1C18 0000 ～ H'1FFF FFFF

その他

大容量内蔵RAM (※1)
予約エリア

1.5Mバイト62.5Mバイト

H'2000 0000 ～ H'33FF FFFF

CS0～CS4

未使用エリア

320Mバイト

H'3400 0000 ～ H'3400 0FFF
H'3400 1000 ～ H'37FF FFFF
H'3800 0000 ～ H'3BFF FFFF
H'3C00 0000 ～ H'3C17 FFFF
H'3C18 0000 ～ H'3FFF FFFF

CS5
CS6
その他

CAT68000バスによる拡張I/Oエリア
CAT68000バスのイメージ
未使用エリア
大容量内蔵RAM (※2)
予約エリア

H'4000 0000 ～ H'FFF7 FFFF
H'FFF8 0000 ～ H'FFF8 FFFF
H'FFF9 0000 ～ H'FFFB FFFF
H'FFFC 0000 ～ H'FFFF FFFF

予約エリア
その他

クロックパルス発振器の設定
SH7267はPLL回路,分周回路を内蔵しており外部クロック入力を元にCPUクロック(Iφ)、周辺クロック(Pφ)、およびバスクロック(Bφ)
を生成します。 CAT68501ではUSB̲X1端子から48MHzのクロックを入力

有効

4Kバイト (バス幅16bit)
64M - 4Kバイト
64Mバイト
1.5Mバイト62.5Mバイト

無効

3072M - 512Kバイト

高速内蔵RAM
予約エリア
内蔵周辺モジュール

その他

キャッシュ

－

64Kバイト
192Kバイト
256Kバイト

して動作するクロック動作モード１を使用しています。周波数制御レ
ジスタ(FRQCR)を次表の様に設定するとCPUクロック(Iφ)が144MHz、周
辺クロック(Pφ)が36MHzで動作します。 バスクロックは72MHz固定で変更することはできません。

■ 周波数制御レジスタの設定 ( CPUクロック[Iφ]、 周辺クロック[Pφ]の選択 )★

レジスタ名称
周波数制御レジスタ

略称
FRQCR

設定値[ bit15 ………… bit0 ][ 0000 0001 0000 0011 ]Iφ： 144ＭＨz、主な設定内容Pφ： 36MHz

・ ★印のレジスタは必ず、☆印のレジスタは必要に応じて設定して下さい。 設定値が0又は1のビットは指定値を、X印のビットは使用目的に合った値を設定して下さい。

バスコントローラの設定
SH7267のバスコントローラを設定し、外部アドレス空間を有効にしてCAT68000シリーズのI/Oボードをバスに接続できる様にします。
・ポートBコントロールレジスタ2～0でアドレスバスA11～A1を設定
・ポートCコントロールレジスタ1,0でWE1*,WE0*,RD/WR*信号を設定
・ポートDコントロールレジスタ3～0でデータバスD15～D0を設定
・ポートFコントロールレジスタ1,0でCS5*とWAIT*信号を設定、同時にFIFO内蔵シリアルコミュニケーションインタフェースのTXD3, RXD3,
TXD2, RXD2 信号も有効にします。
・CS5空間バスコントロールレジスタでアイドルサイクル、バスに接続するデバイスの種類、バス幅などを設定
・CS5空間ウェイトコントロールレジスタでアサート/ネゲートサイク
ル、ウェイトサイクルなどを設定
以下にバスコントローラの設定一覧表を示します。

■ バスコントローラの設定 ( CAT68000バス用のアドレス、データ信号やバス信号のタイミングなどを設定 )レジスタ名称

略称

★
★
★
★
★
★
★
★
★
★
★

ポートＢコントロールレジスタ２
ポートＢコントロールレジスタ１
ポートＢコントロールレジスタ０
ポートＣコントロールレジスタ１
ポートＣコントロールレジスタ０
ポートＤコントロールレジスタ３
ポートＤコントロールレジスタ２
ポートＤコントロールレジスタ１
ポートＤコントロールレジスタ０
ポートＦコントロールレジスタ１
ポートＦコントロールレジスタ0

PBCR2
PBCR1
PBCR0
PCCR1
PCCR0
PDCR3
PDCR2
PDCR1
PDCR0
PFCR1
PFCR0

★

CS5空間バスコントロールレジスタ

CS5BCR★

CS5空間ウェイトコントロールレジスタ

CS5WCR

設定値[ bit31 …………bit16 ][ bit15 …………bit 0 ][ 0001 0001 0001 0001 ][ 0001 0001 0001 0001 ][ 0001 0001 0001 0000 ][ 0000 0000 0000 0001 ][ 0001 0001 0000 0000 ][ 0001 0001 0001 0001 ][ 0001 0001 0001 0001 ][ 0001 0001 0001 0001 ][ 0001 0001 0001 0001 ][ 0000 0000 0001 0100 ][ 0100 0100 0100 0001 ][ 0000 0000 0000 0000 ][ 0011 0100 0000 0000 ][ 0000 0000 0000 0000 ][ 0001 1101 0000 0011 ]主な設定内容PB11～PB8をアドレスバスA11～A8に設定
PB7～PB4をアドレスバスA7～A4に設定
PB3～PB1をアドレスバスA3～A1に設定
PC7～PC4をPC7～PC5、WE1*に設定
PC3～PC0をWE0*、RD/WR*、PC1、PC0に設定
PD15～PD12をデータバスD15～D12に設定
PD11～PD8をデータバスD11～D8に設定
PD7～PD4をデータバスD7～D4に設定
PD3～PD0をデータバスD3～D0に設定
PF7～PF4をPF7、PF6、CS5*/CE1A*、TXD3に設定
PF3～PF0をRXD3、TXD2、RXD2、WAIT*に設定
全てのリード/ライトでアイドルサイクルなし、
バイト選択付SRAM、 ビッグエンディアン、 バス幅16ビット
RD*, WR*アサート/ネゲート：3.5サイクル
RD*, WR*ウェイト：14サイクル、外部ウェイト：有効・ ★印のレジスタは必ず、☆印のレジスタは必要に応じて設定して下さい。 設定値が0又は1のビットは指定値を、X印のビットは使用目的に合った値を設定して下さい。

割り込み
SH7267にはCPU内蔵周辺モジュール割り込みの他、外部割り込み入力のIRQ7～IRQ0がありますが、 本ボードではこのうちIRQ7とIRQ3～
IRQ0を外部割り込み入力として使用できます。
IRQ7はI/O用コネクタ【CN3】に接続していますが汎用入出力信号PG7と端子が共用になっています。
IRQ3～IRQ0はCAT68000バスからの割り込み要求入力に割り当てていますのでバスコネクタ【CN0】に接続しています。 CAT68000バスに接続する拡張ボードによっては一つの割り込み信号線に複数の割り込

み要求をOR接続していますので、 割り込みコントロールレジスタ1の設定は「割り込み要求をIRQn入力のローレベルで検出する」を選んでポーリングで割り込み要求元を確定して下さい。
■ 外部割り込み入力の接続先
SH7267の外部割り込み入力
IRQ7
IRQ3
IRQ2
IRQ1
IRQ0

割り付け先
I/Oコネクタ【CN3】に接続 (PG7と共用)
CAT68000バスのIRQ4* (CN0の15Bピン)CAT68000バスのIRQ3* (CN0の15Aピン)
CAT68000バスのIRQ2* (CN0の14Bピン)CAT68000バスのIRQ1* (CN0の14Aピン)■ 割り込み制御モード、CAT68000バスの割り込み信号設定★
☆

レジスタ名称
ポートＥコントロールレジスタ０
割り込みコントロールレジスタ１

略称
PECR0
ICR1

設定値[ bit15 ………… bit0 ][ 0011 0011 0011 0011 ][ XXXX XXXX 0000 0000 ]主な設定内容PE3～PE0を割り込み入力IRQ3～IRQ0に設定
IRQ3～IRQ0のセンスセレクトをローレベルに設定

・ ★印のレジスタは必ず、☆印のレジスタは必要に応じて設定して下さい。 設定値が0又は1のビットは指定値を、X印のビットは使用目的に合った値を設定して下さい。

その他の設定SH7267はリセット解除後に内蔵周辺モジュールへのクロック供給が停止状態になりますので使用するモジュールはスタンバイコントロ
ールレジスタで供給停止を解除します。 またシステムコントロール

レジスタ5を設定して保持用内蔵RAMをライト有効にします。
各ポートのコントロールレジスタを設定してFIFO内蔵シリアルコ
ミュニケーションインタフェース機能やルネサスシリアルペリフェラ
ルインタフェース機能を有効にする他、ポートI/Oレジスタでポートの入出力設定なども行なって下さい。

■ スタンバイコントロールレジスタ・汎用入出力ポートのレジスタ設定
★
★
★
★
★
★
★
★
★
★
☆
★
★
★
★
★
★
★
★
★
★
☆
☆
☆
★
★

レジスタ名称
スタンバイコントロールレジスタ３
スタンバイコントロールレジスタ４
スタンバイコントロールレジスタ５
スタンバイコントロールレジスタ７
システムコントロールレジスタ５
ポートＢコントロールレジスタ５
ポートＢデータレジスタ１
ポートＢデータレジスタ０
ポートＢ、I/Oレジスタ１
ポートＢ、I/Oレジスタ０
ポートＣ、I/Oレジスタ０
ポートＥ、I/Oレジスタ０
ポートＦコントロールレジスタ３
ポートＦコントロールレジスタ２
ポートＦ、I/Oレジスタ０
ポートＧコントロールレジスタ６
ポートＧコントロールレジスタ５
ポートＧコントロールレジスタ４
ポートＧコントロールレジスタ３
ポートＧコントロールレジスタ２
ポートＧコントロールレジスタ1
ポートＧコントロールレジスタ０
ポートＧ、I/Oレジスタ０
ポートＪコントロールレジスタ1
ポートＪコントロールレジスタ0
ポートＪ、I/Oレジスタ０

略称
STBCR3
STBCR4STBCR5STBCR7SYSCR5
PBCR5
PBDR1
PBDR0
PBIOR1PBIOR0PCIOR0PEIOR0PFCR3PFCR2PFIOR0
PGCR6
PGCR5
PGCR4
PGCR3
PGCR2
PGCR1
PGCR0
PGIOR0PJCR1PJCR0PJIOR0

設定値[ bit15 ………… bit0 ][ 0101 1010 ][ 0000 0000 ][ 1111 1100 ][ 1111 1011 ][ 0000 1111 ][ 0000 0100 0100 0000 ][ 0000 0000 0000 0011 ][ 1111 0000 0000 0000 ][ 0000 0000 0000 0011 ][ 1111 0000 0000 0000 ][ 0000 0001 1110 0011 ][ 0000 0000 0010 0000 ][ 0000 0000 0000 0011 ][ 0011 0011 0011 0000 ][ 0000 0001 0000 0000 ][ 0000 0000 0000 0001 ][ 0001 0001 0001 0X0X ][ 0XXX 0XXX 0100 0100 ][ 0100 0100 0100 0100 ][ 0100 0100 0XXX 0XXX ][ 0XXX 0000 0000 0000 ][ 0000 0000 0000 0000 ][ 0000 00XX X000 0000 ][ 0000 0000 0000 0000 ][ 0000 0000 0100 0100 ][ 0000 0000 0000 1000 ]主な設定内容マルチファンクションタイマ2、AD変換、RTCは動作
シリアルコミュニケーションインタフェースは全て動作
シリアルペリフェラルインタフェースは2チャンネル共動作
コンペアマッチタイマは動作保持用内蔵RAM全ページへライト有効
PB22～PB20をRXD4、TXD4、PB20に設定
PB17～PB16のデータレジスタに"１"をセット
PB15～PB12のデータレジスタに"１"をセット
PB20～PB18を入力、PB17～PB16を出力に設定
PB15～PB12を出力に設定
PC8～PC5、PC1、PC0、を出力に設定
PE5を出力、PE4を入力に設定
PF12をMISO0に設定
PF11～PF8をMOSI0、SSL00、RSPCK0、PF8に設定
PF12～PF9、PF7～PF0を入力、PF8を出力に設定
PG24をMISO1に設定
PG23～PG21をMOSI1、SSL10、RSPCK1に設定
PG17～PG16をTXD1、RXD1に設定
PG15～PG12をTXD7、RXD7、TXD6、RXD6に設定
PG11～PG10をTXD5、RXD5に設定
PG6～PG4をPG6、PG5、PG4に設定
PG3～PG0をPG3、PG2、PG1、PG0に設定
PG6～PG0を入力に設定
PJ3をPJ3に設定
PJ2～PJ0をPJ2、RXD0、TXD0に設定
PJ3出力、PJ2を入力に設定

・ ★印のレジスタは必ず、☆印のレジスタは必要に応じて設定して下さい。 設定値が0又は1のビットは指定値を、X印のビットは使用目的に合った値を設定して下さい。

ルネサスシリアルペリフェラルインタフェース
SH7267はルネサスシリアルペリフェラルインタフェースを2チャンネル内蔵しています。 このうちチャンネル0はプログラム格納用のシ
リアルフラッシュメモリに接続しています。シリアルフラッシュメモ
リはボード固定のメモリ(U11)と8ピンICソケット上のメモリ(U12)が有り、どちらを使用するのか【SW2】で選択します。(標準ではICソケ
ット上にメモリは実装されていません)【 SW2 】シリアルフラッシュメモリの選択
SW2のレバー位置AB

使用するフラッシュメモリ
ボード固定のメモリ(U11)を使用
8ピンICソケット上のメモリ(U12)を使用

チャンネル1の信号(RSPCK10,MOSI1,MISO1)はボード上のシリアル
Ｆ‑RAM(不揮発性強誘電体メモリ)に接続しています。またバッファIC
経由でバスコネクタ【CN0】にも接続してあり、[ SPI ]インターフェースの拡張ボードを接続した場合に、3線式シリアルバスとして使用します。 F‑RAMのチップセレクト(CS*)にはSSL10信号が接続してあり

SSL10信号をローレベルにするとF‑RAMにアクセスでき、 SSL10信号をハイレベルにするとコネクタ【CN0】のSMI端子の信号がMISO1に入力されて拡張ボードにアクセスできます。(バス周辺の回路図を参照)
尚、ボード上のシリアルフラッシュメモリやシリアルF‑RAMにアクセスするときのクロック周波数は18MHz以下、バスコネクタ【CN0】に接続した拡張ボードにアクセスするときのクロック周波数は2.5MHz以下で使用して下さい。(拡張ボードによる制約)

FIFO内蔵シリアルコミュニケーションインタフェース
SH7267のFIFO内蔵シリアルコミュニケーションインタフェースを
調歩同期モードで8チャンネル使用できます。 チャンネルごとに任意のビットレートを選択可能で標準的なビットレート系列に合わせた場
合、最大115200bpsのビットレートで使用できます。
FIFO内蔵シリアルコミュニケーションインタフェースのCH1以外のチャンネルでは送受信信号(TXD,RXD)のみがサポートされておりモデ
ム制御信号(RTS,CTS)はサポートされていません。この為、本ボードでは一部のパラレルポートをRTS,CTS信号の代わりとして使用できる様

に各チャンネル毎に割り当てていますので必要な場合はソフトウェア
でモデム信号を制御して下さい。 (CH1にもパラレルポートのRTS,CTS
を割り当てています、CH6とCH7には割り当てていません)
モデム制御信号とパラレルポートとの対応は次表の様になっており各信号は、RS232用のトランシーバICを通してコネクタ【CN1】に接続しています。
■ RTS*,CTS*信号と代用パラレルポートの対応
RTS*信号
RTS0*
RTS1*
RTS2*
RTS3*
RTS4*
RTS5*

パラレルポート
PB12
PB13
PB14
PB15
PB16
PB17

CTS*信号
CTS0*
CTS1*
CTS2*
CTS3*
CTS4*
CTS5*

パラレルポート
PG0
PG1
PG2
PG3
PG4
PG5

・RTS*信号はパラレルポートの該当ビットに"1"を設定すると"L"レベル(負電圧)、"0"を設定すると"H"レベル(正電圧)が出力されます。
・CTS*信号は"L"レベル(負電圧)入力では"1"が、"H"レベル(正電圧)
入力では"0"が、パラレルポートの該当ビットから読み込めます。
●[ CH0,CH1,CH2,CH3,CH4,CH5 ]：チャンネル0～5のTXD,RXD信号は
RS232用のトランシーバを通してコネクタ【CN1】に接続しています。
●[ CH6,CH7 ]：チャンネル6と7のTXD,RXD信号はRS422(RS485)のイン
タフェースICを通して【CN1】に接続しています。
・チャンネル6：パラレルポートPF8を"1"にセットするとドライバICの出力はイネーブルになり、"0"にするとディセーブルになります。
レシーバは常にイネーブルです。 【SJ1】を半田でジャンパすると約160Ωで終端できます。
・チャンネル7：パラレルポートPJ3を"1"にセットするとドライバICの出力はイネーブルになり、"0"にするとディセーブルになります。
レシーバは常にイネーブルです。 【SJ2】を半田でジャンパすると約160Ωで終端できます。
・ドライバ出力とレシーバ入力を接続して2線式(RS485)で使用する場
合は、自分の送信データを自分でも受信することになりますので受信データの読み捨てが必要です。
尚、チャンネル6と7にはRTS,CTS信号はありません。

パラレルI/O
パラレルI/Oを12ビット使用できます。パラレルI/OはSH7267内蔵の各種周辺機能と入出力端子を共用していますので、周辺機能として使用するピンはパラレルI/Oとして使用できません。本ボードで使用可
能なパラレルI/Oは以下の通りでコネクタ【CN3】に接続しています。
[ PG7～PG9 ] 3bit ビット単位で入出力可 47KΩでプルダウン[ PG18～P20 ] 3bit ビット単位で入出力可 47KΩでプルダウン[ PH0～PH5 ] 6bit 全ビット入力専用
ポートPH0～PH5はA/Dコンバータ( AN0～AN5 )と入力端子が共用になっており、各端子には保護用のダイオードと1KΩの抵抗、0.01μFのコンデンサが接続されています。プルアップはされていませんので必要な場合は外部にプルアップ抵抗を接続して3.3Vラインにプルアップして下さい。(入力周辺の回路図を参照して下さい)(注記)パラレルI/O端子は3.3V動作です。 5V系の回路と直接接続すると損傷しますので注意して下さい。

A/Dコンバータ
SH7267は10ビット,6チャンネルの逐次比較方式A/Dコンバータを内蔵しています。 A/Dコンバータの入力端子(AN0～AN5)はパラレルポー
トPH0～PH5と信号端子が共用になっておりコネクタ【CN3】に接続しています。 (パラレルI/Oの項目も参照下さい)
A/Dコンバータの基準電圧端子(AVREF)に供給するリファレンス電圧
は、電源(AVCC)の3.3Vか若しくはリファレンスIC(LM4132CMF‑3.0)の3.0V出力をスイッチ【SW3】で選択することができます。
【 SW3 】AVREF端子に供給するリファレンスの選択
SW3のレバー位置
A
B

使用するリファレンス電圧
AVCCに供給している3.3V電源
リファレンスIC(LM4132CMF‑3.0)の3.0V出力

汎用DIPスイッチ
ユーザの各種動作設定などに汎用的に使用できる8ビットのDIPスイッチ【SW1】を実装しています。
DIPスイッチの状態はパラレルポートのPB18～PB20、PE4、PF6、PF7、
PG6、PJ2を使用して入力しています。 DIPスイッチと入力ポートのビット対応は下図のようになっており、スイッチがONのビットは"0"、OFFのビットは"1"として読み込まれます。

シリアルフラッシュメモリ
CAT68501で使用しているSH7267にはフラッシュROMが内蔵されていませんのでプログラム格納用のメモリとして2Mバイトのシリアルフ
ラッシュメモリをボードに実装しています。このメモリは10万回の書き換えが可能ですから書き換え頻度のあまり多くないデータの保持などにも利用できます。 (ブートモード ・ ルネサスシリアルペリ
フェラルインタフェースの項目も参照下さい)

シリアルF‑RAM (強誘電体メモリ)
CAT68501にはデータのバックアップ用として強誘電体ランダムア
クセスメモリ(F‑RAM)を実装しています。 本ボードではCypress製(旧RAMTRON製)の8KバイトのシリアルF‑RAMを使用しておりSH7267内蔵のルネサスシリアルペリフェラルインタフェースのチャンネル1に接続しています。 シリアルF‑RAMはシリアルEEPROMのようなmSEC単位の長い書き込みサイクル時間を必要としませんので、書き込み待ち時間ゼ
ロで連続してリード/ライトできます。
シリアルF‑RAMは不揮発性のメモリセルで形成されおり、バッテリやスーパーキャパシタなどを使用することなくデータの長期保持が可能です。リード/ライト可能な回数は10の14乗回(100兆回)でデータ保
持能力は38年(＠+75℃)です。 例えば休むことなく10μSECに1回のアクセスを連続で繰り返しても31年以上の耐久性がある計算になります。
(ルネサスシリアルペリフェラルインタフェースの項目も参照下さい)

USB2.0コントローラ
SH7267はUSBホストコントローラ機能とファンクションコントロー
ラ機能を備えたUSBモジュールを内蔵しており、USB2.0規格のハイス
ピード転送、およびフルスピード転送に対応しています。 CAT68501
ではファンクションコントローラとして使用する前提でUSB miniBコ
ネクタ【CN2】にUSB信号を接続しています。またUSBのステータス表
示用に緑LED【LED1】を実装していますが他の用途に使用してもかまいません。パラレルポートPE5に"0"をライトするとLEDが点灯します。
なおUSBミドルウェアメーカのインターフェイス(株)の仮想COMポート対応ライブラリ(HEW4‑SHC版)を有償提供する準備をしています。提供可能になりましたら http://www.aone.co.jp/tools/AH7000/ でお知らせします。

リセット
リセットICにより以下の条件でリセット状態になります。リセット
状態はリセット発生条件解除後、約100mSEC間保持されます。
・パワーONリセット：電源投入時に発生・電圧低下時：電源の5Vラインが約4.2V以下になった時に発生
この他「H‑デバッガ」接続用コネクタ【CN4】のRESET*入力がLOWレ
ベル時にもリセット状態になります。この場合RESET*入力がHIに戻ると20μSECほどでリセットは解除されます。

増設I/Oボードのアドレス■ スクリプトファイルの例

CAT68000バスに接続した増設I/Oボードにアクセスする場合のアドレスについて説明します。
CAT68000バスのコネクタ【CN0】にはアドレス信号として"A1～A11"の11ビットを出力しています。
また、
バスコネクタにアドレスストローブ信号(AS*)を出力しており、CAT68000バスに割り当てている4Kバイトのアドレス範囲「H'3400 0000
～H'3400 0FFF」をSH7267がアクセスしている時、このアドレスストローブ信号(AS*)がイネーブルになります。
一方、CAT68000バスに接続した各増設I/Oボードにはアドレス設定用のDIPコードスイッチが実装されています。このDIPコードスイッチで選択したボードのアドレスとCAT68000バス上のアドレス信号が一致し、且つ先のアドレスストローブ信号(AS*)がイネーブルになった時に各増設I/Oボードにアクセスできます。
(DIPコードスイッチは"0"から"F"までの値を設定できます)
例1： CAT68009 DIO‑32/32ボードを増設してDIPコードスイッチで"3"を選択した場合のボードアドレスは次の範囲になります。
" H'3400 0300 ～ H'3400 0307 "例2： CAT68007 PMC‑2ボードを増設してDIPコードスイッチで"9"を選択した場合のボードアドレスは次の範囲になります。
" H'3400 0900 ～ H'3400 0911 "例3： CAT68004 DI‑64ボードを増設してDIPコードスイッチで"E"を選択した場合のボードアドレスは次の範囲になります。
" H'3400 0E00 ～ H'3400 0E07 "・各増設I/Oボードのアドレスは重複しないように設定して下さい。
・増設I/Oボードのアドレスの設定方法は、各ボードの取り扱い説明書を参照して下さい。

デバッグ・シリアルフラッシュメモリ書込み・ルネサスのCコンパイラは、SH‑2A対応のコンパイラバージョンを使用して下さい。
・コネクタ【CN4】に「H‑デバッガ」を接続することにより、SH7267のオンチップエミュレーション機能を利用したプログラムデバッ
グとシリアルフラッシュメモリへのダウンロード可能になります。
スイッチ【SW6】のレバー位置を"A"側に設定すると通常のプログラ
ム実行モードになります。"B"側に設定するとオンチップエミュレ
ーションモードになり、デバッグ作業やシリアルフラッシュメモリ
へのプログラムダウンロードが可能になります。

//// CAT68501 SBC‑7267 用 外部バス関連レジスタ設定スクリプト////
CAT68501‑BSC.log//// このスクリプトを実行することにより外部バス関連のレジスタが// 初期設定され、CAT68000 バスへのアクセスが可能になります//// 入力クロック：48Hz (クロックモード１)// CAT68000 バス：CS5 空間 (0x3400̲0000～0x3400̲0FFF)、16bit//// (注記)// ・SQ コマンドは Ver7.10A より使用可能です。 Ver7.10A 未満の//場合はビット長に合わせた[S/SS/SL]に変更して下さい。
// ・コメントはコマンド実行ラインに記述しないで下さい。
//// 周波数制御レジスタ ( Iφ:144MHz、Pφ:36MHz、Bφ:72MHz )<SQ FRQCR 0x0103 W// ポート B コントロールレジスタ 2 ( アドレスバス:A11～A8 )<SQ PBCR2 0x1111 W// ポート B コントロールレジスタ 1 ( アドレスバス:A7～A4 )<SQ PBCR1 0x1111 W// ポート B コントロールレジスタ 0 ( アドレスバス:A3～A1 )<SQ PBCR0 0x1110 W// ポート C コントロールレジスタ 1 ( WE1* )<SQ PCCR1 0x0001 W// ポート C コントロールレジスタ 0 ( WE0*、RD/WR* )<SQ PCCR0 0x1100 W// ポート D コントロールレジスタ 3 ( データバス:D15～D12 )<SQ PDCR3 0x1111 W// ポート D コントロールレジスタ 2 ( データバス:D11～D8 )<SQ PDCR2 0x1111 W// ポート D コントロールレジスタ 1 ( データバス:D7～D4 )<SQ PDCR1 0x1111 W// ポート D コントロールレジスタ 0 ( データバス:D3～D0 )<SQ PDCR0 0x1111 W【 SW6 】SH7267の動作モード設定
SW6のレバー位置
A
B

SH7267の動作
通常のプログラム実行モード
オンチップエミュレーションモード

・「H‑デバッガ」はSH7264の以下の端子を使用してオンチップデバッグ
エミュレーションを実行します。
［

TDI、 TDO、 TCK、 TRST、 TMS］

・バス関連レジスタ設定用のスクリプトファイルをあらかじめ用意しておき、「H‑デバッガ」でのデバッグ時、［ファイル］‑>［スクリプト実行]で、用意しておいたスクリプトファイルを実行させると、
SH7267の16ビット外部バスが有効になりCAT68000バス【CN0】に増設したI/Oボードに対してメモリダンプ・メモリセットなどのコマンドを使用できる様になります。 また、［オプション］‑>［CPU設定］‑>［外部RAM時のBSC設定スクリプト指定］の［許可］にチェックを入れてスクリプトファイルを指定しておいても、ユーザプログ
ラムのダウンロード時や【RstMon】,【Reset】コマンド実行時に自動的にスクリプトファイルが実行されて外部バスアクセスが可能になります。
スクリプトファイルの例(CAT68501‑BSC.log)を右に示します。

// ポート F コントロールレジスタ 1 ( CS5*、TXD3 )<SQ PFCR1 0x0014 W// ポート F コントロールレジスタ 0 ( WAIT*、RXD3,TXD2,RXD2 )<SQ PFCR0 0x4441 W// CS5 空間バスコントロールレジスタ ( 全てアイドルなし )// ( バイト選択付 SRAM、ビッグエンディアン、バス幅 16bit )<SQ CS5BCR 0x00003400 W// CS5 空間ウェイトコントロールレジスタ ( 外部ウェイト有効 )// ( アサート/ネゲート:3.5 サイクル、ウェイト：14 サイクル )<SQ CS5WCR 0x00001D03 W// システムコントロールレジスタ 5// ( 保持用内蔵 RAM 全ページ、ライト有効 )<SQ SYSCR5 0xF W// キャッシュ制御レジスタ 1 ( 全キャッシュディスエーブル )<SQ CCR1 0x0 W

■ バス周辺の回路図

■ 入出力周辺の回路図

バスコネクタ(CN0)のピン配列

I/Oコネクタ(CN1,CN3)のピン配列
CN3

CN2

▼

CN1

8

2 1

1

5

CN0

▼

A ( USB miniB )
B

A
B
20 19

A
B

3 2 1

32 31

コネクタをボードの外側から見た図です【 CN1 】ピン配列

3 2 1

コネクタをボードの外側から見た図です【 CN0 】ピン配列（CAT68000バス)

信号名
GND
RXD0
CTS0
TXD1
RTS1
GND
RXD2
CTS2
TXD3
RTS3
GND
RXD4
CTS4
TXD5
RTS5
TD6+
RD6+
GND
TD7+
RD7+

ピン番
1A 1B
2A 2B
3A 3B
4A 4B
5A 5B
6A 6B
7A 7B
8A 8B
9A 9B
10A 10B
11A 11B
12A 12B
13A 13B
14A 14B
15A 15B
16A 16B
17A 17B
18A 18B
19A 19B
20A 20B

信号名
TXD0
RTS0
GND
RXD1
CTS1
TXD2
RTS2
GND
RXD3
CTS3
TXD4
RTS4
GND
RXD5
CTS5
TD6‑
RD6‑
GND
TD7‑
RD7‑

信号名
GND
5V
D0
D2
D4
D6
D8
D10
D12
D14

IRQ1*
IRQ3*
SCK
SMI
RESET*
AS*
UDS*
GND
A2
A4
A6
A8
A10
(P0)
(P2)
(P4)

・1A～15BピンはRS232レベル、16A～20BピンはRS422,485レベルの信号です。

【 CN3 】ピン配列
信号名
3.3V出力PH0/AN0
PH2/AN2
PH4/AN4
PG7/IRQ7
PG9/TXD4
PG19/TXD3/TIOC2B
3.3V出力

ピン番
1A 1B
2A 2B
3A 3B
4A 4B
5A 5B
6A 6B
7A 7B
8A 8B

信号名
GND
PH1/AN1
PH3/AN3
PH5/AN5
PG8/RXD4
PG18/RXD3/TIOC2A
PG20/SCK1
GND

ピン番
1A 1B
2A 2B
3A 3B
4A 4B
5A 5B
6A 6B
7A 7B
8A 8B
9A 9B
10A 10B
11A 11B
12A 12B
13A 13B
14A 14B
15A 15B
16A 16B
17A 17B
18A 18B
19A 19B
20A 20B
21A 21B
22A 22B
23A 23B
24A 24B
25A 25B
26A 26B
27A 27B
28A 28B
29A 29B
30A 30B
31A 31B
32A 32B

5V

信号名
GND
5V
D1
D3
D5
D7
D9
D11
D13
D15

IRQ2*
IRQ4*
WAIT*
SMO
R/W
LDS*
A1
A3
A5
A7
A9
A11
(P1)
(P3)
(P5)

5V

・信号名が無記入のピンは、本ボードでは使用していません。
・(16A)ピンのSCK信号はH‑デバッガ(CN4)のSCK信号とは無関係です。

コネクタの型番

・このコネクタの信号は全て3.3VのCMOSレベル信号です。
・3.3V出力は1A,8Aピン合計で300mAまで外部で使用できます。

Ｈ－デバッガ用コネクタ(CN4)のピン配列

名称
ライトアングルプラグ(基板側)
ストレートソケット(バックプレーン側)

H‑debuggerの信号名
SD1
SD2
SCK
NMI
RES*
GND
VCC
FWE

機能
TDI
TDO
TCK
TRST
リセット入力GND
3.3V出力TMS

名称
ヘッダー(基板側)
ソケット＋ストレインリリーフ
2列ソケット(バラ線圧接用)
セミカバー(バラ線圧接用)
ロックレバー【 CN5 】ピン配列と説明
信号名
5V
GND

機能
本ボードを単体で使用する場合はこのコネクタから電源を供給して下さい

CN1型番
CN3型番
XG4C‑4034
XG4C‑1634
XG4M‑4030‑T XG4M‑1630‑T
XG5M‑4032‑N XG5M‑1632‑N
XG5S‑2001
XG5S‑0801
XG4Z‑0002

備考
付属品
AWG24用■ Ｈ－デバッガ用コネクタCN4の型番 (ヒロセ電機)
名称ストレートピンヘッダ(基板側)
圧着ソケット
ソケット圧着端子(AWG24～28用バラ端子)

単体使用時の電源コネクタ(CN5)のピン配列
ピン番号
1
2

CN0型番
PCN12EA‑64P‑2.54DS
PCN12E‑64S‑2.54DSA■ 入出力用コネクタCN1、CN3の型番 (オムロン)【 CN4 】ピン配列
ピン番号
1A
2A
3A
4A
5A
1B,2B,3B
4B
5B■ バスコネクタCN0の型番 (ヒロセ電機)

CN4型番
DF11‑10DP‑2DSA(01)DF11‑10DS‑2C
DF11‑2428SCA■ コネクタCN5の型番 (日本圧着端子製造)
名称
ポスト(基板側)
ハウジング
コンタクトピン注意!! 本製品を不適切な状態で使用されると発火・誤作動の可能性があり危険です●仕様範囲外の電圧を加えたり、過負荷で使用しないで下さい。
●サージ、ノイズ等が本製品に加わらない様、十分なノイズ対策を行って下さい。
●本製品は人命にかかわる状況や、極めて高い信頼性が要求される用途を目的として設計・製造されたものではありません。

CN5型番
B2B‑XH‑A
XHP‑2
BXH‑001T‑P0.6

備考
付属品
付属品

エーワン株式会社〒486‑0852 愛知県春日井市下市場町 6‑9‑20
TEL/FAX 0568‑85‑8511/8501
http://www.aone.co.jp/