アプリケーションノート

RL78/G13
DMA コントローラ（UART 連続受信）CC-RL

R01AN2835JJ0100
Rev. 1.00
2015.05.28

要旨
本アプリケーションノートでは、DMA コントローラによる UART の連続受信の使用方法を説明します。
UART 通信を利用して受信したデータを、DMA コントローラによって順次内蔵 RAM へ格納していきます。

対象デバイス
RL78/G13

本アプリケーションノートを他のマイコンへ適用する場合、そのマイコンの仕様にあわせて変更し、十分評価してください。

R01AN2835JJ0100 Rev. 1.00
2015.05.28

Page 1 of 36

RL78/G13

DMA コントローラ（UART 連続受信）CC-RL

目次
1.

仕様 ................................................................................................................................................... 3

2.

動作確認条件 ..................................................................................................................................... 53.

関連アプリケーションノート ........................................................................................................... 5

4. ハードウェア説明.............................................................................................................................. 6
4.1 ハードウェア構成例 .......................................................................................................................... 6
4.2 使用端子一覧 ..................................................................................................................................... 7
5. ソフトウェア説明.............................................................................................................................. 85.1 動作概要 ............................................................................................................................................ 8
5.2 オプション・バイトの設定一覧 ........................................................................................................ 9
5.3 定数一覧 ............................................................................................................................................ 9
5.4 変数一覧 .......................................................................................................................................... 10
5.5 関数一覧 .......................................................................................................................................... 10
5.6 関数仕様 .......................................................................................................................................... 10
5.7 フローチャート ............................................................................................................................... 125.7.1 初期設定関数 ............................................................................................................................. 13
5.7.2 システム初期化関数 .................................................................................................................. 14
5.7.3 入出力ポートの設定 .................................................................................................................. 15
5.7.4 CPU クロックの設定 ................................................................................................................. 17
5.7.5 SAU0 の設定 .............................................................................................................................. 18
5.7.6 UART0 初期設定 ........................................................................................................................ 19
5.7.7 DMA コントローラの初期設定 .................................................................................................. 20
5.7.8 メイン処理 ................................................................................................................................. 26
5.7.9 UART0 通信開始処理 ................................................................................................................ 27
5.7.10 DMA 転送許可処理 .................................................................................................................. 30
5.7.11 DMA0 転送完了割り込み処理 .................................................................................................. 33
5.7.12 UART0 受信エラー割り込み処理 ............................................................................................ 34
5.7.13 DMA0 ソフトウエア・トリガ転送開始処理 ............................................................................ 35
6.

サンプルコード ............................................................................................................................... 36

7.

参考ドキュメント............................................................................................................................ 36

R01AN2835JJ0100 Rev. 1.00
2015.05.28

Page 2 of 36

RL78/G13
1.

DMA コントローラ（UART 連続受信）CC-RL

仕様

本アプリケーションノートでは、DMA コントローラによる UART 通信の連続受信の使用方法を説明します。対向機器から送られてくる ASCII 数字データ（1 バイト×5 回）をシリアル・アレイ・ユニット(SAU)を利用した UART 通信で受信します。DMA コントローラは、SFR から内蔵 RAM への転送に使用します。
UART 受信完了割り込みをトリガとして、受信データを内蔵 RAM へ格納します。設定した転送回数（5 回）に達したら、受信データを「5 桁の 10 進数を表す ASCII コード」とみなして数値に変換します。この受信デー
タの累積値が閾値（100,000）を超えたら、LED を点灯します。

表 1.1に使用する周辺機能と用途を、図 1.1 に動作概要を示します。図 1.2 に DMA コントローラのタイミ
ング・チャートを示します。

表 1.1 使用する周辺機能と用途
周辺機能
DMA コントローラ
シリアル・アレイ・ユニット

用途
UART 受信データを内蔵 RAM に転送する
UART 受信として使用

UART 通信

データ受信

対向機器
(送信側)

点灯／消灯 制御

LED

RL78/G13(受信側)

図 1.1 動作概要

R01AN2835JJ0100 Rev. 1.00
2015.05.28

Page 3 of 36

RL78/G13

DMA コントローラ（UART 連続受信）CC-RL

LED ON or OFF

P00(LED 制御)⑤

DEN0(DMA 動作許可)

DST0(DMA 転送状態)①②④

INTDMA0(DMA 割り込み)

dma_buffer [](内蔵 RAM)

受信データ
1

受信データ
2

受信データ
4

受信データ
5

受信データ

受信データ
2

受信データ
4

受信データ

1

DMA 転送SDR01(UART データ)
INTSR0(UART 受信完了割り込み)

5③

図 1.2 DMA コントローラタイミング・チャート① DEN0=1 により、DMA を動作許可状態にする。
② DMA コントローラの各種設定を行った後、DST0=1 により、DMA トリガ待ち状態にする。
③ UART 受信の転送完了割り込み（INTSR0）を DMA トリガとして、シリアル・データ・レジスタ 01(SDR01）の値を dma_buffer（内蔵 RAM）に転送する。
④ DMA 転送回数が規定数（5 回）に達したら、DMA トリガ待ち状態が解除され（DST0=0）、DMA 割り込み（INTDMA0）が発生する。
⑤ DMA 割り込み（INTDMA0）発生後、dma_buffer に格納した受信データを数値に変換する。その累積値に応じて P00 の出力を制御し、LED の点灯／消灯を行う。

R01AN2835JJ0100 Rev. 1.00
2015.05.28

Page 4 of 36

RL78/G13
2.

DMA コントローラ（UART 連続受信）CC-RL

動作確認条件本アプリケーションノートのサンプルコードは、下記の条件で動作を確認しています。

表 2.1 動作確認条件
項目
使用マイコン
動作周波数
動作電圧
統合開発環境 (CS+)
C コンパイラ (CS+)
統合開発環境 (e2 studio)
C コンパイラ (e2 studio)

3.

内容
RL78/G13（R5F100LEA）
 高速オンチップオシレータ・クロック：32MHz
 CPU／周辺ハードウエア・クロック： 32MHz
5.0V（2.9V～5.5V で動作可能）
LVD 動作（VLVD）：リセット・モード 2.81V (2.76V～2.87V)
ルネサス エレクトロニクス製
CS+ V3.01.00
ルネサス エレクトロニクス製
CC-RL V1.01.00
ルネサス エレクトロニクス製
e2 studio V4.0.0.26
ルネサス エレクトロニクス製
CC-RL V1.01.00

関連アプリケーションノート

本アプリケーションノートに関連するアプリケーションノートを以下に示します。併せて参照してください。
RL78/G13 初期設定（R01AN2575J）アプリケーションノート
RL78/G13 シリアル・アレイ・ユニット（UART 通信）（R01AN2517J）アプリケーションノート

R01AN2835JJ0100 Rev. 1.00
2015.05.28

Page 5 of 36

RL78/G13
4.

DMA コントローラ（UART 連続受信）CC-RL

ハードウェア説明

4.1

ハードウェア構成例

図 4.1 に本アプリケーションノートで使用するハードウェア構成例を示します。

VDD

VDD
EVDD

RESET

VDD

RL78/G13

P11/RxD0

受信

受信データ
VDD

REGC
EVSS
VSS

LED

P00
P40/TOOL0

オンチップ・デバッグ用

図 4.1 ハードウェア構成

注意 1 この回路イメージは接続の概要を示す為に簡略化しています。実際に回路を作成される場合は、端子処理などを適切に行い、電気的特性を満たすように設計してください（入力専用ポートは個別に抵抗を介して VDD 又は VSS に接続して下さい）。
2

EVSS で始まる名前の端子がある場合には VSS に、EVDD で始まる名前の端子がある場合には VDD にそれぞれ接続してください。

3 VDD は LVD にて設定したリセット解除電圧（VLVD）以上にしてください。

R01AN2835JJ0100 Rev. 1.00
2015.05.28

Page 6 of 36

RL78/G13
4.2

DMA コントローラ（UART 連続受信）CC-RL

使用端子一覧

表 4.1に使用端子と機能を示します。

表 4.1 使用端子と機能
端子名
P11/RxD0
P00

入出力
入力
出力

R01AN2835JJ0100 Rev. 1.00
2015.05.28

内容
シリアル・データ受信用端子
LED 点灯制御ポート

Page 7 of 36

RL78/G13
5.

ソフトウェア説明

5.1

動作概要

DMA コントローラ（UART 連続受信）CC-RL

本アプリケーションノートでは、DMA コントローラを使用して、UART で受信したデータを内蔵 RAM に格納します。DMA コントローラは、5 バイトのデータ転送終了後、内蔵 RAM に格納された受信データを 5桁の数値に変換します。その累計値が 100,000 を超えれば LED を点灯、それ以下であれば消灯します。

(1)

DMA コントローラの初期設定を行います。

＜設定条件＞DMA 転送方向は、SFR→内蔵 RAM を使用します。



DMA 起動要因は、UART 受信の転送完了割り込み要求（INTSR0）を使用します。



転送データ・サイズは 8 ビットを使用します。



転送元 SFR アドレスは、SDR01 のアドレス（0x000FFF12）を選択します。



転送先 RAM のアドレスは、変数 dma_buffer []の先頭アドレスに設定します。



転送回数は 5 回に設定します。

(2)

SAU0 の初期設定を行います。

＜設定条件＞


SAU0 を UART モード、受信のみとして使用します。



パリティ設定は偶数パリティを使用します。



データ転送順序は LSB ファーストを使用します。



データ長は 8 ビットを使用します。



受信データ・レベル設定は標準を使用します。



転送レートは 9600bps を使用します。



エラー割り込み(INTSRE0)を使用します。



INTSRE0 の割り込み優先順位は低優先を使用します。



割り込み要因は、UART 受信の転送完了割り込み要求（INTSR0）を使用します。

(3) チャネル１の動作開始トリガ（SS01 ビット）に 1 をセットし、UART を通信待機状態にします。転送完了割り込みをマスク（SRMK0=1）して、INTSR0 割り込み処理を禁止します。ただし、受信エラー発
生時のオーバーラン・エラーを防ぐためにエラー割り込み（INTSRE0）のベクタ割り込み処理は許可します。

(4) DMA コントローラをトリガ待ち状態に設定します。

(5) HALT 命令を実行して HALT モードに設定し、DMA 転送完了割り込み（INTDMA0）の発生を待ちます。

(6) 転送完了割り込み要求（INTSR0）発生で、DMA コントローラは受信データを更新します。

R01AN2835JJ0100 Rev. 1.00
2015.05.28

Page 8 of 36

RL78/G13

DMA コントローラ（UART 連続受信）CC-RL(7) エラー割り込み（INTSRE0）が発生した場合は、ベクタ割り込み処理内でエラー・ステータスを格納し、ソフトウエア・トリガにて DMA 転送を行います。

(8) DMA 転送完了割り込み（INTDMA0）によって HALT モードを解除します（UART 受信エラー発生した場合も、エラー発生時に受信したデータを含め 5 バイト転送完了後に DMA0 転送完了割り込み(INTDMA0)が発生します）。その後、エラー・ステータスを確認します。UART 受信エラーが発生していない場合は、 (9)の処理を行います。UART 受信エラーが発生している場合、エラー・ステータスをクリアして(11)の処理を行います。

(9) 受信データ（5 バイト）を、ASCII コードで表記された 5 桁の 10 進数とみなして数値に変換します。

(10) (9) の累積値が 100,000 を超えたとき、累積値をクリアし、P00 に接続された LED を点灯します。累積値が 100,000 を超えないときは、累積値を保持し、P00 に接続された LED を消灯します。

(11) DMA の設定を初期化し、再びトリガ待ち状態にします。

(12) 再度 HALT モードに設定し、DMA 転送完了割り込み（INTDMA0）を待ちます。

5.2

オプション・バイトの設定一覧

表 5 .1 にオプション・バイト設定を示します。

表 5.1 オプション・バイト設定
アドレス
000C0H/010C0H

設定値
11101111B

000C1H/010C1H
000C2H/010C2H
000C3H/010C3H

01111111B
11101000B
10000100B

5.3

内容
ウォッチドッグ・タイマ 動作停止
（リセット解除後、カウント停止）
LVD リセット・モード 2.81V (2.76V～2.87V)
HS モード，高速オンチップ・オシレータ : 32MHz
オンチップ・デバッグ許可

定数一覧

表 5.2 にサンプルコードで使用する定数を示します。

表 5.2 サンプルコードで使用する定数
定数名_0002_SAU_CH1_START_TRG_ON
TOTAL_LIMIT_0005_DMA0_BYTE_COUNT
P_LED

R01AN2835JJ0100 Rev. 1.00
2015.05.28

設定値
0x0002

内容
シリアル・チャネル・許可ステータス・レジスタ0(SE0) 動作許可設定
100000受信値の合計値上限
0x0005DMA 転送回数
P0_bit.no0 LED 点灯制御ポート

Page 9 of 36

RL78/G13
5.4

DMA コントローラ（UART 連続受信）CC-RL

変数一覧

表 5.3 にグローバル変数を示します。
表 5.3 グローバル変数Type
uint8_t

Variable Name
g_DmaUartError

Contents
UART 受信エラー変数

uint8_tdma_buffer[5]データ受信バッファuint32_t

rx_total

受信値累積バッファ

5.5

Function Used
R_DMAC0_Create_UserInit
r_dmac0_interrupt
r_uart0_interrupt_error
R_DMAC0_Create_UserInit
r_dmac0_interrupt
R_DMAC0_Create_UserInit
r_dmac0_interrupt

関数一覧

表 5.4 に関数を示します。

表 5.4 関数
関数名
R_UART0_MaskStart
R_DMAC0_Startr_dmac0_interrupt
r_uart0_interrupt_error
R_DMAC0_Set_SoftwareTriggerOn

5.6

概要
UART0 通信開始処理（割り込みマスク）
DMA0 転送許可
DMA0 転送完了割り込み
UART0 受信エラー割り込み
DMA0 ソフトウエア・トリガ転送開始処理

関数仕様

サンプルコードの関数仕様を示します。

[関数名] R_UART0_MaskStart
概要
UART0 通信開始処理（割り込みマスク）
r_cg_serial.h
ヘッダ
void R_UART0_MaskStart(void)
宣言
説明
UART0 転送完了割り込み（INTSR0）をマスクした状態で、UART 通信を開始します。
引数
なし
リターン値
なし
備考
同目的の関数に R_UART0_Start がありますが、割り込みをマスクする必要があるた
め、こちらの関数を使用します。

R01AN2835JJ0100 Rev. 1.00
2015.05.28

Page 10 of 36

RL78/G13

DMA コントローラ（UART 連続受信）CC-RL[関数名] R_DMAC0_Start
概要
DMA0 転送許可
r_cg_dmac.h
ヘッダ
void R_DMAC0_Start(void)宣言
説明
DMA 転送制御を開始する関数です。
以下の処理を実行します。
・DMA 転送完了割り込み要求のクリア
・DMA 転送完了割り込み許可
・DMA 転送許可、DMA 転送トリガ待ち状態への遷移
引数
なし
リターン値
なし
備考
なし

[関数名] r_dmac0_interrupt
概要
DMA0 転送完了割り込み
r_cg_dmac.h
ヘッダ
static void __near r_dmac0_interrupt(void)宣言
説明指定した DMA 転送の回数が終了した際に実行される割り込み処理です。
受信データを過去の受信値と累積加算し、規定値 100,000 を超えたら、累積値をクリアして、P00 に接続された LED を点灯します。その後、DMA を再び起動します。
引数
なし
リターン値
なし
備考
なし

[関数名] r_uart0_interrupt_error
概要
UART0 受信エラー割り込み
ヘッダなし
static void __near r_uart0_interrupt_error(void)宣言
説明
エラー・ステータスのクリアと SDR01 レジスタの読み出しを行います。
引数
なし
リターン値
なし
備考
なし

[関数名] R_DMAC0_Set_SoftwareTriggerOn
概要
DMA0 ソフトウエア・トリガ転送開始処理
ヘッダなし
void R_DMAC0_Set_SoftwareTriggerOn(void)
宣言
説明
DMA0 のソフトウエア・トリガを設定し、DMA 転送（1 回）を開始します。
引数
なし
リターン値
なし
備考
なし

R01AN2835JJ0100 Rev. 1.00
2015.05.28

Page 11 of 36

RL78/G13
5.7

DMA コントローラ（UART 連続受信）CC-RL

フローチャート

図 5.1 に本アプリケーションノートの全体フローを示します。

Start
初期設定関数をコールする前に、オプション・
バイトを参照しています。
初期設定関数
hdwinit()

メイン処理
main()

End

図 5.1 全体フロー

R01AN2835JJ0100 Rev. 1.00
2015.05.28

Page 12 of 36

RL78/G13
5.7.1

DMA コントローラ（UART 連続受信）CC-RL

初期設定関数

図 5.2 に初期設定関数のフローチャートを示します。

hdwinit()

割り込み禁止IE←0

システム初期化関数
R_Systeminit()

return

図 5.2 初期設定関数

R01AN2835JJ0100 Rev. 1.00
2015.05.28

Page 13 of 36

RL78/G13
5.7.2

DMA コントローラ（UART 連続受信）CC-RL

システム初期化関数

図 5.3 にシステム初期化関数のフローチャートを示します。

R_Systeminit()

周辺I/Oリダイレクト機能の設定

PIORレジスタ←00H

入出力ポートの設定
R_PORT_Create()

CPU初期設定
R_CGC_Create()

SAU0の設定
R_SAU0_Create()

DMAコントローラの設定
R_DMAC0_Create()

return

図 5.3 システム初期化関数

R01AN2835JJ0100 Rev. 1.00
2015.05.28

Page 14 of 36

RL78/G13
5.7.3

DMA コントローラ（UART 連続受信）CC-RL

入出力ポートの設定

図 5.4 に入出力ポートの設定のフローチャートを示します。

入出力ポートの設定
R_PORT_Create()

P00を出力モードに設定

P0レジスタ ←01H
PM0レジスタ ← 80H

未使用ポートの設定注

return

図 5.4 入出力ポートの設定

注未使用ポートの設定については、RL78/G13 初期設定（R01AN2575J）アプリケーションノート“フローチャート”を参照して下さい。

注意

未使用のポートは、端子処理などを適切に行い、電気的特性を満たすように設計してください。また、未使用の入力専用ポートは個別に抵抗を介して VDD 又は VSS に接続して下さい。

R01AN2835JJ0100 Rev. 1.00
2015.05.28

Page 15 of 36

RL78/G13

DMA コントローラ（UART 連続受信）CC-RL

LED ポートの設定
・

ポート・レジスタ 0（P0）・

ポート・モード・レジスタ 0（PM0）

略号： P0
7

6

5

4

3

2

1

0

P07

P06

P05

P04

P03

P02

P01

P00

0

0

0

0

0

0

0

1

ビット０
P00 端子の出力データの制御（出力モード時）

P00
0

0 を出力

1

1 を出力

略号： PM0
7

6

5

4

3

2

1

0

PM07

PM06

PM05

PM04

PM03

PM02

PM01

PM00

1

0

0

0

0

0

0

0

ビット０
PM00

P00 端子の入出力モードの選択

0

出力モード（出力バッファ・オン）1

入力モード（出力バッファ・オフ）注意

レジスタ設定方法の詳細については、RL78/G13 ユーザーズマニュアル ハードウェア編を参照してください。

R01AN2835JJ0100 Rev. 1.00
2015.05.28

Page 16 of 36

RL78/G13
5.7.4

DMA コントローラ（UART 連続受信）CC-RL

CPU クロックの設定

図 5.5 に CPU クロックの設定のフローチャートを示します。

R_CGC_Create()

高速システム・クロック／
サブシステム・クロックの設定

CPU／周辺ハードウエア・クロック（fCLK）の選択

CMCレジスタ ← 00H ：高速システム・クロック、
MSTOPビット ← 1
サブシステム・クロック不使用
XTSTOPビット ← 1

MCM0ビット ← 0
CSSビット ← 0

return：メイン・システム・クロック（fMAIN）に高速OCOクロック（fIH）を選択：CPU／周辺ハードウエア・クロック（fCLK）にメイン・
システム・クロック（fMAIN）
を選択

図 5.5 CPU クロックの設定

注意

CPU クロックの設定（R_CGC_Create()）については、RL78/G13 初期設定（R01AN2575J）アプリケー
ションノート“フローチャート”を参照して下さい。

R01AN2835JJ0100 Rev. 1.00
2015.05.28

Page 17 of 36

RL78/G13
5.7.5

DMA コントローラ（UART 連続受信）CC-RL

SAU0 の設定

図 5.6 に SAU0 の設定のフローチャートを示します。

R_SAU0_Create()

SAU0EN ←1

SAU0にクロック供給

SAU0の動作設定
動作クロック0(CK00)：2MHz

SPS0レジスタ ←0004H
PRS003-PRS000←0100B

UART0初期設定
R_UART0_Create()

return

図 5.6 SAU0 の設定

注意

SAU0 の設定（R_SAU0_Create()）については、RL78/G13 シリアル・アレイ・ユニット（UART 通信）（R01AN2517J）アプリケーションノート“フローチャート”を参照して下さい。

R01AN2835JJ0100 Rev. 1.00
2015.05.28

Page 18 of 36

RL78/G13
5.7.6

DMA コントローラ（UART 連続受信）CC-RL

UART0 初期設定

図 5.7 に UART0 初期設定のフローチャートを示します。

R_UART0_Create ()UART0受信 動作停止

割り込み(INTSR0、INTSRE0)の初期設定

ST0レジスタ ←0002H

SRMK00 ←1：割り込み動作禁止
SRIF00 ←0：割り込み要求のクリア
SREMK00 ←1：割り込み動作禁止
SREIF00 ←0：割り込み要求のクリア
SRPR100、SRPR000 ←1 ：優先順位は最低位
SREPR100、SREPR000 ←1 ：優先順位は最低位

UART0のエラー・フラグをクリア

UART0の初期設定

P11を入力モードに設定

SIR00レジスタ←0007H

NFEN0レジスタ ←01H ：ノイズ・フィルタON
SMR00レジスタ ←0022H ：UARTモードに設定
SMR01レジスタ ←0122H：RxD0を有効エッジに設定
SCR01レジスタ ←04697H ：通信動作の設定
SDR01レジスタ ←0CE00H ：転送クロック設定
SOE0レジスタ ←0000H ：シリアル出力禁止

PM1←02H：RxD0を入力ポートに設定

return

図 5.7 UART0 初期設定

注意

UART0 初期設定（R_UART0_Create ()）については、RL78/G13 シリアル・アレイ・ユニット（UART通信）（R01AN2517J）アプリケーションノート“フローチャート”を参照して下さい。

R01AN2835JJ0100 Rev. 1.00
2015.05.28

Page 19 of 36

RL78/G13
5.7.7

DMA コントローラ（UART 連続受信）CC-RL

DMA コントローラの初期設定

図 5.8 に DMA コントローラ初期設定のフローチャートを示します。

R_DMAC0_Create()

DMA設定許可

DEN0 ←1：DMAチャネル0の設定許可

DMA割り込みの初期設定

DMAMK0 ←1：割り込み動作禁止
DMAIF0 ←0：割り込み要求のクリア
DMAPR10、DMAPR00 ←1：優先順位は最低位

DMAチャネル0転送モード設定
・DMA転送方向：SFR→内蔵RAM
・DMA転送サイズ：8ビット

DMC0レジスタ ←07H
IFC03-IFC00ビット=0111B：DMA起動要因＝UART0の転送完了割り込み

DMAチャネル0転送元
SFRアドレスの設定

DMA0転送回数の設定

DSA0レジスタ ←12H
：SDR01を指定（FFF12番地）

DBC0レジスタ ←0005H：5回

return

図 5.8 DMA コントローラの初期設定

R01AN2835JJ0100 Rev. 1.00
2015.05.28

Page 20 of 36

RL78/G13

DMA コントローラ（UART 連続受信）CC-RL

DMA チャネル 0 の動作許可禁止設定
・DMA 動作コントロール・レジスタ（DRC0）
略号：DRC0
7

6

5

4

3

2

1

0

DEN0

0

0

0

0

0

0

DST0

1/0

0

0

0

0

0

0

0

ビット７
DMA 動作許可フラグ

DEN0

DMA チャネル 0 の動作禁止（DMA の動作クロック停止）

0

DMA 設定処理禁止
DMA チャネル 0 の動作許可

1

DMA 設定処理許可

ビット０
DMA 転送モード・フラグ

DST0

0

DMA チャネル 0 の DMA 転送終了

1

DMA チャネル 0 の DMA 転送未終了（転送中）注意

レジスタ設定方法の詳細については、RL78/G13 ユーザーズマニュアル ハードウェア編を参照してください。

DMA 転送完了割り込みの初期設定
・割り込み要求フラグ・レジスタ（IF0H）
割り込み要求フラグのクリア
・割り込みマスク・フラグ・レジスタ（MK0H）
割り込みマスクのクリア
・優先順位指定フラグ・レジスタ（PR00H、PR10H）
割り込み順位レベル＝レベル３（低優先順位）
略号：IF0H
7
SREIF0
TMIF01H

6
SRIF0
CSIIF01

5
STIF0
CSIIF00

IICIF01

IICIF00

x

x

x

4

3

2

DMAIF1DMAIF0

SREIF2
TMIF11H

x

0

x

1
SRIF2
CSIIF21

0
STIF2
CSIIF20

IICIF21

IICIF20xx

ビット３
DMAIF0

割り込み要求フラグ0

割り込み要求信号が発生していない

1

割り込み要求信号が発生し、割り込み要求状態

注意

レジスタ設定方法の詳細については、RL78/G13 ユーザーズマニュアル ハードウェア編を参照してください。

R01AN2835JJ0100 Rev. 1.00
2015.05.28

Page 21 of 36

RL78/G13

DMA コントローラ（UART 連続受信）CC-RL

略号：MK0H
7
SREMK0

6
5
4
3
2
1
0
SREMK2 SRMK2
STMK2
SRMK0
STMK0
TMMK01 CSIMK01 CSIMK00 DMAMK1 DMAMK0 TMMK11 CSIMK21 CSIMK20IICMK21 IICMK20IICMK01 IICMK00
H
H
x

x

x

x

1

x

x

3

2

1

x

ビット３
割り込み処理の制御

DMAMK00

割り込み処理許可

１

割り込み処理禁止

略号：PR00H
7

6

5

4

SREPR00 SRPR00

SREPR02 SRPR020
STPR02

STPR00
TMPR001 CSIPR001 CSIPR000 DMAPR01 DMAPR00 TMPR011 CSIPR021 CSIPR020
H
H
IICPR001 IICPR000
IICPR021 IICPR020
x

x

x

x

1

x

x

x

略号：PR10H
7
6
5
4
3
2
1
0
SREPR12 SRPR12 STPR12SREPR10 SRPR10 STPR10
TMPR101 CSIPR101 CSIPR100 DMAPR11 DMAPR10 TMPR111 CSIPR121 CSIPR120
IICPR121 IICPR120
IICPR101 IICPR100
H
H
x

x

x

x

1

x

x

x

ビット３
優先順位レベルの選択

DMAPR10 DMAPR0000

レベル 0 を指定（高優先順位）

01

レベル 1 を指定

10

レベル 2 を指定

1

1

レベル 3 を指定（低優先順位）

注意

レジスタ設定方法の詳細については、RL78/G13 ユーザーズマニュアル ハードウェア編を参照してください。

R01AN2835JJ0100 Rev. 1.00
2015.05.28

Page 22 of 36

RL78/G13

DMA コントローラ（UART 連続受信）CC-RL

DMA チャネル 0 転送モード設定
・DMA モード・コントロール・レジスタ（DMC0）
ソフトウエア・トリガ未使用
DMA 転送方向を SFR → 内蔵 RAM に指定
転送データ・サイズを 8 ビットに指定
DMA 起動要求による DMA 転送を行うよう指定
DMA 起動要因に UART0 の転送完了割り込みを選択
略号：DMC0
7

6

5

4

3

2

1

0

STG0

DRS0

DS0

DWAIT0

IFC03

IFC02

IFC01

IFC00

0

0

0

0

0

1

1

1

ビット 7
DMA 転送開始ソフトウエア・トリガ

STG0

0

ソフトウエア・トリガ動作しない

1

DMA 動作許可（DEN0 = 1）時に，DMA 転送を開始する

ビット６
DMA 転送方向の選択

DRS0

0

SFR → 内蔵 RAM

1

内蔵 RAM → SFR

ビット５
DMA 転送での転送データ・サイズの指定

DS0

0

8 ビット

１

16 ビットビット４
DMA 転送の保留

DWAIT00

DMA 起動要求により DMA 転送を行う（保留しない）

1

DMA 起動要求が来ても保留する

R01AN2835JJ0100 Rev. 1.00
2015.05.28

Page 23 of 36

RL78/G13

DMA コントローラ（UART 連続受信）CC-RL
ビット３－０IFC01

DMA 起動要因の選択

IFC03

IFC02

IFC00

0

0

0

0

-

割り込みによる DMA 転送禁止

0

0

0

1

INTAD

A/D 変換終了割り込み

0

0

1

0

INTTM00

0

0

1

1

INTTM01

0

1

0

0

INTTM02

0

1

0

1

INTTM03

0

1

1

0

INTST0/INTCSI00

0

1

1

1

INTSR0/INTCSI01

1

0

0

0

INTST1/INTCSI10

1

0

0

1

INTSR1/INTCSI11

1

0

1

0

INTST2/INTCSI20

1

0

1

1

INTSR2/INTCSI21

タイマ・チャネル0のカウント完了またはキャ
プチャ割り込み
タイマ・チャネル1のカウント完了またはキャ
プチャ割り込み
タイマ・チャネル2のカウント完了またはキャ
プチャ割り込み
タイマ・チャネル3のカウント完了またはキャ
プチャ割り込み
UART0送信の転送完了、バッファ空き割り込み／CSI00の転送完了、バッファ空き割り込み
UART0受信の転送完了割り込み／CSI01の転送完了、バッファ空き割り込み
UART1送信の転送完了、バッファ空き割り込み／CSI10の転送完了、バッファ空き割り込み
UART1受信の転送完了割り込み／CSI11の転送完了、バッファ空き割り込み
UART2送信の転送完了、バッファ空き割り込み／CSI20の転送完了、バッファ空き割り込み
UART2受信の転送完了割り込み／CSI21の転送完了、バッファ空き割り込み

トリガ信号

トリガ内容

（ソフトウエア・トリガのみ可）

上記以外

設定禁止

注意 レジスタ設定方法の詳細については、RL78/G13 ユーザーズマニュアル ハードウェア編を参照してください。

R01AN2835JJ0100 Rev. 1.00
2015.05.28

Page 24 of 36

RL78/G13

DMA コントローラ（UART 連続受信）CC-RL

DMA チャネル 0 転送 SFR 設定
・DMA SFR アドレス・レジスタ 0（DSA0）DMA 転送元 SFR を設定
略号：DSA0
7

6

5

4

3

2

1

0

0

0

0

1

0

0

1

0

RXD0/SIO01（SFR アドレス 0x000FFF12）の下位 8 ビット（0x12）を設定する。
注意 レジスタ設定方法の詳細については、RL78/G13 ユーザーズマニュアル ハードウェア編を参照してください。

DMA チャネル 0 転送先 RAM アドレス設定
・DMA RAM アドレス・レジスタ 0（DRA0）DMA 転送先 RAM アドレスを設定
略号：DRA0
15

14

13

12

11

10

9

8

7

6

5

4

3

2

1

0

配列 dma_buffer[]の先頭アドレスを設定する。
注意 レジスタ設定方法の詳細については、RL78/G13 ユーザーズマニュアル ハードウェア編を参照してください。

DMA チャネル 0 転送回数設定
・DMA バイト・カウント・レジスタ 0（DBC0）DMA 転送回数を設定
略号：DBC0
15

14

13

12

11

10

9

8

7

6

5

4

3

2

1

0

0

0

0

0

0

0

0

0

0

0

0

0

0

1

0

1

DMA 転送回数を「5 回」に設定する。
注意 レジスタ設定方法の詳細については、RL78/G13 ユーザーズマニュアル ハードウェア編を参照してください。

R01AN2835JJ0100 Rev. 1.00
2015.05.28

Page 25 of 36

RL78/G13
5.7.8

DMA コントローラ（UART 連続受信）CC-RL

メイン処理

図 5.9 にメイン処理のフローチャートを示します。

main()DMAコントローラ初期設定
R_DMAC0_Create_UserIn
it()
割り込み許可DRA0 ←データ受信バッファのアドレス
DEN0 ←0：DMAチャネル0の動作禁止
受信値累積バッファのクリア

IE←1

UART0通信開始
R_UART0_MaskStart()

INTSR0割り込み処理はマスクされる

DMA動作トリガ待ち設定
R_DMAC0_Start()

DMA0転送動作許可
INTDMA0割り込み許可

HALT

DMA転送完了割り込み発生待ち
INTDMA0割り込み、またはINTSRE0割り込みの発生により HALT モード解除

図 5.9 メイン処理

R01AN2835JJ0100 Rev. 1.00
2015.05.28

Page 26 of 36

RL78/G13
5.7.9

DMA コントローラ（UART 連続受信）CC-RL

UART0 通信開始処理

図 5.10 に UART0 動作開始処理のフローチャートを示します。

R_UART0_MaskStart()

INTSR0割り込み／
INTSRE0割り込みの設定

SRMK0ビット ←1：INTSR0割り込み禁止
SRIF0ビット ←0：INTSR0割り込みフラグのクリア割り込み
SREMK0ビット ←0：INTSRE0割り込み許可
SREIF0ビット ←0：INTSRE0割り込みフラグのクリア割り込み

UART0通信開始待ち設定

SS0レジスタ ←0002H：UART0を起動し、通信待機状態に遷移

return

図 5.10 UART0 通信開始処理

R01AN2835JJ0100 Rev. 1.00
2015.05.28

Page 27 of 36

RL78/G13

DMA コントローラ（UART 連続受信）CC-RLDMA 転送完了割り込みの許可準備
・割り込み要求フラグ・レジスタ（IF0H）
割り込み要求フラグのクリア
・割り込みマスク・フラグ・レジスタ（MK0H）
割り込みマスクのクリア

略号：IF0H
7
SREIF0
TMIF01H

6
SRIF0
CSIIF01
IICIF01

5
STIF0
CSIIF00
IICIF00

0

x

0

4

3

DMAIF1DMAIF0

x

x

2

1
SRIF2
CSIIF21
IICIF21

0
STIF2
CSIIF20
IICIF20

x

x

x

2

1
SRMK2
CSIMK21
IICMK210STMK2
CSIMK20
IICMK20

x

x

SREIF2
TMIF11H

ビット７
割り込み要求フラグ

SREIF00

割り込み要求信号が発生していない

1

割り込み要求信号が発生し，割り込み要求状態

ビット６
割り込み要求フラグ

SRIF0

0

割り込み要求信号が発生していない

1

割り込み要求信号が発生し，割り込み要求状態

略号：MK0H
7
SREMK0
TMMK01H

06
SRMK0CSIMK01
IICMK015STMK0
CSIMK00
IICMK00

1

x

4

3

DMAMK1DMAMK0xx

SREMK2
TMMK11Hx

ビット７
割り込み処理の制御

SREMK00

割り込み処理許可

1

割り込み処理禁止

ビット６
SRMK0

割り込み処理の制御

0

割り込み処理許可

1

割り込み処理禁止

注意

レジスタ設定方法の詳細については、RL78/G13 ユーザーズマニュアル ハードウェア編を参照してください。

R01AN2835JJ0100 Rev. 1.00
2015.05.28

Page 28 of 36

RL78/G13

DMA コントローラ（UART 連続受信）CC-RL

シリアル・チャネル 0 の開始
・シリアル・チャネル開始レジスタ 0（SS0）
シリアル・チャネル 0 の通信／カウントを開始します
略号：SS0
15

14

13

12

11

10

9

8

7

6

5

4

3

2

1

0

0

0

0

0

0

0

0

0

0

0

0

0

SS03

SS02

SS01

SS00

0

0

0

0

0

0

0

0

0

0

0

0

x

x

1

x

ビット１
チャネル 1 の動作開始トリガ

SS010

トリガ動作せず

1

SE01 ビットに 1 をセットし、通信待機状態に遷移する

注意 レジスタ設定方法の詳細については、RL78/G13 ユーザーズマニュアル ハードウェア編を参照してください。

R01AN2835JJ0100 Rev. 1.00
2015.05.28

Page 29 of 36

RL78/G13
5.7.10

DMA コントローラ（UART 連続受信）CC-RLDMA 転送許可処理

図 5.11 に、DMA 転送許可処理フローチャートを示します。

R_DMAC0_Start()

DMA転送終了割り込み
要求フラグの初期化

DMA転送終了割り込みを有効

DMAIF0ビット←0：割り込み要求フラグのクリア

DMAMK0ビット←0：割り込み処理許可

DMA動作許可

DEN0ビット←1：DMAチャネル0の動作許可

DMAトリガ待ち開始

DST0ビット←1：DMAトリガ待ち状態へ遷移

return

図 5.11

R01AN2835JJ0100 Rev. 1.00
2015.05.28

DMA 転送許可処理

Page 30 of 36

RL78/G13

DMA コントローラ（UART 連続受信）CC-RLDMA 転送完了割り込みの許可準備
・割り込み要求フラグ・レジスタ（IF0H）
割り込み要求フラグのクリア
・割り込みマスク・フラグ・レジスタ（MK0H）
割り込みマスクのクリア

略号：IF0H
7
SREIF0
TMIF01H

6
SRIF0
CSIIF01
IICIF01

5
STIF0
CSIIF00
IICIF00

x

x

x

4

3

DMAIF1DMAIF0

x

0

2

1
SRIF2
CSIIF21
IICIF21

0
STIF2
CSIIF20
IICIF20

x

x

x

1
SRMK2
CSIMK210STMK2
CSIMK20

IICMK21

IICMK20

x

x

SREIF2
TMIF11H

ビット３
割り込み要求フラグ

DMAIF00

割り込み要求信号が発生していない

1

割り込み要求信号が発生し、割り込み要求状態

略号：MK0H
7
SREMK0
TMMK01Hx6
SRMK0CSIMK015STMK0
CSIMK00

IICMK01

IICMK00

x

x

4

3

2

DMAMK1DMAMK0SREMK2
TMMK11H

x

0

x

ビット３
DMAMK0

割り込み処理の制御

0

割り込み処理許可

1

割り込み処理禁止

注意 レジスタ設定方法の詳細については、RL78/G13 ユーザーズマニュアル ハードウェア編を参照してください。

R01AN2835JJ0100 Rev. 1.00
2015.05.28

Page 31 of 36

RL78/G13

DMA コントローラ（UART 連続受信）CC-RL

DMA チャネル 0 の動作トリガ待ち設定
・DMA 動作コントロール・レジスタ（DRC0）
略号：DRC0
7

6

5

4

3

2

1

0

DEN0

0

0

0

0

0

0

DST0

1

0

0

0

0

0

0

1

ビット７
DMA 動作許可フラグ

DEN0
0

1

DMA チャネル 0 の動作禁止（DMA の動作クロック停止）
DMA 設定処理禁止
DMA チャネル 0 の動作許可
DMA 設定処理許可

ビット０
DMA 転送モード・フラグ

DST00

DMA チャネル 0 の DMA 転送終了

1

DMA チャネル 0 の DMA 転送未終了（転送中）

DMA 動作許可（DEN0 = 1）にしてから、DST0 = 1 にすることで DMA トリガ待ち状態になります。

注意 レジスタ設定方法の詳細については、RL78/G13 ユーザーズマニュアル ハードウェア編を参照してください。

R01AN2835JJ0100 Rev. 1.00
2015.05.28

Page 32 of 36

RL78/G13
5.7.11

DMA コントローラ（UART 連続受信）CC-RL

DMA0 転送完了割り込み処理

図 5.12 に DMA0 転送完了割り込み処理のフローチャートを示します。

r_dmac0_interrupt()

Yes

UART 受信エラー発生？
No

受信データ変換

受信データを5桁の10進数に変換

受信データ演算

受信データを受信値累積バッファに足しこみ

合計値＞100,000？

Yes

UART受信エラー変数を初期化

No
LED消灯

LED点灯

受信値累積バッファをクリア

DMA設定を初期化

DBC0 ←0005H：DMA転送回数「５回」をセット
DRA0 ← データ受信バッファのアドレス
DST0 ←1：DMA転送トリガ待ちに遷移

return

図 5.12 DMA0 転送完了割り込み処理

R01AN2835JJ0100 Rev. 1.00
2015.05.28

Page 33 of 36

RL78/G13
5.7.12

DMA コントローラ（UART 連続受信）CC-RL

UART0 受信エラー割り込み処理

図 5.13 に UART0 受信エラー割り込み処理のフローチャートを示します。

r_uart0_interrupt_error()

エラー・ステータスをクリア発生したエラーに応じて、
SIR01の0-2ビットのいずれかをセット（1）します

DMA0ソフトウエア・トリ
ガ転送開始処理
R_UART0_Set_Software
TriggerOn()

エラー・ステータスを格納

g_DmaUartError ←err_type

return

図 5.13 UART0 受信エラー割り込み処理

R01AN2835JJ0100 Rev. 1.00
2015.05.28

Page 34 of 36

RL78/G13
5.7.13

DMA コントローラ（UART 連続受信）CC-RL

DMA0 ソフトウエア・トリガ転送開始処理

図 5.14 に DMA0 ソフトウエア・トリガ転送開始処理のフローチャートを示します。

R_DMAC0_Set_SoftwareTrigge
rOn ()

STG0ビット←1：DMA0転送を1回開始します

DMA転送開始
ソフトウエア・トリガをセット

return

図 5.14

DMA0 ソフトウエア・トリガ転送開始処理

DMA チャネル 0 転送開始ソフトウエア・トリガ設定
・DMA モード・コントロール・レジスタ（DMC0）DMA 転送開始ソフトウエア・トリガを設定
略号：DMC0
7

6

5

4

3

2

1

0

STG0

DRS0

DS0

DWAIT0

IFC03

IFC02

IFC01

IFC00

1

0

0

0

0

1

1

1

ビット７
STG0

DMA 転送開始ソフトウエア・トリガ

0

ソフトウエア・トリガ動作しない

1

DMA 動作許可（DEN0 = 1）時に，DMA 転送を開始する

注意 レジスタ設定方法の詳細については、RL78/G13 ユーザーズマニュアル ハードウェア編を参照してください。

R01AN2835JJ0100 Rev. 1.00
2015.05.28

Page 35 of 36

RL78/G13
6.

DMA コントローラ（UART 連続受信）CC-RL

サンプルコード

サンプルコードは、ルネサス エレクトロニクスホームページから入手してください。

7.

参考ドキュメント

RL78/G13 ユーザーズマニュアル ハードウェア編（R01UH0146J）
RL78 ファミリ ユーザーズマニュアル ソフトウェア編（R01US0015J）（最新版をルネサス エレクトロニクスホームページから入手してください。）

テクニカルアップデート/テクニカルニュース（最新の情報をルネサス エレクトロニクスホームページから入手してください。）

ホームページとサポート窓口
ルネサス エレクトロニクスホームページ
http://japan.renesas.com/
お問合せ先
http://japan.renesas.com/inquiry

R01AN2835JJ0100 Rev. 1.00
2015.05.28

Page 36 of 36

RL78/G13
DMA コントローラ（UART 連続受信）

改訂記録

Rev.

発行日

1.00

2015.05.28

ページ
—

改訂内容
ポイント
初版発行

すべての商標および登録商標は、それぞれの所有者に帰属します。

A-1

製品ご使用上の注意事項
ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意
事項については、本ドキュメントおよびテクニカルアップデートを参照してください。
1.

2.

3.

4.

5.

未使用端子の処理【注意】未使用端子は、本文の「未使用端子の処理」に従って処理してください。
CMOS 製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI 周辺のノイズが印加され、LSI 内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。未使用端子は、本文「未使用端子の処理」で説明する指示に従い処理してください。
電源投入時の処置【注意】電源投入時は，製品の状態は不定です。
電源投入時には、LSI の内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。
外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。
同様に、内蔵パワーオンリセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。
リザーブアドレス（予約領域）のアクセス禁止【注意】リザーブアドレス（予約領域）のアクセスを禁止します。
アドレス領域には、将来の機能拡張用に割り付けられているリザーブアドレス（予約領域）があります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。
クロックについて【注意】リセット時は、クロックが安定した後、リセットを解除してください。
プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後に切り替えてください。
リセット時、外部発振子（または外部発振回路）を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子（または外部発振回路）を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてください。
製品間の相違について【注意】型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。
同じグループのマイコンでも型名が違うと、内部 ROM、レイアウトパターンの相違などにより、電気的特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ輻射量などが異なる場合があります。型名が違う製品に変更する場合は、個々の製品ごとにシステム評価試験を実施してください。

ご注意書き1. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器・システムの設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因して、お客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
2. 本資料に記載されている情報は、正確を期すため慎重に作成したものですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
3. 本資料に記載された製品デ−タ、図、表、プログラム、アルゴリズム、応用回路例等の情報の使用に起因して発生した第三者の特許権、著作権その他の知的財産権に対する侵害に関し、当社は、何らの責任を負うものではありません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
4. 当社製品を改造、改変、複製等しないでください。かかる改造、改変、複製等により生じた損害に関し、当社は、一切その責任を負いません。
5. 当社は、当社製品の品質水準を「標準水準」および「高品質水準」に分類しており、各品質水準は、以下に示す用途に製品が使用されることを意図しております。
標準水準：

コンピュータ、OA機器、通信機器、計測機器、AV機器、家電、工作機械、パーソナル機器、産業用ロボット等

高品質水準：輸送機器（自動車、電車、船舶等）、交通用信号機器、
防災・防犯装置、各種安全装置等
当社製品は、直接生命・身体に危害を及ぼす可能性のある機器・システム（生命維持装置、人体に埋め込み使用するもの等） 、もしくは多大な物的損害を発生させるおそれのある機器・システム（原子力制御システム、軍事機器等）に使用されることを意図しておらず、使用することはできません。 たとえ、意図しない用
途に当社製品を使用したことによりお客様または第三者に損害が生じても、当社は一切その責任を負いません。 なお、ご不明点がある場合は、当社営業にお問い合わせください。
6. 当社製品をご使用の際は、当社が指定する最大定格、動作電源電圧範囲、放熱特性、実装条件その他の保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質および信頼性の向上に努めていますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害等を生じさせないよう、お客様の責任において、冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、お客様の機器・システムとしての出荷保証を行ってください。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様の機器・システムとしての安全検証をお客様の責任で行ってください。
8. 当社製品の環境適合性等の詳細につきましては、製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する
RoHS指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
9. 本資料に記載されている当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器・システムに使用することはできません。また、当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途に使用しないでください。当社製品または技術を輸出する場合は、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。
10. お客様の転売等により、本ご注意書き記載の諸条件に抵触して当社製品が使用され、その使用から損害が生じた場合、当社は何らの責任も負わず、お客様にてご負担して頂きますのでご了承ください。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを禁じます。
注1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいいます。
注2. 本資料において使用されている「当社製品」とは、注１において定義された当社の開発、製造製品をいいます。

http://www.renesas.com■営業お問合せ窓口※営業お問合せ窓口の住所は変更になることがあります。最新情報につきましては、弊社ホームページをご覧ください。

ルネサス エレクトロニクス株式会社 〒100-0004 千代田区大手町2-6-2（日本ビル）■技術的なお問合せおよび資料のご請求は下記へどうぞ。
総合お問合せ窓口：http://japan.renesas.com/contact/© 2015 Renesas Electronics Corporation. All rights reserved.
Colophon 3.0