連 載
個別部品で組み立てて動作原理から設計法までを理解する
個別部品で組み立てて動作原理から設計法までを理解する

PLL
PLL 周波数シンセサイザの設計法徹底解説
周波数シンセサイザの設計法徹底解説
第18第18 回
回 安定動作と性能を両立するループ・フィルタとは安定動作と性能を両立するループ・フィルタとは
基本はラグ・リード型
基本はラグ・リード型
基本はラグ・リード型
基本はラグ・リード型

小宮浩
小宮
小宮 浩
浩

HiroshiComiyaHiroshiComiyaHiroshi
HiroshiComiya
ComiyaHiroshi
HiroshiComiyaComiyaPLL において，ループ・フィルタの設計は極めて重要です．ループ・フィルタの役割を要約すると，次● 二つの RC 時定数をもった負帰還アンプ
図 18 − 1 の OP アンプを代表とする負帰還アンプ回のようにまとめられます．

路では，その周波数特性は RC の時定数回路で表せま

位相比較器から出力される位相差に比例した誤差信号パルスをリプルの少ない直流電圧に変えてす．
例えば，裸でのゲインが A ＝ 100 dB あるアンプでVCO に加えるロー・パス・フィルタ（LPF）を使えば，信号パル二つの RC 時定数があり，ポールの位置（＝ 1/2 π RC）が f1 ＝ 100 Hz と f2 ＝ 100 kHz にあるとします．

スからリプル成分を除いて直流を得ることができます．
では，ループ・フィルタとして単純に LPF を設けれ帰環回路の分圧抵抗によって N ＝ 100 とすると，ゲイン AF ＝ 40 dB（100 倍）のアンプとして動きます．入

ばよいかというと，そうではありません．ループ・フ

力電圧 Vin ＝ 1 mV であれば，出力電圧 Vout ＝ 100 mV

ィルタには，PLL（フェーズ・ロックト・ループ）という負帰還ループを安定なものにする役目もあるからでとなります．
図 18 − 3 には，これの周波数特性と位相特性をボーす．
今回は，PLL 回路が安定動作するためループ・フデ線図で表しています．RC 時定数で二つ分（180 °）以上遅れて，ゲインが 1 以上であれば，発振します．しィルタに必要とされる特性を周波数軸から明らかにしかし N ＝ 100 としてゲイン 40 dB の設定なので，ルーます．

プのカットオフ周波数 fC は 100 kHz ほどになり，位相余裕 ΦC は 45 °ほどあります．ゲイン A F ＝ 40 dB で，負帰還アンプ回路と PLL 回路の共通点と相違点
PLL 回路は負帰還を使っているので，制御モデル帯域幅約 100 kHz のアンプとして安定に動作します．
● 二つの RC 時定数をもった PLL 回路としては，負帰還アンプによく似た構成になります．
少し強引なモデリングですが，負帰還アンプと同様に二つの RC 時定数をもった PLL 回路ではどうでしょうか．図 18 − 2 に示すように，帰環回路の分周PLL 回路を比較するための制御モデルを図 18 − 1 と図18 − 2 に示します．

器を N ＝ 100 として，基準信号周波数 f R ＝ 1 MHz の100 倍の周波数，fout ＝ 100 MHz を出力する PLL 回路

CR 時定数F（s ）入力電圧

Vin ＝1mV

出力電圧f1f2

A

Vout ＝N Vin ＝100mV分圧器

N ＝100
図 18 − 1 負帰還アンプ制御モデル
時定数と分圧器によって安定度が決まる

2007 年 8 月号

1/N 分圧249

位相比較器

KP

基準信号周波数（ fR ）

ループ・フィルタ
F（s ）

VCO

KV

出力周波数
fout ＝ N fR

φf1

基準信号雑音（nPR ）

f2

出力雑音
nPout ＝ N nPR

fR ＝1MHz

fout ＝100MHz
1/N

1/N 分周分周器

図 18 − 2 PLL 制御モデル

N ＝100

図 18 − 1 の負帰還アンプと似た構成で書けるにしたいと思います．
裸でのゲインはアンプ回路と同じ（ A ＝ 100 dB）であると仮定します．ループ・フィルタとして，ポールの位置がアンプ回路と同じの二つの RC 時定数を加えました．周波数特性と位相特性は，負帰還アンプ回路のボーデ線図と同じとなるでしょうか？

RC 時定数はいくつか存在し，そこで周波数特性や位相特性が悪化します．しかし通常，時定数は小さく周波数の高いところで影響を及ぼします．
ところが，PLL の場合には，はじめから位相が 90 °遅れてしまうのです．

VCO の動作が位相遅れを伴っている

もし負帰還アンプと同じボーデ線図になるなら，帯域幅約 100 kHz の場合，このループ・フィルタ定数で，リファレンス周波数の 1 MHz を− 40 dBc ほど落とせます．それが可能なら，理想的なループ・フィルタのPLL は，周波数引込み過程により周波数誤差Δ f を減少させていき，その後，位相誤差Δθが減少してい定数だといえます．

く同期状態へと系を追い込んでいきます．

しかし，残念ながら負帰還 PLL 回路ではこのように単純に RC 時定数回路を 2 段重ねてループ・フィル

図 18 − 4 は，PLL を制御システムと考えた場合のモデル図です．PLL が正常動作し，位相まで同期したタとして用いることはできません．

状態を考えています．このとき，小信号等価回路と同様に，微小区間を考えれば線形です．ここではラプラ● PLL ではループ・フィルタ以外でも位相が遅れる

ス変換して伝達関数（s の関数）を求めています．

アンプだけでなく，その他の電子回路においても

f1

100

オープン・ループ・ゲイン
VCOの伝達関数は積分型と示される−20dB/dec.

ゲイン A ［dB］

8060f2

N ＝10040fCfR
（θR ）

−10

位相φ［ °］

100f1−45°1k10k 100k 1M 10M
周波数［Hz］−45°/dec.

−90−180KP

VDf2−45°/dec.

位相余裕φC 45°0°

カットオフ周波数fC は100kHzで，ほどあり安定
位相余裕φC は45°

VCO

F（s ）

VL

KV /sΔωout1/N
分周器（ N ＝300）

ラプラス表記法を用いると以下のように表される
VD（s ）＝ KP［θR（s ）−θout（s ）/N ］
V（＝ F（s ）VD（s ）L s）
KV V（L s）＝
θout（s ）s
これを変形して伝達関数を求めると
θout（s ）＝θR（s ）KV KP F（s ）KV KP F（s ）Ns＋

図 18 − 3 図 18 − 1 の負帰還アンプのボーデ線図

図 18 − 4 伝達関数で記述した PLL の制御モデル

f1，f2，N をうまく選べば安定動作する

PLL は位相を制御するのでθで書いている

250

fout
（θout ）

ループ・フィルタ

fout /N（θout /N ）010

KV ＝22×106×2π［（rad/s）/V］

位相比較器
KP ＝0.79V/rad−40dB/dec.

クローズド・
ループ・ゲイン200

どのようなループ・フィルタを作る必要があるのかを検討しているので，PLL 回路のうち，ループ・フ

2007 年 8 月号