連 載
個別部品で組み立てて動作原理から設計法までを理解する
個別部品で組み立てて動作原理から設計法までを理解する
個別部品で組み立てて動作原理から設計法までを理解する

PLL
PLL 周波数シンセサイザの設計法徹底解説
周波数シンセサイザの設計法徹底解説
第19第19 回
回 高性能を実現する3高性能を実現する3次形
次形PLLのループ
PLLのループ・・フィルタ
フィルタ
ラグ・リード型からさらにもう一歩ラグ・リード型からさらにもう一歩ラグ・リード型からさらにもう一歩ラグ・リード型からさらにもう一歩

小宮浩
小宮
小宮 浩
浩

HiroshiComiyaHiroshiComiyaHiroshi
HiroshiComiya
ComiyaHiroshi
HiroshiComiyaComiyaPLL 回路のループ・フィルタには，以下の三つの条件を満たすことが望まれます．

なので，リード特性で安定性を確保した後に，高域で再び減衰特性になるフィルタが考えられます．

① カットオフ周波数を任意に選べる

そのようなフィルタを PLL に用いることで，カッ位相雑音特性を最良にするため，あるいは用途に応じて必要な応答特性を得るためです．

トオフ周波数 fC と位相余裕ΦC を独立して設定できるだけでなく，リファレンスもれスプリアスの抑圧も可② PLL が安定動作する十分な位相余裕（最低 45 °以上）が必要です．

能になりそうです．この形のループ・フィルタを使った PLL の一巡伝達関数は，3 次式で表すことができ③ 周波数が高いところで十分に減衰する
リファレンス周波数を十分に減衰できていないと，（コラム参照），3 次形のループ・フィルタといいます．

出力信号からリファレンス周波数だけ離れたところに10不要な信号であるスプリアスが発生します．
古典的なループ・フィルタとして，ラグ・フィルタ

0三つの条件を同時に満たすには，PLL を 3 次形以上として設計するループ・フィルタが必要です．〈編集部〉

f 3≒40kHz
R2（/ R1＋R2）−10ゲイン［dB］とラグ・リード・フィルタがありますが，これらはどちらもこの三つを同時に満たすことはできません．

f 1≒500Hz≒−16dB−20f 2≒3kHz−30−40

一度平坦に近づく−50−20dB/dec.で減衰−60

性能重視の 3 次形 PLL を実現する
ループ・フィルタ

−70−80● ラグ・リード・フィルタ＋高域減衰で実現−90100

ラグ・リード・フィルタの弱点は高域減衰の少なさ

10k

C1Vin0.027μ信号源

R21.8k

Vout

ゲイン
［dB］

R（2 R 1＋R 2 ）

225
180

2 C 1＋C 2 ）V 電圧計 T 2＝ R（C2
ω2＝1/T 1
2200p∴ f 2＝ω2/2π≒3kHz（a）このようなフィルタ構成を考える

0dB

C1
T 1＝（ R1＋R 2 ）ω1＝1/T1∴ f 1＝ω1/2π≒500Hz

f 1≒500Hz

T 3＝ R 2 C 2
ω3＝1/T 1∴ f 3＝ω3/2π≒40kHz
R（≒−16dB2 R 1＋R 2 ）−20dB/dec.
f 3≒40kHzf 2≒3kHz−20dB/dec.

周波数［Hz］（b）漸近線で表した特性10k
周波数［Hz］

100k

1M

13590
位相［ °］

R1

1k

450遅れ

進み遅れ

−45−90−135−180−225
1001k

10k
100k
周波数［Hz］（c）周波数特性

1M

図 19 − 1 ラグ・リード・フィルタの高域に減衰特性をもたせる
ラグ・リード・ラグ・フィルタという2442007 年 9 月号

● フィルタ単体での特性
図 19 − 1（a）に回路図を示します．図 19 − 1（b）には，相余裕，スプリアス抑圧の三つの要求を満たす設計が可能となりました．しかし，まだ万能ではありません．

特性を簡略化した漸近線で記しました．
（c）に周波数特性を示します． f1 ≒ 500 Hz
図 19 − 1

ここまでの例では，カットオフ周波数 fC ≒ 10 kHzとして説明してきました．では，fC ≒ 100 kHz の広帯付近ではラグ特性で，ゲインは落ちていき，位相は域な PLL を構成できるでしょうか？

90 °に向かって遅れていきます．
f2 ≒ 3 kHz あたりからリード特性になります．ゲイ

残念ながら，このパッシブ・フィルタでは構成でき（ b）を見ると，「VCO ＋位相比較器ません．図 19 − 2ンは平坦になり，位相は進んで 0 °に向かって変化していきます．

＋分周器の合成特性」がゲイン 1 倍（0 dB）となる周波数 fN は 57.9 kHz です．

f 3 ≒ 40 kHz 近辺から再びラグ特性になります．ゲ

パッシブ・フィルタでは， f C を f N 以上の周波数にインは− 20 dB/dec.で落ちていきます．位相も 0.1 f 3から再び 90 °に向かって遅れていきます．

できません．つまり，パッシブ・フィルタでは広帯域の PLL を構成できない場合があります．

広帯域を可能にするにはアクティブ化が必要● 3 次形 PLL の総合特性（a）には，図 19 − 1（a）のパッシブ・フィル
図 19 − 2タを用いて 3 次形にした PLL のモデル図を示します．
図 19 − 1 に示したパッシブ・フィルタの特性を見る

どのようにすれば広帯域の（例えば fC ≒ 100 kHz の）PLL を組むことができるでしょうか？

f2￣￣でf3とわかるように，位相が最大に戻る周波数は√￣
す．ループのカットオフ周波数 fC ＝√￣
f2￣￣となるようf3● どこかでゲインを増やす必要がある
一つの方法としては，図 19 − 3 に示すように，PLLに設定すれば，位相余裕をもっとも大きく増すことができます．
平坦部のゲインは R 2/（ R 1 ＋ R 2）です．カットオフ

100

周波数 f C でのゲインが R 2/（ R 1 ＋ R 2）となるようにフィルタの定数を選ぶことになります．

80

図 1 9 − 1 と同じ f 1 ≒ 500 Hz， f 2 ≒ 3 kHz， f 3 ≒40 kHz にすることで，図 19 − 2（b）に示す特性の PLL

40● リファレンス周波数でも十分な減衰が得られる

f 1≒500Hz

60
ゲイン［dB］を構成することができます．

VCO＋位相比較器＋分周器の特性

ラグ・リード・フィルタと同じく，fC ≒ 10 kHz で位相余裕ΦC ≒ 60 °の特性が得られます．
さらにラグ・リード・フィルタでは得られなかった

ゲイン R 2 （/ R 1＋R 2 ）fn ＝57.9kHz

20
全体の特性

0−20

f 2≒3kHz−40

fC ＝10kHz，fC ≒ f 2f 3 とする−60f 3≒40kHz−80

1MHz離れでの減衰量は十分−100
100

1 MHz 離れでの減衰量も十分にとれているので，リファレンスもれスプリアスを抑圧できます．

1k10k周波数［Hz］

100k

1M225

● カットオフ周波数 fC を fN より高くできない

1803 次形の PLL とすることで，カットオフ周波数，位135fR（1MHz）

KP ＝0.79V/rad

1R21/NC2

N ＝300分周器（a）PLLモデル

R 1＝10kΩ，
C 1＝0.027μF，
R 2＝1.8kΩ，
C 2＝2200pF∴ f 1＝500Hz，
f 2＝3kHz，
f 3＝40kHz

位相［ °］

90
ラグ・リード・6（rad/s）/V
位相 ラグ・フィルタ KV ＝22×10 ×2π
比較器
VCOF（s ）fout
KP
KV /s（300MHz）
R1C45

カットオフ周波数fC ≒10kHzでの位相余裕φC は60°ほどあり安定

0−45−90−135−180−225
1001k

10k
100k
周波数［Hz］（b）オープン・ループの周波数特性1M

図 19 − 2 3 次形 PLL を構成することができる
カットオフ周波数，位相余裕，高域減衰の三つが満たされている

2007 年 9 月号

245