日本語参考資料
最新版英語データシートはこちら

MPPT と充電管理機能付き超低消費電力のエネルギー・ハーベスタ PMU

ADP5091/ADP5092

データシート特長

代表的なアプリケーション回路

アプリケーション

ADP5091

REG_D0FROM MCU

VID
PIN

SW
VIN

HYSTERESISREGULATOR
AND LDOREG_FB

COLD STARTCHARGE PUMP

SYS

MPPT

CBP

LLD

TO MCUREG_OUTREG_D1

PGOOD

BAT
MPPT
BOOST
CONTROL REGULATORTO MCUSYSTEM
LOAD+ RECHARGEABLEBATTERY OR–
SUPERCAP

REF
MINOP

FROM MCUOPTIONAL +PRIMARY –BATTERY

PV セル（太陽電池）によるエネルギー・ハーベスティング
TEG（熱電発電）エネルギー・ハーベスティング
工業用モニタリング
電源内蔵ワイヤレス・センサー・デバイス
エネルギー・ハーベスティングによるポータブル機器とウェアラ
ブル機器

CHARGE CONTROLAND
POWER PATH
MANAGEMENT

SETSD
SETPG
SETHYST

DIS_SW

SETBK

BACK_UPTERM
AGND PGND

14145-001

動的センシングまたは非センシング・モードによる最大電力点追従（MPPT）機能付き昇圧レギュレータ
超軽負荷時に最大効率を実現するためのヒステリシス・モード
動作時の SYS ピンにおける静止電流（VIN > VCBP ≥ VMINOP）: 510 nA
スリープ時の SYS ピンにおける静止電流（VCBP < VMINOP）: 390 nA
入力の動作電圧範囲: 0.08 V ～ 3.3 V
チャージ・ポンプ使用時の 380 mV（typ）からの高速コールド・スタート
MINOP ピンのシャットダウンは入力のオープン・サーキット電圧（OCV）に基づいて設定可能
1.5 V ～ 3.6 V の範囲で 150 mA のレギュレーション出力
蓄電素子の充電をサポートするバッテリ充電終了の閾値（2.2 V ～ 5.2 V）
オプションの BACK_UP 電力経路の管理機能
マイクロコントローラ・ユニット（MCU）通信を介してスイッ
チャを一時的にシャットダウンすることで、RF（無線周波数）
伝送の性能を向上

図 1.

概要
ADP5091/ADP5092 は、インテリジェントな統合型エネルギー・
ハーベスティング向けの超低消費電力パワー・マネージメント・
ユニット（PMU）ソリューションであり、PV セルや TEG からの DC 電力を変換します。これらのデバイスは、充電式リチウムイオン電池、薄膜電池、スーパー・キャパシタ、従来型のコンデン
サなどの蓄電素子を充電し、小型の電子機器やバッテリ不要シス
テムを起動させます。
ADP5091/ADP5092 は 6 µW ～ 600 mW の範囲で収集した限られた電力を効率よく変換し、損失を抑えます。内蔵のコールド・ス
タート回路とレギュレータを使用することで、最小 380 mV の入力電圧で動作を開始できます。コールド・スタートアップの後、レギュレータは 0.08 V ～ 3.3 V の入力電圧範囲で動作します。外部抵抗分圧器または VID ピンを使用して、150 mA のレギュレー
ション出力を追加することもできます。
MPPT 制御機能を備えているので、固定範囲内に入力電圧リップ
ルを抑えることができます。これにより、DC/DC 昇圧変換が安定します。動的センシング・モードと非センシング・モードの両方で、入力電圧の調整値を設定できるので、ハーベスタから可能
な限り最大の電力を取り出すことができます。動作の最小閾値を設定できるので、入力値の低い状態で昇圧をシャットダウンできます。ADP5091 の LLD ピンは MINOP のコンパレータ出力であり、マイクロプロセッサに対する低光量インジケータとして機能します。一方、ADP5092 の REG_GOOD フラグは REG_OUT 電圧を監視します。さらに、DIS_SW ピンを使用すると、一時的に昇圧レギュレータをシャットダウンできるので、RF 伝送が容易になります。
ADP5091/ADP5092 は充電制御機能を備えているので、充電式バッ
テリを保護できます。この機能は、充電終了時の電圧とシャット
ダウン放電電圧を設定してバッテリの電圧をモニタすることで実現されます。さらに、PGOOD 出力を設定することで、SYS 電圧を監視できます。
オプションのバックアップ・バッテリを接続して、内蔵の電力経路の制御回路から管理できます。この電力経路の制御回路は、エネルギー・ハーベスタ、充電式バッテリ、バックアップ・バッテ
リの間で電源を自動的に切り替えます。
ADP5091/ADP5092 は 24 ピン LFCSP パッケージに収納されています。温度範囲の定格値は −40 °C ～ +125 °C です。

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示
的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有者の財産です。※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。

Rev. 0©2016 Analog Devices, Inc. All rights reserved.

社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル
電話 03（5402）8200
大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー
電話 06（6350）6868
本ADP5091/ADP5092

データシート目次
特長 ...................................................................................................... 1

レギュレーション出力の構成 .................................................... 17

アプリケーション .............................................................................. 1

REG_GOOD（ADP5092 のみ）.................................................. 18

代表的なアプリケーション回路 ...................................................... 1

バッテリの充電管理 .................................................................... 18

概要 ...................................................................................................... 1

バックアップの蓄電経路 ............................................................ 18

改訂履歴 .............................................................................................. 2

バックアップと BAT の選択閾値............................................... 19

詳細な機能ブロック図 ...................................................................... 3

バッテリの過放電防止の機能 .................................................... 19

仕様 ...................................................................................................... 4

バッテリ過放電防止の機能 ........................................................ 19

レギュレーションされた出力仕様 .............................................. 6

パワーグッド（PGOOD） .......................................................... 20

絶対最大定格 ...................................................................................... 7

電力経路の動作フロー ................................................................ 20

熱抵抗.............................................................................................. 7電流制限機能と短絡保護の機能 ................................................ 20

ESD に関する注意 ......................................................................... 7

サーマル・シャットダウン ........................................................ 21

ピン配置およびピン機能の説明 ...................................................... 8

アプリケーション情報 .................................................................... 23

代表的な性能特性 ............................................................................ 10

エネルギー・ハーベスタの選択 ................................................ 23

動作原理 ............................................................................................ 16

蓄電素子の選択............................................................................ 23

高速コールド・スタートアップ回路（VSYS < VSYS_TH 、 VI >VIN_COLD） ...................................................................................... 16

インダクタの選択 ........................................................................ 23

メイン昇圧レギュレータ（VBAT_TERM > VSYS > VSYS_TH） .......... 16

レイアウトと組み立てについての考慮事項 ............................ 24

コンデンサの選択 ........................................................................ 24

VIN オープン・サーキットと MPPT ......................................... 16
最小動作閾値の機能 .................................................................... 17昇圧動作のディスエーブル機能 ................................................ 17
レギュレーション出力の動作モード ........................................ 17

代表的なアプリケーション回路 ................................................ 25
出荷時にプログラム可能なオプション ........................................ 27
外形寸法............................................................................................ 28

REG_D0 と REG_D1 .................................................................... 17

改訂履歴7/2016—Revision 0: Initial Version

Rev. 0 | 2 / 28

オーダー・ガイド ........................................................................ 28

ADP5091/ADP5092

データシート
詳細な機能ブロック図
ADP5091/ADP5092

SYS

LDO

CSYS

REG_SWITCHES

RSYS

BACK_UP+REG_OUT–REG_FBREG_D0REG_D1VID

PHOTOVOLTAIC
CELL

L

BACK_UPSWITCHESHYSTERESISREGULATOR
AND LDOSYS SWITCHBAT SWITCHES

BAT

SW
SDB

HS

+
CIN

VIN

LS

PG

REF

SYS

ROC2
MPPT

MPPT
CONTROLLER

TERM_REF

ROC1

EN_BST
CBP

BOOST
CONTROLLER

MINOP

SETSD

SD

CHARGECONTROLAND
POWER PATH
MANAGEMENT

PGOOD
PG
PGB

DIS_SW+–

BAT
COLD STARTCHARGE PUMP

SETPG
SETHYST

PGB

CLK

BKB

VINT_REF SETBKLLD (ADP5091)
TERM_REF

REG_GOOD (ADP5092)
BIAS REFERENCEAND OSCILLATOR

VREF

TERM
CONTROL

TERM

2R

CLK
R
PGND

AGND

図 2. 詳細な機能ブロック図

Rev. 0 | 3 / 28

BAT14145-040–

BKB

BACK_UPCONTROLADP5091/ADP5092

データシート仕様

特に指定がない限り、電圧入力（VIN） = 1.2 V、VSYS = VBAT = 3 V、ジャンクション温度の最小／最大仕様は TJ = −40 °C ～ +125 °C、周囲温度の代表仕様は TA = 25 °C。外付け部品およびインダクタ（L） = 22 µH、入力容量（CIN） = 4.7 µF、CSYS = 4.7 µF。
表 1.
Parameter

SymbolTest Conditions/Comments

QUIESCENT CURRENT
Operating Quiescent Current of SYS Pin(VIN > VCBP ≥ VMINOP)

IQ_SYS

IIQ_SLEEP_SYS

Sleeping Quiescent Current of SYS Pin(VCBP < VMINOP)
COLD START CIRCUIT
Minimum Input Voltage for Cold Start
Minimum Input Power for Cold Start
End of Cold Start Operation
Threshold
Hysteresis
BOOST REGULATOR
Input Voltage Operating Range
Input Power Operating Range
Start Charging BAT Threshold on SYS
Start Charging BAT Hysteresis on SYS
Input Peak Current
Low-Side Switch On Resistance
High-Side Switch On Resistance
SYS Switch On ResistanceDIS_SW Voltage
High
Low
DIS_SW Delay
VIN CONTROL AND MINOPVIN Open Circuit Voltage
Default Sampling Cycle
Sampling Time
MINOP Bias Current
MINOP Operation Voltage Threshold of
Dynamic MPPT Sensing Mode
MPPT Bias Current of MPPT No Sensing
Mode
LLD (ADP5091 Only)
Pull-Up Resistor
Pull-Down Resistor
High Voltage
Leakage Current at CBP Pin

VIN_COLD
PIN_COLD

Typ

Max

Unit

REG_D0 = low, REG_D1 = low

510

1000

nA

REG_D0 = high, REG_D1 = low
REG_D0 = low, REG_D1 = high
REG_D0 = high, REG_D1 = high
REG_D0 = low, REG_D1 = low

650
750
760
390

1150
1290
1300
880

nA
nA
nA
nA

VSYS = 0 V, 0°C < TA < 85°C

380
6

500

mV
µW

1.87
95

2.00

V
mV

3.3
600
2.35

V
mW
V
mV
mA
mA
Ω
Ω
Ω

VSYS_TH
VSYS_HYS
VIN
PIN
VSYS_CHG
VSYS_CHG_HYS
IIN_PEAK
RLS_DS_ON
RHS_DS_ON
RSYS_DS_ON

1.73

Cold start completed
Cold start completed, VIN = 3 V

0.08
2.00

Factory trim, 1 bit, Option 0
Option 1
Pin to pin measurement
Pin to pin measurement

VDIS_SW_HIGH
VDIS_SW_LOW
tDIS_SW_DELAYtOCV_CYCLE
tOCV_SAMPLIMINOP
VMINOP_DSM

Min

2.19
150
200
300
0.44
0.85
0.32

250
0.6
1.2
0.70

1
0.5
1

Factory trim, 2 bit (4 sec, 8 sec, 16 sec, 32 sec)

IMPPT

VLLD_IHICBP_LEAK

Rev. 0 | 4 / 28

1.58

16
256
2.00

1.7

V
V
µs

2.45
1.5

sec
ms
µA
V

2.0

2.3

µA

12
12
VREG_OUT
10

17
17

kΩ
kΩ
V
pA

2000

ADP5091/ADP5092

データシートParameter
ENERGY STORAGE MANAGEMENTInternal Reference Voltage
Battery Stop Discharging
Threshold
Hysteresis Resistor
Battery Terminal Charging
Threshold
Hysteresis
PGOOD Rising Threshold at SYS Pin
PGOOD Pull-Up Resistor
PGOOD Pull-Down Resistor
PGOOD High Voltage
Battery Switches On ResistanceBattery Source Current
Leakage Current at BAT Pin
BACK_UP POWER PATH
Turning Off BACK_UP Switch
Threshold on BATHysteresis Resistor
BACK_UP Switches On Resistance
BACK_UP and BAT Comparator
OffsetHysteresis
BACK_UP Current Capability
Leakage Current at BACK_UP Pin
THERMAL SHUTDOWN
Threshold
Hysteresis

Symbol

Min

Typ

Max

Unit

VINT_REF

0.955

1.011

1.067

V

VSETSDRSETSD_HYS

2.0
80

115

VBAT_TERM
160

V
kΩ

VBAT_TERM
VBAT_TERM_HYS
VSYS_PG

2.2

5.2
3.1
VBAT_TERM
17.0
17.0

V
%
V
kΩ
kΩ
V
Ω
A
nA
nA

VPGOOD_HIGH
RBAT_SW_ON
IBAT
IBAT_LEAK

Test Conditions/Comments

3
VSETSD

Pin to pin measurement

11.6
11.6
VSYS
0.59

VBAT = 2 V, VSETSD = 2.2 V, VSYS = 2 V
VBAT = 3.3 V, VSETSD = 2.2 V, VSYS = 0 V

22
3.5

0.85
1
50
35

115
0.85

VBAT_TERM
160
1.20

V
kΩ
Ω

271
108

mV
mV
µA
nA

VSETBKRSETBK_HYS

2.080
VSYS ≥ VSYS_TH

VBKP_OFFSETVBAT_HYS
IBKP
IBKP_LEAK
TSHDN
THYS

158
68
VSYS < VSYS_TH
VBACK_UP = VSYS = VBAT = 3 V
VSYS ≥ VSYS_TH

Rev. 0 | 5 / 28

190
75
250
16
142
15

40

°C
°C

ADP5091/ADP5092

データシートレギュレーションされた出力仕様

特に指定がない限り、VIN = 1.2 V、VSYS = VBAT = 3 V、VREG_OUT = 2 V、L = 22 µH、CIN = 4.7 µF、CSYS = 4.7 µF、CREG_OUT = 4.7 µF、ジャンクション温度の最小／最大仕様は、TJ = −40 °C ～ +125 °C。周囲温度の代表仕様は TA = 25 °C。
表 2.
Parameter
REGULATED OUTPUT
Output Options by VID Control
Rating Current
REG_OUT Pull-Down Resistance
REG_OUT IN BOOST MODE
REG_OUT Wake Threshold

SymbolTest Conditions/Comments

VREG_OUT
IREG_OUT
RREG_OUT

VREG_OUT = 1.5 V to 3.6 V

REG_OUT Wake Threshold Hysteresis
Adjustable REG_OUT Wake Threshold
Adjustable REG_OUT Sleep Threshold
High-Side Switches On Resistance
Current-Limit Threshold of Boost Mode
REG_OUT IN LOW DROPOUT (LDO)MODE
REG_OUT Accuracy
Adjustable REG_OUT Accuracy

VREG_WAKE_HYS
VADJ_REG_WAKE
VADJ_REG_SLEEPRBST_DS_ON
IREG_BST_LIM

REG_OUT Dropout
Current-Limit Threshold of LDO Mode
Output Noise
Power Supply Rejection Ratio
REG_D0 and REG_D1
Input LogicHigh
Low
Input Leakage Current
REG_GOOD (ADP5092 ONLY)
Rising Threshold
Hysteresis
Pull-Up Resistor
Pull-Down Resistor
High Voltage

VREG_DROP
IREG_LIM
OUTNOISE
PSRR

Typ

1.5

VREG_WAKE

VREG_LDO
VREG_LDO_ADJ

Min

Unit

3.6

V
mA
Ω

1.048 ×
VREG_OUT

V

150
235
1.008 ×
VREG_OUT
1.008
1.018

0 µA < IOUT < 150 mA, VSYS = (VREG_OUT + 0.5 V)
IOUT = 1 mA
0 µA < IOUT < 150 mA, VSYS = (VREG_OUT + 0.5 V)
IOUT = 150 mA
VSYS ≥ VSYS_TH
10 Hz to 100 kHz
100 Hz
1 kHz

Max

−3.5
0.999
0.985
200

VREG_DX_IH
VREG_DX_IL
IREG_DX_LEAK

1.2

VREG_GOOD
VREG_GOOD_HYS

89.5

1.027 ×
VREG_OUT
1
1.028
1.038
1.63
100

1.015
1.015
200
260
700
60
40

1.048
1.058
2.15
155

+3.5
1.028
1.045

0.4
20

VREG_GOOD_IH

Rev. 0 | 6 / 28

92.5
2
11.6
11.6
VREG_OUT

95.7
17
17

%
V
V
Ω
mA

%
V
V
mV
mA
µV rms
dB
dB

V
V
nA
%
%
kΩ
kΩ
V

ADP5091/ADP5092

データシート
絶対最大定格熱抵抗

表 3.
Parameter
VIN, MPPT, CBP, MINOP

Rating−0.3 V to +3.6 V

θJA は最も厳しい条件、すなわち、回路基板に表面実装パッケー
ジをハンダ付けした状態で仕様規定されています。

DIS_SW, TERM, SETPG, SETSD, SETBK,PGOOD, SETHYST, REF, REG_D0, VID,
REG_D1, LLD, REG_GOOD to AGND
SW, SYS, BAT, BACK_UP, REG_OUT, REG_FB
to PGND
PGND to AGND

−0.3 V to +6.0 V

表 4.
Package Type
24-Lead LFCSP−0.3 V to +6.0 V−0.3 V to +0.3 V

上記の絶対最大定格を超えるストレスを加えると、デバイスに恒久的な損傷を与えることがあります。この規定はストレス定格のみを指定するものであり、この仕様の動作のセクションに記載する規定値以上でのデバイス動作を定めたものではありません。製品を長時間にわたり絶対最大定格状態に置くと、製品の信頼性に影響を与えることがあります。

θJA
58.7

θJC
36

Unit
°C/W

ESD に関する注意

Rev. 0 | 7 / 28

ESD（静電放電）の影響を受けやすいデバイスです。
電荷を帯びたデバイスや回路ボードは、検知されな
いまま放電することがあります。本製品は当社独自の特許技術である ESD 保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電を被った場
合、損傷を生じる可能性があります。したがって、
性能劣化や機能低下を防止するため、ESD に対する
適切な予防措置を講じることをお勧めします。

ADP5091/ADP5092

データシートTERM 414 REG_OUT

SETPG 521 MINOP

20 VID

19 PGOOD
15 REG_FB
14 REG_OUT

PGND 12

REG_GOOD 11

13 SW

VIN 10

PGND 12

LLD 11

VIN 10MPPT 9CBP 8

16 SYSTOP VIEW(Not to Scale)

SETHYST 6

13 SW
AGND 7

17 BAT

ADP5092

NOTES
1. THE EXPOSED PAD MUST BE CONNECTED TO AGND.

14145-003

15 REG_FB

NOTES
1. THE EXPOSED PAD MUST BE CONNECTED TO AGND.

22 DIS_SW

24 REG_D0
SETBK 3

MPPT 9SETHYST 6

16 SYSCBP 8

SETPG 5TOP VIEW(Not to Scale)

SETSD 2

AGND 7

TERM 4

ADP5091

17 BAT

14145-002

SETBK 318 BACK_UP

REF 1

18 BACK_UP

REF 1SETSD 223 REG_D1

19 PGOOD

21 MINOP

20 VID

22 DIS_SW

24 REG_D0

23 REG_D1

ピン配置およびピン機能の説明

図 4. ADP5092 ピン配置

図 3. ADP5091 ピン配置

表 5. ピン機能の説明
ピン番号 1
ADP5091
1

ADP5092
1

記号

説明

REF

SETSD、SETPG、SETBK、TERM 各ピンの内部電圧リファレンス監視ノード。

2

2

SETSD

シャットダウン設定。このピンは、BAT ピン電圧の放電シャットダウン電圧を設定します。

3

3

SETBK

BACK_UP ディスエーブル閾値を監視する BAT 電圧の設定。BACK_UP 蓄電素子なしで、SETBK ピンを
AGND ピンに接続します。

4

4

TERM

充電終了時の電圧。このピンは、BAT ピンの電圧値に応じて充電終了時の電圧を設定します。

5

5

SETPG

SYS ノード電圧値の設定を監視する Power Good 立上がり閾値。

6

6

SETHYST

PGOOD の立下がりヒステリシス設定。PGOOD 立下がりヒステリシスを設定するには、SETPG と SETHYSTの間に抵抗を接続します。

7

7

AGND

アナログ・グラウンド。

8

8

CBP

コンデンサ・バイパス。最大電力点の電圧をサンプル&ホールドします。CBP ピンと AGND ピンの間に 10nF のコンデンサを接続します。MPPT ピンがディスエーブルになっている場合は、CBP ピンを VIN ピンよりも低い外部リファレンスに接続します。

9

9

MPPT

最大電力点追従の設定。このピンは抵抗分圧器を使用し、様々なエネルギー・ハーベスタ向けの最大電力点比を設定します。非センシング・モードの場合、AGND を経由して抵抗を接続し、MPPT 電圧を設定します。電流の代表値は 2.0 µA です。

10

10

VIN

エネルギー・ハーベスタ・ソースからの入力電源。VIN と PGND の間に、最小 10 µF のコンデンサをできるだけ近づけて接続してください。

11

N/A

LLD

ADP5091 では、マイクロコントローラに対する低光密度インジケータ。LLD は、CBP 電圧より高い MINOP
電圧にプルアップします。

N/A

11

REG_GOOD

ADP5092 では、レギュレーション出力のパワーグッド。

12

12

PGND

電源グラウンド。

13

13

SW

誘導性の昇圧レギュレータの場合、外部インダクタに接続するスイッチング・ノード。SW と VIN の間に 22 µH のインダクタを接続します。

14

14

REG_OUT

レギュレーション出力。REG_OUT と PGND の間に、最小 4.7 µF のコンデンサをできるだけ近づけて接
続します。

15

15

REG_FB

帰還電圧の検出入力のレギュレーション出力。固定出力の場合、このピンを REG_OUT に接続します。
調整可能な出力の場合、このピンを REG_OUT からの抵抗分圧器に接続します。

16

16

SYS

システム負荷に供給する出力電圧。このピンと PGND の間に、最小 4.7 µF のコンデンサをできるだけ近づけて接続します。

17

17

BAT

SYS 出力電源用のバッテリ。SYS 出力電源用のバッテリとして、充電式バッテリまたはスーパー・キャ
パシタを接続します。

18

18

BACK_UP

バックアップ・バッテリの入力電源。

Rev. 0 | 8 / 28

ADP5091/ADP5092

データシート
ピン番号 1
ADP5091
19

ADP5092
19

記号

説明

PGOOD

マイクロコントローラへのパワーグッド出力信号。SYS 電圧が SETPG 閾値よりも高い場合、このピンはロジック・ハイ・レベルを維持します。

20

20

VID

REG_OUT の電圧設定ピン。このピンは、AGND に接続された抵抗を介して、最高で 8 つの異なるレギュ
レーション出力をローに設定します。出力構成の詳細を 表 7 に示します。

21

21

MINOP

最小動作電圧の設定。このピンに抵抗を接続して、最小の動作入力電圧を設定します。CBP 電圧が MINOP
電圧を超えると、昇圧レギュレータがスイッチングを開始します。MINOP ピンがフロート状態の場合、IC は非センシング・モードの固定 MPPT レベルで動作します。MINOP 機能をディスエーブルにするには、このピンを AGND に接続します。

22

22

DIS_SW

マイクロコントローラまたは RF トランシーバーからのコントロール信号で、スイッチング昇圧チャージャを停止させることができます。

23

23

REG_D1

レギュレーション出力の動作モード設定 D1。このピンをハイにプルアップすると、LDO モードが有効に
なります。

24

24

REG_D0

レギュレーション出力の動作モード設定 D0。このピンをハイにプルアップすると、昇圧モードが有効に
なります。

EPAD

エクスポーズド・パッド。エクスポーズド・パッドは AGND に接続する必要があります。

1

N/A は該当なしを表します。

Rev. 0 | 9 / 28

ADP5091/ADP5092

データシート
代表的な性能特性

VBAT_TERM = 3.5 V、VSYS_PG = 2.8 V、VSETSD = 2.4 V、MPPT（OCV） = 80 %、L = 22 µH、CIN = 10 µF、CSYS = 4.7 µF、CREG_OUT = 10 µF、CCBP = 10 nF。
90

100

80

90
80

50
40
30
20

0

0.5

1.0

1.5

2.0

50

2.5

SYS = 2V
SYS = 3V
SYS = 5V

30
20

3.0

0

0.5

1.0

INPUT VOLTAGE (V)

図 5. 効率と入力電圧の関係、IIN = 10 μA
90

90

80

3.0

60
50
40

0

0.5

1.0

1.5

2.0

50
40
30
20

SYS = 2V
SYS = 3V
SYS = 5V

30

60

2.5

SYS = 2V
SYS = 3V
SYS = 5V

10
0
0.01

3.0

0.10

INPUT VOLTAGE (V)10

INPUT CURRENT (mA)

図 6. 効率と入力電圧の関係、IIN = 10 mA

図 9. 効率と入力電流の関係、VIN = 0.2 V
100

90
80

90

70

EFFICIENCY (%)

60
50
40
30
SYS = 2V
SYS = 3V
SYS = 5V

10
0.10

1

10

80

70

60
SYS = 2V
SYS = 3V
SYS = 5V

50
14145-006

20

0
0.01

1

14145-008

EFFICIENCY (%)

70

14145-005

EFFICIENCY (%)

2.5

70

80

EFFICIENCY (%)

2.0

図 8. 効率と入力電圧の関係、IIN = 100 μA

100

20

1.5

INPUT VOLTAGE (V)

40
0.01

100

0.10

1

10

INPUT CURRENT (mA)

INPUT CURRENT (mA)

図 7. 効率と入力電流の関係、VIN = 0.5 V

図 10. 効率と入力電流の関係、VIN = 1 V

Rev. 0 | 10 / 28

14145-009

0

60

40

SYS = 2V
SYS = 3V
SYS = 5V

107014145-007

EFFICIENCY (%)

60

14145-004

EFFICIENCY (%)

70

100

ADP5091/ADP5092

データシート
100
90

95

80

90

70

EFFICIENCY (%)

85
80
75

60
50
40
30
20

0.1

1

14145-010

60
0.01

SYS = 3V
SYS = 5V

10

SYS = 3V
SYS = 5V

65

0
.05

100

10

0.5

INPUT CURRENT (mA)50

図 14. 効率と入力電流の関係、VIN = 0.5 V、VREG_OUT = 2 V、
IREG_OUT = 10 µA

100

1400

90

1200

QUIESCENT CURRENT (nA)80
70

EFFICIENCY (%)

5

INPUT CURRENT (mA)

図 11. 効率と入力電流の関係、VIN = 2 V

60
50
40
30
20

0
.02

0.2

2

1000
800
600
400

TA = –40°C
TA = +25°C
TA = +85°C
TA = +125°C

200

14145-011

SYS = 3V
SYS = 5V

10

0
2.0

20

2.5

3.0

INPUT CURRENT (mA)

4.0

4.5

5.0

図 15. 静止電流と SYS 電圧の関係、VMINOP ≤ VCBP

1600

1200

1400

QUIESCENT CURRENT (nA)

1000

1200
1000
800
600

2.5

3.0

3.5

4.0

4.5

TA = –40°C
TA = +25°C
TA = +85°C
TA = +125°C

800

600

400

200

0
2.0

5.0

SYS VOLTAGE (V)14145-015

20014145-012

TA = –40°C
TA = +25°C
TA = +85°C
TA = +125°C

400

0
2.0

3.5

SYS VOLTAGE (V)

図 12. 効率と入力電流の関係、VIN = 1 V、VREG_OUT = 2 V、
IREG_OUT = 10 µA

QUIESCENT CURRENT (nA)14145-013

7014145-014

EFFICIENCY (%)

100

2.5

3.0

3.5

4.0

4.5

5.0

SYS VOLTAGE (V)

図 13. 静止電流と SYS 電圧の関係、VREG_D0 = VREG_D1 = VSYS、
VMINOP ≤ VCBP

Rev. 0 | 11 / 28

図 16. 静止電流と SYS 電圧の関係、VMINOP > VCBPADP5091/ADP5092

データシート60

BAT LEAKAGE CURRENT (nA)TA = –40°C
TA = +25°C
TA = +85°C
TA = +125°C

100

80

60

40

40

30

20

2.4

2.8

3.2

3.6

4.0

4.4

4.8

0
2.0

5.2

14145-0190
2.0

TA = –40°C
TA = +25°C
TA = +85°C
TA = +125°C

50

10

20
14145-016

BACK_UP LEAKAGE CURRENT (nA)

120

2.4

2.8

3.2

図 17. BACK_UP リーク電流と BACK_UP 電圧の関係

1

3.6

4.0

4.4

4.8

5.2

BAT VOLTAGE (V)BACK_UP VOLTAGE (V)

図 20. BAT リーク電流と BAT 電圧の関係

VIN

1

VIN

BAT
SYS
BAT

SYS

2

SW

4

14145-017

4

CH1 1.00V BW CH2 1.00V BW
CH3 1.00V BW CH4 2.00V BW

M40.0ms

A CH2

SW14145-020

2

CH1 1.00V BW CH2 1.00V BW
CH3 1.00V BW CH4 2.00V BW

1.00V

図 18. 100 µF バッテリでの起動、VBAT > VSETSD

M100ms

A CH2

1.00V

図 21. 空の 100 µF コンデンサでの起動

VIN
VIN
1

CH3: BAT (AC)3

1

CH2: SYS (AC)

SYS

BAT

3
4

14145-018

4

CH1 1.00V BW CH2 50.0mV BW M20.0ms A CH3
CH3 50.0mV BW CH4 2.00V BW
T 80.0000µs

PGOOD
14145-021

SW

CH1 500mV BW CH2 1.00V BW
CH3 1.00V BW CH4 2.00V BW

5.00mV

図 19. TERM 機能の出力リップル、100 µA 負荷

M40.0ms

A CH4

図 22. PGOOD 機能の波形

Rev. 0 | 12 / 28

1.00V

ADP5091/ADP5092

データシートVIN

1

BAT

BACK_UP

BAT

SYS

3

VIN

1

SW
SYS

CH1 500mV BW CH2 1.00V BW
CH3 1.00V BW CH4 2.00V BW

M10.0ms
A CH2
T –80.0000µs

CH1 500mV BW CH2 1.00V BW
CH3 1.00V BW CH4 1.00V BW

2.00V

図 23. バッテリ保護機能の波形

114145-025

314145-022

4

BAT

BACK_UP

CH2: SYS

BACK_UP

SYS

M2.00sA CH214145-026

314145-023

3
4

CH1 500mV BW CH2 1.00V BW
CH3 1.00V BW CH4 1.00V BW

2.12V

図 24. バックアップ機能、VBAT < VSETBK、VBACK_UP > VBAT

M2.00s

A CH2

2.12V

図 27. BACK_UP 機能、VBAT > VSETBK、VBACK_UP > VBAT

VIN

VIN

SYS

SYS

1

2.12V

VIN

1

CH1 500mV BW CH2 1.00V BW
CH3 1.00V BW CH4 2.00V BW

A CH2

図 26. BACK_UP 機能、VBAT < VSETBK、VBACK_UP < VBAT

VIN

BAT

M2.00s1

BAT

3

DIS_SW

3

SW
2

CH1 500mV BW CH2 2.00V BW
CH3 2.00V BW CH4 2.00V BW

M40.0µs
A CH4
T 996.400µs

2.00V

14145-027

414145-024

4

SW

CH1 500mV
CH3 2.00V

図 25. メイン昇圧 PFM（パルス周波数変調）波形、200 µA 負荷

Rev. 0 | 13 / 28

CH2 1.00V
CH4 1.00V

M100ms

A CH1

図 28. DIS_SW 機能の波形

880mV

ADP5091/ADP5092

データシート
VIN

VIN

SYS
1

BAT

SW

2
3

3

4

14145-028

2

CH1 500mV BW CH2 1.00V BW
CH3 1.00V BW CH4 2.00V BW

M4.00s

A CH2

SYS

BAT

SW

CH1 500mV BW CH2 2.00V B
W
CH3 2.00V BW CH4 5.00V BW

2.12V

図 29. MPPT 非センシング・モード、RMPPT = 400 kΩ

14145-031

1

M4.00s

A CH2

2.04V

図 32. MPPT 動的センシング・モード

VIN

SYS

VIN

LLD

1

1

MINOP

MINOP

2

3
2

SW

SW

M100msA CH1

CH1 500mV BW CH2 1.00V B
W
CH3 500mV BW CH4 2.00V BW

780mV

図 30. MINOP 機能

14145-032

CH1 500mV BW CH2 1.00V B
W
CH3 500mV BW CH4 2.00V BW

414145-029

4

M400ms

A CH1

780mV

図 33. LLD 機能

VIN
SYS
1

VIN

1

REG_OUT (AC)3SYS

REG_OUT
BAT

4

4

CH1 500mV BW CH2 1.00V B
W
CH3 1.00V BW CH4 2.00V BW

M400msA CH4

SW14145-033

214145-030

3

CH1 500mV BW
CH2 1.00V BW
CH3 20.0mV BW CH4 2.00V BW

220mV

図 31. REG_OUT 起動（ハイブリッド・モード）

M400µs
A CH3
T 0.0000s

2.00V

図 34. REG_OUT リップル（昇圧モード）

Rev. 0 | 14 / 28

ADP5091/ADP5092

データシートSYSREG_OUT (AC)

1

VIN
3
1

REG_OUT

4

2

REG_GOOD
14145-033

14145-037

LOAD CURRENT

2

CH1 500mV
CH3 1.00V

CH2 2.00V
CH4 2.00V

M200msA CH2

CH1 50.0mV

1.68V

図 35. REG_GOOD 機能

B

W

A CH2
CH2 10.0mAΩ BW
T 0.0000s
M1.00ms–129mA

図 38. REG_OUT 負荷過渡（ハイブリッド）、
IREG_OUT は 10 µA ～ 10 mA
1200

1000

REG_OUT RMS NOISE (µV)

REG_OUT (AC)1

LOAD CURRENT

B

W

A CH1
CH2 50.0mAΩ BW
T 0.0000s
M1.00µs010–36.0mV

100

1k

10k

100k

1M

10M

FREQUENCY (Hz)図 39. REG_OUT RMS ノイズと周波数の関係

図 36. REG_OUT 負荷過渡（LDO）、IREG_OUT は 10 µA ～ 50 mA

0

1
ILOAD = 0mA
ILOAD = 1mA
ILOAD = 10mA
ILOAD = 150mA

100m
10m

–10

ILOAD = 0mA
ILOAD = 1mA
ILOAD = 10mA
ILOAD = 150mA

–20

1m
100µ

PSRR (dB)

10µ
1µ
100n

–30
–40
–50
–60

10n

100p

10

–70

14145-036

1n
100

1k

10k
100k
FREQUENCY (Hz)

1M

–80
10

10M

14145-039

REG_OUT NOISE DENSITY (µV/Hz)

ILOAD = 0mA
ILOAD = 1mA
ILOAD = 10mA
ILOAD = 150mA

400

200
14145-035

CH1 50.0mV

60014145-038

2

800

100

1k

10k

100k

1M

10M

FREQUENCY (Hz)図 37. 各種の電流負荷（ILOAD）に対する REG_OUT ノイズ密度と周波数の関係

Rev. 0 | 15 / 28

図 40. 電源電圧変動除去比（PSRR）と周波数の関係

ADP5091/ADP5092

データシート
動作原理
ADP5091/ADP5092 は、インテリジェントな統合型のエネルギー・
ハーべスティング用の超低消費電力管理ソリューションで、コー
ルド・スタートアップ回路、同期メイン昇圧コントローラ 1 個、スイッチ付きのレギュレーション出力ハイブリッド・コントロー
ラ 1 個、スイッチ付きの充電コントローラ 1 個、バックアップ電力経路スイッチを組み合わせたものです。メイン昇圧コントロー
ラは、PV セル、TEG、圧電モジュールのような低電圧高インピー
ダンス DC 電源からの電力を変換し、バッテリ保護機能付きの充電式バッテリまたはコンデンサに電力を保存し、負荷に電力を供給します。自動的なヒステリシス昇圧／LDO モード、または純粋な LDO モードを搭載したもう 1 つのレギュレーション出力は、
低出力電流（10 µA、図 14 参照）から 200 mA の高電流にわたる
範囲で高い効率を実現するように最適化されています。
ADP5091/ADP5092 は、メイン・バッテリを使用した、追加の電力経路を制御することもできます。外部信号を使用すれば、2 個の昇圧回路を一時的に停止させて、RF 伝送との干渉を防止することができます。

高速コールド・スタートアップ回路（VSYS < VSYS_TH、VI > VIN_COLD）
高速コールド・スタートアップ回路は、
VIN ピンに存在する電力を取り出して、SYS ピンのコンデンサを VSYS_TH の電圧まで充電します。この閾値を上回ると、メイン昇圧レギュレータと充電コン
トローラが動作を開始します。SYS 電圧が内部の BAT 充電閾値
（VSYS_CHG）よりも高い場合、効率的な昇圧レギュレータが BATピンに接続された蓄電素子を充電します。SYS 電圧が内部の BAT
充電閾値とヒステリシスよりも低い場合、BAT ピンへの充電が停止し、SYS ピンの充電が再開します。こうすることで、コールド・スタートアップへの移行を防止できます。図 41 に、高速コー
ルド・スタートアップのシーケンスを示します。
VIN ピンがコールド・スタートの最小入力電圧（VIN_COLD）よりも高く、SYS ピンに接続されたバッテリの電圧がコールド・スター
ト動作終了時の閾値（VSYS_TH）よりも低い場合、コールド・スター
トアップ回路が必要です。コールド・スタートアップを完了させるには、エネルギー・ハーベスタが十分な電力を供給する必要があります（エネルギー・ハーベスタの選択 セクションを参照）。
コールド・スタートアップは、メイン昇圧レギュレータに比べて効率がかなり低いですが、スタートアップ時間を短縮し、PGOOD
信号によってイネーブルになったシステム負荷から流れるシャットダウン電流が低くなります。コールド・スタートアップをバイパスするには、BACK_UP ピンにメイン・バッテリを接続します（バックアップの蓄電経路 セクションを参照）。

メイン昇圧レギュレータ（VBAT_TERM > VSYS > VSYS_TH）
VIN ピンと SW ピンの間に外付けインダクタを接続したスイッ
チング・モードの同期昇圧レギュレータは、パルス周波数モード（PFM）で動作し、入力コンデンサに保存された電力を BAT ピンに接続されたバッテリへ転送します。CBP ピンと AGND ピンに接続されたコンデンサは、MPPT ピンでサンプルしたレベルに充電され、MPPT 制御ループは VIN 電圧をこのレベルに調整します。広い入力電力範囲でレギュレータの効率を維持するため、電流検出回路は内部ディザのピーク電流制限値によって、インダク
タ電流を制御します。
BAT ピンの電圧が、SETSD ピンで設定されたバッテリ充電終了
時の閾値を下回る場合、メイン昇圧レギュレータの動作はバッテ
リ・コントローラを通じて非同期モードに達します。あるいは、
BAT ピンの電圧が、TERM ピンで設定されたバッテリ過充電の閾値を上回る場合、スイッチングが停止します。CBP ピンの電圧が MINOP ピンの抵抗で設定された閾値まで低下すると、昇圧
レギュレータがディスエーブルになります。さらに、オープン電
圧サンプル回路により昇圧が周期的に停止されます。また、
DIS_SW ピンをハイ・レベルにして、一時的にディスエーブルにすることもできます。

VIN オープン・サーキットと MPPTMINOP ピンをフロート状態にすると、MPPT 非センシング・モー
ドを固定された MPPT 電圧で動作することができます。
MPPT ピンに対して抵抗経由で 2.0 µA（typ）のバイアス電流を流すと、MPPT
電圧は昇圧入力レギュレーションのリファレンス電圧と同じ値に設定されます。
AGND に接続した抵抗を通じて、
MINOP ピンの電圧を VMINOP_DSM
未満に設定すると、ADP5091/ADP5092 は MPPT 動的センシング・
モードで動作します。昇圧入力レギュレーションのリファレンス
電圧は、MPPT ピンの抵抗分圧器によって設定される比でスケー
リ ン グ さ れ る VIN ピ ン の オ ー プ ン 電 圧 に な り ま す 。
ADP5091/ADP5092 の入力でエネルギー・ハーベスタから得られる最大電力点の電圧で動作するように VIN 電圧を維持する目的
で、MPPT 電圧は周期的にサンプルされて、CBP ピンに接続されたコンデンサに保持されます。BAT 電圧が SETSD の立上がり閾
値を上回る場合、定期的に昇圧レギュレータを 256 ms ディスエー
ブルにし、オープン・サーキットの電圧比をサンプリングしてリ
ファレンス電圧を 16 秒ごとに再取得します。ファクトリー・ビッ
トでサンプル・サイクルを設定できます。リファレンス電圧は次式で設定されます。

VSETSD

VSYS_TH

0V


ROC1 
VMPPT = VIN (Open Circuit )
R +R 
 OC1 OC2 

VSYS_CHG_HYS

（1）

ここで
VIN（オープン・サーキット）は、入力のオープン・サーキット
電圧（VIN_OCV）。
ROC1 と ROC2 については、図 2 を参照してください。

FAST
COLD
START
SYS

BAT

LOW
EFFICIENCYHIGH EFFICIENCY

14145-041

VSYS_CHG

図 41. 高速コールド・スタートアップのシーケンス

Rev. 0 | 16 / 28

ADP5091/ADP5092

データシートMPPT 比（typ）は、ハーベスタのタイプに依存します。例えば、
PV セルの場合は 0.7 ～ 0.85 になり、TEG の場合は約 0.5 になります。OCV サンプル・レートは、以前にサンプルした OCV のレ
ベルに基づいて調整できます。MPPT 機能をディスエーブルにするには、MPPT ピンをフロート状態にし、CBP ピンを VIN 電圧
よりも低い外部リファレンス電圧に設定します。

LDO モードでは、少なくとも 4.7 µF の小容量セラミック・コン
デンサを使用して SYS ピンから電力を出力します。新しい革新的な設計手法を採用することで、デジタル・アプリケーションと RF アプリケーションにおいて LDO が超低静止電流と優れた過渡特性を実現し、ノイズに敏感なアプリケーションをサポートします。

最小動作閾値の機能

ハイブリッド・モードでは、VIN ピンと SYS ピンの両方を使用
して REG_OUT ピンに電力を出力します。荷電力が入力電力を下回る場合、レギュレータは LDO モードを終了し、入力側のみから電力を取得します。

AGND に接続した抵抗を通じて MINOP ピンの電圧を、
動的 MPPT
センシング・モードの MINOP 動作電圧範囲（VMINOP_DSM）を下回る値に設定する場合、ハーベスタで生成される電力がシステムの消費電力を下回ると、最小動作閾値の機能によってメイン昇圧レ
ギュレータをディスエーブルにして蓄電素子の放電を防止できます。CBP ピンの電圧が、MINOP ピンの抵抗で設定された閾値まで低下すると、昇圧レギュレータがスイッチングを停止します。
MINOP バイアス電流の代表値は 2.00 µA です。最小動作閾値の機能は MPPT 機能をディスエーブルにし、390 nA（typ）というスリープ静止電流を実現します。この機能をディスエーブルにするには、MINOP ピンを AGND ピンに接続します。
LLD（Low Light Density: 低い光密度）インジケータ（ADP5091 のみ）は、MINOP コンパレータの出力で、特定の期間内で入力電力が不十分であるサイクルを計算するよう、マイクロプロセッサに信号を送信します。

昇圧動作のディスエーブル機能
ノイズまたは EMI に敏感なアプリケーションの場合、DIS_SW
ピンをロジック・ハイにして、昇圧動作を一時的に停止させて RF
回路との干渉を防止できます。DIS_SW ピンをロジック・ローにすると、昇圧スイッチングが再開されます。移行遅延は 1 µs（typ）
以下です。

レギュレーション出力の動作モード
ADP5091/ADP5092 の 150 mA レギュレーション出力は、ヒステリシス昇圧モードまたは LDO モードで動作するだけでなく、レギュレータが自動的にこれら 2 つのモード間で円滑に遷移できる
ハイブリッド・モードでも動作します。BAT 電圧が SETSD 閾値を上回るか、または SYS 電圧が SETPG 閾値を上回ると、レギュレー
タがイネーブルになります。
ヒステリシス昇圧モードでは、ADP5091/ADP5092 の昇圧レギュ
レータは、出力電圧を自らのプリセット出力電圧よりわずかに高い値まで充電します。出力検知信号がヒステリシス・コンパレー
タの上側閾値（スリープ閾値）を上回るまで出力電圧が上昇した
場合、レギュレータはスリープ・モードに移行します。スリープ・
モードでは、低静止電流と高い効率性能を実現できるように、下側スイッチと上側スイッチ、さらに回路の大部分がディスエーブ
ルになります。
スリープ・モードの間、出力コンデンサは電力を負荷に供給し、出力電圧はヒステリシス・コンパレータの下側閾値（ウェイク閾
値）を下回るまで低下します。
その時点で昇圧レギュレータがウェ
イクアップし、PWM（パルス幅変調）パルスを生成して出力を再度充電します。ヒステリシス・モードでは、レギュレータがキー
プ・アライブ電源として動作します。

REG_D0 と REG_D1
REG_D0 ピンと REG_D1 ピンを使用して、レギュレーション出力の動作モードを柔軟に設定できます。
表 6 に、
これら 2 本のピンで設定する動作モードの詳細を示します。
表 6. レギュレーション出力の動作モードの設定
Working Mode
Boost Disable
Boost Enable
LDO Disable
LDO Enable

REG_D0Low
High
Not applicableNot applicable

REG_D1
Not applicableNot applicable
Low
High

レギュレーション出力の構成
VID ピンから AGND ピンに 1 本の抵抗を接続することで、
ADP5091/ADP5092 の 150 mA レギュレーション出力として、
1.5 V ～
3.6 V の範囲にある 8 つの固定出力電圧オプションのいずれかを利用できます。表 7 に、VID ピンで設定される出力電圧オプ
ションを示します。
表 7. VID ピンで設定される出力電圧のオプション
VID Configuration
Short to Ground
Floating
RVID = 7 kΩ
RVID = 14 kΩ
RVID = 27.7 kΩ
RVID = 55.6 kΩ
RVID = 111 kΩ
RVID = 221 kΩ
RVID = 442 kΩ

Output Voltage Set by the VID Pin
Programmed with external resistors
VOUT = 2.5 V
VOUT = 1.5 V
VOUT = 1.8 V
VOUT = 3.6 V
VOUT = 3.3 V
VOUT = 2.0 V
VOUT = 3.0 V
VOUT = 2.8 V

外部抵抗分圧器または VID ピンで、レギュレーション出力を設定できます。2 本の外部抵抗の比により、図 47 に示すように、
1.5 V ～ 3.6 V の範囲で出力電圧を調整できます。このデバイスは出力に対するサーボとして機能し、グラウンドを基準とした 1.0 Vのリファレンス電圧に REG_FB ピンの電圧を維持します.その後、
R1 を流れる電流は 1.0 V/R2 の値に等しくなり、R1 を流れる電流
は、R2 を流れる電流に REG_FB ピンのバイアス電流を加えた値に等しくなります。出力電圧は以下の式で計算します。

VOUT = 1.02 V × (1 + R1/R2)

（2）

ここで
VOUT = VREG_OUT
R1 と R2. については、図 47 を参照してください。
静止電流を最小化するため、R1 と R2 で大きい抵抗値を使用することが推奨されます。

Rev. 0 | 17 / 28

ADP5091/ADP5092

データシートREG_GOOD（ADP5092 のみ）

バックアップの蓄電経路

REG_GOOD ピンのロジック・ハイは、約 2 ms よりも長い遅延時間にわたって REG_OUT 電圧がその公称出力の 92.5 %（typ）を上回っていることを表します。REG_GOOD のロジック・ハイ・
レベルは REG_OUT 電圧に等しく、ロジック・ロー・レベルはグ
ラウンドと同じ値です。REG_OUT 電圧が立上がり閾値の 2 % ヒ
ステリシス（typ）を下回ると、REG_GOOD ピンはローに遷移します。電流を制限するため、ロジック・ハイ・レベルは内部で約11.6 kΩ の抵抗に直列接続されています。

ADP5091/ADP5092 には、バックアップの蓄電経路とバックアップ・コントローラ、BACK_UP ピンと SYS ピンの間にある背面合わせの 2 個のパワー・スイッチが内蔵されています。収集／保存した電力が定期的に不足する状態でシステムが動作する場合、バックアップの蓄電素子を BACK_UP ピンに接続できます。

バッテリの充電管理
BAT ピンにバッテリを接続します。蓄電素子は、充電式バッテ
リ、スーパー・キャパシタ、または 100 µF 以上のコンデンサに接続できます。蓄電コントローラは充放電の動作を管理し、SYS
ピン電圧を監視します。この電圧が SETPG ピンで設定された閾
値を超えると、PGOOD ピンがロジック・ハイ信号を出力します。
BAT ピン電圧が TERM ピンで設定したバッテリ充電終了時の閾値を超えると、昇圧動作が停止して、バッテリの過充電が防止されます。バッテリ充電終了時の閾値は、2.2 V ～ 5.2 V の範囲に設定できます。BAT 電圧が SETSD ピンで設定されたバッテリ充電終了時の閾値を下回ると、BAT ピンと SYS ピンの間のスイッチがオフになるので、バッテリの損傷につながる過放電を防止できます。この際、昇圧動作は非同期モードになります。SYS ピンと BAT ピンには電流制限値はありませんが、システム負荷電流を
最大 1000 mA に制限することが推奨されます。システム負荷電流が大きくなると、SYS スイッチ、BAT スイッチ、接続された充電式バッテリの内部抵抗により、SYS ピンと BAT ピンに接続したバッテリとの間で電圧降下が発生します。

SYS 電圧が、コールド・スタート動作終了時の閾値（VSYS_TH）を超えると、バックアップ・コントローラがイネーブルになります。
BAT 電圧が SETBK 閾値を下回る前に、バックアップ・バッテリのスイッチがオフになります。BAT 電圧が SETBK 閾値を下回っている間、これらのスイッチの状態は BACK_UP ピンと BAT ピンの電圧レベルによって異なります。
BACK_UP_Mx と BACK_UP の内 部 制 御 回 路 は 、 BACK_UP ス イ ッ チ （ BACK_UP_M1 とBACK_UP_M2）のオン／オフ状態を自動的に判断し、SYS の電力ソースとして、電圧の高い端子を選択します。BAT ピンのコン
パレータ入力オフセットである 190 mV（typ）により、入力ソースと BAT ピンによる BACK_UP ピンの充電が回避されます（図44 を参照）。
さらに、バックアップの蓄電素子は、突入電流の保護回路により、
コールド・スタートアップをバイパスできます。ただし、コールド・スタートが完了する前にバックアップ・バッテリを接続した
場合、電流能力はわずか 250 µA（typ）に制限されます。電力経路が確実に通常動作の状態に移行するように、SYS ピンからのシ
ステム負荷電流を制限することが推奨されます。表 9 で、電力経路の動作状態を説明します。保存モードが長時間にわたる場合、バックアップの蓄電素子を接続解除してから、SYS をグラウンドに放電してください。

入力ソースが接続されていない場合、BAT ピンに蓄電素子を接続する前に SYS ピンをグラウンドへ放電させてください。充電
済みの蓄電素子を接続した後に、SYS ピンを解放してください。
これは、SYS 電圧がコールド・スタート動作終了時の閾値
（VSYS_TH）を下回る場合、BAT スイッチがオープン状態を保持し、SYS 電圧が VSYS_TH に到達するまで蓄電素子を保護するためです。
この保存モードは、BAT ピンに接続された蓄電素子を放電させることなく、長時間にわたり電力を保存できる最小リーク（代表値 3.5 nA）の状態にあります。

Rev. 0 | 18 / 28

ADP5091/ADP5092

データシートバックアップと BAT の選択閾値

バッテリの過放電防止の機能

BACK_UP 機能をイネーブルにするタイミングを判断するため、
SETBK ピンの外部抵抗を使用して BAT ピンのスイッチ閾値を設定する必要があります。BAT 電圧が SETBK 閾値を下回っている
場合、BACK_UP_Mx の内部制御回路は SYS の電力ソースとして、電圧の高い端子を自動的に選択します。図 42 に、式 3 で与えられる VSETBK 立下がり閾値電圧を示します。

充電式バッテリが過放電して損傷するのを防止するため、外付け抵抗を使ってバッテリ充電終了時の閾値（VBAT_TERM）を設定する必要があります。図 42 に、式 6 で与えられる VBAT_TERM の立上がり閾値電圧を示します。

R 
VSETBK VINT _ REF  1 + BK1 
=
R
BK2 


（3）

ADP5091/ADP5092 には RSETBK_HYS = 115 kΩ（typ）の内部抵抗があり、式 4 で与えられるヒステリシスを設定します。

VSETBK_HYS= VSETBK ×

RSETBK_HYS

（4）

RE

ここで、RE は、外部設定の抵抗分圧器 4 個の等価抵抗です。
静止電流を考慮すると、抵抗分圧器を構成する抵抗（RSETBK_HYS、
RBK1、RBK2）の合計は 6 MΩ を上回る必要があります。すなわち、

RSETBK_HYS + RBK1 + RBK2 > 6 MΩ

（5）

外部設定の抵抗分圧器 4 個の等価抵抗（RE）は、3 本の抵抗分圧器の並列接続値に等しくなります。

BK
BAT
RSETBK_HYS

静止電流を考慮すると、抵抗の合計は 6 MΩ を上回る必要があります。すなわち、

RTERM1 + RTERM2 ≥ 6 MΩ

SD

RSD1

RSETSD_HYS

バッテリ充電終了時の閾値は、VBAT_TERM_HYS で与えられます。これは、バッテリ充電終了時の閾値から、VBAT_TERM_HYS で表記される内部ヒステリシス電圧を引いた値に設定されます。バッテリの電圧が VBAT_TERM の閾値を上回っている場合、メイン昇圧レギュ
レータがディスエーブルになります。バッテリの電圧がVBAT_TERM_HYS のレベルを下回ると、メイン昇圧動作が再開されます。入力エネルギーが大きい場合、VBAT ピンの電圧は VBAT_TERM
電圧と VBAT_TERM_HYS 電圧の間で変動します。

バッテリ過放電防止の機能

RPG1

RBK1

PG

VSETSD_HYS= VSETSD ×

PGOOD
PG

PG

RPG_HYSTSETHYST

R
BAT

TERM
RSD2

（9）

（10）

外付けの抵抗分圧器 3 個の等価抵抗（RE）は、3 個の抵抗分圧器の並列接続と等価です。

RPG2

RBK2

RTERM214145-042

2R

TERM
CONTROLRERSETSD_HYS + RSD1 + RSD2 ≥ 6 MΩ

PG
SETBK

RSETSD_HYS

静止電流を考慮すると、抵抗分圧器を構成する抵抗（RSETSD_HYS、
RSD1、RSD2）の合計が 6 MΩ を超える必要があります。すなわち、

SETPG

VINT_REF（8）

ADP5091/ADP5092 は、式 9 で与えられるヒステリシスを設定す
る抵抗 RSETSD_HYS = 115 kΩ（typ）を内蔵しています。

RTERM1SETSD

SD

TERM_REF

（7）


R 
=
VSETSD VINT _ REF  1 + SD1 
R
SD2 


REF

BAT

BK

（6）

充電式バッテリが過放電して損傷するのを防止するため、外付け抵抗を使用してバッテリ放電停止の閾値（VSETSD）を設定する必要があります。図 42 に、式 8 で与えられる立下がり閾値電圧を示します。

TERM_REF

TRM

 R

3
VBAT _TERM = × VINT _ REF × 1 + TERM1 
2 RTERM2 

図 42. ADP5091/ADP5092 プログラム・パラメータの設定方法

Rev. 0 | 19 / 28

ADP5091/ADP5092

データシート
パワーグッド（PGOOD）

電力経路の動作フロー

ADP5091/ADP5092 では、SYS 電圧が許容レベルにあることを表
示する PGOOD 電圧の閾値をユーザーが設定できます。外付け抵抗を使用する必要があります。図 42 に、式 11 で与えられる VSETPG
立下がり閾値電圧を示します。

図 44 に、バックアップ用メイン・バッテリを使用する場合のパ
ワー・スイッチ構造を示します。コールド・スタートの実行中、メイン・バッテリが BACK_UP ピンに接続されている場合、S1 ス
イッチがオンになります。メイン・バッテリから、ダイオード D1の順方向電圧降下を差し引いて、SYS の電力ソースとして使用で
きます。



RPG1

VSETPG_ FALLING = VINT _ REF 1 +
 R +RPG2
PG_ HYST （11）

SETHYST ピンで、式 12 で与えられる外部抵抗（RPG_HYST）を使用してヒステリシスを設定できます。

R + RPG_ HYST VSETPG_ RISING = VINT _ REF 1 + PG1


RPG2



（12）

静止電流を考慮すると、パワーグッド抵抗分圧器を構成する抵抗（RPG_HYST、RPG1、RPG2）の合計は 6 MΩ を超える必要があります。
すなわち、コールド・スタートの完了後、BAT 電圧が SETBK 立下がり閾値を上回っている場合、
BACK_UP スイッチはオフのままになります。
BAT 電圧が SETBK 立下がり閾値を下回ると、SYS 電圧が
VSYS_CHG を上回っている限り、バックアップ制御回路は SYS の
電力ソースとして、電圧の高い端子を自動的に選択します。また、
バックアップ制御回路は BAT ピンから BACK_UP メイン・バッ
テリへの充電を防止します。その間、コンパレータの BAT オフ
セットにより、入力ソースから BACK_UP メイン・バッテリへの充電が防止されます。表 9 に、動作状態の電力経路を示します。
S1

D1

RPG_HYST + RPG1 + RPG2 ≥ 6 MΩ
PGOOD のロジック・ハイ・レベルは SYS 電圧に等しく、ロジッ
ク・ロー・レベルはグラウンドに等しい値になります。利用可能
な電流を制限するため、ロジック・ハイ・レベルは内部で約 11.6kΩ（typ）の抵抗に直列接続されています。VSETPG_FALLING 閾値は、
VSETSD 閾値を超える必要があります。

SYS SWITCHVSETPG_RISING
MAIN BOOSTCHARGER ON

GATE
DRIVERVSETSDCHARGING BATTERYVSYS_CHG_HYS
TURN ON MAIN BOOST IN
ASYNCHRONOUS MODE

図 44. ADP5091/ADP5092 の電力スイッチ構造

VSYS_THENABLE CHIPGATE DRIVER

SYS ピンと AT ピンには電流制限値はありませんが、システム負荷電流を 1000 mA に制限することが推奨されます。SYS スイッ
チと BAT スイッチ（1.03 Ω、typ）の合計抵抗により、システム
負荷に BAT から大きな電流が流れると、電圧降下が生じます。
BAT ピンに接続される蓄電素子の内部抵抗を考慮する必要があります。

VSETSD_HYS

VSYS_TH–LS

COLD STARTUP

0V

14145-043

INCREASING SYS VOLTAGE

PGOOD BECOMES HIGH

VSYS_CHG

BAT+

ヒステリシス昇圧モードで動作する ADP5091/ADP5092 の昇圧レ
ギュレータとレギュレーション出力には、ローサイド昇圧スイッチを流れる正電流を制限する電流制限の保護回路が内蔵されています。昇圧レギュレータの電流制限回路はサイクルごとに 3 レベ
ルでピーク電流を制限する保護機能を備えています。3 番目のレベルは 200 mA（typ）で、レギュレーション出力の電流制限機能
は 100 mA（typ）です。LDO モードでは、負荷が 260 mA（typ）に達した時点で電流を制限するように、電流制限の保護機能が設計されています。出力負荷が 260 mA を超えると、出力電圧を下げて一定の電流限界値が維持されます。

VBAT_TERM_HYS

MAIN BOOST INSYNCHRONOUS MODE
TURN ON SWITCH BETWEEN
BSTO AND BAT

BAT_M2

BSTO

電流制限機能と短絡保護の機能
MAIN BOOSTCHARGER OFF

VBAT_TERMVSETPG_FALLING

BAT_M1

HS14145-044

SW

表 8 に、10 MΩ 抵抗分圧器による種々の電圧に対応する、閾
値抵抗の設定例を示します。図 43 に、各閾値電圧の状態を示します。

TURN OFF MAIN BOOST–BACK_UP_M2
SYS

最高のシステム動作性能を引き出すには、PGOOD を設定してシステム負荷をイネーブルにするか、
超低電力負荷スイッチをイネーブルにするか、SYS とシステム負荷の間でインバータを介して外付け p 型電界効果トランジスタ（PFET）を駆動して、負荷の接続／切り離しのタイミングを決める必要があります（図 48 参照）。

MAXIMUM DEVICERATING VOLTAGE

BACK_UP+BACK_UP_M1

図 43. ADP5091/ADP5092 の様々な閾値電圧の状態（式 8 と式 9 を参照）

Rev. 0 | 20 / 28

ADP5091/ADP5092

データシート
サーマル・シャットダウン
ADP5091/ADP5092 のジャンクション温度が 142 °C を超えると、
サーマル・シャットダウン（TSD）回路が BAT ピンと SYS ピンの間のスイッチをオフにして、高い周囲温度での蓄電素子の損傷を防止します。さらに、昇圧動作も停止します。15 °C のヒステリ
シ ス が あ る た め 、 内 部 温 度 が 127°C. を 下 回 る と 、ADP5091/ADP5092 は動作を再開できます。サーマル・シャット
ダウンが終了すると、昇圧レギュレータと蓄電コントローラは動作を再開します。

表 8. 閾値抵抗の設定（図 42 参照）
Voltage Threshold (V)
2
2.1
2.2
2.3
2.4
2.5
2.6
2.7
2.8
2.9
3
3.1
3.2
3.3
3.4
3.5
3.6
3.7
3.8
3.9
4
4.1
4.2
4.3
4.4
4.5
4.6
4.7
4.8
4.9
5
5.1
5.2

RBK1, RSD1, and RPG1 (MΩ)
5
5.23
5.49
5.62
5.9
6.04
6.19
6.34
6.49
6.6
6.65
6.8
6.81
6.98
6.98
7.15
7.15
7.32
7.32
7.5
7.5
7.5
7.68
7.68
7.68
7.87
7.87
7.87
7.87
7.87
8.06
8.06
8.06

RBK2, RSD2, and RPG2 (MΩ)
5
4.75
4.53
4.32
4.12
4
3.83
3.74
3.57
3.48
3.32
3.24
3.09
3.01
2.94
2.87
2.8
2.7
2.61
2.55
2.5
2.43
2.37
2.32
2.26
2.21
2.15
2.15
2.1
2.05
2
1.96
1.91

Rev. 0 | 21 / 28

RTERM1 (MΩ)
Not applicableNot applicable
3.2
3.48
3.74
4
4.22
4.42
4.64
4.87
5
5.11
5.36
5.49
5.6
5.76
5.9
5.9
6.04
6.19
6.2
6.34
6.49
6.49
6.6
6.65
6.8
6.81
6.81
6.98
6.98
6.98
7.15

RTERM2 (MΩ)
Not applicableNot applicable
6.81
6.49
6.2
6.04
5.76
5.6
5.36
5.23
5
4.87
4.7
4.53
4.42
4.3
4.12
4.02
3.92
3.83
3.74
3.65
3.57
3.48
3.4
3.32
3.24
3.2
3.09
3.09
3
2.94
2.87

ADP5091/ADP5092

データシート
表 9. 電力経路の動作状態（図 44 参照）
Backup Battery
Without

With

1

1

Power Condition
VSYS_CHG > VSYS > VSYS_TH,VSETSD > VBATVSYS > VSYS_CHG, VSETSD >VBATVBAT_TERM > VBAT = VSYS >VSETSDVSYS > VSYS_TH, VBAT >VBAT_TERM
VSYS_CHG > VSYS > VSYS_TH,VSETSD > VBATVSYS > VSYS_CHG, VSETSD >VBAT, VBACK_UP > VBATVSYS > VSYS_TH, VBAT > VSETSD,
VBAT > VSETBKVSYS > VSYS_TH, VBAT > VSETSD,
VBAT < VSETBK, VBACK_UP >VBATVSYS < VSYS_TH

Main Boost
Asynchronous

BAT_M1
Off

BAT_M2OffSYS Switch
On

BACK_UP_M1
Off

BACK_UP_M2
OffAsynchronous

On

Off

On

Off

Off

Synchronous

On

On

On

Off

Off

Disabled

On

On

On

Off

Off

Asynchronous

Off

Off

On

Off

Off

Asynchronous

On

Off

Off

On

On

Synchronous

On

On

On

Off

Off

Synchronous

On

On

Off

On

On

Disabled

Off

Off

On

Off

Off

VBACK_UP は BACK_UP ピンの電圧、VSETBK は SETBK ピンの閾値です。

Rev. 0 | 22 / 28

ADP5091/ADP5092

データシートアプリケーション情報
ADP5091/ADP5092 は、
VIN ピンからエネルギーを取り出して SYS
ピンと BAT ピンを充電します。これは、コールド・スタート、
非同期昇圧、同期昇圧の 3 段階で行われます。ここでは、エネル
ギー伝導システムを保守するための外付け部品の選択手順、レイアウトと組み立ての考慮事項について説明します。

表 10. 推奨される太陽電池
VendorAlta Devices
Fujikura
GcellElectricFilm

エネルギー・ハーベスタの選択
エネルギー・ハーベスタの入力ソースは、コールド・スタート、
非同期昇圧、同期昇圧に対して最小レベルの電力を供給する必要があります。コールド・スタートを完了するために必要な最小入力電力は、次式で計算できます。

VIN × IIN × ηCOLD > VSYS_TH × ISYS_LOAD

蓄電素子の選択
過充電または過放電から蓄電素子を保護するため、BAT ピンに蓄電素子を接続し、SYS ピンにシステム負荷を接続する必要があります。ADP5091/ADP5092 では、充電式バッテリ、スーパー・
キャパシタ、従来型コンデンサのような、多くのタイプの蓄電素
子をサポートしています。PFM スイッチング・コンバータのパルス電流をフィルタリングするため、100 µF の等価容量を持つ蓄電素子が必要です。入力ソースが発電を停止した場合、蓄電素
子の容量が全システム負荷になります。

（13）

ここで
VIN は VIN_COLD = 380 mV（typ）にクランプされ、コールド・スター
トの最小入力電圧を表します。
IIN は入力電流。
ηCOLD はコールド・スタート効率で、約 5 % ～ 7 % です。
（VSYS_TH はコールド・スタート動作終了時の値です）
ISYS_LOAD は SYS ピンでのシステム負荷電流。システム負荷を小さくすると、コールド・スタートが加速されます。PGOOD 閾値を設定してシステム負荷電流をイネーブルにすることが推奨されます。

パルス電流が大きい場合、または蓄電素子のインピーダンスが大きい場合、SYS コンデンサの容量を最小の 4.7 µF よりも大きくするか、BAT ピンにコンデンサを追加して、SYS 電圧の低下を防止する必要があります。
SYS コンデンサの容量を大きくすると、
昇圧レギュレータはスタートアップ時に、コールド・スタートの効率が低くなり、この段階で動作する時間が長くなることに注意
してください。アプリケーションにおいてコールド・スタート時
間が長くなることを許容できない場合は、蓄電素子と並列にコンデンサを追加してください。詳細については、コンデンサの選択のセクションを参照してください。

ADP5091/ADP5092 がコールド・スタートを完了した後、MPPT 機
能がイネーブルになります。平均のシステム負荷電流を満たすた
め、入力ソースは昇圧レギュレータに十分な電力を供給して、蓄電素子をフル充電すると同時に、システムは低消費電力の状態（す
なわちスリープ・モード）に移行する必要があります。システムに必要とされる電力は、次式で計算できます。

インダクタの選択

VIN × IIN × ηBOOST > VBAT_TERM × (ISTR_LEAK + ISYS_LOAD)（14）
ここでVIN は MPPT ピン電圧（MPPT 比 × OCV）にレギュレーションされます。
IIN は入力電流。
ηBOOST は昇圧レギュレータの効率。詳細については、代表的な性能特性 セクションの 図 5 ～ 図 12 を参照してください。
VBAT_TERM はバッテリ充電終了時の閾値です（表 1 参照）。
ISTR_LEAK は BAT ピンでの蓄電素子のリーク電流。
ISYS_LOAD は SYS ピンの平均システム負荷電流。

昇圧レギュレータを正常に動作させるには、適切なインダクタが必要です。インダクタの飽和電流は、予想されるピーク・インダ
クタ電流を少なくとも 30 %上回る必要があります。また、直列
抵抗値（DCR）を小さくして高い効率を維持する必要があります。
昇圧レギュレータの内部制御回路は、効率を最適化し、22 µH ±20 % の公称インダクタンスでスイッチング動作を制御するように設計されています。表 11 に、推奨インダクタを示します。

表 11. 推奨インダクタ
VendorWürth Elektronik
Coilcraft
1
2

Device No.
74437324220
744042220
LPS4018-223M

Device TypeGaAs
Dye sensitized solar cell
Dye sensitized solar cell
Dye sensitized solar cell

L (µH)
22
22
22

ISAT は、電流が流れていないときの値からインダクタンス値を 20 % 低下する DC 電流。
IRMS は、周囲温度 25 °C のときに 20 °C の温度上昇をもたらす電流。

Rev. 0 | 23 / 28

ISAT (A)
2
0.6
0.8

1

IRMS (A)
1
0.88
0.65

2

DCR (mΩ)
470
255
360

ADP5091/ADP5092

データシートコンデンサの選択
リーク電流に敏感な超低消費電力アプリケーションには、低リー
ク・コンデンサが必要です。コンデンサからのリークがあると効率は低下し、静止電流が増加し、MPPT の効果が低下します。

入力コンデンサ
VIN ピンと PGND ピンに接続するコンデンサ（CIN）が入力ソースからのエネルギーを保存します。
エネルギー・ハーベスタのソー
ス・インピーダンスでは、容量性動作が支配的になります。エネ
ルギー・ハーベスタの出力容量に従い、入力コンデンサの容量を決めてください。最小 10 µF が推奨されます。
メイン・バッテリを使用するアプリケーションの場合、容量が大きいほど、入力電圧リップルが小さくなり、電池寿命を長くするためのソース電流の安定化に役立ちます。

SYS コンデンサ
ADP5091/ADP5092 では、SYS ピンと PGND ピンの間に 2 個のコンデンサを接続する必要があります。最小 4.7 µF の低 ESR セラミッ
ク・コンデンサと 0.1 µF の高周波バイパス・コンデンサを並列接続してください。バイパス・コンデンサは、SYS と PGND の間に、できるだけ近づけて接続してください。

REG_OUT コンデンサ
ADP5091/ADP5092 のレギュレーション出力は、スペース節約型の小型セラミック・コンデンサで動作するように設計されています。ただし、ESR（等価直列抵抗）に注意すれば、一般的に使用されるほとんどのコンデンサで動作します。
出力コンデンサの ESR
は、
LDO 制御ループの安定性に影響を与えます。
レギュレーション
出力を安定させるには、ESR が 1 Ω 以下で最小 4.7 µF のコンデンサを使用するよう推奨します。負荷電流の変化に対する過渡応答
も、
出力コンデンサの影響を受けます。
出力容量を大きくすると、負荷電流の大きな変化に対するレギュレーション出力の過渡応
答を改善できます。

CBP コンデンサ
MPPT ピンの動作は、OCV のサンプル値に依存します。VIN ピン
は、CBP コンデンサに保存された電圧に調整されます。このコンデンサは、出力保持時間が約 16 秒であるため、リークに敏感です。コンデンサ電圧がリークのために低下すると、VIN のレギュ
レーション電圧も低下して、MPPT の効果に影響を与えます。IC

ジャンクション温度が 85 °C を超えると、CBP ピンのリーク電流が大幅に上昇するため、容量が大きいほど MPPT の効果に有利です。図 45 の代表的なアプリケーション回路と同じ MPPT 抵抗とCBP コンデンサ（最大 22 µF）を使用する RC 時定数を維持する
ことが推奨されます。MPPT 抵抗分圧器と CBP コンデンサの時定数を考慮すると、低リーク X7R または C0G 10 nF セラミック・
コンデンサが推奨されます。

レイアウトと組み立てについての考慮事項
スイッチング電源を設計する際、特に高ピーク電流と高スイッチン
グ周波数を想定して、プリント回路ボード（PCB）のレイアウトを
注意深く行う必要があります。このため、メインの電源経路と電源グラウンド経路には、短く、幅の広いパターンを使用することが推奨されます。入力コンデンサ、出力コンデンサ、インダクタ、蓄電素子は、IC のできるだけ近くに配置します。出力からグラウンドまでの電力経路を短くすることが昇圧レギュレータにとって最も重要です。このため、出力コンデンサは SYS ピンと PGND
ピンの間に、
できるだけ近づけて配置してください。
入力コンデン
サからインダクタまで、VIN ピンから PGND ピンまでの電力経路をできる限り短くしてください。入力コンデンサは VIN ピンと PGND ピンの間にできるだけ近づけて配置し、インダクタは VIN
ピンと SW ピンの近くに配置します。該当するピンにインダクタを接続するときは、ビアと裏面パターンを使用するのが最適です。
高インピーダンスの閾値設定ノード（REF、TERM、SETSD、
SETPG）からのノイズ混入を抑えるため、IC の近くにパターンの短い外付け抵抗を接続してください。
CBP コンデンサは MPPT 電圧を 16 秒間保持するため、リークがあると MPPT の効率が損なわれます。ボードの組み立てと洗浄中、ハンダ溶剤や残留物のような汚染があると、空気流量と湿度が高い環境では特に、グラウンドに対する寄生抵抗が形成されることがあります。このため、電圧調整の性能が大幅に低下し、外付け抵抗で設定される閾値電圧が変化します。したがって、CBP コン
デンサまたは閾値設定抵抗の近くにグラウンド・プレーンを設けないことが推奨されます。さらに、ボードを注意深く洗浄する必要があります。可能な場合、CBP コンデンサと閾値設定抵抗は、
脱イオン水でイオン汚染を洗浄してください。

Rev. 0 | 24 / 28

ADP5091/ADP5092

データシート
代表的なアプリケーション回路
LLD

VID
111kΩ

FROM MCU
22µH

SOLAR
HARVESTERTO MCU2V

REG_OUTREG_D0REG_FBREG_D1PGOOD

SENSOR

10µF

SYS

SW

4.7µF

VIN

10µF

4.7MΩ

BAT

+

MPPT
18MΩ
10nF

–

CBP

PA-5R0H224
0.22F

ADP5091

MCU(ALWAYS ON)

REF

CR2032
3V
225mAh

SETSD

BACK_UP+SETPG

DIS_SW–

MINOP

ADF7024

SETHYST(Rx/Tx)

SETBK

150kΩ
PGND

TERM
14145-045

AGND

図 45. ADP5091 採用のエネルギー・ハーベスタ・ワイヤレス・センサー・アプリケーション、
PV セルをハーベスティング・エネルギー・ソース（Trony 0.7 V、60 μA、Alta Devices 0.72 V、42 µA、cell 1.1 V、100 μA）
として使用、Cooper Bussmann 社のスーパー・キャパシタ PA-5R0H224 を収集済みエネルギーの保存に使用、Panasonic 社の 1 次リチウムイオン・コイン型セル CR2032 をバックアップ・バッテリとして使用

VID

LLD

111kΩ
FROM MCU

THERMOELECTRIC
GENERATOR

22µH

REG_D0REG_FBREG_D1

PGOOD

2V
10µF

SYS

SW
+

TO MCUREG_OUT

4.7µF

VIN

10µF

BAT
MPPT
250kΩ
10nF

+
–

CBP

PA-5R0H224
0.22F

ADP5091
REF

CR2032
3V
225mAh+–

SETSD

BACK_UPSETPG

DIS_SWMINOPSETHYST
SETBK
PGND

TERM
14145-046

AGND

図 46. ADP5091 採用のエネルギー・ハーベスタ回路、熱電発電をハーベスティング・エネルギー・ソースとして使用、
Cooper Bussmann 社のスーパー・キャパシタ PA-5R0H224 を収集済みエネルギーの保存に使用、
パナソニック社の 1 次リチウムイオン・コイン型セル CR2032 をバックアップ・バッテリとして使用

Rev. 0 | 25 / 28

ADP5091/ADP5092

データシートLLD

VID

REG_OUTREG_D0FROM MCUPIEZOELECTRIC
HARVESTER

REG_FBREG_D122µH

TO MCU
2V
R1 10MΩ
R2 10MΩ

PGOOD
SYS

SW

4.7µF

VIN
10MΩ

BAT

10µF

+

MPPT
10MΩ
10nF

10µF

–

CBP

PA-5R0H224
0.22F

ADP5091
REF

CR2032
3V
225mAh

SETSD

BACK_UP+SETPG

DIS_SW–MINOPSETHYST
SETBK

200kΩ
PGND

TERM
14145-047

AGND

図 47. ADP5091 採用のエネルギー・ハーベスタ回路、圧電発電をハーベスティング・エネルギー・ソースとして使用、
Cooper Bussmann 社のスーパー・キャパシタ PA-5R0H224 を収集済みエネルギーの保存に使用、
パナソニック社の 1 次リチウムイオン・コイン型セル CR2032 をバックアップ・バッテリとして使用

VID

111kΩ

2V

REG_OUTREG_D0FROM MCU

1µF

REG_FBREG_D1

22µH

SYS
4.7µF

SW

TRANSFORMER

SYS

VIN

PGOOD

6.34MΩ
10µF

BAT

MPPT

14.7MΩ
10nF

ADP5092SETPG

DIS_SW–

MINOP

PA-5R0H224
0.22F

SETSD

BACK_UP

+

+
–

CBP
REF

CR2032
3V
225mAhSYSTEMLOAD

SETHYST
SETBK

20kΩ
AGND

PGND

TERM
14145-048

AC

REG_GOOD

図 48. ADP5092 AC 入力ソースと PGOOD 機能により、システム負荷を有効にするタイミングを決定

Rev. 0 | 26 / 28

ADP5091/ADP5092

データシート
出荷時にプログラム可能なオプション
デフォルト以外のオプションでデバイスを注文される場合は、ア
ナログ・デバイセズの担当営業または代理店までお問い合わせください。
表 12. 入力電流制限オプション
OptionOption 0
Option 1

Description
200 mA (default)
300 mA

表 13. VIN オープン・サーキット電圧のサンプル・サイクル・オ
プション
OptionOption 0
Option 1
Option 2
Option 3

Rev. 0 | 27 / 28

Description
4 sec
8 sec
16 sec (default)
32 secADP5091/ADP5092

データシート
外形寸法
0.30
0.25
0.20
0.50
BSC

24

19
18

PIN 1
INDICATOR1EXPOSEDPAD

TOP VIEW
0.80
0.75
0.70
SEATING
PLANE

0.50
0.40
0.30

13
12

2.20
2.10 SQ
2.00
76

BOTTOM VIEW

0.05 MAX
0.02 NOM
COPLANARITY
0.08

0.25 MIN

FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONSSECTION OF THIS DATA SHEET.

0.20 REFCOMPLIANT TO JEDEC STANDARDS MO-220-WGGD-8.

06-11-2012-A

PIN 1
INDICATOR

4.10
4.00 SQ
3.90

図 49. 24 ピン・リードフレーム・チップスケール・パッケージ［LFCSP］
4 mm × 4 mm ボディ、0.75 mm パッケージ高（CP-24-10）
寸法: mmオーダー・ガイド
1

Model
ADP5091ACPZ-1-R7
ADP5092ACPZ-1-R7
ADP5091-1-EVALZ
ADP5091-2-EVALZ
ADP5092-1-EVALZ
1

Temperature Range−40°C to + 125°C−40°C to + 125°C

Package Description
24-Lead Lead Frame Chip Scale Package [LFCSP]
24-Lead Lead Frame Chip Scale Package [LFCSP]
Evaluation Board
Evaluation Board with Solar Harvester and Super Capacitor
Evaluation Board

Z = RoHS 準拠製品。

Rev. 0 | 28 / 28

Package Option
CP-24-10
CP-24-10