第１１回ＬＰＢフォーラム
２０１９．０３．０８

ＤＣＤＣコンバータＩＢＩＳモデリングに挑戦～ＥＭＩ解析とＳＩ解析への応用紹介～
ＪＥＩＴＡ
半導体＆システム設計技術委員会

ＬＰＢ相互設計サブコミッティ
モデリングワーキンググループ

LLPB
PB

Copyright© JEITA SD-TC All Rights Reserved 2019Page1

モチベーション◼ ＥＭＩ ＆ ＳＩ ＆ ＰＩ 解析で使用する一般的なモデル–ＬＳＩ–

ＰＣＢ ： Ｓｐａｒａ、ＥＢＤ、各種分布定数モデルなど–

電源ＩＣ ： ＳＰＩＣＥ？？？

： ＳＰＩＣＥ、ＩＢＩＳ、Ｓｐａｒａ（ＰＫＧ）など◼ 電源ＩＣ（特にＤＣＤＣコンバータ）の特性は ＥＭＩ や ＳＩ やＰＩ で重要だが、モデルを入手しにくい？
–LLPB
PB

ＥＭＩ＆ＳＩ＆ＰＩ解析に適したＤＣＤＣコンバータモデルの標準規格があってもいいのでは？
• スイッチングを表現できればいいのだから、既存のＩＢＩＳモデルが利用できそう？

Copyright© JEITA SD-TC All Rights Reserved 2019

Page2ＤＣＤＣコンバータのモデル
ＳＰＩＣＥ抽出モデル

ＳＰＩＣＥ等ビヘイビアモデル

ＩＢＩＳモデル

長所 ・精度が高い
・ＰＶＴ条件を自由に振れる・フィードバック制御できる・解析時間が短い
・さらに解析時間が短い
・回路情報を秘匿できる・回路情報を秘匿できる・フィードバック制御できる？ ・どの特性が再現されているか明確
・規格化されているので精度のばらつきが少ない
・規格化されているのでモデリングしやすい
・多くのシミュレータで使用できる
・ＰＫＧモデルを含む
・ＰＶＴは３条件

短所 ・解析時間が長い
・暗号化により内容が不明
・暗号化により特定のシミュレータでしか使用できない

・どの特性が再現されている ・フィードバック制御は表現できないのか分かりにくい
・入力電圧は固定・シミュレータ依存がある
・基本的にＴｙｐ条件のみ

用途 ・ＤＣＤＣコンバータの設計

・ＬＣＲの選定など

LLPB
PB

Copyright© JEITA SD-TC All Rights Reserved 2019

・ＬＣＲの選定
・ＥＭＩ解析・ＰｏｗｅｒＡｗａｒｅＳＩ解析 ・・・？

Page3

ＩＢＩＳ と ＤＣＤＣコンバータ

LLPBPB

Copyright© JEITA SD-TC All Rights Reserved 2019Page4

実製品のＤＣＤＣコンバータで試行◼ 試行対象： ＤＣＣＤコンバータ 「ＲＰ５１０Ｌ」–リコー電子デバイス株式会社製◼ ＳＰＩＣＥモデル → ＩＢＩＳモデル–

入力電圧３．６Ｖ◼ 下記の試行Ｓｉｍ．を実施–ＥＭＩ解析–ＰｏｗｅｒＡｗａｒｅＳＩ解析

LLPB
PB

Copyright© JEITA SD-TC All Rights Reserved 2019

Page5

ＩＢＩＳに含まれている主な特性◼ Ｐｕｌｌｕｐ、Ｐｕｌｌｄｏｗｎ ＝ Ｌｘの電流対電圧特性◼ ＩＳＳＯＰＵ、ＩＳＳＯＰＤ ＝ Ｖｉｎ小変動とＬｘ電流変動の関係◼ ＲｉｓｉｎｇＷａｖｅｆｏｒｍ、ＦａｌｌｉｎｇＷａｖｅｆｏｒｍ ＝ Ｌｘ電圧波形◼ ＣｏｍｐｏｓｉｔｅＣｕｒｒｅｎｔ ＝ Ｖｉｎ電流波形（消費電流波形）◼ Ｐｉｎ ＝ ＰＫＧのＲＬＣ◼ ＰＤＮ Ｍｏｄｅｌ ＝ ＤＩＥの電源ＲＣ ←今回は実測でモデリング
Ｖｉｎ

Composite Current
RLC
PinRCPDN Model

Ｖｓｓ

LLPB
PB

RLC

ISSO*

Rising Waveform

PullupRLC

ＬｘPulldown

Copyright© JEITA SD-TC All Rights Reserved 2019

Falling Waveform
Page6

インピーダンス実測と等価回路化◼ ダイ内部の電源（Ｖｉｎ）ＧＮＤ間のＲＣ値を実測から推定
ＶＩＮ – ＧＮＤ間インピーダンス実測値

等価回路化
Cpdn

Rpdn

Rleak

186ｐＦ

0.52Ω

1.87e7Ω

R pdn

R leakC pdn

ＰＤＮ Ｍｏｄｅｌ 形式

測定結果をＩＢＩＳへ反映

LLPB
PB

Copyright© JEITA SD-TC All Rights Reserved 2019Page7

（今年もＵＳ．ＩＢＩＳサミットで提案）◼ 「ＰＤＮ Ｍｏｄｅｌ」 は ＪＥＩＴＡ ＭＤＬＷＧ が提唱–２０１９．０２．０１ ＩＢＩＳ Ｓｕｍｍｉｔ ｉｎ Ｓａｎｔａ Ｃｌａｒａ–

株式会社ソシオネクスト 大野さん が発表• https://ibis.org/summits/feb19/murata.pdf–

３月中の ＢＩＲＤ（ＩＢＩＳ拡張の提案書）提出に向け鋭意作業中

LLPB
PB

Copyright© JEITA SD-TC All Rights Reserved 2019

Page8

ＳＰＩＣＥ ｖｓ ＩＢＩＳ 精度確認
◼ Ｌ＝１ｕＨ，Ｃｏｕｔ＝４４ｕＦ
–

Ｌｘ電圧
ＳＰＩＣＥ
ＩＢＩＳ

–Ｖｉｎ電流
ＳＰＩＣＥ
ＩＢＩＳ

–LLPB
PB

ＧＮＤ電流
• 不一致

ＳＰＩＣＥ
ＩＢＩＳ

Copyright© JEITA SD-TC All Rights Reserved 2019

Page9

ＳＰＩＣＥ ｖｓ ＩＢＩＳ 精度確認
◼ ＤｕｔｙとＶｏｕｔの関係–

Ｄｕｔｙ３３％（１．２Ｖ出力）

１．２０５ＶＳＰＩＣＥ ＩＢＩＳ
１．２０３Ｖ–

Ｄｕｔｙ５０％（１．８Ｖ出力）

１．７９３ＶＳＰＩＣＥ ＩＢＩＳ
１．７９０Ｖ◼ 解析速度–Ｘｅｏｎ ３．５ＧＨｚ ４Ｃｏｒｅ–

３００ｕｓ の解析時間• ＳＰＩＣＥ
２．６ｈ• ＩＢＩＳ
２．６ｓ

LLPB
PB

ＳＰＩＣＥ ＩＢＩＳ

Copyright© JEITA SD-TC All Rights Reserved 2019

Page10試行１ ＥＭＩ解析

LLPB
PB

Copyright© JEITA SD-TC All Rights Reserved 2019

Page11

EMI測定用回路構成◼ Voutはオープン

LLPB
PB

Copyright© JEITA SD-TC All Rights Reserved 2019

Page12CISPR25準拠の伝導ノイズ測定結果◼ メンバー会社で測定実施

LLPB
PB

20dBm/div

Copyright© JEITA SD-TC All Rights Reserved 2019

Page13

プリント基板モデル◼ 電磁界解析ツールでモデル作成

PVIN
PGND
5cm下に銅板を設置し、電源用ポートの基準とした

LLPB
PB

Copyright© JEITA SD-TC All Rights Reserved 2019

Page14

LX電圧波形◼ シミュレーションはスルーレートが高く、リンギングが発生

シミュレーション
実測時間(sec)

LLPB
PB

Copyright© JEITA SD-TC All Rights Reserved 2019

Page15PVIN伝導ノイズ波形◼ シミュレーションのピークは実測よりも最大30db大きい
20dBV/div
シミュレーション
実測周波数（Hz）

LLPB
PB

Copyright© JEITA SD-TC All Rights Reserved 2019

Page16

今後の課題◼ 2019年のモデリングWGの活動内容として、今回の誤差原因検討を実施予定。

現在のモデリング範囲

LLPB
PB

Copyright© JEITA SD-TC All Rights Reserved 2019

Page17

試行２ Ｐｏｗｅｒ Ａｗａｒｅ ＳＩ解析
ＤＤＲ４－１６００

LLPB
PB

Copyright© JEITA SD-TC All Rights Reserved 2019

Page18

ＤＤＲ４搭載ボード◼ メンバー会社の製品ボードを試行対象とした
ＤＣＤＣコンバータ
Ｖｉｎ＝３．６Ｖ
Ｖｏｕｔ＝１．２Ｖ
Ｃｏｎｔｏｒｏｌｌｅｒ ＣｈｉｐとＤＲＡＭに電源供給

Ｃｏｎｔｒｏｌｌｅｒ
Ｃｈｉｐ

LLPB
PB

ＤＲＡＭ×２Copyright© JEITA SD-TC All Rights Reserved 2019

Page19

ＤＤＲ４ ＰｏｗｅｒＡｗａｒｅＳＩ ＋ ＤＣＤＣ
◼ 通常の ＰｏｗｅｒＡｗａｒｅＳＩ
ＤＣＤＣコンバータ＝
理想電源

３２ＰＣＢ

Ｃｏｎｔｒｏｌｌｅｒ Ｃｈｉｐ

ＰＫＧ ＤＩＥ

ＤＱ３２ｂｉｔ

ＰＫＧ

ＰＣＢ

ＰＫＧ

5ＳＳＮ

ＣＬＫジッター

ＰＫＧ

ＰＣＢ

ＰＫＧ

ＣＬＫ

ＳＰＩＣＥ

ＤＲＡＭ

LLPB
PB

Copyright© JEITA SD-TC All Rights Reserved 2019

Page20

ＤＤＲ４ ＰｏｗｅｒＡｗａｒｅＳＩ ＋ ＤＣＤＣ
◼ ＤＣＤＣコンバータ ＋ ＰｏｗｅｒＡｗａｒｅＳＩ

Ｃｏｎｔｒｏｌｌｅｒ Ｃｈｉｐ

リプルノイズ
Ｖｉｎ

5３２

ＰＫＧ

ＰＣＢ

ＰＫＧ ＤＩＥ

ＤＱ３２ｂｉｔ

ＰＫＧ

ＰＣＢ

ＰＫＧ

5ＳＳＮ

ＣＬＫジッター

ＰＫＧ

ＰＣＢ

ＰＫＧＣＬＫＳＰＩＣＥ

ＤＲＡＭ

LLPB
PB

Copyright© JEITA SD-TC All Rights Reserved 2019

Page21

ＤＤＲ４ ＰｏｗｅｒＡｗａｒｅＳＩ ＋ ＤＣＤＣ
◼ ＤＣＤＣコンバータ ＋ ＰｏｗｅｒＡｗａｒｅＳＩ
Ｖｉｎ

5LLPB
PB

ＰＫＧ

ＰＣＢ

ＩＢＩＳ ＲＬＣ

レイアウト抽出
ＲＬＣ

ＰＫＧ

ＰＣＢ

ＰＫＧ

ＩＢＩＳ ＲＬＣ

レイアウト抽出Ｓｐａｒａ

レイアウト抽出
Ｓｐａｒａ

ＰＫＧ

ＰＣＢ

ＰＫＧ

ＩＢＩＳ ＲＬＣ

レイアウト抽出Ｓｐａｒａ

レイアウト抽出Ｓｐａｒａ

ＰＫＧ ＤＩＥ
レイアウト抽出 ＲＣ
ＲＬＣ

Copyright© JEITA SD-TC All Rights Reserved 2019

5ＳＰＩＣＥ

Page22

Ｓｉｍ．結果：リプルノイズ◼ ＤＣＤＣコンバータ ＋ ＰｏｗｅｒＡｗａｒｅＳＩ

Ｃｏｎｔｒｏｌｌｅｒ Ｃｈｉｐ

リプルノイズ
Ｖｉｎ

ＰＫＧ

5ＰＣＢ

ＰＫＧ ＤＩＥ（参考）データシート記載のＶｏｕｔ実測波形
Ｖｏｕｔ波形Ｓｉｍ．結果（ＤＤＲ動作停止時）
理想ＤＣＤＣ：０ｍＶｐｐ
３２

ＰＫＧ

ＩＢＩＳ-ＤＣＤＣ：４．６ｍＶｐｐ
ＣＬＫジッター
拡大

ＰＫＧ

ＤＱ３２ｂｉｔ

ＰＣＢ

5ＳＳＮ

４３４ｎｓ

ＰＣＢ

DRAM

LLPB
PB

ＰＫＧ

Copyright© JEITA SD-TC All Rights Reserved 2019

ＰＫＧ

ＣＬＫ

SPICE
Ｌ＝１ｕＨ、Ｃ＝４４ｕＦ

Page23

ＤＤＲ４ ＰｏｗｅｒＡｗａｒｅＳＩ ＋ ＤＣＤＣ
◼ ＤＣＤＣコンバータ ＋ ＰｏｗｅｒＡｗａｒｅＳＩ

Ｃｏｎｔｒｏｌｌｅｒ Ｃｈｉｐ

Ｖｉｎ

理想ＤＣＤＣ
１１２ｍＶｐｐ

5

ＰＫＧ

リプルノイズＰＣＢＰＫＧ ＤＩＥ

ＩＢＩＳ-ＤＣＤＣ
１２６ｍＶｐｐ
３２

ＤＱ３２ｂｉｔＰＫＧ

ＰＣＢ

DDR動作期間
ＣＬＫジッター ５００ｎｓ
ＤＤＲ信号

ＰＫＧ

ＰＣＢ

ＰＫＧ

5ＳＳＮ

ＰＫＧ

ＣＬＫ

ＳＰＩＣＥ

ＤＲＡＭ Ｌ＝０．２ｕＨ、Ｃ＝４４ｕＦ

LLPB
PB

Copyright© JEITA SD-TC All Rights Reserved 2019

Page24

Ｓｉｍ．結果：ＣＬＫジッター
ジッター[s]◼ ＤＣＤＣコンバータ＋ＰｏｗｅｒＡｗａｒｅＳＩ
4.5E-11

ＤＱ３２ｂｉｔ

5ＳＳＮ

ＣＬＫジッター

ＰＫＧ

tERR(7per)tERR(6per)

ＰＫＧ

tERR(5per)tERR(4per)tERR(3per)

ＰＣＢtERR(2per)

ＰＫＧ

tJit(cc)

３２JIT(per)_djController Chip
4.0E-11 リプルノイズ
ＩＢＩＳ-ＤＣＤＣ
ＤＤＲ４-１６００
3.5E-11
理想ＤＣＤＣVin
ＪＥＤＥＣ規格3.0E-11ＪＩＴ（ｐｅｒ）_ｄｊ＝３１ｐｓ
ＰＫＧ
ＤＩＥ
5 ＰＫＧ
2.5E-11 2.70E-11 ＰＣＢ
4.11E-11 3.02E-11 2.85E-11 2.86E-11 2.53E-11 2.83E-11 2.73E-11
2.0E-11 2.64E-11 3.98E-11 2.91E-11 2.81E-11 2.83E-11 2.45E-11 2.71E-11 2.56E-11
ＩＢＩＳ-ＤＣＤＣにより０．６ｐｓジッター増

ＰＣＢ

ＰＫＧ

ＣＬＫ

ＳＰＩＣＥ

ＤＲＡＭ

LLPB
PB

Copyright© JEITA SD-TC All Rights Reserved 2019

Page25

まとめと今後

LLPB
PB

Copyright© JEITA SD-TC All Rights Reserved 2019

Page26

まとめ◼ 現状のＩＢＩＳモデルで表現できた基本的特性–

リプルノイズ–消費電流波形–

入力Ｄｕｔｙ比と出力電圧の関係

ＳＰＩＣＥより圧倒的に高速◼ 現状のＩＢＩＳモデルで表現できなかった基本的特性–

フィードバック制御–

ＧＮＤ電流波形◼ 現状のＩＢＩＳモデルが使用できた応用解析事例–

ＤＣＤＣコンバータのリプルノイズを考慮したＰｏｗｅｒＡｗａｒｅＳＩ• 現状では時期尚早でも、今後は利用価値あり◼ 現状のＩＢＩＳモデルは適さなかった応用解析事例
–LLPB
PB

ＥＭＩ解析
Copyright© JEITA SD-TC All Rights Reserved 2019

Page27

ＭＤＬ ＷＧ 今後の活動◼ ＩＢＩＳ Ｏｐｅｎ Ｆｏｒｕｍ へ ＰＤＮ Ｍｏｄｅｌ のＢＩＲＤ提出◼ 簡易的なインピーダンス実測方法の確立◼ ＥＭＩ解析結果と実測結果との誤差について考察
–LLPB
PB

ＩＢＩＳモデリング手法を見直し

Copyright© JEITA SD-TC All Rights Reserved 2019

Page28

ご清聴ありがとうございました

LLPB
PB

Copyright© JEITA SD-TC All Rights Reserved 2019

Page29LLPB
PB

Copyright© JEITA SD-TC All Rights Reserved 2019

Page30ＤＣＤＣ-ＩＢＩＳで表現できそうな現象◼ 過渡応答が短ＴＡＴで再現できる–

入出力の電圧波形の例• 入力 ： スパイクノイズ• 出力 ： リプルノイズ–入出力の電流波形の例• 入力 ： 消費電流
• 出力 ： Ｌ電流
ＤＣＤＣコンバータ＝ＩＢＩＳ

LLPB
PB

Copyright© JEITA SD-TC All Rights Reserved 2019

実測波形の例

ＧＮＤＣｉｎＶｉｎＬＶｏｕｔＣｏｕｔ
ＧＮＤ

Page31ＩＢＩＳに含まれている主な特性◼ Ｐｕｌｌｕｐ、Ｐｕｌｌｄｏｗｎ、ＩＳＳＯＰＵ、ＩＳＳＯＰＤ の例–例）Ｐｕｌｌｄｏｗｎ

出力電流

出力電圧

LLPB
PB

Copyright© JEITA SD-TC All Rights Reserved 2019

Page32