LPB標準フォーマットの紹介

LLPB
B

Copyright© JEITA EDA-TC LPB-WG All Rights Reserved 2012-2015

2015/3/19

Page 1

LPB標準フォーマットとは

LLPB
B

Copyright© JEITA EDA-TC LPB-WG All Rights Reserved 2012-2015

2015/3/19

Page 2

LPB標準フォーマットの構成
LPB標準フォーマットは、下記5種類のファイルで構成（リリース版:Ver.2.1）
フォーマット種別

概要

フォーマット書式(1)プロジェクト管理

M-Format

LPB全体のファイル管理

XML（独自）(2)ネットリスト

N-Format

ネット接続記述

Verilog-HDL（既存）※電源・GNDはコメントで注記(3)コンポーネント

C-Format

部品・制約・端子情報

XML（独自）(4)デザインルール

R-Format

設計ルール・材料特性情報

XML（独自）(5)ジオメトリ

G-Format

解析用形状データ

XFL Ver.1.0（アパッチ殿からドネーション頂いている）(1)プロジェクト管理(2)ネットリスト

LSI
PackageBoard(3)コンポーネント(5)ジオメトリ(4)デザインルール

LLPB
B

解析

Copyright© JEITA EDA-TC LPB-WG All Rights Reserved 2012-2015

2015/3/19

Page 3

LPB標準フォーマットを使った情報共有

LLPB
B

Copyright© JEITA EDA-TC LPB-WG All Rights Reserved 2012-2015

2015/3/19

Page 4

LPB標準フォーマットの概要
プロジェクト管理（M-Format）
概要

LPB(LSI、パッケージ、ボード)全体のファイルを管理- 各ファイルの組合せを定義(最新の設計・解析状態を把握)- 別のM-Formatを参照可能(階層構造でハンドリングが容易)- XMLによるJEITAオリジナル記述

記述例<include MFORMAT="MFMT_FKB48.xml" /><include MFORMAT="MFMT_SOC_PKG.xml" /><class comment="DDR MEMORY" ><CFORMAT file_name="CFMT_DDR.xml" /><RFORMAT file_name="RFMT_DDR.xml" /><NFORMAT file_name="NFMT_DDR.v" /><OtherFile file_name="DDRPowerModel.sp" /></class>

LLPB
B

Copyright© JEITA EDA-TC LPB-WG All Rights Reserved 2012-2015

2015/3/19

Page 5

LPB標準フォーマットの概要
ネットリスト（N-Format）
概要

部品間、端子間の接続情報を定義- LSI、パッケージ、ボード全体のネットリストを記述可能- Verilog HDL記述を使用(電源・GNDはコメントで注記)

記述例

module JEITA_SAMPLE ( );wire [23:0] FKBDO ;wire [23:0] FKBDI ;wire VDD33 ; /* PG_NET */wire DGND ; /* PG_NET */FKB48 FKB48 ( .AIN(FKBDO), .AOUT(FKBDI) ) ;SOC_PKG SOC ( .FKBDO(FKBDO), .FKBDI(FKBDI) ) ;endmodule

LLPB
B

Copyright© JEITA EDA-TC LPB-WG All Rights Reserved 2012-2015

2015/3/19

Page 6

LPB標準フォーマットの概要
コンポーネント（C-Format）
概要

部品の端子情報、制約を定義- 外部端子の物理情報を定義し、端子名や設計制約を関連付ける- 更に、SPICEやDXFなど、他フォーマットで記述されたモデルの関連付けも可能- 設計の段階ごとに成長するファイル(追記・修正で意思を伝達)- XMLによるJEITAオリジナル記述

記述例<module name="SOC_PKG" type="PKG" shape_id="PKG_BODY“ ><socket name="SOC_PKG" ><port id="A5" x="-8500" y="12500" angle="0" name="FKBDO[5]" /><port id="A6" x="-7500" y="12500" angle="0" name="FKBDO[2]" /><constraint><impedance group_name=“FKB_DIN" type="single" min="40" typ="50" max="60"/><delaygroup_name="FKB_DIN“ min="100" typ="150" max="200" /></constraint></socket></module>

LLPB
B

Copyright© JEITA EDA-TC LPB-WG All Rights Reserved 2012-2015

2015/3/19

Page 7

LPB標準フォーマットの概要
デザインルール（R-Format）
概要

設計・解析に必要なデザインルール、材料特性情報を定義- デザインルール、層構成、ボンディン
グワイヤの形状などを定義- 素材の物性値を定義- XMLによるJEITAオリジナル記述

記述例<material_def><conductor material="COPPER" volume_resistivity="1.68e-8" /><dielectric material="FR-4" permittivity="4.5" tan_delta="0.035" /></material_def><layer_def><layer name="TOP_COND" type="conductor" thickness="0.030“
conductor_material="COPPER" /><layer name="DIELECTRIC12" type="dielectric" thickness="0.100“
dielectric_material="FR-4" /></layer_def><spacing_def><layer name="TOP_COND"><line_to_line space="0.050" /></layer></spacing_def>

LLPB
B

Copyright© JEITA EDA-TC LPB-WG All Rights Reserved 2012-2015

2015/3/19

Page 8

LPB標準フォーマットの概要ジオメトリ（G-Format）
概要

パッケージ、ボードの形状データを定義- 解析用の形状データ- XFL記述を使用

記述例

shape 1 4 53.2 26.8 90 N
via 1 4 V020C060C085 54.55 20 0 N
via 2 3 B010C050C075C23 41 24.25 0 N
shape 1 11 35.5 29 0 N
via 1 2 B010C030C12 35.5 29 0 N
path 2 0.1 {41 24.25
41.000000 24.750000}

LLPB
BCopyright© JEITA EDA-TC LPB-WG All Rights Reserved 2012-2015

2015/3/19

Page 9

Golden Sampleの提供
EDA開発にも使用可能なテスト用データとして「Golden Sample」を用意(LPB標準フォーマットに準拠した各種ファイルを準備)
Analog Signal(SMA x6)

FKB48

DDR3-1600MbpsSOC PKG
SSTL15
GPIO

搭載部品

DDR

SOC
DIE
SSTL15

DDR

Xtal

TOP

PCIe x4

受動部品

Gen.2

Regulator

補足説明

SOC

DIE, PKGとも新規設計

DDR

既成品 (PKG品)

FKB48

既成品 (PKG品)

Regulator

既成品 (PKG品)

Xtal

既成品

受動部品

既成品

Edge Finger

LLPB
B

Copyright© JEITA EDA-TC LPB-WG All Rights Reserved 2012-2015

2015/3/19

Page 10リファレンス・フローを定義
LSI Vendor

Set Maker
LSI 仕様(2) LSI
外部仕様

PKG C2(4) PKG Pin
Assignment

PKG C3

PKG N2PKG C6PKG G6PKG R6(3) Floor Plan

TOP N3(7) Pre Layout
CheckTOP C7TOP C3TOP N3(5) Board
Pre Layout

基板メーカ

ICs C
ICs N

主要標準部品DDR, Regなど

TOP R

基板材料

全実装部品
Discrete C（各受動部品含）
Discrete N

TOP C5TOP G5

TOP N7(8) PKG
Final Layout(9) Board
Final Layout

PKG C8PKG G8LLPB
BPart Vendor,(1) BlockDiagram

PKG C5PKG C4(6) PKG
Pre Layout

Board Artwork(10) Final
Layout Check

TOP C9TOP G9Copyright© JEITA EDA-TC LPB-WG All Rights Reserved 2012-2015

2015/3/19

Page 11

育てるファイル、LPB
SoC Package

FlowCTop (Board)N

1Block Diagram

C1紙ベース

N1

紙ベース

2

LSI
外部仕様

C2Pin座標あり
信号アサイン未N2

信号電源含むほぼ完成形

3

Floor Plan

C3

Pinアサインのリクエスト

4

PKG PinAssignment

C4

リクエスト対応
制約入る

5BoardPre Layout

C5

Pinアサインの修正リクエスト

6

PKG
Pre Layout

C6

Artwork反映した制約入る

7Pre Layout
Check

8

PKG
Final Layout

9BoardFinal Layout

10

Final Layout
Check

LLPB
B

C8CN

C1

紙ベース

N1

紙ベース

C3

主要部品のみ仮置き

N3

部品は全部入っている

C5

Placementが変わる

C7

Decap、抵抗の変更/追加

N7

部品の変更/追加

C9

Decap、抵抗の調整等

2015/3/19

Page 12

最終版

Copyright© JEITA EDA-TC LPB-WG All Rights Reserved 2012-2015

C-Formatの成長例<port<port
<port
<port
<port
<port
<port

id="A3"id="A4"id="A5"id="A6"
id="A7"id="A8"id="A9"x="-10500"
x="-9500"x="-8500"x="-7500"x="-6500"x="-5500"x="-4500"y="12500"y="12500"y="12500"y="12500"y="12500"y="12500"y="12500"

angle="0" />angle="0" />angle="0" />angle="0" />angle="0" />angle="0" />angle="0" />端子座標のみPKG-C2

ボード設計から端子名をアサイン
<port
<port
<port
<port
<port
<port
<port

id="A3"id="A4"id="A5"id="A6"
id="A7"id="A8"id="A9"x="-10500"
x="-9500"x="-8500"x="-7500"x="-6500"x="-5500"x="-4500"y="12500"y="12500"y="12500"y="12500"y="12500"y="12500"y="12500"

angle="0" />angle="0" />angle="0" name="FKBDO[3]"angle="0" name="FKBDO[0]"angle="0" />angle="0" />angle="0" name="XTAL1"

PKG-C3
direction="out"direction="out"type="signal" />type="signal" />direction="inout" type="signal" />パッケージ設計からアサイン見直し
<port
<port
<port
<port
<port
<port
<port

LLPBB

id="A3"id="A4"id="A5"id="A6"
id="A7"id="A8"id="A9"x="-10500"
x="-9500"x="-8500"x="-7500"x="-6500"x="-5500"x="-4500"y="12500"y="12500"y="12500"y="12500"y="12500"y="12500"y="12500"

angle="0" />angle="0" />angle="0" name="FKBDO[5]"angle="0" name="FKBDO[2]"angle="0" />angle="0" name="VDD_PLL"
angle="0" name="XTAL1"

PKG-C4
direction="out"direction="out"type="signal" />type="signal" />direction="inout" type="power" />direction="inout" type="signal" />LPB標準フォーマットは設計のやり取りで成長、情報を共有する
Copyright© JEITA EDA-TC LPB-WG All Rights Reserved 2012-2015

2015/3/19

Page 13C-Formatの成長例<!-- Swappable Group --><!-- Swappable Port -->端子のスワップ情報なし

PKG-C4<!-- Swappable Group --><swappable_group><ref_portgroup name="FKB_DIN_BYTE0" /><ref_portgroup name="FKB_DIN_BYTE1" /><ref_portgroup name="FKB_DIN_BYTE2" /></swappable_group><!-- Swappable Port --><swappable_port><ref_port name="FKBDO[0]" /><ref_port name="FKBDO[1]" /><ref_port name="FKBDO[2]" /><ref_port name="FKBDO[3]" /><ref_port name="FKBDO[4]" /><ref_port name="FKBDO[5]" /><ref_port name="FKBDO[6]" /><ref_port name="FKBDO[7]" /></swappable_port>

PKG-C3端子のスワップ可能情報を追加パッケージ設計からスワップ可能な端子の情報が追加される

LPB標準フォーマットは制約をより自由に共有する⇒ 設計のやり方を変えることができる

LLPB
B

Copyright© JEITA EDA-TC LPB-WG All Rights Reserved 2012-2015

2015/3/19

Page 14

LPB標準フォーマット活用のメリット
メリット

フォーマット名(1)プロジェクト管理（M-Format）

設計
・制約ルールの履歴管理が容易（N-Format）

・最新の解析条件の把握が容易

・検証状況の把握が容易
・統一フォーマットなので、漏れ防止・(2)ネットリスト

解析ミス低減・LSI-PKG-Boardの接続設定が省ける

・LSI-PKG-Boardの検討が・制約条件が明確になる

スムーズに行える

・最適化検証が容易に行える

デザインルール

・事前に設計ルールを明確にし、・解析条件が明確になる（R-Format）

効率的な設計が行える

・解析設定の効率がUPする

ジオメトリ

・設計資産の活用

・データ変換作業の効率化・簡素化（G-Format）

・リファレンス設計の流用が可能

・ツール評価の効率化がはかれる(3)コンポーネント（C-Format）

LLPB
B

LSI-PKG-Boardで共通に使える統一されたフォーマット
→設計・解析の効率化（特に、お互いの意思疎通ミスの防止）→階層内の最適化だけではなく、階層間の最適化が可能
Copyright© JEITA EDA-TC LPB-WG All Rights Reserved 2012-2015

2015/3/19

Page 15

IEEE標準化への取組み

LLPB
B

Copyright© JEITA EDA-TC LPB-WG All Rights Reserved 2012-20152015/3/19

Page 16

いわゆる標準化とは標準化として定義されている役割

公平な市場競争の提供と企業の知的財産の保護を同時に成立させるもの■ JEITA LPB標準フォーマットは、・設計現場における共通言語・サプライチェーンにおける情報伝達のための媒体として使われ、業界全体の力を集結し、ベクトルを合わせ、その結果としてＱＣＤの達成に至らせることを目的としている

LLPB
B

Copyright© JEITA EDA-TC LPB-WG All Rights Reserved 2012-2015

2015/3/19

Page 17

標準化の意義
LPB標準フォーマットは策定されるだけでは意味が無く、現場設計者、EDAベンダーにおいて普及しなければ目的を達しない普及にあたり、現場設計者、ＥＤＡベンダーの導入側立場としての■ 現場設計者のフォーマット使用にあたっての信頼性■ EDAツールへの導入理由のことを考えると、標準化というのは大きな意味を持つものであると考え、LPB-WGにおける標準化に向けての活動は必要と判断

2012年度にLPB-WG内に標準化準備SWGが新設され活動を開始

LLPBBCopyright© JEITA EDA-TC LPB-WG All Rights Reserved 2012-2015

2015/3/19

Page 18

IEEE標準化に向けての活動ステップ
CY2013

CY2015

CY2014

Review & Comment

Jan. ◆ Prepare to develop Draft
Mar.
Apr.
MayJun. ◆ Contact to IEEECreation
Aug. ◆ PAR（Project Authorization Request)◆ DASC approval
NesCom approvalDec. ◆ (NewStandard Committee)

・標準化提案(PAR)・IEEE内におけるWG発足(P2401-WG)◆ 3rd Draft Development◆ Final Draft Development/WG Vote
◆ DASC Vote

Sep. ◆ 1st Draft Development◆ Sponsor Ballot◆ Recirculation Ballot

Review & CommentDec. ◆ 2nd Draft Development
・Draft作成準備(IEEE Style)・Draft作成(1st/2nd Draft)
・Review & Comment

Dec.

◆ RevCom approval(Review committee)

IEEE
Standard !

・Draft作成(3rd/Final Draft)
・Review & Comment・IEEE上位組織での投票
・最終承認(RevCom)

Final Draftに向けた、IEEE標準化提案版のVer.2.2を作成

LLPB
B

Copyright© JEITA EDA-TC LPB-WG All Rights Reserved 2012-2015

2015/3/19

Page 19

最新Ver.2.2ダウンロード
Item

概要

LPB標準フォーマット

LSI-Package-Board
インターフェース・フォーマット

StatusVer.2.1公開中 (2013年3月～)
IEEE P2401として国際標準化がスタート
IEEE標準化対応版として、Ver.2.2を本日LPBフォーラム終了後にリリース

Golden Sample

EDA開発にも使用可能なテスト用データ

公開中 (2013年3月～)
Ver.2.2対応版を
本日LPBフォーラム終了後にリリース

リファレンス・フロー

LSI-Package-Board
相互設計フロー

公開中 (2013年3月～)

LPB Foramt Ver.2.2, GoldenSample Ver.2.2 のダウンロードは
下記LPBフォーラムのHPから
http://www.lpb-forum.com/download/

LLPB
B

Copyright© JEITA EDA-TC LPB-WG All Rights Reserved 2012-2015

2015/3/19

Page 20