第9回LPBフォーラム

IEC 63055/IEEE 2401-2015制定発表と2017年度半導体&システム設計技術委員会への展望
半導体設計技術小委員会
主査
福場 義憲 （株式会社 東芝）

LPB
LPBCopyright© JEITA Semiconductor & system Design TechnicalCommittee All Rights Reserved 2016-2017

2017/3/10

Page1

本日の発表内容の概要
IEC 63055/IEEE 2401-2015制定• 当国際標準はJEITA半導体部会EDA技術専門委員会LSIパッケージボード相互設計WG（当時）が起案し、2015年にIEEE標準（IEEE 2401-2015）、2016年にIEC国際標準（
IEC 63055)として制定・発行されたものです。

• この標準は電子機器の設計時に半導体・パッケージ・ボード・搭載部品の相互設計に関わる情報の書式を統一し、設計の効率化や、設計エコシステムの構築、サプライチェーンの構成を目指すものです。
• この標準の発展と活用を促進する役割としてJEITA半導体部会半導体標準化専門委員会半導体＆システム技術委員会が4月1日に発足します。
注：LSIパッケージボードを LPB（LSI-Package-Board)と表記します。

LPBLPB

Copyright© JEITA Semiconductor & system Design TechnicalCommittee All Rights Reserved 2016-2017

2017/3/10

Page2

IEC 63055/IEEE 2401紹介
LSI

パッケージ

受動部品ボード

設計
コンテンツ

設計
コンテンツ

設計
コンテンツ

設計
コンテンツ

モデル

モデル

モデル

モデル

相互設計用
情報

相互設計用
情報

相互設計用
情報

相互設計用
情報

今後
上位設計とのリンク

３D拡張
2020年版

IEC 63055/IEEE 2401

１．プロジェクト管理（M-Format） Management
２．ネットリスト

2015年版

ビヘイビア（N-Format）

３．コンポーネント （C-Format）

５つのファイルで相互設計用の情報を共有

NetlistComponent

４．デザインルール（R-Format） Design-Rule
５．ジオメトリ（G-Format） Geometry

６．用語集

電子機器設計において半導体・パッケージ・部品・ボード
間必要情報伝達の際の項目と書式を定義

LPB
LPB

Copyright© JEITA Semiconductor & system Design TechnicalCommittee All Rights Reserved 2016-2017

2017/3/10

Page3

IEC 63055/IEEE 2401-2015の背景• 電子機器の高密度化・高品質化・高性能化の伴う搭載コンポーネント間の相互作用の複雑化• 搭載コンポーネントごとに設計情報の書式が統一化されていないことの弊害• 設計作業の煩雑化；開発期間・コストの増大• 必要情報の収集が困難• サプライチェーンとの結合が希薄

LPB
LPB

Copyright© JEITA Semiconductor & system Design TechnicalCommittee All Rights Reserved 2016-2017

2017/3/10

Page4

プラグイン型設計エコシステム
会社RW

LPB
LPB

素材：設計データ、ツールまでも交換・検討
つなぎ役：
IEC 63055/ IEEE 2401-2015
Copyright© JEITA Semiconductor & system Design TechnicalCommittee All Rights Reserved 2016-2017

2017/3/10

Page5

設計期間
情報収集

設定

2週間

1日

2週間

計算

EDA

共通フォーマット

情報のリスト、情報交換書式、共通の用語及び定義

2d

コミュニティ / 電子商取引

Sim時間＝準備時間＋実行時間（＋考察時間）時間
Sim環境が効率化（時短）されても準備期間が長いと効果薄い。

LPB
LPB

Copyright© JEITA Semiconductor & system Design TechnicalCommittee All Rights Reserved 2016-2017

2017/3/10

Page6

LPBを用いた構想設計例その１•

物理設計前のフロアプランニング•

部品のデータをCフォーマットで定義・取得、基板をRフォーマットで取得。

•

パッケージの配線を考える。Gフォーマットを出力。
••

ボードの引き出しを考察。

ボードのイメージを描いてみる。C、Gフォーマットを出力。
•

プレーン、配線経路、受動部品位置など。

既存品はC（あればG)を用意

BA

これから作るICはチップとパッケージ外形のCを作っておく。

電源プレーン案

部品AのC,G
ボードイメージ

ボードイメージ

C

部品BのC,G部品CのC,GCAA
B

LPB
LPB

ICのパッ
ケージ内
配線案

伝送路
案

B

ボードのC,G

B

B

IC、部品の配置情報はボードのCで表現される。
Copyright© JEITA Semiconductor & system Design TechnicalCommittee All Rights Reserved 2016-2017

基板の積層構造 R

2017/3/10

Page7

LPBを用いた構想設計例その２•

部品AのC,G

フロアプラン結果のLPBフォーマットファイルを解
析環境に読み込み妥当性を確認

部品BのC,G部品CのC,GボードのC,G部品A,B,Cのドライバー
レシーバのSPICEないしIBISモデルは各Cフォーマットからコールされる。

伝送路の場合はトポロジーにしてこれでいけそうか検討

基板の積層構造 R

ボードイメージCAB

ICモデル無B•

検討結果OKであればパッケージ、ボードのC、Nフォーマ
ットを出力

•

案が複数あればMフォーマッ
トで管理ICモデルあり

LPB
LPB

電源ならインピーダンス等を見て考察。
ICの容量がどのくらい必要か考察

実設計

Copyright© JEITA Semiconductor & system Design TechnicalCommittee All Rights Reserved 2016-2017

2017/3/10

Page8

LPB相互設計の向かう方向
3つの基本理念
 新しい製品を生み出す土壌となる： 上流設計(FE)とのリンク
 LPB相互設計環境を創る：

エコシステムの形成

 サプライチェーンを構成する：

部品・材料・製造設計とのリンク

要求仕様
概念設計
機能設計

Functional
Front End 機能を定義、組(FE)み上げる過程

物理解析

高位設計
C/C++
SystemC
SystemVerilog
IP-XACT

連携

論理設計
物理設計

標準

Back End(BE)Dimensional
物理的情報に仕上げる過程

LPB相互設計
IEC 63055/IEEE 2401

連携
製造設計

LPB
LPB

Manufacture able

Copyright© JEITA Semiconductor & system Design TechnicalCommittee All Rights Reserved 2016-2017

ODB++ IPC2581 EB02 etc.

2017/3/10

Page9

LPB標準ロードマップ
2 0 1 6JEITA

2 0 1 72 0 1 8

半導体設計技術小委員会

2 0 1 92 0 2 02 0 2 1

半導体＆システム設計技術委員会

発行

基本規格
標準

LPB V2.2 –2D
IEC 63055/
IEEE 2401-2015

PAR

REVCONLPB V4 機能設計とのリンク開発

機能設計とのリンク
チップCapライブラリ

LPB
LPB

FDIS

IEC 63055
Ed2IEEE 2401-2020

LPB V3 -3D開発

サプライ
チェーンとのリンク

Submit
発行 to TC91

IEEE 2401-20xx

EMC部品ライブラリ

受動部品ライブラリ整備

実装材料ライブラリ整備
第1案

標準案

OSAT/EMSインターフェース標準開発
Copyright© JEITA Semiconductor & system Design TechnicalCommittee All Rights Reserved 2016-2017

IEC / IEEE 提案
2017/3/10

Page10半導体設計技術小委員会紹介
 半導体設計技術小委員会概要
0. 2016年7月に前身EDA技術専門委員会（13社）から発展発足
1. 参加会社 18社 （２社検討中）
2. 活動指針 半導体と電子機器双方向の相互設計技術開発

3. 活動内容 設計標準開発、IEC/IEEE標準、フォーラム、展示、発表等
4. 2017年4月より「半導体＆システム技術委員会」に改名・更なる発展

 2016年活動
1.

半導体設計技術小員会設立 7月

2.

IEC 63055 (IEEE 2401-2015）の発行
11月（2015年IEEEプレスリリース風景）

3.

展示会（JPCAショー6月・ET展11月）セミナー公演4回

4.

ワークショップ（9月）、LPB-Forum（3月）

LPB
LPB

日経BP Tech-on掲載写真

Copyright© JEITA Semiconductor & system Design TechnicalCommittee All Rights Reserved 2016-2017

2017/3/10

Page11

半導体＆システム設計技術委員会
 3つの理念•••

新しい製品を生み出す土壌となる
LPB相互設計環境を創る
サプライチェーンを構成する半導体と電子機器双方向の相互設計技術開発

活動指針
1. 設計技術総合カンファレンスの役割。
1.

DVCon企画立案

2. 電子設計業界のインフラ整備役割を担う。
1.

LPB国際標準の拡張・発展・普及

2.

IEEE設計標準全般のフォロー。

3.

標準のEDA、OSAT,EMS採用の拡大、部品・材料ライブラリー整備

LPB
LPB

Copyright© JEITA Semiconductor & system Design TechnicalCommittee All Rights Reserved 2016-2017

2017/3/10

Page12

半導体&システム設計技術員会国際標準化
IEC 63055/IEEE 2401-2015の標準化機関
IEC
TC91実装IEEE SA (標準化）
DASC(Design Automation
Standards Committee）
Computer Society

Dual LogoWG１３
EDA標準
コ・コンビナ：田中
国内主査：田中IEC
SC47A集積回路
WG２
EMC用ICモデル

LPB
LPB

エキスパート：田中

JEITA
半導体＆システム
設計技術委員会
Harmonize
国際幹事：
福場

EDAに関する標準P2401 LSI-PackageBoard Interoperable
Design

議長：福場
国際幹事：田中
エキスパート：大槻Copyright© JEITA Semiconductor & system Design TechnicalCommittee All Rights Reserved 2016-2017

2017/3/10

Page13

参加会社
委員会構成 バランスよく構成
半導体：東芝、ルネサス、ソニー、リコー、パナソニック
ソシオネクスト、セット：キヤノン、エプソン、デンソー
部品・ハーネス： 古河電工、村田製作所
EDA： 図研、ケイデンス、メンター、シノプシス、富士通
ジェムデザイン*モデル：モーデック*
EDA-TCより継続13社 + 2016年追加5社 来年度検討中２社*は特別委員2017年～OSAT、ボード、EMSなどサプライチェーンからも募集

LPBLPBCopyright© JEITA Semiconductor & system Design TechnicalCommittee All Rights Reserved 2016-2017

2017/3/10

Page14

半導体＆システム設計技術委員会構成
国際標準化派遣委員
IEEE-SA DASC
エキスパート：田中
IEEE-SA DASC P2401
議長：福場、国際幹事：田中JEITA代表：大槻
IEC/TC91WG13

半導体＆システム設計技術委員会
国際標準化企画-WG（標準化部門）
DVCon 2017運営・2018企画TG

コ・コンビナ：田中国内委員会主査：田中LPBV3.0 JEITA標準化TG
IEEE 2401-2020 TG

LPB相互設計SC（規格開発部門）
ワークショップTG

LPB
LPB
2016/3/2

LPBインターフェースWG

LPBモデリングWG

LPB インフラ TG

インダクタンス考慮設計検討TG

広報 2017 TG

Powerデバイス仕様書検討TG

エンハンス2017TG

LPB Format実適用検討TG

サプライチェーンTG（計画）

IBISシミュレーションTG

Copyright© JEITA Semiconductor & system Design TechnicalCommittee All Rights Reserved 2016-2017

2017/3/1015
Page15

告知
電子設計技術の総合カンファレンス
DVCon Japan をスタートします。
DVCon Japan 2017
開催日時：2017年6月30日（金）10:00～17:00 懇親会(17:15～)
場所：新横浜国際ホテル マナーハウス〒 222-0033 横浜市港北区新横浜 3-18-1

LPB
LPB

Copyright© JEITA Semiconductor & system Design TechnicalCommittee All Rights Reserved 2016-2017

2017/3/10

Page16