copyright©

SNAP Application Report 34

MEL Inc. 2019

定抵抗整合回路を適用したﾐﾘ波帯広帯域 LNA の設計法と性能最適化
１．序 文
ﾐﾘ波帯に亘る広帯域低雑音増幅器 MWLNA[ Millimeter Wave Wide Band Low Noise Amplifier]（目標帯域 20GHz－40GHz）の設計方法について説明する。 先ず MWLNA を設計するための基本技術を説明し、所要の性能を達成するための関係式を導く。
適用する増幅素子［Chip 型 HEMT］の基本ﾊﾟﾗﾒｰﾀ［S ﾊﾟﾗﾒｰﾀ／ﾉｲｽ･ﾞﾊﾟﾗﾒｰﾀ］は、MWLNA の動作帯域を十分にｶﾊﾞｰすることが必要になるので、前報の「各種ﾊﾟﾗﾒｰﾀの変換･導出」結果をより高域に適用し、ﾃﾞｰﾀｼｰﾄに記載された周波数範囲を大幅に越えて、所要の帯域(2GHz－50GHz)の拡張基本ﾊﾟﾗﾒｰﾀを近似的に導出する。
先ず LNA の初段ｱﾝﾌﾟの入力 NF min 整合
Fig.1［Γopt＊の直列共振回路形成］回路と出力 S22 整合［S22 の直列共振回路形成］出力回路を導き、次いで終段ｱﾝﾌﾟの定抵抗入力整合回路と出力 S22 整合回路を導出し、最終段階でこれらの入出力整合回路と入出力ﾎﾟｰﾄ並びに段間の各整合を 3 段 1/4 波長ﾄﾗﾝｽを適用して行い、広帯域の MWLNA を達成する。

性能の良好な MWLNA の設計を達Fig.2

成するﾎﾟｲﾝﾄは、各段の入出力整合手順を正確に遂行し、共通要素としての多段 1/4 波長ﾄﾗﾝｽ整合法を旨く適用すること、更には MWLNA を構成する各回路要素を巧みにﾁｭｰﾆﾝｸﾞ［回路の最適化］して、平坦利得と低雑音を両立させる条件を丁寧に見出すことにある。
２．MWLNA の設計手順とその概要(1) 適用する増幅素子［HEMT］の等価回路(ﾃﾞﾊﾞｲｽ･ﾊﾟﾗﾒｰﾀ)を前報ﾚﾎﾟｰﾄと同様にして導き、定抵抗整合回路の適用に必要な近似等価回路を求める。次いで、この入力等価回路の定数に適用する定抵抗整合回路の定数を Excel 自動計算ｼｰﾄを使用して導出する。
(2) 前記の拡張基本ﾊﾟﾗﾒｰﾀから所要帯域の中心周波数より少し高めの周波数 fc＝32GHz に1おける、Γopt［NFmin を与える最適電源ｲﾝﾋﾟｰﾀﾞﾝｽ］と S22 を読み取る。Γopt の共役ｲﾝﾋﾟｰﾀﾞﾝｽであるΓopt＊並びに S22 に直列に、適切な電気長を有すFig.3る線路を付加して直列共振回路を夫々に形成する。
(3) 各直列共振回路と入出力ﾎﾟｰﾄ［信号源ｲﾝﾋﾟｰﾀﾞﾝｽ：Z0／負荷ｲﾝﾋﾟｰﾀﾞﾝｽ:ZL］
間を 3 段 1/4波長ﾄﾗﾝｽで広帯域整合すると同時に、前段の出力側 S22直列共振回路と上記の終段の入力側定抵抗整合回路間を同様に 3 段 1/4 波長ﾄﾗﾝｽで広域整合する。
(4) これらの 3 段 1/4 波長ﾄﾗﾝｽを使用した広帯域整合は Excel
自動計算ｼｰﾄに入端ｲﾝﾋﾟｰﾀﾞﾝ
ｽ Z0 と終端ｲﾝﾋﾟｰﾀﾞﾝｽ ZT を、Fig.4

適用条件に応じて入力することによって、1/4 波長ﾄﾗﾝｽの各段の特性ｲﾝﾋﾟｰﾀﾞﾝｽ Zj が求まる。
(5) 上記手順において導出された各回路、線路条件を用いて初段入力整合回路、段間整合回路および終段整合回Fig.5路を構成することによって、MWLNA の基本回路構成が定まる。
(6) この回路構成のままでは、増幅素子のｹﾞｲﾝ周波数特性の影響で、MWLNAのｹﾞｲﾝ特性が大きく傾斜［低域側高ｹﾞｲﾝ－高域側低ｹﾞｲﾝ］する。そこで終段ｱﾝﾌﾟの増幅素子の2出力端と出力整合回路の間にｹﾞｲﾝ調整用ｺﾝﾃﾞﾝｻ Cg を挿入して、通過帯域内のｹﾞｲﾝの傾きを緩和する。
３．MWLNA の具体的構成
3.1 基本回路の設計[A] 回路構成(1) 増幅素子は拡張基本ﾊﾟﾗﾒｰﾀを用意した NE321000[HEMT]を使用し、初段の入力整合回路にはΓopt＊直列共振回路と 3 段 1/4 波長ﾄﾗﾝｽを適用した。初段素子の出力ｲﾝﾋﾟｰﾀﾞﾝｽと終段素子の入力ｲﾝﾋﾟｰﾀﾞﾝｽの整合については、出力側に S22 直列共振回路、入力側には定抵抗整Fig.6合回路を適用して、その間の整合に 3 段 1/4 波長ﾄﾗﾝｽを適用した。また終段素子の出力側については、S22 直列共振回路と 3 段 1/4 波長ﾄﾗﾝｽを適用した。
(2) 終段素子の出力端に接続されている容量 Cg はｹﾞｲﾝ平坦化調整用の小容量ｺﾝﾃﾞﾝｻであり、SNAP のﾁｭｰﾆﾝｸﾞ機能を活用してその適正値を定めた。
(3) 当初、各線路の電気長を定める中心周波数 fc を、目標周波数帯域 20GHz－40GHz3の中央値 30GHz に設定して MWLNA の特性解析を行った結果、高域 40GHz 付近の NFが低域 20GHz 付近に比して相対的に大きくなることが判った。そこで、中心周波数を中央値から少し高い fc＝32GHz に設定し、そこで NFmin になるようにΓopt を選んだ結果、ｹﾞｲﾝおよび NF の双方が目標帯域の両端で均衡が取れるようになった。
[B]

ｱﾝﾌﾟの性能解析

本 回 路 の 性 能 を 2GHz －50GHz に亘って S ﾊﾟﾗﾒｰﾀ解析を行い、NF［雑音指数］を含めた S21［ｹﾞｲﾝ］、S11［入力反射特性］、S22［出力反射特性］の各特性は Fig,7の通りである。3dB 帯域は
約 21GHz－40GHz で、帯域内利得≧約 12dB、帯域内NF≦約 3dB、平坦部利得偏Fig.7

差≒約 2.5dB の良好な性能が得られた。
このとき、S ﾊﾟﾗﾒｰﾀは20 log で表示されるので、表示式に SQRT(NF[PT2])と入力して、NF を 10 log で示す必要がある。
3.2

ｱﾝﾌﾟ性能の最適化[A] 回路定数最適化の内容
Fig.8
ｱﾝﾌﾟ性能 の調整に適切な感度を有する、最適化対象定数を 10 箇所［赤色枠で囲った部分］設定した。

4

[B] 最適化の条件
期待性能を実現する周波数範囲としてBand A を 21GHz－40.45GHz［上限周波数の選定は最適化の性能に大きく影響する、この値を変化させて適切な周波数を見極めFig.9

ることも大切］に設定し、目標値をｹﾞｲﾝ S21 についてその大きさと偏差を定め、NF についても、同様にその大きさと偏差を定めた。このようにすると目標値の範囲を旨く絞り込める。さらに、10 箇所の最適化定数の初期値と下限値を、最適化ﾄﾗｲｱﾙの段階で適切なﾚﾝｼﾞを見出して、それに合わせて設定した。これらの上限値と下限値を広過ぎもせず、また狭過ぎもせず選定することは、目標値に照らして期待性能を上手に達成するために極めて重要である。
[C] 性能最適化の結果

Fig.10

最適化の最終検討
結果として、3dB 帯域 Bw ≒ 20GHz －41GHz、平坦部ｹﾞｲﾝ≧約 13dB、平坦部ｹﾞｲﾝ偏差≒1dB、帯域内 NF≦約 3dB を有する、優秀なﾐﾘ波
帯広帯域低雑音増
幅器：MWLNA の設計、ならびに最適化性能を達成することができた。

5

４．考 察(1) 定抵抗整合回路並びにΓopt* ［最小雑音指数を与える最適電源ｲﾝﾋﾟｰﾀﾞﾝｽΓopt の共役ｲﾝﾋﾟｰﾀﾞﾝｽ］の直列共振回路を、HEMT 入力回路に応用したﾐﾘ波帯の広帯域低雑音増幅器の設計手法を開発した。
(2) 上記両回路を適用した入力回路および S22 直列回路を適用した出力回路と、入出力ﾎﾟｰﾄ［電源ｲﾝﾋﾟｰﾀﾞﾝｽ／負荷ｲﾝﾋﾟｰﾀﾞﾝｽ］間のｲﾝﾋﾟｰﾀﾞﾝｽ整合、更には段間整合については、3 段の1/4 波長ﾄﾗﾝｽを使用してｱﾝﾌﾟ周波数領域の広帯域化を達成することができた。
(3) ﾗｲﾌﾞﾗﾘ記載の対象素子[NE321000]の S Parameter から導出したﾃﾞﾊﾞｲｽ･ﾊﾟﾗﾒｰﾀを、NoiseParameter 自動計算ｼｰﾄに適用して 50GHz に亘る高域の Noise Parameter を近似的に求め、ｵﾘｼﾞﾅﾙのﾊﾟﾗﾒｰﾀに組合せて、2GHz～50GHz に及ぶ拡張基本ﾊﾟﾗﾒｰﾀ
(Lib\SuperWideNE321000.jft ) を準備することができた。
(4) SNAP は DC からﾐﾘ波帯に及ぶ超広範囲な周波数において、安定且つ高速に回路設計ができる優秀な回路ｼﾐｭﾚｰﾀである。また設計者の意図を的確に反映する最適化、ﾁｭｰﾆﾝｸﾞ機能等によって、最良の性能を有する広帯域増幅器［例えば本報の MWLNA］等の設計を容易にしてくれる。
(5) 回路設計における有効なﾂｰﾙとして、ﾗｲﾌﾞﾗﾘに登録された対象素子のﾃﾞｰﾀ［S ﾊﾟﾗﾒｰﾀ］を即時に設計に便利な、各種ﾊﾟﾗﾒｰﾀ［Z／Y／ﾃﾞﾊﾞｲｽ（等価集中定数）］に変換できることは、高周波設計技術者にとって、誠に重宝である。

Fig.115. 参考
定抵抗整合回 路はその 定数を、素子の等価回路ｲﾝﾋﾟｰﾀﾞﾝｽに合わせて、適切に選ぶことによって、素子の入力ｲﾝﾋﾟｰﾀﾞﾝｽを周波数に影響されない定抵抗ｲﾝﾋﾟｰﾀﾞﾝ
ｽに変換する。この定抵抗整合回路はｱﾝﾌﾟやﾌｨﾙﾀ等の回路設計において誠に便利である。その関係式の変換と結果について簡単に Fig.11に纏めた。
－以上－
6