- SnapApp16 copyright©
MEL Inc. 2019

低雑音増幅器の設計手法
トランジスタ増幅器の雑音指数は、トランジスタの入力に接続されたソースインピーダンスの関数になります。一般に、このインピーダンスを示す反射係数はΓopt と呼ばれており、このインピーダンスに入力側のインピーダンス（ソースインピーダンス）を整合させることで、トランジスタ内部で発生する雑音量を最小にすることができます。しかし残念なことに、多くの場合このインピーダンスは、トランジスタの最大有能電力利得の得られるインピーダンスの値とは若干異なっており、このために電力整合を行うと雑音が最小にならず、また雑音整合を行うと、入力リターンロスが悪くなる、という厄介な問題が発生します。この問題を解決するた
めには、雑音整合と入力リターンロス整合を連立して考え設計する必要があります。この問題は、シリーズフィードバックテクニックを用いることで、ほぼ解決することができます。特にFET のＬＮＡの場合この手法が有効になります。

1.1. 電力整合点と雑音整合点
図 1 に例として、FHC30LG（HEMT）の場合の S11 の共役特性とΓopt 特性を示します。3GHzにおける特性に着目すると、S11 の共役点はマーカ１のようになり、Γopt はマーカ 2 のようになります。マーカの周りにある円は、それぞれゲインサークルと NF サークルを示しています。このトランジスタの場合、S11 の共役点とΓopt は図の如く離れており、NF サークルが2dB 円の近傍に S11 の共役点があることがわかります。

3GHz に お け る
S11 の共役点
3GHz におけるΓopt

FHC30LG の S11 の共役特性とΓ opt 特性

１-１-１電力整合のみを考慮した場合最大有能電力利得の設計式に準じて、電力整合だけを考慮した整合回路設計を行ってみると、
図 2(a)のような構成の回路を設計することができます。この回路のシミュレーションを行うと、図 2(b)のような特性となり、入出力特性は完全に整合していることがわかります。しかしながら、雑音指数は 2.1dB 程度あり、低雑音増幅器としては特性を満足していないと言えます。

(a)

(b)
図 2 電力整合のみを考慮した回路

１-１-２雑音整合のみを考慮した場合
今度は図 3(a)のように、3GHz において入力側をトランジスタのΓopt に整合させた回路を作成してみます。シミュレーション特性は図 3(b)のようになります。雑音指数は 0.32dB となり、トランジスタ単体の NFmin 値に一致します。しかしながら、リターンロスはわずか 2.85dBしかなく、電力整合は満足していないことがわかります。

2

(a)(b)図３

雑音整合のみを考慮した回路

1.2. ソースリアクタンスの装荷による特性の変化
前述のように、一般にトランジスタでは電力整合の最適点と雑音整合の最適点がずれていることから、そのままでは両者を同時に満足させる整合回路を設計することは、難しいものがあります。そこで、両者を同時に満足させる手法の一つとして、トランジスタにリアクタンスを装荷し、見かけ上のトランジスタの特性を電力整合の最適点と雑音整合の最適点が近づくように変更する方法があります。
図 4 はソースにリアクタンスを挿入した状態で S パラメータのシミュレーションを行っている回路です。このシミュレーション回路で、ソースリアクタンスを-200Ωから+200Ωまで可変した場合の、全体の S11 の共役値の変化と新しいΓopt の軌跡を調べてみます。図 4-b がその結果で、S11 の共役値はソースリアクタンスがない場合の値を起点として、負のリアクタンスを挿入すると時計方向に進み、正のリアクタンスを挿入すると反時計方向に移動することがわかります。また、この軌跡は円を描いていることも見て取れます。Γopt も同様に、負のリアクタンスに対しては右回りに移動し、正のリアクタンスに対しては左回りに動いていることがわかります。また、この軌跡も円を描いていることがわかります。参考のために、この回路の雑音指数もグラフ化してあります。この回路で雑音指数が最小になるのは、図 4-b のΓoptが最も 50Ωに近づいた位置になっています。これはソースインピーダンス（ポート 1 のインピーダンス）が 50Ωですから、当然の結果と言えるでしょう。

3(a)X＜ 0X=0

X=0

X＞0
X＞0

S11 の共役X＜0

この回路に於けるNF 最小位置Γopt

この回路に於けるNF 最小位置(ｂ)

ソースリアクタンス値に伴う S11 とΓopt の変化(C)

図 4 ソースリアクタンスの装荷特性

1.3. 電力整合回路設計
電力整合設計を行う場合、アプリケーションノート No.13 でも述べたように、トランジスタのΓs、ΓL に入出力のそれぞれのインピーダンスを整合させますが、この場合の条件としてK ファクタを 1 以上にする必要があります。このためソースリアクタンスを装荷する前にトランジスタのどこかの位置にロス分（抵抗）を挿入し、この条件を満足させます。抵抗の挿入位置は、図 5 のような 3 箇所がよく用いられます。この 3 つの挿入位置について、電力利得と雑音指数の両方の点から検討を行ってみます。

(a)(b)

4(c)

図5

(a)

(ｂ)

(ｃ)

図65抵抗挿入位置(a)ゲート、グランド間(b)ゲート、ドレイン間(c)ドレイン、出力間最大有能電力利得[dB]

最小雑音指数[dB]

16.213.6
16.22.541.580.46

表1
図 6 はそれぞれの抵抗挿入位置において、K ファクタが 1.2 となる抵抗値を求め、その抵抗値での最大有能電力利得と最小雑音指数をシミュレーションしたものです。表 1 に比較を示します。(a)と(c)は利得はほぼ同じですが、雑音指数は(c)の方が格段によくなっています。(b)においては、利得、雑音指数共に(a)と(c)の間にあります。最終回路ではソースリアクタンスの装荷によって利得は減少しますので、利得は大きく雑音指数が小さい(c)の構成が最適になります。パワーアンプの場合は、(c)の抵抗挿入位置は問題になりますが、低雑音増幅器の場合、ドレイン電流は比較的小さいため(C)のようにドレインに直列に挿入しても大きな電力損失にはなりませんので、雑音指数が最も小さくなる(c)の位置に挿入するのが最良であると考えられます。ちなみに、(b)では利得が下がる代わりに広帯域化が期待できます。

１-１-３ソースリアクタンス値の選定
雑音整合と電力整合を共に成り立たせるには、最大有能電力利得の得られる入力反射の共役値（以後Γs*と呼ぶ）とΓopt が等しくする（もしくは十分近づける）必要があります。Γs*はS11 の密接な関数ですので、ソースにリアクタンスを装荷することで、S11 と共にΓs*も動きます。したがって、これらの値が最も近づくリアクタンスの値を、前述 1-2 項の原理を用いて探します。リアクタンスの値を考える前に、最大有能電力利得について検討します。最大有能電力利得を得るためには、1-3 項で説明したように、K ファクターが 1 以上で成立しますから、１以上になるように回路を調整する必要があります。1-3 項での検討結果を利用して、図 6（ｃ）の構成を用い、ドレインに 50Ωの前後の抵抗を挿入することを検討します。K ファクターの値はソースリアクタンス値によっても変化しますので、ドレインに挿入する抵抗とソースリアクタンス値の関連を調べてみます。図 7 は Rd 値 40Ω、55Ω、70Ωにおいてソースリアクタンスの値を-2Ω~67Ωまでスイープした場合のΓopt、Γs、K ファクタの変化をグラフ化したものです。スミスチャート上の軌跡は、Γs の共役値とΓopt をプロットしたもので、ソースリアクタンスの増減に伴いΓs*がΓopt に近づいてくる様子が覗えます。マーカはそれぞれのRd 値における最小距離となる位置を示したものです。右側のグラフは、左軸に K ファクタ、右軸にΓs*とΓopt の複素平面上の距離を示しています。K ファクタもソースリアクタンスの値に依存し変化していることがわかります。この結果から、Γs*-Γopt 間の距離と K ファクタを考慮しながら、Rd およびソースリアクタンスの値を決定します。今回は以下の値を採用します。

Rd  55
X  33

6マーカ

Rd[Ohm]

最小距離[1]，[2]400.084[3]，[4]55

0.067[5]，[6]700.055Γs*Γopt

矢印 は リ ア ク タン ス の 増 加 方向 を 示

図 7 ソースリアクタンスの増減によるΓs*とΓopt の軌跡

1.4. 最終設計
Rd=55Ω、ソースリアクタンス X=33Ωに設定し S パラメータを計算します。その S パラメー
タを基にして、アプリケーションノート No.13 で紹介した最大有能電力利得の式を用いて、整合回路の反射係数を計算します。その値より必要な入出力のインピーダンスをそれぞれ計算
すると、次のようになります。

Zs  34.122  j 72.663[]ZL  160.0  j 211.57[]
この値を基に整合回路を設計します。図 8-a はΓ型で整合回路を設計した例で、図 8-b はその特性を示しています。設計周波数 3GHz において、入出力整合は理想的な値を示しており、雑音指数も 0.46dB(@3GHz)とかなり低く押さえられていることがわかります。このように、FET のソースへの直列帰還リアクタンスの挿入により、雑音整合と電力整合を十分満足できるレベルで両立させることができます。
ここで紹介した設計手法では、回路のΓopt やΓs を何度も計算する必要がありますので、これらの値を計算できるシミュレータを用いる必要があります。S-NAP/Design の雑音整合設計は、ここでご紹介したアルゴリズムに基づいて自動的に最終回路までの設計を行うことができます。さらに、ソースリアクタンス挿入に基づいた設計後、リターンロスを緩和し、NF をより低くする簡易オプティマイザーが内蔵されており、容易にさらなる最適値に追い込むことができるようになっています。

7

(a)

最終的な回路構成

＠3Ghz
利得：10.23ｄB
雑音指数：0.455ｄB(ｂ) S パラメータ特性と雑音指数

図 8 最終回路とその特性（※このシミュレーションには 2005 年発売予定の次期バージョンを用いていますが、現行バージョンでも同様のシミュレーションが可能です。
）

8