電気学会論文誌●（●●●●●●●部門誌）
IEEJ Transactions on ●●●●●●●●●●●●●●●
Vol.●● No.● pp.●-●●
DOI: ●.●●/ieejeiss.●●.●

消さないでください

論文誌テンプレート Ver.2013.06.18
論文

セミオープンループ制御による単相連系インバータの外乱抑圧特性向上法
学生員
正

員

西川 滉大＊

員

日下

佳祐＊

上級会員

伊東

淳一＊a)

正

渡辺 大貴＊

Improvement Method of Disturbance Suppression for Single-Phase Grid-Tied Inverter
Using Semi-Open-Loop Control
Kodai Nishikawa＊, Student Member, Keisuke Kusaka＊, Member,
Hiroki Watanabe＊, Member, Jun-ichi Itoh＊a), Senior Member（20XX 年●月●日受付，20XX 年●月●日再受付）

This paper presents a semi-open-loop control for a single-phase grid-tied inverter with voltage control. To improve
the output current distortion, a disturbance observer, including an inductance value greater than the grid-tied
inductance, is applied to semi-open-loop control. Using the proposed method, the inverter output current total
harmonic distortion (THD) is reduced by 76% with the grid-connected operation compared to the open-loop control.
Moreover, the THD of the inverter output voltage is reduced by up to 57% with the stand-alone operation for a dioderectifier load.
キーワード：系統連系インバータ，単相インバータ，セミオープンループ制御

Keywords：grid-connected inverter, single-phase inverter, semi-open-loop control

1.

きる。特に電圧制御を用いる GFM(Grid-Forming Inverter)ではじめには，系統連系時と自立運転時に同一の制御系を適用するこ

近年，再生可能エネルギーの導入拡大により太陽光発電とで，停電時に系統連系と自立運転との間で無瞬断切替がや風力発電に適用される系統連系インバータの利用が拡大可能となる(4)–(6)。

している。一方で，系統の電源構成において同期発電機が一方，系統連系インバータでは用途によって高パワー密占める割合が低下することにより，これまで同期発電機が度化(7)が要求されており，連系インダクタの小型化が課題と供給していた系統慣性が低下する。系統慣性が低下すると，なっている(8)–(9)。連系インダクタの小型化手法として，高速電力の需給バランスが崩れた場合に系統周波数の変動が増

スイッチングが可能な SiC や GaN を用いて高周波化し，同加するため再生可能エネルギーのさらなる導入拡大におけ一の電流リプルを保ったまま連系インダクタを小さくできる課題となっている。上記の課題の解決策として，仮想同る。しかし，連系インダクタを小さくすると電流制御器の期発電機(Virtual Synchronous Generator: VSG)制御が研究さ

外乱抑圧特性を低下させることから，系統連系時にはインれている(1)–(3)。VSG 制御ではインバータに対してエネルギ

バータ出力電流歪み率(Total Harmonic Distortion: THD)の悪ー蓄積要素を持たせることで，制御的に同期発電機の慣性化，自立運転時には負荷電圧 THD の悪化が問題となる。制を持たせることができ，系統慣性低下を抑制することがで御器の外乱抑圧特性を向上させる手法として，PI 制御器または PR 制御器を用いた制御応答の高速化がある。しかし，

a) Correspondence to: Jun-ichi Itoh. E-mail:itoh@vos.nagaokaut.ac.jp＊
長岡技術科学大学〒974-2188 新潟県長岡市上富岡町 1603-1
Nagaoka University of Technology
1603-1, Kamitomioka, Nagaoka, Niigata 9402188, Japan© 200● The Institute of Electrical Engineers of Japan.

制御応答の高速化は検出遅延時間やサンプリング周波数，
スイッチング周波数によって制限される。PI 制御器や PR 制
御器を用いない外乱抑圧特性の向上法として，スライディ
ングモード制御(Sliding Mode Control: SMC)がある(10)。SMC
1

準開ループ制御の外乱抑圧特性向上法（西川滉大，他）

では連系時と自立時に同一の制御系を用いることが可能でvgridあり，連系インダクタを小さくした場合でも定常時での外L

Lf

乱抑圧特性を維持することができる。しかし，SMC は系統
Vdc

連系時に電流制御を行うため GFM へ適用できない。
つまり，

iload
Load
vload

Cf

vconv

高パワー密度化を達成するために連系インダクタンスを小さくするには，電圧制御による系統連系が可能な外乱抑圧特性向上法が必要となる。

Fig. 1. Inverter circuit configuration.
Vconv

本論文では，小さい連系インダクタでも連系時の電流または自立時の電圧の低ひずみを実現できる仮想インダクタ

VLdンスによるセミオープンループ制御を提案する。セミオー

Vgrid
Fig. 2. Phasor diagram of voltage control grid-connection.

プンループ制御は，オープンループ制御に外乱オブザーバ(Disturbance OBserber: DOB)を付加した制御法である。セミControllerv * 1+ convVdc+

vconv**

オープンループ制御では，フィルタのインピーダンスが小さいことに着目し，オープンループ制御と同様に出力電圧

CircuitVdc

vconv

Fig. 3(b)iLffSWTde adVdc sign(vconv**)(a) Block diagram of a dead-time compensation.

の目標値制御を行わず，外乱抑圧については外乱オブザー
バにより補償を行う。そのため，PI 制御器や PR 制御器を用

vgrid

いずに出力電圧を制御できる。系統連系時，電流制御系を

vdis
vconv +-

持たない電圧制御による系統連系では出力電流は連系インダクタ電圧により決定される。しかし，従来のセミオープ+ -vL 1 iL+ - iCf 1
sL
iL_det sCf

vCf(Fig.7)ンループ制御では連系時も連系インダクタ電圧を外乱とし

vLf
+ -

1 iLf
vCf_de t sLf(Fig.4,6,7)(b) Block diagram of a LCL filter with a power grid.
Fig. 3. Block diagram of open-loop control.

て補償してしまう (11)。そのため，系統連系時に出力電力を制御することが困難となる場合がある。そこで，提案法でPout =

はセミオープンループ制御でも系統連系を実現するために出力電流を外乱として扱うことで電圧制御による系統連系を容易にする。また，DOB に使用するノミナルモデルの連

Qout =

系インダクタンスを実際よりも意図的に大きな値とするこVconv Vgrid sin d .................................................. (2)2 L

Vconv Vgrid cos d − Vgrid2 L2.................................... (3)とにより，仮想的に連系インダクタンスを増加できる。こ(2), (3)式より，電圧制御での系統連系ではインバータ出力れにより，系統電圧歪みや系統位相検出誤差による出力電電圧振幅 Vconv, および位相差dを制御することで所望の出力流への外乱抑圧特性を向上できる。以上を 5 kW 試作機によ

電力 Pout を得ることができる。また，(1)式より連系インダり提案法を適用した系統連系および自立運転について検証

クタンス L が小さいと，系統電圧変動，インバータ出力外する。

乱や系統位相誤差によって出力電力が大きく変動する。

2.

図 3 にオープンループ制御時のブロック線図を示す。オインバータの電圧制御による系統連系

ープンループ制御による電圧制御では，電流制御系を持つ

図 1 に LCL フィルタを適用した単相系統連系インバータ

フィードバック制御に対してスイッチング周波数や電流検の回路図を示す。本論文ではフルブリッジ単相 2 レベルイ

出遅れに由来する制御帯域の制限が無い利点がある。一方

ンバータ構成で検討する。

で，フィードバックループがないためデッドタイムをはじ

図 2 に電圧制御による系統連系時のフェーザ図を示す。

めとする電圧誤差の外乱抑圧特性が低い。そこで図 3(a)に示

ここでは，フィルタインダクタンス Lf，フィルタキャパシ

すオープンループ制御では，図 3(b)に示されているインバー

タンス Cf からなる LC フィルタのカットオフ周波数が系統

タ出力電圧外乱 vdis の主要因であるデッドタイム誤差電圧の周波数より十分高いとして連系インダクタンス L の影響の補償を行う。しかし，系統電圧擾乱や電流ゼロクロス付近

みを考慮したフェーザ図で説明する。インバータ出力電圧．
．
．
を Vconv，系統電圧を Vgrid，連系インダクタ電圧を VL とするでのスイッチングリプルによるデッドタイム誤差電圧変動については補償が困難であるため，出力電流歪みを抑制す
るには連系インダクタンスを大きくする必要がある。

と，出力電流は(1)式となる。

IL =

(

Vconv sin d − j Vconv cos d − Vgrid

L) ..................... (1)3.

セミオープンループ制御〈3･1〉 セミオープンループ制御による自立運転

ここで， d は系統電圧位相 grid とインバータ出力電圧位相

図4 にこれまで著者らが提案しているセミオープンループ制

conv の位相差， は系統角周波数である。系統の有効電力

御(11)のブロック線図を示す。なお，文献(11)では小型 LC フ

Pout と無効電力 Qout はそれぞれ(2), (3)式となる。

ィルタを用いた自立運転を対象としており，系統連系は考慮されていない。従来のセミオープンループ制御での DOB
2

IEEJ Trans. ●●, Vol.●●, No.●, ●●●準開ループ制御の外乱抑圧特性向上法（西川滉大，他）

による推定外乱 vˆdis を(4)式に示す。
^

v dis =

Cs + Cvconv* −Cs + Cvconv**

Controller
vconv*
1Vdc++
vˆ disCircuitiLf
vconv
Fig. 3(b)Vdc

cvCf _ det ................................. (4)s+cvCf_de t
cs+cFig. 4. Block diagram of the conventional semi-open-loop control.
+-

ここでC は DOB のカットオフ角周波数，vconv*はオープンル
ープ電圧指令値 vconv**に対して外乱補償後の電圧指令値，
vCf_det はフィルタキャパシタ電圧 vCf の検出値である。

+ -

図 5 に自立運転において負荷電圧 vload を基準として図 3(b)vLを整理したブロック線図を示す。図 5 より，負荷電圧に対する外乱はフィルタインダクタ電圧 vLf とフィルタキャパシ

vdis

タ電圧 vCf となる。

vconv

iL

1
sL
vLf

+

+

vCf

+

1
sLf

iCf 1 vCf
sCf

+

iLf

-

図 6 に自立運転における文献(11)での従来のセミオープン

vCf_de t

iLf_det(Fig.4,6,7)(Fig.6,7)

Fig. 5. Block diagram of a LCL filter for a load voltage.
Controller
Circuitvload
vconv** vconv*
vconv
+
1
Fig. 7Vdc
V+dc
vˆ disc
c vCf_de t
s+c
s+c
iLf_detvˆ Lf c+- + sLf
s+cFig. 6. Block diagram of the conventional semi-open loop control
with the filter inductor voltage compensation.
Controller
CircuitiLf
vconv** vconv*
vconv
+
1
Fig. 3(b)
Vdc
V
+
dc
vˆ disc
c vCf_de t
s+c
s+c
iLf_det+ - + - vˆLf
c
1-k
sLf
+
s+

c
vˆ L
iL_detcs(L+Lvirtual)k
s+

を追加したブロック線図を示す。従来法では LC フィルタを対象としていたため，フィルタインダクタ電圧による外乱補償を追加することで LCL フィルタに対応している。従来法にフィルタインダクタ電圧補償を追加した手法での DOB
による外乱推定値 vˆdis は以下のようになる。
^

Cs + Cvconv* −Cs + CvCf _ det +Cs + CsL f iLf _ det ....

........................................................................................... (5)
ここで，iLf_det はフィルタインダクタ電流 iLf の検出値である。
(5)式より，図 6 に示す手法ではフィルタインダクタ電圧とフィルタキャパシタ電圧を外乱として補償していることがわかる。よって，セミオープンループ制御では自立運転において出力電流歪みを抑制することができる。
〈3･2〉 セミオープンループ制御による系統連系c

従Fig. 7. Block diagram of the proposed semi-open-loop control.

来のセミオープンループ制御ではフィルタキャパシタ電圧

ンダクタンス電圧を外乱として補償することにより，等価と電圧指令値の差を外乱として補償する構成となってお的に連系インダクタンス L が小さく見えることが問題であり，デッドタイム誤差等の出力電圧外乱による負荷電圧歪った。そのため，系統連系ではインバータ出力電圧外乱 vdis

みを低減できる。その一方で，このまま系統連系を行うとのみ外乱として補償し，その上で仮想インダクタンスを用

連系インダクタ電圧が外乱として補償されて等価的にゼロいる手法について提案する。提案法での k を 1 とした際のに近づくため，単なるオープンループ制御よりも系統電圧

DOB による外乱推定値は(6)式となる。

外乱への外乱抑圧特性が低下する。これによって，安定し^v dis =た連系が困難となるため，系統連系の実現には外乱抑圧特性の向上が必要となる。

4.

-

vload

ループ制御(図 4)にフィルタインダクタ電圧による外乱補償

v dis =+

Cs + Cvconv* −Cs + CvCf _ det −sC( L + Lvirtual ) iL _ dets + C............................................................................................... (6)
ここで iL_det は連系インダクタ電流 iL の検出値，Lvirtual は DOB

系統連系を実現する仮想インダクタンス適用
セミオープンループ制御の提案

内での連系インダクタンスのノミナル値と実際の連系インダクタンス L との差分となる仮想インダクタンスである。

〈4･1〉仮想インダクタンス適用セミオープンループ制御

仮想インダクタンスを用いた場合，DOB 内での連系インダ

図 7 に提案する仮想インダクタンスを適用したセミオープ

クタンスが Lvirtual 分だけ大きく設計され，連系インダクタ電

ンループ制御のブロック線図を示す。提案法では，図 6 に圧の推定値は実際の電圧よりも大きくなり，インバータ出

示す自立運転時でのセミオープンループ制御に系統連系時

力電圧は実電圧と推定値との差分だけ低下する。この差分の仮想インダクタンスを増加させるオブザーバを追加した

電圧は系統から見ると，連系インダクタによる電圧降下と構成となっている。そのため，自立運転時と系統連系時の見なせるため，仮想的に連系インダクタンスを増加させる

それぞれに適したセミオープンループ制御を行う。ここで，ことができる。ただし，連系インダクタンスを増加させる

提案法での k は自立運転と連系運転とを連続的に切り替えことのできる範囲は DOB のカットオフ周波数C で制限さるための比例ゲインであり，0 から 1 の値に設定する。

れる。系統電圧外乱による系統電流歪み量は連系インダク〈4･2〉 提案法による系統連系

従来法では，連系イ
3

IEEJ Trans. ●●, Vol.●●, No.●, ●●●準開ループ制御の外乱抑圧特性向上法（西川滉大，他）

タを大きくすることで低減できるため，仮想インダクタン

Table 1 Analysis condition.

スを用いることで外乱抑圧特性を向上できる。一方，大きGrid-tied inductance (%Z)

な仮想インダクタンスは検出電流に対する出力電圧へのゲ*L

1 mH(3.9%)

インを増加させるため，検出遅延や検出誤差による影響がFilter inductance (%Z)*

Lf170 H(0.7%)増加する。そのため，適用する仮想インダクタンスの大きFilter capacitance (%Y)*

Cf

8 F(2.0%)

Grid frequency

f grid50 Hz

Cutoff fre. of DOB

fC

500 Hzさは検出外乱による電流 THD 増加が生じない範囲で設定する必要がある。
〈4･3〉
外乱抑圧特性表 1 に周波数特性解析条件を示す。

周波数特性は図 7 に示す提案制御法による伝達関数に基づ*Rated power: 5 kW, Grid voltage: 200 VRMS

いて理論的に解析する。ここでは，系統連系時(k=1)におけ

fgrid: 50 Hz

る仮想インダクタンスを用いたセミオープンループ制御を150適用した場合について，インバータ出力電圧外乱 vdis から出

100

力電流 iLf までのゲイン特性，
およびインバータ出力電圧 vconv
Magnitude [dB]と系統電圧 vgrid との電位差v による出力電流 iLf までのゲイン特性を解析する。また，電位差v は以下で与えられる。
v = vconv − v grid ............................................................ (7)
図 8(a)にインバータ出力電圧外乱 vdis から出力電流 iLf へのゲイン特性を示す。図 8(a)より，提案法で用いる DOB では

L: 1 mH(Without DOB)50

L: 1 mH
Lvi rtu al : 0 H

0-50

L: 1 mH
Lvi rtual : 1 mH

L: 1 mH
Lvi rtual : 2 mH

L: 1 mH
Lvi rtual : 9 mH

L: 1 mH
Lvi rtual : 4 mH

-100

カットオフ周波数以下で出力電圧外乱による出力電流への影響を低減できることが確認できる。また仮想インダクタ

-150
101

ンスを増加させた場合のゲイン特性は，増加量に応じてゲインが低下することが確認できる。これは，仮想インダク
タンスの増加により外乱抑圧特性が向上できることを示150す。
図 8(b)に電位差v から出力電流 iLf へのゲイン特性を示

102

103
104
Frequency [Hz](a) Inverter output voltage disturbance characteristics.
fgrid: 50 Hz fC: 500 Hz

105

100
Magnitude [dB]す。図 8(b)より提案法では仮想インダクタンスの適用によって，DOB のカットオフ周波数以下で系統電圧外乱に対する
外乱抑圧特性を向上させていることが確認できる。また連系インダクタンスの 9 倍(9 mH)の仮想インダクタンスを適用した場合のゲイン特性は，連系インダクタンスを 10 倍(10mH)した際のゲイン特性と一致することから，DOB により

L: 1 mH(Without DOB)
L: 1 mH
Lvi rtu al : 0 H

50

-50

L: 1 mH
Lvi rtu al : 2 mH

L: 1 mH
Lvi rtual : 4 mH

-100
-150
101

提案法を適用した無瞬断切替動作

L: 1 mH
Lvi rtual : 1 mH0
L: 1 mH
Lvi rtual : 9 mH
L: 5 mH(Without DOB)
L: 10 mH(Without DOB)

連系インダクタンスを仮想的に増加できることがわかる。

5.

fC: 500 Hz

102

103
104
105
Frequency [Hz](b) Inverter output current characteristics.
Fig. 8. Comparison of gain characteristics of open-loop, conventional
and proposed semi-open-loop control without virtual inductance.

図 9 に系統連系時の電力制御器のブロック線図を示す。
ここで，Pcommand は有効電力指令，Qcommand は無効電力指令，

rated は商用電源角周波数，サーカムフレックス^は制御器内

め，計算に必要となる系統電圧振幅値 Vgrid は，中心周波数での演算値であることを示す。提案するセミオープンルー

を商用各周波数としたバンドパスフィルタ(Band-Pass Filter:

プ制御では，電圧制御による系統連系を行っているため，BPF)である BPF1 および商用各周波数の 2 倍とした BPF2 を系統への接続および解列を電圧制御系のみで実現する。そ使用し取得する。また，系統電流実効値 Igrid も同様に取得すのため，従来の電圧制御・電流制御の切替とは異なり電流ることで，任意の系統電流時に系統から解列する。系統へ

制御系を持たず，系統運転と自立運転時で切替の際に制御の接続および解列による系統連系と自立運転の切替に応じ器の過渡現象が発生することはない。系統連系時の有効電て 電 圧 制 御 系 は VSG 制 御 (Smode:1) と 定 電 圧 定 周 波 数

力制御には動揺方程式ベースの VSG 制御(4)を，無効電力制(Constant Voltage Constant Frequency: CVCF)制御(Smode:2)，同

御には Q-V ドループ(4)を適用している。VSG 制御では有効

期投入(Smode:3)との間で切替が必要となる。そのため，これ電力をフィードバックし，出力角周波数を分だけ加減速

らの制御は出力角周波数conv を用いて切替を行う。出力電することで位相差dを変化させ有効電力の制御を行う。Q-V

圧位相conv は出力角周波数conv の積分値であるため，出力ドループでは無効電力をフィードバックし，出力電圧振幅

角周波数conv が切替によりステップ状に変化した場合でもVconv を変化させ無効電力がゼロとなるように制御を行う。

出力電圧位相conv は連続となる。これにより位相の瞬間的なフィードバックする電力は(2),(3)式によって計算されるた
4

IEEJ Trans. ●●, Vol.●●, No.●, ●●●準開ループ制御の外乱抑圧特性向上法（西川滉大，他）

Q-V droop control

Qcommand :
0 var

+

KQ

Qˆ out

Pˆout

vconv

̂

1
+

rated2(50 Hz)3s

12 ( L + Lvirtual + L f )÷×Inverter

Vdc

L

Sin
table

iL
vCf

dˆ + -ˆgrid

Cf

Lf

PLL

2

÷
×

2 ( L + Lvirtual + L f )PWM
Generetor

÷DOBconv 1  conv

VˆgridQˆ out

+
+

table

1

Semi-openloop control

Smode

 +

sin dˆ Sin

Active power
calculation(Eq. 2)**Mode switching

1
Js

-

Vconv

200 2 V

D
+ -

1, 3
2

VSG control

Pcommand

Vdc

Smode

Vˆgrid ++Square root
table

Vconv

iLf

-

100 Hz

50 Hz

BPF2

BPF1

Load
igrid

+

MC
Grid voltage amplitude acquisition+cos dˆ Cos

-

table

Iˆgrid2

Reactive power calculation (Eq. 3)

Square root
table

-

100 Hz

50 Hz

BPF2

BPF1

v grid+Grid current amplitude acquisition

Fig. 9. Block diagram of the output power control of the grid-tied inverter with the VSG control, the Q-V droop control and the semi-open-loop control.

変動による出力電圧変動を抑制でき，電圧を負荷へ連続的

Table 2 Experimental conditions.

に出力する無瞬断切替動作を実現する。また提案法では，

Output power

P out

5 kW

DC link voltage

V dc

330 V

Grid voltage RM S

V grid_RMS

200 V

Grid-tied inductance (%Z)

L

1 mH(3.9%)

Filter inductance (%Z)

Lf170 H(0.7%)

Filter capacitance (%Y)

Cf

8 F(2.0%)

Virtual inductance (%Z)

L virtual

2 mH(7.9%)

Grid frequency

f grid50 Hz

Cutoff fre. of DOB

fC

500 HzSwitching frequency

f SW

10 kHzおよび解列するタイミングと同期させて k を変化させるこ

Sampring frequency

fs

20 kHzとは動作遅延等によって困難となる。また k のステップ状のDamping factor of BEF



0.05

Dead time

T dead3 s

では k の変化は 0 から 1 の間でのランプ状としている。ここDamping coefficientD

0.048 J/rad

で，k を変化させるタイミングについては系統連系と自立運

Vertual Inertia

J

0.055 kgm2

転の切替における自立運転時に変化の大部分が終了するよ

Q -V droop gain

KQ

0.1 V/var

電圧制御系だけでなく k の値によって系統連系および自立運転用の DOB へ切替を行う。図 7 にて示した提案するセミオープンループ制御での DOB による外乱推定値は(8)式となる。

s (1 − k )CCvconv* −vCf _ det + C
L f iLf _ dets + Cs + Cs + C.
skC−( L + Lvirtual ) iL _ dets + C^v dis =........................................................................................... (8)(5),(6)式との比較より，k は 1 または 0 とすることで系統連系と自立運転についてそれぞれセミオープンループ制御を切り替える。ただし，実際に連系インバータが系統と接続

変化は，出力電圧を k と同様にステップ状に変化させるため
無瞬断切替の妨げとなる。これらに対応するため，提案法

うに決定する。これは，系統連系中に k が大きく変化すると，(8)式より連系インダクタンスが変化しているような動作を

仮想インダクタンスは検出遅延や検出誤差により出力電流

DOB が行い，(1),(2)式に示す連系インバータの出力電力が大THD の大きな増加が生じない値として連系インダクタ(1

きく変動するためである。なお，自立運転中に k のミスマッmH)の 2 倍に設定した。VSG 制御の仮想イナーシャ J およチがあっても切替期間中に電流ひずみが発生するだけであび制動係数 D は容量が 5 kW 程度の同期電動機を参考に決定

り，過電流によるトリップや大きなステップ状の変化が生し，Q-V ドループの比例ゲイン KQ は定格動作時の無効電力

じることはない。

が定格電力の 1%以下となる条件を満たすよう決定した。

6.

実機検証では，図 3 に示す VSG 制御でよく用いられてい実機検証

るオープンループ制御と提案法とで比較を行う。比較時の表 2 に実験条件を示す。DOB のカットオフ周波数は LCL

提案法の k は 0 か 1 とし，系統連系および自立運転での比較

フィルタの共振周波数に対して 1/2 以下に設定した。また，を行う。また提案法による系統連系と自立運転との切替動作を確認する。
5

IEEJ Trans. ●●, Vol.●●, No.●, ●●●準開ループ制御の外乱抑圧特性向上法（西川滉大，他）〈6･1〉系統連系

図 10 にオープンループ制御および提Grid voltage, vgrid [200 V/div]

案法(k=1)による系統連系結果を示す。図 10(a)に示すオープ
ンループ制御では出力電流 THD は 18.2%である。出力電流0Vに生じている電流歪みは，主にデッドタイム誤差による出

THD: 1.57%

力電圧外乱により生じていると考えられる。また，オープ

Grid current, iLfil [20 A/div]

ンループ制御では連系インダクタンスが小さいことによる
低い外乱抑圧特性により，出力電圧外乱による電流歪みを0A

十分に抑圧できていないため，出力電流 THD が 18.2%であTHD: 18.15%

ったと考えられる。一方，図 10(b)に示す連系インダクタ(15 ms/divmH)の 2 倍の仮想インダクタンスを用いた提案法では出力(a) Open-loop control at 0.94p.u.
Grid voltage, vgrid [200 V/div]

電流 THD が 4.34%であり，オープンループ制御に比べて電流高調波を 76%低減している。提案法では，仮想インダク
タンスを適用することにより出力電圧外乱に対する外乱抑

0V
THD: 1.51%

圧特性を向上できる。これによって，オープンループ制御と同一の連系インダクタンスでも電流高調波を低減するこ

Grid current, iLfil [20 A/div]とができたと考えられる。
図 11 にオープンループ制御と仮想インダクタンスを変化0Aさせた際の提案法(k=1)による出力電流 THD 特性を示す。オTHD: 4.34%

ープンループ制御と提案法における仮想インダクタンス 0

5 ms/div

H 時の結果を比較すると，0.3p.u.未満の軽負荷ではオープン(b) Proposed semi-open-loop control at 0.93p.u.
Fig. 10. Grid-connected operation waveforms.

ループ制御の方が出力電流 THD は軽減されている一方，重35

オープンループ制御では補償電圧が直流電圧とスイッチン

30Grid current THD [%]負荷領域では提案法により出力電流 THD を低減している。
グ周波数，デッドタイム時間による一定値であるのに対して，提案法では出力電圧外乱を推定している。そのため，提案法ではオープンループ制御におけるデッドタイム補償
誤差やデッドタイム以外に起因する出力電圧外乱を補償することができるため出力電流 THD を低減したと考えられる。ただし，提案法で補償できる出力電圧外乱は DOB のカ

Lvirtual:
Lvi rtual : 00HH

Lvi rtual : 11mH
Lvirtual:mH

Lvi rtu al : 23mH
Lvirtual:mH

Open-loop control
Open-loop

25
20
15

10
5

0
0

ットオフ周波数で制限されるため，出力電流の基本波振幅

0.2

0.4

0.6

0.8

1

Output Power, Pout [p.u.]
Fig. 11. Output current THD characteristics vs. output powerが小さい軽負荷では提案法で補償できない外乱高次成分により出力電流 THD が悪化したと考えられる。また，仮想イ

1

Output Power, Pout [p.u.]

ンダクタンスを変化させた提案法による結果を比較すると，仮想インダクタンスを大きくすることによって全負荷領域で電流 THD を低減している。提案法では仮想インダク
タンスを増加させることによって出力電圧外乱に対する外乱抑圧特性を向上させることが可能であるため，より大きい仮想インダクタンスにおいて電流 THD の改善が生じたと考えられる。

0.8
0.6
Lvi rtual : 00 H
Lvirtual:H

0.4

Lvi rtual : 11mH
Lvirtual:mH

Lvi rtual : 23mH
Lvirtual:mH

0.2

Open-loop
Open-loop control00

図 12 に，オープンループ制御と仮想インダクタンスを変

0.05

0.1

0.15

0.2

Phase difference, d [rad.]Fig. 12. Output power characteristics vs. phase difference d.

化させた際の提案法(k=1)による出力有効電力-位相差特性を示す。オープンループ制御と提案法の結果を比較すると，スを変化させた提案法による結果を出力電力の傾きについ提案法では位相差 dに対する出力電力変化が直線状の比例て直線近似により比較すると，仮想インダクタンス 0 H に特性となっているのに対して，オープンループ制御では曲

対して，1 mH では 0.50 倍，2 mH では 0.35 倍である。ここ

線状である。(2)式に示す有効電力式では，位相差dが 1 よりで，連系インダクタンスと仮想インダクタンスの和の比率十分小さい領域では sindをdと近似できるため，有効電力がが順に 1:2:3 であることと比較すると，出力電力の傾きはイ

位相差 dに対して比例特性を近似的に得られることが示さ

ンダクタンスの和に対して反比例特性が得られている。(2)れている。そのため，オープンループ制御での曲線状の非式では，連系インダクタンス L に対して反比例特性を得ら

線形特性は，出力電圧外乱を十分に抑圧できていないことれることが示されていることから，提案法による仮想イン

による影響であると考えられる。また，仮想インダクタン
6

IEEJ Trans. ●●, Vol.●●, No.●, ●●●準開ループ制御の外乱抑圧特性向上法（西川滉大，他）

ダクタンスの増加は連系インダクタンスの増加と同様の特Pout_D_rec: 2.07 kW性が得られることがわかる。
〈6･2〉自立運転

図 13 に非線形負荷として使用したキLD_rec
1.5 mHャパシタインプット型ダイオード整流回路および非線形負荷を適用した際の自立運転結果を示す。ダイオード整流回

iload

路の回路パラメータは負荷電流おいてピーク値と実効値のRLoad_rec
35 W

+

vload

比率であるクレストファクタ(Crest factor: CF)をもとに決定

CLoad_rec
1 mFする。本稿では，ダイオード整流回路へ正弦波電圧印加時に負荷電流 iload のクレストファクタ(Crest Factor: CF)が 2.4
から 2.5 となり，系統電圧印加時の負荷電流最大値が系統連(a) Circuit configuration of a diode rectifier.

系時の系統電流最大値と同等となるようにダイオード整流

Load voltage, vload [200 V/div]

回路のフィルタインダクタンス LD_rec，負荷キャパシタンス
Cload_rec ，負荷抵抗 Rload_rec ，を設定した。また，定格電力

0V

Pout_D_rec は 2.07 kW である。図 13(b)のオープンループ制御

THD: 9.25%では負荷電圧 THD が 9.25%であるが，図 13(c)の提案法(k=0)

Load current, iLoad [20 A/div]

では負荷電圧 THD が 4.84%であり，電圧高調波を 48%低減できている。なお，図 13(d)は系統連系時の提案法(k=1)での0A

負荷電圧 THD は 8.75%であり，オープンループ制御に対し

CF: 2.22て電圧高調波は 5.4%しか低減できていない。これは，k=0

5 ms/divにすると連系インダクタンス電圧による負荷電圧外乱を補(b) Open-loop control.

償しないためである。
〈6･3〉無瞬断切替動作

Load voltage, vload [200 V/div]

ここでは提案法による系統連系と自立運転との連続的な動作切替を確認する。負荷条件

0V

として抵抗負荷，およびダイオード整流器による非線形負THD: 4.84%

荷のそれぞれについて確認を行った。電力変換器および負Load current, iLoad [20 A/div]

荷と系統との接続，解列には電磁接触器(Magnet Contactor:
MC)を用いた。MC の動作には制御器の指令に対して時間遅0A

れが存在するため，比例ゲイン k を変化させ始めるタイミン

CF: 2.59

グは遅れを加味して決定した。本稿では，系統連系時での k

5 ms/divの減少を避けるため，系統 1 周期である 20 ms だけ MC の(c) Conventional semi-open-loop control.

指令に対して k の変化開始を遅らせている。また，k の変化

Load voltage, vload [200 V/div]

率は 50 s-1 とし，系統 1 周期で 0 と 1 の間で変化するように設定した。変化率の最適値についての検討は今後の課題と

0V

する。

THD: 14.97%

図 14 に抵抗負荷での提案法による系統連系から自立運転

Load current, iLoad [20 A/div]

への切替波形を示す。提案法では，電圧制御によって系統連系を行うため，自立運転に切替えた際にも連続的な正弦0A

波電圧を出力している。また，切替前の系統電流は連系イ

CF: 2.05

ンバータの出力電流分だけ低減している。これにより，抵5 ms/div

抗負荷のような線形負荷が適用され系統電流が正弦波状で(d) Virtual inductance Lvirtual: 2 mH, k: 1.
Fig. 13. Stand-alone operation waveform with a diode rectifier.

あり，かつ出力電力と負荷電力が釣り合っている場合，切替時の系統電流が低減し電流遮断による負荷電圧の変動が転への切替波形を示す。非線形負荷では k=1 の場合，連系抑制される。

インダクタ電圧外乱がキャンセルされず負荷電圧歪みが生

図 15 に抵抗負荷での提案法による自立運転から系統連系

じる。一方提案法では切替時に k を変化させることで対応でへの切替波形を示す。同期投入によって系統電圧と出力電きる。切替直後の移行期間では連系インダクタ電圧分によ圧が一致するタイミングで系統と接続を行うため，負荷電

り負荷電圧が台形となっているが，切替後には負荷電圧が圧が連続的な正弦波となっていること確認される。接続時

正弦波状に制御されている。

に瞬間的な歪みが生じているが，これは系統と接続したこ

図 17 に非線形負荷での提案法による自立運転から系統連とによる瞬間的な出力電流変動によるものである。

系への切替波形を示す。提案法での k の変化は自立運転時に図 16 に非線形負荷での提案法による系統連系から自立運
7

IEEJ Trans. ●●, Vol.●●, No.●, ●●●準開ループ制御の外乱抑圧特性向上法（西川滉大，他）

MC control signal [-]行っている。そのため，切替直前における負荷電圧は連系
インダクタ電圧により台形状となっている。一方，系統連

0系へ切替を行った際には切替時にインダクタ電流が 0 A の

Load voltage, vLoad [300 V/div]0Vままであるため，提案法によって突入電流が抑制されている。

Grid current, igrid [50 A/div]

7.

まとめ

0A
Inductor current, iL [50 A/div]

本論文では電流制御系を持たない電圧制御による単相系

0A

統連系インバータに対して，連系インダクタの低減が可能

20 ms/div

なセミオープンループ制御を提案した。提案法を適用する

Fig. 14. Operational waveform of switching from grid-connection to
stand-alone with resistor load.
MC control signal [-]ことにより，5 kW 試作機において連系インダクタンスを増加させることなく系統連系時の出力電流 THD を 18.2%から

0

4.34%へ改善し，電流高調波を 76%低減することを確認した。
また，ダイオード整流器などの非線形負荷に対する自立運

Load voltage, vLoad [300 V/div]

0V

転時においても，DOB の切替を行うゲイン k を調整するこ

Grid current, igrid [50 A/div]とで負荷電圧 THD を 9.25%から 4.84%へ改善し，電流高調波を 48%低減することを確認した。系統連系と自立運転の0A

切替においては，切替時に負荷へ連続的に電圧が出力されInductor current, iL [50 A/div]
0A

ることを確認した。以上から，提案法による外乱抑圧特性

10 ms/divの向上を確認できた。

文

Fig. 15. Operational waveform of switching from stand-alone togrid-connection with resistor load.
MC control signal [-]献0(１) 崎本謙一・三浦友史・伊瀬敏史：「仮想同期発電機の機能を有する分
散電源を含む局所系統の無瞬断系統解列」，平成 23 年電気関係学会
関西支部連合大会，30P2-19，pp. 449-450 (2011)(２) C. Lung, T. Shintai, H. Kakigano, Y. Miura and T. Ise : “Control Schemeof Uninterrupted Switching using a Virtual Synchronous Generator
between Stand-Alone and Grid-Connected Operation of a Distributed
Generation System for Houses”, IEEJ Transactions on Power and Energy,Vol. 133, No. 5, pp. 430-438 (2012) (in Japanese)
龍建儒・新帯俊信・柿々野浩明・三浦友史・伊瀬敏史：「仮想同期発電機を用いた家庭様分散型電源の商用系統連系・解列の無瞬断切り
替え制御」，電気学会論文誌 B，Vol. 133，No. 5，pp. 430-438 (2012)(３) Z. Peng, J. Wang, Y. Dai, Y. Wen, Z. J. Shen, Z. Li and D. Bi : “Improved
Virtual Synchronous Generator Control Strategy for Seamless Switching”,
2018 IEEE Applied Power Electronics Conference and Exposition(APEC), pp. 1003-1007, (2018)(４) X. Xiong, C. Wu and F. Blaabjerg : “An Improved Synchronization
Stability Method of Virtual Synchronous Generators Based on Frequency
Feedforward on Reactive Power Control Loop”, IEEE Transactions on
Power Electronics, Vol. 36, No. 8, pp. 9136-9148 (2021)(５) Z. Shuai, C. Shen, X. Liu, Z. Li and J. Shen : “Transient Angle Stability ofVirtual Synchronous Generators Using Lyapunov’s Direct Method”, IEEE
Transactions on Smart Grid, Vol. 10, No. 4, pp. 4648-4661 (2019)(６) H. Cheng, Z. Shuai, C. Shen, X. Liu, Z. Li and J. Shen : “Transient Angle
Stability of Paralleled Synchronous and Virtual Synchronous Generators in
Islanded Microgrids”, IEEE Transactions on Power Electronics, Vol. 35,
No. 8, pp. 8751-8765 (2020)(７) J. W. Kolar, U. Drofenik, J. Biela, M. Heldwein, H. Ertl, T. Friedli and
S.Round : “PWM Converter Power Density Barriers”, IEEJ Journal on
Industry Applications, Vol. 128, No. 4, pp. 468-480 (2008)(８) M. Huang, X. Wang, P. C. Loh, F. Blaabjerg and W. Wu : “Stability
Analysis and Active Damping for LLCL-Filter-Based Grid-Connected
Inverters”, IEEJ Journal of Industry Applications, Vol. 4, No. 3, pp.
187-195 (2015)(９) R. Peña-Alzola and M. Liserre : “LCL-Filter Design for Robust Active
Damping in Grid-Connected Converters”, IEEE Transactions on Industrial
Infomatics, Vol. 10, No. 4, pp. 2192-2203 (2014)(10) R. J. Wai, C. Y. Lin, Y. C. Huang and Y. R. Chang : "Design ofLoad voltage, vLoad [300 V/div]

0V
Grid current, igrid [50 A/div]

0A
Inductor current, iL [50 A/div]0A
20 ms/div

Fig. 16. Operational waveform of switching from grid-connection to
stand-alone with non-liner load.
MC control signal [-]0

Load voltage, vLoad [300 V/div]

0V
Grid current, igrid [50 A/div]
0A
Inductor current, iL [50 A/div]0A
10 ms/div

Fig. 17. Operational waveform of switching from stand-alone togrid-connection with non-liner load.
High-Performance Stand-Alone and Grid-Connected Inverter forDistributed Generation Applications", IEEE Transactions on Industrial
Electronics, Vol. 60, No. 4, pp. 1542-1555 (2013)(11) S. Nagai and J. Itoh : “Open-loop-based Island-mode Voltage Control
Method for Single-phase Grid-tied Inverter with Minimized LC Filter”,
IEEJ Journal of Industry Applications, Vol. 8, No. 1, pp. 108–115 (2019)8

IEEJ Trans. ●●, Vol.●●, No.●, ●●●準開ループ制御の外乱抑圧特性向上法（西川滉大，他）

西

川 滉

大

日

下 佳

祐

渡

辺 大

貴

伊

東 淳

一

（学生員） 1997 年 8 月 3 日生。2020 年 3 月，
長岡技術科学大学電気電子情報工学課程卒業。
同年 4 月，長岡技術科学大学大学院工学研究科
5 年一貫制博士課程技術科学イノベーション専
攻入学。現在に至る。主に，系統連系システムの研究に従事。

（正員） 1989 年 2 月 3 日生。2013 年 3 月，長岡技術科学大学大学院工学研究科修士課程修了。同年 4 月，同大学大学院博士後期課程エネ
ルギー・環境工学専攻入学。2015 年 12 月から2016 年 6 月 ま で Swiss Federal Institute ofTechnology in Lausanne (EPFL)に Trainee として所属。同年 3 月，長岡技術科学大学大学院博士後期課程修了。博士（工学）。2016 年 4 月より，
長岡技術科学大学産学官連携研究員，2018 年 4 月より助教，2021
年 11 月より特任講師。現在に至る。主に非接触給電システム，太陽光発電向け電力変換回路の研究に従事。IEEE member，自動車技術会会員。
（正員） 1989 年 11 月 23 日生。2013 年 3 月，
長岡技術科学大学電気電子情報工学課程卒業。
同年 4 月，同大学大学院工学研究科修士課程電に進学。2017 年 9 月から 2018 年 2 月まで Swiss
Federal Institute of Technology in Lausanne(EPFL)に Trainee として所属。2018 年 3 月，長岡技術科学大学大学院博士後期課程修了。博士（工学）。同年 4 月より長岡技術科学大学産学官連携研究員。2022 年 4 月より助教。現在に至る。主に電力変換回路の研究に従事。
（上級会員） 1972 年 1 月 6 日生。1996 年 3 月，
長岡技術科学大学大学院工学研究科修士課程修了。同年 4 月，富士電機（株）入社。2004 年
4 月，長岡技術科学大学電気系准教授。2017 年
4 月，同大学電気系教授。現在に至る。主に電力変換回路，電動機制御の研究に従事。博士（工学）（長岡技術科学大学）。2007 年第 63 回電気Award (IPEC Sapporo)，第 58 回電気化学技術奨
励賞，2012 年インテリジェントコスモス奨励賞，2014 年，2016 年
電気学会産業応用部門論文賞，2017 年文部科学大臣表彰・科学技術賞（開発部門），2018 年第 4 回永守賞受賞。IEEE Senior member，
自動車技術会会員。

9

IEEJ Trans. ●●, Vol.●●, No.●, ●●●